JP2011141397A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2011141397A JP2011141397A JP2010001508A JP2010001508A JP2011141397A JP 2011141397 A JP2011141397 A JP 2011141397A JP 2010001508 A JP2010001508 A JP 2010001508A JP 2010001508 A JP2010001508 A JP 2010001508A JP 2011141397 A JP2011141397 A JP 2011141397A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- level
- horizontal
- start position
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
- H03M1/1255—Synchronisation of the sampling frequency or phase to the input frequency or phase
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Picture Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】制御部1は、AD変換手段6の量子化クロックの位相調整値を順次変更して、AD変換手段の出力値が閾値レベルを上回る最小値となる水平開始位置を変化させる開始位置変化位相とAD変換手段の出力値が閾値レベルを上回る最大値となる水平終了位置を変化させる終了位置変化位相とを少なくとも2段階の閾値レベルに対して取得する。開始位置変化位相から、アナログ映像信号が第1のレベルからより高い第2のレベルへの遷移を開始し終了するまでの第1の位相区間を算出し、終了位置変化位相から、アナログ映像信号が第2のレベルから第1のレベルへの遷移を開始し終了するまでの第2の位相区間を算出する。第1、第2の位相区間に含まれない位相を量子化クロック位相として設定する。
【選択図】図1
Description
表示装置において、コンピュータからのアナログ映像信号を量子化する際に必要となる量子化クロックは、通常は水平同期信号を逓倍することによって生成される。この量子化クロックの周波数は、先に述べた同期信号の情報から適切な値を知ることが可能である。しかし、位相に関してはコンピュータ毎に適切値が異なる。これは、コンピュータから伝送される水平同期信号と映像信号には、コンピュータ毎に異なる時間差が生じているためである。
そのため、良好な量子化を行うためには、表示装置側で上記の時間差を補償する自動位相調整機能が必要となる。
特許文献1には、量子化クロックの位相の自動調整機能として以下の技術が開示されている。まず、水平映像開始・終了座標での各クロック位相における映像レベルを検出し、同位相のレベルを合成する。これにより、入力されたアナログ映像信号における立ち上がり期間と立下り期間を反映させた映像レベルデータを得る。そして、この映像レベルデータが最大となっているクロック位相を映像レベルの変化が少ない安定部分と見なし、そこにクロック位相を合わせることで量子化クロックの自動位相調整を行う。
特許文献2には、以下の技術が開示されている。まず、1フレームの入力映像信号において、隣接する1組または2組以上の画素データの絶対差分値を取得する処理を各位相に対して実行する。そして、取得された絶対差分値が最大となるようにクロックの周波数と位相を調整する。
また、特許文献2にて開示された技術では、映像レベルの変化の傾きが画素毎に反転する箇所がある程度存在することを前提としており、その箇所が多いほど調整精度が良くなる。そのため、プレゼンテーションのタイトルでよく使う映像では、映像レベルの変化の傾きが画素毎に反転する箇所が少ないため、隣接画素との絶対差分値の差はほとんどつかず、自動位相調整を正しく行えない。
本発明は、映像信号元から表示装置の量子化部までの伝送で混入するノイズや、ソース映像自体の変化によって生じるレベル変化がある場合において、自動位相調整の精度を改善した表示装置を提供する。また、本発明は、映像レベルの変化の傾きが画素毎に反転する箇所が少ない映像に対し、他の映像と同等の自動位相調整精度を持った表示装置を提供する。
また、本発明の他の一側面としての表示装置は、アナログ映像信号をデジタル映像信号に変換するAD変換手段と、アナログ映像信号に対するAD変換手段での量子化クロックの位相を調整する位相調整手段と、映像の水平方向においてAD変換手段の出力値が所定の閾値レベルを上回る最小値となる水平開始位置を検出する水平開始位置検出手段と、該閾値レベルを調整する閾値レベル調整手段とを有する。そして、位相調整手段は、量子化クロックの位相調整値を順次変更して、水平開始位置を変化させる開始位置変化位相を少なくとも2段階の該閾値レベルに対して取得する位相取得処理と、開始位置変化位相から、アナログ映像信号が第1のレベルから該第1のレベルより高い第2のレベルへの遷移を開始して終了するまでの第1の位相区間を算出する第1の位相区間算出処理と、第1の位相区間に含まれない位相を量子化クロックの位相として設定する位相設定処理とを行うことを特徴とする。
また、本発明の他の一側面としての表示装置は、アナログ映像信号をデジタル映像信号に変換するAD変換手段と、アナログ映像信号に対するAD変換手段での量子化クロックの位相を調整する位相調整手段と、映像の水平方向においてAD変換手段の出力値が所定の閾値レベルを上回る最小値となる水平開始位置を検出する水平開始位置検出手段と、同一フレーム内で、水平開始位置から、AD変換手段の出力値が該閾値レベルを上回る最大値となる水平終了位置までの水平有効領域の幅を検出する水平有効幅検出手段と、該閾値レベルを調整する閾値レベル調整手段とを有する。そして、位相調整手段は、量子化クロックの位相調整値を順次変更して、水平開始位置を変化させる開始位置変化位相、および水平開始位置に水平有効領域の幅を加えて得られた加算位置を変化させる終了位置変化位相をそれぞれ少なくとも2段階の該閾値レベルに対して取得する位相取得処理と、開始位置変化位相から、アナログ映像信号が第1のレベルから該第1のレベルより高い第2のレベルへの遷移を開始して終了するまでの第1の位相区間を算出する第1の位相区間算出処理と、終了位置変化位相から、アナログ映像信号が第2のレベルから第1のレベルへの遷移を開始して終了するまでの第2の位相区間を算出する第2の位相区間算出処理と、第1および第2の位相区間のいずれにも含まれない位相を量子化クロックの位相として設定する位相設定処理とを行うことを特徴とする。
さらに、本発明の他の一側面としての表示装置は、アナログ映像信号をデジタル映像信号に変換するAD変換手段と、アナログ映像信号に対するAD変換手段での量子化クロックの位相を調整する位相調整手段と、映像の水平方向においてAD変換手段の出力値が所定の閾値レベルを上回る最小値となる水平開始位置を検出する水平開始位置検出手段と、同一フレーム内で、AD変換手段の出力値が該閾値レベルを上回る最大値となる水平終了位置から水平開始位置までの水平ブランキング領域の幅を検出する水平ブランキング幅検出手段と、該閾値レベルを調整する閾値レベル調整手段とを有する。そして、位相調整手段は、量子化クロックの位相調整値を順次変更して、水平開始位置を変化させる開始位置変化位相、および水平開始位置から水平ブランキング領域の幅を減じて得られた減算位置を変化させる終了位置変化位相をそれぞれ少なくとも2段階の該閾値レベルに対して取得する位相取得処理と、開始位置変化位相から、アナログ映像信号が第1のレベルから該第1のレベルより高い第2のレベルへの遷移を開始して終了するまでの第1の位相区間を算出する第1の位相区間算出処理と、終了位置変化位相から、アナログ映像信号が第2のレベルから第1のレベルへの遷移を開始して終了するまでの第2の位相区間を算出する第2の位相区間算出処理と、第1および第2の位相区間のいずれにも含まれない位相を量子化クロックの位相として設定する位相設定処理とを行うことを特徴とする。
また、本発明の他の一側面としての表示装置は、アナログ映像信号をデジタル映像信号に変換するAD変換手段と、アナログ映像信号に対するAD変換手段での量子化クロックの位相を調整する位相調整手段と、映像の水平方向においてAD変換手段の出力値が該閾値レベルを上回る最大値となる水平終了位置を検出する水平終了位置検出手段と、該閾値レベルを調整する閾値レベル調整手段とを有する。そして、位相調整手段は、量子化クロックの位相調整値を順次変更して、水平終了位置を変化させる終了位置変化位相を少なくとも2段階の該閾値レベルに対して取得する位相取得処理と、終了位置変化位相から、アナログ映像信号が第2のレベルから該第2のレベルより低い第1のレベルへの遷移を開始して終了するまでの第2の位相区間を算出する第2の位相区間算出処理と、第2の位相区間に含まれない位相を量子化クロックの位相として設定する位相設定処理とを行うことを特徴とする。
制御部1は、メモリ2に格納された各種プログラムに従って、表示装置内の各部の動作を制御する。
D−Sub15ピン端子3は、コンピュータ等のRGBアナログ映像信号用の入力端子である。
同期信号検出器4は、同期信号の有無の判定と、水平同期信号の周期の検出と、垂直同期信号の1周期における水平同期信号のカウント数(垂直ライン数)の検出とを行う。また、同期信号検出器4は、垂直同期信号に同期した割り込み信号を制御部1に対して出力する。
クロック生成器5は、水平同期信号を制御部1により設定される倍率で逓倍した量子化クロックを生成して出力する。量子化クロックの位相は、制御部1にて設定できる。本実施例では、位相について、例として、0〜31の32段階の設定ができるものとする。
AD変換器6は、アナログ映像信号をクロック生成器5より出力される量子化クロックでAD変換し、RGBデジタル映像信号とクロック信号とを出力する。
水平開始終了位置検出器(水平開始位置検出手段および水平終了位置検出手段)7は、水平方向における映像有効領域の開始位置と終了位置の検出を行う。開始位置および終了位置の判定は、制御部1により設定される閾値レベルに基づいて行われる。閾値レベルは、白レベルに対して、1/8、2/8、…、8/8のレベルの設定が可能である。
水平開始終了位置検出器7は、水平同期信号が到来してからクロックをカウントし、RGBの何れかのチャンネルにてAD変換器6の出力値が初めて所定の閾値レベルを上回る最小値となる位置を水平開始位置(以下、単に開始位置ともいう)とする。また、AD変換器6の出力値が最後に閾値レベルを上回る最大値となる位置を水平終了位置(以下、単に終了位置ともいう)とする。そして、水平開始終了位置検出器7は、次期垂直同期信号が到来するまで、水平開始位置での最小値と水平終了位置での最大値の保持を続ける。
記憶される値は垂直同期信号によりリセットされ、制御部1からの取得要求に対しては、水平開始終了位置検出器7は、前フレームの開始位置および終了位置を出力する。また、閾値レベルを超えるレベルの画素が存在しない場合は0を出力する。
映像信号処理部8は、RGBデジタル映像信号に適切な変換処理を行い、図示していない表示部に対し出力し、そこで映像を表示する。
次に、閾値レベル調整手段および位相調整手段としての制御部1がクロック生成器5に設定する位相、すなわち量子化クロック位相の自動調整機能について、図1を用いて説明する。
メインルーチンの動作から説明する。f101において、制御部1は、各種変数の定義を行う。開始位置変化位相Sth[]は、要素数7の配列を有し、水平開始終了位置検出器7が各閾値レベルにて出力する水平開始位置が連続する位相間で変化する開始位置変化位相を格納する。終了位置変化位相Eth[]は、要素数7の配列を有し、水平開始終了位置検出器7が各閾値レベルにおいて出力する水平終了位置が連続する位相間で変化する終了位置変化位相を格納する。
高レベル遷移開始位相Hsおよび高レベル遷移終了位相Heはそれぞれ、アナログ映像信号の低レベル(第1のレベル)から高レベル(第2のレベル)への遷移期間の開始位相および終了位相を格納する。低レベル遷移開始位相Lsおよび低レベル遷移終了位相Leはそれぞれ、高レベルから低レベルへの遷移期間の開始位相および終了位相を格納する。
f102では、制御部1は、後述する開始位置変化位相の取得処理(サブルーチン1)を実行し、開始位置変化位相Sth[0]〜Sth[6]の各値を取得する。
f103では、制御部1は、後述する終了位置変化位相の取得処理(サブルーチン2)を実行し、終了位置変化位相Eth[0]〜Eth[6]の各値を取得する。
f104では、制御部1は、後述する高レベル遷移期間および低レベル遷移期間の算出処理(サブルーチン3:第1の位相区間算出処理および第2の位相区間算出処理)を実行する。すなわち、先の処理で取得された各変化位相から、高レベル遷移開始位相Hs、高レベル遷移終了位相He、低レベル遷移開始位相Lsおよび低レベル遷移終了位相Leを算出する。
f105では、制御部1は、位相設定処理として、高レベル遷移期間(第1の位相区間)Hs〜Heにも低レベル遷移期間(第2の位相区間)Ls〜Leにも属さない位相期間(位相区間:以下、非遷移期間ともいう)の中央値を求める。ただし、位相0と位相31は隣接しているものとして扱う。f105で行う適切位相の演算イメージを図7に示す。制御部1は、求めた中央値を1クロック相当期間である32で割った余りを、適切位相としてクロック生成部5に設定し、本処理を終了する。
開始位置変化位相の取得処理(サブルーチン1)について詳細に説明する。f106において、制御部1は、各種変数の定義を行う。位相変数nは、クロック生成器5に設定される位相を管理するための変数(位相調整値)であり、1クロックに相当する32が初期値として与えられる。位相変数nは、順次変更される。閾値変数mは、水平開始終了位置検出器7に設定される閾値レベルを管理するための変数であり、0が初期値として与えられる。閾値変数mは、順次変更される。
現在水平開始位置Pcは、現位相設定における水平開始終了位置検出器7から取得される水平開始位置を格納する。前回水平開始位置Ppは、前回位相設定において水平開始終了位置検出器7から取得された水平開始位置を格納する。
f107において、制御部1は、クロック生成器5の位相を0に設定する。
f108において、制御部1は、水平開始終了位置検出器7に対し、閾値レベルを(m+1)/8に設定した後、出力に反映されるまでの時間として同期検出器4より出力される垂直同期割り込みを最低2回待ってから水平開始位置を取得してPcに格納する。
f109では、制御部1は、f108で取得した現在水平開始位置Pcが0以外であるかどうかを判定し、0であると判定した場合はf110に進む。
f110では、制御部1は、閾値レベルを超える画素が存在しないことを示す−1を開始位置変化位相Sth[m]に格納する。そして、本処理を終了する。
一方、f109において現在水平開始位置Pcが0以外であると判定した場合は、位相を巡回させながら水平開始位置が変化する位相の検出処理に移る。すなわち、f111において、制御部1は、次の位相設定での水平開始位置を取得するために、nを1増加し、現在水平開始位置Pcを前回水平開始位置Ppにコピーする。また、f112において、制御部1は、クロック生成器5の位相にnを32で割った余りを設定した後、出力に反映されるまでの時間として同期検出器4より出力される垂直同期割り込みを最低2回待ってから水平開始終了位置検出器7の水平開始位置を取得する。そして、該水平開始位置をPcに格納する。
さらにf113では、制御部1は、nが64のときにPpとPcとが等しい、又はnが64以外であればPp−Pcが1であるか否かを判定する。これらの両方を満たさない場合はf111に戻り、条件を満たすnを探し続ける。この条件は、図3に示すように、位相変数がnとn−1であるときにそれぞれ設定される位相間で、アナログ入力映像信号が閾値レベルに到達したか否かを判定しているに等しい。nが64のときの位相を別扱いする理由は、該位相が、水平開始終了位置検出器7がカウントを開始するクロックの変わり目に相当する位相だからである。f113の条件を満たす場合は、f114に進む。
f114では、制御部1は、そのときのnをSth[m]に格納し、次の閾値レベルでの検出を行うためにnを1戻してmを1増加させる。nを1戻す理由は、次の閾値レベルにおける開始位置変化位相の検出処理をnから開始する準備のためである。
続いてf115では、制御部1は、開始位置変化位相の検出処理が最大閾値レベルまで終了したか否かを判定する。終了していない場合はf107まで戻り、次の閾値レベルでの検出を行う。以上の処理により、低レベルから高レベルへの遷移において少なくとも2段階の閾値レベルに到達する位相が、開始位置変化位相Sth[]に格納される。
次に、終了位置変化位相取得処理(サブルーチン2)の動作について説明する。開始位置変化位相取得処理(サブルーチン1)と異なる点は、レベル遷移の傾斜が逆向きになるため、位相変数nの初期値が63となり、減少方向へ巡回していく点である。他の動作はほぼ同じである。この処理により、高レベルから低レベルへの遷移において少なくとも2段階の閾値レベルまで降下する位相が、終了位置変化位相Eth[]に格納される。開始位置変化位相Sth[]および終了位置変化位相Eth[]を図示すると図4のようになる。
高レベル遷移期間および低レベル遷移期間の算出処理(サブルーチン3)について詳しく説明する。
f126において、制御部1は、各種変数の定義を行う。開始位置最大閾値Smおよび終了位置最大閾値Emはそれぞれ、開始位置変化位相Sth[]および終了位置変化位相Eth[]において、有効な位置が格納されている要素の最大値を格納する。
f127において、制御部1は、開始位置最大閾値Smよび終了位置最大閾値Emにそれぞれ、Sth[m]およびEth[m]が−1でない最大のmを格納する。
f128において、制御部1は、高レベル遷移時の最小閾値レベルに到達する位相であるSth[0]から、1閾値レベル遷移分に相当する位相増加分の概算値(Sth[Sm]−Sth[0])/Smを減じた位相を1クロック相当期間である32で割る。そして、その余りを高レベル遷移開始位相Hsとする。
f129において、制御部1は、高レベル遷移時の最大閾値レベルに到達する位相であるSth[Sm]に、1閾値レベル遷移分に相当する位相増加分の概算値(Sth[Sm]−Sth[0])/Smを足す。そして、得られた位相を1クロック相当期間である32で割った余りを高レベル遷移終了位相Heとする。高レベル遷移期間のイメージを図5に示す。
f130において、制御部1は、低レベル遷移時の最大閾値レベルにまで降下する位相であるEth[Em]から、1閾値レベル遷移分に相当する位相増加分の概算値(Eth[0]−Eth[Em])/Emを減じる。そして、得られた位相を1クロック相当期間である32で割った余りを低レベル遷移開始位相Lsとする。
f131において、制御部1は、低レベル遷移時の最小閾値レベルまで降下する位相であるEth[0]に、1閾値レベル遷移分に相当する位相増加分の概算値(Eth[0]−Eth[Em])/Emを足す。そして、得られた位相を1クロック相当期間である32で割った余りを低レベル遷移終了位相Leとする。低レベル遷移期間のイメージを図6に示す。
以上の処理により、高レベル遷移開始位相Hs、高レベル遷移終了位相He、低レベル遷移開始位相Lsおよび低レベル遷移終了位相Leがそれぞれ算出され、それらの値が格納される。
以上のように自動位相調整を行うと、水平開始終了位置検出器7の出力値は垂直有効領域の全ラインの水平開始および終了レベル遷移が対象となるため、伝送で混入するノイズやソース映像自体の変化に起因するレベル変化の影響を小さくすることができる。このため、量子化クロック位相の自動調整の精度が向上する。
また、映像レベルの変化の傾きが画素毎に反転する箇所が少ない映像に対しても、水平開始終了位置検出器7の出力値への影響はないため、自動位相調整の精度は他の映像と同様の結果が得られる。
また、開始位置変化位相の取得処理(サブルーチン1)において、ある閾値レベルにおける開始位置変化位相の検出後、次の閾値レベルにおける開始位置変化位相の検出処理は位相を0に戻さずに続きから行う。これにより、位相変更回数が少なくなり、処理を短縮できる。
終了位置変化位相の取得処理(サブルーチン2)においても、位相の巡回方向を逆にすることで同様の効果が得られる。さらに、終了位置変化位相の取得処理(サブルーチン2)においては、開始位置変化位相の取得処理(サブルーチン1)の結果の利用も可能である。開始位置変化位相の取得処理(サブルーチン1)の最大閾値レベルでの開始位置変化位相に多少のマージンを加えた位相を初期値として巡回を開始させることで、さらなる処理の短縮が行える。
本実施例では、水平開始終了位置検出器7の水平終了位置の検出値を用いているが、本発明の実施例がこの構成に限定されるわけではなく、終了位置変化位相の取得ができるものであれば他の構成でもよい。例えば、水平有効領域の幅または水平ブランキング領域の幅を取得できる手段があれば、水平開始位置との関係から終了位置変化位相の取得が可能となる。
具体的には、同一フレーム内で、水平開始位置から、AD変換器6の出力値が閾値レベルを上回る最大値となる水平終了位置までの水平有効領域の幅を検出する水平有効幅検出手段を設ける。制御部1は、量子化クロックの位相調整値を順次変更して、開始位置変化位相と、水平開始位置に水平有効領域の幅を加えて得られた加算位置を変化させる終了位置変化位相とをそれぞれ少なくとも2段階の閾値レベルに対して取得する。さらに、開始位置変化位相から、アナログ映像信号の低レベルから高レベルへの遷移期間(第1の位相区間)を算出し、終了位置変化位相から、AD変換器6の出力値の高レベルから低レベルへの遷移期間(第2の位相区間)を算出する。そして、これら2つの遷移期間のいずれにも含まれない位相を量子化クロックの位相として設定する。
また、同一フレーム内で、AD変換器6の出力値が閾値レベルを上回る最大値となる水平終了位置から水平開始位置までの水平ブランキング領域の幅を検出する水平ブランキング幅検出手段を設ける。さらに、制御部1は、量子化クロックの位相調整値を順次変更して、開始位置変化位相と、水平開始位置から水平ブランキング領域の幅を減じて得られた減算位置を変化させる終了位置変化位相をそれぞれ少なくとも2段階の該閾値レベルに対して取得する。開始位置変化位相から、アナログ映像信号が第1のレベルから該第1のレベルより高い第2のレベルへの遷移を開始して終了するまでの第1の位相区間を算出する。終了位置変化位相から、アナログ映像信号が第2のレベルから第1のレベルへの遷移を開始して終了するまでの第2の位相区間を算出する。そして、第1および第2の位相区間のいずれにも含まれない位相を量子化クロックの位相として設定する。
また、高レベル遷移期間および低レベル遷移期間の算出処理(サブルーチン3)において、二点間の直線近似を用いている。しかし、本発明の実施例が、この方法に限定されるわけではなく、他の方法を用いてもよい。
また、本実施例では、水平開始位置と水平終了位置の両方を用いる場合について説明したが、本発明の実施例がこれに限定されるわけではなく、何れか一方でも十分に効果が得られる。具体的には、制御部1は、量子化クロックの位相調整値を順次変更して、開始位置変化位相を少なくとも2段階の閾値レベルに対して取得する。そして、開始位置変化位相から、アナログ映像信号の低レベルから高レベルへの遷移期間(第1の位相区間)を算出し、該遷移期間に含まれない位相を量子化クロックの位相として設定する。
もしくは、制御部1は、量子化クロックの位相調整値を順次変更して、終了位置変化位相を少なくとも2段階の閾値レベルに対して取得する。そして、終了位置変化位相から、アナログ映像信号の高レベルから低レベルへの遷移期間(第2の位相区間)を算出し、該戦域間に含まれない位相を量子化クロックの位相として設定する。
また、f105における適切位相の算出において、図7に示すように、非遷移期間の中央点を適切位相として選択する場合について説明したが、非遷移期間で十分なマージンを持っていれば非遷移期間内のいずれの位相でもよい。特に、AD変換器6の前段にローパスフィルタを備えている場合は、量子化クロック位相を遅らせるほど元信号に近づくため、非遷移期間の終了点側に寄せることが好ましい。
以上説明した各実施例は代表的な例にすぎず、本発明の実施に際しては、各実施例に対して種々の変形や変更が可能である。
5 クロック生成器
6 AD変換器
7 水平開始終了位置検出器
8 映像信号処理部
Claims (5)
- アナログ映像信号をデジタル映像信号に変換するAD変換手段と、
前記アナログ映像信号に対する前記AD変換手段での量子化クロックの位相を調整する位相調整手段と、
映像の水平方向において前記AD変換手段の出力値が所定の閾値レベルを上回る最小値となる水平開始位置を検出する水平開始位置検出手段と、
前記映像の水平方向において前記AD変換手段の出力値が前記閾値レベルを上回る最大値となる水平終了位置を検出する水平終了位置検出手段と、
前記閾値レベルを調整する閾値レベル調整手段とを有し、
前記位相調整手段は、
前記量子化クロックの位相調整値を順次変更して、前記水平開始位置を変化させる開始位置変化位相および前記水平終了位置を変化させる終了位置変化位相をそれぞれ少なくとも2段階の前記閾値レベルに対して取得する位相取得処理と、
前記開始位置変化位相から、前記アナログ映像信号が第1のレベルから該第1のレベルより高い第2のレベルへの遷移を開始して終了するまでの第1の位相区間を算出する第1の位相区間算出処理と、
前記終了位置変化位相から、前記アナログ映像信号が前記第2のレベルから前記第1のレベルへの遷移を開始して終了するまでの第2の位相区間を算出する第2の位相区間算出処理と、
前記第1および第2の位相区間のいずれにも含まれない位相を前記量子化クロックの位相として設定する位相設定処理とを行うことを特徴とする表示装置。 - アナログ映像信号をデジタル映像信号に変換するAD変換手段と、
前記アナログ映像信号に対する前記AD変換手段での量子化クロックの位相を調整する位相調整手段と、
映像の水平方向において前記AD変換手段の出力値が所定の閾値レベルを上回る最小値となる水平開始位置を検出する水平開始位置検出手段と、
前記閾値レベルを調整する閾値レベル調整手段とを有し、
前記位相調整手段は、
前記量子化クロックの位相調整値を順次変更して、前記水平開始位置を変化させる開始位置変化位相を少なくとも2段階の前記閾値レベルに対して取得する位相取得処理と、
前記開始位置変化位相から、前記アナログ映像信号が第1のレベルから該第1のレベルより高い第2のレベルへの遷移を開始して終了するまでの第1の位相区間を算出する第1の位相区間算出処理と、
前記第1の位相区間に含まれない位相を前記量子化クロックの位相として設定する位相設定処理とを行うことを特徴とする表示装置。 - アナログ映像信号をデジタル映像信号に変換するAD変換手段と、
前記アナログ映像信号に対する前記AD変換手段での量子化クロックの位相を調整する位相調整手段と、
映像の水平方向において前記AD変換手段の出力値が所定の閾値レベルを上回る最小値となる水平開始位置を検出する水平開始位置検出手段と、
同一フレーム内で、前記水平開始位置から、前記AD変換手段の出力値が前記閾値レベルを上回る最大値となる水平終了位置までの水平有効領域の幅を検出する水平有効幅検出手段と、
前記閾値レベルを調整する閾値レベル調整手段とを有し、
前記位相調整手段は、
前記量子化クロックの位相調整値を順次変更して、前記水平開始位置を変化させる開始位置変化位相、および前記水平開始位置に前記水平有効領域の幅を加えて得られた加算位置を変化させる終了位置変化位相をそれぞれ少なくとも2段階の前記閾値レベルに対して取得する位相取得処理と、
前記開始位置変化位相から、前記アナログ映像信号が第1のレベルから該第1のレベルより高い第2のレベルへの遷移を開始して終了するまでの第1の位相区間を算出する第1の位相区間算出処理と、
前記終了位置変化位相から、前記アナログ映像信号が前記第2のレベルから前記第1のレベルへの遷移を開始して終了するまでの第2の位相区間を算出する第2の位相区間算出処理と、
前記第1および第2の位相区間のいずれにも含まれない位相を前記量子化クロックの位相として設定する位相設定処理とを行うことを特徴とする表示装置。 - アナログ映像信号をデジタル映像信号に変換するAD変換手段と、
前記アナログ映像信号に対する前記AD変換手段での量子化クロックの位相を調整する位相調整手段と、
映像の水平方向において前記AD変換手段の出力値が所定の閾値レベルを上回る最小値となる水平開始位置を検出する水平開始位置検出手段と、
同一フレーム内で、前記AD変換手段の出力値が前記閾値レベルを上回る最大値となる水平終了位置から前記水平開始位置までの水平ブランキング領域の幅を検出する水平ブランキング幅検出手段と、
前記閾値レベルを調整する閾値レベル調整手段とを有し、
前記位相調整手段は、
前記量子化クロックの位相調整値を順次変更して、前記水平開始位置を変化させる開始位置変化位相、および前記水平開始位置から前記水平ブランキング領域の幅を減じて得られた減算位置を変化させる終了位置変化位相をそれぞれ少なくとも2段階の前記閾値レベルに対して取得する位相取得処理と、
前記開始位置変化位相から、前記アナログ映像信号が第1のレベルから該第1のレベルより高い第2のレベルへの遷移を開始して終了するまでの第1の位相区間を算出する第1の位相区間算出処理と、
前記終了位置変化位相から、前記アナログ映像信号が前記第2のレベルから前記第1のレベルへの遷移を開始して終了するまでの第2の位相区間を算出する第2の位相区間算出処理と、
前記第1および第2の位相区間のいずれにも含まれない位相を前記量子化クロックの位相として設定する位相設定処理とを行うことを特徴とする表示装置。 - アナログ映像信号をデジタル映像信号に変換するAD変換手段と、
前記アナログ映像信号に対する前記AD変換手段での量子化クロックの位相を調整する位相調整手段と、
映像の水平方向において前記AD変換手段の出力値が前記閾値レベルを上回る最大値となる水平終了位置を検出する水平終了位置検出手段と、
前記閾値レベルを調整する閾値レベル調整手段とを有し、
前記位相調整手段は、
前記量子化クロックの位相調整値を順次変更して、前記水平終了位置を変化させる終了位置変化位相を少なくとも2段階の前記閾値レベルに対して取得する位相取得処理と、
前記終了位置変化位相から、前記アナログ映像信号が第2のレベルから該第2のレベルより低い第1のレベルへの遷移を開始して終了するまでの第2の位相区間を算出する第2の位相区間算出処理と、
前記第2の位相区間に含まれない位相を前記量子化クロックの位相として設定する位相設定処理とを行うことを特徴とする表示装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010001508A JP5398554B2 (ja) | 2010-01-06 | 2010-01-06 | 表示装置 |
CN2010106148697A CN102118543B (zh) | 2010-01-06 | 2010-12-31 | 自动量化时钟相位可调整显示装置 |
EP11150154.0A EP2343698A3 (en) | 2010-01-06 | 2011-01-05 | Display apparatus with automatic quantization clock phase adjustment |
US12/985,612 US8595539B2 (en) | 2010-01-06 | 2011-01-06 | Display apparatus for automatically adjusting quantization clock phase according to different threshold values in a display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010001508A JP5398554B2 (ja) | 2010-01-06 | 2010-01-06 | 表示装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011141397A true JP2011141397A (ja) | 2011-07-21 |
JP2011141397A5 JP2011141397A5 (ja) | 2013-02-21 |
JP5398554B2 JP5398554B2 (ja) | 2014-01-29 |
Family
ID=43806881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010001508A Expired - Fee Related JP5398554B2 (ja) | 2010-01-06 | 2010-01-06 | 表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8595539B2 (ja) |
EP (1) | EP2343698A3 (ja) |
JP (1) | JP5398554B2 (ja) |
CN (1) | CN102118543B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011154060A (ja) * | 2010-01-26 | 2011-08-11 | Canon Inc | 表示装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8730073B1 (en) * | 2012-12-18 | 2014-05-20 | Broadcom Corporation | Pipelined analog-to-digital converter with dedicated clock cycle for quantization |
JP6394056B2 (ja) * | 2013-11-27 | 2018-09-26 | ソニー株式会社 | A/d変換装置、グレイコード生成装置、撮像素子、並びに、電子機器 |
US10263443B2 (en) | 2017-01-13 | 2019-04-16 | Hand Held Products, Inc. | Power capacity indicator |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11177847A (ja) * | 1997-12-10 | 1999-07-02 | Matsushita Electric Ind Co Ltd | 画像調整方法および自動画像調整装置 |
JP2000122624A (ja) * | 1998-10-20 | 2000-04-28 | Hitachi Ltd | 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置 |
JP2001051640A (ja) * | 1999-08-05 | 2001-02-23 | Sanyo Electric Co Ltd | 画素対応表示装置におけるクロック位相自動調整装置 |
JP2001215915A (ja) * | 2000-02-03 | 2001-08-10 | Sanyo Electric Co Ltd | 表示装置 |
JP2002023725A (ja) * | 2000-07-06 | 2002-01-25 | Mitsubishi Electric Corp | 映像信号処理装置及び映像出力機器 |
JP2009182779A (ja) * | 2008-01-31 | 2009-08-13 | Nec Electronics Corp | 信号処理方法及び回路 |
JP2009288747A (ja) * | 2008-06-02 | 2009-12-10 | Canon Inc | 表示装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5805233A (en) * | 1996-03-13 | 1998-09-08 | In Focus Systems, Inc. | Method and apparatus for automatic pixel clock phase and frequency correction in analog to digital video signal conversion |
EP1122710B1 (en) * | 2000-02-03 | 2007-01-24 | SANYO ELECTRIC Co., Ltd. | Pixel clock generation for a display device |
TWI309131B (en) * | 2005-12-23 | 2009-04-21 | Innolux Display Corp | Clock phase adjusting method of monitor |
JP4932517B2 (ja) * | 2007-02-08 | 2012-05-16 | Necディスプレイソリューションズ株式会社 | 画像表示装置及びその周波数調整方法 |
-
2010
- 2010-01-06 JP JP2010001508A patent/JP5398554B2/ja not_active Expired - Fee Related
- 2010-12-31 CN CN2010106148697A patent/CN102118543B/zh not_active Expired - Fee Related
-
2011
- 2011-01-05 EP EP11150154.0A patent/EP2343698A3/en not_active Withdrawn
- 2011-01-06 US US12/985,612 patent/US8595539B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11177847A (ja) * | 1997-12-10 | 1999-07-02 | Matsushita Electric Ind Co Ltd | 画像調整方法および自動画像調整装置 |
JP2000122624A (ja) * | 1998-10-20 | 2000-04-28 | Hitachi Ltd | 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置 |
JP2001051640A (ja) * | 1999-08-05 | 2001-02-23 | Sanyo Electric Co Ltd | 画素対応表示装置におけるクロック位相自動調整装置 |
JP2001215915A (ja) * | 2000-02-03 | 2001-08-10 | Sanyo Electric Co Ltd | 表示装置 |
JP2002023725A (ja) * | 2000-07-06 | 2002-01-25 | Mitsubishi Electric Corp | 映像信号処理装置及び映像出力機器 |
JP2009182779A (ja) * | 2008-01-31 | 2009-08-13 | Nec Electronics Corp | 信号処理方法及び回路 |
JP2009288747A (ja) * | 2008-06-02 | 2009-12-10 | Canon Inc | 表示装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011154060A (ja) * | 2010-01-26 | 2011-08-11 | Canon Inc | 表示装置 |
Also Published As
Publication number | Publication date |
---|---|
US20110164179A1 (en) | 2011-07-07 |
CN102118543A (zh) | 2011-07-06 |
JP5398554B2 (ja) | 2014-01-29 |
EP2343698A3 (en) | 2014-01-22 |
EP2343698A2 (en) | 2011-07-13 |
US8595539B2 (en) | 2013-11-26 |
CN102118543B (zh) | 2013-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9082332B2 (en) | Mode detecting circuit and method thereof | |
JP2007028573A (ja) | 画像処理装置および撮像装置 | |
WO2011039852A1 (ja) | 映像表示装置および映像表示方法 | |
JP5398554B2 (ja) | 表示装置 | |
JP2007178709A (ja) | 画像表示装置 | |
CN104754272A (zh) | 一种vga全分辨率锁定显示系统及方法 | |
JPH11289500A (ja) | アナログ画像信号の信号処理方法 | |
JP2000122624A (ja) | 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置 | |
JP2011141397A5 (ja) | ||
US7535982B2 (en) | Method and apparatus for adjusting phase of sampling frequency of ADC | |
US8421920B2 (en) | Automatic quantization clock phase adjustable display apparatus | |
US20050275436A1 (en) | Methods and devices for obtaining sampling clocks | |
JP4017335B2 (ja) | 映像信号の有効期間検出回路 | |
JP2011154060A5 (ja) | ||
JP2008017321A (ja) | 画像処理装置及び画像処理方法 | |
JP6140933B2 (ja) | 表示装置及びその制御方法 | |
JP6189396B2 (ja) | 映像信号処理装置および映像信号処理方法 | |
JP5027047B2 (ja) | 映像信号処理装置 | |
JP2017121069A (ja) | 映像信号処理装置および映像信号処理方法 | |
KR100531382B1 (ko) | Adc 샘플링 위상 결정 장치 및 방법 | |
CN111277725B (zh) | 视讯自动侦测相位同步系统及方法 | |
JP4787470B2 (ja) | 画像表示装置の動作方法および画像表示装置 | |
JP2012247446A (ja) | 表示装置 | |
JP3699060B2 (ja) | 映像信号処理装置、映像信号処理方法、その方法を実現するプログラムおよび記録媒体 | |
JP2004271996A (ja) | 表示制御方法、表示制御装置及び表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121228 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131022 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5398554 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |