JP2017121069A - 映像信号処理装置および映像信号処理方法 - Google Patents

映像信号処理装置および映像信号処理方法 Download PDF

Info

Publication number
JP2017121069A
JP2017121069A JP2017029839A JP2017029839A JP2017121069A JP 2017121069 A JP2017121069 A JP 2017121069A JP 2017029839 A JP2017029839 A JP 2017029839A JP 2017029839 A JP2017029839 A JP 2017029839A JP 2017121069 A JP2017121069 A JP 2017121069A
Authority
JP
Japan
Prior art keywords
signal
video signal
data
video
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017029839A
Other languages
English (en)
Inventor
雅彦 坂井
Masahiko Sakai
雅彦 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Engineering Co Ltd
Original Assignee
Mitsubishi Electric Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Engineering Co Ltd filed Critical Mitsubishi Electric Engineering Co Ltd
Priority to JP2017029839A priority Critical patent/JP2017121069A/ja
Publication of JP2017121069A publication Critical patent/JP2017121069A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Picture Signal Circuits (AREA)

Abstract

【課題】表示装置に表示される映像の乱れを抑制可能な映像信号処理装置を得る。【解決手段】デジタル映像信号の1フレーム分の映像データのうち、画像内の四隅の1ピクセルのデータ値を確認し、データ値が0であるか、0以外であるかに応じて、DE信号の開始位置およびパルス幅、並びにDE信号のVブランク期間バックポーチおよびVブランク期間フロントポーチを変化させる。【選択図】図1

Description

この発明は、入力されたアナログ映像信号をデジタル映像信号に変換して出力する映像信号処理装置および映像信号処理方法に関する。
従来、PC等の映像信号源から入力されたアナログ映像信号をデジタル映像信号に変換して出力する映像信号処理装置は、アナログ映像信号をA/D変換して生成されたデジタル映像信号と、映像信号源から入力された水平同期信号(Hsync)および垂直同期信号(Vsync)と、水平同期信号および垂直同期信号に基づいて生成され、映像データの有効期間を示すデータイネーブル信号(以下、「DE信号」と称する)とを表示装置に出力している。
ここで、アナログ映像信号をA/D変換する際、アナログ映像信号に同期したサンプリングクロックが必要であり、通常の場合、フェーズロックドループ回路(以下、「PLL回路」と称する)を設け、水平同期信号に同期したサンプリングクロックを生成している。しかしながら、サンプリングクロックの位相(以下、「サンプリング位相」と称する)が適切でない場合には、表示装置に表示される映像にちらつきが生じるという問題があった。
そこで、上記の問題を解決するために、入力同期信号に同期したクロックを生成するクロック生成部、クロックを一段当たり2〜3ns遅延させ、位相をずらす遅延部が多段接続され、そこから得られた複数のサンプリングクロックと選択信号とを受けてサンプリングクロックを選択するクロック位相ずらし部、入力映像信号をA/D変換するA/D変換部、デジタル変換された映像信号をフレーム単位で格納するフレームメモリ部、選択信号を生成し、フレームメモリ部から映像データを読み込み、種々の演算を行うCPU部からなり、任意のサンプリングクロックにおける一走査線の隣接画素間映像データ差の最大のアドレスを算出し、他のサンプリングクロックを選択したとき、そのアドレスのデータの読み込みを所定回数繰り返し、そのばらつきが最小となるサンプリングクロックを最適位相のサンプリングクロックとする映像信号処理回路が提案されている(例えば、特許文献1参照)。
特開2000−152030号公報
しかしながら、従来技術には、以下のような課題がある。
まず、特許文献1の映像信号処理回路では、一走査線中の隣接する2画素それぞれのばらつきの最大値を記憶し、ばらつきの最大値が最小となるときのサンプリング位相を最適としているが、偶然良い映像データが連続した場合に、本来であればサンプリング位相として不適切な状態であるにもかかわらず、最適なサンプリング位相であると判断され、表示装置に表示される映像が改善されない恐れがあるという問題がある。
また、従来の映像信号処理装置は、上述したように、映像信号源から入力された水平同期信号および垂直同期信号に基づいてDE信号を生成しているが、アナログ映像信号における映像データの有効期間と、DE信号が示すデジタル映像信号における映像データの有効期間との間にずれが生じることがあり、これにより表示装置に表示される映像が、表示装置の表示範囲からずれる恐れがあるという問題もある。
すなわち、サンプリング位相として不適切な状態であるにもかかわらず、最適なサンプリング位相であると判定される位相ずれや、表示装置に表示される映像の表示位置が、表示装置の表示範囲からずれる位置ずれによって、表示装置に表示される映像が乱れるという問題がある。
この発明は、上記のような課題を解決するためになされたものであり、表示装置に表示される映像の乱れを抑制することができる映像信号処理装置および映像信号処理方法を得ることを目的とする。
また、この発明に係る映像信号処理装置は、サンプリングクロックに応じて、映像信号源から入力されたアナログ映像信号をデジタル映像信号に変換するA/D変換部と、映像信号源からの水平同期信号および垂直同期信号と、DEフィードバック信号とに基づいて、映像データの有効期間を示すDE信号を生成するイネーブル信号生成部と、A/D変換部からのデジタル映像信号と、水平同期信号および垂直同期信号と、イネーブル信号生成部からのDE信号とに基づいて、DE信号を補正するためのDEフィードバック信号をイネーブル信号生成部に出力する位置調整部と、を備え、位置調整部は、デジタル映像信号の1フレーム分の映像データのうち、画像内の四隅の1ピクセルのデータ値を確認し、データ値が0であるか、0以外であるかに応じて、DE信号の開始位置およびパルス幅、並びにDE信号のVブランク期間バックポーチおよびVブランク期間フロントポーチを変化させるものである。
また、この発明に係る映像信号処理方法は、サンプリングクロックに応じて、映像信号源から入力されたアナログ映像信号をデジタル映像信号に変換するA/D変換部と、映像信号源からの水平同期信号および垂直同期信号と、DEフィードバック信号とに基づいて、映像データの有効期間を示すDE信号を生成するイネーブル信号生成部と、A/D変換部からのデジタル映像信号と、水平同期信号および垂直同期信号と、イネーブル信号生成部からのDE信号とに基づいて、DE信号を補正するためのDEフィードバック信号をイネーブル信号生成部に出力する位置調整部と、を備えた映像信号処理装置で実行される映像信号処理方法であって、デジタル映像信号の1フレーム分の映像データのうち、画像内の四隅の1ピクセルのデータ値を確認するステップと、データ値が0であるか、0以外であるかに応じて、DE信号の開始位置およびパルス幅、並びにDE信号のVブランク期間バックポーチおよびVブランク期間フロントポーチを変化させるステップとを有するものである。
この発明に係る映像信号処理装置および映像信号処理方法によれば、デジタル映像信号の1フレーム分の映像データのうち、画像内の四隅の1ピクセルのデータ値を確認し、データ値が0であるか、0以外であるかに応じて、DE信号の開始位置およびパルス幅、並びにDE信号のVブランク期間バックポーチおよびVブランク期間フロントポーチを変化させる。
そのため、表示装置に表示される映像の乱れを抑制することができる。
この発明の実施の形態1に係る映像信号処理装置を表示装置とともに示すブロック構成図である。 この発明の実施の形態1に係る映像信号処理装置の位相調整部の機能を示す説明図である。 この発明の実施の形態1に係る映像信号処理装置の位相調整部の処理を示すフローチャートである。 この発明の実施の形態1に係る映像信号処理装置に係る、アナログ映像信号における映像データの有効範囲と、DE信号が示すデジタル映像信号における映像データの有効範囲との関係を示す説明図である。 この発明の実施の形態1に係る映像信号処理装置の位置調整部の機能を示す説明図である。 この発明の実施の形態1に係る映像信号処理装置の位置調整部の処理を示すフローチャートである。 この発明の実施の形態1に係る映像信号処理装置の位置調整部の処理を示すフローチャートである。 この発明の実施の形態1に係る映像信号処理装置の位置調整部の処理を示すフローチャートである。 この発明の実施の形態1に係る映像信号処理装置の位置調整部の処理を示すフローチャートである。 この発明の実施の形態1に係る映像信号処理装置の位置調整部の処理を示すフローチャートである。 この発明の実施の形態1に係る映像信号処理装置の位置調整部の処理を示すフローチャートである。 この発明の実施の形態1に係る映像信号処理装置の位置調整部の処理を示すフローチャートである。 この発明の実施の形態1に係る映像信号処理装置の位置調整部の処理を示すフローチャートである。 この発明の実施の形態1に係る映像信号処理装置の位置調整部の処理を示すフローチャートである。 この発明の実施の形態1に係る映像信号処理装置の位置調整部の処理を示すフローチャートである。 この発明の実施の形態1に係る映像信号処理装置の位置調整部の処理を示すフローチャートである。
以下、この発明に係る映像信号処理装置および映像信号処理方法の好適な実施の形態につき図面を用いて説明するが、各図において同一、または相当する部分については、同一符号を付して説明する。なお、この発明は、サンプリング位相の位相ずれや表示位置の位置ずれを、映像信号源から入力された信号を用いて調整するものである。
実施の形態1.
図1は、この発明の実施の形態1に係る映像信号処理装置を表示装置とともに示すブロック構成図である。図1において、映像信号処理装置10は、A/D変換部11、クロック生成部12、位相調整部13、イネーブル信号生成部14および位置調整部15を備えている。
また、映像信号処理装置10は、PC等の映像信号源からのアナログ映像信号、水平同期信号および垂直同期信号が入力されて、デジタル映像信号、水平同期信号、垂直同期信号およびDE信号を表示装置20に出力する。
ここで、映像信号処理装置10は、例えばCPU(Central Processing Unit)、CPUおよびDSP(Digital Signal Processor)、FPGA(Field Programmable Gate Array)、またはASIC(Application Specific Integrated Circuit)等で構成されている。
A/D変換部11は、位相調整部13からのサンプリングクロックに応じて、映像信号源からのアナログ映像信号をデジタル映像信号に変換して出力する。クロック生成部12は、PLL回路からなり、映像信号源からの水平同期信号に基づいて、サンプリングクロックを生成して出力する。
位相調整部13は、A/D変換部11からのデジタル映像信号と、映像信号源からの水平同期信号および垂直同期信号とに基づいて、最適なサンプリング位相を選択し、クロック生成部12からのサンプリングクロックを補正してA/D変換部11に出力することで、サンプリング位相の位相ずれを調整する。
具体的には、位相調整部13は、デジタル映像信号の映像データの1フレームにおいて、水平方向に(1ライン上で)連続する2ピクセルのデータ値の差が大きくなる箇所を、大きい順に2箇所決定する。また、位相調整部13は、この2箇所の連続する2ピクセルについて、一方は先のピクセルに対して、他方は後のピクセルに対して、それぞれ続く複数フレーム(例えば、5フレーム)分の分散を求める。
また、位相調整部13は、A/D変換部11のサンプリング位相を変えて、再度この2箇所の連続する2ピクセルについて、一方は先のピクセルに対して、他方は後のピクセルに対して、それぞれ続く複数フレーム分の分散を求める。また、位相調整部13は、この処理をA/D変換部11のサンプリング位相の可変回数(例えば、64回)繰り返し、分散が最も小さくなるサンプリング位相を、最適なサンプリング位相として選択する。
図2は、この発明の実施の形態1に係る映像信号処理装置の位相調整部の機能を示す説明図である。なお、映像信号処理装置10には、アナログ映像信号として、黒でなくかつ単色でない静止画の映像データが入力される。
まず、位相調整部13は、1フレーム内で水平方向に連続する2ピクセルのデータ値(R/G/B個別)の差が最も大きい所と、次に大きい所の2箇所を1フレーム目に決定する。このとき、連続する2ピクセルのデータ値は、大から小、および小から大のどちらも対象とする。
続いて、位相調整部13は、決定した連続する2ピクセルの1箇所目は、先のピクセルの座標、連続する2ピクセルの2箇所目は、後のピクセルの座標について、以降5フレームの映像データから、それぞれの座標で映像データの分散を求める(図2(a))。
次に、位相調整部13は、A/D変換部11のサンプリング位相を変化させて、再度再度この2箇所の連続する2ピクセルについて、5フレーム分の映像データの分散を求める。続いて、位相調整部13は、この処理をA/D変換部11のサンプリング位相の可変回数(ここでは、64回)繰り返し、分散が最も小さくなるサンプリング位相を、最適なサンプリング位相として選択する(図2(b))。
ここで、図2(c)を参照しながら、サンプリング位相が映像データの前側の変化点にある場合について説明する。このとき、先のピクセルについては、サンプリング対象の映像データと、その1ピクセル前の映像データとのどちらかをサンプリングする。そのため、1ピクセル前のデータの大きさによって、サンプリングしたデータの時間変化が大きい場合もあれば小さい場合もある。すなわち、分散が大きくなる可能性がある。
また、後のピクセルについては、サンプリング対象の映像データと、その1ピクセル前の、データの差が大きいはずの映像データとのどちらかをサンプリングする。そのため、サンプリングしたデータの時間変化が大きく、分散が大きくなる。
次に、図2(d)を参照しながら、サンプリング位相が映像データの後側の変化点にある場合について説明する。このとき、先のピクセルについては、サンプリング対象の映像データと、その1ピクセル後の、データの差が大きいはずの映像データとのどちらかをサンプリングする。そのため、サンプリングしたデータの時間変化が大きく、分散が大きくなる。
また、後のピクセルについては、サンプリング対象の映像データと、その1ピクセル後の映像データとのどちらかをサンプリングする。そのため、1ピクセル前のデータの大きさによって、サンプリングしたデータの時間変化が大きい場合もあれば小さい場合もある。すなわち、分散が大きくなる可能性がある。
これに対して、図2(e)に示されるように、サンプリング位相が最適である場合には、先のピクセルおよび後のピクセルの何れについても、サンプリングしたデータの時間変化が小さく、分散が小さくなる。
図3は、この発明の実施の形態1に係る映像信号処理装置の処理を示すフローチャートである。
図3において、まず、位相調整部13は、変数iを初期値1に設定する(ステップS101)。
続いて、位相調整部13は、変数i=1のサンプリング位相(CLKsample i)を選択し(ステップS102)、A/D変換を実行して(ステップS103)、水平方向に連続する2ピクセルのデータ値の差が大きくなる箇所を、大きい順に2箇所決定する(ステップS104)。
次に、位相調整部13は、変数i=1のサンプリング位相(CLKsample i)を選択し(ステップS105)、A/D変換を実行して(ステップS106)、連続する5フレーム分の映像データを読み出し(ステップS107)、連続する5フレーム分の分散を求める(ステップS108)。
続いて、位相調整部13は、変数iが64であるか否かを判定する(ステップS109)。
ステップS109において、変数iが64でない(すなわち、No)と判定された場合には、位相調整部13は、変数iにi+1を代入して(ステップS110)、ステップS105に移行する。
一方、ステップS109において、変数iが64である(すなわち、Yes)と判定された場合には、位相調整部13は、分散が最小となるサンプリング位相(CLKsample i)を、最適なサンプリング位相として選択し(ステップS111)、図3の処理を終了する。
このように、位相調整部13が、隣接する2ピクセルを2箇所使用し、一方は先のピクセル、他方は後のピクセルの分散が最小となる場合のサンプリング位相を、最適なサンプリング位相として選択する。これにより、最適なタイミングでアナログ映像信号をサンプリングすることができる。
図1に戻って、イネーブル信号生成部14は、映像信号源からの水平同期信号および垂直同期信号と、位置調整部15からのDEフィードバック信号とに基づいて、映像データの有効期間を示すDE信号を生成して出力する。
位置調整部15は、A/D変換部11からのデジタル映像信号と、映像信号源からの水平同期信号および垂直同期信号と、イネーブル信号生成部14からのDE信号とに基づいて、DE信号を補正するためのDEフィードバック信号をイネーブル信号生成部14に出力することで、表示位置の位置ずれを調整する。
すなわち、位置調整部15は、デジタル映像信号の1フレーム分の映像データのうち、画像内の四隅の1ピクセルのデータ値(R/G/B個別)を確認し、データ値が0である(表示が黒である)か、0以外である(表示が黒でない)かによって、現在のタイミングで映像データを全て取り込んでいるか否かを判定する。
図4は、この発明の実施の形態1に係る映像信号処理装置に係る、DE信号が示すデジタル映像信号における映像データの有効範囲と、アナログ映像信号における映像データの有効範囲との関係を示す説明図である。
図4において、デジタル映像信号における映像データの有効範囲は、表示装置20に表示されている表示領域を示し、アナログ映像信号における映像データの有効範囲は、理想的な映像データの表示位置を示している。
ここで、DE信号の開始位置(以下、「DE開始位置」と称する)およびDE信号のパルス幅(以下、「DEパルス幅」と称する)を変化させること、並びにDE信号の出力期間を設定するためのVブランク期間バックポーチ(以下、「バックポーチ」と略称する)およびVブランク期間フロントポーチ(以下、「フロントポーチ」と略称する)を変化させることにより、映像データの表示位置を、表示装置20に表示されている表示領域に一致させることができる。なお、DE開始位置、DEパルス幅、バックポーチおよびフロントポーチは、レジスタで設定可能である。
具体的には、位置調整部15は、垂直同期信号(Vsync)後の最初のDE信号の最初および最後のデータ、すなわちデジタル映像信号における映像データの有効範囲の左上のデータAおよび右上のデータB、並びに垂直同期信号(Vsync)前の最後のDE信号の最初および最後のデータ、すなわちデジタル映像信号における映像データの有効範囲の左下のデータCおよび右下のデータDを確認する。
図5は、この発明の実施の形態1に係る映像信号処理装置の位置調整部の機能を示す説明図である。なお、映像信号処理装置10には、アナログ映像信号として、黒でない静止画の映像データが入力される。
まず、位置調整部15は、データABCDすべてが0である(図5の1.)場合には、表示領域内で最初の0でないデータ値となる座標から、DE信号と表示位置との誤差を検出し、DE開始位置、バックポーチおよびフロントポーチを変化させて、データAが0でない状態にする。
また、位置調整部15は、AもしくはCのデータが0であり、BもしくはDのデータが0でない(図5の2−1.)場合には、表示位置を左にずらすために、AもしくはCのデータが0以外となるまでDE開始位置を大きくする。このとき、DEパルス幅は変わらない。
また、位置調整部15は、BもしくはDのデータが0であり、AもしくはCのデータが0でない(図5の2−2.)場合には、表示位置を右にずらすために、AもしくはCのデータが0以外となるまでDE開始位置を小さくする。このとき、DEパルス幅は変わらない。
また、位置調整部15は、Aのデータが0であり、Cのデータが0でない(図5の3−1.)場合には、表示位置を上にずらすために、Aのデータが0以外となるまでバックポーチを大きくする。このとき、同時に同じ値だけフロントポーチを小さくする。
また、位置調整部15は、Cのデータが0であり、Aのデータが0でない(図5の3−2.)場合には、表示位置を下にずらすために、Aのデータが0となる前までバックポーチを小さくする。このとき、同時に同じ値だけフロントポーチを大きくする。
また、位置調整部15は、Cのデータが0である(図5の4−1.)場合には、表示領域の縦方向長さと表示位置の縦方向長さとを一致させるために、Cのデータが0以外となるまでフロントポーチを大きくする。
また、位置調整部15は、Cのデータが0でない(図5の4−2.)場合には、表示領域の縦方向長さと表示位置の縦方向長さとを一致させるために、Cのデータが0となる前までVブランク期間フロントポーチを小さくする。
また、位置調整部15は、Bのデータが0である(図5の5−1.)場合には、表示領域の横方向長さと表示位置の横方向長さとを一致させるために、Bのデータが0以外となるまでDEパルス幅を小さくする。
また、位置調整部15は、Bのデータが0でない(図5の5−2.)場合には、表示領域の横方向長さと表示位置の横方向長さとを一致させるために、Bのデータが0となる前までDEパルス幅を大きくする。
図6〜16は、この発明の実施の形態1に係る映像信号処理装置の位置調整部の処理を示すフローチャートである。なお、このフローチャートの動作の主体は、すべて位置調整部15なので、記載を省略する。
図6〜16において、まず、表示中の表示領域の四隅のデータの有無を確認する(ステップS201)。
続いて、四隅のデータの何れかが非0である(0でない)か否かを判定する(ステップS202)。
ステップS202において、四隅のデータの何れかが非0という条件が成立しない(すなわち、No)と判定された場合には、有効データ開始座標を確認し(ステップS203)、表示位置を上方向に有効データ開始座標(ライン)分移動させ(ステップS204)、表示位置を左側に有効データ開始座標(ピクセル)分移動させて(ステップS205)、ステップS201に移行する。
一方、ステップS202において、四隅のデータの何れかが非0である(すなわち、Yes)と判定された場合には、左上と左下が0かつ右上もしくは右下が非0であるか否かを判定する(ステップS206)。
ステップS206において、左上と左下が0かつ右上もしくは右下が非0である(すなわち、Yes)と判定された場合には、表示位置を左側に1ピクセル移動させて(ステップS207)、表示中の表示領域の四隅のデータの有無を確認する(ステップS208)。
次に、左上かつ左下が0であるか否かを判定する(ステップS209)。
ステップS209において、左上かつ左下が0である(すなわち、Yes)と判定された場合には、ステップS207に移行する。
一方、ステップS209において、左上かつ左下が0という条件が成立しない(すなわち、No)と判定された場合には、左上が0であるか否かが判定される(ステップS210)。なお、ステップS209でNoとなった場合に、表示領域の左端と表示位置の左端とが一致している。
ステップS210において、左上が0である(すなわち、Yes)と判定された場合には、表示位置を上方向に1ライン移動させて(ステップS211)、表示中の表示領域の四隅のデータの有無を確認して(ステップS212)、ステップS210に移行する。
一方、ステップS210において、左上が0という条件が成立しない(すなわち、No)と判定された場合には、表示位置を下方向に1ライン移動させて(ステップS213)、表示中の表示領域の四隅のデータの有無を確認して(ステップS214)、左上が0であるか否かが判定される(ステップS215)。
ステップS215において、左上が0という条件が成立しない(すなわち、No)と判定された場合には、ステップS213に移行する。
一方、ステップS215において、左上が0である(すなわち、Yes)と判定された場合には、表示位置を上方向に1ライン移動させる(ステップS216)。これにより、表示領域の左上と表示位置の左上とが一致する。
続いて、表示中の表示領域の四隅のデータの有無を確認して(ステップS217)、左下が0であるか否かが判定される(ステップS218)。
ステップS218において、左下が0である(すなわち、Yes)と判定された場合には、フロントポーチにフロントポーチ+1を代入して(ステップS219)、ステップS217に移行する。
一方、ステップS218において、左下が0という条件が成立しない(すなわち、No)と判定された場合には、フロントポーチにフロントポーチ−1を代入して(ステップS220)、表示中の表示領域の四隅のデータの有無を確認して(ステップS221)、左下が0であるか否かが判定される(ステップS222)。
ステップS222において、左下が0という条件が成立しない(すなわち、No)と判定された場合には、ステップS220に移行する。
一方、ステップS222において、左下が0である(すなわち、Yes)と判定された場合には、フロントポーチにフロントポーチ+1を代入する(ステップS223)。これにより、表示領域の左上および左下と表示位置の左上および左下とが一致する。
次に、表示中の表示領域の四隅のデータの有無を確認して(ステップS224)、右上が0であるか否かが判定される(ステップS225)。
ステップS225において、右上が0である(すなわち、Yes)と判定された場合には、DEパルス幅にDEパルス幅−1を代入して(ステップS226)、ステップS224に移行する。
一方、ステップS225において、右上が0という条件が成立しない(すなわち、No)と判定された場合には、DEパルス幅にDEパルス幅+1を代入して(ステップS227)、表示中の表示領域の四隅のデータの有無を確認して(ステップS228)、右上が0であるか否かが判定される(ステップS229)。
ステップS229において、右上が0という条件が成立しない(すなわち、No)と判定された場合には、ステップS227に移行する。
一方、ステップS229において、右上が0である(すなわち、Yes)と判定された場合には、DEパルス幅にDEパルス幅−1を代入して(ステップS230)、処理を終了する。これにより、表示領域の上下左右と表示位置の上下左右とが一致する。
一方、ステップS206において、左上と左下が0かつ右上もしくは右下が非0という条件が成立しない(すなわち、No)と判定された場合には、左上もしくは左下が非0かつ右上と右下が0であるか否かを判定する(ステップS231)。
ステップS231において、左上もしくは左下が非0かつ右上と右下が0である(すなわち、Yes)と判定された場合には、表示位置を右側に1ピクセル移動させて(ステップS232)、表示中の表示領域の四隅のデータの有無を確認する(ステップS233)。
続いて、左上かつ左下が0であるか否かを判定する(ステップS234)。
ステップS234において、左上かつ左下が0という条件が成立しない(すなわち、No)と判定された場合には、ステップS232に移行する。
一方、ステップS234において、左上かつ左下が0である(すなわち、Yes)と判定された場合には、表示位置を左側に1ピクセル移動させる(ステップS235)。これにより、表示領域の左端と表示位置の左端とが一致する。
次に、上述したステップS210〜230の処理により、表示領域の左上と表示位置の左上とが一致し、表示領域の左上および左下と表示位置の左上および左下とが一致し、表示領域の上下左右と表示位置の上下左右とが一致する。
一方、ステップS231において、左上もしくは左下が非0かつ右上と右下が0という条件が成立しない(すなわち、No)と判定された場合には、左上と右上が非0かつ左下と右下が0であるか否かが判定される(ステップS236)。
ステップS236において、左上と右上が非0かつ左下と右下が0である(すなわち、Yes)と判定された場合には、表示位置を右側に1ピクセル移動させて(ステップS237)、表示中の表示領域の四隅のデータの有無を確認し(ステップS238)、左上が0であるか否かが判定される(ステップS239)。
ステップS239において、左上が0という条件が成立しない(すなわち、No)と判定された場合には、ステップS237に移行する。
一方、ステップS239において、左上が0である(すなわち、Yes)と判定された場合には、表示位置を左側に1ピクセル移動させる(ステップS240)。これにより、表示領域の左端と表示位置の左端とが一致する。
続いて、表示中の表示領域の四隅のデータの有無を確認して(ステップS241)、左上が0であるか否かが判定される(ステップS242)。
ステップS242において、左上が0である(すなわち、Yes)と判定された場合には、表示位置を下方向に1ライン移動させて(ステップS243)、ステップS241に移行する。
一方、ステップS242において、左上が0という条件が成立しない(すなわち、No)と判定された場合には、表示位置を上方向に1ライン移動させる(ステップS244)。これにより、表示領域の左上と表示位置の左上とが一致する。
次に、表示中の表示領域の四隅のデータの有無を確認して(ステップS245)、左下が0であるか否かが判定される(ステップS246)。
ステップS246において、左下が0である(すなわち、Yes)と判定された場合には、フロントポーチにフロントポーチ+1を代入して(ステップS247)、ステップS245に移行する。
一方、ステップS246において、左下が0という条件が成立しない(すなわち、No)と判定された場合には、この段階で、表示領域の左上および左下と表示位置の左上および左下とが一致し、上述したステップS224〜230の処理により、表示領域の上下左右と表示位置の上下左右とが一致する。
一方、ステップS236において、左上と右上が非0かつ左下と右下が0という条件が成立しない(すなわち、No)と判定された場合には、左上と右上が0かつ左下と右下が非0であるか否かが判定される(ステップS248)。
ステップS248において、左上と右上が0かつ左下と右下が非0である(すなわち、Yes)と判定された場合には、表示位置を右側に1ピクセル移動させて(ステップS249)、表示中の表示領域の四隅のデータの有無を確認し(ステップS250)、左下が0であるか否かが判定される(ステップS251)。
ステップS251において、左下が0という条件が成立しない(すなわち、No)と判定された場合には、ステップS249に移行する。
一方、ステップS251において、左下が0である(すなわち、Yes)と判定された場合には、表示位置を左側に1ピクセル移動させる(ステップS252)。これにより、表示領域の左端と表示位置の左端とが一致する。
続いて、表示中の表示領域の四隅のデータの有無を確認して(ステップS253)、左上が0であるか否かが判定される(ステップS254)。
ステップS254において、左上が0である(すなわち、Yes)と判定された場合には、表示位置を上方向に1ライン移動させて(ステップS255)、ステップS253に移行する。
一方、ステップS254において、左上が0という条件が成立しない(すなわち、No)と判定された場合には、この段階で、表示領域の左上と表示位置の左上とが一致し、ステップS245〜247の処理により、表示領域の左上および左下と表示位置の左上および左下とが一致し、ステップS224〜230の処理により、表示領域の上下左右と表示位置の上下左右とが一致する。
一方、ステップS248において、左上と右上が0かつ左下と右下が非0という条件が成立しない(すなわち、No)と判定された場合には、表示位置を右側に1ピクセル移動させて(ステップS256)、表示中の表示領域の四隅のデータの有無を確認し(ステップS257)、左上かつ左下が0であるか否かが判定される(ステップS258)。
ステップS258において、左上かつ左下が0という条件が成立しない(すなわち、No)と判定された場合には、ステップS256に移行する。
一方、ステップS258において、左上かつ左下が0である(すなわち、Yes)と判定された場合には、表示位置を左側に1ピクセル移動させる(ステップS259)。これにより、表示領域の左端と表示位置の左端とが一致する。
次に、表示位置を下方向に1ライン移動させて(ステップS260)、表示中の表示領域の四隅のデータの有無を確認して(ステップS261)、左上が0であるか否かが判定される(ステップS262)。
ステップS262において、左上が0という条件が成立しない(すなわち、No)と判定された場合には、ステップS260に移行する。
一方、ステップS262において、左上が0である(すなわち、Yes)と判定された場合には、表示位置を上方向に1ライン移動させる(ステップS263)。これにより、表示領域の左上と表示位置の左上とが一致する。
続いて、上述したステップS245〜247の処理により、表示領域の左上および左下と表示位置の左上および左下とが一致し、ステップS224〜230の処理により、表示領域の上下左右と表示位置の上下左右とが一致する。
このように、位置調整部15が、デジタル映像信号の1フレーム分の映像データのうち、画像内の四隅の1ピクセルのデータ値を確認し、データ値が0であるか、0以外であるかに応じて、DE信号の開始位置およびパルス幅、並びにDE信号のVブランク期間バックポーチおよびVブランク期間フロントポーチを変化させる。これにより、アナログ信号のサンプリング時に入力データを全て取り込むことができる。
以上のように、実施の形態1によれば、デジタル映像信号の映像データの1フレームにおいて、水平方向に連続する2ピクセルのデータ値の差が大きくなる箇所を、大きい順に2箇所決定し、2箇所の連続する2ピクセルについて、一方は先のピクセルに対して、他方は後のピクセルに対して、それぞれ続く複数フレーム分の分散を求め、A/D変換部のサンプリング位相を変えて、再度2箇所の連続する2ピクセルについて、一方は先のピクセルに対して、他方は後のピクセルに対して、それぞれ続く複数フレーム分の分散を求める処理を、A/D変換部のサンプリング位相の可変回数繰り返し、求められた分散が最も小さくなるサンプリング位相を、最適なサンプリング位相として選択する。
また、実施の形態1によれば、デジタル映像信号の1フレーム分の映像データのうち、画像内の四隅の1ピクセルのデータ値を確認し、データ値が0であるか、0以外であるかに応じて、DE信号の開始位置およびパルス幅、並びにDE信号のVブランク期間バックポーチおよびVブランク期間フロントポーチを変化させる。
そのため、表示装置に表示される映像の乱れを抑制することができる。
10 映像信号処理装置、11 A/D変換部、12 クロック生成部、13 位相調整部、14 イネーブル信号生成部、15 位置調整部、20 表示装置。

Claims (2)

  1. サンプリングクロックに応じて、映像信号源から入力されたアナログ映像信号をデジタル映像信号に変換するA/D変換部と、
    前記映像信号源からの水平同期信号および垂直同期信号と、DEフィードバック信号とに基づいて、映像データの有効期間を示すDE信号を生成するイネーブル信号生成部と、
    前記A/D変換部からの前記デジタル映像信号と、前記水平同期信号および垂直同期信号と、前記イネーブル信号生成部からの前記DE信号とに基づいて、前記DE信号を補正するためのDEフィードバック信号を前記イネーブル信号生成部に出力する位置調整部と、を備え、
    前記位置調整部は、
    前記デジタル映像信号の1フレーム分の映像データのうち、画像内の四隅の1ピクセルのデータ値を確認し、
    前記データ値が0であるか、0以外であるかに応じて、前記DE信号の開始位置およびパルス幅、並びに前記DE信号のVブランク期間バックポーチおよびVブランク期間フロントポーチを変化させる
    映像信号処理装置。
  2. サンプリングクロックに応じて、映像信号源から入力されたアナログ映像信号をデジタル映像信号に変換するA/D変換部と、
    前記映像信号源からの水平同期信号および垂直同期信号と、DEフィードバック信号とに基づいて、映像データの有効期間を示すDE信号を生成するイネーブル信号生成部と、
    前記A/D変換部からの前記デジタル映像信号と、前記水平同期信号および垂直同期信号と、前記イネーブル信号生成部からの前記DE信号とに基づいて、前記DE信号を補正するためのDEフィードバック信号を前記イネーブル信号生成部に出力する位置調整部と、を備えた映像信号処理装置で実行される映像信号処理方法であって、
    前記デジタル映像信号の1フレーム分の映像データのうち、画像内の四隅の1ピクセルのデータ値を確認するステップと、
    前記データ値が0であるか、0以外であるかに応じて、前記DE信号の開始位置およびパルス幅、並びに前記DE信号のVブランク期間バックポーチおよびVブランク期間フロントポーチを変化させるステップと、
    を有する映像信号処理方法。
JP2017029839A 2017-02-21 2017-02-21 映像信号処理装置および映像信号処理方法 Pending JP2017121069A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017029839A JP2017121069A (ja) 2017-02-21 2017-02-21 映像信号処理装置および映像信号処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017029839A JP2017121069A (ja) 2017-02-21 2017-02-21 映像信号処理装置および映像信号処理方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015213011A Division JP6189396B2 (ja) 2015-10-29 2015-10-29 映像信号処理装置および映像信号処理方法

Publications (1)

Publication Number Publication Date
JP2017121069A true JP2017121069A (ja) 2017-07-06

Family

ID=59272505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017029839A Pending JP2017121069A (ja) 2017-02-21 2017-02-21 映像信号処理装置および映像信号処理方法

Country Status (1)

Country Link
JP (1) JP2017121069A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110858865A (zh) * 2018-08-24 2020-03-03 上海富瀚微电子股份有限公司 一种模拟高清视频的数据传输方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1063234A (ja) * 1996-04-26 1998-03-06 Matsushita Electric Ind Co Ltd デジタル画像表示装置
JP2000047649A (ja) * 1998-05-27 2000-02-18 Matsushita Electric Ind Co Ltd デジタル画像表示装置
JP2008224770A (ja) * 2007-03-08 2008-09-25 Funai Electric Co Ltd デジタル画像表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1063234A (ja) * 1996-04-26 1998-03-06 Matsushita Electric Ind Co Ltd デジタル画像表示装置
JP2000047649A (ja) * 1998-05-27 2000-02-18 Matsushita Electric Ind Co Ltd デジタル画像表示装置
JP2008224770A (ja) * 2007-03-08 2008-09-25 Funai Electric Co Ltd デジタル画像表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110858865A (zh) * 2018-08-24 2020-03-03 上海富瀚微电子股份有限公司 一种模拟高清视频的数据传输方法及装置

Similar Documents

Publication Publication Date Title
JP3673303B2 (ja) 映像信号処理装置
US20090040246A1 (en) Image processing device, display device, image processing method, and program
TWI462573B (zh) 顯示時序控制電路及其方法
US6700570B2 (en) Image display apparatus
JP2008009259A (ja) 画像表示装置及びクロック位相調整方法
JP2004173262A (ja) デジタルディスプレイ装置のサンプリング位置調整装置及び調整方法
JP3398124B2 (ja) 液晶ディスプレイの画面自動調整装置及びその方法
US7460628B2 (en) Synchronous clock generation apparatus and synchronous clock generation method
JP6189396B2 (ja) 映像信号処理装置および映像信号処理方法
JP2017121069A (ja) 映像信号処理装置および映像信号処理方法
US6686969B1 (en) Display device
JPH11177847A (ja) 画像調整方法および自動画像調整装置
JP5398554B2 (ja) 表示装置
US8421920B2 (en) Automatic quantization clock phase adjustable display apparatus
JP2011141397A5 (ja)
US7298916B2 (en) Image signal processing apparatus and method
JP4258976B2 (ja) 画像処理装置および処理方法
JP2004144842A (ja) マトリクス型ディスプレイ装置およびマトリクス型ディスプレイ装置におけるサンプリングクロック自動調整方法
JP4787470B2 (ja) 画像表示装置の動作方法および画像表示装置
JP2004032313A (ja) 映像信号処理装置及び方法
US20040212742A1 (en) Video signal processor and video signal processing method
JP2009267793A (ja) 映像信号処理装置
TWI444038B (zh) 電壓準位控制電路與其相關方法
JP4114630B2 (ja) 映像信号処理装置
JP2004004376A (ja) ドットクロック再生装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180724