JP3398124B2 - 液晶ディスプレイの画面自動調整装置及びその方法 - Google Patents

液晶ディスプレイの画面自動調整装置及びその方法

Info

Publication number
JP3398124B2
JP3398124B2 JP2000150190A JP2000150190A JP3398124B2 JP 3398124 B2 JP3398124 B2 JP 3398124B2 JP 2000150190 A JP2000150190 A JP 2000150190A JP 2000150190 A JP2000150190 A JP 2000150190A JP 3398124 B2 JP3398124 B2 JP 3398124B2
Authority
JP
Japan
Prior art keywords
clock signal
sampling clock
data
input
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000150190A
Other languages
English (en)
Other versions
JP2001042841A (ja
Inventor
景梧 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2001042841A publication Critical patent/JP2001042841A/ja
Application granted granted Critical
Publication of JP3398124B2 publication Critical patent/JP3398124B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は，液晶ディスプレイ
の画面自動調整装置及びその方法に関し，より詳しくは
外部から入力されるアナログビデオ信号をディジタル信
号に変換させるとき、利用されるサンプリングクロック
信号の周波数及び位相を変換して最適の画面状態を維持
させる液晶ディスプレイの画面自動調整装置及びその方
法に関するものである。
【０００２】
【従来の技術】一般に，液晶ディスプレイ装置等，平板
ディスプレイ装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌ
ａｙ；以下ＦＰＤと称する）は，陰極線管モニタとは異
なり，軽量であり，薄く製造することができるだけでな
く，映像を歪むことなく，きれいに表示することができ
る長所があるとして，ノート型コンピューターをはじめ
その使用範囲が拡大している。
【０００３】このようなＦＰＤが，既存のＣＲＴモニタ
環境のためのアナログインターフェイス環境を支援する
ためには，アナログ信号をデジタル信号に変換して処理
しなければならない。従って，アナログ信号をデジタル
信号に変換するために，クロック信号が生成される。
【０００４】この時，信号ソース（Ｓｉｇｎａｌ Ｓｏ
ｕｒｃｅ）とクロック信号の位相（ｐｈａｓｅ）が正確
に合わないと，画質特性が悪くなるため，信号ソースに
変化が発生する度にサンプリングクロック信号の位相を
調整する必要がある。
【０００５】図７は，従来技術による液晶ディスプレイ
装置の画面状態を調整するための装置の構成を説明する
ブロック図である。
【０００６】図示したように，ＰＬＬ回路部１００は，
マイクロコンピューター１４０から入力される制御信号
に応じてサンプリングクロック信号１０１の位相を変換
させて出力する。
【０００７】Ａ／Ｄコンバータ１１０は，上述のＰＬＬ
回路部１００から入力されるサンプリングクロック信号
１０１によってコンピューター本体から入力されるアナ
ログビデオ信号をデジタル信号に変換する。
【０００８】グラフィック制御部１２０は，マイクロコ
ンピューター１４０から入力される制御信号に応じて上
述のＡ／Ｄコンバータ１１０で変換されたデジタル信号
をスケーリングしてディスプレイパネルに映像信号を表
示する。
【０００９】マイクロコンピューター１４０は，使用者
のキー操作によって入力される画面調整信号に応じて上
述のサンプリングクロック信号１０１の位相を変換させ
るための制御信号を出力し，コンピューター本体から入
力されるビデオモードの解像度を認識して全体システム
を制御する。
【００１０】上述の構成を有する液晶ディスプレイの画
面調整装置のマイクロコンピューター１４０は，コンピ
ューター本体（図示せず）から入力される水平同期信号
によって現在ビデオモードの解像度を認識する。
【００１１】そして認識したビデオモードの解像度によ
って，全体システムを制御するための制御信号をＡ／Ｄ
コンバータ１１０とグラフィック制御部１２０に出力す
る。すると，Ａ／Ｄコンバータ１１０は，コンピュータ
ー本体から入力されるアナログビデオ信号を，上述のＰ
ＬＬ回路部１００から入力されるサンプリングクロック
信号１０１によってデジタル信号に変換する。
【００１２】このように変換されたデジタル信号は，グ
ラフィック制御部１２０に入力され，グラフィック制御
部１２０では，マイクロコンピューター１４０から入力
される制御信号に応じて現在ビデオモードの解像度によ
ってディスプレイパネルに映像信号が表示されることが
できるようにスケーリングする。
【００１３】このとき，Ａ／Ｄコンバータ１１０に入力
されるアナログビデオ信号のソースが変化する場合，ア
ナログビデオ信号とＰＬＬ回路部１００からＡ／Ｄコン
バータ１１０に入力されるサンプリングクロック信号１
０１の位相は正確に合わないので，使用者はディスプレ
イパネルを見ながら画面調整キーを段階的に操作して，
上述のサンプリングクロック信号１０１の位相を変化さ
せ画質を調整する。
【００１４】しかし，上述の従来技術によって画質を調
整する方法は，使用者がディスプレイパネル上に表示さ
れる映像信号を見ながら受動的に画面調整用キーボタン
を操作して画質を調整するため，不便なだけでなく，正
確に調整するのが難しいという問題点がある。
【００１５】また，一般の使用者の場合，サンプリング
クロック信号の位相を調整する機能が正確に分からない
ため，正常に調整することができないという問題点があ
る。
【００１６】
【発明が解決しようとする課題】本発明は，このような
問題点に鑑みてなされたもので，その目的とするところ
は，外部から入力されるアナログビデオ信号をデジタル
信号に変換するとき，利用するサンプリングクロック信
号の最適な周波数及び位相を検出，設定して，最適の画
面状態を維持させる液晶ディスプレイの画面自動調整装
置及びその方法を提供することである。
【００１７】
【課題を解決するための手段】前述した課題を達成する
ために本発明は，外部から入力される制御信号に応じて
サンプリングクロック信号の周波数を変換させて出力す
るＰＬＬ回路手段と，ＰＬＬ回路手段から入力されるサ
ンプリングクロック信号によってコンピューター本体か
ら入力されるアナログビデオ信号をデジタル信号に変換
するＡ／Ｄコンバーティング手段と，外部から入力され
る制御信号に応じてＡ／Ｄコンバーティング手段で変換
されたデジタル信号をスケーリングしてディスプレイパ
ネルに映像信号を表示するグラフィック制御手段と，Ａ
／Ｄコンバーティング手段からビデオ信号が入力され，
その隣接するビデオ信号の差を算出し，算出された値を
加算して第１比較データを生成するデータ生成手段と，
サンプリングクロック信号の周波数を変換させるための
基準データを有し，データ生成手段から入力される第１
比較データを基準データと比較して最大値を検出し，サ
ンプリングクロック信号がそのときの周波数を有するよ
うに制御し，コンピューター本体から入力されるビデオ
モードの解像度を認識して全体システムを制御するマイ
クロコンピューターとを含むことを特徴とする液晶ディ
スプレイの画面自動調整装置である。
【００１８】ここで，マイクロコンピューターは，第１
比較データと基準データを比較して大きい方の値を次の
基準データとして利用する。
【００１９】また，サンプリングクロック信号の周波数
変換は，ＰＬＬ回路手段のデバイス特性によって異な
る。
【００２０】マイクロコンピューターは，水平同期信号
をレファランス値として設定し，レファランス値にＰＬ
Ｌ回路手段のデバイス特性によって決定される値を乗算
し，その乗算された結果値でＰＬＬ回路手段がサンプリ
ングクロック信号の周波数を変換させるように制御す
る。
【００２１】また，上述の目的を達成するために本発明
は，外部から入力される制御信号に応じてサンプリング
クロック信号の位相を変換させて出力するＰＬＬ回路手
段と，ＰＬＬ回路手段から入力されるサンプリングクロ
ック信号によってコンピューター本体から入力されるア
ナログビデオ信号をデジタル信号に変換するＡ／Ｄコン
バーティング手段と，外部から入力される制御信号に応
じてＡ／Ｄコンバーティング手段で変換されたデジタル
信号をスケーリングしてディスプレイパネルに映像信号
を表示するグラフィック制御手段と，Ａ／Ｄコンバーテ
ィング手段から入力されるビデオ信号の水平ラインの始
点と終点を検出し，そのときの値を加算して第２比較デ
ータに出力するデータ生成手段と，サンプリングクロッ
ク信号の位相を変換させるための基準データを有し，記
データ生成手段から入力される第２比較データを基準デ
ータと比較して最大値を検出し，サンプリングクロック
信号がそのときの位相を有するように制御し，コンピュ
ーター本体から入力されるビデオモードの解像度を認識
して全体システムを制御するマイクロコンピューターと
を含むことを特徴とする液晶ディスプレイの画面自動調
整装置である。
【００２２】ここで，マイクロコンピューターは，第２
比較データと基準データを比較して大きい方の値を次の
基準データに利用する。
【００２３】サンプリングクロック信号の位相変換は，
ＰＬＬ回路手段のデバイス特性によって異なる。
【００２４】マイクロコンピューターは，サンプリング
クロック信号の可変範囲を３６０゜と設定し，可変範囲
をデバイス特性によって決定されたステップ数に除算
し，その除算結果決定された角度にＰＬＬ回路手段がサ
ンプリングクロック信号の位相を変換させるように制御
する。
【００２５】また，本発明は，外部から入力される制御
信号に応じてサンプリングクロック信号の位相及び周波
数を変換させて出力するＰＬＬ回路手段と，ＰＬＬ回路
手段から入力されるサンプリングクロック信号によって
コンピューター本体から入力されるアナログビデオ信号
をデジタル信号に変換するＡ／Ｄコンバーティング手段
と，外部から入力される制御信号に応じてＡ／Ｄコンバ
ーティング手段から変換されたデジタル信号をスケーリ
ングしてディスプレイパネルに映像信号を表示するグラ
フィック制御手段と，Ａ／Ｄコンバーティング手段から
ビデオ信号が入力されてその隣接するビデオ信号の差を
算出し，算出された値を加算して第１比較データを生成
し，Ａ／Ｄコンバーティング手段から入力されるビデオ
信号の水平ラインの始点と終点を検出してそのときの値
を加算して第２比較データに出力するデータ生成手段
と，サンプリングクロック信号の周波数及び位相を変換
させるための基準データを有し，データ生成手段から入
力される第１，２比較データを各々の基準データと比較
して各々の最大値を検出し，サンプリングクロック信号
がそのときの周波数及び位相を有するように制御し，コ
ンピューター本体から入力されるビデオモードの解像度
を認識して全体システムを制御するマイクロコンピュー
ターとを含むことを特徴とする液晶ディスプレイの画面
自動調整装置である。
【００２６】ここでマイクロコンピューターは，前記第
１，２比較データと前記各々の基準データを比較して大
きい方の値を次の基準データとして利用する。
【００２７】ここでもサンプリングクロック信号の位相
及び周波数変換値は，ＰＬＬ回路手段のデバイス特性に
よって異なる。
【００２８】また，上述した目的を達成するために本発
明は， （１）メモリに既設定された回数を初期値として設定す
る過程と， （２）外部から入力されるビデオ信号のうち，その隣接
するビデオ信号の差を算出し，算出された値を加算した
値である比較データが入力される過程と， （３）比較データが既設定された基準データより大きい
かを判断する過程と， （４）比較データが基準データより大きい場合，基準デ
ータを比較データで置換して貯蔵し，小さい場合，既設
定された基準データをそのまま貯蔵する過程と， （５）比較データが入力された回数をカウントする過程
と， （６）カウントされた回数が設定された回数と同じであ
るかを判断する過程と， （７）カウントされた回数が設定された回数と同じであ
る場合，基準データを利用してサンプリングクロック信
号を制御し，カウントされた回数が設定された回数未満
の場合，過程（２）から反復する過程からなることを特
徴とする液晶ディスプレイの画面自動調整方法を提供す
る。この過程（６）で設定された回数は，サンプリング
クロック信号を出力する手段の特性によって異なる。ま
た，上述した目的を達成するために本発明は， （１）メモリに既設定された回数を初期値として設定す
る過程と， （２）外部から入力されるビデオ信号の水平ラインの始
点と終点を検出して，そのときの値を加算した値である
比較データが入力される過程と， （３）比較データが既設定された基準データより大きい
かを判断する過程と， （４）比較データが基準データより大きい場合，基準デ
ータを比較データで置換して貯蔵し，小さい場合，既設
定された基準データをそのまま貯蔵する過程と， （５）比較データが入力された回数をカウントする過程
と， （６）カウントされた回数が設定された回数と同じであ
るかを判断する過程と， （７）カウントされた回数が設定された回数と同じであ
る場合，基準データを利用してサンプリングクロック信
号を制御し，カウントされた回数が設定された回数未満
の場合，過程（２）から反復する過程からなることを特
徴とする液晶ディスプレイの画面自動調整方法を提供す
る。
【００２９】この過程（６）で設定された回数は，サン
プリングクロック信号を出力する手段の特性によって異
なる。
【００３０】また，過程（２）の比較データは，外部か
ら入力されるビデオ信号のうち，その隣接するビデオ信
号の差を算出し，算出された値を加算した値，あるい
は，外部から入力されるビデオ信号の水平ラインの始点
と終点を検出して，そのときの値を加算した値を用いれ
ばよい。
【００３１】
【発明の実施形態】以下，図面に基づいて，本発明の実
施の形態を詳細に説明する。図１は，本発明の一実施の
形態による液晶ディスプレイの画面状態を自動的に調整
するための装置の構成を説明するためのブロック図であ
る。従来技術と同様の役割を果たすＡ／Ｄコンバータ１
１０，グラフィック制御部１２０に対する説明は省略
し，新しいブロック及び機能が補強されたデータ生成部
１３０，マイクロコンピューター１４０及びＰＬＬ回路
部１００について説明する。
【００３２】ＰＬＬ回路部１００は，マイクロコンピュ
ーター１４０の制御信号１４１に応じてサンプリングク
ロック信号１０１の位相，又は周波数を変換してＡ／Ｄ
コンバータ１１０に出力する。
【００３３】上述のサンプリングクロック信号１０１の
位相変換は，３６０゜可変であるが，このときＰＬＬ回
路部１００のデバイス特性によって可変ステップ数が決
定される。もしＰＬＬ回路部１００のデバイス特性３２
ステップでサンプリングクロック信号１０１の位相を変
換させるとすると，位相差は，約１１．２５゜になる。
【００３４】一方，サンプリングクロック信号１０１の
周波数変換は，前記サンプリングクロック信号１０１の
位相変換と同様にＰＬＬ回路部１００のデバイス特性に
よって異なる。ＰＬＬ回路部１００は，レファランス
（ｒｅｆｅｒａｎｃｅ）としてＨ．Ｓｙｎｃを利用する
が，このときＰＬＬ回路部１００のデバイス値が１００
に決定されており，１０ＫＨｚのＨ．Ｓｙｎｃが入力さ
れると，サンプリングクロック信号１０１は，１ＭＨｚ
の周波数を有するようになる。
【００３５】データ生成部１３０は，上述のＡ／Ｄコン
バータ１１０でデジタル信号に変換されたビデオ信号１
１１が入力されると水平ラインの隣接する２つのビデオ
信号の差を算出し，その差の結果を加算して第１比較デ
ータ１３１を生成する。
【００３６】一方，データ生成部１３０は，上述のＡ／
Ｄコンバータ１１０でデジタル信号に変換されたビデオ
信号１１１が入力されると水平ラインの始点と終点を検
出し，その検出された始点と終点の値を加算して第２比
較データ１３２を生成する。
【００３７】マイクロコンピューター１４０は，上述の
データ生成部１３０から入力される第１比較データ１３
１，又は第２比較データ１３２を内部メモリに設定され
た基準データと比較して，上述のサンプリングクロック
信号１０１の位相，又は周波数を変換するための制御信
号１４１をＰＬＬ回路部１００に出力する。
【００３８】図２及び図３は，本発明の第１実施形態を
説明するための波形図である。示したように図２は，サ
ンプリングクロック信号の周波数が最適ではない場合を
示し，図３はサンプリングクロック信号の周波数が最適
の場合を示す。各隣接するビデオ信号の差（Ｖｄ０?Ｖ
ｄ３）を算出し，算出した差（Ｖｄ０?Ｖｄ３）を加算
する。図２と図３を比較すれば明かなように，図３の場
合，加算された値が図２の場合より大きいだけではな
く，最大値を得ることができる。
【００３９】それ故，マイクロコンピューター１４０が
上述の最大値を検出できるように，ＰＬＬ回路部１００
から出力されるサンプリングクロック信号１０１の周波
数を変換させるための制御信号１４１を生成してＰＬＬ
回路部１００に出力する。
【００４０】図４及び図５は，画面状態の調整をサンプ
リングクロック信号の位相を変換させて具現しようとす
る場合を説明するための波形図である。示したように図
４は，サンプリングクロック信号の位相が最適ではない
場合を示し，図５は，サンプリングクロック信号の位相
が最適である場合を示す。サンプリングクロック信号１
０１の上昇エッジを用いて，アナログビデオ信号の水平
ラインからビデオ信号の始点Ｖｏｆと終点Ｖｏｌを検出
し，そのときの値を加算する。図４と図５の比較から明
らかなように，図５の場合，加算された値が図４の場合
より大きいだけではなく，最大値を得ることができる。
【００４１】そこでマイクロコンピューター１４０が上
述の最大値を検出できるように，ＰＬＬ回路部１００か
ら出力されるサンプリングクロック信号１０１の位相を
変換させるための制御信号１４１を生成してＰＬＬ回路
部１００に出力する。
【００４２】このように構成された本発明の第一実施形
態による液晶ディスプレイの画面自動調整装置の動作
を，添付の図面を参照してより詳しく説明する。
【００４３】図６は，本発明の第一実施形態による液晶
ディスプレイの画面状態を調整するための方法を説明す
るためのブロック図である。
【００４４】図１及び図６を参照して，まず本発明の第
１実施形態について説明する。マイクロコンピューター
１４０は，サンプリングクロック信号１０１の周波数を
変化させるためにＰＬＬ回路部１００に制御信号１４１
を出力する回数を貯蔵している内部メモリ（図示せず）
を初期化（Ｓ１１０）する。
【００４５】このメモリには，ＰＬＬ回路部１００の回
路特性によって設定された回数が初期値として設定され
る。
【００４６】それから，マイクロコンピューター１４０
には，データ生成部１３０から第１比較データ１３１が
入力される。そして第１比較データ１３１が内部メモリ
に設定された基準データより大きいかを判断（Ｓ１３
０）する。
【００４７】ここで，第１比較データ１３１が基準デー
タより大きい場合，内部メモリに設定された基準データ
を第１比較データ１３１で置換（Ｓ１４０）する。又，
マイクロコンピューター１４０は，内部に備えたカウン
タ（図示せず）を利用してカウント（Ｓ１５０）する。
【００４８】そして，初期のとき，内部メモリに設定さ
れた回数と上述のカウント回数が同じであるかを判断
（Ｓ１６０）する。
【００４９】上述の過程（Ｓ１６０）の判断結果，設定
された回数とカウント回数が同じである場合，現在内部
メモリに貯蔵された基準データが最大値と判定し，マイ
クロコンピューター１４０は，前述のサンプリングクロ
ック信号１０１がこのときの周波数に出力されることが
できるように制御信号１４１を生成してＰＬＬ回路部１
００に出力する。
【００５０】このとき，前述の第１比較データ１３１
は，図２及び図３によって説明したＡ／Ｄコンバータ１
１０から出力されるビデオ信号１１１の水平ラインで隣
接する２つのビデオ信号の差を加算した値である。
【００５１】一方，本発明の第２実施形態は，第１実施
形態において，第１比較データ１３１をＡ／Ｄコンバー
タ１１０から出力されるビデオ信号１１１の水平ライン
で始点と終点の値を加算した値である第２比較データ１
３２で代替する。それによりマイクロコンピューター１
４０の内部メモリに設定される基準データを変更した状
態で，図６の順序のように実行してＰＬＬ回路部１００
から出力されるサンプリングクロック信号１０１の位相
を変化させ，変化される位相から最適のサンプリングク
ロック信号１０１の位相を探そうとするものである。サ
ンプリングクロック信号１０１の最適の周波数を有する
第１実施形態と周波数という要素を位相という要素に変
更させて同様の過程を行なうものであるから，その詳細
な説明は省略する。
【００５２】本発明の第３実施形態は，第１実施形態に
適用された第１比較データ１３１及び第２実施形態に適
用された第２比較データ１３２を同時に受容して，ＰＬ
Ｌ回路部１００から出力されるサンプリングクロック信
号１０１の周波数及び位相を変化させ，変化される周波
数及び位相でサンプリングクロック信号１０１が最適の
周波数及び位相を探そうとするものである。第１実施形
態と第２実施形態で各々選択された周波数と位相という
要素を全部利用して同様の過程を行なうものであるか
ら，その詳細な説明は省略する。
【００５３】以上，添付図面を参照しながら本発明にか
かる?（発明の名称）の好適な実施形態について説明し
たが，本発明はかかる例に限定されない。当業者であれ
ば，特許請求の範囲に記載された技術的思想の範疇内に
おいて各種の変更例または修正例に想到し得ることは明
らかでありそれについても当然に本発明の技術的範囲に
属するものと了解される。
【００５４】
【発明の効果】以上，詳細に説明したように本発明によ
れば，外部から入力されるアナログビデオ信号をデジタ
ル信号に変換するとき，利用するサンプリングクロック
信号の最適な周波数及び位相を検出，設定して，最適の
画面状態を維持させる液晶ディスプレイの画面自動調整
装置及びその方法を提供することができる。
【００５５】また，使用者がディスプレイパネルを見な
がら，直接キー操作をして画質状態を調整することを自
動に具現することにおいて，使用者の便利性を増大させ
たという効果がある。
【図面の簡単な説明】
【図１】 本発明の一実施形態による液晶ディスプレイ
の画面状態を自動的に調整するための装置の構成を説明
するブロック図である。
【図２】 本発明の第１実施形態を説明するための波形
図である。
【図３】 本発明の第１実施形態を説明するための波形
図である。
【図４】 本発明の第２実施形態を説明するための波形
図である。
【図５】 本発明の第２実施形態を説明するための波形
図である。
【図６】 本発明の一実施形態による液晶ディスプレイ
の画面状態を調整するための方法を説明するための動作
フローチャートである。
【図７】 従来技術による液晶ディスプレイの画面状態
を調整するための装置の構成を説明するためのブロック
図である。
【符号の説明】
１００：ＰＬＬ回路部 １１０：Ａ／Ｄコンバータ １２０：グラフィック制御部 １３０：データ生成部 １４０：マイクロコンピューター

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項１】 外部から入力される制御信号に応じてサ
    ンプリングクロック信号の周波数を変換させて出力する
    ＰＬＬ回路手段と， 前記ＰＬＬ回路手段から入力されるサンプリングクロッ
    ク信号によってコンピューター本体から入力されるアナ
    ログビデオ信号をデジタル信号に変換するＡ／Ｄコンバ
    ーティング手段と， 外部から入力される制御信号に応じて前記Ａ／Ｄコンバ
    ーティング手段で変換されたデジタル信号をスケーリン
    グしてディスプレイパネルに映像信号を表示するグラフ
    ィック制御手段と， 前記Ａ／Ｄコンバーティング手段からビデオ信号が入力
    され，その隣接するビデオ信号の差を算出し，算出され
    た値を加算して第１比較データを生成するデータ生成手
    段と， 前記サンプリングクロック信号の周波数を変換させるた
    めの基準データを有し，前記データ生成手段から入力さ
    れる第１比較データを基準データと比較して最大値を検
    出し，前記サンプリングクロック信号がそのときの周波
    数を有するように制御し，コンピューター本体から入力
    されるビデオモードの解像度を認識して全体システムを
    制御するマイクロコンピューターとを含むことを特徴と
    する液晶ディスプレイの画面自動調整装置。
  2. 【請求項２】 前記マイクロコンピューターは，前記第
    １比較データと前記基準データを比較して大きい方の値
    を次の基準データとして利用することを特徴とする請求
    項１に記載の液晶ディスプレイの画面自動調整装置。
  3. 【請求項３】 前記サンプリングクロック信号の周波数
    変換は，前記ＰＬＬ回路手段のデバイス特性によって異
    なることを特徴とする請求項１または２に記載の液晶デ
    ィスプレイの画面自動調整装置。
  4. 【請求項４】 前記マイクロコンピューターは，水平同
    期信号をレファランス値として設定し，前記レファラン
    ス値に前記ＰＬＬ回路手段のデバイス特性によって決定
    される値を乗算し，その乗算された結果値でＰＬＬ回路
    手段がサンプリングクロック信号の周波数を変換させる
    ように制御することを特徴とする請求項１，２または３
    のいずれかに記載の液晶ディスプレイの画面自動調整装
    置。
  5. 【請求項５】 外部から入力される制御信号に応じてサ
    ンプリングクロック信号の位相を変換させて出力するＰ
    ＬＬ回路手段と， 前記ＰＬＬ回路手段から入力されるサンプリングクロッ
    ク信号によってコンピューター本体から入力されるアナ
    ログビデオ信号をデジタル信号に変換するＡ／Ｄコンバ
    ーティング手段と， 外部から入力される制御信号に応じて前記Ａ／Ｄコンバ
    ーティング手段で変換されたデジタル信号をスケーリン
    グしてディスプレイパネルに映像信号を表示するグラフ
    ィック制御手段と， 前記Ａ／Ｄコンバーティング手段から入力されるビデオ
    信号の水平ラインの始点と終点を検出し，そのときの値
    を加算して第２比較データに出力するデータ生成手段
    と， 前記サンプリングクロック信号の位相を変換させるため
    の基準データを有し，前記データ生成手段から入力され
    る第２比較データを基準データと比較して最大値を検出
    し，前記サンプリングクロック信号がそのときの位相を
    有するように制御し，コンピューター本体から入力され
    るビデオモードの解像度を認識して全体システムを制御
    するマイクロコンピューターとを含むことを特徴とする
    液晶ディスプレイの画面自動調整装置。
  6. 【請求項６】 前記マイクロコンピューターは，前記第
    ２比較データと前記基準データを比較して大きい方の値
    を次の基準データに利用することを特徴とする請求項５
    に記載の液晶ディスプレイの画面自動調整装置。
  7. 【請求項７】 前記サンプリングクロック信号の位相変
    換は，前記ＰＬＬ回路手段のデバイス特性によって異な
    ることを特徴とする請求項５または６に記載の液晶ディ
    スプレイの画面自動調整装置。
  8. 【請求項８】 前記マイクロコンピューターは，サンプ
    リングクロック信号の可変範囲を３６０゜と設定し，前
    記可変範囲をデバイス特性によって決定されたステップ
    数で除算し，その除算結果決定された角度にＰＬＬ回路
    手段がサンプリングクロック信号の位相を変換させるよ
    うに制御することを特徴とする請求項５，６または７の
    いずれかに記載の液晶ディスプレイの画面自動調整装
    置。
  9. 【請求項９】 外部から入力される制御信号に応じてサ
    ンプリングクロック信号の位相及び周波数を変換させて
    出力するＰＬＬ回路手段と， 前記ＰＬＬ回路手段から入力されるサンプリングクロッ
    ク信号によってコンピューター本体から入力されるアナ
    ログビデオ信号をデジタル信号に変換するＡ／Ｄコンバ
    ーティング手段と， 外部から入力される制御信号に応じて前記Ａ／Ｄコンバ
    ーティング手段から変換されたデジタル信号をスケーリ
    ングしてディスプレイパネルに映像信号を表示するグラ
    フィック制御手段と， 前記Ａ／Ｄコンバーティング手段からビデオ信号が入力
    されてその隣接するビデオ信号の差を算出し，算出され
    た値を加算して第１比較データを生成し，前記Ａ／Ｄコ
    ンバーティング手段から入力されるビデオ信号の水平ラ
    インの始点と終点を検出してそのときの値を加算して第
    ２比較データに出力するデータ生成手段と， 前記サンプリングクロック信号の周波数及び位相を変換
    させるための基準データを有し，前記データ生成手段か
    ら入力される第１，２比較データを各々の基準データと
    比較して各々の最大値を検出し，前記サンプリングクロ
    ック信号がそのときの周波数及び位相を有するように制
    御し，コンピューター本体から入力されるビデオモード
    の解像度を認識して全体システムを制御するマイクロコ
    ンピューターとを含むことを特徴とする液晶ディスプレ
    イの画面自動調整装置。
  10. 【請求項１０】 前記マイクロコンピューターは，前記
    第１，２比較データと前記各々の基準データを比較して
    大きい方の値を次の基準データとして利用することを特
    徴とする請求項９に記載の液晶ディスプレイの画面自動
    調整装置。
  11. 【請求項１１】 前記サンプリングクロック信号の位相
    及び周波数変換値は，前記ＰＬＬ回路手段のデバイス特
    性によって異なることを特徴とする請求項９または１０
    に記載の液晶ディスプレイの画面自動調整装置。
  12. 【請求項１２】 （１）メモリに既設定された回数を初
    期値として設定する過程と， （２）外部から入力されるビデオ信号のうち，その隣接
    するビデオ信号の差を算出し，算出された値を加算した
    値である比較データが入力される過程と， （３）前記比較データが既設定された基準データより大
    きいかを判断する過程と， （４）前記比較データが前記基準データより大きい場
    合，前記基準データを前記比較データで置換して貯蔵
    し，小さい場合，前記既設定された基準データをそのま
    ま貯蔵する過程と， （５）前記比較データが入力された回数をカウントする
    過程と， （６）前記カウントされた回数が前記設定された回数と
    同じであるかを判断する過程と， （７）前記カウントされた回数が前記設定された回数と
    同じである場合，前記基準データを利用してサンプリン
    グクロック信号を制御し，前記カウントされた回数が前
    記設定された回数未満の場合，前記過程（２）から反復
    する過程からなることを特徴とする液晶ディスプレイの
    画面自動調整方法。
  13. 【請求項１３】 前記過程（６）で設定された回数は，
    前記サンプリングクロック信号を出力する手段の特性に
    よって異なることを特徴とする請求項１２に記載の液晶
    ディスプレイの画面自動調整方法。
  14. 【請求項１４】 （１）メモリに既設定された回数を初
    期値として設定する過程と， （２）外部から入力されるビデオ信号の水平ラインの始
    点と終点を検出して，そのときの値を加算した値である
    比較データが入力される過程と， （３）前記比較データが既設定された基準データより大
    きいかを判断する過程と， （４）前記比較データが前記基準データより大きい場
    合，前記基準データを前記比較データで置換して貯蔵
    し，小さい場合，前記既設定された基準データをそのま
    ま貯蔵する過程と， （５）前記比較データが入力された回数をカウントする
    過程と， （６）前記カウントされた回数が前記設定された回数と
    同じであるかを判断する過程と， （７）前記カウントされた回数が前記設定された回数と
    同じである場合，前記基準データを利用してサンプリン
    グクロック信号を制御し，前記カウントされた回数が前
    記設定された回数未満の場合，前記過程（２）から反復
    する過程からなることを特徴とする液晶ディスプレイの
    画面自動調整方法。
  15. 【請求項１５】 前記過程（６）で設定された回数は，
    前記サンプリングクロック信号を出力する手段の特性に
    よって異なることを特徴とする請求項１４に記載の液晶
    ディスプレイの画面自動調整方法。
JP2000150190A 1999-07-20 2000-05-22 液晶ディスプレイの画面自動調整装置及びその方法 Expired - Fee Related JP3398124B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1999P29386 1999-07-20
KR1019990029386A KR100596586B1 (ko) 1999-07-20 1999-07-20 액정 디스플레이 장치의 화면상태 자동조정장치 및 그 방법

Publications (2)

Publication Number Publication Date
JP2001042841A JP2001042841A (ja) 2001-02-16
JP3398124B2 true JP3398124B2 (ja) 2003-04-21

Family

ID=19603088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000150190A Expired - Fee Related JP3398124B2 (ja) 1999-07-20 2000-05-22 液晶ディスプレイの画面自動調整装置及びその方法

Country Status (5)

Country Link
US (1) US6404422B1 (ja)
JP (1) JP3398124B2 (ja)
KR (1) KR100596586B1 (ja)
CN (1) CN1130585C (ja)
TW (1) TW558705B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2374505B (en) * 2001-01-29 2004-10-20 Hewlett Packard Co Audio announcements with range indications
KR100480693B1 (ko) * 2001-06-08 2005-04-06 엘지전자 주식회사 모니터의 해상도 자동 설정장치 및 방법
KR100433520B1 (ko) * 2001-07-11 2004-05-31 삼성전자주식회사 Ｏｕｔ－ｏｆ 레인지 모드 디스플레이 장치 및 방법
KR100815893B1 (ko) * 2001-09-12 2008-03-24 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법 및 장치
US7391416B2 (en) * 2001-12-27 2008-06-24 Oplus Technologies, Inc. Fine tuning a sampling clock of analog signals having digital information for optimal digital display
KR100481504B1 (ko) * 2002-11-12 2005-04-07 삼성전자주식회사 디지털 디스플레이 장치의 샘플링 위치 조정 장치 및 조정방법
DE10260595A1 (de) * 2002-12-23 2004-07-01 Siemens Ag Verfahren zur Einstellung der Abtastfrequenz und/oder-phase eines digitalen Bildwiedergabegerätes
KR100494713B1 (ko) * 2003-03-31 2005-06-13 비오이 하이디스 테크놀로지 주식회사 액정표시장치
JP2005148557A (ja) * 2003-11-18 2005-06-09 Sony Corp 表示装置および投射型表示装置
KR100526615B1 (ko) * 2003-12-29 2005-11-08 삼성전자주식회사 디스플레이장치 및 그 제어방법
CN100378674C (zh) * 2004-06-10 2008-04-02 明基电通股份有限公司 检测电子显示装置分辨率的方法及显示装置
KR100597749B1 (ko) * 2004-08-30 2006-07-07 삼성전자주식회사 디스플레이장치 및 그 제어방법
KR100564639B1 (ko) * 2004-11-06 2006-03-28 삼성전자주식회사 디스플레이 상태 조절용 기능블록 및 조절방법
JP2009182779A (ja) * 2008-01-31 2009-08-13 Nec Electronics Corp 信号処理方法及び回路
US9385858B2 (en) * 2013-02-20 2016-07-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Timing phase estimation for clock and data recovery
TWI498721B (zh) * 2013-06-21 2015-09-01 Top Victory Invest Ltd 具有自動信號源偵測功能的顯示器的節能方法
CN103413512B (zh) * 2013-07-24 2015-10-21 京东方科技集团股份有限公司 显示器同步信号检测方法及检测装置、显示器
CN106791276B (zh) * 2016-12-20 2019-12-10 湖南国科微电子股份有限公司 一种视频及图形信号自动相位检测方法及装置
TWI774272B (zh) * 2021-03-15 2022-08-11 瑞昱半導體股份有限公司 影像顯示系統、影像處理電路與面板驅動方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3220023B2 (ja) * 1996-09-18 2001-10-22 日本電気株式会社 液晶表示装置
JPH10153989A (ja) * 1996-11-22 1998-06-09 Nec Home Electron Ltd ドットクロック回路
JPH10198302A (ja) * 1997-01-10 1998-07-31 Matsushita Electric Ind Co Ltd マルチスキャン型ディスプレイ装置
KR19990006989A (ko) * 1997-06-16 1999-01-25 츄-창 리 자동 클럭 복구 시스템 및 픽셀 클럭 복구 방법
KR100242972B1 (ko) * 1997-12-06 2000-02-01 윤종용 평판 디스플레이 장치의 트래킹 조정 회로
KR100265710B1 (ko) * 1998-02-06 2000-09-15 윤종용 자동 트랙킹 조정 기능을 갖는 평판 디스플레이장치
KR100259265B1 (ko) * 1998-02-09 2000-06-15 윤종용 자동 코오스 조정 기능을 갖는 평판 디스플레이 장치

Also Published As

Publication number Publication date
CN1281154A (zh) 2001-01-24
CN1130585C (zh) 2003-12-10
US6404422B1 (en) 2002-06-11
JP2001042841A (ja) 2001-02-16
TW558705B (en) 2003-10-21
KR20010010482A (ko) 2001-02-15
KR100596586B1 (ko) 2006-07-04

Similar Documents

Publication Publication Date Title
JP3398124B2 (ja) 液晶ディスプレイの画面自動調整装置及びその方法
US7286126B2 (en) Apparatus for and method of processing display signal
EP0805430B1 (en) Video adapter and digital image display apparatus
US6215467B1 (en) Display control apparatus and method and display apparatus
JP4182124B2 (ja) 画像表示装置、ドットクロック位相調整回路及びクロック位相調整方法
US5898328A (en) PLL circuit having a switched charge pump for charging a loop filter up or down and signal processing apparatus using the same
JPH0946619A (ja) 映像信号処理装置および表示システム
US6333751B1 (en) Multiscanning type display apparatus
JPH10319932A (ja) ディスプレイ装置
US6621480B1 (en) Phase adjuster, phase adjusting method and display device
CN102376289A (zh) 显示时序控制电路及其方法
JP2001249637A (ja) 表示装置
US6556191B1 (en) Image display apparatus, number of horizontal valid pixels detecting apparatus, and image display method
US7081878B2 (en) Apparatus and method for controlling phase of sampling clock signal in LCD system
CN100440734C (zh) 模拟/数字转换器的动态加速方法及装置
JP2004144842A (ja) マトリクス型ディスプレイ装置およびマトリクス型ディスプレイ装置におけるサンプリングクロック自動調整方法
KR100299591B1 (ko) 영상 크기를 자동으로 조정할 수 있는 평판디스플레이 장치 및 그의 조정방법
KR100266167B1 (ko) 샘플링 주파수 및 샘플링 위치 조정장치와 조정방법
KR100265705B1 (ko) 영상 자동 조절 기능을 구비한 평판 디스플레이 장치 및 그의제어 방법
JPH11219157A (ja) サンプリングクロック制御装置
JPH0566752A (ja) ドツトクロツク再生回路
JP2001188503A (ja) 画像表示装置、水平有効画素数検出装置および画像表示方法
JPH08263032A (ja) 画面位置自動調整装置
JPH1091132A (ja) 画像表示装置
KR100299845B1 (ko) 엘씨디모니터의자동미세조정시자동코스설정방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030114

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080214

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090214

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100214

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees