JPH0946619A

JPH0946619A - 映像信号処理装置および表示システム

Info

Publication number: JPH0946619A
Application number: JP7192097A
Authority: JP
Inventors: Kazutaka Naka; 一隆中; Atsushi Maruyama; 敦丸山; Hiroyuki Urata; 浩之浦田; Masao Iwanaga; 正朗岩永
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-07-27
Filing date: 1995-07-27
Publication date: 1997-02-14
Anticipated expiration: 2015-07-27
Also published as: DE69631445T2; DE69615962D1; JP3673303B2; EP1096684A3; CN1148697B; CN1148697A; EP1096684B1; EP0756417B1; DE69615962T2; DE69631445D1; EP1096684A2; EP0756417A3; US5990968A; EP0756417A2

Abstract

(57)【要約】【目的】映像信号をＡ／Ｄ変換する際のサンプリング位
相を最適値に自動調整する。【構成】黒白２階調のテストパタ−ンを表す入力映像信
号ＶＯは、Ａ／Ｄ変換器４で書き込み制御回路５の生成
するサンプリングクロックに同期して８ビットのデータ
に変換されメモリ６に記憶される。ＭＰＵ９はメモリ６
に記憶された映像信号の有効期間の画素のデータを読み
だし、所定値より大きい値のデータである白レベル画素
データの平均値と、所定値より小さい値のデータである
黒レベル画素データの平均値の差分ＡＴ、および、白レ
ベル画素データの分散と黒レベル画素データの分散の和
ＶＴを算出し、上記ＡＴが最大で、上記ＶＴが最小にな
るよう書き込み制御回路５が生成するサンプリングクロ
ックの位相を制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータなどから
入力するアナログ映像信号に同期したサンプリングクロ
ックを生成する技術に関するものである。

【０００２】

【従来の技術】エンジニアリングワ−クステ−ション、
パ−ソナルコンピュータ、あるいは計算機のディスプレ
イ端末などから出力される映像信号は、ディスプレイ画
面上の画素に対応するドット単位のアナログ信号として
出力される。

【０００３】従来、これらの映像信号をディジタル信号
に変換し、メモリや演算処理回路を用いることで、フィ
−ルド周波数やアスペクト比などの信号フォ−マットの
変換や、拡大縮小、画面合成、幾何学変換などの画像処
理など様々な処理を行うことが行われている。

【０００４】さて、このようなディジタル信号処理を行
うためには、アナログの映像信号をディジタルデ−タに
変換するＡ／Ｄ変換処理が必要である。

【０００５】Ａ／Ｄ変換回路は、サンプリングクロック
により定まるタイミングでアナログの映像信号を標本化
し、ディジタルデ−タに変換する。このため、アナログ
の映像信号をＡ／Ｄ変換回路でサンプリングしディジタ
ル信号に変換する場合には、サンプリングクロックの位
相を映像信号上のドットの位相（以下、「ドット位相」
と記す）に完全に同期させる必要がある。

【０００６】もし、正確に位相が合致していない場合に
は、映像信号が表す画像上における白から黒、黒から白
のようなエッジ部で曖昧な中間階調を有する画素が多発
することとなり、画質の劣化をもたらす。ここで、この
ような画質の劣化は、文字や細かい絵柄を表示する際に
は、特に著しいものとなる。

【０００７】一般に、この映像信号上のドットの周波数
（以下、「ドット周波数」と記す）は、ディスプレイの
水平走査周波数の整数倍に設定されている。そこで、従
来のは、ＰＬＬ（フェイズロックドループ）回路によっ
て水平同期信号に位相同期した水平走査周波数の整数倍
の周波数の信号を生成することにより、ドット周波数の
ドット位相に位相同期したサンプリングクロックを生成
していた。

【０００８】

【発明が解決しようとする課題】さて、前述したように
サンプリングクロックは、ＰＬＬにより水平同期信号に
位相同期するよう制御される。しかし、実際には、水平
同期信号を映像信号から分離するための同期分離回路の
処理遅延（同期信号を映像信号に重畳して伝送する場
合）や、通常別系により処理される映像信号と水平同期
信号の処理遅延の差や、水平同期信号を伝送する伝送ケ
−ブルと映像信号を伝送する伝送ケ−ブルの長さのばら
つき（同期信号を映像信号と独立に伝送する場合）など
により、同期信号から生成したサンプリングクロックの
位相が映像信号のドット位相と、適正な関係になるとは
限らない。そこで、このような場合には、遅延線などを
用いてサンプリングクロックもしくは同期信号の位相を
修正することによりサンプリングの位相を調整する必要
がある。

【０００９】さて、近年ではエンジニアリングワ−クス
テ−ション、パ−ソナルコンピュータなど表示用映像信
号の高解像度、高精細化によりドット周波数は１５０Ｍ
Ｈｚ程度にまで高速化しており、今後さら高解像度、高
精細化が進むことが考えられる。一方、前述したサンプ
リング位相の調整はドット周期時間の少なくとも十分の
一程度の精度で行う必要がある。たとえば、ドット周波
数１００ＭＨｚの場合には、１ｎｓ単位の精密な調整が
必要となる。

【００１０】また、このような位相調整は、サンプリン
グする映像信号および同期信号を出力する装置が交代し
たり、入力する映像信号の水平走査周波数やドット周波
数が変化する度に行う必要がある。

【００１１】このため、従来の装置では、入力する映像
信号を切換るたびにサンプリング位相の調整を人間が表
示画像等を見ながら行う必要があった。

【００１２】また、このようなサンプリング位相の調整
の手法としては、入力する可能性のある全ての映像信号
対しサンプリング位相の調整量を調べておき、入力の切
り換えに応じて設定を変化させる手法も考えられるが、
このような場合であっても、据え付け調整時や新たな信
号を接続する際には、入力するすべての映像信号に対
し、上記位相調整を人間が表示画像を見ながら行う必要
がある。

【００１３】すなわち、従来のサンプリング位相の調整
の技術では、サンプリング位相の調整が煩雑であり、利
便性に欠け、据え付け調整などに時間がかかる等の問題
があった。

【００１４】そこで、本発明は、より簡便かつ高精度で
サンプリング位相の調整を行うことのできる映像信号処
理装置を提供することを目的とする。

【００１５】

【課題を解決するための手段】前記目的達成のために、
本発明は、たとえば、画像を表す映像信号を、サンプリ
ングクロックに従ったタイミングで、それぞれが前記画
像に含まれる画素を表す多値のディジタルデータに変換
し、処理する映像信号の処理装置であって、逐次、前記
サンプルクロックに従ったタイミングで映像信号をサン
プリングし前記多値のディジタルデータに変換する変換
手段と、逐次、変換された多値のディジタルデータを、
第１の値の範囲内に含まれる値を有する低レベル画素デ
ータと、前記第１の値の範囲に含まれる値よりも大きい
値を含む範囲である第２の値の範囲内に含まれる値を有
する高レベル画素データに分類する分類手段と、逐次、
分類された低レベル画素データの集合内における低レベ
ル画素データの値の分散と、分類された高レベル画素デ
ータの集合内における高レベル画素データの値の分散に
応じた値を取る統計量を算出する算出手段と、逐次算出
された統計量に基づいて、前記低レベル画素データの値
の分散および高レベル画素データの値の分散が減少する
ように前記サンプリングクロックの位相を調整する調整
手段とを有することを特徴とする映像信号処理装置を提
供する。

【００１６】

【作用】前述した本発明に係る映像信号処理装置によれ
ば、たとえば、当該映像処理装置に、映像信号として、
前記第１の値の範囲内に含まれる第１の特定値を有する
ディジタルデータに変換される画素と、前記第２の値の
範囲に含まれる第２の特定値を有するディジタルデータ
に変換される画素とより構成される画像を供給するのみ
で、サンプリングクロックの位相を適正に調整すること
ができる。

【００１７】すなわち、本映像信号処理装置において
は、前記分類手段において、前記変換手段で変換された
多値のディジタルデータを、第１の値の範囲内に含まれ
る値を有する低レベル画素データと、前記第１の値の範
囲に含まれる値よりも大きい値を含む範囲である第２の
値の範囲内に含まれる値を有する高レベル画素データに
分類し、前記算出手段において、逐次、分類された低レ
ベル画素データの集合内における低レベル画素データの
値の分散と、分類された高レベル画素データの集合内に
おける高レベル画素データの値の分散に応じた値を取る
統計量を算出するが、この統計量として、たとえば、低
レベル画素データの集合内における低レベル画素データ
の値の分散と高レベル画素データの集合内における高レ
ベル画素データの値の分散の和である分散和を用いると
すれば、２つの分散および分散和は、サンプリング位相
が最適に調整されている際には、曖昧な中間階調が発生
しないため最小の値となる。

【００１８】したがい、前記調整手段において、このよ
うな統計量に基づいて、前記低レベル画素データの値の
分散および高レベル画素データの値の分散が減少するよ
うに前記サンプリングクロックの位相を調整すれば、サ
ンプリング位相を適正に調整することができる。

【００１９】

【実施例】以下、本発明に係る映像処理装置の実施例に
ついて説明する。

【００２０】まず、第１実施例について説明する。

【００２１】図１に本第１実施例に係る映像処理装置を
用いて構成した映像処理システムの構成を示す。

【００２２】図１において、１９は映像信号を出力する
エンジニアリングワ−クステ−ションやパ−ソナルコン
ピュ−タや他の電子計算機等であるところの映像信号発
生源、１８は本第１実施例に係る映像処理装置、２０は
映像を表示するディスプレイ、２１は映像処理装置１８
を操作するためのコントロ−ラである。

【００２３】このような構成において、映像信号発生源
１９は映像信号ＶＩと同期信号ＳＩを映像処理装置１８
に出力する。本第１実施例では、映像信号ＶＩは各画素
（ドット）の表示輝度を電圧値によって多階調に表す信
号である。また、同期信号ＳＩは、水平同期信号と垂直
同期信号が重畳された信号である。映像処理装置１８
は、映像信号ＶＩを、同期信号ＳＩから分離した水平同
期信号に同期して生成したサンプリングクロックでサン
プリングして８ビットのディジタルデータにディタル化
し、ディジタルデータにコントロ−ラ２１の指示に従っ
た画像処理を施し、画像処理を施したディジタルデータ
を再度アナログの映像信号ＶＯに変換し、同期信号出力
ＳＯと共にディスプレイに出力する。ディスプレイは、
同期信号出力ＳＯに同期して画面上を走査しながら、映
像信号ＶＯの表す映像を表示する。

【００２４】また、サンプリング位相の調整を行う際に
は、表示用映像信号の発生源１９は、白、黒２値からな
る比較的細かい表示パタ−ンを表す映像信号ＶＩを出力
する。これは予め、表示用映像信号の発生源１９内部に
サンプリング位相の調整を行うためのパタ−ンを記憶
し、サンプリング位相の調整を行う際に、映像信号発生
源１９に、記憶したパタ−ンを表す映像信号ＶＩを出力
させるようにして実現してもよい。あるいは、映像信号
発生源１９がエンジニアリングワ−クステ−ションやパ
−ソナルコンピュ−タや他の電子計算機等である場合に
は、これらに備えられているキ−ボ−ド等から文字を入
力することにより、黒背景に白文字又は白背景に黒文字
の画像を表す映像信号ＶＩを映像信号発生源に出力させ
るようにしてもよい。このようなキ−ボ−ドより入力に
応じた文字を表す映像信号を出力する機能は、エンジニ
アリングワ−クステ−ションやパ−ソナルコンピュ−タ
や他の電子計算機等に一般的に備えられている。

【００２５】一方、このようにして映像信号発生源から
前述した表示パタ−ンを表す映像信号ＶＩの出力が開始
された後に、コントロ−ラ２１を介してオペレ−タより
サンプリング位相の調整の指示があると、映像信号処理
装置１８は、入力する映像信号ＶＩに対しする内部で生
成したサンプリングの位相を調整する。映像信号処理装
置１８は、調整が終了した後は、前述したように、映像
信号発生源１９から出力された任意の映像を表す映像信
号ＶＩを、画像処理し、映像信号ＶＯとしてディスプレ
イ２０に出力することにより表示する。

【００２６】以下、このようなサンプリング位相の調整
を行う映像信号処理装置１８の詳細について説明する。

【００２７】図２に、映像信号処理装置１８の内部構成
を示す。

【００２８】図２において、１はエンジニアリングワ−
クステ−ション、パ−ソナルコンピュータなどの映像信
号発生源１９からの入力映像信号ＶＩの入力端子、２は
入力映像信号ＶＩの水平及び垂直同期信号が重畳された
入力同期信号ＳＩを入力するＳＩの入力端子、３は端子
２に入力した信号ＳＩから分離した水平同期信号と垂直
同期信号を、書込制御回路５に出力する同期分離回路で
ある。ただし、入力同期信号ＳＩが独立に入力されず
に、入力する入力映像信号ＶＩに水平および垂直同期信
号が重畳されている場合には、同期分離回路３は、入力
映像信号ＶＩから水平および垂直同期信号を分離し、書
き込み制御回路５に出力する。

【００２９】次に、４は入力映像信号ＶＩを書込制御回
路５から出力されるサンプリングクロックに同期してサ
ンプリングしディジタルデータに変換するＡ／Ｄ変換回
路、５は同期分離回路３から出力される水平同期信号に
基づいてサンプリングクロックを生成すると共に、水平
同期信号および垂直同期信号に基づいてメモリ書込制御
信号を生成する書込制御回路、６はＡ／Ｄ変換回路４か
らのディジタルデータを書込制御回路５の制御信号に従
ってり書き込むメモリ、７はメモリ６から読み出された
ディジタルデータをアナログ信号に変換するＤ／Ａ変換
回路、８はディスレイ２０ヘの出力映像信号ＶＯが所定
の画像処理を施された形態となるようメモリ６からのデ
ータの読みだし順序や、メモリ６からの読みだしデータ
の選択や、Ｄ／Ａ変換回路７のアナログ変換のタイミン
グを制御する読出制御回路である。

【００３０】また、９はメモリ６内部のデータを読みだ
し可能なマイクロプロセッサユニット（以下。「ＭＰ
Ｕ」記す）、１０はＭＰＵ９を制御するプログラムやデ
ータが書き込まれているリードオンリメモリ（以下、
「ＲＯＭ」と記す）、１１はＭＰＵ９の処理の作業用の
記憶領域を提供するランダムアクセスメモリ（以下、
「ＲＡＭ」と記す）、１２はＤ／Ａ変換回路７でアナロ
グ信号に変換された映像信号ＶＯのディスプレイ２０へ
の出力端子、１７は同期信号ＳＯのディスプレイ２０へ
の出力端子、１６はコントロ−ラ２１からの制御信号を
ＭＰＵ９に入力するための通信端子、２２は位相調整後
の適正調整量のデータなどを保持しておくための不揮発
性メモリ、２３は自振式のクロック生成回路である。

【００３１】さて、このような構成において、書込制御
回路５では同期分離回路３からの水平同期信号を基に映
像信号のドット周波数、ドット位相に同期したサンプリ
ングクロックを生成する。なお、後述するように、この
書込制御回路５で生成されるサンプリングクロックは、
ＭＰＵ９から出力される制御信号ＣＫＰＨによって位相
が変えられるようになっている。

【００３２】一方、端子１より入力された入力映像信号
ＶＩは、書き込み制御回路５で生成されたサンプリング
クロックに同期してＡ／Ｄ変換回路４でサンプリングさ
れ、フレームまたはフィールドあるいはライン毎にメモ
リ６の所定のアドレスに書き込まれる。この書き込み
は、同期分離回路３によって分離された水平同期信号や
垂直同期信号に基づいて書込制御回路５より出力される
書き込み制御信号により制御される。

【００３３】このようにしてメモリ６に書き込まれたデ
ータは、ＭＰＵ９より読みだすことができる。ＭＰＵ９
は、メモリ６から読みだしたいデータの記憶されている
番地を、アドレス参照信号ＡＤＲにより指定することに
より当該番地に記憶されているデータを、信号ＤＡＴと
して読み出す。

【００３４】このＭＰＵ９は、ＲＯＭ１０内部に書き込
まれたプログラムにより制御されており、プログラム実
行あるいは演算のための作業領域としてＲＡＭ１１を利
用する。また、端子１６を介して入力するコントロ−ラ
２１からの制御信号に応じて、実行する処理を決定す
る。

【００３５】読出制御回路８は、メモリ読出制御信号に
応じて、メモリ６からのデータの読みだし順序や、メモ
リ６からの読みだしデータの選択を制御し、メモリ６内
に書き込まれたデータが表す画像がＭＰＵ９よりの指示
に従った形態（たとえば、指示された画像サイズの画
像）になるように読み出して、Ｄ／Ａ変換回路７に与え
る。また、この読み出しと同期して、同期信号ＳＯを生
成し出力する。また、読出制御回路８は、クロック生成
回路２３の生成する読みだしクロックに同期してメモリ
６からの読みだしを行う。

【００３６】書き込み制御回路５および読みだし制御回
路８が、ＭＰＵ９の指示に従って、メモリ６への書込制
御および読出制御を行うことにより、画像サイズの拡大
縮小、フィールドあるいはフレーム周波数の変換など種
種の画像処理が実現される。

【００３７】以下、このような映像処理装置１８におけ
るサンプリングクロックの位相調整の詳細について説明
する。

【００３８】いま、入力映像信号として、映像信号発生
源１９から、所定のレベルより低いレベルを有する例え
ば黒（輝度０％）の信号と、定められた所定のレベルよ
り高いレベルを有する例えば白（輝度１００％）の２階
調のレベルで構成され、黒から白、白から黒といった変
化が較的多いテストパターンを入力する。

【００３９】黒（輝度０％）と白（輝度１００％）のレ
ベルで構成されるテストパターンを表す入力映像信号Ｖ
Ｉの波形の一例を図３（ａ）に示す。図３（ｂ）に示す
ように入力映像信号ＶＩのドット位相とサンプリングク
ロック位相が適正である場合には、サンプリングされた
映像信号のサンプル値は図３（ｃ）のように正しく０％
及び１００％のサンプル値のいずれかの値をとる。一
方、図３（ｄ）のように入力映像信号ＶＩのドット位相
とサンプリングクロック位相が適正な状態からずれた状
態では図３（ｅ）に示すように、黒から白、白から黒の
ようなデータが変化する際に、黒（輝度０％）、白（輝
度１００％）のいずれにも該当しない曖昧な中間レベル
のサンプル値が発生する。

【００４０】図３ａに示したような入力映像信号ＶＩを
サンプリングしＡ／Ｄ変換器４で変換した８ビットのデ
ジタルデータの値と、そのデータ値の発生頻度を縦軸に
したヒストグラムを図４に示す。図４（ａ）は、サンプ
リング位相が適正である場合のヒストグラムである。こ
の際には曖昧な中間レベルのサンプリング値は発生しな
いため、ほとんどすべての画素レベルは白（輝度１００
％）レベル（例えば８ビットデータが表す２５６階調中
の２２０）と黒（輝度０％）レベル（例えば８ビットデ
ータが表す２５６階調中の１６）の値に集中し２つの鋭
いピークを有する特性となる。

【００４１】一方、サンプリング位相が適正でない場合
には、図４（ｂ）に示すように曖昧な中間レベルのサン
プル値の発生回数が増化し、白レベルと黒レベルのピー
クは鈍くなり、両者の中間値を取るデータのの発生頻度
が増加する。

【００４２】本実施例は、このようなデータ値の発生頻
度分布を考慮してサンプリングクロックの位相の調整を
行うものである。

【００４３】このために、ＭＰＵ９は、以下のような手
順を実行することにより、データ値の平均、分散などの
統計量を算出し、サンプリング位相を調整する。

【００４４】まず、各統計量を算出するＭＰＵ９の動作
について説明する。

【００４５】メモリ６には入力映像信号ＶＩをＡ／Ｄ変
換したデータが、フレームまたはフィールドあるいはラ
イン毎に所定のアドレスに書き込まれるよう書込制御回
路５により制御されている。このため、ＭＰＵ９は、ア
ドレス参照信号ＡＤＲの値を適切に設定することで、入
力映像信号ＶＩの水平ブランキング期間や垂直ブランキ
ング期間などを除いた有効画素領域のデータをデータ信
号ＤＡＴとしてメモリ６より順次読みだすことができ
る。たとえば、メモリ６がフィールドあるいはフレーム
の容量を持つ場合には、入力映像の１画面内の任意の画
素データを参照することができる。また、メモリ６がラ
インメモリである場合にはライン内の任意の有効画素デ
ータを参照することができる。ＭＰＵ９は、メモリ６に
記憶された有効画素のデータみを参照する。

【００４６】すなわち、たとえば、ＭＰＵ９は、データ
として、例えば水平１２８０画素、垂直１０２４ライン
の有効領域から画面中央部の第５１２ラインの１０２４
画素を、アドレス参照信号ＡＤＲを制御して順次をＲＡ
Ｍ１０内部に取り込む。そして、値０のデータの個数を
ｈ（０）、値１のデータの個数をｈ（１）、値２のデー
タの個数をｈ（２）、…………、値２５５のデータの個
数をｈ（２５５）のようにすべてのデータ値対するデー
タの個数を計数し、ヒストグラムｈ（ｉ）をＲＡＭ１１
内部に作成する。このヒストグラムｈ（ｉ）から以下の
（数１）式から（数８）式に示す、黒レベル画素データ
数ＴＢ、白レベル画素データ数ＴＷ、黒レベル画素デー
タ平均ＡＢ、白レベル画素データ平均ＡＷ、黒レベル画
素データ分散ＶＢ、白レベル画素データ分散ＶＷなどの
統計量を算出し、さらに白レベル画素データと黒レベル
画素データの平均差分ＡＴおよび分散の和ＶＴを求め
る。なお、ここでいう、白レベル画素データとは値１２
８以上をもつデータを指し、黒レベル画素データとは値
１２７以下のデータを指す。

【００４７】

【数１】

【００４８】

【数２】

【００４９】

【数３】

【００５０】

【数４】

【００５１】

【数５】

【００５２】

【数６】

【００５３】

【数７】

【００５４】

【数８】

【００５５】なお、一般の分散値の定義は（数６）、
（数７）式に示すように二乗演算を用いるものであるが
演算処理を簡略化するため（数９）、（数１０）式のよ
うに絶対値演算を行うもので代用するようにしてもよ
い。このようにすることで、演算時間を短縮し高速な調
整処理を行えるようになる。

【００５６】

【数９】

【００５７】

【数１０】

【００５８】以上、ＭＰＵ９が各統計量を算出する動作
について説明した。

【００５９】さて、平均差分ＡＴは白レベル画素データ
の平均値と黒レベル画素データの平均値の差を示すもの
でありサンプリング位相が最適な場合には、曖昧な中間
値のデータが存在しないため最大の値となる。サンプリ
ング位相がずれるに従って、中間値のデータが増加し、
白レベル画素データの平均値ＡＷと黒レベル画素データ
の平均値ＡＢの値が近接してくるため、平均差分ＡＴの
値は小さくなる。

【００６０】また分散和ＶＴは白レベル画素データの分
散値ＶＷと黒レベル画素データの分散値ＶＢの和であ
り、サンプリング位相が最適であり、すべてのデータ
が、白を表す値（たとえば２２０）または黒を表す値
（たとえば１６）に集中する場合には、白レベル画素デ
ータ及び黒レベル画素データの分散は０となり、分散和
ＶＴの値は最小となる。サンプリング位相がずれるに従
って、黒レベル画素データ、白レベル画素データともに
値の分布が広がるため分散値の和ＶＴは大きくなる。

【００６１】サンプリング位相の変化により、平均差分
ＡＴ、分散和ＶＴの値がどのよに変化するかを、図５に
示す。図の中心に示すように、サンプリング位相が最適
な場合には平均差分ＡＴは最大値を示し、分散値和ＶＴ
は最小値を示す。またサンプリングクロックの位相の変
化に伴い周期的に最大最小を繰り返す。これはサンプリ
ング位相をずらして行くと平均差分ＡＴは減少、分散和
ＶＴは増加して行くが、入力映像信号ＶＩのドット位相
との位相関係が１８０度を越えると隣接するドットへの
最適サンプリング位相に近づくことにより、逆に平均差
分ＡＴは増加、分散和ＶＴは減少するためである。

【００６２】以下、前述したような統計量を求める処理
を行いながら、サンプリング位相を調整するＭＰＵ９の
動作について説明する。

【００６３】さて、映像信号発生源１９から、図４
（ａ）に示したような黒白パタ−ンの入力映像信号ＶＩ
の入力が開始された後に、通信端子１６を介してコント
ロ−ラ２１からサンプリング位相の調整を指示される
と、ＭＰＵ９は、まず、メモリ６からデータを読み込
み、平均差分ＡＴおよび分散和ＶＴの値を求める（第１
回目）。そして、つぎにＭＰＵ９からの制御信号ＣＫＰ
Ｈにより書き込み制御回路５で生成されるサンプリング
クロックの位相を特定の方向（例えばプラス方向）に変
化させ、この状態においてＡ／Ｄ変換器４でサンプルさ
れディジタル変換されたデータを、再度メモリ６より読
みだして平均差分ＡＴおよび分散和ＶＴを算出する（第
２回目）。

【００６４】そして、平均差分ＡＴが増加し分散和ＶＴ
が減少する場合にはさらにサンプリングクロックの位相
を同一方向（プラス方向）に変化させる。以降、順次、
位相を変化させたサンプリングクロックによってＡ／Ｄ
変換器４でサンプルされディジタル変換されたデータ
を、メモリ６より読みだして平均差分ＡＴが増加し分散
和ＶＴが減少するかぎりサンプリングクロック位相を変
化させてゆき、平均差分ＡＴが減少し分散和ＶＴが増加
する点に達したら、一つ前のサンプリングクロックの位
相を適正な位相とみなし、その位相をとるように制御信
号ＣＫＰＨにより設定し調整を終了する。

【００６５】逆に、２回目の平均差分ＡＴおよび分散和
ＶＴの算出において、第１回目より平均差分ＡＴが減少
し分散和ＶＴが増加する場合には初期設定値から逆方向
（マイナス方向）にサンプリングクロックの位相を変化
させ、平均差分ＡＴが増加し分散和ＶＴが減少するかぎ
りサンプリングクロックの位相を変化させてゆく。そし
て、平均差分ＡＴが減少し分散和ＶＴが増加する点に達
したら、一つ前のサンプリングクロックの位相を適正な
位相とみなし、その位相をとるように制御信号ＣＫＰＨ
により設定し調整を終了する。

【００６６】そして、調整を終了したならば、ＭＰＵ９
は、求まった適正な位相を実現するサンプリングクロッ
クの位相の調整量を不揮発メモリ２２に記憶する。不揮
発メモリ２２はＥＥＰＲＯＭやフラッシュメモリのよう
な電源を切っても記憶内容が失われない不揮発性のメモ
リである。

【００６７】ＭＰＵ９は、この後に電源が切られた後
に、電源が再度投入されるのと、不揮発メモリ２２に記
憶した、位相の調整量を読みだし、書き込み制御回路
に、制御信号ＣＫＰＨにより設定する。

【００６８】以下、ＭＰＵ９からの制御信号ＣＫＰＨに
従って、サンプリングクロックの位相を調整する書き込
み制御回路５の構成について説明する。

【００６９】図６に、書込制御回路５内のサンプリング
クロックを生成する部分の構成を示した。

【００７０】図６において、５１は同期分離回路３によ
って分離された水平同期信号ＨＤを位相制御信号ＣＫＰ
Ｈにより設定された遅延時間の遅延させる遅延回路、５
２は遅延回路１で遅延した信号Ｒと分周回路５５の出力
Ｖの周波数および位相を比較する位相比較回路、５３は
位相比較回路５２の出力を平滑化し所望の応答特性を実
現するためのループフィルタ、５４はループフィルタ５
３の出力に応じて発振周波数の変化するＳＹＳＣＬＫを
生成する電圧制御発振回路（以下ＶＣＯと略す）、５５
はＳＹＳＣＬＫをＭ分周して位相比較器５２に入力する
分周回路である。

【００７１】図６では、位相比較回路５２、ループフィ
ルタ５３、ＶＣＯ５４、分周回路５５によってＰＬＬが
構成されており、位相比較回路５２のＲ、Ｖの２つの入
力信号は常に位相同期するよう構成されている。従って
ＶＣＯ５４の出力ＳＹＳＣＬＫは水平同期信号ＨＤのＭ
倍の周波数を有しており、遅延回路出力Ｒと位相同期し
ている。このＳＹＳＣＬＫは書込制御回路のシステムク
ロックとして用いられる。また、Ａ／Ｄ変換のためのサ
ンプリングクロックも、このシステムクロックが用いら
れる。あるいは、このシステムクロックを分周器５６で
分周することにより生成される構成であっても良い。

【００７２】さて、水平同期信号ＨＤは、入力映像信号
ＶＯのドット位相と常に一定の位相関係が保たれてい
る。またサンプリングクロックの元となるＳＹＳＣＬＫ
は位相比較器入力Ｒに位相同期している。したがって、
水平同期信号ＨＤと位相比較器入力Ｒとの位相関係を、
制御信号ＣＬＫＰＨに応じて遅延回路５１で変化させる
ことにより、映像信号とサンプリングクロックの位相関
係を変化させることができる。遅延回路５１としては、
たとえば、制御信号ＣＬＫＰＨに応じて切り替わる複数
のタップを備えたＬＣディレイラインを用いることがで
きる。

【００７３】なお、図６に示したの構成では水平同期信
号ＨＤを遅延回路５１で遅延させてＳＹＳＣＬＫの位相
を変化させるものであるが、図６のＡまたはＢの位置に
遅延回路５１を挿入しても同等の効果が得られる。ただ
し、図６のＡの位置に遅延回路を挿入する場合には数十
ＭＨｚから数百ＭＨｚの周波数を有するＳＹＳＣＬＫを
遅延させるため広帯域の高価な遅延線が必要になる。一
般に水平同期信号は数十Ｋから１００ＫＨｚ程度の周波
数であるため、図６の構成は広帯域な遅延線を必要とし
ない。また図６のＢ点に挿入する場合には、ＰＬＬの閉
ループ中に可変遅延回路を入れることになるので、シス
テムの応答や安定性に影響を与える可能性がある。

【００７４】以上、本発明の第１の実施例について説明
した。

【００７５】以上のように、本第１実施例によれば、Ｍ
ＰＵ９において平均差分ＡＴおよび分散和ＶＴを順次算
出し、位相制御信号ＣＫＰＨを用いて書き込み制御回路
５の制御することにより、平均差分ＡＴが最大で分散和
ＶＴが最小となる、初期設定値から最も近い最適サンプ
リング点が得られるようサンプリングクロックの調整を
行うことができる。これにより位相がずれることに起因
する、エッジ部での曖昧な中間階調画素が表示画像中に
発生することを抑え、文字や細かい絵柄での画質劣化を
防ぐことができる。

【００７６】また、以上に示したＭＰＵ９の処理は、Ｒ
ＯＭ１０内部に書き込まれた処理プログラムにより実現
される。従って、前述したように予め定たテストパター
ンを表す映像信号を映像信号発生源１９から発生させ、
ＭＰＵ９にコントロ−ラ２１サンプリング位相調整開始
のの指示を与えるのみで、その他の人手を介さず自動的
にサンプリング位相を最適値に調整することができる。

【００７７】また、不揮発メモリ２２に、最適なサンプ
リング位相を実現する位相の調整量を記憶し、電源の投
入時に、これを再設定するので、映像処理システムの起
動のたびに、テストパタ−ンを表す映像信号の発生や、
位相調整開始の指示を行なう必要がない。

【００７８】なお、以上に説明した本第１実施例に係る
映像処理システムを、たとえば、異なる映像信号を出力
する複数の映像信号発生源１９から出力される複数の映
像信号の一つを選択して映像信号処理装置１１８に入力
するように構成した場合に、映像信号発生源１９から水
平周波数やドット周波数が異なる複数の映像信号の一つ
が映像信号処理装置１８に入力する場合には、予め入力
する可能性のある全ての映像信号に対し、前述したサン
プリング位相の調整を行ない、求まった最適なの調整量
を、映像信号ごとに不揮発メモリ２２に記憶しておき、
映像信号処理装置に入力する映像信号の切換時に、コン
ト−ラ２１からの指示によって、ＭＰＵ９に、切り替え
る映像信号に対して求められ不揮発メモリ２２に記憶さ
れている調整量をサンプリングクロックの調整量として
書き込み制御回路５に設定させるようにする。このよう
にすれば、複数の映像信号に対するサンプリング位相の
調整も、ほとんど人手を介さず自動的に調整することが
できる。

【００７９】また、図２には、ＭＰＵ９、ＲＯＭ１０、
ＲＡＭ１１を独立した構成要素として示したが、これら
をＭＰＵ内部にＲＯＭあるいはＲＡＭを内蔵した１チッ
プマイコンにより構成してもよい。

【００８０】また、前述した実施例では、平均差分ＡＴ
および分散和ＶＴを算出するためのデータの数は１ライ
ンにつき１０２４個をしたが、これは映像信号処理シス
テムに要求される性能、特性に応じて増減するようにし
てもよい。たとえば、さらに増加（例えば２０４８個）
させてもよい。このようにした場合は、平均差分ＡＴお
よび分散和ＶＴを、より精度よく算出することができ
る。あるいは、このデータ数を減少（例えば５１２個
に）させるようにしてもよい。このようにした場合は、
ＭＰＵ９での演算回数を低減させ高速な調整処理が実現
できる。

【００８１】また、比較的少数のデータ参照数で粗調整
を行った後データ参照数を増加させ微調整を行うように
し、精度を保ったまま処理の高速化を図るようにしても
よい。

【００８２】また、ＭＰＵ９が、メモリ６よりデ−タを
得る位置は、白画素と黒画素で構成され、白から黒、黒
から白と変化するパタ−ンを表す領域内に対応する位置
であれば、その位置は任意としてよい。たとえば、画面
中央部の領域内の画素に相当するデータを用いて、サン
プリング位相を最適化することにより、劣化が目立ちや
すい画面中央部で発生するサンプリングミスを、良好に
防ぐことができる。

【００８３】また、以上の実施例では、入力映像信号Ｖ
Ｉを８ビット（２５６階調）のデータＡＤ変換した。ま
た、黒（輝度０％）をデータ値１６、白（輝度１００
％）をデータ値２２０に対応させた。そして、データ値
１２８を境としてデータを黒レベル画素データと白レベ
ル画素データに分類した。しかし、さらに厳密な処理を
行うため、この分類の境界を黒と白の中間のデータ値
（１６＋２２０）／２＝１１８に設定するようにしても
よい。この場合は、メモリ６から読み込んだデータ値が
１１８レベルより小さければ、黒レベル画素データ数Ｔ
Ｂに１を、黒レベル画素データ平均ＡＢにデータ値をそ
れぞれ加え、さらに黒レベル画素データ分散ＶＢにデー
タ値の二乗を加える。一方、データ値が１１８以上であ
れば、白レベル画素データ数ＴＷに１を、白レベル画素
データ平均ＡＷにデータ値をそれぞれ加え、さらに白レ
ベル画素データ分散ＶＷにデータ値の二乗を加えるよう
構成すればよい。あるいは、特定のデータ値の範囲に入
る画素データを白あるいは黒レベル画素と判定するもの
であってもよい。例えば、０から３１までのデータを黒
レベル画素データとして処理し、２０４から２３５まで
のデータを白レベル画素データとして処理するよう構成
してもよい。なお、以上のようなＡ／Ｄ変換器の量子化
ビット数ならびに黒、白に対応させるデータ値、白レベ
ル画素データと黒レベル画素データを判別するための境
界となるデータ値の設定等は、結果として良好にサンプ
リング位相を調整できるものであれば以上に示した値以
外の値を用いるようにしてもよい。

【００８４】また、以上の実施例において、サンプリン
グクロックの時間ゆらぎやノイズなどにより、より安定
したデ−タ値が得られない場合には、数フィ−ルドにわ
たって同じ位置のデ−タの値を平均化し、この値をデー
タ値として用いるようにしても良い。このような構成と
することで、より精度良くサンプリング位相を合わせる
ことができる。

【００８５】また、以上の実施例においてＭＰＵ９が行
うヒストグラムｈ（ｉ）の算出の際に、メモリ６から読
みだしたデータの全てをＲＡＭ１１に保持しないように
してもよい。すなわち、順次、メモリ６より読み出した
データの階調Ｌに応じて、階調の個数を示すデータ配列
ｈ（Ｌ）を１づつ加算してゆけばよい。したがって、各
階調の個数を示すデータｈ（Ｌ）を格納するための階調
数分の配列がＲＡＭ１１内に確保できればよい。このよ
うにすることにより、小容量のＲＡＭ１１で多数のデー
タの処理を実現できる。また、処理に用いるデータ量を
増加させた場合にも極端なメモリ増加の必要はない。上
記の例ではすべての画素が１つのレベルに集中した場合
の最大個数１０２４の数を格納可能な２バイトデータ領
域がデータ値分（８ビットであれば２５６個）あればよ
い。すなわち、データ数が６５５３５個以下（２バイト
で表現可能な範囲）であれば、２×２５６＝５１２バイ
ト程度のメモリ容量をヒストグラムｈ（ｉ）の算出、記
憶に用いれば足りる。

【００８６】また、以上に説明した実施例中において
は、ＭＰＵ９が、平均差分ＡＴが最大でかつ分散和ＶＴ
が最小となる点を最適サンプリング位相として調整をお
こなうものであったが、いずれか一方のみが最小もしく
は最大となるように調整を行うようにしてもよい、すな
わち、たとえば、図５に示したように、平均差分ＡＴは
最適位相の近傍でなだらかな変化を示し、１８０度の位
相ずれ付近では急峻な変動特性を示す。逆に分散和ＶＴ
は最適位相の近傍で急峻な変化を示し、１８０度の位相
ずれ付近ではなだらかな変動特性を示すことに着目し、
最適位相の近傍で感度が高くなる分散和ＶＴが最小とな
るようにサンプリングクロックの位相を調整するように
する。具体的には、前述した第２回目の算出において平
均差分ＡＴが第１回目の算出値より増加するかあるいは
分散和ＶＴが第１回目の算出値より減少する場合には、
サンプリングクロックの位相を前回と同一方向に変化さ
せ続ける。そして、順次、平均差分ＡＴが増加するかあ
るいは分散和ＶＴが減少するかぎりサンプリングクロッ
クの位相を変化させてゆき、分散和ＶＴが増加する点に
達したら、一つ前の位相に設定し調整を終了する。逆
に、第２回目の算出において平均差分ＡＴが第１回目の
算出値より減少するかあるいは分散和ＶＴが第１回目の
算出値より増加した場合には、前回とは逆方向にサンプ
リングクロックの位相を変化させ、平均差分ＡＴが増加
するかあるいは分散和ＶＴが減少するかぎりサンプリン
グクロックの位相を、順次、この逆方向に変化させてゆ
く。そして、分散和ＶＴが増加する点に達したら、一つ
前のサンプリング位相に設定し調整を終了する。

【００８７】また、さらに以上示した実施例では、メモ
リ６のデータからヒストグラムｈ（Ｌ）を作成し、これ
をもとに平均差分ＡＴおよび分散和ＶＴを算出したが、
順次、メモリ６から読みだしたデータの累積値およびデ
ータの二乗の累積値を求めることで直接平均差分ＡＴお
よび分散和ＶＴを算出するようにしてもよい。このよう
な算出は、図７に示す処理によって実現することがでい
る。すなわち、まず、黒レベル画素データ数ＴＢ、白レ
ベル画素データ数ＴＢ、黒レベル画素データ平均ＡＢ、
白レベル画素データ平均ＡＷ、黒レベル画素データ分散
ＶＢ、白レベル画素データ分散ＶＷに初期値として０を
設定する（ステップ１００１）。そして、メモリ６から
データを一つ読みだし、このデータの値をＤとし（ステ
ップ１００２）、Ｄが１２８より小さければ、黒レベル
画素データ数ＴＢに１を、黒レベル画素データ平均ＡＢ
にデータ値をそれぞれ加え、さらに黒レベル画素データ
分散ＶＢにデータ値の二乗を加える。

【００８８】一方、Ｄが１２８以上であれば、白レベル
画素データ数ＴＷに１を、白レベル画素データ平均ＡＷ
にデータ値をそれぞれ加え、さらに白レベル画素データ
分散ＶＷにデータ値の二乗を加える。

【００８９】そして、以上の処理（ステップ１００２〜
１００５）を、メモリ６から読みだす全てのデータにつ
いて行う。そして、すべてのデータについて処理が終了
したら（ステップ１００６がＹｅｓの場合）、ＴＢには
黒レベル画素データの総数、ＴＷには白レベル画素デー
タの総数が、ＡＷには白レベル画素データの累積値が、
ＡＢには黒レベル画素データの累積値がセットされてい
る。また、ＶＷには白レベル画素データの二乗の累積値
が、ＶＢには黒レベル画素データの二乗の累積値がセッ
トされる。また、黒レベル画素データ平均ＡＢおよび白
レベル画素データ平均ＡＷはデータ累積値を、それぞれ
のデータ数で割った値、黒レベル画素データ分散ＶＢお
よび白レベル画素データ分散ＶＷはデータの二乗の累積
値をそれぞれのデータ数で除算し平均の二乗を減じた値
として算出できる。また、さらに平均差分ＡＴ＝ＡＷ−
ＡＢ、および分散和ＶＴ＝ＶＷ＋ＶＢを算出することが
できる。したがい、前述したようにＡＴ、ＶＴの値を用
いてサンプリング位相を最適値へ制御することができる
ようになる。

【００９０】また、以上の実施例では、多階調の輝度を
表す１系統の映像信号を処理する映像信号処理装置１８
について示したが、本第１実施例に係る映像信号処理装
置は、Ｒ、Ｇ、ＢあるいはＹ、Ｒ−Ｙ、Ｂ−Ｙの３系統
の映像信号の処理を行う場合にも信号処理装置へ適用す
ることもできる。

【００９１】この場合には、３系統の信号のなかから
Ｇ，Ｙなどのエネルギーが集中しやすく、劣化の目立ち
やすい１系統の信号に対してのみ、データ参照を行い、
サンプリング位相を最適化し、他の２系統の信号はＧあ
るいはＹと同一位相でサンプリングする構成とすればよ
い。

【００９２】あるいは、３系統独立にデータ参照を行
い、それぞれサンプリング位相を最適化する構成として
もよい。また、このようにする場合には、ＭＰＵ９、Ｒ
ＯＭ１０、ＲＡＭ１１などは共通化し、Ｒ，Ｇ，Ｂ（あ
るいはＹ，Ｒ−Ｙ，Ｂ−Ｙ）の順序で１系統ずつサンプ
リング位相の最適化を行うように構成してもよい。な
お、この場合には、図６に示したＰＬＬを３系統に対応
して３つ設けるようにしても良いのであるが、ＰＬＬは
１つのみとし、図６のＳＹＳＣＬＫを３系統に分岐し、
分岐した各系統のＳＹＳＣＬＫに対して、これをＭＰＵ
９よりの制御信号に従った各々の遅延量で独立に遅延す
る遅延回路５１を、独立に設けるようにしてもよい。こ
の構成は、図６のＡの地点に遅延回路５１を設けた構成
に対応する。

【００９３】あるいは、３系統共通の遅延量ステップの
大きな（１〜５ｎｓｅｃ）遅延回路で、大まかな調製を
行い、ＳＹＳＣＬＫを３系統に分岐し、分岐した各系統
のＳＹＳＣＬＫに対して独立に制御可能な微少ステップ
（０．２５ｎｓｅｃ）の遅延回路をもたせるよう構成し
ても良い。

【００９４】また、３系統のデータの全てに対して、最
適となるサンプリング位相へ調整を行うようにしてもよ
い。すなわち、たとえば、３系統の分散和ＶＴの和が最
小となるようにサンプリングクロックの位相を調整する
ようにしてもよい。

【００９５】なお、これら３系統に対して、サンプリン
グ位相の調整をおこなう場合にはＲ、Ｇ、Ｂ（あるいは
Ｙ，Ｒ−Ｙ，Ｂ−Ｙ）すべての映像信号について、５０
％レベルより低い所定のレベル（例えば０％）と５０％
レベルより高い所定のレベル（例えば１００％）の２つ
のレベルで構成され、低いレベルから高いレベル、高い
レベルから低いレベルといった変化の比較的多いテスト
パターンを表す映像信号をサンプリング位相調整時の入
力死蔵信号として用いるようにする。

【００９６】図８には、一例として、また、Ｒ，Ｇ，Ｂ
３系統のデータの全てに対して、最適となるサンプリン
グ位相へ調整を行うようにした場合の映像信号処理装置
１８の構成を示した。このような構成においてＭＰＵ
は、３Ｒ，Ｇ，Ｂのそれぞれに対応して設けられた３メ
モリ６Ｒ，６Ｇ，６Ｂにアクセスして各データを読みだ
し、たとえば、３系統の分散和ＶＴの和が最小となるよ
うに、制御信号ＣＬＫＰＨを介して書き込み制御回路５
の生成するサンプリングクロックの位相を調整する。

【００９７】さて、ここで、一般に映像信号のドット周
波数に比較して、ＭＰＵ９の動作周波数は低く設定され
ている場合や、またＭＰＵ９で行うデータの取込の後の
演算処理に要する時間のために、１フィールド(または
１フレーム）あるいは１ラインの期間に、前述した統計
を求める処理に必要なすべての画素データを取り込めな
い場合がある。そして、このような場合には、順次Ａ／
Ｄ変換回路４より新たなフィールド（またはフレーム）
あるいはラインのデータがメモリ６が書き込まれること
になるが、フィールド(またはフレーム）あるいはライ
ン毎に同一パターンの繰り返しとなるようなテストパタ
ーンを映像信号発生源において用いれば、フィールドや
ラインが更新された場合にもデータ値は変化することな
いので、所望のデータをＭＰＵ９に取り込むことができ
る。また、このような場合において、本来の信号処理の
ためのメモリ６のアクセスと、ＭＰＵ９のデータの取り
込みのためのメモリ６のアクセスが重なる場合には、信
号処理を優先させるように構成すればよい。あるいは有
効な画素のデータのメモリ６への書込が行われない水
平、垂直のブランキング期間に、メモリ６よりデータを
読み出すよう構成してもよい。

【００９８】以下、本発明の第２の実施例を説明する。

【００９９】本第２実施例は、図１に示した映像処理装
置の内部を図９に示すように構成したものである。

【０１００】図９において、１は映像信号ＶＩの入力端
子、２は同期信号ＳＩの入力端子、３は同期分離回路、
４は入力映像信号ＶＩをディジタルデータに変換するＡ
／Ｄ変換回路、７はＤ／Ａ変換回路、１２はディスプレ
イ２０へ映像信号ＶＯを出力する端子であり、これら
は、前記第１実施例の映像信号処理回路（図２参照）に
おいて同符号を付して示した部位と同じ部位である。

【０１０１】次に、５は同期分離回路３からの同期信号
に基づいてサンプリングクロックとメモリ書込制御信号
を生成する書込制御回路、１３はＡ／Ｄ変換回路４から
のデータを速度１／２の２系統の信号に分割して出力す
る直列並列変換回路（以下、「Ｓ／Ｐ変換回路」と記
す）、６ａ、６ｂは速度１／２に変換されたデータを書
込制御回路５の制御信号により書き込むメモリ、１４は
メモリ６から読み出された２系統のデータを倍の速度の
１系統の信号に合成する並列直列変換回路（以下、「Ｐ
／Ｓ変換回路」と記す）さらに、８は出力信号が所定の
形態となるようメモリ６及びＤ／Ａ変換回路７などを制
御する読出制御回路、１７はＳ／Ｐ変換回路の２つの出
力をＭＰＵ９からの制御信号に応じて切り換えて出力す
る切り換え回路、１５は切り換え回路１６により選択さ
れたＳ／Ｐ変換回路の出力データの一系統の信号を入力
とするバッファメモリ、９はバッファメモリ１５からデ
ータが参照できるよう構成されたＭＰＵ、１０はＭＰＵ
９を制御するプログラム及びデータが書き込まれている
ＲＯＭ、１１はＭＰＵ９の処理作業用の記憶領域を提供
するＲＡＭ、１６は外部のコントロ−ラ２１からの制御
信号をＭＰＵに入力する通信端子である。

【０１０２】さて、このように、図９に示す構成は、先
の第１実施例に係る映像信号処理装置１８の構成（図２
参照）のメモリ６が、Ｓ／Ｐ変換回路１３、Ｐ／Ｓ変換
回路１４、２系統のメモリ６ａ、６ｂに置き換えられた
構成となっている。また、図９に示す構成は、ＭＰＵ９
がメモリ６からでなくバッファメモリ１５を介して、Ａ
／Ｄ変換器４がデジタル変換したデータを読みだす構成
となっている点が前記第１実施例とは異なっている。

【０１０３】このような構成において、Ａ／Ｄ変換器４
が変換したデータはＳ／Ｐ変換回路１３により速度１／
２の２系統のデータに分割される。例えば順次入力され
るデータを奇数画素のデータと偶数画素のデータに分割
し、それぞれ２倍の時間幅を有するデータ系列としてそ
れぞれメモリ６ａ、６ｂに入力する。

【０１０４】メモリ６ａ、６ｂは、このＳ／Ｐ変換処理
により、Ａ／Ｄ変換器４のサンプリングクロックの１／
２のクロック周波数で動作すればよくなる。したがい、
第１実施例の２倍の周波数で映像信号ＶＩをサンプリン
グしたとしても、第１実施例と同じ動作周波数のメモリ
素子を用いてメモリ６ａ，６ｂを構成することができ
る。すなわち、動作周波数の高い高性能のメモリ素子を
必要とせずに高解像度の映像信号に対応できる映像信号
処理装置１８を実現できる。

【０１０５】さて、Ｐ／Ｓ変換回路１４では、Ｓ／Ｐ変
換回路１３で分割された２系統の信号を１つに合成する
処理を行い、図１の実施例と同じ形態の一系統の信号と
してＤ／Ａ変換回路７に信号を出力する。

【０１０６】この他の映像信号の流れは図１の実施例と
同様である。ただし、書き込み制御回路５、読みだし制
御回路８は、メモリ６ａ，６ｂの双方の書き込み、読み
だしアクセスを制御することになる。

【０１０７】さて、バッファメモリ１５には切り換え回
路１７を介してＳ／Ｐ変換回路１３で分割したデータ系
列の一方に属する、有効画素のデータが記憶される。こ
こで、このバッファメモリ１５に入力される信号はＳ／
Ｐ変換回路により速度の低下した信号であるため、速度
の遅いメモリ素子をバッファメモリ１５として用いるこ
とができる。

【０１０８】また、ある時点でバッファメモリ１５に入
力され記憶できるのは２系統に分割されたデータ系列の
内の一方の系列のデータであるが、切り換え回路１７で
選択するデータ系列を切り換えることにより偶数画素あ
るいは奇数画素に対応する２つのデータ系列の何れの系
列に属するデータもバッファメモリに入力し記憶させる
ことができる。したがい、ＭＰＵ９は、前記第１実施例
と同様に、必要とする任意のデータをバッファメモリ１
５から読みだして、前述した各種統計量などを算出しサ
ンプリング位相を制御することができる。

【０１０９】なお、特殊なテストパターンを除けば、サ
ンプリング位相のずれによって生じる曖昧な中間階調デ
ータの発生確率は奇数画素、偶数画素によらず同等と考
えられるため切り換え回路１７を無くし、常に偶数又は
奇数の画素に対応するデータのみをバッファメモリ１５
に記憶させ、ＭＰＵ９は、このバッファメモリ１５に記
憶された偶数又は奇数の画素に対応するデータのみに基
づいて、前記第１実施例で示した各種統計量を算出しサ
ンプリング位相を制御するようにしてもよい。

【０１１０】さて、ＭＰＵ９はバッファメモリ１５から
データを順次取り込み、前記第１実施例と同様にＲＯＭ
１０内のプログラムに従って処理を行い、位相制御信号
ＣＫＰＨにより書込制御回路５でサンプリング位相の制
御を行う。

【０１１１】ここで、バッファメモリ１５をＦＩＦＯメ
モリとすれば、バッファメモリ１５よりデータを取り込
むためアドレスをＭＰＵ９が指定する必要がなくなる。
またＭＰＵ９がメモリ６ａ，６ｂと独立したバッファメ
モリ１５からデータを読み込むため、バッファメモリ１
５に記憶されたデータが読み出されるまでバッファメモ
リ１５への入力を禁止するよう構成するのみで、ＭＰＵ
９の処理速度が遅い場合にデータを読みだす前にバッフ
ァメモリ１５内のデータが更新されてしまうことを防止
することができる。また、本来の信号処理のためのメモ
リ６ａ、６ｂのアクセスと、ＭＰＵ９のデータ読みだし
は競合しないため、ＭＰＵ９は、映像信号のブランキン
グ期間以外であっても参照データを連続して処理するこ
とができる。したがい、この構成によれば、調整処理時
間を短縮することができる。

【０１１２】ＭＰＵ９における統計量の演算は、前述し
たヒストグラムを求めた後、平均差分ＡＴ、および分散
和ＶＴを求める方式であっても、前述した参照画素デー
タから累積値および二乗の累積値を直接演算する方式で
あってもよい。

【０１１３】以上、本発明の第２の実施例について説明
した。

【０１１４】なお、以上の各実施例において、映像処理
装置１８とディスプレイ２０は一体として構成するよう
にしてもよい。

【０１１５】また、映像信号発生源１９が、映像信号Ｖ
Ｉ等と共に、この映像信号ＶＩをサンプリングするため
のサンプリングクロックも出力するものである場合に
は、図６に示したＰＬＬは必要ない、この場合には映像
信号処理装置にサンプリングクロックを入力し、この入
力するサンプリングクロックを遅延する可変遅延回路を
設け、この可変遅延回路によってサンプリングクロック
の位相を前述したように調整し、調整後のサンプリング
クロックをＡ／Ｄ変換器４等で用いるようにすればよ
い。

【０１１６】また、以上の実施例ではサンプリングクロ
ックの位相を調整したが、逆に映像信号ＶＯの位相を調
整するようにすることもできる。要は、サンプリングク
ロックの位相と映像信号のドット位相の相対的な位相差
を調整できればよい。

【０１１７】以上説明してきたように、本発明に係る各
実施例によれば、どのようなワ−クステ−ションあるい
はコンピュータであっても生成することができる黒背景
に白文字又は白背景に黒文字の画像を表すい映像信号を
基準に、サンプリング位相の調整を自動的に行うことが
可能であり、調整用パタ−ンの表示のための知識や特殊
な技能を有する人でなくてもサンプリング位相の調整調
整を簡易に行うことができる。

【０１１８】

【発明の効果】以上のように、本発明によれば、より簡
便かつ高精度にサンプリング位相の調整を行うことので
きる映像信号処理装置を提供することができる

【図面の簡単な説明】

【図１】本発明の実施例に係る映像信号処理システムの
構成を示すブロック図である。

【図２】本発明の第１実施例に係る映像処理装置の構成
を示すブロック図である。

【図３】サンプリング位相によるサンプリングデータの
変化を示した図である。

【図４】サンプリング位相と、データの値の発生頻度の
関係を表した図である。

【図５】サンプリング位相と、本発明の第１実施例で算
出する白画素データの平均値と黒画素データの平均値の
差分ＡＴ、白画素データの分散と黒画素データの分散の
和ＶＴ各値のデータの発生頻度の関係を表した図であ
る。

【図６】本発明の実施例に係る書込制御回路のサンプリ
ングクロック生成に関する主要部分の構成を示したブロ
ック図である。

【図７】本発明の第１実施例において行う各種統計量の
算出手順を示すフロ−チャ−トである。

【図８】本発明第１実施例に係る映像信号処理装置の他
の構成例を示したブロック図である。

【図９】本発明の第２の実施例に係る映像信号処理装置
の構成を示すブロック図である。

【符号の説明】

１映像信号入力端子２同期信号入力端子３同期分離回路４Ａ／Ｄ変換回路５書込制御回路６、６ａ、６ｂメモリ７Ｄ／Ａ変換回路８読出制御回路９マイクロプロセッサ１０リードオンリメモリ１１ランダムアクセスメモリ１２映像信号出力端子１３直並列変換回路１４並直列変換回路１５バッファメモリ１６通信端子１７切り換え回路１８映像信号処理装置１９映像信号発生源２０ディスプレイ装置２１制御装置２２不揮発性メモリ５１遅延回路５２位相比較回路５３ループフィルタ５４電圧制御発信器５５分周回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者岩永正朗神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所情報映像事業部内

Claims

【特許請求の範囲】

【請求項１】画像を表す映像信号を、サンプリングクロ
ックに従ったタイミングで、それぞれが前記画像に含ま
れる画素を表す多値のディジタルデータに変換し、処理
する映像信号の処理装置であって、逐次、前記サンプルクロックに従ったタイミングで映像
信号をサンプリングし前記多値のディジタルデータに変
換する変換手段と、逐次、変換された多値のディジタルデータを、第１の値
の範囲内に含まれる値を有する低レベル画素データと、
前記第１の値の範囲に含まれる値よりも大きい値を含む
範囲である第２の値の範囲内に含まれる値を有する高レ
ベル画素データに分類する分類手段と、逐次、分類された低レベル画素データの集合内における
低レベル画素データの値の分散と、分類された高レベル
画素データの集合内における高レベル画素データの値の
分散に応じた値を取る統計量を算出する算出手段と、逐次算出された統計量に基づいて、前記低レベル画素デ
ータの値の分散および高レベル画素データの値の分散が
減少するように前記サンプリングクロックの位相を調整
する調整手段とを有することを特徴とする映像信号処理
装置。
【請求項２】画像を表す映像信号を、サンプリングクロ
ックに従ったタイミングで、それぞれが前記画像に含ま
れる画素を表す多値のディジタルデータに変換し、処理
する映像信号の処理装置であって、逐次、前記サンプルクロックに従ったタイミングで映像
信号をサンプリングし前記多値のディジタルデータに変
換する変換手段と、逐次、変換された多値のディジタルデータを、第１の値
の範囲内に含まれる値を有する低レベル画素データと、
前記第１の値の範囲に含まれる値よりも大きい値を含む
範囲である第２の値の範囲内に含まれる値を有する高レ
ベル画素データに分類する分類手段と、逐次、分類された低レベル画素データの集合内における
低レベル画素データの値の分散と、分類された高レベル
画素データの集合内における高レベル画素データの値の
分散との和である分散和を求める算出手段と、前記算出手段が算出する前記分散和が最小となる位相に
前記サンプリングクロックの位相を調整する調整手段と
を有することを特徴とする映像信号処理装置。
【請求項３】請求項２記載の映像信号処理装置であっ
て、前記算出手段は、さらに、分類された低レベル画素デー
タの集合内における高レベル画素データの値の平均と、
分類された低レベル画素データの集合内における高レベ
ル画素データの値の平均との差である平均差を求め、前記調整手段は、前記算出手段が算出する平均差が最大
となり、かつ、前記算出手段が算出する前記分散和が最
小となる位相に前記サンプリングクロックの位相を調整
することを特徴とする映像信号処理装置。
【請求項４】請求項２または３記載の映像信号処理装置
であって、前記算出手段が算出した分散和が最小となる位相にサン
プリングクロックの位相の調整したときの調整量を記憶
する記憶手段と、起動時に、前記記憶手段に記憶されたサンプリングクロ
ックの位相の調整量分、前記サンプリングクロックの位
相を調整する手段とを有することを特徴とする映像信号
処理装置。
【請求項５】請求項２記載の映像信号処理装置であっ
て、前記算出手段は、さらに、分類された低レベル画素デー
タの集合内における高レベル画素データの値の平均と、
分類された低レベル画素データの集合内における高レベ
ル画素データの値の平均との差である平均差を求め、前記調整手段は、前記算出手段が算出する平均差を増加
させると共に、前記算出手段が算出する分散和を減少さ
せるサンプリングクロックの位相の修正方向を求め、求
めた修正方向に順次前記サンプリングクロックの位相を
修正し、かつ、前記算出手段は、前記調整手段によるサンプリングクロ
ックの位相の修正が行われる度に前記分散和と平均差を
算出し、前記調整手段は、今回の修正に対して前記算出手段が算
出した前記分散和が前回の修正に対して算出手段が算出
した分散和より増加した場合に、前回の修正によって得
られたサンプリングクロックの位相を、前記算出手段が
算出する前記分散和が最小となる位相とし、当該位相に
サンプリングクロックの位相を調整することを特徴とす
る映像信号処理装置。
【請求項６】請求項３記載の映像信号処理装置であっ
て、前記調整手段は、前記算出手段が算出する平均差を増加
させると共に、前記算出手段が算出する分散和を減少さ
せるサンプリングクロックの位相の修正方向を求め、求
めた修正方向に順次前記サンプリングクロックを修正
し、前記算出手段は、前記調整手段によるサンプリングクロ
ックの位相の修正が行われる度に前記分散和と平均差を
算出し、かつ、前記調整手段は、今回の修正に対して前記算出手段が算
出した前記分散和が前回の修正に対して前記算出手段が
算出した分散和より増加すると共に今回の修正に対して
前記算出手段が算出した前記平均差が前回の修正に対し
て前記算出手段が算出した平均差より減少した場合に
は、前回の修正によって得られたサンプリングクロック
の位相を、前記算出手段が算出する前記分散和が最小と
なる位相とし、当該位相にサンプリングクロックの位相
を調整することを特徴とする映像信号処理装置。
【請求項７】請求項１、２、３、４、５または６記載の
映像信号処理装置であって、前記分類手段、算出手段および調整手段は、プログラム
の実行によってマイクロプロセッサ上に具現化するプロ
セスを含んでいることを特徴とする映像信号処理装置。
【請求項８】画像を表す映像信号を、サンプリングクロ
ックに従ったタイミングで、それぞれが前記画像に含ま
れる画素を表す多値のディジタルデータに変換して処理
し、処理したディジタルデータの表す画像を表示する表
示システムであって、逐次、前記サンプルクロックに従ったタイミングで映像
信号をサンプリングし前記多値のディジタルデータに変
換する変換手段と、前記ディジタルデータを処理する処理部と、前記処理部が処理したディジタルデータの表す画像を表
示する表示装置と、前記サンプリングクロックの位相を調整する位相調整部
とを有し、前記位相調整部は、逐次、変換された多値のディジタルデータを、第１の値
の範囲内に含まれる値を有する低レベル画素データと、
前記第１の値の範囲に含まれる値よりも大きい値を含む
範囲である第２の値の範囲内に含まれる値を有する高レ
ベル画素データに分類する分類手段と、逐次、分類された低レベル画素データの集合内における
低レベル画素データの値の分散と、分類された高レベル
画素データの集合内における高レベル画素データの値の
分散に応じた値を取る統計量を算出する算出手段と、逐次算出された統計量に基づいて、前記低レベル画素デ
ータの値の分散および高レベル画素データの値の分散が
減少するように前記サンプリングクロックの位相を調整
する調整手段とを有することを特徴とする表示システ
ム。
【請求項９】画像を表す映像信号を、サンプリングクロ
ックに従ったタイミングで、それぞれが前記画像に含ま
れる画素を表す多値のディジタルデータに変換し、処理
する映像信号の処理装置において、前記サンプリングク
ロックの位相を調整する方法であって、前記映像信号として、第１の値の範囲内に含まれる第１
の特定値を有するディジタルデータに変換される画素
と、前記第１の値の範囲に含まれる値よりも大きい値を
含む範囲である第２の値の範囲に含まれる第２の特定値
を有するディジタルデータに変換される画素とより構成
されるパタ−ンを含む画像を表す映像信号を供給し、逐次、前記パタ−ンを構成する画素を表す各ディジタル
データを、第１の値の範囲内に含まれる値を有する低レ
ベル画素データと、前記第１の値の範囲に含まれる値よ
りも大きい値を含む範囲である第２の値の範囲内に含ま
れる値を有する高レベル画素データに分類し、逐次、分類された低レベル画素データの集合内における
低レベル画素データの値の分散と、分類された高レベル
画素データの集合内における高レベル画素データの値の
分散に応じた値を取る統計量を算出し、逐次算出された統計量に基づいて、前記低レベル画素デ
ータの値の分散および高レベル画素データの値の分散が
減少するように前記サンプリングクロックの位相を調整
することを特徴とする映像信号のサンプリングクロック
の調整方法。