JP3586116B2 - 画質自動調整装置及び表示装置 - Google Patents

画質自動調整装置及び表示装置 Download PDF

Info

Publication number
JP3586116B2
JP3586116B2 JP25794698A JP25794698A JP3586116B2 JP 3586116 B2 JP3586116 B2 JP 3586116B2 JP 25794698 A JP25794698 A JP 25794698A JP 25794698 A JP25794698 A JP 25794698A JP 3586116 B2 JP3586116 B2 JP 3586116B2
Authority
JP
Japan
Prior art keywords
phase
image quality
signal
data
sampling clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP25794698A
Other languages
English (en)
Other versions
JP2000089709A (ja
Inventor
隆生 中野
Original Assignee
エヌイーシー三菱電機ビジュアルシステムズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エヌイーシー三菱電機ビジュアルシステムズ株式会社 filed Critical エヌイーシー三菱電機ビジュアルシステムズ株式会社
Priority to JP25794698A priority Critical patent/JP3586116B2/ja
Publication of JP2000089709A publication Critical patent/JP2000089709A/ja
Application granted granted Critical
Publication of JP3586116B2 publication Critical patent/JP3586116B2/ja
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • G09G5/008Clock recovery
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00Diagnosis, testing or measuring for television systems or their details
    • H04N17/04Diagnosis, testing or measuring for television systems or their details for receivers
    • H04N17/045Self-contained testing apparatus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region

Description

【0001】
【発明の属する技術分野】
この発明は、パーソナルコンピュータやワークステーション等が出力するアナログ映像信号をデジタル映像信号に変換して表示する表示装置に関するものであり、特に、画面の画質を自動的に最適に調整するための技術に関する。本発明は、例えば液晶表示装置に代表される、デジタル画像を表示可能なフラットディスプレイ装置への適用に好適な技術である。
【0002】
【従来の技術】
図9は、特開平7−219485号公報に開示された従来の液晶表示装置の構成を示すブロック図である。同装置は、パーソナルコンピュータ等が出力する映像出力信号をサンプリングして画像を液晶パネルに表示する。次に、同装置の動作について説明する。
【0003】
図9において、一定の位相のサンプリングによって、第1のフレーム内の少なくとも所定の部分の画素データを第1メモリに格納する。次に、この第1のフレームからnフレームだけ経過したフレームを第2のフレームと定義し、この第2のフレームの上記第1のフレームと同一部分の画素データを上記位相でサンプリングし、サンプリングした当該画素データと第1のフレームの上記画素データとを比較回路において比較し、同回路は両者が概ね一致しているか否かを水平走査線毎に判断する。そして、コントローラは、比較回路が出力する比較結果に基づき、概ね一致している水平走査線数を計数する。以上の処理を、コントローラはサンプリング位相を変化させながら繰り返し行い、この計数値とその時のサンプリング位相を第2のメモリに格納する。そして、コントローラは、第2のメモリに格納した結果を比較することで、nフレーム後の所定部分の画素データが第1フレーム内の所定部分の画素データと概ね一致している水平走査線の数が最も多いときのサンプリング位相を抽出し、その抽出サンプリング位相をサンプリングクロックの最適な位相として映像信号の表示に用いる。これにより、サンプリング位相を画素のほぼ中央付近に自動的に設定することが可能となり、適切なサンプリングを実行することができる。
【0004】
【発明が解決しようとする課題】
しかしながら、従来の液晶表示装置においては、位相の一致を判定する動作に先立って、映像信号の取り込み位置を手動で調整する必要がある。
【0005】
加えて、従来の液晶表示装置においては、位相の一致を判定する手段として、あるフレームの所定の部分の画素データとnフレーム経過後の前記所定の部分に対応する画素データとを比較する方式を採用しているため、入力映像信号にノイズが重畳している場合や、パーソナルコンピュータの出力が安定していない場合などにおいては、最適な位相の検出が困難となる。
【0006】
更に、従来の液晶表示装置においては、定期的な自動調整が何ら考慮されていないため、パーソナルコンピュータ側または本装置のサンプリングクロック発生回路などの温度ドリフト等によってサンプリングクロックの位相が変化する場合に当該位相の変化に対応できないという問題点がある。仮に、従来の液晶表示装置において定期的な自動調整を行うものとしても、そのときに上記の方式を採用する限りにおいては、位相の調整を行っている間はnフレーム分毎にサンプリング位相を動かしているため、その調整期間中に正常な画面が出力されないという問題点がある。
【0007】
更に従来の液晶表示装置では、走査線数の計測値を計測する毎にnフレーム分の映像データを使っているので、最終的に判定を行うために要する処理時間が長くなるという問題点も生じている。
【0008】
このような問題点は図9に例示した液晶表示装置に限るものではなく、同様な方式を採用してアナログ映像信号をデジタル映像信号に変換してデジタル画像を表示する装置にも当てはまるものである。
【0009】
この発明は上記の問題点を解消するためになされたものであり、画質調整をユーザーが手動で行うことなく、また温度ドリフトによるクロックの位相ずれの影響を受けることなく、更には自動調整中の画面の画質劣化を招くことも無く、従来装置よりも高速で画質調整を自動的に行い得る表示装置を提供することを目的としている。
【0012】
課題を解決するための手段
請求項1に係る発明は、質自動調節装置であって、(a)外部より供給される同期信号に同期したサンプリングクロック信号の周波数を設定するための周波数制御信号を生成する周波数最適化手段と、(b)前記サンプリングクロック信号の位相を設定するため位相制御信号を生成する位相最適化手段と、(c)前記同期信号,前記周波数制御信号及び前記位相制御信号を受信して、前記周波数制御信号によって決定される前記周波数及び前記位相制御信号によって決定される前記位相を有し且つ前記同期信号に同期した前記サンプリングクロック信号を生成するクロック生成手段と、(d)アナログ映像信号と前記サンプリングクロック信号とを受信して、前記サンプリングクロック信号のタイミングで前記アナログ映像信号をサンプリングホールドした上で前記アナログ映像信号をデジタル映像信号に変換する変換手段と、(e)前記デジタル映像信号を受信して、前記デジタル映像信号が与える1画面分の画質を検出して画質判定データ信号を生成する画質検出手段と、(f)前記画質検出手段が出力する前記画質判定データと前記画質判定データに対応した前記サンプリングクロック信号の前記位相を与える位相データとを記憶する記憶手段とを備え、前記位相最適化手段は、(b−1)前記記憶手段が前記1画面分の前記画質判定データとそれに対応する前記位相データとを記憶する毎に、前記サンプリングクロック信号の1周期に相当する位相変化範囲内で、前記位相制御信号が与える前記位相を、その初期値から所定の位相変化量だけを順次に変化させる位相制御信号変更手段と、(b−2)前記サンプリングクロック信号の前記位相の変化量が前記位相変化範囲に到るまでに前記記憶手段に格納されている前記1画面毎の前記画質判定データより成るデータ群の中から最大のものを抽出して、前記最大のものに対応する前記サンプリングクロック信号の前記位相を最適位相として決定すると共に、前記最適位相を与える最適位相制御信号を前記位相制御信号に最終的に決定する最適位相決定手段とを備え、前記画質検出手段は、前記1画面中の互いに隣り合う画素同士のデータの差分の絶対値のデータに基づき、前記画質判定データ信号を生成し、前記画質検出手段は、前記1画面の全範囲についての前記差分の絶対値のデータの中で、最大値のものを与えるデータ信号を前記画質判定データ信号として決定することを特徴とする。
【0015】
請求項4に係る発明は、請求項1ないし3の何れかに記載の画質自動調整装置であって、(g)前記最適位相の決定後に所定の定期点検時間が経過したか否かを判定するタイマ手段と、(h)前記タイマ手段が前記所定の定期点検時間が経過したと判定したときには、前記最適位相に対して正負の方向にそれぞれ前記所定の位相変化量だけ変化させて得られる位相をそれぞれ指示する第1及び第2定期点検用位相制御信号を前記位相制御信号として生成・出力すると共に、その結果、前記画質検出手段が出力する前記画質判定データ信号を前記記憶手段から読出して、読出した前記画質判定データ信号に基づき新たな最適位相を決定する定期的位相補正手段とを更に備えることを特徴とする。
【0016】
請求項2に係る発明は、質自動調整装置であって、(a)外部より供給される同期信号に同期したサンプリングクロック信号の周波数を設定するための周波数制御信号を生成する周波数最適化手段と、(b)前記サンプリングクロック信号の位相を設定するため位相制御信号を生成する位相最適化手段と、(c)前記同期信号,前記周波数制御信号及び前記位相制御信号を受信して、前記周波数制御信号によって決定される前記周波数及び前記位相制御信号によって決定される前記位相を有し且つ前記同期信号に同期した前記サンプリングクロック信号を生成するクロック生成手段と、(d)アナログ映像信号と前記サンプリングクロック信号とを受信して、前記サンプリングクロック信号のタイミングで前記アナログ映像信号をサンプリングホールドした上で前記アナログ映像信号をデジタル映像信号に変換する変換手段と、(e)前記デジタル映像信号を受信して、前記デジタル映像信号が与える1画面分の画質を検出して画質判定データ信号を生成する画質検出手段と、(f)前記画質検出手段が出力する前記画質判定データと前記画質判定データに対応した前記サンプリングクロック信号の前記位相を与える位相データとを記憶する記憶手段とを備え、前記位相最適化手段は、(b−1)前記記憶手段が前記1画面分の前記画質判定データとそれに対応する前記位相データとを記憶する毎に、前記サンプリングクロック信号の1周期に相当する位相変化範囲内で、前記位相制御信号が与える前記位相を、その初期値から所定の位相変化量だけを順次に変化させる位相制御信号変更手段と、(b−2)前記サンプリングクロック信号の前記位相の変化量が前記位相変化範囲に到るまでに前記記憶手段に格納されている前記1画面毎の前記画質判定データより成るデータ群の中から最大のものを抽出して、前記最大のものに対応する前記サンプリングクロック信号の前記位相を最適位相として決定すると共に、前記最適位相を与える最適位相制御信号を前記位相制御信号に最終的に決定する最適位相決定手段とを備え、前記位相制御信号変更手段は、前記1画面が複数のブロックに分割されている場合において、前記複数のブロックに属する各ブロック毎に、当該ブロックにおける前記初期値が他のブロックのそれと互いに異なる値となるように指令する前記位相制御信号を順次に生成・出力すると共に、前記位相制御信号が与える当該ブロックに関する前記位相を当該ブロックの前記初期値から前記所定の位相変化量だけを順次に変化させる手段であり、前記各ブロックについての位相変化量の合計は前記位相変化範囲に相当しており、前記画質検出手段は、前記1画面につき、前記各ブロック毎に画質を検出して、それらの検出結果を前記画質判定データ信号として生成・出力することを特徴とする。
【0017】
請求項3に係る発明は、質自動調整装置であって、(a)外部より供給される同期信号に同期したサンプリングクロック信号の周波数を設定するための周波数制御信号を生成する周波数最適化手段と、(b)前記サンプリングクロック信号の位相を設定するため位相制御信号を生成する位相最適化手段と、(c)前記同期信号,前記周波数制御信号及び前記位相制御信号を受信して、前記周波数制御信号によって決定される前記周波数及び前記位相制御信号によって決定される前記位相を有し且つ前記同期信号に同期した前記サンプリングクロック信号を生成するクロック生成手段と、(d)アナログ映像信号と前記サンプリングクロック信号とを受信して、前記サンプリングクロック信号のタイミングで前記アナログ映像信号をサンプリングホールドした上で前記アナログ映像信号をデジタル映像信号に変換する変換手段と、(e)前記デジタル映像信号を受信して、前記デジタル映像信号が与える1画面分の画質を検出して画質判定データ信号を生成する画質検出手段と、(f)前記画質検出手段が出力する前記画質判定データと前記画質判定データに対応した前記サンプリングクロック信号の前記位相を与える位相データとを記憶する記憶手段とを備え、前記位相最適化手段は、(b−1)前記記憶手段が前記1画面分の前記画質判定データとそれに対応する前記位相データとを記憶する毎に、前記サンプリングクロック信号の1周期に相当する位相変化範囲内で、前記位相制御信号が与える前記位相を、その初期値から所定の位相変化量だけを順次に変化させる位相制御信号変更手段と、(b−2)前記サンプリングクロック信号の前記位相の変化量が前記位相変化範囲に到るまでに前記記憶手段に格納されている前記1画面毎の前記画質判定データより成るデータ群の中から最大のものを抽出して、前記最大のものに対応する前記サンプリングクロック信号の前記位相を最適位相として決定すると共に、前記最適位相を与える最適位相制御信号を前記位相制御信号に最終的に決定する最適位相決定手段とを備え、前記画質検出手段は、前記1画面中の互いに隣り合う画素同士のデータの差分の絶対値のデータに基づき、前記画質判定データ信号を生成し、前記画質検出手段は、前記1画面の全範囲についての前記差分の絶対値のデータの中で、最大値から大きい順に選んだ数データの平均値を与えるデータ信号を前記画質判定データ信号として決定することを特徴とする。
【0018】
請求項5に係る発明は、表示装置において、請求項1ないしのいずれかに記載の前記画質自動調整装置と、前記最適位相を有する前記サンプリングクロック信号に基づき前記変換手段が前記アナログ映像信号を変換して出力する前記デジタル映像信号が与えるデジタル画像を表示する表示手段とを備えることを特徴とする。
【0019】
【発明の実施の形態】
(実施の形態1)
図1は、この発明に係る表示装置の構成の一例を示すブロック図である。同図1において、後述する各部2,5〜10は画質自動調整装置に該当している。以下、図1中の各参照符号は次のものを示す。
【0020】
即ち、0は外部のパーソナルコンピュータ(以下、PCと称す)であり、PC0はその内部でデジタル映像信号をアナログ映像信号V0にD/A変換した上で、同信号V0を同期信号VSと共に本表示装置100へ出力する。同装置100は、第1及び第2入力端子IT1,IT2のそれぞれにおいて、外部から供給される上記信号V0,VSを受信する。1は、アナログ映像信号V0を後述のADC回路部2の入力に最適なレベルにまで増幅する映像信号増幅部である。2は、アナログ映像信号V1をデジタル映像信号V2に変換するアナログ−デジタル変換器(以下、ADC回路部と称す)である。即ち、ADC回路部2は、本装置100内部で生成するサンプリングクロック信号CLKの立上がりタイミング(立下がりタイミングでも可)でアナログ映像信号V1をサンプリングホールドし、サンプリングホールドした1画素分の映像信号をデジタル値に変換する変換部である。3はデジタル画像の拡大縮小、γ補正等を行うデジタル映像処理部であり、4は、例えば液晶表示装置やプラズマディスプレイパネル装置や電界発光ディスプレイ装置等のフラットディスプレイパネル装置で構成された、デジタル画像を表示するための表示部である。6は、同期信号VS中の水平同期信号に同期した、任意の周波数と初期位相とを有するサンプリングクロック信号CLK0を生成するクロック発生部である。又、5は、クロック発生部6で生成・出力するサンプリングクロック信号CLK0の水平同期信号に対する位相を任意に変えられるクロック位相調整部である。両部5,6は、後述するMPU8が生成・出力する周波数制御信号V6及び位相制御信号V5並びに同期信号VSを受信して、上記信号V6が指示する周波数及び上記信号V5が指示する位相を有する、同期信号VSに同期したサンプリングクロック信号CLKを生成するクロック生成部をなしており、両者5,6は共にIC化されている。7はデジタル映像信号V2を受信し、同信号V2が与える1画面分の画質(1フレーム内の全画素データの画質)を検出してその画質を判定する画質判定データを生成する、画質検出部である。即ち、同部7は、1画面中に属する、画素と当該画素に隣り合う別の画素との差分の絶対値のデータに基づき、画質判定データ信号V7を生成する。特にここでは、1画面の全範囲について上記差分の絶対値のデータを求め、それらの絶対値のデータ中で最大値を与えるデータ信号を以て画質判定データ信号V7としている。従って、同部7はデジタル映像データの水平方向に隣り合う画素同士のデータの差分の絶対値の最大値を検出する部分であり、同部7は差分器とレジスタとを備えており、ASIC化されている。8は、本装置100の各部への初期値の設定、周波数及び位相の検出判定、表示部の画面の位置合わせなど、回路動作の全体を制御するMPU(マイクロコンピュータ)であり、図示しないメモリを、各種の信号V2,V5〜V7,V9,V10が与えるデータを格納するための記憶部として有している。特にMPU8は、1)信号V9,V10に基づきサンプリングクロック信号CLK0の周波数を設定するための周波数制御信号V6を生成・出力する周波数最適化部、2)1フレーム毎に画質検出部7が出力する画質判定データと、そのときのサンプリングクロック信号CLKの位相を与える位相データとを記憶する記憶部(上記のメモリの一部に該当)、及び3)サンプリングクロック信号CLKの位相を、その初期値から、同信号CLKの1周期に相当する範囲までに渡って、所定の位相変化量である1ステップずつ順次に変更することで、サンプリングクロック信号CLKの位相を設定するための位相制御信号V5を生成・出力すると共に、その後、得られた上記の画質判定データより成るデータ群の中から最大のものを抽出して、当該最大のものに対応するサンプリングクロック信号CLKの位相を以て同信号CLKの最適位相に決定する位相最適化部として、機能する。その意味では、MPU8は本発明の中核的な機能を実現する部分である。又、MPU8はタイマ(図示せず)を有しており、このタイマが刻む所定の時間の経過毎に、後述する位相の定期点検ないし定期調整を行う。
【0021】
9は、同期信号(水平,垂直同期信号)VSの有り無し、その周波数及び極性(図2の符号c,f参照)を検出する同期信号検出部である。即ち、同期信号検出部9は、同期信号VSの周波数(図2の符号cで与えられる時間の逆数)の計測と極性の判別とを行う。極性の判別については、同期信号VSに1周期の中で信号の高レベル期間が50%以上の場合に負極性と判別し、50%未満の場合には正極性と判別する。尚、同部9自体はIC化された既知の回路である。
【0022】
10は、デジタル映像信号V2が与える1フレーム分のデジタル映像データを表示する際の開始点と終了点(図2の符号a,b,d,e参照)を検出する映像開始終了検出部である。同部10は、映像信号のデジタル処理回路として使用されることの多い既知の回路であり、IC化されている。即ち、同部10は、▲1▼図2に示す符号a〜fで与えられる水平及び垂直同期信号の長さを、一定周波数で発振する内部発振器のクロックをカウントしてそのカウント値として計測する部分と、▲2▼レベル比較回路とを有している。
【0023】
本発明の表示装置100は、入力アナログ映像信号V0をデジタル映像信号V2に変換する際に用いるサンプリングクロック信号CLKの位相(サンプリングクロック位相)を自動的に最適化して画面の画質を最適化することに特徴がある。そこで、先ず、画面の画質の向上を図るために本発明がその基礎をおくところの、位相最適化の動作原理について、図3のタイミングチャートを用いて説明する。
【0024】
図3の(B)に示すように、図1のPC0が出力するアナログ映像信号V0は、PC0の内部でデジタル映像信号をアナログ映像信号に変換するDAC回路の動作クロック(図3(A))の変化点から、そのレベルを変化し始める。このときの時定数変化の速度は、PC0から本表示装置100の第1入力端IT1までの配線容量等によって決まる。今、映像信号取り込み側のサンプリングクロック信号CLKの位相が最適な位相にある場合には(図3(C))、図3(B)に示すように、隣り合う画素間の差分データaは大きくなる。逆に、サンプリングクロック信号CLKの位相が不適な場合には(図3(D))、上記差分データbは小さくなる。そして、この違いは、隣り合うデータ(図3(A)の画素1と画素2間のデータ)の変化が大きい映像データほど、よりはっきりと現われることになる。従って、最大の差分の絶対値のデータを使用すれば、検出精度が向上することになる。
【0025】
かかる点を踏まえて、本発明の表示装置100では、1フレーム(1画面)毎に、当該1フレーム内の隣り合う画素間のデータの差分の絶対値の中から、その最大値を画質判定データとして求めると共に、そのような最大差分データのデータ群の中で最大となるものを抽出し、かかる最大値を画質判定データとして与えるときの位相を最終的に設定すべきサンプリングクロックCLKの最適位相として決定することにしている。
【0026】
図4は、PC0から出力されるアナログ映像信号V0と表示装置100側で生成するサンプリングクロック信号CLKとの位相関係を示すタイミングチャートである。同図4中、(A)はPC0内部のサンプリングクロックを、(B)はPC0が出力する理想的なアナログ映像信号V0を、(C)は、PC0から本表示装置100までの配線容量等によって、なまった波形となったアナログ映像信号V0を、(D)はサンプリングクロック信号CLKの最適位相を、(E)は(D)のサンプリングクロック信号CLKでアナログ映像信号V0をサンプリングした上でA/D変換した後のデジタル映像信号V2を、(F)はサンプリングクロック信号CLKの調整不適切な段階での位相を、(G)は(F)のサンプリングクロック信号CLKでアナログ映像信号V0をサンプリングした上でA/D変換して得られるデジタル映像信号V2を、各々示している。但し、図4の(E)、()の波形の図示に際しては、本来はデジタル映像信号V2は数値データの信号として与えられるのではあるが、ここでは便宜上、同信号V2をアナログ信号の波形として表記している。又、図4の(C),(G)においては、ジッタの影響を表示すべく、両信号V0,V2は3本の重なり合う線で表記している。
【0027】
次に、図1の本装置100の動作について説明する。ここでは、その説明をより明瞭化させるために、表示装置100、主として既述した画質自動調整装置の部分における動作フローを機能として示す図5及び図6を図1と共に参照しつつ、説明する。
【0028】
図1及び図5の機能F1において、先ずMPU8は、両信号V9,V10に基づき、サンプリングクロック信号CLKの最適な周波数を決定し、決定した周波数の設定を指令する周波数制御信号V6を生成する。その際のサンプリングクロック信号CLK0の周波数の決定は、次の通りに行われる。即ち、MPU8は、同期信号検出部9によって検出された、同期信号判定データ信号V9が与える同期信号VSの周波数と極性、及び映像開始終了検出部10によって検出された、検出信号V10が与える映像開始点、映像終了点のデータを基にして、予めMPU8内に記憶している標準の映像信号タイミングデータより、上記周波数を決定する。ここで標準の映像信号タイミングデータとは、PC0で一般的に用いられるタイミングである。即ち、図2の符号a〜fで示す期間の標準値は、VESA(Video Electronics Standards Association)によって規定されている。このようなデータをMPU8はその内部のメモリに記憶しており、MPU8は、各検出部9,10から得られた既述のデータとメモリ中の上記タイミングデータとを比較して、最も似通っていると思われるデータを基にサンプリングクロック信号CLKの最適周波数(サンプリング周波数)を選択する。そして、MPU8は、このサンプリング周波数を得るために、クロック発生部6中の各種設定(同期信号VSに対する発生クロックCLK0の倍数、内部の発生部応答速度を決めるフィルタ常数の設定等)を行い、その設定条件を指令する周波数制御信号V6を生成する。
【0029】
次にMPU8は、信号V10に基づき画面の表示位置の最適化を行う(画面の位置合わせ機能F2)。この処理は、それ以降に行うサンプリングクロック信号CLKの位相調整処理の前提となるものである。即ち、1画面における映像の開始点及び終了点は表示している映像により変わるため、例えば画面の右半分が黒表示の場合には横方向の映像の終了点が標準の信号の半分になってしまう。このため、MPU8は、図2の期間b以外の期間a,c〜fに関する検出データを基に、正しい映像の終了点bを類推して、その位置情報を信号V4として生成し、同信号V4を表示部4へ出力する。
【0030】
次にMPU8は、クロック位相調整部5が行うサンプリングクロック信号CLK0の位相調整における位相設定を指令するための位相制御信号V5を生成する。この段階では、MPU8は、サンプリングクロック信号CLKの位相の初期値を設定するために、即ち、位相変化のステップが0の状態のサンプリングクロック信号CLKを設定するための指令を生成する(機能F3)。
【0031】
ここで、上記の位相制御信号V5の設定との関連で、クロック位相調整部5の回路構造について説明する。同部5は、位相制御信号V5によって制御される多段のトランジスタ回路より成り、サンプリングクロック信号CLK0が多段のトランジスタ回路に入力すると、各段のトランジスタ回路の出力信号が少しずつ遅延して出力される。従って、どの段のトランジスタ回路からクロック信号をサンプリングクロック信号CLKとして取り出すかによって、目的とする位相を有するサンプリングクロック信号CLKが決定される。この場合、トランジスタ一段当たりの遅延量は使用トランジスタによって決まっているので、サンプリングクロック信号CLK0の1周期当たりの調整ステップ数はサンプリングクロック周波数に依存することとなる。
【0032】
ここでは、サンプリング周波数が最大の場合に、サンプリングクロック信号CLKの1周期分が20〜30ステップから成る位相変化範囲に相当するように、1ステップ(トランジスタ回路1段)分の遅延量(所定の遅延量)を決定している。そして、合計のステップ数で与えられる位相変化量が、サンプリング周波数が最小の場合においてもサンプリングクロック信号CLK0の1周期分に相当するように、合計ステップ数を設定している。
【0033】
このように1ステップ分の遅延量とステップ合計数とが予め設定されているので、MPU8は、ADC回路部2に供給するサンプリングクロック信号CLKの位相を初期値に設定するための位相制御信号V5を生成すると共に、それ以後は、1フレーム分の画質判定データが得られる毎に、上記1ステップ分の遅延量だけサンプリングクロック信号CLKの位相を上記のステップ合計数に達するまで順次に変化させるための位相制御信号V5を生成することになる。
【0034】
次にMPU8は、生成した周波数制御信号V6及び位相制御信号V5をそれぞれクロック発生部6及びクロック位相調整部5へ出力して、サンプリングクロック信号CLKの位相最適化処理を開始する(機能F4)。
【0035】
同期信号(水平、垂直)VSの水平同期信号に基づいて、クロック発生部6はADC回路部2に供給するための最適なサンプリング周波数と初期値の位相とを有する、同期信号に同期したサンプリングクロック信号CLK0を生成・出力する。そして、クロック位相調整部5は、各信号VS,V5,CLK0を受信して、位相制御信号V5が指令する位相を有するサンプリングクロック信号CLKを生成・出力する。
【0036】
ADC回路部2は、サンプリングクロック信号CLKの入力を受けて同信号CLKの立ち上がりタイミング毎にアナログ映像信号V1をサンプリングホールドして、デジタル映像信号V2を生成・出力する(機能F5)。このとき、サンプリングクロック信号CLKの1周期分の映像データが1画面の1画素データになる。この場合の画面の映像は、サンプリングクロック位相調整処理が終了するまで(機能F5〜F8が全て終了する時点まで)は、不変である。従って、サンプリングクロック位相を変更した後の新たなサンプリングクロック信号CLKの入力に応じてA/D変換される映像データが与える画面の映像は、位相変更前のそれと常に同一である。
【0037】
画質検出部7は、変更後のデジタル映像信号V2を逐次取り込み、1フレーム(図2の(b−a)〜(d−e)で与えられる画面)内の画素データに関する画質判定データを検出し、そのデータを画質判定データ信号V7としてMPU8へ出力する(機能F5)。即ち、同部7は、画素とそれに隣り合う画素との差分の絶対値のデータを求め、それらの最大値を検出し、この最大値を当該1フレーム(当該サンプリングクロック位相)についての画質判定データとして記億し、出力する(図4の(E)のタイミングの差分a又は(G)のタイミングの差分bを参照)。具体的には、画質検出部7は、奇数番目の画素データを取り込んで同部7内のレジスタ内に格納し、次の偶数番目の画素データを取り込み且つ当該画素データから直前の上記奇数番目の画素データを差し引き(この場合、逆に奇数番目のデータから偶数番目のデータを差し引くようにしても良い)、その差分データの絶対値を同部7内のレジスタに格納する。そして、新規の差分の絶対値のデータが得られたときに、次に同部7は、その新データと内部のレジスタに記憶している直前の差分の絶対値のデータとを比較し、新規の差分の絶対値のデータがより大きければ、新規の差分の絶対値のデータをレジスタに格納していた前回の差分の絶対値のデータと置き換えてレジスタ内に記憶する。このような作業を、同部7は1フレーム分だけ続行して、最終的に当該サンプリングクロック位相での画質判定データを出力する。従って、そのような1フレーム分の処理が終了したときには、最大の差分の絶対値のデータが同部7に記憶されていることになる。
【0038】
次にMPU8は、出力信号V7が与える画質判定データ(最大の差分の絶対値のデータ)を取り込んで、同データを、このときのサンプリングクロック位相を与える位相データ(即ち、位相のステップ値のデータ)と共に、MPU8内のメモリに記憶する(機能F6)。
【0039】
次にMPU8は、サンプリングクロック位相の変化量(ステップ数)が同クロック信号CLKの1周期に相当する位相変化範囲にまで達しているか否かを判断し(機能F7)、達していないときには、1フレーム毎に、サンプリングクロック位相を1ステップだけ変化させるための位相制御信号V5の設定を行う(機能F8)。そして、MPU8は、サンプリングクロック位相を1ステップだけ変化させるように、クロック位相調整部5に対して上記信号V5を出力する。これにより、同部5は1ステップだけサンプリングクロック信号CLK0を更に遅延させ、新たなサンプリングクロック位相を有するサンプリングクロック信号CLKを生成・出力することとなり、ADC回路部2、画質検出部7及びMPU8は、次のフレームにおいて同様の処理を行う。これにより、MPU8は、次のフレームに関する、新たな画質判定データとそのときのサンプリングクロック位相のデータとを得ることになり、位相変化量がサンプリングクロック信号CLKの1周期分(約360度)に相当するに至った段階では、MPU8は、そのメモリ内に、各フレーム毎の画質判定データから成るデータ群と各画質判定データに対応する各位相データとを保有している。
【0040】
既述した通り、サンプリングクロック位相が最適になっていない場合(図4の(F)のクロック位相)には、映像データが変化する途中にあるため(図4の(C)のタイミング参照)、差分の絶対値のデータは小さくなる。
【0041】
以上述べた一連の操作が終了すると、機能F9として、MPU8は得られた各フレームの差分の絶対値のデータを互いに比較して、それらの中で最大となるデータを求め、且つそのときのサンプリングクロック位相のデータ(即ち、そのときの位相変化量を与えるステップ数のデータ)をサンプリングクロック信号CLKの最適位相値に決定し、その最適位相値のデータを与える信号V5を最終的に最適な信号V5に設定する。これにより、サンプリングクロック信号CLKの位相が最適化され、画質が最適化された画面表示を表示部において得ることができる。
【0042】
ところで、サンプリングクロック信号CLKの位相を最適値に調整していても、実際には、電気回路の各部の温度上昇によって、最適であった筈のサンプリングクロック位相が最適でなくなる場合が生じうる。
【0043】
そこで、本表示装置100においては、MPU8内のタイマ(図示せず)が所定の定期点検時間(例えば数十秒)を刻む毎に、MPU8は、既に最適値として決定され固定化されているサンプリングクロック位相を1ステップ前後に(正負の方向に)変化させ、検出データのピークが移動していないかどうか、即ち、現在のサンプリング位相が最適値を保ち続けているか否かをチェックし、上記ピークが移動しているときには、そのような位相の振り幅の中で新たにサンプリングクロック位相を調整することにしている。そのような機能が機能F10,F11である。これにより、温度等により最適なサンプリングクロック位相がずれて画質が経時劣化してしまう場合でも、サンプリングクロック位相の経時変化を温度センサを用いることなく逐次修正することができる。この場合、サンプリングクロック位相を1ステップだけ前後にふる処理は3フレーム程度で完了するため、人間の目には調整中であっても認識できない。従って、非常に高速に且つリアルタイムで位相の調整ができる。この処理を、以下、機能F10,F11に従って詳述する。
【0044】
MPU8は、その内部のタイマが刻む時間に基づき、現在時刻がサンプリングクロック位相の定期点検を行う時刻に達しているか否かを判定し(機能F10)、達していると判定したときには、MPU8は、定期的位相補正機能として、次の処理を行う(機能F11)。
【0045】
(i)現在のサンプリングクロック位相が最適値を保ち続けているかどうかの確認をするために、先ずMPU8は、現在のサンプリングクロック位相のステップ数を指令する位相制御信号(定期点検用位相制御信号と称す)V5を生成・出力して、あるフレームにおいて、そのフレームの最大の差分の絶対値のデータを画質検出部7から得る。ここではこれを、データA(定期点検用基準画質判定データと称す)とする。
【0046】
(ii)次に、MPU8は、クロック位相調整部5に、現在のサンプリングクロック位相のステップ値(最適であったサンプリングクロック位相のステップ値)よりも一つ前のサンプリングクロック位相のステップ値を指示するための第1定期点検用位相制御信号V5を出力して当該ステップ値を同部5に設定し、これにより、そのフレームの最大の差分の絶対値のデータを画質検出部7から得る。それをデータB(第1定期点検用画質判定データと称す)とする。
【0047】
(iii)次のフレームでは、MPU8は、最適であったサンプリングクロック位相のステップ値よりも一つ後のサンプリングクロック位相のステップ値を指示するための第2定期点検用位相制御信号V5を出力して、当該ステップ値をクロック位相調整部5に設定し、これにより、そのフレームの最大の差分の絶対値のデータを画質検出部7から得る。それをデータC(第2定期点検用画質判定データと称す)とする。
【0048】
(iv)このようにして得た、データA,データB,データCをMPU8は比較して、データAが最大であれば、現在のサンプリングクロック位相は最適を保っていると判断する。
【0049】
(v)データB>データA>データCならば、サンプリングクロック位相の最適点はデータB方向に移動したと判断して、MPU8は、データBが得られたときのサンプリングクロック位相のステップ値をクロック位相調整部5に設定する。
【0050】
(vi)データB>データC>データAならば、現在のサンプリングクロック位相はその最悪点にあると判断して、MPU8は、データBまたはデータCが得られたときのサンプリングクロック位相のステップ値をクロック位相調整部5に設定する。
【0051】
(vii)データC>データA>データBならば、サンプリングクロック位相の最適点はデータC方向に移動したと判断して、MPU8は、データCが得られたときのサンプリングクロック位相のステップ値をクロック位相調整部5に設定する。
【0052】
(viii)データC>データB>データAならば、サンプリングクロック位相はその最悪点にあると判断して、MPU8は、データBまたはデータCが得られたときのサンプリングクロック位相のステップ値をクロック位相調整部5に設定する。
【0053】
以上のように、MPU8は、定期点検時刻毎に、サンプリングクロック位相をフレーム単位で1ステップずつ3回変え、その時に得られる3つの最大の差分の絶対値のデータを互いに比較することで、MPU8はサンプリングクロック位相のずれを調べている。したがって、その処理時間は3フレーム分だけで済む。
【0054】
(変形例1)
上述した画質検出部7における画質判定データの検出方法では、1フレーム全体に渡って差分の絶対値のデータを求めた上で最大のものを検出しているので、もし入力映像信号V0にノイズが混入している場合には、ノイズの影響により差分の絶対値のデータが大きくなってしまい、検出データの信頼性が低下してしまう。
【0055】
そこで、上述の検出方法に代えて、1フレーム内の全差分データの全平均値を画質判定データとして用いるようにしても良い。この場合には、そのようなノイズの影響を小さくすることができる。しかし、この場合には、画質検出部7内の差分データを記憶するためのメモリ領域が少なくて済むという上述の方法の利点が失われてしまう。
【0056】
そこで、更なる変形例として、1フレーム内に特定の領域(例えば中央に横50画素、縦50画素の四角形の領域)を定め、特定の領域中の差分の絶対値のデータの平均値を求める、あるいは、1フレーム中の差分の絶対値のデータについて所定の範囲の移動平均値を求めることにより、画質判定データを得るようにしてもよい。この場合には、ノイズの影響を受けることなく、且つメモリ容量をも少なくすることができる。
【0057】
尚、ここでは、1フレーム全部の場合や1フレーム内の特定領域を「1フレーム内の所定範囲」と総称する。
【0058】
または、画質検出部7のメモリ容量削減化のために、1フレームの差分の絶対値のデータの最大値から小さい方へ順番に5〜10個程度の差分の絶対値のデータを同部7内に記憶しておき、それらのデータの平均値を以て画質判定データとしても良い。
【0059】
尚、差分の絶対値のデータの平均値を利用する場合には、最大値を利用するときと比べて差分の絶対値のデータの値が小さくならざるを得ないため、実施の形態1の場合の方法と比べて、表示映像(デジタル映像データ)の変化の少ない画面では、差分データの検出感度が落ちるという面がある。裏を返せば、この点が実施の形態1の方法の利点でもある。
【0060】
(変形例2)
実施の形態1では、フレーム単位でサンプリングクロック位相を変えて画質判定データを得ていたが、検出速度をより一層上げるために、図7に示すように、位相検出時のみ1フレームの画面を垂直方向に数分割(n分割)し、図8のブロック図に示すように、それぞれの区域(ブロック)Bm単位に画面の画質検出部71〜7nとクロック位相調整部51〜5nとを設け、各区域Bm毎に異なる位相を設定するようにしても良い。このように表示装置100Aを構成するときには、1フレーム分の映像データの処理において、数ステップの位相変化とその位相変化に対する複数の画質判定データとを一度に取得することが可能となる。
【0061】
このように本変形例では、1フレーム中の1画面をn等分し、それぞれのブロックBmに別々のクロック位相調整部51〜5nを設けて各ブロックBm毎に別々のサンプリングクロック位相のステップ数を設定可能としている。
【0062】
例えば、サンプリングクロック信号CLKの1周期の期間中に30ステップのサンプリングクロック位相を設定しているものとする。この場合、実施の形態1のようにフレーム単位でサンプリングクロック位相を1ステップずつ変更する場合には、全位相の画質判定データを得るためには30フレーム分の処理時間が必要となる。これに対して、1フレームを3ブロック(n=3)に分けた構成を採用する場合には、各ブロックの最初のサンプリングクロック位相のステップの設定を次のように行うことになる。即ち、第1ブロックB1では、サンプリングクロック位相の初期値に対して0ステップの位相変化量の設定を指令する第1位相制御信号V51をMPU8は第1ブロックB1に相当する第1クロック位相調整部51へ出力し、第2ブロックB2(図7のmが2に相当の場合)では、MPU8は、10ステップ分の位相変化量の設定を指令する第2位相制御信号V52を第2ブロックB2に相当する第2クロック位相調整部52(図8のmが2に相当)へ出力し、第3ブロックB3に関しては、MPU8は、20ステップ分の位相変化量の設定を行うべく、この設定を指令する第3位相制御信号V53を第3ブロックB3に相当する第3クロック位相調整部53(図8のnが3に該当)へ出力する。これにより、1フレーム分の映像データの開始点から第1ブロックB1における終了点までの期間内では、初期値で与えられる位相を有するサンプリングクロック信号CLKで以てサンプリングされたデジタル映像信号V2より、第1画質検出部71は第1ブロックB1内の差分の絶対値のデータの最大値を第1画質判定データ信号V71として検出し、次の第2ブロックB2の開始点からその終了点までの期間内では、上記初期値から10ステップ分だけ変化した値の位相を有するサンプリングクロック信号CLKでサンプリングされて得られたデジタル映像信号V2より、第2画質検出部72は第2ブロックB2内の隣り合う画素間の差分の絶対値のデータの最大値を第2画質判定データ信号V72として検出し、更に第3ブロックB3の開始点からその終了点までの期間内では、上記初期値から20ステップ分だけ変化した値の位相を有するサンプリングクロック信号CLKでサンプリングして得られるデジタル映像信号V2より、第3画質検出部73は第3ブロックB3内の差分の絶対値のデータの最大値を第3画質判定データ信号V73として検出する。従って、1フレーム分の処理が完了した段階で、MPU8は3個の画質判定データを一度に取得することができる。次のフレームでは、各ブロックB1〜B3におけるサンプリングクロック位相の変化量を与えるステップ数を各々、1,11,21と設定し、このような処理を繰返すことになる。このように構成するときには、全位相のステップについての画質判定データを、MPU8は10フレーム分の処理を終えた段階で取得することができ、実施の形態1の場合と比較して3倍のスピードで、最適なサンプリングクロック位相を決定するのに必要な画質判定データ取得の処理を完了することが可能となる。
【0063】
尚、本変形例に既述した変形例1を適用することも可能である。
【0064】
(変形例3)
本変形例は、実施の形態1とその変形例1,2とに適用可能な変形例である。
【0065】
既述した説明では、サンプリングクロック周波数は、同期信号検出部9による同期信号周波数と極性の検出データと、映像開始終了検出部10による検出データとを基に、予めMPU8内に記億されている標準の映像信号タイミングデータより決定している。
【0066】
しかし、両検出信号V9,V10と標準の映像信号タイミングデータとを用いることなく、MPU8はサンプリング周波数を決定することも可能である。即ち、サンプリング周波数が最適でない場合には、サンプリングクロック位相を変化した場合の差分データの前後の比較データが大きくなったり、小さくなったりする。この変動の周期はサンプリング周波数が最適値からどの程度ずれているかで決まる。そこで、MPU8は適当な初期値をサンプリング周波数として設定し、水平1ライン分の差分データの振幅の変化を観測してその周期を記憶しておき、次にサンプリング周波数を1ステップ大きく変化させて、その時の差分データの周期が前回のときよりも大きくなった場合には、更にサンプリング周波数を1ステップだけ変化させる(小さくなった場合にはサンプリング周波数の変化を小さくする方向に変える)。そして、MPU8は、このような処理を繰り返すことで、差分データの中に振幅の変化の周期が無くなる場合を検出し、このときのサンプリング周波数を最適値として決定してもよい。
【0067】
【発明の効果】
請求項1ないし5に係る各発明によれば、画面の画質を高速で自動的に最適化することができる。
【0068】
請求項に係る発明によれば、差分の絶対値のデータの最大値を以て1画面の画質判定データとしているので、差分の絶対値のデータの検出感度を高くすることができ、高精度で画質判定を行うことができる。
【0069】
請求項に係る発明によれば、アナログ映像信号にノイズが混入している場合であっても、ノイズの影響を抑制して正確に画面の画質の最適化を行うことができる。
【0070】
請求項に係る発明によれば、定期的にサンプリングクロック信号の位相の自動調整を3画面の映像データを用いて行っているので、温度センサ等を用いることなく、人の目には位相補正処理の実行が判断できない程度の高速処理で、且つリアルタイムで、温度ドリフト等による画質の経時劣化を適切に修正して常に画質を最適化なものに維持することができる。
【0071】
請求項に係る発明によれば、1画面分の処理によって複数個の画質判定データを一度に取得することができ、更なる高速処理で以て画質の最適化を達成することができる。
【図面の簡単な説明】
【図1】本発明に係る表示装置の構成の一例を示すブロック図である。
【図2】本発明における位相調整の原理を説明するためのタイミングチャートである。
【図3】本発明の表示装置における映像検出タイミングを示す図である。
【図4】本発明の表示装置の動作を示すタイミングチャートである。
【図5】本発明の表示装置の動作を示す機能図である。
【図6】本発明の表示装置の動作を示す機能図である。
【図7】本発明の実施の形態1の変形例2におけるタイミングと画面分割とを示す図である。
【図8】本発明の実施の形態1の変形例2の構成例を示すブロック図である。
【図9】従来の液晶表示装置の構成を示すブロック図である。
【符号の説明】
2 ADC回路部、4 表示部、5 クロック位相調整部、6 クロック発生部、7 画質検出部、8 MPU、V0 アナログ映像信号、V2 デジタル映像信号、V5 位相制御信号、V6 周波数制御信号、V7 画質判定データ信号。

Claims (5)

  1. (a)外部より供給される同期信号に同期したサンプリングクロック信号の周波数を設定するための周波数制御信号を生成する周波数最適化手段と、
    (b)前記サンプリングクロック信号の位相を設定するため位相制御信号を生成する位相最適化手段と、
    (c)前記同期信号,前記周波数制御信号及び前記位相制御信号を受信して、前記周波数制御信号によって決定される前記周波数及び前記位相制御信号によって決定される前記位相を有し且つ前記同期信号に同期した前記サンプリングクロック信号を生成するクロック生成手段と、
    (d)アナログ映像信号と前記サンプリングクロック信号とを受信して、前記サンプリングクロック信号のタイミングで前記アナログ映像信号をサンプリングホールドした上で前記アナログ映像信号をデジタル映像信号に変換する変換手段と、
    (e)前記デジタル映像信号を受信して、前記デジタル映像信号が与える1画面分の画質を検出して画質判定データ信号を生成する画質検出手段と、
    (f)前記画質検出手段が出力する前記画質判定データと前記画質判定データに対応した前記サンプリングクロック信号の前記位相を与える位相データとを記憶する記憶手段とを備え、
    前記位相最適化手段は、
    (b−1)前記記憶手段が前記1画面分の前記画質判定データとそれに対応する前記位相データとを記憶する毎に、前記サンプリングクロック信号の1周期に相当する位相変化範囲内で、前記位相制御信号が与える前記位相を、その初期値から所定の位相変化量だけを順次に変化させる位相制御信号変更手段と、
    (b−2)前記サンプリングクロック信号の前記位相の変化量が前記位相変化範囲に到るまでに前記記憶手段に格納されている前記1画面毎の前記画質判定データより成るデータ群の中から最大のものを抽出して、前記最大のものに対応する前記サンプリングクロック信号の前記位相を最適位相として決定すると共に、前記最適位相を与える最適位相制御信号を前記位相制御信号に最終的に決定する最適位相決定手段とを備え、
    前記画質検出手段は、前記1画面中の互いに隣り合う画素同士のデータの差分の絶対値のデータに基づき、前記画質判定データ信号を生成し、
    前記画質検出手段は、前記1画面の全範囲についての前記差分の絶対値のデータの中で、最大値のものを与えるデータ信号を前記画質判定データ信号として決定することを特徴とする、
    画質自動調整装置。
  2. (a)外部より供給される同期信号に同期したサンプリングクロック信号の周波数を設定するための周波数制御信号を生成する周波数最適化手段と、
    (b)前記サンプリングクロック信号の位相を設定するため位相制御信号を生成する位相最適化手段と、
    (c)前記同期信号,前記周波数制御信号及び前記位相制御信号を受信して、前記周波数制御信号によって決定される前記周波数及び前記位相制御信号によって決定される前記位相を有し且つ前記同期信号に同期した前記サンプリングクロック信号を生成するクロック生成手段と、
    (d)アナログ映像信号と前記サンプリングクロック信号とを受信して、前記サンプリングクロック信号のタイミングで前記アナログ映像信号をサンプリングホールドした上で前記アナログ映像信号をデジタル映像信号に変換する変換手段と、
    (e)前記デジタル映像信号を受信して、前記デジタル映像信号が与える1画面分の画質を検出して画質判定データ信号を生成する画質検出手段と、
    (f)前記画質検出手段が出力する前記画質判定データと前記画質判定データに対応した前記サンプリングクロック信号の前記位相を与える位相データとを記憶する記憶手段とを備え、
    前記位相最適化手段は、
    (b−1)前記記憶手段が前記1画面分の前記画質判定データとそれに対応する前記位相データとを記憶する毎に、前記サンプリングクロック信号の1周期に相当する位相変化範囲内で、前記位相制御信号が与える前記位相を、その初期値から所定の位相変化量だけを順次に変化させる位相制御信号変更手段と、
    (b−2)前記サンプリングクロック信号の前記位相の変化量が前記位相変化範囲に到るまでに前記記憶手段に格納されている前記1画面毎の前記画質判定データより成るデータ群の中から最大のものを抽出して、前記最大のものに対応する前記サンプリングクロック信号の前記位相を最適位相として決定すると共に、前記最適位相を与える最適位相制御信号を前記位相制御信号に最終的に決定する最適位相決定手段とを備え、
    前記位相制御信号変更手段は、
    前記1画面が複数のブロックに分割されている場合において、前記複数のブロックに属する各ブロック毎に、当該ブロックにおける前記初期値が他のブロックのそれと互いに異なる値となるように指令する前記位相制御信号を順次に生成・出力すると共に、前記位相制御信号が与える当該ブロックに関する前記位相を当該ブロックの前記初期値から前記所定の位相変化量だけを順次に変化させる手段であり、
    前記各ブロックについての位相変化量の合計は前記位相変化範囲に相当しており、
    前記画質検出手段は、前記1画面につき、前記各ブロック毎に画質を検出して、それらの検出結果を前記画質判定データ信号として生成・出力することを特徴とする、
    画質自動調整装置。
  3. (a)外部より供給される同期信号に同期したサンプリングクロック信号の周波数を設定するための周波数制御信号を生成する周波数最適化手段と、
    (b)前記サンプリングクロック信号の位相を設定するため位相制御信号を生成する位相最適化手段と、
    (c)前記同期信号,前記周波数制御信号及び前記位相制御信号を受信して、前記周波数制御信号によって決定される前記周波数及び前記位相制御信号によって決定される前記位相を有し且つ前記同期信号に同期した前記サンプリングクロック信号を生成するクロック生成手段と、
    (d)アナログ映像信号と前記サンプリングクロック信号とを受信して、前記サンプリングクロック信号のタイミングで前記アナログ映像信号をサンプリングホールドした上で前記アナログ映像信号をデジタル映像信号に変換する変換手段と、
    (e)前記デジタル映像信号を受信して、前記デジタル映像信号が与える1画面分の画質を検出して画質判定データ信号を生成する画質検出手段と、
    (f)前記画質検出手段が出力する前記画質判定データと前記画質判定データに対応した前記サンプリングクロック信号の前記位相を与える位相データとを記憶する記憶手段とを備え、
    前記位相最適化手段は、
    (b−1)前記記憶手段が前記1画面分の前記画質判定データとそれに対応する前記位相データとを記憶する毎に、前記サンプリングクロック信号の1周期に相当する位相変化範囲内で、前記位相制御信号が与える前記位相を、その初期値から所定の位相変化量だけを順次に変化させる位相制御信号変更手段と、
    (b−2)前記サンプリングクロック信号の前記位相の変化量が前記位相変化範囲に到るまでに前記記憶手段に格納されている前記1画面毎の前記画質判定データより成るデータ群の中から最大のものを抽出して、前記最大のものに対応する前記サンプリングクロック信号の前記位相を最適位相として決定すると共に、前記最適位相を与える最適位相制御信号を前記位相制御信号に最終的に決定する最適位相決定手段とを備え、
    前記画質検出手段は、前記1画面中の互いに隣り合う画素同士のデータの差分の絶対値のデータに基づき、前記画質判定データ信号を生成し、
    前記画質検出手段は、前記1画面の全範囲についての前記差分の絶対値のデータの中で、最大値から大きい順に選んだ数データの平均値を与えるデータ信号を前記画質判定データ信号として決定することを特徴とする、
    画質自動調整装置。
  4. 請求項1ないし3の何れかに記載の画質自動調整装置であって、
    (g)前記最適位相の決定後に所定の定期点検時間が経過したか否かを判定するタイマ手段と、
    (h)前記タイマ手段が前記所定の定期点検時間が経過したと判定したときには、前記最適位相に対して正負の方向にそれぞれ前記所定の位相変化量だけ変化させて得られる位相をそれぞれ指示する第1及び第2定期点検用位相制御信号を前記位相制御信号として生成・出力すると共に、その結果、前記画質検出手段が出力する前記画質判定データ信号を前記記憶手段から読出して、読出した前記画質判定データ信号に基づき新たな最適位相を決定する定期的位相補正手段とを更に備えることを特徴とする、
    画質自動調整装置。
  5. 請求項1ないしのいずれかに記載の前記画質自動調整装置と、
    前記最適位相を有する前記サンプリングクロック信号に基づき前記変換手段が前記アナログ映像信号を変換して出力する前記デジタル映像信号が与えるデジタル画像を表示する表示手段とを備えることを特徴とする、
    表示装置。
JP25794698A 1998-09-11 1998-09-11 画質自動調整装置及び表示装置 Expired - Lifetime JP3586116B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25794698A JP3586116B2 (ja) 1998-09-11 1998-09-11 画質自動調整装置及び表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP25794698A JP3586116B2 (ja) 1998-09-11 1998-09-11 画質自動調整装置及び表示装置
US09/245,416 US6097444A (en) 1998-09-11 1999-02-05 Automatic image quality adjustment device adjusting phase of sampling clock for analog video signal to digital video signal conversion

Publications (2)

Publication Number Publication Date
JP2000089709A JP2000089709A (ja) 2000-03-31
JP3586116B2 true JP3586116B2 (ja) 2004-11-10

Family

ID=17313419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25794698A Expired - Lifetime JP3586116B2 (ja) 1998-09-11 1998-09-11 画質自動調整装置及び表示装置

Country Status (2)

Country Link
US (1) US6097444A (ja)
JP (1) JP3586116B2 (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19751719A1 (de) * 1997-11-21 1999-05-27 Thomson Brandt Gmbh Signalverarbeitungsverfahren für ein analoges Bildsignal
JP3722628B2 (ja) * 1998-10-20 2005-11-30 株式会社日立製作所 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置
JP3644838B2 (ja) * 1999-03-04 2005-05-11 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
JP4612758B2 (ja) * 1999-03-26 2011-01-12 キヤノン株式会社 映像信号処理装置
US6693628B1 (en) * 1999-03-26 2004-02-17 Fujitsu Siemens Computers Gmbh Method and device for monitoring a setting of a phase in flat screens
WO2000058936A1 (de) * 1999-03-26 2000-10-05 Fujitsu Siemens Computers Gmbh Verfahren und einrichtung zum nachstellen der phase bei flachbildschirmen
DE19913917C2 (de) * 1999-03-26 2001-01-25 Pcs Gmbh & Co Kg Verfahren und Einrichtung zum Abgleich der Phase bei Flachbildschirmen
JP2000298447A (ja) * 1999-04-12 2000-10-24 Nec Shizuoka Ltd 画素同期回路
US6633288B2 (en) * 1999-09-15 2003-10-14 Sage, Inc. Pixel clock PLL frequency and phase optimization in sampling of video signals for high quality image display
JP4366808B2 (ja) * 2000-01-31 2009-11-18 ソニー株式会社 タイミングエラー検出回路および復調回路とその方法
JP2001356729A (ja) * 2000-06-15 2001-12-26 Nec Mitsubishi Denki Visual Systems Kk 画像表示装置
JP3664231B2 (ja) * 2000-08-09 2005-06-22 日本電気株式会社 カラー画像処理装置
KR100393068B1 (ko) * 2001-07-13 2003-07-31 삼성전자주식회사 액정 디스플레이 시스템의 샘플링 클록신호의 위상 제어장치 및 방법
DE10136677A1 (de) * 2001-07-27 2003-02-13 Harman Becker Automotive Sys Verfahren und Anordnung zur Umwandlung analoger Bildsignale in digitale Bildsignale
US7091996B2 (en) * 2001-09-20 2006-08-15 Genesis Microchip Corporation Method and apparatus for automatic clock synchronization of an analog signal to a digital display
US7034815B2 (en) * 2001-09-20 2006-04-25 Genesis Microchip Inc. Method and apparatus for synchronizing an analog video signal to an LCD monitor
US7019764B2 (en) * 2001-09-20 2006-03-28 Genesis Microchip Corporation Method and apparatus for auto-generation of horizontal synchronization of an analog signal to digital display
US6922188B2 (en) * 2001-09-20 2005-07-26 Genesis Microchip Inc. Method and apparatus for auto-generation of horizontal synchronization of an analog signal to a digital display
US7009628B2 (en) * 2001-09-20 2006-03-07 Genesis Microchip Inc. Method and apparatus for auto-generation of horizontal synchronization of an analog signal to a digital display
AU2002366986A1 (en) * 2001-12-27 2003-07-30 Oplus Technologies Ltd. Fine tuning a sampling clock of analog signals having digital information for optimal digital display
US6654066B1 (en) * 2002-09-16 2003-11-25 National Semiconductor Corporation High-speed flat-panel display interface
DE10254469B4 (de) * 2002-11-21 2004-12-09 Sp3D Chip Design Gmbh Verfahren und Vorrichtung zur Bestimmung einer Frequenz für die Abtastung analoger Bilddaten
TWI220098B (en) * 2003-05-14 2004-08-01 Delta Electronics Inc Phase adjusting method for analog/digital video signal conversion
JP4838498B2 (ja) * 2003-05-21 2011-12-14 キヤノン株式会社 表示装置
US7120814B2 (en) * 2003-06-30 2006-10-10 Raytheon Company System and method for aligning signals in multiple clock systems
US8125410B2 (en) * 2003-08-07 2012-02-28 Panasonic Corporation Plasma display having latch failure detecting function
DE10347036A1 (de) * 2003-10-09 2005-05-04 Siemens Ag Anordnung mit einem Panel eines Flachbildschirms
JP2005173395A (ja) * 2003-12-12 2005-06-30 Pioneer Electronic Corp 表示制御装置及び表示制御方法等
US7421049B2 (en) * 2004-04-29 2008-09-02 Analog Devices, Inc. Apparatus and method for automated determination of sampling phase of an analog video signal
US7474724B1 (en) * 2004-10-13 2009-01-06 Cirrus Logic, Inc. Method and system for video-synchronous audio clock generation from an asynchronously sampled video signal
KR100564639B1 (ko) * 2004-11-06 2006-03-21 삼성전자주식회사 디스플레이 상태 조절용 기능블록 및 조절방법
US7502076B2 (en) * 2005-04-28 2009-03-10 Texas Instruments Incorporated Method and apparatus for a digital display
US7825990B2 (en) * 2005-06-03 2010-11-02 Texas Instruments Incorporated Method and apparatus for analog graphics sample clock frequency offset detection and verification
US7733424B2 (en) * 2005-06-03 2010-06-08 Texas Instruments Incorporated Method and apparatus for analog graphics sample clock frequency verification
DE102005055543A1 (de) * 2005-11-18 2007-05-31 Micronas Gmbh Verfahren zum Einstellen von Abtast-Zeitpunkten eines Abtasttakts in einem Bildsignal-Abtastsystem bzw. Schaltung zum Durchführen eines solchen Verfahrens
CN100551086C (zh) 2005-12-08 2009-10-14 中兴通讯股份有限公司 一种测试图像时延的系统和方法
TWI347092B (en) * 2006-04-11 2011-08-11 Realtek Semiconductor Corp Methods for adjusting sampling clock of sampling circuit and related apparatuses
JP4182124B2 (ja) 2006-06-30 2008-11-19 Necディスプレイソリューションズ株式会社 画像表示装置、ドットクロック位相調整回路及びクロック位相調整方法
US20080174573A1 (en) * 2007-01-24 2008-07-24 Monahan Charles T Method and System for PC Monitor Phase Locking In Changing Content Environments
DE102007008683A1 (de) * 2007-02-20 2008-08-21 Micronas Gmbh Vorrichtung und Verfahren zum Einstellen eines Abtasttaktes für breitbandige analoge Videosignale
US8031773B2 (en) * 2007-08-28 2011-10-04 Princeton Technology Corporation Image processing apparatus
TW200930074A (en) * 2007-12-28 2009-07-01 Novatek Microelectronics Corp Apparatus and method for receiving video signal
JP2009182779A (ja) 2008-01-31 2009-08-13 Nec Electronics Corp 信号処理方法及び回路
JP5088174B2 (ja) * 2008-02-28 2012-12-05 富士通株式会社 復調回路
US20090256829A1 (en) * 2008-04-11 2009-10-15 Bing Ouyang System and Method for Detecting a Sampling Frequency of an Analog Video Signal
CN101989417B (zh) * 2009-08-05 2013-01-02 承景科技股份有限公司 于数字视讯系统中自动校正取样时钟的方法及系统
JP2011164356A (ja) * 2010-02-09 2011-08-25 Canon Inc 表示装置および表示方法
US20140347334A1 (en) * 2011-09-15 2014-11-27 Sharp Kabushiki Kaisha Display device, production method for display device, and production device for display device
US9049491B2 (en) * 2012-08-30 2015-06-02 Maxlinear, Inc. Method and system for power management in a frequency division multiplexed network
CN103413512B (zh) * 2013-07-24 2015-10-21 京东方科技集团股份有限公司 显示器同步信号检测方法及检测装置、显示器
US10134349B2 (en) 2016-12-02 2018-11-20 Apple Inc. Display interference mitigation systems and methods
TWI656743B (zh) * 2017-10-19 2019-04-11 創意電子股份有限公司 取樣相位調整裝置及其調整方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01163070A (en) * 1987-12-21 1989-06-27 Seiko Epson Corp Printer
JPH07219485A (ja) * 1994-02-07 1995-08-18 Toshiba Corp 液晶表示装置
US5978041A (en) * 1994-10-24 1999-11-02 Hitachi, Ltd. Image display system
JP3673303B2 (ja) * 1995-07-27 2005-07-20 株式会社日立製作所 映像信号処理装置

Also Published As

Publication number Publication date
US6097444A (en) 2000-08-01
JP2000089709A (ja) 2000-03-31

Similar Documents

Publication Publication Date Title
KR101139667B1 (ko) 고체 촬상 장치
JP2005354749A (ja) 最適同期利得因子を決定する方法
US8169499B2 (en) Solid-state image pick-up device, data transmission method, and image pickup apparatus
US20100013953A1 (en) Imaging apparatus and flicker detection method
JP3220023B2 (ja) 液晶表示装置
US7026969B2 (en) Analog-to-digital converting apparatus for processing a plurality of analog input signals at high rate and display device using the same
JP4195197B2 (ja) パイプライン式ディジタル・ビデオ・キャプチャの間に放電灯からのフリッカ効果を低減するための方法および装置
EP1339227B1 (en) Image pickup apparatus
US7859583B2 (en) Solid-state image capture device, analog/digital conversion method for solid state image capture device, and image capture device
US20070126909A1 (en) Solid-state image-pickup device, method of driving solid-state image-pickup device and image-pickup apparatus
US4989082A (en) Image processing system for comparing a test article with a master article to determine that an object is correctly located on the test article
US7242397B2 (en) Display device
US20040165084A1 (en) Flicker detecting method and flicker detecting apparatus
US6819117B2 (en) PICA system timing measurement & calibration
US7796239B2 (en) Ranging apparatus and ranging method
DE10215525B4 (de) Bildgebende Vorrichtung und Signalverarbeitungsverfahren für diese
JP2520581B2 (ja) ビデオカメラ
KR20060050215A (ko) 데이터 처리 방법, 데이터 처리 장치, 물리량 분포 검지용반도체 장치 및 전자 장치
KR101950396B1 (ko) 촬상장치 및 촬상방법
US6700570B2 (en) Image display apparatus
EP1058234B1 (en) Video signal processor
US6924796B1 (en) Dot-clock adjustment method and apparatus for a display device, determining correctness of dot-clock frequency from variations in an image characteristic with respect to dot-clock phase
US8520110B2 (en) Solid-state imaging device, driving control method, and imaging apparatus
US4642694A (en) Television video signal A/D converter
KR19980079216A (ko) 도트 클럭 재생 방법 및 이를 이용한 도트 클럭 재생 장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040805

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070813

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100813

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120813

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120813

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120813

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 9

EXPY Cancellation because of completion of term