JP3586116B2 - 画質自動調整装置及び表示装置 - Google Patents
画質自動調整装置及び表示装置 Download PDFInfo
- Publication number
- JP3586116B2 JP3586116B2 JP25794698A JP25794698A JP3586116B2 JP 3586116 B2 JP3586116 B2 JP 3586116B2 JP 25794698 A JP25794698 A JP 25794698A JP 25794698 A JP25794698 A JP 25794698A JP 3586116 B2 JP3586116 B2 JP 3586116B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- image quality
- signal
- data
- sampling clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
- H04N17/04—Diagnosis, testing or measuring for television systems or their details for receivers
- H04N17/045—Self-contained testing apparatus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
Description
【０００１】
【発明の属する技術分野】
この発明は、パーソナルコンピュータやワークステーション等が出力するアナログ映像信号をデジタル映像信号に変換して表示する表示装置に関するものであり、特に、画面の画質を自動的に最適に調整するための技術に関する。本発明は、例えば液晶表示装置に代表される、デジタル画像を表示可能なフラットディスプレイ装置への適用に好適な技術である。
【０００２】
【従来の技術】
図９は、特開平７−２１９４８５号公報に開示された従来の液晶表示装置の構成を示すブロック図である。同装置は、パーソナルコンピュータ等が出力する映像出力信号をサンプリングして画像を液晶パネルに表示する。次に、同装置の動作について説明する。
【０００３】
図９において、一定の位相のサンプリングによって、第１のフレーム内の少なくとも所定の部分の画素データを第１メモリに格納する。次に、この第１のフレームからｎフレームだけ経過したフレームを第２のフレームと定義し、この第２のフレームの上記第１のフレームと同一部分の画素データを上記位相でサンプリングし、サンプリングした当該画素データと第１のフレームの上記画素データとを比較回路において比較し、同回路は両者が概ね一致しているか否かを水平走査線毎に判断する。そして、コントローラは、比較回路が出力する比較結果に基づき、概ね一致している水平走査線数を計数する。以上の処理を、コントローラはサンプリング位相を変化させながら繰り返し行い、この計数値とその時のサンプリング位相を第２のメモリに格納する。そして、コントローラは、第２のメモリに格納した結果を比較することで、ｎフレーム後の所定部分の画素データが第１フレーム内の所定部分の画素データと概ね一致している水平走査線の数が最も多いときのサンプリング位相を抽出し、その抽出サンプリング位相をサンプリングクロックの最適な位相として映像信号の表示に用いる。これにより、サンプリング位相を画素のほぼ中央付近に自動的に設定することが可能となり、適切なサンプリングを実行することができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の液晶表示装置においては、位相の一致を判定する動作に先立って、映像信号の取り込み位置を手動で調整する必要がある。
【０００５】
加えて、従来の液晶表示装置においては、位相の一致を判定する手段として、あるフレームの所定の部分の画素データとｎフレーム経過後の前記所定の部分に対応する画素データとを比較する方式を採用しているため、入力映像信号にノイズが重畳している場合や、パーソナルコンピュータの出力が安定していない場合などにおいては、最適な位相の検出が困難となる。
【０００６】
更に、従来の液晶表示装置においては、定期的な自動調整が何ら考慮されていないため、パーソナルコンピュータ側または本装置のサンプリングクロック発生回路などの温度ドリフト等によってサンプリングクロックの位相が変化する場合に当該位相の変化に対応できないという問題点がある。仮に、従来の液晶表示装置において定期的な自動調整を行うものとしても、そのときに上記の方式を採用する限りにおいては、位相の調整を行っている間はｎフレーム分毎にサンプリング位相を動かしているため、その調整期間中に正常な画面が出力されないという問題点がある。
【０００７】
更に従来の液晶表示装置では、走査線数の計測値を計測する毎にｎフレーム分の映像データを使っているので、最終的に判定を行うために要する処理時間が長くなるという問題点も生じている。
【０００８】
このような問題点は図９に例示した液晶表示装置に限るものではなく、同様な方式を採用してアナログ映像信号をデジタル映像信号に変換してデジタル画像を表示する装置にも当てはまるものである。
【０００９】
この発明は上記の問題点を解消するためになされたものであり、画質調整をユーザーが手動で行うことなく、また温度ドリフトによるクロックの位相ずれの影響を受けることなく、更には自動調整中の画面の画質劣化を招くことも無く、従来装置よりも高速で画質調整を自動的に行い得る表示装置を提供することを目的としている。
【００１２】
【課題を解決するための手段】
請求項１に係る発明は、画質自動調節装置であって、（ａ）外部より供給される同期信号に同期したサンプリングクロック信号の周波数を設定するための周波数制御信号を生成する周波数最適化手段と、（ｂ）前記サンプリングクロック信号の位相を設定するため位相制御信号を生成する位相最適化手段と、（ｃ）前記同期信号，前記周波数制御信号及び前記位相制御信号を受信して、前記周波数制御信号によって決定される前記周波数及び前記位相制御信号によって決定される前記位相を有し且つ前記同期信号に同期した前記サンプリングクロック信号を生成するクロック生成手段と、（ｄ）アナログ映像信号と前記サンプリングクロック信号とを受信して、前記サンプリングクロック信号のタイミングで前記アナログ映像信号をサンプリングホールドした上で前記アナログ映像信号をデジタル映像信号に変換する変換手段と、（ｅ）前記デジタル映像信号を受信して、前記デジタル映像信号が与える１画面分の画質を検出して画質判定データ信号を生成する画質検出手段と、（ｆ）前記画質検出手段が出力する前記画質判定データと前記画質判定データに対応した前記サンプリングクロック信号の前記位相を与える位相データとを記憶する記憶手段とを備え、前記位相最適化手段は、（ｂ−１）前記記憶手段が前記１画面分の前記画質判定データとそれに対応する前記位相データとを記憶する毎に、前記サンプリングクロック信号の１周期に相当する位相変化範囲内で、前記位相制御信号が与える前記位相を、その初期値から所定の位相変化量だけを順次に変化させる位相制御信号変更手段と、（ｂ−２）前記サンプリングクロック信号の前記位相の変化量が前記位相変化範囲に到るまでに前記記憶手段に格納されている前記１画面毎の前記画質判定データより成るデータ群の中から最大のものを抽出して、前記最大のものに対応する前記サンプリングクロック信号の前記位相を最適位相として決定すると共に、前記最適位相を与える最適位相制御信号を前記位相制御信号に最終的に決定する最適位相決定手段とを備え、前記画質検出手段は、前記１画面中の互いに隣り合う画素同士のデータの差分の絶対値のデータに基づき、前記画質判定データ信号を生成し、前記画質検出手段は、前記１画面の全範囲についての前記差分の絶対値のデータの中で、最大値のものを与えるデータ信号を前記画質判定データ信号として決定することを特徴とする。
【００１５】
請求項４に係る発明は、請求項１ないし３の何れかに記載の画質自動調整装置であって、（ｇ）前記最適位相の決定後に所定の定期点検時間が経過したか否かを判定するタイマ手段と、（ｈ）前記タイマ手段が前記所定の定期点検時間が経過したと判定したときには、前記最適位相に対して正負の方向にそれぞれ前記所定の位相変化量だけ変化させて得られる位相をそれぞれ指示する第１及び第２定期点検用位相制御信号を前記位相制御信号として生成・出力すると共に、その結果、前記画質検出手段が出力する前記画質判定データ信号を前記記憶手段から読出して、読出した前記画質判定データ信号に基づき新たな最適位相を決定する定期的位相補正手段とを更に備えることを特徴とする。
【００１６】
請求項２に係る発明は、画質自動調整装置であって、（ａ）外部より供給される同期信号に同期したサンプリングクロック信号の周波数を設定するための周波数制御信号を生成する周波数最適化手段と、（ｂ）前記サンプリングクロック信号の位相を設定するため位相制御信号を生成する位相最適化手段と、（ｃ）前記同期信号，前記周波数制御信号及び前記位相制御信号を受信して、前記周波数制御信号によって決定される前記周波数及び前記位相制御信号によって決定される前記位相を有し且つ前記同期信号に同期した前記サンプリングクロック信号を生成するクロック生成手段と、（ｄ）アナログ映像信号と前記サンプリングクロック信号とを受信して、前記サンプリングクロック信号のタイミングで前記アナログ映像信号をサンプリングホールドした上で前記アナログ映像信号をデジタル映像信号に変換する変換手段と、（ｅ）前記デジタル映像信号を受信して、前記デジタル映像信号が与える１画面分の画質を検出して画質判定データ信号を生成する画質検出手段と、（ｆ）前記画質検出手段が出力する前記画質判定データと前記画質判定データに対応した前記サンプリングクロック信号の前記位相を与える位相データとを記憶する記憶手段とを備え、前記位相最適化手段は、（ｂ−１）前記記憶手段が前記１画面分の前記画質判定データとそれに対応する前記位相データとを記憶する毎に、前記サンプリングクロック信号の１周期に相当する位相変化範囲内で、前記位相制御信号が与える前記位相を、その初期値から所定の位相変化量だけを順次に変化させる位相制御信号変更手段と、（ｂ−２）前記サンプリングクロック信号の前記位相の変化量が前記位相変化範囲に到るまでに前記記憶手段に格納されている前記１画面毎の前記画質判定データより成るデータ群の中から最大のものを抽出して、前記最大のものに対応する前記サンプリングクロック信号の前記位相を最適位相として決定すると共に、前記最適位相を与える最適位相制御信号を前記位相制御信号に最終的に決定する最適位相決定手段とを備え、前記位相制御信号変更手段は、前記１画面が複数のブロックに分割されている場合において、前記複数のブロックに属する各ブロック毎に、当該ブロックにおける前記初期値が他のブロックのそれと互いに異なる値となるように指令する前記位相制御信号を順次に生成・出力すると共に、前記位相制御信号が与える当該ブロックに関する前記位相を当該ブロックの前記初期値から前記所定の位相変化量だけを順次に変化させる手段であり、前記各ブロックについての位相変化量の合計は前記位相変化範囲に相当しており、前記画質検出手段は、前記１画面につき、前記各ブロック毎に画質を検出して、それらの検出結果を前記画質判定データ信号として生成・出力することを特徴とする。
【００１７】
請求項３に係る発明は、画質自動調整装置であって、（ａ）外部より供給される同期信号に同期したサンプリングクロック信号の周波数を設定するための周波数制御信号を生成する周波数最適化手段と、（ｂ）前記サンプリングクロック信号の位相を設定するため位相制御信号を生成する位相最適化手段と、（ｃ）前記同期信号，前記周波数制御信号及び前記位相制御信号を受信して、前記周波数制御信号によって決定される前記周波数及び前記位相制御信号によって決定される前記位相を有し且つ前記同期信号に同期した前記サンプリングクロック信号を生成するクロック生成手段と、（ｄ）アナログ映像信号と前記サンプリングクロック信号とを受信して、前記サンプリングクロック信号のタイミングで前記アナログ映像信号をサンプリングホールドした上で前記アナログ映像信号をデジタル映像信号に変換する変換手段と、（ｅ）前記デジタル映像信号を受信して、前記デジタル映像信号が与える１画面分の画質を検出して画質判定データ信号を生成する画質検出手段と、（ｆ）前記画質検出手段が出力する前記画質判定データと前記画質判定データに対応した前記サンプリングクロック信号の前記位相を与える位相データとを記憶する記憶手段とを備え、前記位相最適化手段は、（ｂ−１）前記記憶手段が前記１画面分の前記画質判定データとそれに対応する前記位相データとを記憶する毎に、前記サンプリングクロック信号の１周期に相当する位相変化範囲内で、前記位相制御信号が与える前記位相を、その初期値から所定の位相変化量だけを順次に変化させる位相制御信号変更手段と、（ｂ−２）前記サンプリングクロック信号の前記位相の変化量が前記位相変化範囲に到るまでに前記記憶手段に格納されている前記１画面毎の前記画質判定データより成るデータ群の中から最大のものを抽出して、前記最大のものに対応する前記サンプリングクロック信号の前記位相を最適位相として決定すると共に、前記最適位相を与える最適位相制御信号を前記位相制御信号に最終的に決定する最適位相決定手段とを備え、前記画質検出手段は、前記１画面中の互いに隣り合う画素同士のデータの差分の絶対値のデータに基づき、前記画質判定データ信号を生成し、前記画質検出手段は、前記１画面の全範囲についての前記差分の絶対値のデータの中で、最大値から大きい順に選んだ数データの平均値を与えるデータ信号を前記画質判定データ信号として決定することを特徴とする。
【００１８】
請求項５に係る発明は、表示装置において、請求項１ないし４のいずれかに記載の前記画質自動調整装置と、前記最適位相を有する前記サンプリングクロック信号に基づき前記変換手段が前記アナログ映像信号を変換して出力する前記デジタル映像信号が与えるデジタル画像を表示する表示手段とを備えることを特徴とする。
【００１９】
【発明の実施の形態】
（実施の形態１）
図１は、この発明に係る表示装置の構成の一例を示すブロック図である。同図１において、後述する各部２，５〜１０は画質自動調整装置に該当している。以下、図１中の各参照符号は次のものを示す。
【００２０】
即ち、０は外部のパーソナルコンピュータ（以下、ＰＣと称す）であり、ＰＣ０はその内部でデジタル映像信号をアナログ映像信号Ｖ０にＤ／Ａ変換した上で、同信号Ｖ０を同期信号ＶＳと共に本表示装置１００へ出力する。同装置１００は、第１及び第２入力端子ＩＴ１，ＩＴ２のそれぞれにおいて、外部から供給される上記信号Ｖ０，ＶＳを受信する。１は、アナログ映像信号Ｖ０を後述のＡＤＣ回路部２の入力に最適なレベルにまで増幅する映像信号増幅部である。２は、アナログ映像信号Ｖ１をデジタル映像信号Ｖ２に変換するアナログ−デジタル変換器（以下、ＡＤＣ回路部と称す）である。即ち、ＡＤＣ回路部２は、本装置１００内部で生成するサンプリングクロック信号ＣＬＫの立上がりタイミング（立下がりタイミングでも可）でアナログ映像信号Ｖ１をサンプリングホールドし、サンプリングホールドした１画素分の映像信号をデジタル値に変換する変換部である。３はデジタル画像の拡大縮小、γ補正等を行うデジタル映像処理部であり、４は、例えば液晶表示装置やプラズマディスプレイパネル装置や電界発光ディスプレイ装置等のフラットディスプレイパネル装置で構成された、デジタル画像を表示するための表示部である。６は、同期信号ＶＳ中の水平同期信号に同期した、任意の周波数と初期位相とを有するサンプリングクロック信号ＣＬＫ０を生成するクロック発生部である。又、５は、クロック発生部６で生成・出力するサンプリングクロック信号ＣＬＫ０の水平同期信号に対する位相を任意に変えられるクロック位相調整部である。両部５，６は、後述するＭＰＵ８が生成・出力する周波数制御信号Ｖ６及び位相制御信号Ｖ５並びに同期信号ＶＳを受信して、上記信号Ｖ６が指示する周波数及び上記信号Ｖ５が指示する位相を有する、同期信号ＶＳに同期したサンプリングクロック信号ＣＬＫを生成するクロック生成部をなしており、両者５，６は共にＩＣ化されている。７はデジタル映像信号Ｖ２を受信し、同信号Ｖ２が与える１画面分の画質（１フレーム内の全画素データの画質）を検出してその画質を判定する画質判定データを生成する、画質検出部である。即ち、同部７は、１画面中に属する、画素と当該画素に隣り合う別の画素との差分の絶対値のデータに基づき、画質判定データ信号Ｖ７を生成する。特にここでは、１画面の全範囲について上記差分の絶対値のデータを求め、それらの絶対値のデータ中で最大値を与えるデータ信号を以て画質判定データ信号Ｖ７としている。従って、同部７はデジタル映像データの水平方向に隣り合う画素同士のデータの差分の絶対値の最大値を検出する部分であり、同部７は差分器とレジスタとを備えており、ＡＳＩＣ化されている。８は、本装置１００の各部への初期値の設定、周波数及び位相の検出判定、表示部４の画面の位置合わせなど、回路動作の全体を制御するＭＰＵ（マイクロコンピュータ）であり、図示しないメモリを、各種の信号Ｖ２，Ｖ５〜Ｖ７，Ｖ９，Ｖ１０が与えるデータを格納するための記憶部として有している。特にＭＰＵ８は、１）信号Ｖ９，Ｖ１０に基づきサンプリングクロック信号ＣＬＫ０の周波数を設定するための周波数制御信号Ｖ６を生成・出力する周波数最適化部、２）１フレーム毎に画質検出部７が出力する画質判定データと、そのときのサンプリングクロック信号ＣＬＫの位相を与える位相データとを記憶する記憶部（上記のメモリの一部に該当）、及び３）サンプリングクロック信号ＣＬＫの位相を、その初期値から、同信号ＣＬＫの１周期に相当する範囲までに渡って、所定の位相変化量である１ステップずつ順次に変更することで、サンプリングクロック信号ＣＬＫの位相を設定するための位相制御信号Ｖ５を生成・出力すると共に、その後、得られた上記の画質判定データより成るデータ群の中から最大のものを抽出して、当該最大のものに対応するサンプリングクロック信号ＣＬＫの位相を以て同信号ＣＬＫの最適位相に決定する位相最適化部として、機能する。その意味では、ＭＰＵ８は本発明の中核的な機能を実現する部分である。又、ＭＰＵ８はタイマ（図示せず）を有しており、このタイマが刻む所定の時間の経過毎に、後述する位相の定期点検ないし定期調整を行う。
【００２１】
９は、同期信号（水平，垂直同期信号）ＶＳの有り無し、その周波数及び極性（図２の符号ｃ，ｆ参照）を検出する同期信号検出部である。即ち、同期信号検出部９は、同期信号ＶＳの周波数（図２の符号ｃで与えられる時間の逆数）の計測と極性の判別とを行う。極性の判別については、同期信号ＶＳに１周期の中で信号の高レベル期間が５０％以上の場合に負極性と判別し、５０％未満の場合には正極性と判別する。尚、同部９自体はＩＣ化された既知の回路である。
【００２２】
１０は、デジタル映像信号Ｖ２が与える１フレーム分のデジタル映像データを表示する際の開始点と終了点（図２の符号ａ，ｂ，ｄ，ｅ参照）を検出する映像開始終了検出部である。同部１０は、映像信号のデジタル処理回路として使用されることの多い既知の回路であり、ＩＣ化されている。即ち、同部１０は、▲１▼図２に示す符号ａ〜ｆで与えられる水平及び垂直同期信号の長さを、一定周波数で発振する内部発振器のクロックをカウントしてそのカウント値として計測する部分と、▲２▼レベル比較回路とを有している。
【００２３】
本発明の表示装置１００は、入力アナログ映像信号Ｖ０をデジタル映像信号Ｖ２に変換する際に用いるサンプリングクロック信号ＣＬＫの位相（サンプリングクロック位相）を自動的に最適化して画面の画質を最適化することに特徴がある。そこで、先ず、画面の画質の向上を図るために本発明がその基礎をおくところの、位相最適化の動作原理について、図３のタイミングチャートを用いて説明する。
【００２４】
図３の（Ｂ）に示すように、図１のＰＣ０が出力するアナログ映像信号Ｖ０は、ＰＣ０の内部でデジタル映像信号をアナログ映像信号に変換するＤＡＣ回路の動作クロック（図３（Ａ））の変化点から、そのレベルを変化し始める。このときの時定数変化の速度は、ＰＣ０から本表示装置１００の第１入力端ＩＴ１までの配線容量等によって決まる。今、映像信号取り込み側のサンプリングクロック信号ＣＬＫの位相が最適な位相にある場合には（図３（Ｃ））、図３（Ｂ）に示すように、隣り合う画素間の差分データａは大きくなる。逆に、サンプリングクロック信号ＣＬＫの位相が不適な場合には（図３（Ｄ））、上記差分データｂは小さくなる。そして、この違いは、隣り合うデータ（図３（Ａ）の画素１と画素２間のデータ）の変化が大きい映像データほど、よりはっきりと現われることになる。従って、最大の差分の絶対値のデータを使用すれば、検出精度が向上することになる。
【００２５】
かかる点を踏まえて、本発明の表示装置１００では、１フレーム（１画面）毎に、当該１フレーム内の隣り合う画素間のデータの差分の絶対値の中から、その最大値を画質判定データとして求めると共に、そのような最大差分データのデータ群の中で最大となるものを抽出し、かかる最大値を画質判定データとして与えるときの位相を最終的に設定すべきサンプリングクロックＣＬＫの最適位相として決定することにしている。
【００２６】
図４は、ＰＣ０から出力されるアナログ映像信号Ｖ０と表示装置１００側で生成するサンプリングクロック信号ＣＬＫとの位相関係を示すタイミングチャートである。同図４中、（Ａ）はＰＣ０内部のサンプリングクロックを、（Ｂ）はＰＣ０が出力する理想的なアナログ映像信号Ｖ０を、（Ｃ）は、ＰＣ０から本表示装置１００までの配線容量等によって、なまった波形となったアナログ映像信号Ｖ０を、（Ｄ）はサンプリングクロック信号ＣＬＫの最適位相を、（Ｅ）は（Ｄ）のサンプリングクロック信号ＣＬＫでアナログ映像信号Ｖ０をサンプリングした上でＡ／Ｄ変換した後のデジタル映像信号Ｖ２を、（Ｆ）はサンプリングクロック信号ＣＬＫの調整不適切な段階での位相を、（Ｇ）は（Ｆ）のサンプリングクロック信号ＣＬＫでアナログ映像信号Ｖ０をサンプリングした上でＡ／Ｄ変換して得られるデジタル映像信号Ｖ２を、各々示している。但し、図４の（Ｅ）、（Ｇ）の波形の図示に際しては、本来はデジタル映像信号Ｖ２は数値データの信号として与えられるのではあるが、ここでは便宜上、同信号Ｖ２をアナログ信号の波形として表記している。又、図４の（Ｃ），（Ｇ）においては、ジッタの影響を表示すべく、両信号Ｖ０，Ｖ２は３本の重なり合う線で表記している。
【００２７】
次に、図１の本装置１００の動作について説明する。ここでは、その説明をより明瞭化させるために、表示装置１００、主として既述した画質自動調整装置の部分における動作フローを機能として示す図５及び図６を図１と共に参照しつつ、説明する。
【００２８】
図１及び図５の機能Ｆ１において、先ずＭＰＵ８は、両信号Ｖ９，Ｖ１０に基づき、サンプリングクロック信号ＣＬＫの最適な周波数を決定し、決定した周波数の設定を指令する周波数制御信号Ｖ６を生成する。その際のサンプリングクロック信号ＣＬＫ０の周波数の決定は、次の通りに行われる。即ち、ＭＰＵ８は、同期信号検出部９によって検出された、同期信号判定データ信号Ｖ９が与える同期信号ＶＳの周波数と極性、及び映像開始終了検出部１０によって検出された、検出信号Ｖ１０が与える映像開始点、映像終了点のデータを基にして、予めＭＰＵ８内に記憶している標準の映像信号タイミングデータより、上記周波数を決定する。ここで標準の映像信号タイミングデータとは、ＰＣ０で一般的に用いられるタイミングである。即ち、図２の符号ａ〜ｆで示す期間の標準値は、ＶＥＳＡ（Ｖｉｄｅｏ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｔａｎｄａｒｄｓ Ａｓｓｏｃｉａｔｉｏｎ）によって規定されている。このようなデータをＭＰＵ８はその内部のメモリに記憶しており、ＭＰＵ８は、各検出部９，１０から得られた既述のデータとメモリ中の上記タイミングデータとを比較して、最も似通っていると思われるデータを基にサンプリングクロック信号ＣＬＫの最適周波数（サンプリング周波数）を選択する。そして、ＭＰＵ８は、このサンプリング周波数を得るために、クロック発生部６中の各種設定（同期信号ＶＳに対する発生クロックＣＬＫ０の倍数、内部の発生部応答速度を決めるフィルタ常数の設定等）を行い、その設定条件を指令する周波数制御信号Ｖ６を生成する。
【００２９】
次にＭＰＵ８は、信号Ｖ１０に基づき画面の表示位置の最適化を行う（画面の位置合わせ機能Ｆ２）。この処理は、それ以降に行うサンプリングクロック信号ＣＬＫの位相調整処理の前提となるものである。即ち、１画面における映像の開始点及び終了点は表示している映像により変わるため、例えば画面の右半分が黒表示の場合には横方向の映像の終了点が標準の信号の半分になってしまう。このため、ＭＰＵ８は、図２の期間ｂ以外の期間ａ，ｃ〜ｆに関する検出データを基に、正しい映像の終了点ｂを類推して、その位置情報を信号Ｖ４として生成し、同信号Ｖ４を表示部４へ出力する。
【００３０】
次にＭＰＵ８は、クロック位相調整部５が行うサンプリングクロック信号ＣＬＫ０の位相調整における位相設定を指令するための位相制御信号Ｖ５を生成する。この段階では、ＭＰＵ８は、サンプリングクロック信号ＣＬＫの位相の初期値を設定するために、即ち、位相変化のステップが０の状態のサンプリングクロック信号ＣＬＫを設定するための指令を生成する（機能Ｆ３）。
【００３１】
ここで、上記の位相制御信号Ｖ５の設定との関連で、クロック位相調整部５の回路構造について説明する。同部５は、位相制御信号Ｖ５によって制御される多段のトランジスタ回路より成り、サンプリングクロック信号ＣＬＫ０が多段のトランジスタ回路に入力すると、各段のトランジスタ回路の出力信号が少しずつ遅延して出力される。従って、どの段のトランジスタ回路からクロック信号をサンプリングクロック信号ＣＬＫとして取り出すかによって、目的とする位相を有するサンプリングクロック信号ＣＬＫが決定される。この場合、トランジスタ一段当たりの遅延量は使用トランジスタによって決まっているので、サンプリングクロック信号ＣＬＫ０の１周期当たりの調整ステップ数はサンプリングクロック周波数に依存することとなる。
【００３２】
ここでは、サンプリング周波数が最大の場合に、サンプリングクロック信号ＣＬＫの１周期分が２０〜３０ステップから成る位相変化範囲に相当するように、１ステップ（トランジスタ回路１段）分の遅延量（所定の遅延量）を決定している。そして、合計のステップ数で与えられる位相変化量が、サンプリング周波数が最小の場合においてもサンプリングクロック信号ＣＬＫ０の１周期分に相当するように、合計ステップ数を設定している。
【００３３】
このように１ステップ分の遅延量とステップ合計数とが予め設定されているので、ＭＰＵ８は、ＡＤＣ回路部２に供給するサンプリングクロック信号ＣＬＫの位相を初期値に設定するための位相制御信号Ｖ５を生成すると共に、それ以後は、１フレーム分の画質判定データが得られる毎に、上記１ステップ分の遅延量だけサンプリングクロック信号ＣＬＫの位相を上記のステップ合計数に達するまで順次に変化させるための位相制御信号Ｖ５を生成することになる。
【００３４】
次にＭＰＵ８は、生成した周波数制御信号Ｖ６及び位相制御信号Ｖ５をそれぞれクロック発生部６及びクロック位相調整部５へ出力して、サンプリングクロック信号ＣＬＫの位相最適化処理を開始する（機能Ｆ４）。
【００３５】
同期信号（水平、垂直）ＶＳの水平同期信号に基づいて、クロック発生部６はＡＤＣ回路部２に供給するための最適なサンプリング周波数と初期値の位相とを有する、同期信号に同期したサンプリングクロック信号ＣＬＫ０を生成・出力する。そして、クロック位相調整部５は、各信号ＶＳ，Ｖ５，ＣＬＫ０を受信して、位相制御信号Ｖ５が指令する位相を有するサンプリングクロック信号ＣＬＫを生成・出力する。
【００３６】
ＡＤＣ回路部２は、サンプリングクロック信号ＣＬＫの入力を受けて同信号ＣＬＫの立ち上がりタイミング毎にアナログ映像信号Ｖ１をサンプリングホールドして、デジタル映像信号Ｖ２を生成・出力する（機能Ｆ５）。このとき、サンプリングクロック信号ＣＬＫの１周期分の映像データが１画面の１画素データになる。この場合の画面の映像は、サンプリングクロック位相調整処理が終了するまで（機能Ｆ５〜Ｆ８が全て終了する時点まで）は、不変である。従って、サンプリングクロック位相を変更した後の新たなサンプリングクロック信号ＣＬＫの入力に応じてＡ／Ｄ変換される映像データが与える画面の映像は、位相変更前のそれと常に同一である。
【００３７】
画質検出部７は、変更後のデジタル映像信号Ｖ２を逐次取り込み、１フレーム（図２の（ｂ−ａ）〜（ｄ−ｅ）で与えられる画面）内の画素データに関する画質判定データを検出し、そのデータを画質判定データ信号Ｖ７としてＭＰＵ８へ出力する（機能Ｆ５）。即ち、同部７は、画素とそれに隣り合う画素との差分の絶対値のデータを求め、それらの最大値を検出し、この最大値を当該１フレーム（当該サンプリングクロック位相）についての画質判定データとして記億し、出力する（図４の（Ｅ）のタイミングの差分ａ又は（Ｇ）のタイミングの差分ｂを参照）。具体的には、画質検出部７は、奇数番目の画素データを取り込んで同部７内のレジスタ内に格納し、次の偶数番目の画素データを取り込み且つ当該画素データから直前の上記奇数番目の画素データを差し引き（この場合、逆に奇数番目のデータから偶数番目のデータを差し引くようにしても良い）、その差分データの絶対値を同部７内のレジスタに格納する。そして、新規の差分の絶対値のデータが得られたときに、次に同部７は、その新データと内部のレジスタに記憶している直前の差分の絶対値のデータとを比較し、新規の差分の絶対値のデータがより大きければ、新規の差分の絶対値のデータをレジスタに格納していた前回の差分の絶対値のデータと置き換えてレジスタ内に記憶する。このような作業を、同部７は１フレーム分だけ続行して、最終的に当該サンプリングクロック位相での画質判定データを出力する。従って、そのような１フレーム分の処理が終了したときには、最大の差分の絶対値のデータが同部７に記憶されていることになる。
【００３８】
次にＭＰＵ８は、出力信号Ｖ７が与える画質判定データ（最大の差分の絶対値のデータ）を取り込んで、同データを、このときのサンプリングクロック位相を与える位相データ（即ち、位相のステップ値のデータ）と共に、ＭＰＵ８内のメモリに記憶する（機能Ｆ６）。
【００３９】
次にＭＰＵ８は、サンプリングクロック位相の変化量（ステップ数）が同クロック信号ＣＬＫの１周期に相当する位相変化範囲にまで達しているか否かを判断し（機能Ｆ７）、達していないときには、１フレーム毎に、サンプリングクロック位相を１ステップだけ変化させるための位相制御信号Ｖ５の設定を行う（機能Ｆ８）。そして、ＭＰＵ８は、サンプリングクロック位相を１ステップだけ変化させるように、クロック位相調整部５に対して上記信号Ｖ５を出力する。これにより、同部５は１ステップだけサンプリングクロック信号ＣＬＫ０を更に遅延させ、新たなサンプリングクロック位相を有するサンプリングクロック信号ＣＬＫを生成・出力することとなり、ＡＤＣ回路部２、画質検出部７及びＭＰＵ８は、次のフレームにおいて同様の処理を行う。これにより、ＭＰＵ８は、次のフレームに関する、新たな画質判定データとそのときのサンプリングクロック位相のデータとを得ることになり、位相変化量がサンプリングクロック信号ＣＬＫの１周期分（約３６０度）に相当するに至った段階では、ＭＰＵ８は、そのメモリ内に、各フレーム毎の画質判定データから成るデータ群と各画質判定データに対応する各位相データとを保有している。
【００４０】
既述した通り、サンプリングクロック位相が最適になっていない場合（図４の（Ｆ）のクロック位相）には、映像データが変化する途中にあるため（図４の（Ｃ）のタイミング参照）、差分の絶対値のデータは小さくなる。
【００４１】
以上述べた一連の操作が終了すると、機能Ｆ９として、ＭＰＵ８は得られた各フレームの差分の絶対値のデータを互いに比較して、それらの中で最大となるデータを求め、且つそのときのサンプリングクロック位相のデータ（即ち、そのときの位相変化量を与えるステップ数のデータ）をサンプリングクロック信号ＣＬＫの最適位相値に決定し、その最適位相値のデータを与える信号Ｖ５を最終的に最適な信号Ｖ５に設定する。これにより、サンプリングクロック信号ＣＬＫの位相が最適化され、画質が最適化された画面表示を表示部４において得ることができる。
【００４２】
ところで、サンプリングクロック信号ＣＬＫの位相を最適値に調整していても、実際には、電気回路の各部の温度上昇によって、最適であった筈のサンプリングクロック位相が最適でなくなる場合が生じうる。
【００４３】
そこで、本表示装置１００においては、ＭＰＵ８内のタイマ（図示せず）が所定の定期点検時間（例えば数十秒）を刻む毎に、ＭＰＵ８は、既に最適値として決定され固定化されているサンプリングクロック位相を１ステップ前後に（正負の方向に）変化させ、検出データのピークが移動していないかどうか、即ち、現在のサンプリング位相が最適値を保ち続けているか否かをチェックし、上記ピークが移動しているときには、そのような位相の振り幅の中で新たにサンプリングクロック位相を調整することにしている。そのような機能が機能Ｆ１０，Ｆ１１である。これにより、温度等により最適なサンプリングクロック位相がずれて画質が経時劣化してしまう場合でも、サンプリングクロック位相の経時変化を温度センサを用いることなく逐次修正することができる。この場合、サンプリングクロック位相を１ステップだけ前後にふる処理は３フレーム程度で完了するため、人間の目には調整中であっても認識できない。従って、非常に高速に且つリアルタイムで位相の調整ができる。この処理を、以下、機能Ｆ１０，Ｆ１１に従って詳述する。
【００４４】
ＭＰＵ８は、その内部のタイマが刻む時間に基づき、現在時刻がサンプリングクロック位相の定期点検を行う時刻に達しているか否かを判定し（機能Ｆ１０）、達していると判定したときには、ＭＰＵ８は、定期的位相補正機能として、次の処理を行う（機能Ｆ１１）。
【００４５】
（ｉ）現在のサンプリングクロック位相が最適値を保ち続けているかどうかの確認をするために、先ずＭＰＵ８は、現在のサンプリングクロック位相のステップ数を指令する位相制御信号（定期点検用位相制御信号と称す）Ｖ５を生成・出力して、あるフレームにおいて、そのフレームの最大の差分の絶対値のデータを画質検出部７から得る。ここではこれを、データＡ（定期点検用基準画質判定データと称す）とする。
【００４６】
（ｉｉ）次に、ＭＰＵ８は、クロック位相調整部５に、現在のサンプリングクロック位相のステップ値（最適であったサンプリングクロック位相のステップ値）よりも一つ前のサンプリングクロック位相のステップ値を指示するための第１定期点検用位相制御信号Ｖ５を出力して当該ステップ値を同部５に設定し、これにより、そのフレームの最大の差分の絶対値のデータを画質検出部７から得る。それをデータＢ（第１定期点検用画質判定データと称す）とする。
【００４７】
（ｉｉｉ）次のフレームでは、ＭＰＵ８は、最適であったサンプリングクロック位相のステップ値よりも一つ後のサンプリングクロック位相のステップ値を指示するための第２定期点検用位相制御信号Ｖ５を出力して、当該ステップ値をクロック位相調整部５に設定し、これにより、そのフレームの最大の差分の絶対値のデータを画質検出部７から得る。それをデータＣ（第２定期点検用画質判定データと称す）とする。
【００４８】
（ｉｖ）このようにして得た、データＡ，データＢ，データＣをＭＰＵ８は比較して、データＡが最大であれば、現在のサンプリングクロック位相は最適を保っていると判断する。
【００４９】
（ｖ）データＢ＞データＡ＞データＣならば、サンプリングクロック位相の最適点はデータＢ方向に移動したと判断して、ＭＰＵ８は、データＢが得られたときのサンプリングクロック位相のステップ値をクロック位相調整部５に設定する。
【００５０】
（ｖｉ）データＢ＞データＣ＞データＡならば、現在のサンプリングクロック位相はその最悪点にあると判断して、ＭＰＵ８は、データＢまたはデータＣが得られたときのサンプリングクロック位相のステップ値をクロック位相調整部５に設定する。
【００５１】
（ｖｉｉ）データＣ＞データＡ＞データＢならば、サンプリングクロック位相の最適点はデータＣ方向に移動したと判断して、ＭＰＵ８は、データＣが得られたときのサンプリングクロック位相のステップ値をクロック位相調整部５に設定する。
【００５２】
（ｖｉｉｉ）データＣ＞データＢ＞データＡならば、サンプリングクロック位相はその最悪点にあると判断して、ＭＰＵ８は、データＢまたはデータＣが得られたときのサンプリングクロック位相のステップ値をクロック位相調整部５に設定する。
【００５３】
以上のように、ＭＰＵ８は、定期点検時刻毎に、サンプリングクロック位相をフレーム単位で１ステップずつ３回変え、その時に得られる３つの最大の差分の絶対値のデータを互いに比較することで、ＭＰＵ８はサンプリングクロック位相のずれを調べている。したがって、その処理時間は３フレーム分だけで済む。
【００５４】
（変形例１）
上述した画質検出部７における画質判定データの検出方法では、１フレーム全体に渡って差分の絶対値のデータを求めた上で最大のものを検出しているので、もし入力映像信号Ｖ０にノイズが混入している場合には、ノイズの影響により差分の絶対値のデータが大きくなってしまい、検出データの信頼性が低下してしまう。
【００５５】
そこで、上述の検出方法に代えて、１フレーム内の全差分データの全平均値を画質判定データとして用いるようにしても良い。この場合には、そのようなノイズの影響を小さくすることができる。しかし、この場合には、画質検出部７内の差分データを記憶するためのメモリ領域が少なくて済むという上述の方法の利点が失われてしまう。
【００５６】
そこで、更なる変形例として、１フレーム内に特定の領域（例えば中央に横５０画素、縦５０画素の四角形の領域）を定め、特定の領域中の差分の絶対値のデータの平均値を求める、あるいは、１フレーム中の差分の絶対値のデータについて所定の範囲の移動平均値を求めることにより、画質判定データを得るようにしてもよい。この場合には、ノイズの影響を受けることなく、且つメモリ容量をも少なくすることができる。
【００５７】
尚、ここでは、１フレーム全部の場合や１フレーム内の特定領域を「１フレーム内の所定範囲」と総称する。
【００５８】
または、画質検出部７のメモリ容量削減化のために、１フレームの差分の絶対値のデータの最大値から小さい方へ順番に５〜１０個程度の差分の絶対値のデータを同部７内に記憶しておき、それらのデータの平均値を以て画質判定データとしても良い。
【００５９】
尚、差分の絶対値のデータの平均値を利用する場合には、最大値を利用するときと比べて差分の絶対値のデータの値が小さくならざるを得ないため、実施の形態１の場合の方法と比べて、表示映像（デジタル映像データ）の変化の少ない画面では、差分データの検出感度が落ちるという面がある。裏を返せば、この点が実施の形態１の方法の利点でもある。
【００６０】
（変形例２）
実施の形態１では、フレーム単位でサンプリングクロック位相を変えて画質判定データを得ていたが、検出速度をより一層上げるために、図７に示すように、位相検出時のみ１フレームの画面を垂直方向に数分割（ｎ分割）し、図８のブロック図に示すように、それぞれの区域（ブロック）Ｂｍ単位に画面の画質検出部７１〜７ｎとクロック位相調整部５１〜５ｎとを設け、各区域Ｂｍ毎に異なる位相を設定するようにしても良い。このように表示装置１００Ａを構成するときには、１フレーム分の映像データの処理において、数ステップの位相変化とその位相変化に対する複数の画質判定データとを一度に取得することが可能となる。
【００６１】
このように本変形例では、１フレーム中の１画面をｎ等分し、それぞれのブロックＢｍに別々のクロック位相調整部５１〜５ｎを設けて各ブロックＢｍ毎に別々のサンプリングクロック位相のステップ数を設定可能としている。
【００６２】
例えば、サンプリングクロック信号ＣＬＫの１周期の期間中に３０ステップのサンプリングクロック位相を設定しているものとする。この場合、実施の形態１のようにフレーム単位でサンプリングクロック位相を１ステップずつ変更する場合には、全位相の画質判定データを得るためには３０フレーム分の処理時間が必要となる。これに対して、１フレームを３ブロック（ｎ＝３）に分けた構成を採用する場合には、各ブロックの最初のサンプリングクロック位相のステップの設定を次のように行うことになる。即ち、第１ブロックＢ１では、サンプリングクロック位相の初期値に対して０ステップの位相変化量の設定を指令する第１位相制御信号Ｖ５１をＭＰＵ８は第１ブロックＢ１に相当する第１クロック位相調整部５１へ出力し、第２ブロックＢ２（図７のｍが２に相当の場合）では、ＭＰＵ８は、１０ステップ分の位相変化量の設定を指令する第２位相制御信号Ｖ５２を第２ブロックＢ２に相当する第２クロック位相調整部５２（図８のｍが２に相当）へ出力し、第３ブロックＢ３に関しては、ＭＰＵ８は、２０ステップ分の位相変化量の設定を行うべく、この設定を指令する第３位相制御信号Ｖ５３を第３ブロックＢ３に相当する第３クロック位相調整部５３（図８のｎが３に該当）へ出力する。これにより、１フレーム分の映像データの開始点から第１ブロックＢ１における終了点までの期間内では、初期値で与えられる位相を有するサンプリングクロック信号ＣＬＫで以てサンプリングされたデジタル映像信号Ｖ２より、第１画質検出部７１は第１ブロックＢ１内の差分の絶対値のデータの最大値を第１画質判定データ信号Ｖ７１として検出し、次の第２ブロックＢ２の開始点からその終了点までの期間内では、上記初期値から１０ステップ分だけ変化した値の位相を有するサンプリングクロック信号ＣＬＫでサンプリングされて得られたデジタル映像信号Ｖ２より、第２画質検出部７２は第２ブロックＢ２内の隣り合う画素間の差分の絶対値のデータの最大値を第２画質判定データ信号Ｖ７２として検出し、更に第３ブロックＢ３の開始点からその終了点までの期間内では、上記初期値から２０ステップ分だけ変化した値の位相を有するサンプリングクロック信号ＣＬＫでサンプリングして得られるデジタル映像信号Ｖ２より、第３画質検出部７３は第３ブロックＢ３内の差分の絶対値のデータの最大値を第３画質判定データ信号Ｖ７３として検出する。従って、１フレーム分の処理が完了した段階で、ＭＰＵ８は３個の画質判定データを一度に取得することができる。次のフレームでは、各ブロックＢ１〜Ｂ３におけるサンプリングクロック位相の変化量を与えるステップ数を各々、１，１１，２１と設定し、このような処理を繰返すことになる。このように構成するときには、全位相のステップについての画質判定データを、ＭＰＵ８は１０フレーム分の処理を終えた段階で取得することができ、実施の形態１の場合と比較して３倍のスピードで、最適なサンプリングクロック位相を決定するのに必要な画質判定データ取得の処理を完了することが可能となる。
【００６３】
尚、本変形例に既述した変形例１を適用することも可能である。
【００６４】
（変形例３）
本変形例は、実施の形態１とその変形例１，２とに適用可能な変形例である。
【００６５】
既述した説明では、サンプリングクロック周波数は、同期信号検出部９による同期信号周波数と極性の検出データと、映像開始終了検出部１０による検出データとを基に、予めＭＰＵ８内に記億されている標準の映像信号タイミングデータより決定している。
【００６６】
しかし、両検出信号Ｖ９，Ｖ１０と標準の映像信号タイミングデータとを用いることなく、ＭＰＵ８はサンプリング周波数を決定することも可能である。即ち、サンプリング周波数が最適でない場合には、サンプリングクロック位相を変化した場合の差分データの前後の比較データが大きくなったり、小さくなったりする。この変動の周期はサンプリング周波数が最適値からどの程度ずれているかで決まる。そこで、ＭＰＵ８は適当な初期値をサンプリング周波数として設定し、水平１ライン分の差分データの振幅の変化を観測してその周期を記憶しておき、次にサンプリング周波数を１ステップ大きく変化させて、その時の差分データの周期が前回のときよりも大きくなった場合には、更にサンプリング周波数を１ステップだけ変化させる（小さくなった場合にはサンプリング周波数の変化を小さくする方向に変える）。そして、ＭＰＵ８は、このような処理を繰り返すことで、差分データの中に振幅の変化の周期が無くなる場合を検出し、このときのサンプリング周波数を最適値として決定してもよい。
【００６７】
【発明の効果】
請求項１ないし５に係る各発明によれば、画面の画質を高速で自動的に最適化することができる。
【００６８】
請求項１に係る発明によれば、差分の絶対値のデータの最大値を以て１画面の画質判定データとしているので、差分の絶対値のデータの検出感度を高くすることができ、高精度で画質判定を行うことができる。
【００６９】
請求項３に係る発明によれば、アナログ映像信号にノイズが混入している場合であっても、ノイズの影響を抑制して正確に画面の画質の最適化を行うことができる。
【００７０】
請求項４に係る発明によれば、定期的にサンプリングクロック信号の位相の自動調整を３画面の映像データを用いて行っているので、温度センサ等を用いることなく、人の目には位相補正処理の実行が判断できない程度の高速処理で、且つリアルタイムで、温度ドリフト等による画質の経時劣化を適切に修正して常に画質を最適化なものに維持することができる。
【００７１】
請求項２に係る発明によれば、１画面分の処理によって複数個の画質判定データを一度に取得することができ、更なる高速処理で以て画質の最適化を達成することができる。
【図面の簡単な説明】
【図１】本発明に係る表示装置の構成の一例を示すブロック図である。
【図２】本発明における位相調整の原理を説明するためのタイミングチャートである。
【図３】本発明の表示装置における映像検出タイミングを示す図である。
【図４】本発明の表示装置の動作を示すタイミングチャートである。
【図５】本発明の表示装置の動作を示す機能図である。
【図６】本発明の表示装置の動作を示す機能図である。
【図７】本発明の実施の形態１の変形例２におけるタイミングと画面分割とを示す図である。
【図８】本発明の実施の形態１の変形例２の構成例を示すブロック図である。
【図９】従来の液晶表示装置の構成を示すブロック図である。
【符号の説明】
２ ＡＤＣ回路部、４ 表示部、５ クロック位相調整部、６ クロック発生部、７ 画質検出部、８ ＭＰＵ、Ｖ０ アナログ映像信号、Ｖ２ デジタル映像信号、Ｖ５ 位相制御信号、Ｖ６ 周波数制御信号、Ｖ７ 画質判定データ信号。
【発明の属する技術分野】
この発明は、パーソナルコンピュータやワークステーション等が出力するアナログ映像信号をデジタル映像信号に変換して表示する表示装置に関するものであり、特に、画面の画質を自動的に最適に調整するための技術に関する。本発明は、例えば液晶表示装置に代表される、デジタル画像を表示可能なフラットディスプレイ装置への適用に好適な技術である。
【０００２】
【従来の技術】
図９は、特開平７−２１９４８５号公報に開示された従来の液晶表示装置の構成を示すブロック図である。同装置は、パーソナルコンピュータ等が出力する映像出力信号をサンプリングして画像を液晶パネルに表示する。次に、同装置の動作について説明する。
【０００３】
図９において、一定の位相のサンプリングによって、第１のフレーム内の少なくとも所定の部分の画素データを第１メモリに格納する。次に、この第１のフレームからｎフレームだけ経過したフレームを第２のフレームと定義し、この第２のフレームの上記第１のフレームと同一部分の画素データを上記位相でサンプリングし、サンプリングした当該画素データと第１のフレームの上記画素データとを比較回路において比較し、同回路は両者が概ね一致しているか否かを水平走査線毎に判断する。そして、コントローラは、比較回路が出力する比較結果に基づき、概ね一致している水平走査線数を計数する。以上の処理を、コントローラはサンプリング位相を変化させながら繰り返し行い、この計数値とその時のサンプリング位相を第２のメモリに格納する。そして、コントローラは、第２のメモリに格納した結果を比較することで、ｎフレーム後の所定部分の画素データが第１フレーム内の所定部分の画素データと概ね一致している水平走査線の数が最も多いときのサンプリング位相を抽出し、その抽出サンプリング位相をサンプリングクロックの最適な位相として映像信号の表示に用いる。これにより、サンプリング位相を画素のほぼ中央付近に自動的に設定することが可能となり、適切なサンプリングを実行することができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の液晶表示装置においては、位相の一致を判定する動作に先立って、映像信号の取り込み位置を手動で調整する必要がある。
【０００５】
加えて、従来の液晶表示装置においては、位相の一致を判定する手段として、あるフレームの所定の部分の画素データとｎフレーム経過後の前記所定の部分に対応する画素データとを比較する方式を採用しているため、入力映像信号にノイズが重畳している場合や、パーソナルコンピュータの出力が安定していない場合などにおいては、最適な位相の検出が困難となる。
【０００６】
更に、従来の液晶表示装置においては、定期的な自動調整が何ら考慮されていないため、パーソナルコンピュータ側または本装置のサンプリングクロック発生回路などの温度ドリフト等によってサンプリングクロックの位相が変化する場合に当該位相の変化に対応できないという問題点がある。仮に、従来の液晶表示装置において定期的な自動調整を行うものとしても、そのときに上記の方式を採用する限りにおいては、位相の調整を行っている間はｎフレーム分毎にサンプリング位相を動かしているため、その調整期間中に正常な画面が出力されないという問題点がある。
【０００７】
更に従来の液晶表示装置では、走査線数の計測値を計測する毎にｎフレーム分の映像データを使っているので、最終的に判定を行うために要する処理時間が長くなるという問題点も生じている。
【０００８】
このような問題点は図９に例示した液晶表示装置に限るものではなく、同様な方式を採用してアナログ映像信号をデジタル映像信号に変換してデジタル画像を表示する装置にも当てはまるものである。
【０００９】
この発明は上記の問題点を解消するためになされたものであり、画質調整をユーザーが手動で行うことなく、また温度ドリフトによるクロックの位相ずれの影響を受けることなく、更には自動調整中の画面の画質劣化を招くことも無く、従来装置よりも高速で画質調整を自動的に行い得る表示装置を提供することを目的としている。
【００１２】
【課題を解決するための手段】
請求項１に係る発明は、画質自動調節装置であって、（ａ）外部より供給される同期信号に同期したサンプリングクロック信号の周波数を設定するための周波数制御信号を生成する周波数最適化手段と、（ｂ）前記サンプリングクロック信号の位相を設定するため位相制御信号を生成する位相最適化手段と、（ｃ）前記同期信号，前記周波数制御信号及び前記位相制御信号を受信して、前記周波数制御信号によって決定される前記周波数及び前記位相制御信号によって決定される前記位相を有し且つ前記同期信号に同期した前記サンプリングクロック信号を生成するクロック生成手段と、（ｄ）アナログ映像信号と前記サンプリングクロック信号とを受信して、前記サンプリングクロック信号のタイミングで前記アナログ映像信号をサンプリングホールドした上で前記アナログ映像信号をデジタル映像信号に変換する変換手段と、（ｅ）前記デジタル映像信号を受信して、前記デジタル映像信号が与える１画面分の画質を検出して画質判定データ信号を生成する画質検出手段と、（ｆ）前記画質検出手段が出力する前記画質判定データと前記画質判定データに対応した前記サンプリングクロック信号の前記位相を与える位相データとを記憶する記憶手段とを備え、前記位相最適化手段は、（ｂ−１）前記記憶手段が前記１画面分の前記画質判定データとそれに対応する前記位相データとを記憶する毎に、前記サンプリングクロック信号の１周期に相当する位相変化範囲内で、前記位相制御信号が与える前記位相を、その初期値から所定の位相変化量だけを順次に変化させる位相制御信号変更手段と、（ｂ−２）前記サンプリングクロック信号の前記位相の変化量が前記位相変化範囲に到るまでに前記記憶手段に格納されている前記１画面毎の前記画質判定データより成るデータ群の中から最大のものを抽出して、前記最大のものに対応する前記サンプリングクロック信号の前記位相を最適位相として決定すると共に、前記最適位相を与える最適位相制御信号を前記位相制御信号に最終的に決定する最適位相決定手段とを備え、前記画質検出手段は、前記１画面中の互いに隣り合う画素同士のデータの差分の絶対値のデータに基づき、前記画質判定データ信号を生成し、前記画質検出手段は、前記１画面の全範囲についての前記差分の絶対値のデータの中で、最大値のものを与えるデータ信号を前記画質判定データ信号として決定することを特徴とする。
【００１５】
請求項４に係る発明は、請求項１ないし３の何れかに記載の画質自動調整装置であって、（ｇ）前記最適位相の決定後に所定の定期点検時間が経過したか否かを判定するタイマ手段と、（ｈ）前記タイマ手段が前記所定の定期点検時間が経過したと判定したときには、前記最適位相に対して正負の方向にそれぞれ前記所定の位相変化量だけ変化させて得られる位相をそれぞれ指示する第１及び第２定期点検用位相制御信号を前記位相制御信号として生成・出力すると共に、その結果、前記画質検出手段が出力する前記画質判定データ信号を前記記憶手段から読出して、読出した前記画質判定データ信号に基づき新たな最適位相を決定する定期的位相補正手段とを更に備えることを特徴とする。
【００１６】
請求項２に係る発明は、画質自動調整装置であって、（ａ）外部より供給される同期信号に同期したサンプリングクロック信号の周波数を設定するための周波数制御信号を生成する周波数最適化手段と、（ｂ）前記サンプリングクロック信号の位相を設定するため位相制御信号を生成する位相最適化手段と、（ｃ）前記同期信号，前記周波数制御信号及び前記位相制御信号を受信して、前記周波数制御信号によって決定される前記周波数及び前記位相制御信号によって決定される前記位相を有し且つ前記同期信号に同期した前記サンプリングクロック信号を生成するクロック生成手段と、（ｄ）アナログ映像信号と前記サンプリングクロック信号とを受信して、前記サンプリングクロック信号のタイミングで前記アナログ映像信号をサンプリングホールドした上で前記アナログ映像信号をデジタル映像信号に変換する変換手段と、（ｅ）前記デジタル映像信号を受信して、前記デジタル映像信号が与える１画面分の画質を検出して画質判定データ信号を生成する画質検出手段と、（ｆ）前記画質検出手段が出力する前記画質判定データと前記画質判定データに対応した前記サンプリングクロック信号の前記位相を与える位相データとを記憶する記憶手段とを備え、前記位相最適化手段は、（ｂ−１）前記記憶手段が前記１画面分の前記画質判定データとそれに対応する前記位相データとを記憶する毎に、前記サンプリングクロック信号の１周期に相当する位相変化範囲内で、前記位相制御信号が与える前記位相を、その初期値から所定の位相変化量だけを順次に変化させる位相制御信号変更手段と、（ｂ−２）前記サンプリングクロック信号の前記位相の変化量が前記位相変化範囲に到るまでに前記記憶手段に格納されている前記１画面毎の前記画質判定データより成るデータ群の中から最大のものを抽出して、前記最大のものに対応する前記サンプリングクロック信号の前記位相を最適位相として決定すると共に、前記最適位相を与える最適位相制御信号を前記位相制御信号に最終的に決定する最適位相決定手段とを備え、前記位相制御信号変更手段は、前記１画面が複数のブロックに分割されている場合において、前記複数のブロックに属する各ブロック毎に、当該ブロックにおける前記初期値が他のブロックのそれと互いに異なる値となるように指令する前記位相制御信号を順次に生成・出力すると共に、前記位相制御信号が与える当該ブロックに関する前記位相を当該ブロックの前記初期値から前記所定の位相変化量だけを順次に変化させる手段であり、前記各ブロックについての位相変化量の合計は前記位相変化範囲に相当しており、前記画質検出手段は、前記１画面につき、前記各ブロック毎に画質を検出して、それらの検出結果を前記画質判定データ信号として生成・出力することを特徴とする。
【００１７】
請求項３に係る発明は、画質自動調整装置であって、（ａ）外部より供給される同期信号に同期したサンプリングクロック信号の周波数を設定するための周波数制御信号を生成する周波数最適化手段と、（ｂ）前記サンプリングクロック信号の位相を設定するため位相制御信号を生成する位相最適化手段と、（ｃ）前記同期信号，前記周波数制御信号及び前記位相制御信号を受信して、前記周波数制御信号によって決定される前記周波数及び前記位相制御信号によって決定される前記位相を有し且つ前記同期信号に同期した前記サンプリングクロック信号を生成するクロック生成手段と、（ｄ）アナログ映像信号と前記サンプリングクロック信号とを受信して、前記サンプリングクロック信号のタイミングで前記アナログ映像信号をサンプリングホールドした上で前記アナログ映像信号をデジタル映像信号に変換する変換手段と、（ｅ）前記デジタル映像信号を受信して、前記デジタル映像信号が与える１画面分の画質を検出して画質判定データ信号を生成する画質検出手段と、（ｆ）前記画質検出手段が出力する前記画質判定データと前記画質判定データに対応した前記サンプリングクロック信号の前記位相を与える位相データとを記憶する記憶手段とを備え、前記位相最適化手段は、（ｂ−１）前記記憶手段が前記１画面分の前記画質判定データとそれに対応する前記位相データとを記憶する毎に、前記サンプリングクロック信号の１周期に相当する位相変化範囲内で、前記位相制御信号が与える前記位相を、その初期値から所定の位相変化量だけを順次に変化させる位相制御信号変更手段と、（ｂ−２）前記サンプリングクロック信号の前記位相の変化量が前記位相変化範囲に到るまでに前記記憶手段に格納されている前記１画面毎の前記画質判定データより成るデータ群の中から最大のものを抽出して、前記最大のものに対応する前記サンプリングクロック信号の前記位相を最適位相として決定すると共に、前記最適位相を与える最適位相制御信号を前記位相制御信号に最終的に決定する最適位相決定手段とを備え、前記画質検出手段は、前記１画面中の互いに隣り合う画素同士のデータの差分の絶対値のデータに基づき、前記画質判定データ信号を生成し、前記画質検出手段は、前記１画面の全範囲についての前記差分の絶対値のデータの中で、最大値から大きい順に選んだ数データの平均値を与えるデータ信号を前記画質判定データ信号として決定することを特徴とする。
【００１８】
請求項５に係る発明は、表示装置において、請求項１ないし４のいずれかに記載の前記画質自動調整装置と、前記最適位相を有する前記サンプリングクロック信号に基づき前記変換手段が前記アナログ映像信号を変換して出力する前記デジタル映像信号が与えるデジタル画像を表示する表示手段とを備えることを特徴とする。
【００１９】
【発明の実施の形態】
（実施の形態１）
図１は、この発明に係る表示装置の構成の一例を示すブロック図である。同図１において、後述する各部２，５〜１０は画質自動調整装置に該当している。以下、図１中の各参照符号は次のものを示す。
【００２０】
即ち、０は外部のパーソナルコンピュータ（以下、ＰＣと称す）であり、ＰＣ０はその内部でデジタル映像信号をアナログ映像信号Ｖ０にＤ／Ａ変換した上で、同信号Ｖ０を同期信号ＶＳと共に本表示装置１００へ出力する。同装置１００は、第１及び第２入力端子ＩＴ１，ＩＴ２のそれぞれにおいて、外部から供給される上記信号Ｖ０，ＶＳを受信する。１は、アナログ映像信号Ｖ０を後述のＡＤＣ回路部２の入力に最適なレベルにまで増幅する映像信号増幅部である。２は、アナログ映像信号Ｖ１をデジタル映像信号Ｖ２に変換するアナログ−デジタル変換器（以下、ＡＤＣ回路部と称す）である。即ち、ＡＤＣ回路部２は、本装置１００内部で生成するサンプリングクロック信号ＣＬＫの立上がりタイミング（立下がりタイミングでも可）でアナログ映像信号Ｖ１をサンプリングホールドし、サンプリングホールドした１画素分の映像信号をデジタル値に変換する変換部である。３はデジタル画像の拡大縮小、γ補正等を行うデジタル映像処理部であり、４は、例えば液晶表示装置やプラズマディスプレイパネル装置や電界発光ディスプレイ装置等のフラットディスプレイパネル装置で構成された、デジタル画像を表示するための表示部である。６は、同期信号ＶＳ中の水平同期信号に同期した、任意の周波数と初期位相とを有するサンプリングクロック信号ＣＬＫ０を生成するクロック発生部である。又、５は、クロック発生部６で生成・出力するサンプリングクロック信号ＣＬＫ０の水平同期信号に対する位相を任意に変えられるクロック位相調整部である。両部５，６は、後述するＭＰＵ８が生成・出力する周波数制御信号Ｖ６及び位相制御信号Ｖ５並びに同期信号ＶＳを受信して、上記信号Ｖ６が指示する周波数及び上記信号Ｖ５が指示する位相を有する、同期信号ＶＳに同期したサンプリングクロック信号ＣＬＫを生成するクロック生成部をなしており、両者５，６は共にＩＣ化されている。７はデジタル映像信号Ｖ２を受信し、同信号Ｖ２が与える１画面分の画質（１フレーム内の全画素データの画質）を検出してその画質を判定する画質判定データを生成する、画質検出部である。即ち、同部７は、１画面中に属する、画素と当該画素に隣り合う別の画素との差分の絶対値のデータに基づき、画質判定データ信号Ｖ７を生成する。特にここでは、１画面の全範囲について上記差分の絶対値のデータを求め、それらの絶対値のデータ中で最大値を与えるデータ信号を以て画質判定データ信号Ｖ７としている。従って、同部７はデジタル映像データの水平方向に隣り合う画素同士のデータの差分の絶対値の最大値を検出する部分であり、同部７は差分器とレジスタとを備えており、ＡＳＩＣ化されている。８は、本装置１００の各部への初期値の設定、周波数及び位相の検出判定、表示部４の画面の位置合わせなど、回路動作の全体を制御するＭＰＵ（マイクロコンピュータ）であり、図示しないメモリを、各種の信号Ｖ２，Ｖ５〜Ｖ７，Ｖ９，Ｖ１０が与えるデータを格納するための記憶部として有している。特にＭＰＵ８は、１）信号Ｖ９，Ｖ１０に基づきサンプリングクロック信号ＣＬＫ０の周波数を設定するための周波数制御信号Ｖ６を生成・出力する周波数最適化部、２）１フレーム毎に画質検出部７が出力する画質判定データと、そのときのサンプリングクロック信号ＣＬＫの位相を与える位相データとを記憶する記憶部（上記のメモリの一部に該当）、及び３）サンプリングクロック信号ＣＬＫの位相を、その初期値から、同信号ＣＬＫの１周期に相当する範囲までに渡って、所定の位相変化量である１ステップずつ順次に変更することで、サンプリングクロック信号ＣＬＫの位相を設定するための位相制御信号Ｖ５を生成・出力すると共に、その後、得られた上記の画質判定データより成るデータ群の中から最大のものを抽出して、当該最大のものに対応するサンプリングクロック信号ＣＬＫの位相を以て同信号ＣＬＫの最適位相に決定する位相最適化部として、機能する。その意味では、ＭＰＵ８は本発明の中核的な機能を実現する部分である。又、ＭＰＵ８はタイマ（図示せず）を有しており、このタイマが刻む所定の時間の経過毎に、後述する位相の定期点検ないし定期調整を行う。
【００２１】
９は、同期信号（水平，垂直同期信号）ＶＳの有り無し、その周波数及び極性（図２の符号ｃ，ｆ参照）を検出する同期信号検出部である。即ち、同期信号検出部９は、同期信号ＶＳの周波数（図２の符号ｃで与えられる時間の逆数）の計測と極性の判別とを行う。極性の判別については、同期信号ＶＳに１周期の中で信号の高レベル期間が５０％以上の場合に負極性と判別し、５０％未満の場合には正極性と判別する。尚、同部９自体はＩＣ化された既知の回路である。
【００２２】
１０は、デジタル映像信号Ｖ２が与える１フレーム分のデジタル映像データを表示する際の開始点と終了点（図２の符号ａ，ｂ，ｄ，ｅ参照）を検出する映像開始終了検出部である。同部１０は、映像信号のデジタル処理回路として使用されることの多い既知の回路であり、ＩＣ化されている。即ち、同部１０は、▲１▼図２に示す符号ａ〜ｆで与えられる水平及び垂直同期信号の長さを、一定周波数で発振する内部発振器のクロックをカウントしてそのカウント値として計測する部分と、▲２▼レベル比較回路とを有している。
【００２３】
本発明の表示装置１００は、入力アナログ映像信号Ｖ０をデジタル映像信号Ｖ２に変換する際に用いるサンプリングクロック信号ＣＬＫの位相（サンプリングクロック位相）を自動的に最適化して画面の画質を最適化することに特徴がある。そこで、先ず、画面の画質の向上を図るために本発明がその基礎をおくところの、位相最適化の動作原理について、図３のタイミングチャートを用いて説明する。
【００２４】
図３の（Ｂ）に示すように、図１のＰＣ０が出力するアナログ映像信号Ｖ０は、ＰＣ０の内部でデジタル映像信号をアナログ映像信号に変換するＤＡＣ回路の動作クロック（図３（Ａ））の変化点から、そのレベルを変化し始める。このときの時定数変化の速度は、ＰＣ０から本表示装置１００の第１入力端ＩＴ１までの配線容量等によって決まる。今、映像信号取り込み側のサンプリングクロック信号ＣＬＫの位相が最適な位相にある場合には（図３（Ｃ））、図３（Ｂ）に示すように、隣り合う画素間の差分データａは大きくなる。逆に、サンプリングクロック信号ＣＬＫの位相が不適な場合には（図３（Ｄ））、上記差分データｂは小さくなる。そして、この違いは、隣り合うデータ（図３（Ａ）の画素１と画素２間のデータ）の変化が大きい映像データほど、よりはっきりと現われることになる。従って、最大の差分の絶対値のデータを使用すれば、検出精度が向上することになる。
【００２５】
かかる点を踏まえて、本発明の表示装置１００では、１フレーム（１画面）毎に、当該１フレーム内の隣り合う画素間のデータの差分の絶対値の中から、その最大値を画質判定データとして求めると共に、そのような最大差分データのデータ群の中で最大となるものを抽出し、かかる最大値を画質判定データとして与えるときの位相を最終的に設定すべきサンプリングクロックＣＬＫの最適位相として決定することにしている。
【００２６】
図４は、ＰＣ０から出力されるアナログ映像信号Ｖ０と表示装置１００側で生成するサンプリングクロック信号ＣＬＫとの位相関係を示すタイミングチャートである。同図４中、（Ａ）はＰＣ０内部のサンプリングクロックを、（Ｂ）はＰＣ０が出力する理想的なアナログ映像信号Ｖ０を、（Ｃ）は、ＰＣ０から本表示装置１００までの配線容量等によって、なまった波形となったアナログ映像信号Ｖ０を、（Ｄ）はサンプリングクロック信号ＣＬＫの最適位相を、（Ｅ）は（Ｄ）のサンプリングクロック信号ＣＬＫでアナログ映像信号Ｖ０をサンプリングした上でＡ／Ｄ変換した後のデジタル映像信号Ｖ２を、（Ｆ）はサンプリングクロック信号ＣＬＫの調整不適切な段階での位相を、（Ｇ）は（Ｆ）のサンプリングクロック信号ＣＬＫでアナログ映像信号Ｖ０をサンプリングした上でＡ／Ｄ変換して得られるデジタル映像信号Ｖ２を、各々示している。但し、図４の（Ｅ）、（Ｇ）の波形の図示に際しては、本来はデジタル映像信号Ｖ２は数値データの信号として与えられるのではあるが、ここでは便宜上、同信号Ｖ２をアナログ信号の波形として表記している。又、図４の（Ｃ），（Ｇ）においては、ジッタの影響を表示すべく、両信号Ｖ０，Ｖ２は３本の重なり合う線で表記している。
【００２７】
次に、図１の本装置１００の動作について説明する。ここでは、その説明をより明瞭化させるために、表示装置１００、主として既述した画質自動調整装置の部分における動作フローを機能として示す図５及び図６を図１と共に参照しつつ、説明する。
【００２８】
図１及び図５の機能Ｆ１において、先ずＭＰＵ８は、両信号Ｖ９，Ｖ１０に基づき、サンプリングクロック信号ＣＬＫの最適な周波数を決定し、決定した周波数の設定を指令する周波数制御信号Ｖ６を生成する。その際のサンプリングクロック信号ＣＬＫ０の周波数の決定は、次の通りに行われる。即ち、ＭＰＵ８は、同期信号検出部９によって検出された、同期信号判定データ信号Ｖ９が与える同期信号ＶＳの周波数と極性、及び映像開始終了検出部１０によって検出された、検出信号Ｖ１０が与える映像開始点、映像終了点のデータを基にして、予めＭＰＵ８内に記憶している標準の映像信号タイミングデータより、上記周波数を決定する。ここで標準の映像信号タイミングデータとは、ＰＣ０で一般的に用いられるタイミングである。即ち、図２の符号ａ〜ｆで示す期間の標準値は、ＶＥＳＡ（Ｖｉｄｅｏ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｔａｎｄａｒｄｓ Ａｓｓｏｃｉａｔｉｏｎ）によって規定されている。このようなデータをＭＰＵ８はその内部のメモリに記憶しており、ＭＰＵ８は、各検出部９，１０から得られた既述のデータとメモリ中の上記タイミングデータとを比較して、最も似通っていると思われるデータを基にサンプリングクロック信号ＣＬＫの最適周波数（サンプリング周波数）を選択する。そして、ＭＰＵ８は、このサンプリング周波数を得るために、クロック発生部６中の各種設定（同期信号ＶＳに対する発生クロックＣＬＫ０の倍数、内部の発生部応答速度を決めるフィルタ常数の設定等）を行い、その設定条件を指令する周波数制御信号Ｖ６を生成する。
【００２９】
次にＭＰＵ８は、信号Ｖ１０に基づき画面の表示位置の最適化を行う（画面の位置合わせ機能Ｆ２）。この処理は、それ以降に行うサンプリングクロック信号ＣＬＫの位相調整処理の前提となるものである。即ち、１画面における映像の開始点及び終了点は表示している映像により変わるため、例えば画面の右半分が黒表示の場合には横方向の映像の終了点が標準の信号の半分になってしまう。このため、ＭＰＵ８は、図２の期間ｂ以外の期間ａ，ｃ〜ｆに関する検出データを基に、正しい映像の終了点ｂを類推して、その位置情報を信号Ｖ４として生成し、同信号Ｖ４を表示部４へ出力する。
【００３０】
次にＭＰＵ８は、クロック位相調整部５が行うサンプリングクロック信号ＣＬＫ０の位相調整における位相設定を指令するための位相制御信号Ｖ５を生成する。この段階では、ＭＰＵ８は、サンプリングクロック信号ＣＬＫの位相の初期値を設定するために、即ち、位相変化のステップが０の状態のサンプリングクロック信号ＣＬＫを設定するための指令を生成する（機能Ｆ３）。
【００３１】
ここで、上記の位相制御信号Ｖ５の設定との関連で、クロック位相調整部５の回路構造について説明する。同部５は、位相制御信号Ｖ５によって制御される多段のトランジスタ回路より成り、サンプリングクロック信号ＣＬＫ０が多段のトランジスタ回路に入力すると、各段のトランジスタ回路の出力信号が少しずつ遅延して出力される。従って、どの段のトランジスタ回路からクロック信号をサンプリングクロック信号ＣＬＫとして取り出すかによって、目的とする位相を有するサンプリングクロック信号ＣＬＫが決定される。この場合、トランジスタ一段当たりの遅延量は使用トランジスタによって決まっているので、サンプリングクロック信号ＣＬＫ０の１周期当たりの調整ステップ数はサンプリングクロック周波数に依存することとなる。
【００３２】
ここでは、サンプリング周波数が最大の場合に、サンプリングクロック信号ＣＬＫの１周期分が２０〜３０ステップから成る位相変化範囲に相当するように、１ステップ（トランジスタ回路１段）分の遅延量（所定の遅延量）を決定している。そして、合計のステップ数で与えられる位相変化量が、サンプリング周波数が最小の場合においてもサンプリングクロック信号ＣＬＫ０の１周期分に相当するように、合計ステップ数を設定している。
【００３３】
このように１ステップ分の遅延量とステップ合計数とが予め設定されているので、ＭＰＵ８は、ＡＤＣ回路部２に供給するサンプリングクロック信号ＣＬＫの位相を初期値に設定するための位相制御信号Ｖ５を生成すると共に、それ以後は、１フレーム分の画質判定データが得られる毎に、上記１ステップ分の遅延量だけサンプリングクロック信号ＣＬＫの位相を上記のステップ合計数に達するまで順次に変化させるための位相制御信号Ｖ５を生成することになる。
【００３４】
次にＭＰＵ８は、生成した周波数制御信号Ｖ６及び位相制御信号Ｖ５をそれぞれクロック発生部６及びクロック位相調整部５へ出力して、サンプリングクロック信号ＣＬＫの位相最適化処理を開始する（機能Ｆ４）。
【００３５】
同期信号（水平、垂直）ＶＳの水平同期信号に基づいて、クロック発生部６はＡＤＣ回路部２に供給するための最適なサンプリング周波数と初期値の位相とを有する、同期信号に同期したサンプリングクロック信号ＣＬＫ０を生成・出力する。そして、クロック位相調整部５は、各信号ＶＳ，Ｖ５，ＣＬＫ０を受信して、位相制御信号Ｖ５が指令する位相を有するサンプリングクロック信号ＣＬＫを生成・出力する。
【００３６】
ＡＤＣ回路部２は、サンプリングクロック信号ＣＬＫの入力を受けて同信号ＣＬＫの立ち上がりタイミング毎にアナログ映像信号Ｖ１をサンプリングホールドして、デジタル映像信号Ｖ２を生成・出力する（機能Ｆ５）。このとき、サンプリングクロック信号ＣＬＫの１周期分の映像データが１画面の１画素データになる。この場合の画面の映像は、サンプリングクロック位相調整処理が終了するまで（機能Ｆ５〜Ｆ８が全て終了する時点まで）は、不変である。従って、サンプリングクロック位相を変更した後の新たなサンプリングクロック信号ＣＬＫの入力に応じてＡ／Ｄ変換される映像データが与える画面の映像は、位相変更前のそれと常に同一である。
【００３７】
画質検出部７は、変更後のデジタル映像信号Ｖ２を逐次取り込み、１フレーム（図２の（ｂ−ａ）〜（ｄ−ｅ）で与えられる画面）内の画素データに関する画質判定データを検出し、そのデータを画質判定データ信号Ｖ７としてＭＰＵ８へ出力する（機能Ｆ５）。即ち、同部７は、画素とそれに隣り合う画素との差分の絶対値のデータを求め、それらの最大値を検出し、この最大値を当該１フレーム（当該サンプリングクロック位相）についての画質判定データとして記億し、出力する（図４の（Ｅ）のタイミングの差分ａ又は（Ｇ）のタイミングの差分ｂを参照）。具体的には、画質検出部７は、奇数番目の画素データを取り込んで同部７内のレジスタ内に格納し、次の偶数番目の画素データを取り込み且つ当該画素データから直前の上記奇数番目の画素データを差し引き（この場合、逆に奇数番目のデータから偶数番目のデータを差し引くようにしても良い）、その差分データの絶対値を同部７内のレジスタに格納する。そして、新規の差分の絶対値のデータが得られたときに、次に同部７は、その新データと内部のレジスタに記憶している直前の差分の絶対値のデータとを比較し、新規の差分の絶対値のデータがより大きければ、新規の差分の絶対値のデータをレジスタに格納していた前回の差分の絶対値のデータと置き換えてレジスタ内に記憶する。このような作業を、同部７は１フレーム分だけ続行して、最終的に当該サンプリングクロック位相での画質判定データを出力する。従って、そのような１フレーム分の処理が終了したときには、最大の差分の絶対値のデータが同部７に記憶されていることになる。
【００３８】
次にＭＰＵ８は、出力信号Ｖ７が与える画質判定データ（最大の差分の絶対値のデータ）を取り込んで、同データを、このときのサンプリングクロック位相を与える位相データ（即ち、位相のステップ値のデータ）と共に、ＭＰＵ８内のメモリに記憶する（機能Ｆ６）。
【００３９】
次にＭＰＵ８は、サンプリングクロック位相の変化量（ステップ数）が同クロック信号ＣＬＫの１周期に相当する位相変化範囲にまで達しているか否かを判断し（機能Ｆ７）、達していないときには、１フレーム毎に、サンプリングクロック位相を１ステップだけ変化させるための位相制御信号Ｖ５の設定を行う（機能Ｆ８）。そして、ＭＰＵ８は、サンプリングクロック位相を１ステップだけ変化させるように、クロック位相調整部５に対して上記信号Ｖ５を出力する。これにより、同部５は１ステップだけサンプリングクロック信号ＣＬＫ０を更に遅延させ、新たなサンプリングクロック位相を有するサンプリングクロック信号ＣＬＫを生成・出力することとなり、ＡＤＣ回路部２、画質検出部７及びＭＰＵ８は、次のフレームにおいて同様の処理を行う。これにより、ＭＰＵ８は、次のフレームに関する、新たな画質判定データとそのときのサンプリングクロック位相のデータとを得ることになり、位相変化量がサンプリングクロック信号ＣＬＫの１周期分（約３６０度）に相当するに至った段階では、ＭＰＵ８は、そのメモリ内に、各フレーム毎の画質判定データから成るデータ群と各画質判定データに対応する各位相データとを保有している。
【００４０】
既述した通り、サンプリングクロック位相が最適になっていない場合（図４の（Ｆ）のクロック位相）には、映像データが変化する途中にあるため（図４の（Ｃ）のタイミング参照）、差分の絶対値のデータは小さくなる。
【００４１】
以上述べた一連の操作が終了すると、機能Ｆ９として、ＭＰＵ８は得られた各フレームの差分の絶対値のデータを互いに比較して、それらの中で最大となるデータを求め、且つそのときのサンプリングクロック位相のデータ（即ち、そのときの位相変化量を与えるステップ数のデータ）をサンプリングクロック信号ＣＬＫの最適位相値に決定し、その最適位相値のデータを与える信号Ｖ５を最終的に最適な信号Ｖ５に設定する。これにより、サンプリングクロック信号ＣＬＫの位相が最適化され、画質が最適化された画面表示を表示部４において得ることができる。
【００４２】
ところで、サンプリングクロック信号ＣＬＫの位相を最適値に調整していても、実際には、電気回路の各部の温度上昇によって、最適であった筈のサンプリングクロック位相が最適でなくなる場合が生じうる。
【００４３】
そこで、本表示装置１００においては、ＭＰＵ８内のタイマ（図示せず）が所定の定期点検時間（例えば数十秒）を刻む毎に、ＭＰＵ８は、既に最適値として決定され固定化されているサンプリングクロック位相を１ステップ前後に（正負の方向に）変化させ、検出データのピークが移動していないかどうか、即ち、現在のサンプリング位相が最適値を保ち続けているか否かをチェックし、上記ピークが移動しているときには、そのような位相の振り幅の中で新たにサンプリングクロック位相を調整することにしている。そのような機能が機能Ｆ１０，Ｆ１１である。これにより、温度等により最適なサンプリングクロック位相がずれて画質が経時劣化してしまう場合でも、サンプリングクロック位相の経時変化を温度センサを用いることなく逐次修正することができる。この場合、サンプリングクロック位相を１ステップだけ前後にふる処理は３フレーム程度で完了するため、人間の目には調整中であっても認識できない。従って、非常に高速に且つリアルタイムで位相の調整ができる。この処理を、以下、機能Ｆ１０，Ｆ１１に従って詳述する。
【００４４】
ＭＰＵ８は、その内部のタイマが刻む時間に基づき、現在時刻がサンプリングクロック位相の定期点検を行う時刻に達しているか否かを判定し（機能Ｆ１０）、達していると判定したときには、ＭＰＵ８は、定期的位相補正機能として、次の処理を行う（機能Ｆ１１）。
【００４５】
（ｉ）現在のサンプリングクロック位相が最適値を保ち続けているかどうかの確認をするために、先ずＭＰＵ８は、現在のサンプリングクロック位相のステップ数を指令する位相制御信号（定期点検用位相制御信号と称す）Ｖ５を生成・出力して、あるフレームにおいて、そのフレームの最大の差分の絶対値のデータを画質検出部７から得る。ここではこれを、データＡ（定期点検用基準画質判定データと称す）とする。
【００４６】
（ｉｉ）次に、ＭＰＵ８は、クロック位相調整部５に、現在のサンプリングクロック位相のステップ値（最適であったサンプリングクロック位相のステップ値）よりも一つ前のサンプリングクロック位相のステップ値を指示するための第１定期点検用位相制御信号Ｖ５を出力して当該ステップ値を同部５に設定し、これにより、そのフレームの最大の差分の絶対値のデータを画質検出部７から得る。それをデータＢ（第１定期点検用画質判定データと称す）とする。
【００４７】
（ｉｉｉ）次のフレームでは、ＭＰＵ８は、最適であったサンプリングクロック位相のステップ値よりも一つ後のサンプリングクロック位相のステップ値を指示するための第２定期点検用位相制御信号Ｖ５を出力して、当該ステップ値をクロック位相調整部５に設定し、これにより、そのフレームの最大の差分の絶対値のデータを画質検出部７から得る。それをデータＣ（第２定期点検用画質判定データと称す）とする。
【００４８】
（ｉｖ）このようにして得た、データＡ，データＢ，データＣをＭＰＵ８は比較して、データＡが最大であれば、現在のサンプリングクロック位相は最適を保っていると判断する。
【００４９】
（ｖ）データＢ＞データＡ＞データＣならば、サンプリングクロック位相の最適点はデータＢ方向に移動したと判断して、ＭＰＵ８は、データＢが得られたときのサンプリングクロック位相のステップ値をクロック位相調整部５に設定する。
【００５０】
（ｖｉ）データＢ＞データＣ＞データＡならば、現在のサンプリングクロック位相はその最悪点にあると判断して、ＭＰＵ８は、データＢまたはデータＣが得られたときのサンプリングクロック位相のステップ値をクロック位相調整部５に設定する。
【００５１】
（ｖｉｉ）データＣ＞データＡ＞データＢならば、サンプリングクロック位相の最適点はデータＣ方向に移動したと判断して、ＭＰＵ８は、データＣが得られたときのサンプリングクロック位相のステップ値をクロック位相調整部５に設定する。
【００５２】
（ｖｉｉｉ）データＣ＞データＢ＞データＡならば、サンプリングクロック位相はその最悪点にあると判断して、ＭＰＵ８は、データＢまたはデータＣが得られたときのサンプリングクロック位相のステップ値をクロック位相調整部５に設定する。
【００５３】
以上のように、ＭＰＵ８は、定期点検時刻毎に、サンプリングクロック位相をフレーム単位で１ステップずつ３回変え、その時に得られる３つの最大の差分の絶対値のデータを互いに比較することで、ＭＰＵ８はサンプリングクロック位相のずれを調べている。したがって、その処理時間は３フレーム分だけで済む。
【００５４】
（変形例１）
上述した画質検出部７における画質判定データの検出方法では、１フレーム全体に渡って差分の絶対値のデータを求めた上で最大のものを検出しているので、もし入力映像信号Ｖ０にノイズが混入している場合には、ノイズの影響により差分の絶対値のデータが大きくなってしまい、検出データの信頼性が低下してしまう。
【００５５】
そこで、上述の検出方法に代えて、１フレーム内の全差分データの全平均値を画質判定データとして用いるようにしても良い。この場合には、そのようなノイズの影響を小さくすることができる。しかし、この場合には、画質検出部７内の差分データを記憶するためのメモリ領域が少なくて済むという上述の方法の利点が失われてしまう。
【００５６】
そこで、更なる変形例として、１フレーム内に特定の領域（例えば中央に横５０画素、縦５０画素の四角形の領域）を定め、特定の領域中の差分の絶対値のデータの平均値を求める、あるいは、１フレーム中の差分の絶対値のデータについて所定の範囲の移動平均値を求めることにより、画質判定データを得るようにしてもよい。この場合には、ノイズの影響を受けることなく、且つメモリ容量をも少なくすることができる。
【００５７】
尚、ここでは、１フレーム全部の場合や１フレーム内の特定領域を「１フレーム内の所定範囲」と総称する。
【００５８】
または、画質検出部７のメモリ容量削減化のために、１フレームの差分の絶対値のデータの最大値から小さい方へ順番に５〜１０個程度の差分の絶対値のデータを同部７内に記憶しておき、それらのデータの平均値を以て画質判定データとしても良い。
【００５９】
尚、差分の絶対値のデータの平均値を利用する場合には、最大値を利用するときと比べて差分の絶対値のデータの値が小さくならざるを得ないため、実施の形態１の場合の方法と比べて、表示映像（デジタル映像データ）の変化の少ない画面では、差分データの検出感度が落ちるという面がある。裏を返せば、この点が実施の形態１の方法の利点でもある。
【００６０】
（変形例２）
実施の形態１では、フレーム単位でサンプリングクロック位相を変えて画質判定データを得ていたが、検出速度をより一層上げるために、図７に示すように、位相検出時のみ１フレームの画面を垂直方向に数分割（ｎ分割）し、図８のブロック図に示すように、それぞれの区域（ブロック）Ｂｍ単位に画面の画質検出部７１〜７ｎとクロック位相調整部５１〜５ｎとを設け、各区域Ｂｍ毎に異なる位相を設定するようにしても良い。このように表示装置１００Ａを構成するときには、１フレーム分の映像データの処理において、数ステップの位相変化とその位相変化に対する複数の画質判定データとを一度に取得することが可能となる。
【００６１】
このように本変形例では、１フレーム中の１画面をｎ等分し、それぞれのブロックＢｍに別々のクロック位相調整部５１〜５ｎを設けて各ブロックＢｍ毎に別々のサンプリングクロック位相のステップ数を設定可能としている。
【００６２】
例えば、サンプリングクロック信号ＣＬＫの１周期の期間中に３０ステップのサンプリングクロック位相を設定しているものとする。この場合、実施の形態１のようにフレーム単位でサンプリングクロック位相を１ステップずつ変更する場合には、全位相の画質判定データを得るためには３０フレーム分の処理時間が必要となる。これに対して、１フレームを３ブロック（ｎ＝３）に分けた構成を採用する場合には、各ブロックの最初のサンプリングクロック位相のステップの設定を次のように行うことになる。即ち、第１ブロックＢ１では、サンプリングクロック位相の初期値に対して０ステップの位相変化量の設定を指令する第１位相制御信号Ｖ５１をＭＰＵ８は第１ブロックＢ１に相当する第１クロック位相調整部５１へ出力し、第２ブロックＢ２（図７のｍが２に相当の場合）では、ＭＰＵ８は、１０ステップ分の位相変化量の設定を指令する第２位相制御信号Ｖ５２を第２ブロックＢ２に相当する第２クロック位相調整部５２（図８のｍが２に相当）へ出力し、第３ブロックＢ３に関しては、ＭＰＵ８は、２０ステップ分の位相変化量の設定を行うべく、この設定を指令する第３位相制御信号Ｖ５３を第３ブロックＢ３に相当する第３クロック位相調整部５３（図８のｎが３に該当）へ出力する。これにより、１フレーム分の映像データの開始点から第１ブロックＢ１における終了点までの期間内では、初期値で与えられる位相を有するサンプリングクロック信号ＣＬＫで以てサンプリングされたデジタル映像信号Ｖ２より、第１画質検出部７１は第１ブロックＢ１内の差分の絶対値のデータの最大値を第１画質判定データ信号Ｖ７１として検出し、次の第２ブロックＢ２の開始点からその終了点までの期間内では、上記初期値から１０ステップ分だけ変化した値の位相を有するサンプリングクロック信号ＣＬＫでサンプリングされて得られたデジタル映像信号Ｖ２より、第２画質検出部７２は第２ブロックＢ２内の隣り合う画素間の差分の絶対値のデータの最大値を第２画質判定データ信号Ｖ７２として検出し、更に第３ブロックＢ３の開始点からその終了点までの期間内では、上記初期値から２０ステップ分だけ変化した値の位相を有するサンプリングクロック信号ＣＬＫでサンプリングして得られるデジタル映像信号Ｖ２より、第３画質検出部７３は第３ブロックＢ３内の差分の絶対値のデータの最大値を第３画質判定データ信号Ｖ７３として検出する。従って、１フレーム分の処理が完了した段階で、ＭＰＵ８は３個の画質判定データを一度に取得することができる。次のフレームでは、各ブロックＢ１〜Ｂ３におけるサンプリングクロック位相の変化量を与えるステップ数を各々、１，１１，２１と設定し、このような処理を繰返すことになる。このように構成するときには、全位相のステップについての画質判定データを、ＭＰＵ８は１０フレーム分の処理を終えた段階で取得することができ、実施の形態１の場合と比較して３倍のスピードで、最適なサンプリングクロック位相を決定するのに必要な画質判定データ取得の処理を完了することが可能となる。
【００６３】
尚、本変形例に既述した変形例１を適用することも可能である。
【００６４】
（変形例３）
本変形例は、実施の形態１とその変形例１，２とに適用可能な変形例である。
【００６５】
既述した説明では、サンプリングクロック周波数は、同期信号検出部９による同期信号周波数と極性の検出データと、映像開始終了検出部１０による検出データとを基に、予めＭＰＵ８内に記億されている標準の映像信号タイミングデータより決定している。
【００６６】
しかし、両検出信号Ｖ９，Ｖ１０と標準の映像信号タイミングデータとを用いることなく、ＭＰＵ８はサンプリング周波数を決定することも可能である。即ち、サンプリング周波数が最適でない場合には、サンプリングクロック位相を変化した場合の差分データの前後の比較データが大きくなったり、小さくなったりする。この変動の周期はサンプリング周波数が最適値からどの程度ずれているかで決まる。そこで、ＭＰＵ８は適当な初期値をサンプリング周波数として設定し、水平１ライン分の差分データの振幅の変化を観測してその周期を記憶しておき、次にサンプリング周波数を１ステップ大きく変化させて、その時の差分データの周期が前回のときよりも大きくなった場合には、更にサンプリング周波数を１ステップだけ変化させる（小さくなった場合にはサンプリング周波数の変化を小さくする方向に変える）。そして、ＭＰＵ８は、このような処理を繰り返すことで、差分データの中に振幅の変化の周期が無くなる場合を検出し、このときのサンプリング周波数を最適値として決定してもよい。
【００６７】
【発明の効果】
請求項１ないし５に係る各発明によれば、画面の画質を高速で自動的に最適化することができる。
【００６８】
請求項１に係る発明によれば、差分の絶対値のデータの最大値を以て１画面の画質判定データとしているので、差分の絶対値のデータの検出感度を高くすることができ、高精度で画質判定を行うことができる。
【００６９】
請求項３に係る発明によれば、アナログ映像信号にノイズが混入している場合であっても、ノイズの影響を抑制して正確に画面の画質の最適化を行うことができる。
【００７０】
請求項４に係る発明によれば、定期的にサンプリングクロック信号の位相の自動調整を３画面の映像データを用いて行っているので、温度センサ等を用いることなく、人の目には位相補正処理の実行が判断できない程度の高速処理で、且つリアルタイムで、温度ドリフト等による画質の経時劣化を適切に修正して常に画質を最適化なものに維持することができる。
【００７１】
請求項２に係る発明によれば、１画面分の処理によって複数個の画質判定データを一度に取得することができ、更なる高速処理で以て画質の最適化を達成することができる。
【図面の簡単な説明】
【図１】本発明に係る表示装置の構成の一例を示すブロック図である。
【図２】本発明における位相調整の原理を説明するためのタイミングチャートである。
【図３】本発明の表示装置における映像検出タイミングを示す図である。
【図４】本発明の表示装置の動作を示すタイミングチャートである。
【図５】本発明の表示装置の動作を示す機能図である。
【図６】本発明の表示装置の動作を示す機能図である。
【図７】本発明の実施の形態１の変形例２におけるタイミングと画面分割とを示す図である。
【図８】本発明の実施の形態１の変形例２の構成例を示すブロック図である。
【図９】従来の液晶表示装置の構成を示すブロック図である。
【符号の説明】
２ ＡＤＣ回路部、４ 表示部、５ クロック位相調整部、６ クロック発生部、７ 画質検出部、８ ＭＰＵ、Ｖ０ アナログ映像信号、Ｖ２ デジタル映像信号、Ｖ５ 位相制御信号、Ｖ６ 周波数制御信号、Ｖ７ 画質判定データ信号。
Claims (5)
- （ａ）外部より供給される同期信号に同期したサンプリングクロック信号の周波数を設定するための周波数制御信号を生成する周波数最適化手段と、
（ｂ）前記サンプリングクロック信号の位相を設定するため位相制御信号を生成する位相最適化手段と、
（ｃ）前記同期信号，前記周波数制御信号及び前記位相制御信号を受信して、前記周波数制御信号によって決定される前記周波数及び前記位相制御信号によって決定される前記位相を有し且つ前記同期信号に同期した前記サンプリングクロック信号を生成するクロック生成手段と、
（ｄ）アナログ映像信号と前記サンプリングクロック信号とを受信して、前記サンプリングクロック信号のタイミングで前記アナログ映像信号をサンプリングホールドした上で前記アナログ映像信号をデジタル映像信号に変換する変換手段と、
（ｅ）前記デジタル映像信号を受信して、前記デジタル映像信号が与える１画面分の画質を検出して画質判定データ信号を生成する画質検出手段と、
（ｆ）前記画質検出手段が出力する前記画質判定データと前記画質判定データに対応した前記サンプリングクロック信号の前記位相を与える位相データとを記憶する記憶手段とを備え、
前記位相最適化手段は、
（ｂ−１）前記記憶手段が前記１画面分の前記画質判定データとそれに対応する前記位相データとを記憶する毎に、前記サンプリングクロック信号の１周期に相当する位相変化範囲内で、前記位相制御信号が与える前記位相を、その初期値から所定の位相変化量だけを順次に変化させる位相制御信号変更手段と、
（ｂ−２）前記サンプリングクロック信号の前記位相の変化量が前記位相変化範囲に到るまでに前記記憶手段に格納されている前記１画面毎の前記画質判定データより成るデータ群の中から最大のものを抽出して、前記最大のものに対応する前記サンプリングクロック信号の前記位相を最適位相として決定すると共に、前記最適位相を与える最適位相制御信号を前記位相制御信号に最終的に決定する最適位相決定手段とを備え、
前記画質検出手段は、前記１画面中の互いに隣り合う画素同士のデータの差分の絶対値のデータに基づき、前記画質判定データ信号を生成し、
前記画質検出手段は、前記１画面の全範囲についての前記差分の絶対値のデータの中で、最大値のものを与えるデータ信号を前記画質判定データ信号として決定することを特徴とする、
画質自動調整装置。 - （ａ）外部より供給される同期信号に同期したサンプリングクロック信号の周波数を設定するための周波数制御信号を生成する周波数最適化手段と、
（ｂ）前記サンプリングクロック信号の位相を設定するため位相制御信号を生成する位相最適化手段と、
（ｃ）前記同期信号，前記周波数制御信号及び前記位相制御信号を受信して、前記周波数制御信号によって決定される前記周波数及び前記位相制御信号によって決定される前記位相を有し且つ前記同期信号に同期した前記サンプリングクロック信号を生成するクロック生成手段と、
（ｄ）アナログ映像信号と前記サンプリングクロック信号とを受信して、前記サンプリングクロック信号のタイミングで前記アナログ映像信号をサンプリングホールドした上で前記アナログ映像信号をデジタル映像信号に変換する変換手段と、
（ｅ）前記デジタル映像信号を受信して、前記デジタル映像信号が与える１画面分の画質を検出して画質判定データ信号を生成する画質検出手段と、
（ｆ）前記画質検出手段が出力する前記画質判定データと前記画質判定データに対応した前記サンプリングクロック信号の前記位相を与える位相データとを記憶する記憶手段とを備え、
前記位相最適化手段は、
（ｂ−１）前記記憶手段が前記１画面分の前記画質判定データとそれに対応する前記位相データとを記憶する毎に、前記サンプリングクロック信号の１周期に相当する位相変化範囲内で、前記位相制御信号が与える前記位相を、その初期値から所定の位相変化量だけを順次に変化させる位相制御信号変更手段と、
（ｂ−２）前記サンプリングクロック信号の前記位相の変化量が前記位相変化範囲に到るまでに前記記憶手段に格納されている前記１画面毎の前記画質判定データより成るデータ群の中から最大のものを抽出して、前記最大のものに対応する前記サンプリングクロック信号の前記位相を最適位相として決定すると共に、前記最適位相を与える最適位相制御信号を前記位相制御信号に最終的に決定する最適位相決定手段とを備え、
前記位相制御信号変更手段は、
前記１画面が複数のブロックに分割されている場合において、前記複数のブロックに属する各ブロック毎に、当該ブロックにおける前記初期値が他のブロックのそれと互いに異なる値となるように指令する前記位相制御信号を順次に生成・出力すると共に、前記位相制御信号が与える当該ブロックに関する前記位相を当該ブロックの前記初期値から前記所定の位相変化量だけを順次に変化させる手段であり、
前記各ブロックについての位相変化量の合計は前記位相変化範囲に相当しており、
前記画質検出手段は、前記１画面につき、前記各ブロック毎に画質を検出して、それらの検出結果を前記画質判定データ信号として生成・出力することを特徴とする、
画質自動調整装置。 - （ａ）外部より供給される同期信号に同期したサンプリングクロック信号の周波数を設定するための周波数制御信号を生成する周波数最適化手段と、
（ｂ）前記サンプリングクロック信号の位相を設定するため位相制御信号を生成する位相最適化手段と、
（ｃ）前記同期信号，前記周波数制御信号及び前記位相制御信号を受信して、前記周波数制御信号によって決定される前記周波数及び前記位相制御信号によって決定される前記位相を有し且つ前記同期信号に同期した前記サンプリングクロック信号を生成するクロック生成手段と、
（ｄ）アナログ映像信号と前記サンプリングクロック信号とを受信して、前記サンプリングクロック信号のタイミングで前記アナログ映像信号をサンプリングホールドした上で前記アナログ映像信号をデジタル映像信号に変換する変換手段と、
（ｅ）前記デジタル映像信号を受信して、前記デジタル映像信号が与える１画面分の画質を検出して画質判定データ信号を生成する画質検出手段と、
（ｆ）前記画質検出手段が出力する前記画質判定データと前記画質判定データに対応した前記サンプリングクロック信号の前記位相を与える位相データとを記憶する記憶手段とを備え、
前記位相最適化手段は、
（ｂ−１）前記記憶手段が前記１画面分の前記画質判定データとそれに対応する前記位相データとを記憶する毎に、前記サンプリングクロック信号の１周期に相当する位相変化範囲内で、前記位相制御信号が与える前記位相を、その初期値から所定の位相変化量だけを順次に変化させる位相制御信号変更手段と、
（ｂ−２）前記サンプリングクロック信号の前記位相の変化量が前記位相変化範囲に到るまでに前記記憶手段に格納されている前記１画面毎の前記画質判定データより成るデータ群の中から最大のものを抽出して、前記最大のものに対応する前記サンプリングクロック信号の前記位相を最適位相として決定すると共に、前記最適位相を与える最適位相制御信号を前記位相制御信号に最終的に決定する最適位相決定手段とを備え、
前記画質検出手段は、前記１画面中の互いに隣り合う画素同士のデータの差分の絶対値のデータに基づき、前記画質判定データ信号を生成し、
前記画質検出手段は、前記１画面の全範囲についての前記差分の絶対値のデータの中で、最大値から大きい順に選んだ数データの平均値を与えるデータ信号を前記画質判定データ信号として決定することを特徴とする、
画質自動調整装置。 - 請求項１ないし３の何れかに記載の画質自動調整装置であって、
（ｇ）前記最適位相の決定後に所定の定期点検時間が経過したか否かを判定するタイマ手段と、
（ｈ）前記タイマ手段が前記所定の定期点検時間が経過したと判定したときには、前記最適位相に対して正負の方向にそれぞれ前記所定の位相変化量だけ変化させて得られる位相をそれぞれ指示する第１及び第２定期点検用位相制御信号を前記位相制御信号として生成・出力すると共に、その結果、前記画質検出手段が出力する前記画質判定データ信号を前記記憶手段から読出して、読出した前記画質判定データ信号に基づき新たな最適位相を決定する定期的位相補正手段とを更に備えることを特徴とする、
画質自動調整装置。 - 請求項１ないし４のいずれかに記載の前記画質自動調整装置と、
前記最適位相を有する前記サンプリングクロック信号に基づき前記変換手段が前記アナログ映像信号を変換して出力する前記デジタル映像信号が与えるデジタル画像を表示する表示手段とを備えることを特徴とする、
表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25794698A JP3586116B2 (ja) | 1998-09-11 | 1998-09-11 | 画質自動調整装置及び表示装置 |
| US09/245,416 US6097444A (en) | 1998-09-11 | 1999-02-05 | Automatic image quality adjustment device adjusting phase of sampling clock for analog video signal to digital video signal conversion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25794698A JP3586116B2 (ja) | 1998-09-11 | 1998-09-11 | 画質自動調整装置及び表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000089709A JP2000089709A (ja) | 2000-03-31 |
| JP3586116B2 true JP3586116B2 (ja) | 2004-11-10 |
Family
ID=17313419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25794698A Expired - Lifetime JP3586116B2 (ja) | 1998-09-11 | 1998-09-11 | 画質自動調整装置及び表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6097444A (ja) |
| JP (1) | JP3586116B2 (ja) |
Families Citing this family (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19751719A1 (de) * | 1997-11-21 | 1999-05-27 | Thomson Brandt Gmbh | Signalverarbeitungsverfahren für ein analoges Bildsignal |
| JP3722628B2 (ja) * | 1998-10-20 | 2005-11-30 | 株式会社日立製作所 | 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置 |
| JP3644838B2 (ja) * | 1999-03-04 | 2005-05-11 | パイオニア株式会社 | プラズマディスプレイパネルの駆動方法 |
| US6724381B2 (en) * | 1999-03-26 | 2004-04-20 | Canon Kabushiki Kaisha | Signal processing apparatus for generating clocks phase-synchronized with input signal |
| DE19913917C2 (de) * | 1999-03-26 | 2001-01-25 | Pcs Gmbh & Co Kg | Verfahren und Einrichtung zum Abgleich der Phase bei Flachbildschirmen |
| WO2000058936A1 (de) * | 1999-03-26 | 2000-10-05 | Fujitsu Siemens Computers Gmbh | Verfahren und einrichtung zum nachstellen der phase bei flachbildschirmen |
| US6693628B1 (en) * | 1999-03-26 | 2004-02-17 | Fujitsu Siemens Computers Gmbh | Method and device for monitoring a setting of a phase in flat screens |
| JP2000298447A (ja) * | 1999-04-12 | 2000-10-24 | Nec Shizuoka Ltd | 画素同期回路 |
| US6633288B2 (en) * | 1999-09-15 | 2003-10-14 | Sage, Inc. | Pixel clock PLL frequency and phase optimization in sampling of video signals for high quality image display |
| JP4366808B2 (ja) * | 2000-01-31 | 2009-11-18 | ソニー株式会社 | タイミングエラー検出回路および復調回路とその方法 |
| JP2001356729A (ja) * | 2000-06-15 | 2001-12-26 | Nec Mitsubishi Denki Visual Systems Kk | 画像表示装置 |
| JP3664231B2 (ja) * | 2000-08-09 | 2005-06-22 | 日本電気株式会社 | カラー画像処理装置 |
| KR100415083B1 (ko) * | 2000-10-24 | 2004-01-13 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| KR100393068B1 (ko) * | 2001-07-13 | 2003-07-31 | 삼성전자주식회사 | 액정 디스플레이 시스템의 샘플링 클록신호의 위상 제어장치 및 방법 |
| DE10136677A1 (de) * | 2001-07-27 | 2003-02-13 | Harman Becker Automotive Sys | Verfahren und Anordnung zur Umwandlung analoger Bildsignale in digitale Bildsignale |
| US7009628B2 (en) * | 2001-09-20 | 2006-03-07 | Genesis Microchip Inc. | Method and apparatus for auto-generation of horizontal synchronization of an analog signal to a digital display |
| US7091996B2 (en) * | 2001-09-20 | 2006-08-15 | Genesis Microchip Corporation | Method and apparatus for automatic clock synchronization of an analog signal to a digital display |
| US7034815B2 (en) * | 2001-09-20 | 2006-04-25 | Genesis Microchip Inc. | Method and apparatus for synchronizing an analog video signal to an LCD monitor |
| US7019764B2 (en) * | 2001-09-20 | 2006-03-28 | Genesis Microchip Corporation | Method and apparatus for auto-generation of horizontal synchronization of an analog signal to digital display |
| US6922188B2 (en) * | 2001-09-20 | 2005-07-26 | Genesis Microchip Inc. | Method and apparatus for auto-generation of horizontal synchronization of an analog signal to a digital display |
| US7391416B2 (en) * | 2001-12-27 | 2008-06-24 | Oplus Technologies, Inc. | Fine tuning a sampling clock of analog signals having digital information for optimal digital display |
| US6654066B1 (en) * | 2002-09-16 | 2003-11-25 | National Semiconductor Corporation | High-speed flat-panel display interface |
| DE10254469B4 (de) * | 2002-11-21 | 2004-12-09 | Sp3D Chip Design Gmbh | Verfahren und Vorrichtung zur Bestimmung einer Frequenz für die Abtastung analoger Bilddaten |
| TWI220098B (en) * | 2003-05-14 | 2004-08-01 | Delta Electronics Inc | Phase adjusting method for analog/digital video signal conversion |
| JP4838498B2 (ja) * | 2003-05-21 | 2011-12-14 | キヤノン株式会社 | 表示装置 |
| US7120814B2 (en) * | 2003-06-30 | 2006-10-10 | Raytheon Company | System and method for aligning signals in multiple clock systems |
| KR100777894B1 (ko) * | 2003-08-07 | 2007-11-21 | 마츠시타 덴끼 산교 가부시키가이샤 | 표시 장치 |
| DE10347036A1 (de) * | 2003-10-09 | 2005-05-04 | Siemens Ag | Anordnung mit einem Panel eines Flachbildschirms |
| JP2005173395A (ja) * | 2003-12-12 | 2005-06-30 | Pioneer Electronic Corp | 表示制御装置及び表示制御方法等 |
| US7421049B2 (en) * | 2004-04-29 | 2008-09-02 | Analog Devices, Inc. | Apparatus and method for automated determination of sampling phase of an analog video signal |
| US7474724B1 (en) * | 2004-10-13 | 2009-01-06 | Cirrus Logic, Inc. | Method and system for video-synchronous audio clock generation from an asynchronously sampled video signal |
| KR100564639B1 (ko) * | 2004-11-06 | 2006-03-28 | 삼성전자주식회사 | 디스플레이 상태 조절용 기능블록 및 조절방법 |
| US7502076B2 (en) * | 2005-04-28 | 2009-03-10 | Texas Instruments Incorporated | Method and apparatus for a digital display |
| US7733424B2 (en) * | 2005-06-03 | 2010-06-08 | Texas Instruments Incorporated | Method and apparatus for analog graphics sample clock frequency verification |
| US7825990B2 (en) * | 2005-06-03 | 2010-11-02 | Texas Instruments Incorporated | Method and apparatus for analog graphics sample clock frequency offset detection and verification |
| DE102005055543A1 (de) * | 2005-11-18 | 2007-05-31 | Micronas Gmbh | Verfahren zum Einstellen von Abtast-Zeitpunkten eines Abtasttakts in einem Bildsignal-Abtastsystem bzw. Schaltung zum Durchführen eines solchen Verfahrens |
| TWI347092B (en) * | 2006-04-11 | 2011-08-11 | Realtek Semiconductor Corp | Methods for adjusting sampling clock of sampling circuit and related apparatuses |
| JP4182124B2 (ja) | 2006-06-30 | 2008-11-19 | Ｎｅｃディスプレイソリューションズ株式会社 | 画像表示装置、ドットクロック位相調整回路及びクロック位相調整方法 |
| US20080174573A1 (en) * | 2007-01-24 | 2008-07-24 | Monahan Charles T | Method and System for PC Monitor Phase Locking In Changing Content Environments |
| DE102007008683A1 (de) * | 2007-02-20 | 2008-08-21 | Micronas Gmbh | Vorrichtung und Verfahren zum Einstellen eines Abtasttaktes für breitbandige analoge Videosignale |
| US8031773B2 (en) * | 2007-08-28 | 2011-10-04 | Princeton Technology Corporation | Image processing apparatus |
| TW200930074A (en) * | 2007-12-28 | 2009-07-01 | Novatek Microelectronics Corp | Apparatus and method for receiving video signal |
| JP2009182779A (ja) | 2008-01-31 | 2009-08-13 | Nec Electronics Corp | 信号処理方法及び回路 |
| JP5088174B2 (ja) * | 2008-02-28 | 2012-12-05 | 富士通株式会社 | 復調回路 |
| US20090256829A1 (en) * | 2008-04-11 | 2009-10-15 | Bing Ouyang | System and Method for Detecting a Sampling Frequency of an Analog Video Signal |
| CN101989417B (zh) * | 2009-08-05 | 2013-01-02 | 承景科技股份有限公司 | 于数字视讯系统中自动校正取样时钟的方法及系统 |
| JP2011164356A (ja) * | 2010-02-09 | 2011-08-25 | Canon Inc | 表示装置および表示方法 |
| US20140347334A1 (en) * | 2011-09-15 | 2014-11-27 | Sharp Kabushiki Kaisha | Display device, production method for display device, and production device for display device |
| US9049491B2 (en) * | 2012-08-30 | 2015-06-02 | Maxlinear, Inc. | Method and system for power management in a frequency division multiplexed network |
| CN103413512B (zh) * | 2013-07-24 | 2015-10-21 | 京东方科技集团股份有限公司 | 显示器同步信号检测方法及检测装置、显示器 |
| US10134349B2 (en) | 2016-12-02 | 2018-11-20 | Apple Inc. | Display interference mitigation systems and methods |
| TWI656743B (zh) * | 2017-10-19 | 2019-04-11 | 創意電子股份有限公司 | 取樣相位調整裝置及其調整方法 |
| CN116052742A (zh) * | 2022-07-13 | 2023-05-02 | 成都海光集成电路设计有限公司 | 数据处理方法、装置、存储控制器、设备及介质 |
| CN117490838B (zh) * | 2024-01-03 | 2024-03-19 | 成都善思微科技有限公司 | 一种高可靠性的平板探测器数据采集方法、系统及计算机 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01163070A (ja) * | 1987-12-21 | 1989-06-27 | Seiko Epson Corp | 印写装置 |
| JPH07219485A (ja) * | 1994-02-07 | 1995-08-18 | Toshiba Corp | 液晶表示装置 |
| US5978041A (en) * | 1994-10-24 | 1999-11-02 | Hitachi, Ltd. | Image display system |
| JP3673303B2 (ja) * | 1995-07-27 | 2005-07-20 | 株式会社日立製作所 | 映像信号処理装置 |
-
1998
- 1998-09-11 JP JP25794698A patent/JP3586116B2/ja not_active Expired - Lifetime
-
1999
- 1999-02-05 US US09/245,416 patent/US6097444A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000089709A (ja) | 2000-03-31 |
| US6097444A (en) | 2000-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3586116B2 (ja) | 画質自動調整装置及び表示装置 | |
| KR100543991B1 (ko) | 도트클럭재생방법및이를이용한도트클럭재생장치 | |
| JP4154820B2 (ja) | 画像表示装置のドットクロック調整方法およびドットクロック調整装置 | |
| US9262989B2 (en) | Image display apparatus and method of adjusting clock phase using a delay evaluation signal | |
| JPWO2011039852A1 (ja) | 映像表示装置および映像表示方法 | |
| US9264628B2 (en) | Imaging apparatus and flicker reduction method | |
| JP2000298447A (ja) | 画素同期回路 | |
| EP2575356B1 (en) | Imaging apparatus and imaging method | |
| KR100618512B1 (ko) | 고체 촬상 장치, 이미지 센서, 화상 처리 장치 및 촬상 방법 | |
| US7535982B2 (en) | Method and apparatus for adjusting phase of sampling frequency of ADC | |
| US7133075B2 (en) | Image capturing apparatus and method for reducing a flicker effect | |
| US8089539B2 (en) | Phase adjusting device and related art thereof | |
| JP2005094247A (ja) | 通信装置および方法、プログラム、並びに通信システム | |
| JP2007208805A (ja) | 撮像装置およびイメージセンサ | |
| US20050024503A1 (en) | Systems and methods for reducing artifacts caused by illuminant flicker | |
| KR100242972B1 (ko) | 평판 디스플레이 장치의 트래킹 조정 회로 | |
| JP5027047B2 (ja) | 映像信号処理装置 | |
| JP2881109B2 (ja) | ヘッド分離型ｃｃｄカメラ及びヘッド分離型ｃｃｄカメラの同期位相調整方法 | |
| JP2003333429A (ja) | 撮像素子の駆動制御方法，撮像装置及び撮像システム | |
| JP3642953B2 (ja) | ヘッド分離型ｃｃｄカメラの同期調整方法 | |
| JP2001142438A (ja) | 同期信号の周期測定装置 | |
| JPH11282407A (ja) | 表示制御装置及びコンピュータ読み取り可能な記憶媒体 | |
| JP3427298B2 (ja) | ビデオ信号変換装置およびｌｃｄ装置 | |
| JP2013070168A (ja) | 平面型ｘ線センサ | |
| JP2000267619A (ja) | 撮像カメラ付き液晶プロジェクタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040430 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040805 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |