JP2881109B2 - ヘッド分離型ｃｃｄカメラ及びヘッド分離型ｃｃｄカメラの同期位相調整方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、信号処理部とカメラヘ
ッド部とを分離することによりカメラヘッド部を小型化
したヘッド分離型ＣＣＤカメラに関するものである。

【０００２】

【従来の技術】今日、内視鏡や監視カメラとして、カメ
ラヘッド部を小型化することにより狭い空間にカメラヘ
ッド部を挿入配置することを可能とするヘッド分離型の
固体撮像素子カメラ（ＣＣＤカメラ）が多用されてい
る。このヘッド分離型ＣＣＤカメラは、カメラヘッド部
にＣＣＤと撮像素子駆動パルス発生器及び同期発振回路
などを組み込み、ＣＣＤからの出力信号をカメラケーブ
ルにより信号処理部へ送ることとし、信号処理部から基
準クロック信号をカメラヘッド部に送ることによりカメ
ラヘッド部と信号処理部との同期を取るものとし、カメ
ラヘッド部から送られるＣＣＤ出力信号を映像信号処理
手段とした集積回路で検波し、且つ、更に水平同期信号
や垂直同期信号を加え、レベル調整なども行って例えば
ＮＴＳＣ規格などの映像信号に形成している。

【０００３】そしてヘッド分離型ＣＣＤカメラでは、信
号処理部から基準クロック信号と共にヘッド同期信号を
カメラヘッド部に送ることにより撮像素子駆動パルス発
生器からＣＣＤに出力する転送パルスなどのタイミング
を制御し、且つ、カメラヘッド部に組み込む回路を単純
化することによってカメラヘッド部を一層小型化してい
るものもある。

【０００４】ところで、ヘッド分離型のテレビカメラに
おいては、カメラケーブルが長くなると、このカメラケ
ーブルによる信号の遅延時間が信号処理部でＣＣＤ出力
信号の検波を行うタイミングや同期信号を加えるタイミ
ングなどに影響するため、ヘッド分離型ＣＣＤカメラで
は、カメラケーブルの長さが予め指定されているものが
多い現状である。

【０００５】

【発明が解決しようとする課題】ヘッド分離型ＣＣＤカ
メラを用いた監視カメラは、カメラヘッド部が小型であ
るために設置場所を自由に定めることができるも、カメ
ラケーブルが長くなる場合、カメラヘッド部から信号処
理部にＣＣＤ出力信号が到達するまでの時間によってサ
ンプリングホールドなどの信号処理パルスとＣＣＤ出力
信号とのタイミングを調整する必要が生じる。

【０００６】即ち、カメラケーブルの１メートルを信号
が伝わるのに約５ナノ秒の時間を要するため、信号処理
部からヘッド同期信号を出力してカメラヘッド部におけ
るＣＣＤを制御したとき、このヘッド同期信号に基づい
てＣＣＤから出力された映像データ信号が信号処理部に
入力されるに際し、カメラケーブルの長さが約１０メー
トル長くなる毎に１００ナノ秒程度の遅延が生じること
となり、監視カメラのようにケーブル長さが数十メート
ルと長く、且つ、設置場所に応じて必要なカメラケーブ
ルの長さが異なる場合、ヘッド同期信号と信号処理パル
スとのタイミングを調整することが困難となる場合があ
った。

【０００７】また、今日のように、ＣＣＤが数十万画素
と多くの画素で構成されている場合、読み出しクロック
の周期が数十ナノ秒乃至百ナノ秒程度と短く、信号処理
に際して信号処理パルスの位相がずれるばかりでなく、
カメラケーブルの長さが長くなると信号処理に際して画
素単位のずれが生じる場合があり、位相同期ループ回路
を用いて位相を調整する信号処理部は、各画素の映像デ
ータと信号処理パルスのタイミングを合わせて映像デー
タの適正な処理をなし得るも、同期信号と画素データと
の合成がずれるため、信号処理部における処理パルスの
タイミングに合わせて使用可能なカメラケーブルの長さ
の範囲が限定され、カメラケーブルの長さに合わせて信
号処理パルスのタイミングを調整しなければならず、Ｃ
ＣＤカメラの量産性を高められない欠点があった。

【０００８】本発明は、このような欠点を排し、種々の
ケーブル長さのカメラケーブルを用いても、信号処理部
で正確なタイミングの信号処理を常に可能とするヘッド
分離型ＣＣＤカメラを提供するものであること以下の通
り。

【０００９】

【課題を解決するための手段】本発明は、映像信号処理
手段と、この映像信号処理手段に信号処理パルスを出力
するとともに同期基準信号をも出力する基準信号発生手
段と、この同期基準信号が入力されて同期基準信号に基
づいたヘッド同期信号やタイミング検出信号を出力する
コントロール信号発生手段と、ヘッド同期信号の位相を
遅延調整してカメラヘッド部に送る位相調整手段と、ヘ
ッド同期信号の出力をクロック単位で変化遅延させる遅
延決定信号をコントロール信号発生手段に出力する画素
調整手段と、を有する信号処理部とするとともに、カメ
ラヘッド部はＣＣＤ出力信号の他、ＣＣＤ出力信号の出
力タイミングを示す映像タイミング信号を出力するカメ
ラヘッド部とする。

【００１０】また、映像信号処理手段と、この映像信号
処理手段に信号処理パルスを出力するとともに同期基準
信号をも出力する基準信号発生手段と、この同期基準信
号が入力されて同期基準信号に基づいたヘッド同期信号
やタイミング検出信号を出力するコントロール信号発生
手段と、信号処理パルスの位相を遅延調整して映像信号
処理手段に送る位相調整手段と、映像信号処理手段にお
いてクロック単位で信号処理パルスを遅延させる遅延決
定信号を出力する画素調整手段とを有する信号処理部と
することもある。

【００１１】更に、映像信号処理手段及びこの映像信号
処理手段に信号処理パルスを出力するとともに同期基準
信号をも出力する基準信号発生手段、この同期基準信号
が入力されて同期基準信号に基づいたヘッド同期信号や
タイミング検出信号を出力するコントロール信号発生手
段と、ヘッド同期信号の位相を遅延調整してカメラヘッ
ド部に送る位相調整手段と、映像信号処理手段において
クロック単位で信号処理パルスを遅延をさせる遅延決定
信号を出力する画素調整手段と、を有する信号処理部と
する場合や、映像信号処理手段及びこの映像信号処理手
段に信号処理パルスを出力するとともに同期基準信号を
も出力する基準信号発生手段、この同期基準信号が入力
されて同期基準信号に基づいたヘッド同期信号やタイミ
ング検出信号を出力するコントロール信号発生手段と、
信号処理パルスの位相を遅延調整して映像信号処理手段
に送る位相調整手段と、ヘッド同期信号の出力をクロッ
ク単位で変化遅延させる遅延決定信号をコントロール信
号発生手段に出力する画素調整手段と、を有する信号処
理部とする場合もある。

【００１２】又、同一遅延時間を有するディレー素子を
直列に多数個配置して所定の信号を通過させることによ
りタイミングをずらした多数の位相遅延信号を形成し、
この各位相遅延信号とカメラヘッドから出力された映像
タイミング信号とを比較して所定信号と映像タイミング
信号との位相差を検出し、検出結果に基づいて位相遅延
信号の内の１つを選択する同期位相調整方法を採用する
こととする。

【００１３】

【作 用】本発明は、映像信号処理手段によりＣＣＤ出
力信号に検波などの信号処理を施して映像信号とするこ
とができる。また、同期基準信号に基づいてヘッド同期
信号を出力するコントロール信号発生手段を有している
故、このコントロール信号発生手段が出力するヘッド同
期信号を位相調整手段を介してカメラヘッド部に送るこ
とによりカメラヘッド部におけるＣＣＤから映像データ
信号を出力させるタイミングを制御することができ、位
相調整手段によりヘッド同期信号の位相をずらすことに
よってＣＣＤ出力信号の出力タイミングを微小範囲で調
整することができる。

【００１４】さらに、コントロール信号発生手段からヘ
ッド同期信号を出力させるに際してクロック単位で出力
タイミングを変化させる遅延決定信号を出力する画素調
整手段をも有している故、ヘッド同期信号の出力タイミ
ングをクロック単位で大きく変化させ、カメラケーブル
の長さにより生じる信号伝達時間が大きく変化する場合
のタイミング合わせを行うことができ、ＣＣＤ出力信号
の出力タイミングを示す映像タイミング信号を出力する
カメラヘッド部としている故、カメラヘッド部からＣＣ
Ｄ出力信号と共に映像タイミング信号をも出力させ、こ
の映像タイミング信号を基準としてＣＣＤ出力信号と信
号処理パルスとの位相調整やクロック単位での遅延調整
を行うことができる。

【００１５】また、コントロール信号発生手段が出力す
るヘッド同期信号をカメラヘッド部に送ることによりカ
メラヘッド部からＣＣＤ出力信号を出力させるタイミン
グを一定としておき、信号処理パルスの位相を遅延調整
して映像信号処理手段に送る位相調整手段及び映像信号
処理手段に遅延決定信号を出力する画素調整手段を有す
る信号処理部は、位相調整手段により信号処理パルスの
タイミングを調整して信号処理パルスと映像データ信号
とのタイミングを微小範囲で調整して適正な検波をする
ことができ、映像信号処理手段においてクロック単位の
処理パルスを遅延させる遅延決定信号を出力する画素調
整手段をも設けている故、クロック単位で信号処理パル
スのタイミングを大きく変化させ、カメラケーブルの長
さによって映像データ信号を含むＣＣＤ出力信号や映像
タイミング信号が信号処理部に入力されるタイミングが
変化しても、カメラケーブルの長さに合わせるように信
号処理パルスをクロック単位で大きく変化させることも
できる。

【００１６】そして、ヘッド同期信号の位相を遅延調整
してカメラヘッド部に送る位相調整手段とクロック単位
で処理パルスの遅延を決定する遅延決定信号を出力する
画素調整手段とを有する信号処理部は、位相調整手段に
よりヘッド同期信号信号のタイミングを調整して信号処
理パルスと映像データ信号とのタイミングを微小範囲で
調整することができ、映像信号処理手段においてクロッ
ク単位で処理パルスの遅延を決定する遅延決定信号を出
力する画素調整手段をも有している故、信号処理パルス
と映像データ信号とのタイミングをカメラケーブルの長
さに合わせて大きく変化させることができる。

【００１７】そして、信号処理パルスの位相を遅延調整
して映像信号処理手段に送る位相調整手段と遅延決定信
号をコントロール信号発生手段に出力する画素調整手段
とを有する信号処理部は、位相調整手段により信号処理
パルスのタイミングを調整して信号処理パルスと映像デ
ータ信号とのタイミングを微小範囲で調整することがで
き、ヘッド同期信号の出力をクロック単位で変化遅延さ
せる遅延決定信号をコントロール信号発生手段に出力す
る画素調整手段を有している故、信号処理パルスと映像
データ信号とのタイミングをカメラケーブル長さに合わ
せて大きく変化させることができる。

【００１８】さらに、同一遅延時間を有するディレー素
子を直列に多数個配置して所定の信号を通過させること
によりタイミングをずらせた多数の位相遅延信号を形成
する方法は、同一波形であって出力されるタイミングの
みが一定時間づつ異なる信号を容易に形成することがで
き、この各位相遅延信号と映像タイミング信号とを比較
して位相遅延信号の内の１つを選択する方法は、所望の
タイミングの信号を抜き出すことにより初期の信号から
目的の遅延量を有する信号に変換することが極めて容易
に実施できる。

【００１９】

【実施例】本発明に係るヘッド分離型ＣＣＤカメラの実
施例は、図１に示すように、二次元固体撮像素子として
のＣＣＤ15と、このＣＣＤ15に合わせてＣＣＤ15を駆動
する転送ゲートパルスや読み出しクロックパルスなど適
宜のＣＣＤ駆動パルスをＣＣＤ15に出力し、且つ、この
ＣＣＤ駆動パルスに合わせて所定のタイミングとした映
像タイミング信号Ｅをも出力する撮像素子駆動パルス発
生器13と、位相比較器18及び電圧制御発振器19により形
成される位相同期ループ回路を用いたクロック再生手段
17とを有するカメラヘッド部11とするものであり、信号
処理部から当該カメラヘッド部11に送られるヘッド同期
信号Ｊに基づいてクロック再生手段17によりクロック信
号を再成すると共に、撮像素子駆動パルス発生器13から
ＣＣＤ駆動パルスを出力させることにより映像データ信
号を含むＣＣＤ出力信号Ｃを当該カメラヘッド部11から
出力させて信号処理部20に送り、且つ、撮像素子駆動パ
ルス発生器13からの映像タイミング信号Ｅをも信号処理
部に送るものである。

【００２０】そして、このカメラヘッド部11に入力され
るヘッド同期信号Ｊは、少なくとも駆動タイミング信号
Ａとクロック基準信号Ｂとで構成するものとし、図２に
示すように、ＣＣＤ15の読み出しクロックの周期に合わ
せたパルスの例えば８個を駆動タイミング信号Ａとして
１秒間に３０回出力するように形成し、この駆動タイミ
ング信号Ａに基づいて水平ブランキング期間に相当する
タイミングに合わせ、各水平ブランキング期間ごとに読
み出しクロック周期と同期した例えば７個のパルスをク
ロック基準信号Ｂとして形成しているものである。

【００２１】従って、カメラヘッド部11ではクロック再
生手段17により駆動タイミング信号Ａを形成するパルス
やクロック基準信号Ｂを形成するパルスと同期した位相
を有するクロックパルスを形成することができ、このク
ロックパルスに基づき、且つ、駆動タイミング信号Ａに
合わせてフレームの読み出しを開始するように撮像素子
駆動パルス発生器13からＣＣＤ駆動パルスをＣＣＤ15に
出力し、垂直ブランキング期間及び水平ブランキング期
間を設けるようにＣＣＤ15から画素単位の映像データに
より形成される映像データ信号ＤをＣＣＤ出力信号Ｃと
してＣＣＤ15から出力させるものである。

【００２２】また、この撮像素子駆動パルス発生器13か
ら出力させる映像タイミング信号Ｅは、駆動タイミング
信号Ａに基づいて垂直ブランキング期間に含まれる第１
水平走査期間内に読み出しクロックと同期した多数のパ
ルスを出力させることにより形成するものとしている。
そして、この映像データ信号Ｄを含むＣＣＤ出力信号Ｃ
や映像タイミング信号Ｅを受ける信号処理部は、図３に
示すように、ＣＣＤ出力信号Ｃに信号処理パルスＨを用
いた相関二重サンプリングなどの検波処理を施し、更に
同期信号を加えて映像信号とする映像信号処理手段25
と、発信器を内蔵して映像信号処理手段25に信号処理パ
ルスＨを出力すると共に同期基準信号Ｉをも出力する基
準信号発生手段23と、この基準信号発生手段23が出力す
る同基準信号Ｉに基づいてヘッド同期信号Ｊを出力する
と共に第１タイミング検出信号Ｋや位相補正信号Ｌを位
相調整手段31に、また、第２タイミング検出信号Ｍや画
素補正信号Ｎを画素調整手段61に出力するコントロール
信号発生手段27と、ヘッド同期信号をディレー素子によ
り僅かに遅延させてカメラケーブルに出力する位相調整
手段31と、第２タイミング検出信号Ｍにより映像タイミ
ング信号Ｅのタイミングを検出して前記コントロール信
号発生手段27に遅延決定信号Ｏを出力する画素調整手段
61と、を有するものである。

【００２３】この信号処理部20における基準信号発生手
段23は、信号処理パルスＨとして検波処理に必要なクラ
ンプパルスやサンプルホールドパルスと帰線期間のブラ
ンキング処理を行うためのブランキングパルスなどの映
像信号処理に必要な各種パルスを出力し、また、同期基
準信号Ｉとしてフレーム開始基準信号やクロック信号を
出力するものである。

【００２４】尚、クロック信号はＣＣＤ15の処理速度に
合わせつつクランプパルスやサンプリングホールドパル
スと同一周波数としており、又、フレーム開始基準信号
は３０分の１秒毎に出力し、且つ、ブランキングパルス
の出力タイミングに対して数クロック乃至十数クロック
分程度早く出力するように設定している。そして、コン
トロール信号発生手段27は、同期基準信号Ｉに含まれる
クロック信号に基づき、図４に示すように、ヘッド同期
信号Ｊとしては、８個のクロックパルスを駆動タイミン
グ信号Ａとして同期基準信号Ｉに含まれるフレーム開始
基準信号に合わせて出力し、且つ、駆動タイミング信号
Ａから例えば数十マイクロ秒遅れなどの第１水平走査期
間内に位相検出パルスＦとして単一のパルス信号を出力
し、さらに、駆動タイミング信号Ａを基準として１水平
走査期間である６３．５マイクロ秒毎に７個のクロック
パルスをクロック基準信号Ｂとして出力するものであ
り、第１タイミング検出信号Ｋとしては、位相検出パル
スＦから僅かに遅れ、且つ、駆動タイミング信号Ａから
の１水平走査期間内に単発のパルス信号を出力し、第１
タイミング検出信号Ｋから遅れたタイミングにして駆動
タイミング信号Ａからは１水平走査期間内の単発パルス
信号を位相補正信号Ｌとして出力するものであり、第２
タイミング検出信号Ｍは、図４の(2)に示すように、駆
動タイミング信号Ａの後に数十マイクロ秒の長さで出力
し、第２タイミング検出信号Ｍの出力後に単発のパルス
信号を画素補正信号Ｎとして出力するものである。

【００２５】なお、第１タイミング検出信号Ｋ、第２タ
イミング検出信号Ｍ、位相補正信号Ｌ、及び、画素補正
信号Ｎとしては数秒毎などの所定の周期で出力させるよ
うにすれば足りるものである。そして、位相調整手段31
は、図５に示すように、同一遅延時間を有する多数のデ
ィレー素子35を直列とした位相遅延部32と、ディレー素
子35よりも１個多い個数のＤ−フリップフロップを用い
たタイミング記憶部37と、タイミング記憶部37のデータ
を保持するシフトレジスタ39、このシフトレジスタ39か
らの出力における立ち上がりを検出する立上り検出回路
43及びカウンター回路45とで構成した判定部41と、判定
部41の出力により位相ずれの量を算出する位相演算部51
と、前記位相遅延部32の出力信号である位相遅延信号Ｊ
0,Ｊ1,Ｊ2,……,Ｊnの１つを選択してカメラケーブルに
出力するセレクタ46とにより構成している。

【００２６】尚、本実施例では、位相遅延信号Ｊ0は遅
延時間を０として入力信号を直接位相遅延部32から出力
している。この位相遅延部32は、例えば数ナノ秒の遅延
時間を有するディレー素子35の数十個を直列とし、全体
で１クロックの時間以上の遅延時間を形成し得る位相遅
延部32とし、この位相遅延部32の入力端子及び各ディレ
ー素子35の出力端子をセレクタ46の入力端子に接続する
とともに、位相遅延部32の入力端子及び各ディレー素子
35の出力端子を各々タイミング記憶部37としたＤ−フリ
ップフロップのクロック入力端子に接続し、全てのＤ−
フリップフロップのデータ入力端子をカメラケーブルの
映像タイミング信号線に接続し、位相遅延部32の入力端
子にはコントロール信号発生手段27からのヘッド同期信
号Ｊを入力するものである。

【００２７】従って、位相遅延部32からは同期タイミン
グ信号Ａやクロック基準信号Ｂ及び位相検出パルスＦを
含むヘッド同期信号Ｊの他、ヘッド同期信号Ｊからディ
レー素子35の遅延時間である数ナノ秒づつ遅れたヘッド
同期信号Ｊと同一波形をした多数の位相遅延信号Ｊ0,Ｊ
1,Ｊ2,……,Ｊnを出力することができることとなる。そ
して、この各位相遅延信号Ｊ0,Ｊ1,Ｊ2,……,Ｊnは、セ
レクタに入力されると共に、タイミング記憶部37とした
各Ｄ−フリップフロップの各クロック端子に入力される
故、駆動タイミング信号Ａやクロック基準信号Ｂの各パ
ルス及び位相検出パルスＦが入力される毎に各Ｄ−フリ
ップフロップはデータ入力とされる映像タイミング信号
Ｅのレベルをラッチするも、図２に示したように、映像
タイミング信号Ｅは、駆動タイミング信号Ａから所定パ
ルス遅れて第１水平走査期間内にのみパルス信号を出力
している故、駆動タイミング信号Ａやクロック基準信号
Ｂのパルスによってはタイミング記憶部37を構成する各
Ｄ−フリップフロップの各出力は一定のレベルに維持さ
れ、位相検出パルスＦが出力されるとき、映像タイミン
グ信号Ｅによりタイミング記憶部37を構成するＤ−フリ
ップフロップの出力が変化することになる。

【００２８】このヘッド同期信号Ｊに含まれた位相検出
パルスＦによりタイミング記憶部37からのデータが変化
するに際し、図６の(1)に示すように、ヘッド同期信号
Ｊから各ディレー素子35の遅延時間によって僅かづつ遅
延された各位相遅延信号Ｊ0,Ｊ1,Ｊ2,……,Ｊnが位相遅
延部32により形成されることとなり、ヘッド同期信号Ｊ
によりタイミング記憶部37における１番目のＤ−フリッ
プフロップが映像タイミング信号のレベルをラッチし、
ディレー素子35の１個により遅延された位相遅延信号Ｊ
1により２番目のＤ−フリップフロップが映像タイミン
グ信号Ｅのレベルをラッチするように順次タイミング記
憶部37におけるＤ−フリップフロップのラッチタイミン
グがディレー素子35の遅延時間づつずれることとなり、
タイミング記憶部37では映像タイミング信号Ｅのレベル
を微小時間づつ異なったタイミングでラッチしたデータ
を当該タイミング記憶部37から出力することになる。

【００２９】又、タイミング記憶部37を構成する各Ｄ−
フリップフロップの出力端子はパラレルインシリアルア
ウトのシフトレジスタ39の入力端子に接続し、シフトレ
ジスタ39の出力端子を判定部41の立上り検出回路43に接
続するとともに、コントロール信号発生手段27における
第１タイミング信号Ｋの出力端子をシフトレジスタ39の
ロード端子及び判定部41におけるカウンタ回路45のリセ
ットスタート端子に接続し、判定部41の立上り検出回路
43の出力端子をカウンタ回路45のカウント停止端子に接
続するものである。

【００３０】従って、シフトレジスタ39のＱoからＱn端
子に入力されるデータは、図６の(2)に示したように、
映像タイミング信号Ｅのレベルをディレー素子35の遅延
時間である数ナノ秒づつ遅れた時間で記憶したデータと
なり、第１タイミング検出信号Ｋによりシフトレジスタ
39にこのデータを読み込ませ、クロック信号によりこの
シフトレジスタ39のデータを判定部41の立上り検出回路
43へ順次出力すれば、判定部41のカウンタ回路45は第１
タイミング信号Ｋによりシフトレジスタ39の出力開始に
合わせて出力個数をカウントし、例えば図６の(2)に示
したようにＱmのタイミングで映像タイミング信号がＨ
レベルに変化するとカウンタ回路45はカウント値ｍを出
力して停止する。

【００３１】この判定部41におけるカウンタ回路45の出
力端子は位相演算部51に接続するものとし、位相演算部
51は定数Ｔと判定部41の出力値ｍとの差を演算する第１
加算器53、レジスタ57及びレジスタ57の出力と第１加算
器53の出力との差を演算してレジスタ57に戻す第２加算
器55、レジスタ57の出力によりセレクタ46の入力端子を
決定する位相遅延選択信号Ｗを出力するデコーダ59で構
成するものとしている。

【００３２】尚、この第１加算器53に入力する定数Ｔ
は、基準信号発生手段23が映像信号処理手段25に出力す
るクランプパルスなどの信号処理パルスと映像信号処理
手段25に入力される映像データ信号Ｄとの最適タイミン
グを設定するものであり、第１加算器53により最適タイ
ミングを定める定数Ｔと現在カメラケーブルを介して信
号処理部20に入力されて映像タイミング信号Ｅの位相ｍ
との誤差Ｓを算出してまず必要修正量を求め、この位相
ｍとなっているヘッド同期信号Ｊをカメラヘッド部11か
ら出力させている現在のヘッド同期信号Ｊのタイミング
を定めているレジスタ57の出力値Ｖと誤差Ｓとの差を第
２加算器55で求めることにより、現在のレジスタ57の出
力値Ｖに対して必要な修正量を算出するものであり、第
１加算器53の出力となった誤差Ｓにより修正量を第２加
算器55で演算してコントロール信号発生手段27から入力
される位相補正信号Ｌによりこの第２加算器55の出力を
レジスタ57に記憶させるものであって、デコーダ59はレ
ジスタ57の出力値に応じてセレクタ46の入力端子を選択
する位相遅延選択信号Ｗに変換してセレクタ46に出力す
るものである。

【００３３】従って、この位相調整手段31では、判定部
41の出力が図６の２に示したように、映像データ信号Ｄ
のタイミングと信号処理パルスＨのタイミングが最適と
なる値Ｔと異なるとき、位相演算部51はこのＴとｍとの
差を修正値Ｓとして算出し、この修正値により位相遅延
選択信号Ｗを変更してセレクタ46における入力端子を切
り換え、セレクタ46がヘッド同期信号として信号処理部
20から出力する位相遅延信号Ｊ0,Ｊ1,Ｊ2,……,Ｊnを切
り換えることによりカメラケーブルを介してカメラヘッ
ド部11に送るヘッド同期信号Ｊの位相をずらし、従っ
て、カメラヘッド部11でヘッド同期信号Ｊに基づいたク
ロック信号の位相をずらし、ひいてはカメラヘッド部11
から出力される映像タイミング信号Ｅ及び映像データ信
号Ｄを含むＣＣＤ出力信号Ｃの位相をずらし、映像デー
タ信号Ｄの位相と信号処理パルスＨの位相とを正しく合
わせてカメラケーブルの長さに拘わらず検波などの信号
処理を適正に行なわせることができることになる。

【００３４】なお、上記位相調整手段31は、位相遅延部
32として一列のディレー素子35を設け、ヘッド同期信号
Ｊとしてカメラヘッド部11の作動に必要な駆動タイミン
グ信号Ａとクロック基準信号Ｂにカメラヘッド部11の作
動に影響のない位相検出パルスＦを含ませているも、図
７に示すように、同一のディレー素子35を直列とした位
相遅延部を２組設け、第１位相遅延部33にはヘッド同期
信号Ｊとして駆動タイミング信号Ａとクロック基準信号
Ｂのみの信号を入力し、この第１位相遅延部33を構成す
る各ディレー素子35の出力端子をセレクタ46に接続して
位相遅延信号の内の一つ又はディレー素子35を介さない
ヘッド同期信号Ｊを選択的にカメラヘッド部11に送るよ
うにし、第２位相遅延部34には位相検出パルスＦを入力
し、この第２位相遅延部34の入力端子と第２位相遅延部
34を構成する各ディレー素子35の出力端子をタイミング
記憶部37における各Ｄ−フリップフロップのクロック端
子に接続して前記と同様に判定部41及び位相演算部51で
処理を行うこともある。

【００３５】さらに、位相調整手段31の他の回路例とし
て、図８に示すように、位相検出パルスを含むヘッド同
期信号Ｊxが入力される位相遅延部32と、位相遅延部32
からの位相遅延信号Ｊ0,Ｊ1,Ｊ2,……,Ｊnとコントロー
ル信号発生手段27からのヘッド同期信号Ｊxとが入力さ
れていずれか１つの信号を選択出力するセレクタ46、こ
のセレクタ46の出力をＤ−フリップフロップのクロック
入力として映像タイミング信号Ｅのレベル変化を検出す
る一致検出部38、この一致検出部38の出力により映像タ
イミング信号Ｅとヘッド同期信号Ｊxに含まれる位相検
出パルスＦとのずれを判定する立上り検出回路43及びカ
ウンタ回路45で構成する判定部41、この判定部41の出力
によりセレクタ46の入力端子を決定する位相遅延選択信
号Ｗを出力する位相演算部51、及び判定部41の出力値に
より修正信号を修正切換スイッチ49を介してセレクタ46
に入力する修正部47としてのデコーダを設けることもあ
る。

【００３６】この回路を位相調整手段31として使用する
ときは、図９に示すように、ヘッド同期信号Ｊxとして
駆動タイミング信号Ａの後の１水平走査期間内に多数の
パルスによる位相検出信号Ｆを含ませ、この位相検出信
号Ｆは第１タイミング検出信号Ｋxの後に続くタイミン
グとするとともに、位相検出切換信号Ｐを第１タイミン
グ検出信号Ｋxに合わせて出力し、位相補正信号Ｌのパ
ルス出力後に位相検出切換信号Ｐの出力を停止すること
により、位相検出パルスＦによって一致検出部38及び判
定部41で映像タイミング信号Ｅとヘッド同期信号Ｊxに
おける位相検出パルスＦとのずれを検知し、判定部41の
出力により位相演算部51での演算処理終了後、修正切換
スイッチ49を戻して位相演算部51からの位相遅延選択信
号Ｗをセレクタ46に入力するようにしている。

【００３７】なお、位相検出パルス信号Ｆを形成するパ
ルスをクロック信号のパルスと同期させ、カメラヘッド
部11でクロック再生手段17によりクロック信号を再成す
るときの位相調整にも利用することが好ましい。また、
画素調整手段61は、図１０に示すように、先頭パルス検
出回路64とカウンタ回路65とで構成した画素ずれ検出部
63、及び、画素ずれ検出部63におけるカウンタ回路65の
出力値信号Ｙと定数Ｒとの差を演算する第１加算器73
や、第１加算器73の出力値信号Ｕとレジスタ77の出力値
信号Ｏとの差を演算してレジスタ77に入力する第２加算
器75、及び、レジスタ77により構成した遅延演算部71で
構成するものとしている。

【００３８】この画素ずれ検出部63における先頭パルス
検出回路64にはカメラケーブルを介した映像タイミング
信号Ｅを入力するものとし、画素ずれ検出部63における
カウンタ回路65はクロック信号φをクロック端子に入力
し、且つ、コントロール信号発生手段27からの第２タイ
ミング検出信号Ｍの出力端子をリセットスタート端子
に、先頭パルス検出回路64の出力端子をカウント停止端
子に接続するものであり、このカウンタ回路45の出力端
子を遅延演算部71における第１加算器73の入力端子に接
続するものである。

【００３９】この画素ずれ検出部63におけるカウンタ回
路45に入力される第２タイミング検出信号Ｍは、図４に
示したように、ヘッド同期信号における駆動タイミング
信号Ａの終了に続くタイミングで出力され、この第２タ
イミング検出信号Ｍによりカウンタ回路45はクロックパ
ルスのカウントを開始し、先頭パルス検出回路64が映像
タイミング信号Ｅの先頭パルスを検知したときにカウン
トを停止し、このカウント値を出力信号Ｙとして遅延演
算部71に出力するものである。

【００４０】そして、遅延演算部71では、基準信号発生
手段23から映像信号処理手段25に出力する信号処理パル
スＨの内、同期信号を形成するブランキングパルスなど
の出力タイミングと映像データ信号Ｄとの適正タイミン
グとなる定数Ｒをカウンタ回路45の出力信号Ｙの数値と
第１加算器73により比較し、この定数Ｒと出力信号Ｙの
値とに差が生じているときは第２加算器75によりレジス
タ77の出力信号Ｏの値を第１加算器73の出力信号Ｕの値
で修正し、この第２加算器75の出力信号をコントロール
信号発生手段27からの画素補正信号Ｎによりレジスタ77
に記憶させ、この新しく記憶させた値に基づくレジスタ
77の出力を遅延決定信号Ｏとしてコントロール信号発生
手段27に送るものであり、コントロール信号発生手段27
では同期基準信号Ｉに基づいてヘッド同期信号Ｊを形成
するに際し、この遅延決定信号Ｏの値に基づいて駆動タ
イミング信号Ａの出力タイミングをクロック単位で変更
するようにしている。

【００４１】従って、カメラケーブルの長さが数十メー
トル変化し、信号処理部20から出力される駆動タイミン
グ信号Ａがカメラヘッド部11に伝達される時間が約１０
０ナノ秒程度変化し、且つ、この駆動タイミング信号Ａ
に基づいてＣＣＤ15の第１画素の映像データ信号Ｄが信
号処理部20に送られる時間も同様に１００ナノ秒程度変
化することにより、カメラケーブル長さの変化によって
信号処理部20から駆動タイミング信号の出力されたとき
から第１画素の映像データ信号Ｄが信号処理部20に入力
されるまでの時間が数百ナノ秒、すなわち数画素分のタ
イミング変化が生じる場合であっても、基準信号発生手
段23から同期基準信号Ｉを出力させるに際して、前述の
ようにブランキングパルスなどの信号処理パルスＨの出
力タイミングよりも同期基準信号Ｉの出力タイミングを
早く設定しておき、この同期基準信号Ｉのフレーム開始
基準信号に基づいてコントロール信号発生手段27で駆動
タイミング信号Ａを形成する際にクロック単位で駆動タ
イミング信号Ａの出力タイミングを調整すれば、カメラ
ケーブルの長さに拘わらず、ＣＣＤ出力信号Ｃにおける
映像データ信号Ｄのタイミングと信号処理パルスＨのタ
イミングとを調整することができるものである。

【００４２】このように、本実施例は画素調整手段61に
より駆動タイミング信号Ａを含むヘッド同期信号Ｊの出
力タイミングをクロック単位で調整し、位相調整手段31
によりヘッド同期信号Ｊをクロック信号の数十分の１乃
至百分の１程度の精度で位相調整してタイミングを合わ
せることができる故、カメラケーブルの長さに拘わら
ず、常にＣＣＤ出力信号Ｃと信号処理パルスＨとのタイ
ミングを適正とした信号処理が可能となる。

【００４３】なお、画素調整手段61によるクロック単位
のタイミング調整は、通常、カメラケーブルの長さが一
定であれば調整を行う必要がないため、第２タイミング
検出信号Ｍ及び画素補正信号Ｎは、電源投入時の直後に
出力した後は数十分間隔などで出力することにより映像
データ信号Ｄと信号処理パルスＨとのタイミングを確認
すれば足りるものであり、位相調整手段31に出力する第
１タイミング検出信号Ｋや位相補正信号Ｌは、ディレー
素子35としてバッファなどの回路素子を用いたときはデ
ィレー素子35の遅延時間が温度によって変化することが
あるため、数十秒乃至数分間隔でコントロール信号発生
手段27から出力させ、比較的短時間の間隔で信号処理パ
ルスＨとＣＣＤ出力信号Ｃとのタイミング調整やタイミ
ング確認を行うことが好ましい。

【００４４】また、上記実施例は、コントロール信号発
生手段27から出力するヘッド同期信号をクロック単位ま
たは位相範囲で調整するものであるも、他の実施例とし
ては、信号処理パルスＨをクロック単位及び位相範囲で
調整することもある。この第２実施例は、図１１に示す
ように、基準信号発生手段23と映像信号処理手段25との
間に位相調整手段31を設け、第１位相遅延部33で信号処
理パルスＨから形成した多数の遅延信号の内の１つをセ
レクタ46で選択して映像信号処理手段25に送るものと
し、第２位相遅延部34に位相検出パルスＦを入力して多
数の遅延信号を形成し、この第２位相遅延部34からの遅
延信号とカメラケーブルからの映像タイミング信号Ｅと
の位相差をタイミング記憶部37により検出し、シフトレ
ジスタ39、判定部41、位相演算部51により映像タイミン
グ信号Ｅの適正タイミングを決定し、第１位相遅延部33
で信号処理パルスＨから形成した多数の遅延信号の内の
１つをセレクタ46で選択して映像信号処理手段25に送
り、画素調整手段61は第２タイミング信号Ｍによりコン
トロール信号発生手段27から出力される駆動タイミング
信号Ａの出力時からカメラケーブルを介して映像タイミ
ング信号Ｅの先頭パルスが信号処理部20に入力されるま
でのクロック数をカウントし、このカウント値に応じて
映像信号処理手段25でブランキングパルスを出力させる
タイミングをクロック単位で調整するものである。

【００４５】なお、信号処理パルスを位相及びクロック
単位で調整するに際し、位相演算部51におけるレジスタ
57の出力値が閾値以下の場合は、画素調整手段61に設定
する定数Ｒに１の値を加える調整回路69を設けるものと
し、位相調整手段31における位相演算部51と画素調整手
段61における遅延演算部71とを調整回路69により接続
し、信号処理パルスＨの位相調整量に合わせてクロック
単位の調整量も修正し得るようにする。

【００４６】この第２実施例では、位相調整手段31や画
素調整手段61により、コントロール信号発生手段27から
駆動タイミング信号Ａが出力されてから、この駆動タイ
ミング信号Ａにより作動したカメラヘッド部11から映像
タイミング信号Ｅが信号処理部20に戻されるまでの位相
ずれや時間遅れを検出し、このずれや遅れに基づいて信
号処理パルスＨの位相をずらし、また、処理タイミング
を遅らせるものであるから、信号処理部20の回路設定が
容易となる利点がある。

【００４７】また、他の実施例としては、コントロール
信号発生手段27からのヘッド同期信号Ｊは第１実施例と
同様に位相調整手段31を介してカメラケーブルに出力
し、画素調整手段61からの遅延決定信号Ｏは映像信号処
理手段25に入力し、第２実施例と同様にクロック単位の
タイミング調整は映像信号処理手段25で行うこともあ
り、さらに、位相調整手段31は第２実施例と同様に基準
信号発生手段23と映像信号処理手段25との間に設け、画
素調整手段61からの遅延決定信号Ｏによりコントロール
信号発生手段27から出力するヘッド同期信号のタイミン
グをクロック単位で調整することもある。

【００４８】なお、信号処理パルスの位相を調整しつつ
ヘッド同期信号をクロック単位で調整する場合は、図１
１の実施例と同様に調整回路69を介して位相演算部51と
遅延演算部71とを接続し、位相演算部51におけるレジス
タの出力値が閾値以下の場合は１の値を画素調整手段61
に設定する定数Ｒに加え、信号処理パルスＨの位相調整
量に合わせてクロック単位の調整量も修正し得るように
する。

【００４９】このように各実施例は、信号処理部20から
出力するヘッド同期信号Ｊに含まれる駆動タイミング信
号Ａを基準とした位相検出パルスＦやを用いてカメラヘ
ッド部11から入力される映像タイミング信号Ｅの位相な
どを検出し、所定の映像タイミング信号Ｅの位相と異な
るときは位相調整手段31によりヘッド同期信号Ｊの位相
を、または信号処理パルスＨの位相を調整し、また、カ
メラケーブルの長さが大きく変化した場合でも駆動タイ
ミング信号Ａの出力時から映像タイミング信号Ｅが信号
処理部20に入力されるまでの時間に応じてヘッド同期信
号Ｊをクロック単位で変更するものである故、種々の長
さのカメラケーブルにより信号処理部20とカメラヘッド
部11とを接続した場合であっても、信号処理部20ではカ
メラケーブルの長さに合わせてクロック単位で信号処理
のタイミングを修正し、且つ、位相も最適のタイミング
に調整して信号処理を行い、カメラケーブルの長さが限
定されないヘッド分離型ＣＣＤカメラとすることができ
るものである。

【００５０】そして、ヘッド分離型ＣＣＤカメラの位相
調整手段31は、多数個のディレー素子35を用いて１ナノ
乃至数ナノ秒単位の位相調整が可能であり、ディレー素
子35にバッファなどを用いることによりロジックＩＣと
して容易に小型化することもでき、同一遅延時間のディ
レー素子35を直列とすることによりディレー素子35の個
数により遅延時間を選定することが容易に演算すること
ができるものである。また、この位相調整手段31は同期
ループを形成する必要がないためジッタによるノイズが
生じるおそれもない利点を有するものである。

【００５１】

【発明の効果】本発明は、同一遅延時間を有するディレ
ー素子を直列に多数個配置して順次所定の遅延が生じた
多数の位相遅延信号を形成し、この位相遅延信号と映像
タイミング信号とを比較してディレー素子列に入力する
信号と映像タイミング信号とのずれを検出し、検出結果
に基づいて位相遅延信号の内の１つを選択する方法であ
るから容易に単に映像タイミング信号に適したタイミン
グの信号を形成することができ、映像タイミング信号に
あった位相の信号を容易に得ることができる。

【００５２】また、ＣＣＤ出力信号と映像タイミング信
号とを出力するカメラヘッド部を有すると共に、信号処
理部にはヘッド同期信号の位相を遅延調整してカメラヘ
ッド部に送る位相調整手段又は基準信号発生手段からの
信号処理パルスの位相を遅延調整して映像信号処理手段
に送る位相調整手段と、駆動タイミング信号がコントロ
ール信号発生手段から出力されたとき、すなわち信号処
理部から駆動タイミング信号が出力されたときから、こ
の駆動タイミング信号に基づいた映像タイミング信号が
カメラケーブルを介して信号処理部に入力される時間を
クロック単位で計測し、信号処理部から出力するヘッド
同期信号のタイミングをクロック単位で調整し又は信号
処理部で映像データ信号を処理する際の信号処理パルス
のタイミングをクロック単位で調整する遅延決定信号を
出力する画素調整手段とを有するヘッド分離型ＣＣＤカ
メラである故、信号処理部で形成する信号処理パルスと
カメラヘッド部から入力される映像データ信号とのタイ
ミングをクロック単位及びクロックの位相ずれの範囲で
調整することができ、カメラケーブルの長さによって信
号の遅延時間がＣＣＤのクロック周期を越える遅延であ
っても適正なタイミング及び位相に調整することができ
るＣＣＤカメラであって、カメラケーブルの長さを自由
に決定してカメラヘッド部を配置使用できるヘッド分離
型ＣＣＤカメラであり、カメラの用途や使用範囲を広げ
ることが容易なヘッド分離型ＣＣＤカメラである。

【図面の簡単な説明】

【図１】本発明におけるヘッド分離型ＣＣＤカメラのカ
メラヘッド部の実施例を示すブロック図。

【図２】本発明におけるヘッド分離型ＣＣＤカメラのカ
メラケーブルにより伝達する信号例を示す図。

【図３】本発明におけるヘッド分離型ＣＣＤカメラの信
号処理部の実施例を示すブロック図。

【図４】本発明におけるヘッド分離型ＣＣＤカメラのコ
ントロール信号発生手段が出力する信号と映像タイミン
グ信号を示すタイムチャート図。

【図５】本発明におけるヘッド分離型ＣＣＤカメラにお
ける位相調整手段の実施例を示すブロック図。

【図６】本発明におけるヘッド分離型ＣＣＤカメラにお
ける位相調整手段の信号処理を示すタイムチャート図。

【図７】本発明におけるヘッド分離型ＣＣＤカメラにお
ける位相調整手段の他の実施例を示すブロック図。

【図８】本発明におけるヘッド分離型ＣＣＤカメラにお
ける位相調整手段の第３実施例を示すブロック図。

【図９】本発明におけるヘッド分離型ＣＣＤカメラにお
けるヘッド同期信号の他の例を示すタイムチャート図。

【図１０】本発明におけるヘッド分離型ＣＣＤカメラに
おける画素調整手段の実施例を示すブロック図。

【図１１】本発明におけるヘッド分離型ＣＣＤカメラの
信号処理部の他の実施例を示すブロック図。

【符号の説明】

１１ カメラヘッド部 １３ 撮像素子駆動
パルス発生器 １５ ＣＣＤ １７ クロック再生
手段 １８ 位相比較器 １９ 発振器 ２０ 信号処理部 ２３ 基準信号発生
手段 ２５ 映像信号処理手段 ２７ コントロール
信号発生手段 ３１ 位相調整手段 ３２，３３，３４
位相遅延部 ３５ ディレー素子 ３７ タイミング記
憶部 ３８ 一致検出部 ３９ シフトレジス
タ ４１ 判定部 ４３ 立上り検出回
路 ４５ カウンタ回路 ４６ セレクタ ４７ 修正部 ４９ 修正切換スイ
ッチ ５１ 位相演算部 ５３，５５ 加算器 ５７ レジスタ ５９ デコーダ ６１ 画素調整手段 ６３ 画素ずれ検出
部 ６４ 先頭パルス検出回路 ６５ カウンタ回路 ６９ 調整回路 ７１ 遅延演算部 ７３，７５ 加算器 ７７ レジスタ

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 ＣＣＤ出力信号により映像信号を形成す
   る映像信号処理手段と、この映像信号処理手段に信号処
   理パルスを出力するとともに同期基準信号を出力する基
   準信号発生手段と、同期基準信号が入力されてこの同期
   基準信号に基づいたヘッド同期信号やタイミング検出信
   号を出力するコントロール信号発生手段と、ヘッド同期
   信号の位相を遅延調整してカメラヘッド部に送る位相調
   整手段と、コントロール信号発生手段が出力するヘッド
   同期信号の出力タイミングをクロック単位で遅延変化さ
   せる遅延決定信号をコントロール信号発生手段に出力す
   る画素調整手段と、を有する信号処理部と、ＣＣＤ出力
   信号の他、ＣＣＤ出力信号の出力タイミングを示す映像
   タイミング信号を出力するカメラヘッド部と、を有する
   ことを特徴とするヘッド分離型ＣＣＤカメラ。
2. 【請求項２】 ＣＣＤ出力信号により映像信号を形成す
   る映像信号処理手段と、この映像信号処理手段への信号
   処理パルスを出力するとともに同期基準信号を出力する
   基準信号発生手段と、同期基準信号が入力されてこの同
   期基準信号に基づいたヘッド同期信号やタイミング検出
   信号を出力するコントロール信号発生手段と、信号処理
   パルスの位相を遅延調整して映像信号処理手段に送る位
   相調整手段と、信号処理パルスを映像信号処理手段にお
   いてクロック単位で遅延させる遅延決定信号を映像信号
   処理手段に出力する画素調整手段と、を有して前記コン
   トロール信号発生手段からのヘッド同期信号をカメラヘ
   ッド部に出力する信号処理部と、ＣＣＤ出力信号の他、
   ＣＣＤ出力信号の出力タイミングを示す映像タイミング
   信号を出力するカメラヘッド部と、を有することを特徴
   とするヘッド分離型ＣＣＤカメラ。
3. 【請求項３】 ＣＣＤ出力信号により映像信号を形成す
   る映像信号処理手段と、この映像信号処理手段に信号処
   理パルスを出力するとともに同期基準信号を出力する基
   準信号発生手段と、同期基準信号が入力されてこの同期
   基準信号に基づいたヘッド同期信号やタイミング検出信
   号を出力するコントロール信号発生手段と、ヘッド同期
   信号の位相を遅延調整してカメラヘッド部に送る位相調
   整手段と、信号処理パルスを映像信号処理手段において
   クロック単位で遅延させる遅延決定信号を映像信号処理
   手段に出力する画素調整手段と、を有する信号処理部
   と、ＣＣＤ出力信号の他、ＣＣＤ出力信号の出力タイミ
   ングを示す映像タイミング信号を出力するカメラヘッド
   部と、を有することを特徴とするヘッド分離型ＣＣＤカ
   メラ。
4. 【請求項４】 ＣＣＤ出力信号により映像信号を形成す
   る映像信号処理手段と、この映像信号処理手段への信号
   処理パルスを出力するとともに同期基準信号を出力する
   基準信号発生手段と、同期基準信号が入力されてこの同
   期基準信号に基づいたヘッド同期信号やタイミング検出
   信号を出力するコントロール信号発生手段と、信号処理
   パルスの位相を遅延調整して映像信号処理手段に送る位
   相調整手段と、コントロール信号発生手段から出力する
   ヘッド同期信号のタイミングをクロック単位で遅延変化
   させる遅延決定信号をコントロール信号発生手段に出力
   する画素調整手段と、を有してコントロール信号発生手
   段からのヘッド同期信号をカメラヘッド部に出力する信
   号処理部と、ＣＣＤ出力信号の他、ＣＣＤ出力信号の出
   力タイミングを示す映像タイミング信号を出力するカメ
   ラヘッド部と、を有することを特徴とするヘッド分離型
   ＣＣＤカメラ。
5. 【請求項５】 同一遅延時間を有するディレー素子を直
   列に多数個配置して所定の信号を通過させることにより
   タイミングをずらした多数の位相遅延信号を形成し、こ
   の各位相遅延信号とカメラヘッド部から出力された映像
   タイミング信号とを比較して所定信号と映像タイミング
   信号との位相差を検出し、検出結果に基づいて位相遅延
   信号の内の１つを選択することを特徴とするヘッド分離
   型ＣＣＤカメラの同期位相調整方法。