JP3371803B2 - 時間軸補正装置 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、磁気記録再生装置
等の再生信号に含まれる高速ジッタ及び低速ジッタを除
去するための時間軸補正装置に関する。 【０００２】 【従来の技術】テレビ受像機の大型化やプラズマディス
プレイに代表される薄型大画面ディスプレイの登場によ
り磁気記録再生装置の再生映像品質の更なる向上が望ま
れる中、再生映像信号のジッタ成分を除去するための時
間軸補正装置を搭載した磁気記録再生装置が増加しつつ
ある。 【０００３】そして、最近の磁気記録再生装置には、再
生処理系の一部の回路でデジタルＹＮＲ及びデジタルＣ
ＮＲ等、３次元のデジタル信号処理を施すためのデジタ
ル信号処理回路を搭載したものがあるが、このようなデ
ジタル信号処理回路は、単一の固定クロックによって駆
動されるＩＣチップにより構成される。 【０００４】一方、時間軸補正装置は、再生映像信号か
ら水平同期信号（以下、単に同期信号という）を分離
し、分離した同期信号に基づき生成したクロックのタイ
ミングで再生映像信号をＡ／Ｄ変換すると同時に、この
クロックによりＡ／Ｄ変換後の再生映像信号のメモリへ
の書き込みを行い、また、ジッタ成分を含まない固定ク
ロックによりメモリから映像信号を読み出すと同時に、
この固定クロックのタイミングでメモリから読み出した
映像信号をＤ／Ａ変換してジッタ成分を除去する方法が
一般的である。 【０００５】 【発明が解決しようとする課題】ところが、このような
再生映像信号に基づきメモリへの書き込みクロックを得
る時間軸補正装置では、その同期分離回路をアナログ信
号処理回路にて構成する必要があり、また、この同期分
離回路にて分離された同期信号に基づき生成されるクロ
ックと固定クロックとの２つのクロックにより駆動させ
ている為、回路構成が複雑になるだけでなく、前記デジ
タルＹＮＲ及びデジタルＣＮＲ等のデジタル信号処理回
路と一体化させることが困難であった。 【０００６】また、時間軸補正装置のメモリは、その容
量が多い程オーバーフローの発生を防ぐことが容易であ
り、１フィールド分程度の映像信号を保持できることが
望ましいが、このような大容量のメモリを使用する場合
には、メモリ部を前記デジタル信号処理回路と別構成と
せざるを得ない。 【０００７】しかし、メモリ部を前記デジタル信号処理
回路と別構成とした場合であっても、時間軸補正装置の
主要な部分と前記デジタル信号処理回路とを一体化させ
ることは可能であるが、回路構成を簡素化させるために
は、前記一体化させた回路とメモリとの間の信号のやり
とりを最小限に抑えることが条件になってくる。 【０００８】 【課題を解決するための手段】以上の課題を解決する為
に、本発明に係る時間軸補正装置は、固定クロックを発
生する固定クロック発生手段と、入力される映像信号を
前記固定クロックの所定タイミングにてＡ／Ｄ変換し、
複数の標本値として出力するＡ／Ｄ変換手段と、前記固
定クロックの所定タイミングと、前記Ａ／Ｄ変換手段に
てＡ／Ｄ変換された映像信号の信号レベルが所定のしき
い値を越えたタイミングとの１クロック未満の時間差
を、前記Ａ／Ｄ変換手段が出力する前記所定のしきい値
を越える前後の標本値に基づき演算し、前記１クロック
未満の時間差に基づく時間差情報を位相誤差信号として
出力する補間位相検出手段と、前記Ａ／Ｄ変換手段から
の複数の標本値及び前記補間位相検出手段からの位相誤
差信号に基づき、前記映像信号の信号レベルが所定のし
きい値を越えたタイミング及びこのタイミングから前記
固定クロックの周期分だけ遅れたタイミング毎の前記映
像信号の信号レベルを補間演算する補間フィルタ手段
と、前記Ａ／Ｄ変換された映像信号の信号レベルが所定
のしきい値を越えたタイミングから所定時間経過後に書
き込みリセット信号を出力する書き込みリセット信号出
力手段と、前記固定クロックの所定タイミングにて信号
の書き込み動作及び読み出し動作を同時に行い、前記書
き込みリセット信号に続く前記固定クロックの所定タイ
ミングにて前記補間フィルタ手段で補間演算された値を
順次書き込むのと同時に、前記固定クロックに基づき生
成される１水平走査期間毎に出力される読み出しリセッ
ト信号に続く前記固定クロックの所定タイミングにて前
記補間演算された値を順次読み出し可能なメモリ手段
と、前記固定クロックの所定タイミングにて、前記メモ
リ手段から読み出される補間演算された値をＤ／Ａ変換
して、映像信号を得るＤ／Ａ変換手段とを備え、前記補
間位相検出手段の出力する複数水平走査期間の位相誤差
信号及び書き込みリセット信号出力手段の出力する複数
水平走査期間の書き込みリセット信号に基づき、複数水
平走査期間における平均化された位相誤差信号及び書き
込みリセット信号を生成し、前記平均化された位相誤差
信号及び書き込みリセット信号を前記補間フィルタ手段
及び前記メモリ手段に供給するようにしたことを特徴と
するものである。 【０００９】 【発明の実施の形態】図１は、本発明の実施例に係る時
間軸補正装置を説明する為のブロック図である。図１に
おいて、１は１４．３ＭＨｚ（９１０ｆ_H）の波数のク
ロックパルスを発生する固定クロック発生回路、２は再
生映像信号が入力されると共に、固定クロック発生回路
１からの固定クロックが入力され、この固定クロックが
入力されるタイミングで再生映像信号をＡ／Ｄ変換する
Ａ／Ｄ変換器である。 【００１０】また、３はＡ／Ｄ変換器２にてデジタル形
態に変換された映像信号が入力されると共に、固定クロ
ック発生回路１からの固定クロックが入力され、映像信
号の信号レベルが所定のしきい値を越える前後の前記固
定クロックのタイミングにおける映像信号のレベルに基
づき、映像信号の信号レベルが所定のしきい値を越えた
タイミングと固定クロックのタイミングとの時間的なず
れを演算して、これを位相誤差信号として出力する補間
位相検出器である。 【００１１】また、４はＡ／Ｄ変換器２にてデジタル形
態に変換された映像信号、補間位相検出器３からの位相
誤差信号、そして固定クロック発生回路１からの固定ク
ロックが入力され、映像信号の信号レベルが所定のしき
い値を越えたタイミングに始まり、このタイミングから
前記固定クロックのクロック周期分だけ遅れたタイミン
グ毎の映像信号の信号レベルをＡ／Ｄ変換器２からの映
像信号のレベル及び補間位相検出器３からの位相誤差信
号に基づき補間演算して出力する補間フィルタである。 【００１２】５はＡ／Ｄ変換器２にてデジタル形態に変
換された映像信号が入力されると共に、固定クロック発
生回路１からの固定クロックが入力され、後述するメモ
リ７の書き込みリセット信号を発生する書き込みパルス
発生回路、６は固定クロック発生回路１からの固定クロ
ックが入力され、後述するメモリ７の読み出しリセット
信号を発生する読み出しパルス発生回路である。 【００１３】そして、７は補間フィルタ４にて補間演算
して得た映像信号、書き込みパルス発生回路５からの書
き込みリセット信号、読み出しパルス発生回路６からの
読み出しリセット信号、固定クロック発生回路１からの
固定クロックが入力され、固定クロック発生回路１から
の固定クロックにより書き込み動作及び読み出し動作が
同時に行え、１水平走査ライン分の映像信号を保持する
ことのできるメモリである。 【００１４】また、８はメモリ７から読み出された映像
信号が入力されると共に、固定クロック発生回路１から
の固定クロックが入力され、この固定クロックが入力さ
れるタイミングで再生映像信号をＤ／Ａ変換し、ジッタ
成分を除去した映像信号を出力するＤ／Ａ変換器であ
る。 【００１５】次に本発明の実施例に係る時間軸補正装置
の動作について説明する。固定クロック発生回路１が１
４．３ＭＨｚの周波数の固定クロックを発生すると、Ａ
／Ｄ変換器２は入力される映像信号をこの固定クロック
のタイミングでＡ／Ｄ変換する。 【００１６】図２は補間位相検出器３における位相誤差
信号の演算方法及び補間フィルタ４における補間値の演
算方法を説明するための説明図である。図２に示す如
く、補間位相検出器３のしきい値Ｖｔｈは同期信号のシ
ンクチップレベルとペデスタルレベルとの間に設けら
れ、固定クロック発生回路１の出力する固定クロックの
１周期をｄＴとする。 【００１７】補間位相検出器３にはＡ／Ｄ変換器２が出
力する映像信号が入力され、補間位相検出器３は、この
映像信号における同期信号の立ち上がり部分において、
補間点Ｓｈ₀で示すタイミングと標本点Ｓ₀のタイミング
との時間差であるＴｊが固定クロック発生回路１から出
力される固定クロックの１周期ｄＴに対してどの程度の
時間的割合であるかを示すＴｊ／ｄＴの値を演算する。 【００１８】ここで、映像信号の標本値がしきい値Ｖｔ
ｈを越える前の標本点Ｓ₀における標本値はＶ₀、そして
しきい値Ｖｔｈを越えた後の標本点Ｓ₁における標本値
はＶ ₁である為、Ｔｊ／ｄＴの値は以下の如く演算され
る。 Ｔｊ／ｄＴ＝（Ｖｔｈ−Ｖ₀）／（Ｖ₁−Ｖ₀） そして、このＴｊ／ｄＴの値が位相誤差信号として補間
フィルタ４に出力される。 【００１９】以上のように、補間位相検出器３は同期信
号の立ち上がり部分において、映像信号の標本値がしき
い値Ｖｔｈを越えるタイミングを演算することにより補
間フィルタ４に対して位相誤差信号を出力するが、この
位相誤差信号は入力される映像信号の標本値がしきい値
Ｖｔｈを越える部分、即ち同期信号の立ち上がり部分で
のみ演算が可能であり、１水平走査ライン毎に演算が行
われて値が更新される。 【００２０】一方、補間フィルタ４は、Ａ／Ｄ変換器２
が出力する標本点Ｓ_n（ｎは０以上の整数値）における
各標本値Ｖ_n及び補間位相検出器３からの位相誤差信号
に基づき、白丸印で示す仮想的な補間点Ｓｈ_nにおける
補間値Ｖｈ_nの演算を行う。補間フィルタ４は、補間点
Ｓｈ₀における補間値Ｖｈ₀を演算する際には、補間点Ｓ
ｈ₀の前後における例えば合計６つの標本点における標
本値及び補間位相検出器３からの位相誤差信号を参照
し、補間点Ｓｈ₁における補間値Ｖｈ₁を演算する際にも
同様に、補間点Ｓｈ₁の前後における例えば合計６つの
標本点における標本値及び補間位相検出器３からの位相
誤差信号を参照している。 【００２１】補間フィルタ４は、このように例えば合計
６つの標本点における標本値と位相誤差信号に基づき仮
想的な補間点Ｓｈ_nにおける補間値Ｖｈ_nを１水平走査ラ
イン分演算して、これをメモリ７に順次出力していく。 【００２２】このようにして、補間位相検出器３から出
力された位相誤差信号に基づき１水平走査ライン分の映
像信号の補間値Ｖｈ_nが出力され、そして、次の同期信
号の立ち上がり部分で位相誤差信号の演算が再度行われ
ると、次の水平走査ラインの映像信号の補間値Ｖｈ
_nは、更新された位相誤差信号に基づき補間演算が行わ
れる。 【００２３】書き込みパルス発生回路５は、Ａ／Ｄ変換
器２が出力する映像信号の標本値がしきい値Ｖｔｈを越
えた最初の標本点Ｓ₁のタイミングから所定クロック後
にメモリ７に対して書き込みリセット信号を出力し、こ
の書き込みリセット信号が入力されるとメモリ７には補
間フィルタ４にて演算された補間点Ｓｈ₀における補間
値Ｖｈ₀が固定クロック発生回路１からの固定クロック
のタイミングで書き込まれ、その後Ｖｈ₁、Ｖｈ₂、Ｖｈ
₃…の順に書き込まれていく。 【００２４】メモリ７は１水平走査期間分に相当する９
１０の標本値を保持でき、書き込みリセット信号以降に
入力される固定クロック毎に、先頭アドレスである第０
アドレスより１アドレスずつ増加するアドレスに補間フ
ィルタ４からの補間値Ｖｈ_nを順次書き込み可能である
と共に、読み出しリセット信号以降に入力される固定ク
ロック毎に、先頭アドレスである第０アドレスより１ア
ドレスずつ増加するアドレスから信号の読み出しが行え
るよう構成されている。 【００２５】従って、補間フィルタ４から出力される補
間点Ｓｈ₀における補間値Ｖｈ₀はメモリ７の第０アドレ
ス、補間点Ｓｈ₁における補間値Ｖｈ₁は第１アドレス、
そしてこれに続く各補間点Ｓｈ_nにおける各補間値Ｖｈ_n
は第ｎアドレスに順次書き込まれ、１水平走査ライン分
の映像信号の書き込みが完了する。 【００２６】図３は、入力される映像信号に位相ずれが
生じた場合のメモリ７へ補間値の書き込みを説明する為
の説明図であり、（ａ）は位相ずれがない場合、（ｂ）
は４／３クロック分位相が進んでいる場合、（ｃ）は４
／３クロック分位相が遅れている場合を示している。 【００２７】Ａ／Ｄ変換器２は１水平走査期間（６．３
６×１０^-5秒）に対する映像信号を９１０の標本値とし
て出力する為、入力される映像信号に位相ずれがない場
合には（ａ）に示す如く補間点Ｓｈ₀からＳｈ₉₀₉までの
全ての補間点における補間値がメモリ７に書き込まれ、
１水平走査ライン分の映像信号の書き込みが完了する。 【００２８】一方、（ｂ）に示す如く、入力される映像
信号の位相が進んでいる場合には、１水平走査期間が経
過する前に次の同期信号の立ち上がり部分が入力され、
これに伴い書き込みパルス発生回路５が書き込みリセッ
ト信号を出力する為、次の同期信号の立ち上がり部分ま
での補間点における補間値、即ち、ここでは補間点Ｓｈ
₀からＳｈ₉₀₈までの補間値がメモリ７に書き込まれ、１
水平走査ライン分の映像信号の書き込みが完了となる。 【００２９】なお、このように入力される映像信号の位
相が進んでいる場合には、メモリ７の最終アドレスまで
補間値が書き込まれないこともあるが、メモリ７におい
て書き込みの行われなかったアドレスには、これより前
に入力された別の水平走査ラインでの映像信号の補間値
が保持されており、後述の如く、メモリ７からの補間値
の読み出し時には、補間点Ｓｈ₀からＳｈ₉₀₈までの補間
値のみならず、メモリ７の最終アドレスまでの補間値の
読み出しが行われる。 【００３０】また、（ｃ）に示す如く、入力される映像
信号の位相が遅れている場合には、１水平走査期間を経
過しても書き込みパルス発生回路５から書き込みリセッ
ト信号が出力されない為、１水平走査期間後にメモリ７
の書き込みリセットは行われず、また、１水平走査期間
経過後の補間点における補間値はメモリ７には書き込ま
れない。即ち、補間点Ｓｈ₀からＳｈ₉₀₉までの補間値の
みが書き込まれ、Ｓｈ₉₀₉以降の補間点における補間値
はメモリ７には書き込まれずに、１水平走査ライン分の
映像信号の書き込みが完了となる。 【００３１】そして、以上の如く補間点Ｓｈ₀における
補間値Ｖｈ₀に始まり、Ｖｈ₁、Ｖｈ₂、Ｖｈ₃…の順に書
き込まれた映像信号の各補間値Ｖｈ_nは、１水平走査ラ
イン分の全ての映像信号の書き込みが完了する前に、読
み出しパルス発生回路６が出力する読み出しリセットパ
ルス以降に入力される固定クロック毎に読み出しが行わ
れる。 【００３２】読み出しパルス発生回路６は、メモリ７に
対して１水平走査期間に一度読み出しパルスを出力し、
固定クロック発生回路１が発生する固定クロックのタイ
ミングで第０アドレスに書き込まれているＶｈ₀からＶ
ｈ₁、Ｖｈ₂、Ｖｈ₃…の順にＶｈ₉₀₉まで１水平走査ライ
ン分の映像信号の読み出しが行われる。 【００３３】メモリ７からの補間値Ｖｈ_nの読み出し
は、前述の如く入力映像信号の位相差の有無に拘わらず
第０アドレスから第９０９アドレスまで順に行われる。
この時、メモリ７に書き込まれている映像信号の位相が
図３（ｂ）に示す如く進んでいる場合には、メモリ７の
最終アドレス付近の補間値はこれより前のアドレスの補
間値とは異なる水平走査ラインでの映像信号の補間値と
なっている。 【００３４】しかし、通常の再生信号では１水平走査期
間内での位相差は大きくても固定クロック発生回路１が
出力する固定クロックの４〜５クロック分であり、メモ
リ７の最終アドレス付近の補間値は常に入力映像信号の
シンクチップのレベルとなっており、またメモリ７の最
終アドレス付近の補間値は映像情報信号部分ではないた
め、この補間値をそのまま読み出しても問題はない。 【００３５】また、メモリ７に書き込まれている映像信
号の位相が図３（ｃ）に示す如く遅れている場合には、
１水平走査ライン分の映像信号の補間値が全てメモリ７
に書き込まれていない為、読み出し時にも１水平走査ラ
イン分の全ての映像信号の読み出しができないが、メモ
リ７に書き込みが行われなかった映像信号の部分は、１
水平走査ラインの最終部分、即ちの同期信号部分となっ
ているため、この最終部分の補間値の読み出しが行えな
くても問題はない。 【００３６】このように、メモリ７から読み出される信
号は、入力される映像信号の位相が進んでいる場合に
は、映像情報信号部分に続く同期信号の期間が長くな
り、入力される映像信号の位相が遅れている場合には、
映像情報信号部分に続く同期信号の期間が短くなるが、
各水平走査ライン間で生じていたジッタは除去される。
そして、ジッタの除去された映像信号は、固定クロック
発生回路１が出力する固定クロックのタイミングでＤ／
Ａ変換器８によりアナログ形態に変換されて出力され
る。 【００３７】次に本発明の他の実施例に係る時間軸補正
装置を、図４を用いて説明する。本発明の他の実施例に
係る時間軸補正装置は、図１を用いて説明した時間軸補
正装置に１ライン遅延回路９及び位相誤差信号フィルタ
１０を加えたものであり、図１を用いて説明した時間軸
補正装置と同一の構成に関しては同一の符号を付し、そ
の説明を省略する。 【００３８】また、ここで説明する時間軸補正装置は、
特に入力映像信号の同期信号部分にノイズが発生してい
る場合でも、このノイズの影響により位相誤差信号が不
安定になることなく、安定した位相誤差信号を得られる
ようにしたことを特徴とするものである。 【００３９】図４において、９はＡ／Ｄ変換器２にてデ
ジタル形態に変換された映像信号が入力されると共に、
固定クロック発生回路１からの固定クロックが入力さ
れ、入力映像信号を１水平走査期間だけ遅延させて出力
する１ライン遅延回路、１０は補間位相検出回路３から
の位相誤差信号、書き込みパルス発生回路５からの書き
込みリセット信号、そして固定クロック発生回路１から
の固定クロックが入力され、連続して入力される位相誤
差信号及び書き込みリセット信号より平均的な位相誤差
信号及び書き込みリセット信号を演算して補間フィルタ
４及びメモリ７に出力する位相誤差信号フィルタであ
る。 【００４０】次に、本発明の他の実施例に係る時間軸補
正装置の動作について説明する。まず、位相誤差信号フ
ィルタ１０は、補間位相検出器３からの位相誤差信号及
び書き込みパルス発生回路５からの書き込みリセット信
号に基づき、新たな位相誤差信号及び書き込みリセット
信号を生成する。 【００４１】ここで、補間位相検出器３が出力する位相
誤差信号は、映像信号の信号レベルが所定のしきい値を
越えたタイミング、即ち図２に示す補間点Ｓｈ₀におけ
るタイミングと固定クロックのタイミングとがどの程度
ずれているか示す、いわば固定クロックにおける１クロ
ック未満の位相ずれの値（Ｔｊ／ｄＴ）を示している。 【００４２】また、各水平走査ラインにおいて同期信号
の立ち上がり部分毎に出力される書き込みリセット信号
のパルス間隔を固定クロックのタイミングでカウントす
ることにより、入力される映像信号の位相が１水平走査
期間、即ち固定クロック発生回路１が発生する固定クロ
ックの９１０クロック分に対して何クロック分ずれてい
るかを示す、いわばクロック単位の位相ずれの値（ｎｄ
Ｔ：但し、ｎは整数）を得ることができる。 【００４３】位相誤差信号フィルタ１０は、このように
して得られるＴｊ／ｄＴの値とｎｄＴの値とを加算する
ことにより、入力される映像信号の位相がどの程度ずれ
ているかを演算している。 【００４４】ここで、図３に示す映像信号を例にとる
と、（ａ）は位相ずれがない為、Ｔｊ／ｄＴの値もｎｄ
Ｔの値も共に０である。そして、（ｂ）の如く４／３ク
ロック分映像信号の位相が進んでいる場合には、Ｔｊ／
ｄＴの値が２／３、またｎｄＴの値が−２であり、これ
らの値を加算すると−４／３となる。また、（ｃ）の如
く４／３クロック分映像信号の位相が遅れている場合に
は、Ｔｊ／ｄＴの値が１／３、またｎｄＴの値が１であ
り、これらの値を加算すると４／３となる。 【００４５】そして、位相誤差信号フィルタ１０は、連
続する２水平走査期間におけるＴｊ／ｄＴの値及びｎｄ
Ｔの値を常に保持しており、各水平走査期間毎にＴｊ／
ｄＴの値とｎｄＴの値との加算値を演算し、２水平走査
期間における加算値の平均値により新たに位相誤差信号
及び書き込みリセット信号を生成する。 【００４６】即ち、図３（ａ）、（ｂ）、（ｃ）に示す
映像信号が連続して入力された場合を想定すると、
（ａ）に示す映像信号は前記加算値が０、そして（ｂ）
に示す映像信号は前記加算値が−４／３である為、これ
らの値の平均値である−２／３の値により、位相誤差信
号及び書き込みリセット信号が新たに生成される。 【００４７】この時、位相誤差信号としては、１／３の
値を出力し、書き込みリセット信号は、１水平走査期間
に相当する９１０クロックより１クロック少ないクロッ
クタイミングでパルスを出力する。そして、１ライン遅
延回路９の働きにより、遅延されて入力される（ｂ）に
示す映像信号が、これらの位相誤差信号及び書き込みリ
セット信号により補間処理されて、メモリ７に書き込ま
れる。 【００４８】また、（ｂ）に示す映像信号は前記加算値
が−４／３、そして（ｃ）に示す映像信号は前記加算値
が４／３である為、これらの値の平均値である０の値に
より位相誤差信号及び書き込みリセット信号が新たに生
成される。 【００４９】この時、位相誤差信号としては、０の値を
出力し、書き込みリセット信号は、１水平走査期間に相
当する９１０クロックのクロックタイミングでパルスを
出力する。そして、１ライン遅延回路９の働きにより、
遅延されて入力される（ｃ）に示す映像信号が、これら
の位相誤差信号及び書き込みリセット信号により補間処
理されて、メモリ７に書き込まれる。 【００５０】以上のような動作にて、同期信号部分にノ
イズが発生し、このノイズの影響により位相誤差信号の
値が不安定になっても、２水平走査期間分の平均値に基
づき位相誤差信号及び書き込みリセット信号を新たに生
成する為、安定した位相誤差信号及び書き込みリセット
信号を得ることが可能となる。 【００５１】なお、ここでは、位相誤差信号フィルタ１
０が２水平走査期間分の位相誤差信号及び書き込みリセ
ット信号に基づき平均値を得ている為に、そのタイミン
グ合わせとして１ライン遅延回路９を用いたが、２水平
走査期間より長い期間の位相誤差信号及び書き込みリセ
ット信号に基づき平均値を得る場合には、１ライン遅延
回路でなく、これより長い期間の遅延回路が必要になる
ことは言うまでもない。 【００５２】このように、以上に示す時間軸補正装置で
は、固定クロック発生回路１が出力する単一の固定クロ
ックのみで時間軸補正装置を駆動することが可能とな
る。そして、メモリ７に映像信号が書き込まれた時点で
既にジッタ成分が除去されている為、特にメモリ７から
映像信号を読み出す回路を簡素化できるだけでなく、帰
還ループなしで時間軸補正装置を構成できる為、高速応
答性に優れており、高速ジッタに対しても追従できる。 【００５３】なお、ここでは、補間点Ｓｈ₀からＳｈ₉₀₉
までの１水平走査ライン分の映像信号を全てメモリ７に
書き込む例を示したが、入力される映像信号の映像情報
信号部分の補間値のみを書き込むよう書き込みリセット
信号を出力し、そして書き込む映像信号の情報量に応じ
てメモリ７の容量を設定しても構わない。 【００５４】また、ここでは、１水平走査ライン分の映
像信号を保持することのできるメモリ７を用い、メモリ
７への書き込み動作とメモリ７からの読み出し動作を同
時に行った例を示したが、このメモリ７を２つ用いて、
第１のメモリが書き込み動作をしている時は、第２のメ
モリが読み出し動作をし、第１のメモリが読み出し動作
をしている時は、第２のメモリが書き込み動作をするよ
う構成してもよいことは言うまでもない。 【００５５】また、デジタルＹＮＲ及びデジタルＣＮＲ
等の３次元処理のデジタル信号処理回路と共に用いる場
合には、固定クロック発生回路１を除く構成を全て前記
デジタル信号処理回路と一体化させ、固定クロック発生
回路１が発生する固定クロックによりこれら一体化させ
た回路全体を駆動させることが可能になり、回路規模を
大幅に削減できる。 【００５６】また、以上の実施例では、メモリ７を１水
平走査ライン分又は２水平走査ライン分の映像信号を保
持することのできる比較的小容量のものとして説明をし
たが、メモリ７の容量が少ない場合には、入力される映
像信号の位相ずれに伴い、書き込みリセット信号と読み
出しリセット信号との相対的な位相が変化し、入力され
る映像信号の位相ずれが、比較的長い期間にわたり発生
する場合には、メモリ７がオーバーフローを起こしやす
い。 【００５７】そこで、メモリ７を例えば１フィールド分
の映像信号を保持することのできる大容量のメモリとし
た場合には、メモリ７も別構成にせざるを得ないが、本
発明に係る時間軸補正装置では、メモリ７に映像信号が
書き込まれた時点で既にジッタ成分が除去されている
為、固定クロック、書き込みリセット信号、読み出しリ
セット信号の３つの制御信号のみでメモリ７の動作を制
御させることができる。 【００５８】従って、メモリ７及び固定クロック発生回
路１を除く構成を前記デジタル信号処理回路と一体化さ
せてもメモリ７との信号のやりとりを最小限に抑えるこ
とができるため、回路構成が複雑になることはない。 【００５９】 【発明の効果】本発明に係る時間軸補正装置では、単一
の固定クロックにより時間軸補正装置を駆動することが
できる為、デジタルＹＮＲ及びデジタルＣＮＲ等のデジ
タル信号処理回路と一体化させることが容易となる。ま
た、メモリの動作に必要な制御信号を最小限に抑えるこ
とができたので、大容量のメモリを用いた場合に、時間
軸補正装置の主要部分とデジタルＹＮＲ及びデジタルＣ
ＮＲ等のデジタル信号処理回路とを一体化させ、メモリ
を別構成にすることも容易となる。更に、帰還ループな
しで時間軸補正装置を構成できる為、高速応答性に優
れ、高速ジッタに対しも追従できる。また、位相誤差信
号フィルタを用いた場合には、入力映像信号の同期信号
部分にノイズが発生している場合でも、安定した位相誤
差信号が得られ正確な時間軸補正を行うことが可能とな
る。

【図面の簡単な説明】 【図１】本発明の実施例に係る時間軸補正装置を説明す
る為のブロック図である。 【図２】位相誤差信号及び補間値の演算方法を説明する
為の説明図である。 【図３】映像信号に位相ずれが生じた場合のメモリへの
補間値の書き込みを説明する為の説明図である。 【図４】本発明の他の実施例に係る時間軸補正装置を説
明する為のブロック図である。 【符号の説明】 １…固定クロック発生回路 ２…Ａ／Ｄ変換器 ３…補間位相検出器 ４…補間フィルタ ５…書き込みパルス発生回路 ６…読み出しパルス発生回路 ７…メモリ ８…Ｄ／Ａ変換器 ９…１ライン遅延回路 １０…位相誤差信号フィルタ Ｓ_n…標本点 Ｓｈ_n…補間点 Ｖ_n…標本値 Ｖｈ_n…補間値 Ｖｔｈ…しきい値 ｄＴ…固定クロックの周期

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】固定クロックを発生する固定クロック発生
   手段と、 入力される映像信号を前記固定クロックの所定タイミン
   グにてＡ／Ｄ変換し、複数の標本値として出力するＡ／
   Ｄ変換手段と、 前記固定クロックの所定タイミングと、前記Ａ／Ｄ変換
   手段にてＡ／Ｄ変換された映像信号の信号レベルが所定
   のしきい値を越えたタイミングとの１クロック未満の時
   間差を、前記Ａ／Ｄ変換手段が出力する前記所定のしき
   い値を越える前後の標本値に基づき演算し、前記１クロ
   ック未満の時間差に基づく時間差情報を位相誤差信号と
   して出力する補間位相検出手段と、 前記Ａ／Ｄ変換手段からの複数の標本値及び前記補間位
   相検出手段からの位相誤差信号に基づき、前記映像信号
   の信号レベルが所定のしきい値を越えたタイミング及び
   このタイミングから前記固定クロックの周期分だけ遅れ
   たタイミング毎の前記映像信号の信号レベルを補間演算
   する補間フィルタ手段と、 前記Ａ／Ｄ変換された映像信号の信号レベルが所定のし
   きい値を越えたタイミングから所定時間経過後に書き込
   みリセット信号を出力する書き込みリセット信号出力手
   段と、 前記固定クロックの所定タイミングにて信号の書き込み
   動作及び読み出し動作を同時に行い、前記書き込みリセ
   ット信号に続く前記固定クロックの所定タイミングにて
   前記補間フィルタ手段で補間演算された値を順次書き込
   むのと同時に、前記固定クロックに基づき生成される１
   水平走査期間毎に出力される読み出しリセット信号に続
   く前記固定クロックの所定タイミングにて前記補間演算
   された値を順次読み出し可能なメモリ手段と、 前記固定クロックの所定タイミングにて、前記メモリ手
   段から読み出される補間演算された値をＤ／Ａ変換し
   て、映像信号を得るＤ／Ａ変換手段とを備える時間軸補
   正装置であり、 前記補間位相検出手段の出力する複数水平走査期間の位
   相誤差信号及び書き込みリセット信号出力手段の出力す
   る複数水平走査期間の書き込みリセット信号に基づき、
   複数水平走査期間における平均化された位相誤差信号及
   び書き込みリセット信号を生成し、前記平均化された位
   相誤差信号及び書き込みリセット信号を前記補間フィル
   タ手段及び前記メモリ手段に供給するようにしたことを
   特徴とする時間軸補正装置。