JPS59149390A - 映像信号発生装置 - Google Patents

映像信号発生装置

Info

Publication number
JPS59149390A
JPS59149390A JP58023958A JP2395883A JPS59149390A JP S59149390 A JPS59149390 A JP S59149390A JP 58023958 A JP58023958 A JP 58023958A JP 2395883 A JP2395883 A JP 2395883A JP S59149390 A JPS59149390 A JP S59149390A
Authority
JP
Japan
Prior art keywords
signal
circuit
address
storage section
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58023958A
Other languages
English (en)
Inventor
星興 一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP58023958A priority Critical patent/JPS59149390A/ja
Publication of JPS59149390A publication Critical patent/JPS59149390A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はテレビジ目ン放送等に使用するデジタル式映像
信号発生装置に関し、特に映像の輪郭補正?良好に行う
回路に関する。
従来の映像文字信号発生装置は、各画素に対応して記憶
素子を配列した画面メモリに、コンピュータ又はキーボ
ード等によってあらかじめ表示すべき画面に対応するア
ドレス位置の記憶素子にそれぞれ論理r1.又は101
によって白又は黒の表示情報を格納させ、テレビジョン
走査に同期してタイミング信号を発生するタイミング発
生回路の出力によって前記画面メモリから順次読出し出
力することによって映像文字をディスプレイ上に表示す
る構成である。従ってディスプレイ上に表示される映像
文字は、例えば第1図に示すように、映像の輪郭が階段
状になシネ自然なものとなる欠点があった。つまり、デ
ジタル記憶素子群に記憶されている情報全テレビジョン
走査に同期させ電気信号として読み出し、この読出し信
号の論理11」または論理「0」の電気信号音もとに映
像の光る部分(白)の信号と光らない部分(黒)の信号
とを作るため、5する部分と元らない部分との境界が明
らかとなり、映像として表示した場合不自然な文字とな
ってしまう。
このような文字の不自然さを改良する手段として、映像
信号を積分回路に通すことによりその輪郭の立上り、立
下Dk滑らかにしたり、文字の輪郭部分が階段状に変化
する部分に補正信号となるレベルの低い映像信号を加え
、その輪郭部分にボカシ全入れるなどの方法がとられて
来た。しかしこれ等の方法により得た映像は、テレビジ
ョンカメラで撮像した映像と比較すると不自然さが残り
性能的に不充分なものであった。
本発明の目的は、輪郭補正信号のレベルをテレビジョン
走査周波数に同期しない周波数で変動烙せることによシ
、これらの欠点ヲ解決し、なめらかな輪郭の映像信号を
発生し自然な映像金得ることのできる映像信号発生装置
を提供することにある。
本発明の映像信号発生装置は、テレビジョン映像画面に
挿入すべき画面表示情報を格納した第1の記憶部と、こ
の第1の記憶部から前記表示情報をテレビジョン走査に
同期して読出すクロック全形成するタイミング発生回路
と、このタイミング発生回路のクロックによって前記第
1の記憶部から前記映像画面の隣接する水平走査信号を
複数個読出す続出回路と、この読出回路からの各読出信
号にそれぞれ所定の遅延ケ与える遅延回路と、これら読
出回路および遅延回路からそれぞれ出力された信号の組
合せから前記表示情報の輪郭部全区別する第1のアドレ
ス信号とその輪郭部に輝度変動を与えるように記憶され
た第2のアドレス信号とによシ所定輝度情報を読出す第
2の記憶部と、所定低周波信号を計数してテレビジョン
の走査と同期しない周期で所定ビット数の前記第2のア
ドレス信号を形成し前記第2の記憶部に供給するアドレ
ス発生回路と、前記第2の記憶部からの読出した信号全
アナログ映像信号に変換するデジタルアナログ変換回路
とを含み構成される。
以下図面によp本発明の詳細な説明する。
第2図は本発明の実施例?含む文字多重信号発生装置の
ブロック図である。図において、1はコンピュータ10
またはキーボード11から入出力制御回路(インターフ
ェイス)fil介して画面に表示する表示文字パターン
が書込まれた第1の記憶部、2,3はこの第1の記憶部
lから出力されるパターン信号22.24にそれぞれ遅
延時間tの遅れ?与え遅延信号23. 25’tl一つ
くる遅延回路、4はこれら各信号22〜25および信号
29をアドレスとして出力レベル(輝度ンおよび輪郭補
正値を記憶させた第2の記憶部、5はこの第2の記憶部
4からの読出し信号をアナログ信号に変換するデジタル
・アナログ変換回路、6は映像の垂直同期信号20を入
力して第1の記憶部lのパターン信号を読出すアドレス
信号21をつくるタイミングパルス発生回路、7は10
0〜300Hz程度の低周波発振器、8はこの発振器7
の出力28を計数し第2の記憶部4の輪郭補正値を読出
す数ビットのアドレス信号29奮つくるカワンタ。
9はデジタル・アナログ変換回路5の出力全送出する出
力回路である。なお、このカクンタ8の出力周波数はテ
レビジョンの水平、垂直走査周波数および位相に一致し
ないものとする。
この実施例は、本発明の発明者が先に提案した先願(特
願昭56−194369号)に対して、発振回路7およ
び力9ンタ8を追加して第2の記憶部4から文字パター
ンを読出すときにこの文字パターンの輪郭部分を低周波
信号から形成されたアドレス信号によりランダムな濃淡
を示す輝度信号をつくシ、その輪郭部分をぼかしたこと
を特徴とするものである。
セす、画面メモリとなる第1の記憶部lの構成について
説明を行う。第3図は第1図の文字パタ−ンの一部?拡
大したものである。仁の文字パターンを格納する第1の
記憶部1は、1つの水平ラインの各画素情報を格納する
領域A、隣接するラインの領域B、・・・・・・・・・
を有し、これら各領域の各記憶素子にはそれぞれ画素の
白黒に対応して「1」又は「0−」が格納される。これ
ら格納された文字パターンは、タイミング発生回路6か
ら供給されるアドレス信号21により、例えば領域人と
領域Bとから同時に読出されパターン信号22.24を
出力する。このパターン信号22は、例えば1つのライ
ンの1つの画素の白黒に対応した信号であり、パターン
信号24はそのラインの画素゛の直下又は直上に当る隣
接ラインの画素の白黒に対応した信号である。すなわち
、隣接する2つのラインのパターン信号が同時に出力さ
れる。
これらパターン信号22.24は、それぞれ第2の記憶
部4へ第1のアドレス信号の一部として送られると共に
、遅延回路2,3によって1画素分の走査時間tだけ遅
延される。これら遅延回路2.3の出力信号23.25
も第2の記憶部4への第1のアドレス信号の一部とされ
る。第2の記憶部4は、これら第1のアドレス信号22
〜25および第2のアドレス信号29?ワードアドレス
としてこのワード内に予めデジタル値で格納されている
輝度情報を読み出してD/A変換回路5へ送る。
この第2の記憶部4は、第1のアドレス信号22〜25
が論理rJJ (1111)の時に最高輝度(白)とな
る信号が記憶され、この時には第2のアドレス信号29
がどんな値であっても出力値が変化しないようになって
いる。また、第1のアドレス信号22〜25のうち2個
が論理「1」で他の2個が論理「0」の時は、第2のア
ドレス信号29に従って輝度レベルの補正値が所定範囲
内(例えば、80〜20%)で変動する輪郭補正信号が
記憶され、第1のアドレス信号22〜25のうち1個だ
け論理「1」のときは、第2のアドレス信号29によシ
輝度レベルの補正値が変動する第2の輪郭補正信号が記
憶されている。
この第2のアドレス信号29は、前記各輪郭補正信号?
必要とするときに、例えば4進カワンタ(8)によシ得
られる2ビツトの信号に従って4段階の輝度(例えば、
80,60,40,20チ〕をランダムに出力するもの
である。
この実施例の文字パターンは、第3図に対応して第4図
のように表示される。すなわち、令弟3図に示すように
ラインB、Fのそれぞれ第2〜第5画素に対して白レベ
ルの画像光示をするとき、信号22は第4図(イ)に斜
線で示すようにラインB、Fの第2〜第5画素に対して
「1」となシ。
信号23は同図(ロ)に示すように同じくラインB−F
の第3〜第6画素に対して「1」となる。
また、信号24は、同図(ハ)に示すように1ライン分
ずれた画素に対して11」となシ、信号25は同図(ニ
)に示すように同図(ハ)に対して1画素分遅れ次信号
となる。従って、例えば走査線がBラインの第2画素位
置にあるときのアドレス信号22〜25はそれぞれ10
00であり、メモリ(4)のアドレス「1000」から
輪郭補正された補正輝度の値が読出され、Bラインの第
3〜5画素に対しては、同様に輪郭補正された補正輝度
値が出力される。また、Cラインについては、ではアド
レスrllllJから最高輝度値が読み出される。
このように第1および第′2のアドレス信号22〜25
.29により第2の記憶部4から読出されたパターン信
号26はディジタルアナログ変換器5によりアナログ輝
度信号27に変換され、映像増幅器などの出力回路9か
ら映像出力30として出力される。
このように出力された映像信号は、第3図に示すように
、4つの信号が重った部分(ホ)以外の輪郭部分(イル
二)が、第2のアドレス信号29の周期でレベル変動さ
れるので、その映像の輪郭が不明瞭となる。したがって
、文字の輪郭のつなが9が見た目にスムースとなり自然
な文字像として見ることができる。
本実施例では、隣接の1ラインのみを考慮した構成であ
るが、上下に隣接した2つのラインを考慮することも可
能である。また、遅延回路は1段のみでなく例えば2段
使用して前後の両画素の情報を考慮する等により位相の
異なる信号数を増加すればさらに細かく輝度信号の補正
?することができる。
なお、この実施例は文字の輪郭補正について説明したが
、この発明は文字のみならず記号2画像など?含むテレ
ビ画面に挿入される映像全般について効果があることは
明らかである。
以上説明したように5本発明によれば、映像文字パター
ンの輪郭補正信号のレベル金ある周期で変化させるよう
輪郭補正回路ケ溝成することによp1映像の輪郭のなめ
らかなデジタル映像信号を発生できる。
【図面の簡単な説明】
第1図は一般のCRTディスプレイ上に表示された文字
パターンの拡大図、第2図は本発明の実施例?含む映像
信号発生装置のブロック図、第3図は第1図の斜線部分
を拡大した図、第4図は第3図に本発明による輪郭補正
を行った場合の拡大図である。図において ■・・・・・・第1の記憶部、2.3・・・・・・遅延
回路、4・・・・・・第2の記憶部、訃・・・・・アナ
ログ・デジタル変換回路、6・・・・・・タイミング発
生回路、−27・・・・・・発振回路、8・・・・・・
カワンタ、9・・・・・・出力回路、10・・・・・・
コンピュータ、11・・・・−・キーボード、12・・
・・・・入出力制御回路、20・・・・・・同期信号%
 21・・・・・・タイミング信号、22〜25・・・
・・・第1のアドレス信号、26・・・・・・パターン
信号、27・・・・・・アナログ輝度信号、28・・・
・・・発振出力、29・・・・・・第2のアドレス信号
、30・・・・・・映像出力信号、である。 代理人 弁理士  内 原   晋 (1,ヅー°〜−
) 茅1v

Claims (1)

    【特許請求の範囲】
  1. テレビジョン映像画面に挿入すべき画面表示情報音格納
    した第1の記憶部と、この第1の記憶部から前記表示情
    報?テレビジョン走査に同期して読出すクロックを形成
    するタイミング発生回路と、このタイミング発生回路の
    クロックによって前記第1の記憶部から前記映像画面の
    隣接する水平走査部分の映像信号全複数個読出す読出回
    路と、この読出回路からの各読出信号にそれぞれ所定の
    遅延を与える遅延回路と、これら読出回路および遅延回
    路からそれぞれ出力された信号の組合せから前記表示情
    報の輪郭部を区別する第1のアドレス信号とその輪郭部
    に輝度変動を与えるように記憶された第2のアドレス信
    号とによシ所定輝度情報を読出す第2の記憶部と、所定
    低周波信号全計数してテレビジョンの走査と同期しない
    周期で所定ビット数の前記第2のアドレス信号を形成し
    前記第2の記憶部に供給するアドレス発生回路と、前記
    第2の記憶部からの読出した信号をアナログ映像信号に
    変換するデジタルアナログ変換回路とを含む映像信号発
    生装置。
JP58023958A 1983-02-16 1983-02-16 映像信号発生装置 Pending JPS59149390A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58023958A JPS59149390A (ja) 1983-02-16 1983-02-16 映像信号発生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58023958A JPS59149390A (ja) 1983-02-16 1983-02-16 映像信号発生装置

Publications (1)

Publication Number Publication Date
JPS59149390A true JPS59149390A (ja) 1984-08-27

Family

ID=12125051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58023958A Pending JPS59149390A (ja) 1983-02-16 1983-02-16 映像信号発生装置

Country Status (1)

Country Link
JP (1) JPS59149390A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6336675A (ja) * 1986-07-31 1988-02-17 Nippon Hoso Kyokai <Nhk> 映像合成方法
JPH02223284A (ja) * 1989-02-23 1990-09-05 Mitsubishi Electric Corp 画像表示装置
JPH03259193A (ja) * 1990-03-08 1991-11-19 Teremateiiku Kokusai Kenkyusho:Kk グレースケール文字表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6336675A (ja) * 1986-07-31 1988-02-17 Nippon Hoso Kyokai <Nhk> 映像合成方法
JPH02223284A (ja) * 1989-02-23 1990-09-05 Mitsubishi Electric Corp 画像表示装置
JPH03259193A (ja) * 1990-03-08 1991-11-19 Teremateiiku Kokusai Kenkyusho:Kk グレースケール文字表示装置

Similar Documents

Publication Publication Date Title
JP3188135B2 (ja) 映像信号処理回路
WO1988007726A1 (en) Video signal processor
KR950001562B1 (ko) Tv의 화면 종횡비 변환방법 및 장치
JPH0622197A (ja) 画像処理装置
KR950009698B1 (ko) 엔티에스씨/에치디티브이(ntsc/hdtvm) 듀얼 리시버의 라인 트리플러
JP3154190B2 (ja) 汎用走査周期変換装置
JPS59149390A (ja) 映像信号発生装置
JP3268999B2 (ja) 映像信号処理回路
JP3350982B2 (ja) 画像縮小装置
JP2004193970A (ja) 画像データ処理装置
JPH0546134A (ja) 映像表示装置
US5786802A (en) Circuit and method for vertically expanding a display image
JPS5922136A (ja) デ−タ処理回路
JPS5897085A (ja) 映像文字信号発生装置
JP3397165B2 (ja) 画像合成装置
JP2732172B2 (ja) 映像表示装置
JP2909124B2 (ja) 枠信号発生装置
JP3515352B2 (ja) ディジタルカメラ
JPS59204087A (ja) 映像文字信号発生装置
KR0132262Y1 (ko) 영상 수평보간 회로
JP2910559B2 (ja) 映像信号速度変換回路
JP3389783B2 (ja) フィールドメモリ制御方式
JP2982029B2 (ja) 映像表示装置
JP2638330B2 (ja) 映像信号のエンベロープデータ発生装置
JP2697679B2 (ja) ディザ画像表示装置