JP2909124B2 - 枠信号発生装置 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 入力画像の縮小を行うディジタル式特殊効果発生装置
における枠信号発生装置に関し， 枠信号の生成に必要となるメモリ量を少なくすること
を目的とし， 縮小された画像信号が表示装置上で表示される対応表
示領域の枠情報について，各走査線ごとに始点アドレス
と終点アドレスまたは始点アドレスとデータ長で指定し
た情報群が格納される枠情報メモリを備え，順次，各走
査に先立って，前記枠情報メモリからその走査線上の始
点アドレスと終点アドレスまたは始点アドレスとデータ
長を読み出して，縮小された画像信号を挿入するための
枠信号を生成するように構成する。

〔産業上の利用分野〕

本発明は，画像処理の分野で用いられる，入力画像の
縮小を行うディジタル式特殊効果発生装置における枠信
号発生装置に関する。

〔従来の技術〕

第５図は従来技術の例を示す。

縮小された画像信号に一致した枠信号を発生させ，他
の映像信号との合成を容易に行うことができるようにし
た枠信号発生装置が考えられている。

例えば，特公昭63−43947号公報に示されている枠信
号発生装置では，走査線ごとに縮小率が異なるような変
調された画像に対しても，他の画像との合成が可能にな
っている。

この種の装置では，第５図に示すように，第１の画像
50から抜き出した縮小された画像が格納される縮小画像
メモリ53と，その縮小画像が設定されるべき枠信号が格
納される２つの枠信号メモリ54−1,54−２とを備えた枠
信号発生装置52を用いることにより，枠信号メモリ54−
１または54−２から読み出した枠信号に基づいて，縮小
画像と第２の画像51とを合成し，図に示すような合成画
像55を表示できるようにしている。

〔発明が解決しようとする課題〕

第５図に示すような枠信号発生装置52では，枠信号メ
モリ54−1,54−２という表示画面と略同容量のサブメモ
リが２個必要になり，縮小画像を入れるべき枠を１対１
の容量として用意しなればなかった。そのため，サブメ
モリの容量が大きくなり，コストもかかるという問題が
あった。

本発明は上記問題点の解決を図り，枠信号の生成に必
要となるメモリ量を少なくすることを目的としている。

〔課題を解決するための手段〕

第１図は本発明の原理構成図である。

第１図において,10は指定された縮小の制御を行う効
果制御部,11は枠情報メモリ,12は垂直同期信号に応じた
クロックのパルス数をカウントする垂直カウンタ,13は
水平同期信号に応じたクロックのパルス数をカウントす
る水平カウンタ,14は枠信号を生成する枠信号生成回路,
15は垂直始点検出回路,16は垂直終点検出回路,17は水平
始点検出回路,18は水平終点検出回路を表す。

通常のCRTなどの表示装置に合成画像を表示する場
合，水平／垂直ブランキング期間（水平／垂直帰線期
間）があり，この期間内に縮小画像をいれるべき枠を作
成する準備を行うことができる。

本発明では，第５図に示すような表示画面に対応する
大きさを持つ枠信号メモリ54−1,542の代わりに，各走
査線ごとに縮小画像の挿入位置を示す始点アドレスと終
点アドレスを記憶する枠情報メモリ11を持つ。これらの
データは，効果制御部10により，書き込まれる。

垂直カウンタ12は，垂直走査線数をカウントするもの
であり，カウント値が枠情報メモリ11の読み出しアドレ
スとされる。これにより，現在の走査線の始点アドレス
および終点アドレスが枠情報メモリ11から読み出され
る。

枠信号生成回路14の垂直始点検出回路15と垂直終点検
出回路16は，垂直カウンタ12の出力と枠情報メモリ11か
らの読み出しデータとを比較し，縮小画像を挿入する垂
直方向の始点と終点とを検出する。

また，枠信号生成回路14の水平始点検出回路17と水平
終点検出回路18は，水平カウンタ13の出力と枠情報メモ
リ11からの読み出しデータとを比較し，縮小画像を挿入
する水平始点と終点とを検出する。

これにより，縮小された画像信号を挿入するための枠
信号を生成する。

〔作用〕

本発明では，ある画像の領域に，他の変形された画像
を挿入する場合，その領域のアドレスを水平走査線上の
アドレスとして管理し，表示時には，その走査に先立っ
てアドレスを読み出して，合成枠領域の指定情報とす
る。したがって，表示画面は対応する大きさの枠信号を
格納するためのメモリは必要なく，少ないメモリで枠信
号を生成することが可能になる。

〔実施例〕

第２図は本発明の実施例による枠情報メモリの使用
例，第３図は本発明の実施例ブロック図，第４図は本発
明の実施例の回路例を示す。

以下の説明では，縮小画像のもととなる画像を第１の
画像，縮小画像の挿入対象となる画像を第２の画像とい
う。

第２図（イ）において，白丸○で示した部分が第２の
画像が入るべき部分で，黒丸●で示した部分が，第１の
画像を縮小した画像が入るべき部分である。H0〜H15が
水平方向の読み出しアドレス,V0〜V9が垂直方向の読み
出しアドレスである。垂直方向の読み出しアドレスは，
垂直走査線番号になっている。説明を簡単にするため
に，ここで表示画面の横のドット数を16,縦のドット数
を10としている。

第１図に示す枠情報メモリ11には，第２図（ロ）に示
すように，各垂直方向の読み出しアドレスV0〜V9ごと
に，第２図（イ）図示の●部分の枠を示す水平方向の始
点アドレスHsとドット数Hn（データ長）が格納される。
また，垂直方向の始点アドレスＶと終点アドレスVmとが
格納されるようになっている。なお，水平方向のドット
数Hnの代わりに，終点アドレスを記憶するようにしても
よい。終点アドレスは，次式で求めることをできる。

終点アドレス＝Hs＋Hn−１ 第２図に示す例では，枠の最初のアドレスが，（V2,H
2）であり，その走査線における終点アドレスが，（V2,
H8）である。枠全体の最終アドレスは，（V8,H7）であ
る。

垂直方向の始点アドレスＶと終点アドレスVmとは，最
初に一度セットすると，後は省略してもよい。すなわ
ち，第２図に示す（）内の情報は，省略可能である。

本発明は，例えば第３図に示す枠信号発生装置35のよ
うに用いられる。

第３図において，アドレス発生回路部30は，垂直同期
信号および水平同期信号に対応したアドレスを発生させ
る。第１の画像メモリ31には，縮小画像作成用の画像の
情報が格納され，第２の画像メモリ32には，縮小画像が
挿入されるべき画像の情報が格納されている。

縮小画像制御部33は、アドレス発生回路部30の出力ア
ドレスで読み出される第１の画像メモリ31のデータか
ら，間欠的に抜き出した縮小画像を，縮小画像メモリ34
に格納する制御を行う。

枠信号発生装置35は，縮小画像メモリ34に対する読み
出しアドレス信号Ａ−１を出力し，縮小画像メモリ34か
ら画像信号Ｄ−１を読み出すとともに，その信号Ｄ−１
と，第２の画像メモリ32から読み出した画像信号Ｄ−２
とを，枠信号にしたがって合成し，合成データとして出
力する。このデータは，合成画像メモリ36に格納され
る。または，アナログ信号に直接変換されて，図示省略
した表示装置に出力される。

第３図に示す枠信号発生装置35の主要部は，例えば第
４図に示すような回路で実現される。

第４図において,40は垂直カウンタ,41は水平カウン
タ,42は水平始点Hs比較器,43は水平終点He比較器,44は
フリップフロップ,45は垂直始点Vs比較器,46は垂直終点
Ve比較器,47はフリップフロップ,48はカウンタ,Rはレジ
スタ,SELはセレクタ,AND1〜AND5はアンド回路,ORはオア
回路を表す。

枠情報メモリ11には，効果制御部10によって，第２図
（ロ）に示すような枠情報が書き込まれる。一方，画像
の合成時，垂直カウンタ40の値に従い，毎回水平方向の
走査に先立って，枠情報メモリ11から，レジスタＲに，
始点および終点などのアドレス情報が読み出される。

フリップフロップ44および47は,1フレームの走査開始
時にリセットされる。

垂直始点Vs比較器45は，垂直カウンタ40の値とレジス
タＲのＶとを比較し，一致したならば，フリップフロッ
プ47をセットする。垂直終点Ve比較器46は，垂直カウン
タ40の値とレジスタＲのVmとを比較し，一致したなら
ば，フリップフロップ47をリセットする。

水平始点Hs比較器42は，水平カウンタ41の値とレジス
タＲのHsとを比較し，一致したならば，フリップフロッ
プ44をセットする。カウンタ48は，フリップフロップ44
および47がセットされている間の水平同期クロックをカ
ウントする。

水平終点He比較器43は，カウンタ48の値とレジスタＲ
のHnとを比較し，一致したならば，フリップフロップ44
をリセットする。

信号S1は，第３図に示す縮小画像メモリ34を読み出す
タイミングを与えるパルス信号であり，これにより，第
４図（ロ）に示すように，縮小画像メモリ34に対する読
み出しアドレス信号Ａ−１が生成される。

また，信号S2は枠信号である。第４図（ハ）に示す回
路により，信号S2が“1"のとき，縮小画像メモリ34の画
像信号Ｄ−１を有効にして第２の画像メモリ32の画像信
号Ｄ−２を無効にする。また，信号S2が“0"のとき，縮
小画像メモリ34の画像号Ｄ−１を無効にして第２の画像
メモリ32の画像信号Ｄ−２を有効にする。

〔発明の効果〕

以上説明したように，本発明によれば，合成する枠の
領域を水平走査線上のアドレスで管理するので，必要と
するメモリ量を大幅に削減することができる。

【図面の簡単な説明】

第１図は本発明の原理構成図， 第２図は本発明の実施例による枠情報メモリの使用例， 第３図は本発明の実施例ブロック図， 第４図は本発明の実施例の回路例， 第５図は従来技術の例を示す。 図中,10は効果制御部,11は枠情報メモリ,12は垂直カウ
ンタ,13は水平カウンタ,14は枠信号生成回路,15は垂直
始点検出回路,16は垂直終点検出回路,17は水平始点検出
回路,18は水平終点検出回路を表す。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 5/262 - 5/28

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】第１の画像を第２の画像上の任意の位置に
   挿入するための枠信号を発生する枠信号発生装置におい
   て， 前記第１の画像信号が表示装置上で表示される対応表示
   領域の枠情報について，各走査線ごとに走査線上におけ
   る始点アドレスと終点アドレスまたは走査線上における
   始点アドレスとデータ長で指定した情報群が格納される
   記憶手段と， 各走査時に，前記記憶手段に格納された該走査線上の始
   点アドレスと終点アドレスまたは始点アドレスとデータ
   長を使用して，前記第１の画像を挿入するための枠信号
   を生成する生成手段と， を備えたことを特徴とする枠信号発生装置。
2. 【請求項２】前記枠情報の情報群が格納される記憶手段
   は，書き換え可能なメモリによって構成されることを特
   徴とする請求項１記載の枠信号発生装置。