JPS5852234B2 - Ｃｒｔ表示装置 - Google Patents

Description

【発明の詳細な説明】 本発明はラスクスキャン方式ＣＲＴディスプレイに係り
、特にＩＣＲＡＭをメモリとするＣＲＴディスプレイ装
置に関する。

従来、ＣＲＴの水平及び垂直同期信号を発生する回路と
、ＣＲＴ画面を記憶しているメモリのアドレス指定回路
とは、別の回路であると考えて、それぞれにカウンター
を用意していた。

その為回路力より複雑になっていた。

本発明の目的は、ＣＲＴ表示装置メモリ周辺回路の簡略
化にある。

本発明によればＣＲＴ水平及び垂直同期信号を作り出す
カウンタ一群から適当なタイミング信号を直接引き出し
て、メモリ、リード、アドレス信号として利用すること
により、従来のような特別な表示用カウンタ（メモリ・
リード、アドレス、カウンタ）を省略することができ、
メモリ周辺回路の簡略化を達成し得た。

本発明を実施例図面を基に詳しく説明する。

第１図ａにラスクスキャン方式ＣＲＴディスプレイの原
理図を示す。

文字（広義には絵も含む）情報は、書き込む画面の位置
が決まった後、ＣＰＵ１．又はキーボード５から、ＡＳ
ＣＩＩコード（又はＪＩＳ コード）としてメモリ入
力信号線１０を通して、メモリ２に送られる。

メモリ２はそのＡＳＣＩＩコードを、画面に対応して記
憶する。

記憶された情報は、メモリ出力信号線１１を通して文字
発生装置３へ送られる。

その時タイミング回路６は、メモリ２から情報を読み出
すのに必要なリード・アドレス情報をメモリ・アドレス
信号線１２を通して、メモリ２に提供すると共に、ドツ
ト・タイミングとラスタ・タイミングをそれぞれドツト
・タイミング信号線１３とラスタ・タイミング信号線１
４を通して文字発生回路３に与える。

文字発生回路３は、ＡＳＣＩＩコード、ドツト・タイミ
ング、ラスタ・タイミングにより、第１図すに示した文
字例のような各ドツトを順序よくビデオ信号線１７から
ＣＲＴ４へ出力する。

更に、タイミング回路からは水平同期信号及び垂直同期
信号を、それぞれ水平同期信号線１５及び垂直同期信号
線１６を通して、ＣＲＴ４ へ提供する。

ＣＲＴ４ は水平及び垂直同期信号により、メモリ２と
の同期を取り、ビデオ信号線１７から送られてくるビデ
オ信号により、ＣＲＴ画面へ文字を表示する。

以上が、ＣＲＴディスプレイの大まかな原理説明である
。

第２図では、本発明の発想の根拠となる考え方を示して
いる。

第２図ａは表示画面とビューア外形、タイミング・カウ
ント範囲との相対的関係を示す。

第２図すは、ラスタスキャニングの模式図（インターレ
ーススキャニングは省略）である。

図から明確にわかるように、走査線は、一連の線として
つながっているのであるから、周期の出発点をタイミン
グカウント開始点Ａから、表示部出発点Ｂへ持っていっ
ても不自然ではない。

本発明では、周期の出発点を表示部出発点Ｂに合わせた
ことにより、初期の目的を達成した。

第３図は、水平方向の表示文字数４０文字（全カウント
数は６４文字）、垂直方向の表示行数１６行（全カウン
ト数は２２行）の場合を例にしたタイムチャートである
。

第２図ａ、ｂ及び第３図に示したＡ点、Ｂ点はそれぞれ
、従来及び本発明の発想に関する走査線の出発位置を示
す。

Ａ点は従来の考え方で、垂直同期信号を起点として、カ
ウントを始めるから、表示文字は５文字目から４４文字
目までの４０文字を、表示行は３行目から１８８行目で
の１６行をカウントする。

Ｂ点は本発明におけるカウンタの開始点を示しており、
走査線の出発点と表示部の出発点とを同一と見なし、こ
の点から水平文字、垂直桁のカウントを始める。

すなわち、カウンタの開始点から表示部の水平および垂
直のカウントを開始する。

このとき、水平同期信号および垂直同期信号は、第３図
に明らかなように、Ａ点を基準とした発生タイミングと
なる。

つまり、カウンタの開始点にはすでに垂直同期信号は出
力されている。

これは、第３図に示すようにＡ点からＢ点までの走査期
量分だけ早期に出力される。

タイミング回路は、繰り返してタイミングを発生してお
り、前の回のある時点でタイミングを発生した場合、今
回のカウント開始時点を基準に考えると、もうすでにタ
イミングが発生されたこととなるのは当然のことである
。

したがって、第３図においても、Ｂ点で文字カウンタ、
行カウンタのカウントを開始させる場合、同期信号の発
生をＡ点とすることはできる。

本発明ノ考え方は、このようにＢ点を基準としてカウン
タのカウントを開始させるとともに、同期信号の発生は
Ａ点とＢ点の間を走査する分だけ早くさせることである
。

したがって、第３図の例では表示文字はＯ文字目から３
９文字目までの４０文字をカウントし、表示行は０行目
から１５５行目での１６行をカウントして、表示期間を
定めている。

第４図は従来方式の回路図、第５図は本発明方式の回路
図である。

同期信号発生回路６ａは、両回路共通である。

発振器６０１は、１ドツトに対応する原信号を発生する
。

その原信号は、ドツトカウンタ６０２で、８ドツトずつ
カウントされ、文字発生器３０ドツト・タイミングとな
る。

又、その桁上げ信号は１文字信号として、文字カウンタ
６０３にはいり、６４文字分カウントする。

更に、文字カウンタの桁上げ信号はラスタ・カウンタ６
０４にはいり、１２ラスタずつカウントされ、文字発生
器３のラスタ・タイミングとなる。

そして、その桁上げ信号は、１行信号として、行カウン
タ６０５へ送られる。

行カウンタ６０５が２２行カウントされると、一画面分
のカウントが完全に終えたことになり、続いて上記カウ
ントを繰り返す。

水平同期信号調整回路６０６及び垂直同期信号調整回路
６０７は、それぞれ第３図で示したタイミングで、かつ
該当するＣＲＴに要求されるパルス巾を持つような水平
及び垂直同期信号を発生する回路である。

故に、従来、０文字目で水平同期信号を、０行目で垂直
同期信号を出していたのが、本発明では、５９文字目で
水平同期信号を、１９９行目垂直同期信号を出すことに
なる。

すなわち、水平同期信号調整回路６０６は、前回の周期
における文字カウンタのカウント値が５９の値となった
時点で水平同期信号を発生開始（つまり第３図のＡ点）
する。

また、垂直同期信号調整回路６０７は、前回の周期にお
ける行カウンタのカウント値が１９となった時点で垂直
同期信号を発生開始（つまり第３図のＡ点）する。

このように、同期信号の発生タイミングを変更すること
により、表示開始点Ｂを基準としてカウンタのカウント
を開始できる。

いずれにしろ、水平方向±１文字、垂直方向±１行程度
の補正は上記調整回路で行えることを考えれば、回路の
複雑さは、従来と同程度だと考えてよい。

次に、第４図リード・アドレス・タイミング回路６ｂに
ついて説明する。

デコード回路６０８により文字カウンタ６０３の出力の
５文字、４５文字を監視し、その５文字目の頭で水平表
示期間Ｆ。

Ｆ、６０９をセット、４５文字目の頭でリセットする。

その水平表示期間Ｆ、Ｆ、６０９の出力が１′′の間の
み、文字カウント入力を表示文字カウンタ６１０に入れ
カウントさせる。

同様に、デコード回路６１１により行カウンタ６０５の
出力の３行、１９行を監視し、３行目の頭で、垂直表示
期間Ｆ、Ｆ６１２をセット、１９９行目頭でリセットす
る。

また、その垂直表示期間Ｆ、Ｆ。６１２の出力が１″の
間のみ、行カウント入力を表示行カウンタ６１３に入れ
、カウントさせる。

このようにして、表示文字カウンタ６１０と表示行カウ
ンタ６１３は、画面の表示に対応して変更され、それら
の出力は、メモリ・アドレス信号線１２によりメモリに
伝達され、該当する文字が順番に出力される。

尚、メモリ２のチップ・イネイブル（ＣＥ）端子に来て
いる信号は、表示期間のみ１′となり、表示期間以外は
メモリ出力を禁止する。

第５図のアドレス・オーバー・チェック回路６Ｃが、本
発明のポイントである。

表示文字及び表示行に対応して、文字カウンタ６０３、
行カウンタ６０５がそれぞれ０文字、０行からカウント
してゆくので、それらの出力を、そのまま、メモリ２の
メモリアドレス信号１２として利用する。

文字方向は４０文字以上を文字数比較回路６１４により
、行方向は１６行以上を行数比較回路６１５により監視
しているだけでよく、それらの一方が成立した時、メモ
リ２のＣＥ端子により、メモリ機能を禁止するようにし
ておけば、表示期間のみメモリから表示に対応した情報
が読み出される。

尚、一般に、ある数Ｘ以上をデコードすることは、コン
パレーターにより、たやすく実現できるし、更に本具体
例の行カウントのように、Ｘ１６＝２’ というように
、Ｘが２のべき乗であれば、その上位ビット−”１”（
本例では、２４ピツ）−”１“）を監視しているだけで
済むから、極めて簡単に表示部のチェックができる。

本発明により、従来、別に設けていたメモリ・リード・
アドレス・カウンタを取り除くことができ、メモリ周辺
回路の簡略化が実現できた。

また、従来画面の物理アドレスと論理アドレスが一致せ
ず、ソフト的に使いずらい面があった。

しかし本発明により、両アドレスを一致させることがで
き、ソフトの生産性の向上が期待できる。

本発明は、ＩＣＲＡＭのかわりに、コアメモリを使用し
た装置にも適用できる。

なお本発明は、白黒のみでなく、ビデオ信号をＲＧＢ
の３本持ったカラーディスプレイシステムにも、無理な
く拡張応用できる。

【図面の簡単な説明】

第１図ａは、ラスクスキャン方式ＣＲＴディスプレイの
原理説明図、第１図すは、文字表示例を示す図、第２図
ａは、表示部とタイミングカウント範囲との相関関係図
、第２図すは、ラスタ・スキャニングの模式図を示す。 第３図は、従来及び本発明のタイムチャートを示す。 第４図は、従来方式による回路を示す図面。 第５図は、本発明による回路を示す図面である。 １・・・・・・ＣＰＵ 、２・・・・・・メモリ、３・
・・・・・文字発生回路、４・・・・・・ＣＲＴ、５・
・・・・・キーボード、６・・・・・・タイミング回路
、１０・・・・・・メモリ入力信号線、１１・・・・・
・メモリ出力信号線、１２・・・・・・メモリ・アドレ
ス信号線、１３・・・・・・ドツト・タイミング信号線
、１４・・・・・・ラスタ・タイミング信号線、１５・
・・１９．水平同期信号線、１６・・・・・・垂直同期
信号線、１７・・・・・・ビデオ信号線、６Ｃ・・・・
・・アドレス・オーバーチェック回路、１８・・・・・
・禁止信号線、６１４・・・・・・文字数比較回路、６
１５・・・・・・行数比較回路。

Claims (1)

【特許請求の範囲】
1. Ｉ ＣＲＴと、ＣＲＴの画面に表示する文字や絵のコ
   ード化された情報を記憶するメモリと、そのメモリから
   逐次読出されるコード化された情報を入力し、その情報
   に対応した文字や絵の表示信号を発生する回路と、それ
   らを表示するためのタイミングを発生するタイミング回
   路を有するラスクスキャン方式のＣＲＴ表示装置におい
   て、前記タイミング回路の文字カウンタおよび行カウン
   タの出力を入力して水平同期信号および垂直同期信号を
   夫々発生する水平同期信号調整回路および垂直同期信号
   調整回路の信号発生タイミングを走査開始位置と表示部
   出発点位置との間の走査期量分だけ早期に発生されるよ
   うに調整すると共に、前記タイミング回路の文字カウン
   タおよび行カウンタの出力を前記メモリのメモリ・アド
   レス信号入力端に与えると共に、前記文字カウンタの出
   力が表示すべき文字数に達した後、あるいは前記行カウ
   ンタの出力が表示すべき行数に達した後に前記メモリ出
   力を禁止する信号を発生する手段を設け、該禁止信号を
   前記メモリに付与することにより、前記メモリに記憶さ
   れた情報の読出しを制御することを特徴とするＣＲＴ表
   示装置。