JPH0229691A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0229691A JPH0229691A JP63178162A JP17816288A JPH0229691A JP H0229691 A JPH0229691 A JP H0229691A JP 63178162 A JP63178162 A JP 63178162A JP 17816288 A JP17816288 A JP 17816288A JP H0229691 A JPH0229691 A JP H0229691A
- Authority
- JP
- Japan
- Prior art keywords
- read
- display
- display data
- horizontal
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 31
- 238000010586 diagram Methods 0.000 description 13
- 230000000630 rising effect Effects 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
- G10L15/00—Speech recognition
- G10L15/08—Speech classification or search
- G10L15/10—Speech classification or search using distance or distortion measures between unknown speech and reference templates
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Computational Linguistics (AREA)
- Audiology, Speech & Language Pathology (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Telephonic Communication Services (AREA)
- Image Analysis (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、１水平期間で異なった水平ドツト数の表示デ
ータを一度メモリに取り込み、再び読み出して表示する
液晶パネルに好適な液晶表示装置に関する。
ータを一度メモリに取り込み、再び読み出して表示する
液晶パネルに好適な液晶表示装置に関する。
従来のカラー及び階調表示をする液晶表示装置は、例え
ば特開昭５６−９２５９２号公報に記載されているよう
に、カラーデータを分離して１ラインづつ液晶モジュー
ルに送る必要があるため、１水平期間で送られてくるカ
ラーデータを一度メモリに書き込み、この書き込まれた
カラーデータを分離して、１ラインづつ液晶モジュール
へ送っていた。
ば特開昭５６−９２５９２号公報に記載されているよう
に、カラーデータを分離して１ラインづつ液晶モジュー
ルに送る必要があるため、１水平期間で送られてくるカ
ラーデータを一度メモリに書き込み、この書き込まれた
カラーデータを分離して、１ラインづつ液晶モジュール
へ送っていた。
この時、読み出し側の水平表示ドツト数はアドレス発生
手段により固定されており、異なった水平表示ドツト数
の表示信号は表示することが出来なかった。
手段により固定されており、異なった水平表示ドツト数
の表示信号は表示することが出来なかった。
以下、従来の液晶表示装置を第５図〜第７図を用いて詳
しく説明する。
しく説明する。
第５図は従来のカラー液晶表示装置における行メモリの
書き込み、読み出し部であって、データ変換部のブロッ
ク図であり、カラー液晶パネルに表示するデータが入力
され、それをカラー液晶パネルのＲ，Ｇ、Ｂ３本のライ
ンに振り分けるために、Ｒ，Ｇ、Ｂの色成分を分離して
１ラインづつ３回出力する回路である。
書き込み、読み出し部であって、データ変換部のブロッ
ク図であり、カラー液晶パネルに表示するデータが入力
され、それをカラー液晶パネルのＲ，Ｇ、Ｂ３本のライ
ンに振り分けるために、Ｒ，Ｇ、Ｂの色成分を分離して
１ラインづつ３回出力する回路である。
ここでは、説明のため構成を簡略化して、１つおきの水
平期間を表示期間とし、水平ドツト数が４ドツトのカラ
ー液晶表示装置として説明する。
平期間を表示期間とし、水平ドツト数が４ドツトのカラ
ー液晶表示装置として説明する。
入力データｌはドツトクロック２の立上がりエツジで同
期して入力される。入力データが液晶表示装置に表示す
べきデータであるとき、表示タイミング信号３は“ハイ
”となり、その他は１０−となる。水平同期信号４は１
水平期間に１回、表示タイミング信号３が“ロー”のと
き“ハイ”のパルスとなる。
期して入力される。入力データが液晶表示装置に表示す
べきデータであるとき、表示タイミング信号３は“ハイ
”となり、その他は１０−となる。水平同期信号４は１
水平期間に１回、表示タイミング信号３が“ロー”のと
き“ハイ”のパルスとなる。
ラッチ手段５は入力データをドツトクロック２の立上が
りでラッチし、データ６はそのラッチされたデータであ
る。また、ＲＡＭ７はそのラッチデータ６を記憶する。
りでラッチし、データ６はそのラッチされたデータであ
る。また、ＲＡＭ７はそのラッチデータ６を記憶する。
タイミング発生手段８に表示タイミング信号３、水平同
期信号４が入力され、この２つの信号からＲＡＭ７を書
き込みモード又は読み出しモードに切換える書き込み／
読み出し信号９、ＲＡＭ７への書き込みを開始させる書
き込み開始信号１０． ＲＡＭ７から読み出しを開始さ
せる読み出し開始信号１１を作る。
期信号４が入力され、この２つの信号からＲＡＭ７を書
き込みモード又は読み出しモードに切換える書き込み／
読み出し信号９、ＲＡＭ７への書き込みを開始させる書
き込み開始信号１０． ＲＡＭ７から読み出しを開始さ
せる読み出し開始信号１１を作る。
書き込み／読み出し信号９は水平同期信号４に同期して
“ハイ”レベル又は“ロー”レベルと変化する信号、書
き込み開始信号１０は表示タイミング信号３が“ハイ”
レベルになった時“ハイ”レベルのパルスを発生する信
号、読み出し開始信号１１は水平同期信号４が入力され
ると“ハイ”レベルのパルスを発生する信号である。
“ハイ”レベル又は“ロー”レベルと変化する信号、書
き込み開始信号１０は表示タイミング信号３が“ハイ”
レベルになった時“ハイ”レベルのパルスを発生する信
号、読み出し開始信号１１は水平同期信号４が入力され
ると“ハイ”レベルのパルスを発生する信号である。
書き込みアドレス発生手段１２は書き込み開始信号１０
でクリアされ、ドツトクロック２の立ち下がりエツジに
よりカウントアツプされる書き込みアドレス１３を発生
する０発振器１４は１水平期間に３回読み出しを行うた
めに、ドツトクロック２の１７３周期の読み出しクロッ
ク１５を発生する。
でクリアされ、ドツトクロック２の立ち下がりエツジに
よりカウントアツプされる書き込みアドレス１３を発生
する０発振器１４は１水平期間に３回読み出しを行うた
めに、ドツトクロック２の１７３周期の読み出しクロッ
ク１５を発生する。
読み出しアドレス発生手段１６は読み出し開始信号１１
によりクリアされ、読み出しクロック１５の立上がりエ
ツジによりカウントアツプされる読み出しアドレス１７
を発生する。切換手段１８は書き込み／読み出し信号９
が“ハイ”レベルの時、書き込みアドレス１３を、書き
込み／読み出し信号９が“ロールベルの時、読み出しア
ドレス１７をＲＡＭ７のアドレス１９に出力する。
によりクリアされ、読み出しクロック１５の立上がりエ
ツジによりカウントアツプされる読み出しアドレス１７
を発生する。切換手段１８は書き込み／読み出し信号９
が“ハイ”レベルの時、書き込みアドレス１３を、書き
込み／読み出し信号９が“ロールベルの時、読み出しア
ドレス１７をＲＡＭ７のアドレス１９に出力する。
第６図は上記読み出しアドレス発生手段１６の内部ブロ
ック図であって、２１はカウンタ、２２はＮ。
ック図であって、２１はカウンタ、２２はＮ。
Ｒ回路、２３はＡＮＤ回路である。この読み出しアドレ
ス発生手段１６はカウンタ２１が（水平表示文字数）−
１（−３）を出力すると、ＡＮＤ回路２３が“ハイ”レ
ベルを出力し、ＮＯＲ回路２２を通してカウンタ２１を
リセットすることにより水平表示ドツト数で第５図の読
み出しアドレス１７が一巡する。
ス発生手段１６はカウンタ２１が（水平表示文字数）−
１（−３）を出力すると、ＡＮＤ回路２３が“ハイ”レ
ベルを出力し、ＮＯＲ回路２２を通してカウンタ２１を
リセットすることにより水平表示ドツト数で第５図の読
み出しアドレス１７が一巡する。
第６図からも解るように、この回路では水平表示文字数
に合わせて、ＡＮＤ回路２３を変更する必要がある。
に合わせて、ＡＮＤ回路２３を変更する必要がある。
第７図は第５図の動作を示すタイミング図である。
第５図の動作を第７図を用いて説明する。
入力データ１がドツトクロック２の立上がりエツジでラ
ッチ手段５によりラッチされ、このラツチされたデータ
６がＲＡＭ７のデータ入力端子に供給される。
ッチ手段５によりラッチされ、このラツチされたデータ
６がＲＡＭ７のデータ入力端子に供給される。
表示タイミング信号３がＡ、Ｂ点で“ハイ”レベルにな
ると、タイミング発生手段８は書き込み開始信号１０を
“ハイ”レベルとし、次のドツトクロック２の立ち下が
りで１０−”レベルにして、書き込みアドレス発生手段
１２をリセットする。このようにして、ドツトクロック
２により書き込みアドレス１３が順次カウントアツプさ
れる。
ると、タイミング発生手段８は書き込み開始信号１０を
“ハイ”レベルとし、次のドツトクロック２の立ち下が
りで１０−”レベルにして、書き込みアドレス発生手段
１２をリセットする。このようにして、ドツトクロック
２により書き込みアドレス１３が順次カウントアツプさ
れる。
この時、書き込み／読み出し信号９が“ハイ”レベルで
ある水平期間であるとＲＡＭ７が書き込みモードとなり
、同時に切換手段１８によって書き込みアドレス１３が
アドレス１９に出力されＲＡＭ７のアドレス端子に供給
され、ラッチデータ６が順次ＲＡＭ？へ書き込み／読み
出し信号９が“ローレベルになるまで書き込まれる。
ある水平期間であるとＲＡＭ７が書き込みモードとなり
、同時に切換手段１８によって書き込みアドレス１３が
アドレス１９に出力されＲＡＭ７のアドレス端子に供給
され、ラッチデータ６が順次ＲＡＭ？へ書き込み／読み
出し信号９が“ローレベルになるまで書き込まれる。
一方、水平同期信号４が入力されると、タイミング発生
手段８は読み出し開始信号１１を発生し、読み出しアド
レス発生手段１６をリセットする。読み出しアドレス発
生手段１６はリセットされると読み出しクロック１５に
よりカウントアツプされ、読み出しアドレス１７を出力
する。そして、次の水平期間では書き込み／読み出し信
号９が１０−”レベルとなることにより、ＲＡＭ７が読
み出しモードにされる。それとともに、切換手段１８に
より読み出しアドレス１７がアドレス１９に出力され、
ＲＡＭ７のアドレス指定端子に供給され、この１つおき
の水平期間で前の水平期間に書き込まれたラッチデータ
６に対応する信号が出力データ２０として順次読み出さ
れる。
手段８は読み出し開始信号１１を発生し、読み出しアド
レス発生手段１６をリセットする。読み出しアドレス発
生手段１６はリセットされると読み出しクロック１５に
よりカウントアツプされ、読み出しアドレス１７を出力
する。そして、次の水平期間では書き込み／読み出し信
号９が１０−”レベルとなることにより、ＲＡＭ７が読
み出しモードにされる。それとともに、切換手段１８に
より読み出しアドレス１７がアドレス１９に出力され、
ＲＡＭ７のアドレス指定端子に供給され、この１つおき
の水平期間で前の水平期間に書き込まれたラッチデータ
６に対応する信号が出力データ２０として順次読み出さ
れる。
この場合、読み出しクロック１５がドツトクロック２の
１７３周期であり、しかも読み出しアドレス発生手段１
６が第６図のような構成からＡＮＤ回路２３に設定した
アドレスでリセットされるために、読み出しアドレス１
７が水平表示ドツト数で一巡するので、１水平期間に液
晶表示装置に表示しないデータの入力期間も入れて、カ
ラー表示するためには３回収上ＲＡＭ７から読み出しが
行われる。
１７３周期であり、しかも読み出しアドレス発生手段１
６が第６図のような構成からＡＮＤ回路２３に設定した
アドレスでリセットされるために、読み出しアドレス１
７が水平表示ドツト数で一巡するので、１水平期間に液
晶表示装置に表示しないデータの入力期間も入れて、カ
ラー表示するためには３回収上ＲＡＭ７から読み出しが
行われる。
上記従来技術においては、ある一定の水平表示ドツト数
で一巡するように固定されたカウンタを使用するために
、表示ドツト数の変更にともない回路の変更が必要とな
る問題があった。
で一巡するように固定されたカウンタを使用するために
、表示ドツト数の変更にともない回路の変更が必要とな
る問題があった。
本発明は、水平表示ドツト数を一定範囲内において任意
に変更することができる液晶表示装置を提供することを
目的とする。
に変更することができる液晶表示装置を提供することを
目的とする。
上記目的は、表示タイミング信号から水平表示ドツト数
を検出する手段、又は水平表示ドツト数をカウントして
読み出しアドレスと比較する手段により、読み出しアド
レス発生手段をリセットする手段を設けることにより達
成される。
を検出する手段、又は水平表示ドツト数をカウントして
読み出しアドレスと比較する手段により、読み出しアド
レス発生手段をリセットする手段を設けることにより達
成される。
表示タイミング信号から水平表示ドツト数を得て、その
水平表示ドツト数分のデータをＲＡＭから読み出すので
、入力される液晶表示データの数が変化しても表示する
ことができる。
水平表示ドツト数分のデータをＲＡＭから読み出すので
、入力される液晶表示データの数が変化しても表示する
ことができる。
以下、本発明の実施例を図面を用いて説明する。
第１図は本発明の一実施例であるカラー液晶表示装置の
行メモリの書き込み、読み出し部のデータ変換部のブロ
ック図であって、カラー液晶表示装置に表示するデータ
が入力され、それをカラー液晶表示装置のＲ，Ｇ、８３
本のラインに振り分はカラー液晶表示装置に送るために
、３回出力する回路である。
行メモリの書き込み、読み出し部のデータ変換部のブロ
ック図であって、カラー液晶表示装置に表示するデータ
が入力され、それをカラー液晶表示装置のＲ，Ｇ、８３
本のラインに振り分はカラー液晶表示装置に送るために
、３回出力する回路である。
ここでは、説明の都合上、１つおきの水平期間を表示期
間とし、水平表示ドツト数が４ドツトのカラー液晶表示
装置として説明する。
間とし、水平表示ドツト数が４ドツトのカラー液晶表示
装置として説明する。
１〜４．６．８〜１５．１７〜２０は前記従来の技術の
項で説明した第５図に示されるものと同じものである。
項で説明した第５図に示されるものと同じものである。
２４はラッチ手段で、入力データ１と表示タイミング信
号３をラッチする。２５はラッチ手段２４でラッチされ
た表示タイミング信号３のラッチ表示タイミング信号で
ある。２６はラッチデータ６とラッチ表示タイミング信
号２５ｆ記憶するＲＡＭである。
号３をラッチする。２５はラッチ手段２４でラッチされ
た表示タイミング信号３のラッチ表示タイミング信号で
ある。２６はラッチデータ６とラッチ表示タイミング信
号２５ｆ記憶するＲＡＭである。
２７はラッチ表示タイミング信号２５に対応するＲＡＭ
２６の出力で、出力表示タイミング信号である。
２６の出力で、出力表示タイミング信号である。
２８は出力表示タイミング信号２７が１０−”レベル又
は読み出し開始信号１１の“ハイ”レベルによりリセッ
トされ、読み出しクロック１５の立上がりエツジでカウ
ントアツプする読み出しアドレス１７を発生する読み出
しアドレス発生回路である。
は読み出し開始信号１１の“ハイ”レベルによりリセッ
トされ、読み出しクロック１５の立上がりエツジでカウ
ントアツプする読み出しアドレス１７を発生する読み出
しアドレス発生回路である。
第２図は上記読み出しアドレス発生手段２８の内部ブロ
ック図であって、２９はカウンタ、３０はＮＯＴ回路、
３１はＮＯＲ回路である。この読み出しアドレス発生手
段２８は出力タイミング信号２７の“ロー”レベル又は
読み出し開始信号１１の“ハイ”レベルでカウンタ２９
がリセットされる。
ック図であって、２９はカウンタ、３０はＮＯＴ回路、
３１はＮＯＲ回路である。この読み出しアドレス発生手
段２８は出力タイミング信号２７の“ロー”レベル又は
読み出し開始信号１１の“ハイ”レベルでカウンタ２９
がリセットされる。
第３図は第１図の動作を示すタイミング図である。
第１．２図の動作を第３図を用いて説明する。
入力データ１及び表示タイミング信号３がドツトクロッ
ク２の立上がりエツジでラッチ手段２４によりラッチさ
れ、このラッチされたラッチデータ６とラッチ表示タイ
ミング信号２５がＲＡＭ２６のデータ入力端子に供給さ
れる。
ク２の立上がりエツジでラッチ手段２４によりラッチさ
れ、このラッチされたラッチデータ６とラッチ表示タイ
ミング信号２５がＲＡＭ２６のデータ入力端子に供給さ
れる。
表示タイミング信号３が水平同期信号４の立ち下がりに
同期して、Ｃ，Ｄ点で“ハイ”レベルになると、タイミ
ング発生手段８は書き込み開始信号１０を出力し、書き
込みアドレス発生手段１２をリセットし、ドツトクロッ
ク２により書き込みアドレス１３が順次カウントアツプ
される。この時、書き込み／読み出し信号９が“ハイ”
レベルである水平同期であると、ＲＡＭ２６が書き込み
モードとなり、同時に切換手段１８によって書き込みア
ドレス１３がアドレス１９に出力され、ＲＡＭ２６のア
ドレス端子に供給され、ラッチデータ６とラッチ表示タ
イミング信号２５とが同時に順次ＲＡＭ２６へ書き込み
／読み出し信号９が“ロー”レベルになるまで書き込ま
れる。
同期して、Ｃ，Ｄ点で“ハイ”レベルになると、タイミ
ング発生手段８は書き込み開始信号１０を出力し、書き
込みアドレス発生手段１２をリセットし、ドツトクロッ
ク２により書き込みアドレス１３が順次カウントアツプ
される。この時、書き込み／読み出し信号９が“ハイ”
レベルである水平同期であると、ＲＡＭ２６が書き込み
モードとなり、同時に切換手段１８によって書き込みア
ドレス１３がアドレス１９に出力され、ＲＡＭ２６のア
ドレス端子に供給され、ラッチデータ６とラッチ表示タ
イミング信号２５とが同時に順次ＲＡＭ２６へ書き込み
／読み出し信号９が“ロー”レベルになるまで書き込ま
れる。
一方、水平同期信号４が入力されると、タイミング発生
手段８は読み出し開始信号１１を発生し、読み出しアド
レス発生手段２８をリセットする。読み出しアドレス発
生手段２８はリセットされると読み出しクロック１５に
よりカウントアツプされ、読み出しアドレス１７を出力
する。そして、１つおきの水平同期で、書き込み／読み
出し信号９が“ロー”レベルになることにより、ＲＡＭ
２６が読み出しモードにされ、切換手段１８により読み
出しアドレス１７がアドレス１９に出力され、ＲＡＭ２
６のアドレス指定端子に供給され、この１つおきの水平
期間で前の水平期間に書き込まれたラッチデータとラッ
チ表示タイミング信号２５に対応する出力データ２０と
出力表示タイミング信号２７が順次ＲＡＭ２６から読み
出される。
手段８は読み出し開始信号１１を発生し、読み出しアド
レス発生手段２８をリセットする。読み出しアドレス発
生手段２８はリセットされると読み出しクロック１５に
よりカウントアツプされ、読み出しアドレス１７を出力
する。そして、１つおきの水平同期で、書き込み／読み
出し信号９が“ロー”レベルになることにより、ＲＡＭ
２６が読み出しモードにされ、切換手段１８により読み
出しアドレス１７がアドレス１９に出力され、ＲＡＭ２
６のアドレス指定端子に供給され、この１つおきの水平
期間で前の水平期間に書き込まれたラッチデータとラッ
チ表示タイミング信号２５に対応する出力データ２０と
出力表示タイミング信号２７が順次ＲＡＭ２６から読み
出される。
この場合第３図に示すように出力データ２０が液晶表示
装置に表示するデータでなくなると、即ちラッチ表示タ
イミング２５力びロー”レベルであることを判別して、
出力表示タイミング信号２７は“ロー”レベルとなり、
読み出しアドレス発生手段２８が第２図で示すように、
出力表示タイミング信号２７からもリセットできること
から、リセットされる。これにより読み出しアドレス１
７はハードウェアにより固定された水平ドツト数ではな
く、入力データ１の水平表示ドツト数によって決定され
た水平表示ドツト数で一巡する。
装置に表示するデータでなくなると、即ちラッチ表示タ
イミング２５力びロー”レベルであることを判別して、
出力表示タイミング信号２７は“ロー”レベルとなり、
読み出しアドレス発生手段２８が第２図で示すように、
出力表示タイミング信号２７からもリセットできること
から、リセットされる。これにより読み出しアドレス１
７はハードウェアにより固定された水平ドツト数ではな
く、入力データ１の水平表示ドツト数によって決定され
た水平表示ドツト数で一巡する。
また、読み出しクロック１５がドツトクロック２の１７
３周期であることから、入力データ１に液晶表示装置に
表示しないデータの入力される期間も含めて、カラー表
示のためには３回収上ＲＡＭ２６から読み出しが行われ
、出力データ２０が出力される。
３周期であることから、入力データ１に液晶表示装置に
表示しないデータの入力される期間も含めて、カラー表
示のためには３回収上ＲＡＭ２６から読み出しが行われ
、出力データ２０が出力される。
以上説明したカラー液晶表示装置は、ラッチ表示タイミ
ング信号２５をＲＡＭ２６に入力データ１と共に書き込
み、それによりハードウェアに固定されなく、入力デー
タ１の水平表示ドツト数によって決定され、水平表示ド
ツト数分のデータを読み出したが、第４図に示すように
入力ドツト数をカウントし、゛そのカウントが示すドツ
ト数分のデータを読み出すことも可能である。
ング信号２５をＲＡＭ２６に入力データ１と共に書き込
み、それによりハードウェアに固定されなく、入力デー
タ１の水平表示ドツト数によって決定され、水平表示ド
ツト数分のデータを読み出したが、第４図に示すように
入力ドツト数をカウントし、゛そのカウントが示すドツ
ト数分のデータを読み出すことも可能である。
第４図は本発明の他の実施例を示すブロック図であって
、第１図、第５図と同じ符号は同じものを示す。
、第１図、第５図と同じ符号は同じものを示す。
３２はカウント手段で水平同期信号４の立ち下がりエツ
ジによりリセットされ、表示タイミング信号３が“ハイ
”レベルのとき、ドツトクロック２によりカウントアツ
プされる。３３はカウント手段３２の出力の水平表示ド
ツト数を示す信号である。
ジによりリセットされ、表示タイミング信号３が“ハイ
”レベルのとき、ドツトクロック２によりカウントアツ
プされる。３３はカウント手段３２の出力の水平表示ド
ツト数を示す信号である。
３４は水平表示ドツト数３３をラッチする水平表示ドツ
ト数ラッチ手段で、水平同期信号４の立上がりエツジに
よりラッチする。３５は水平表示ドツト数ラッチ手段３
４の出力で、ラッチ水平表示ドツト数である。３６は比
較手段、３７は比較手段３６の出力で、比較手段３６は
ラッチ水平表示ドツト数３５と読み出しアドレス１７を
比較し、イコールの時“ロー”レベルを比較出力３７に
出力する比較回路である。
ト数ラッチ手段で、水平同期信号４の立上がりエツジに
よりラッチする。３５は水平表示ドツト数ラッチ手段３
４の出力で、ラッチ水平表示ドツト数である。３６は比
較手段、３７は比較手段３６の出力で、比較手段３６は
ラッチ水平表示ドツト数３５と読み出しアドレス１７を
比較し、イコールの時“ロー”レベルを比較出力３７に
出力する比較回路である。
第４図において、ＲＡＭ７への書き込みは、前記第５図
と同様にして行われる。ここで、カウント手段３２は水
平同期信号４の立ち下がりによりクリアされ、表示タイ
ミング信号３が“ハイ”レベルの時のドツトクロック２
のクロック数をカウントする。次に、表示タイミング信
号３が“ローレベルとなるとカウント手段３２はカウン
トアツプ動作を停止し、水平表示ドツト数ラッチ手段３
４は水平同期信号４の立上がりが入力されると水平表示
ドツト数３３をラッチし、次の水平同期信号４の立上が
りが入力されるまで、即ち出力データ２０を表示する期
間中はラッチ水平表示ドツト数３５を比較手段３６に出
力する。
と同様にして行われる。ここで、カウント手段３２は水
平同期信号４の立ち下がりによりクリアされ、表示タイ
ミング信号３が“ハイ”レベルの時のドツトクロック２
のクロック数をカウントする。次に、表示タイミング信
号３が“ローレベルとなるとカウント手段３２はカウン
トアツプ動作を停止し、水平表示ドツト数ラッチ手段３
４は水平同期信号４の立上がりが入力されると水平表示
ドツト数３３をラッチし、次の水平同期信号４の立上が
りが入力されるまで、即ち出力データ２０を表示する期
間中はラッチ水平表示ドツト数３５を比較手段３６に出
力する。
一方、読み出しは前記第１図と同じ様に行われる。ここ
で、読み出しアドレス１７がラッチ水平表示ドツト数３
５と等しくなると、ラッチ水平表示ドツト数３５と読み
出しアドレス１７がイコールとなり、比較手段３６が比
較出力３７に“ロー”レベル信号を出力し、読み出しア
ドレス発生手段２８をリセットする。これにより、第１
図と同様な動作を行い、１水平期間にカラー表示のため
には３回収上ＲＡＭ７から読み出しが行われる。
で、読み出しアドレス１７がラッチ水平表示ドツト数３
５と等しくなると、ラッチ水平表示ドツト数３５と読み
出しアドレス１７がイコールとなり、比較手段３６が比
較出力３７に“ロー”レベル信号を出力し、読み出しア
ドレス発生手段２８をリセットする。これにより、第１
図と同様な動作を行い、１水平期間にカラー表示のため
には３回収上ＲＡＭ７から読み出しが行われる。
以上説明した２つの実施例では２水平期間に１回しか表
示しないが、ＲＡＭを２個用いて１水平期間ごと交互に
書き込み、交互に読み出すようにすれば、全ての水平期
間を表示することができる。
示しないが、ＲＡＭを２個用いて１水平期間ごと交互に
書き込み、交互に読み出すようにすれば、全ての水平期
間を表示することができる。
以上説明したように、本発明によれば、行メモリ容量の
範囲内において、任意の水平ドツト数の表示信号を表示
できるので、表示入力信号の水平ドツト数を変更するた
びに回路の変更をする必要がなく、上記従来技術の欠点
を除いて優れた機能の液晶表示装置を提供することがで
きる。
範囲内において、任意の水平ドツト数の表示信号を表示
できるので、表示入力信号の水平ドツト数を変更するた
びに回路の変更をする必要がなく、上記従来技術の欠点
を除いて優れた機能の液晶表示装置を提供することがで
きる。
第１図は本発明の一実施例であるカラー液晶表示装置の
行メモリの書き込み、読み出し部のデータ変換部を説明
するブロック図、第２図は第１図における読み出しアド
レス発生手段の内部ブロック図、第３図は第１図の動作
を説明するタイミング図、第４図は本発明の他の実施例
を示すブロック図、第５図は従来のカラー液晶表示装置
における行メモリの書き込み、読み出し部を説明するデ
ータ変換部のブロック図、第６図は第５図における読み
出しアドレス発生手段の内部ブロック図、第７図は第５
図の動作を説明するタイミング図である。 １・・・入力データ、２・・・ドツトクロック、３・・
・表示タイミング信号、４・・・水平同期信号、５・・
・ラッチ手段、６・・・ラッチデータ、７・・・ＲＡＭ
、８・・・タイミング発生手段、９・・・書き込み／読
み出し信号、１０・・・書き込み開始信号、１１・・・
読み出し開始信号、１２・・・書き込みアドレス発生手
段、１３・・・書き込みアドレス、１４・・・発振器、
１５・・・読み出しクロック、１７・・・読み出しアド
レス発生手段、１８・・・切換手段、１９・・・アドレ
ス、２０・・・出力データ、２４・・・ラッチ手段、２
５・・・ラッチ表示タイミング信号、２６・・・ＲＡＭ
、２７・・・出力表示タイミング信号、２８・・・読み
出しアドレス発生手段、２９・・・カウンタ、３０・・
・Ｎ０７回路、３１・・・ＮＯＲ回路、３２・・・カウ
ント手段、３３・・・水平表示ドツト数、３４・・・水
平表示ドツト数ラッチ手段、３５・・・水平表示ドツト
数、３６−・・比較手段。 第 図 第 図 ７含Ｅ％ｔＬ了Ｙしス眉附Ｅ回ｙ４２８第 図
行メモリの書き込み、読み出し部のデータ変換部を説明
するブロック図、第２図は第１図における読み出しアド
レス発生手段の内部ブロック図、第３図は第１図の動作
を説明するタイミング図、第４図は本発明の他の実施例
を示すブロック図、第５図は従来のカラー液晶表示装置
における行メモリの書き込み、読み出し部を説明するデ
ータ変換部のブロック図、第６図は第５図における読み
出しアドレス発生手段の内部ブロック図、第７図は第５
図の動作を説明するタイミング図である。 １・・・入力データ、２・・・ドツトクロック、３・・
・表示タイミング信号、４・・・水平同期信号、５・・
・ラッチ手段、６・・・ラッチデータ、７・・・ＲＡＭ
、８・・・タイミング発生手段、９・・・書き込み／読
み出し信号、１０・・・書き込み開始信号、１１・・・
読み出し開始信号、１２・・・書き込みアドレス発生手
段、１３・・・書き込みアドレス、１４・・・発振器、
１５・・・読み出しクロック、１７・・・読み出しアド
レス発生手段、１８・・・切換手段、１９・・・アドレ
ス、２０・・・出力データ、２４・・・ラッチ手段、２
５・・・ラッチ表示タイミング信号、２６・・・ＲＡＭ
、２７・・・出力表示タイミング信号、２８・・・読み
出しアドレス発生手段、２９・・・カウンタ、３０・・
・Ｎ０７回路、３１・・・ＮＯＲ回路、３２・・・カウ
ント手段、３３・・・水平表示ドツト数、３４・・・水
平表示ドツト数ラッチ手段、３５・・・水平表示ドツト
数、３６−・・比較手段。 第 図 第 図 ７含Ｅ％ｔＬ了Ｙしス眉附Ｅ回ｙ４２８第 図
Claims (1)
- 【特許請求の範囲】 １、１水平期間の入力表示データを記憶する記憶手段と
、上記記憶手段に上記入力表示データを書き込む書き込
み手段と、上記記憶手段に書き込まれた上記入力表示デ
ータを読み出す読み出し手段と、上記読み出し手段によ
り読み出された出力表示データを可視情報として表示す
る液晶パネルからなる液晶表示装置において、上記書き
込み手段はラッチ手段を備え、このラッチ手段により上
記入力表示データとラッチ表示タイミング信号とを同時
に上記記憶手段に書き込み、上記読み出し手段は読み出
しアドレス発生手段により上記記憶手段から読み出した
出力表示タイミング信号で上記読み出しアドレス発生手
段をリセットする手段を備え、上記入力表示データを上
記記憶手段から読み出すことを特徴とする液晶表示装置
。 ２、１水平期間の入力表示データを記憶する記憶手段と
、上記記憶手段に上記入力表示データを書き込む書き込
み手段と、上記記憶手段に書き込まれた上記入力表示デ
ータを読み出す読み出し手段と、上記読み出し手段によ
り読み出された出力表示データを可視情報として表示す
る液晶パネルからなる液晶表示装置において、上記読み
出し手段は表示タイミング信号により上記入力表示デー
タの数をカウントする。カウント手段と、上記カウント
手段からの出力と読み出しアドレス発生手段からのアド
レスとを比較する手段とを備え、上記比較手段からの出
力により上記読み出しアドレス発生手段をリセットして
、上記入力表示データを上記記憶手段から読み出すこと
を特徴とする液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63178162A JP2634866B2 (ja) | 1988-07-19 | 1988-07-19 | 液晶表示装置 |
| KR1019880009816A KR930011738B1 (ko) | 1988-07-19 | 1988-07-30 | 음성인식 시스템의 끝점오차 수정방법 |
| US07/378,406 US5119083A (en) | 1988-07-19 | 1989-07-11 | Matrix display apparatus and display data supply circuit for storing display data to be supplied to matrix display apparatus |
| KR1019890010172A KR920010747B1 (ko) | 1988-07-19 | 1989-07-18 | 매트릭스 표시장치와 매트릭스 표시장치에 공급될 표시데이타를 기억하기 위한 표시데이타 공급회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63178162A JP2634866B2 (ja) | 1988-07-19 | 1988-07-19 | 液晶表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28056496A Division JPH09237069A (ja) | 1996-10-23 | 1996-10-23 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0229691A true JPH0229691A (ja) | 1990-01-31 |
| JP2634866B2 JP2634866B2 (ja) | 1997-07-30 |
Family
ID=16043708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63178162A Expired - Lifetime JP2634866B2 (ja) | 1988-07-19 | 1988-07-19 | 液晶表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5119083A (ja) |
| JP (1) | JP2634866B2 (ja) |
| KR (2) | KR930011738B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100568539B1 (ko) * | 2004-01-30 | 2006-04-07 | 삼성전자주식회사 | 디스플레이 데이터 제어회로, 이 회로를 위한 메모리, 및이 메모리의 어드레스 발생방법 |
| JP2007213096A (ja) * | 2001-12-27 | 2007-08-23 | Renesas Technology Corp | 表示駆動制御回路 |
| US7768492B2 (en) | 2001-12-27 | 2010-08-03 | Renesas Technology Corp. | Display drive control circuit |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5825341A (en) * | 1991-11-07 | 1998-10-20 | International Telecommunication Corp. | Control interface for LCD dot matrix displays and method of operating the same |
| US5736972A (en) * | 1994-07-15 | 1998-04-07 | Sanyo Electric Co., Ltd. | Liquid crystal display apparatus capable of displaying a complete picture in response to an insufficient video signal |
| JPH08106272A (ja) * | 1994-10-03 | 1996-04-23 | Semiconductor Energy Lab Co Ltd | 表示装置駆動回路 |
| KR19990070226A (ko) * | 1998-02-18 | 1999-09-15 | 윤종용 | 표시 장치용 화상 신호 처리 장치 및 이를 이용한 표시 장치 |
| USD769916S1 (en) * | 2014-04-13 | 2016-10-25 | Jan Magnus Edman | Display screen with graphical user interface |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5692592A (en) * | 1979-12-27 | 1981-07-27 | Sony Corp | Flat type image display unit |
| JPS58116582A (ja) * | 1981-12-29 | 1983-07-11 | 富士通株式会社 | 表示制御方式 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0158209B1 (en) * | 1984-03-28 | 1991-12-18 | Kabushiki Kaisha Toshiba | Memory control apparatus for a crt controller |
| JP2501195B2 (ja) * | 1986-04-30 | 1996-05-29 | シャープ株式会社 | カラ−画像処理装置 |
| JPH0782306B2 (ja) * | 1986-05-30 | 1995-09-06 | 株式会社日立製作所 | ビデオインターフェース方法及び装置 |
| DE3852215T2 (de) * | 1987-06-19 | 1995-04-06 | Toshiba Kawasaki Kk | System zum Steuern der Anzeigezone für ein Plasmaanzeigegerät. |
-
1988
- 1988-07-19 JP JP63178162A patent/JP2634866B2/ja not_active Expired - Lifetime
- 1988-07-30 KR KR1019880009816A patent/KR930011738B1/ko not_active IP Right Cessation
-
1989
- 1989-07-11 US US07/378,406 patent/US5119083A/en not_active Expired - Lifetime
- 1989-07-18 KR KR1019890010172A patent/KR920010747B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5692592A (en) * | 1979-12-27 | 1981-07-27 | Sony Corp | Flat type image display unit |
| JPS58116582A (ja) * | 1981-12-29 | 1983-07-11 | 富士通株式会社 | 表示制御方式 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007213096A (ja) * | 2001-12-27 | 2007-08-23 | Renesas Technology Corp | 表示駆動制御回路 |
| US7768492B2 (en) | 2001-12-27 | 2010-08-03 | Renesas Technology Corp. | Display drive control circuit |
| US8552952B2 (en) | 2001-12-27 | 2013-10-08 | Renesas Electronics Corporation | Display drive control circuit |
| US8907962B2 (en) | 2001-12-27 | 2014-12-09 | Renesas Sp Drivers Inc. | Display system with display panel and display controller and driver having moving picture interface |
| KR100568539B1 (ko) * | 2004-01-30 | 2006-04-07 | 삼성전자주식회사 | 디스플레이 데이터 제어회로, 이 회로를 위한 메모리, 및이 메모리의 어드레스 발생방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR900002230A (ko) | 1990-02-28 |
| KR920010747B1 (ko) | 1992-12-14 |
| KR900002237A (ko) | 1990-02-28 |
| KR930011738B1 (ko) | 1993-12-18 |
| US5119083A (en) | 1992-06-02 |
| JP2634866B2 (ja) | 1997-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008068B1 (ko) | 표시 데이타의 변환 방법 및 그 장치 | |
| JPH0229691A (ja) | 液晶表示装置 | |
| US4617564A (en) | Graphic display system with display line scan based other than power of 2 refresh memory based on power of 2 | |
| JP3310082B2 (ja) | 液晶表示装置および液晶一体型タブレットにおける座標検出方法 | |
| JP2574871B2 (ja) | 表示装置 | |
| JPH0148981B2 (ja) | ||
| JPH0527705A (ja) | 表示装置 | |
| JPS62251798A (ja) | カラ−液晶表示装置のインタ−フエ−ス回路 | |
| SU1474726A1 (ru) | Устройство дл формировани видеосигнала | |
| JPH09237069A (ja) | 液晶表示装置 | |
| JPS63131176A (ja) | 画像表示装置 | |
| SU930355A1 (ru) | Устройство дл вывода графической информации | |
| SU1462407A1 (ru) | Устройство дл формировани адреса видеопам ти растрового графического диспле | |
| SU1287223A1 (ru) | Устройство дл отображени информации на экране телевизионного приемника | |
| JP2619648B2 (ja) | カラー画像表示制御装置 | |
| KR890007092Y1 (ko) | 영상 메모리용 디램의 리프레쉬 장치 | |
| JPS63257785A (ja) | 走査周波数変換方式 | |
| JPS61110398A (ja) | プリンタ装置 | |
| SU1190499A1 (ru) | Цифрова лини задержки | |
| JPS6322594B2 (ja) | ||
| JPS6285582A (ja) | ビデオメモリ | |
| JPS61220189A (ja) | 記憶装置の制御方式 | |
| JPS645308B2 (ja) | ||
| JPS5995589A (ja) | Ｃｒｔ表示装置 | |
| JPH0587619U (ja) | クロック信号生成回路 |