JP3310082B2 - 液晶表示装置および液晶一体型タブレットにおける座標検出方法 - Google Patents

液晶表示装置および液晶一体型タブレットにおける座標検出方法

Info

Publication number
JP3310082B2
JP3310082B2 JP32808193A JP32808193A JP3310082B2 JP 3310082 B2 JP3310082 B2 JP 3310082B2 JP 32808193 A JP32808193 A JP 32808193A JP 32808193 A JP32808193 A JP 32808193A JP 3310082 B2 JP3310082 B2 JP 3310082B2
Authority
JP
Japan
Prior art keywords
signal
display
liquid crystal
period
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32808193A
Other languages
English (en)
Other versions
JPH07182107A (ja
Inventor
正人 竹本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP32808193A priority Critical patent/JP3310082B2/ja
Priority to DE69422485T priority patent/DE69422485T2/de
Priority to EP94115767A priority patent/EP0662668B1/en
Priority to US08/320,194 priority patent/US5638089A/en
Publication of JPH07182107A publication Critical patent/JPH07182107A/ja
Application granted granted Critical
Publication of JP3310082B2 publication Critical patent/JP3310082B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0441—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using active external devices, e.g. active pens, for receiving changes in electrical potential transmitted by the digitiser, e.g. tablet driving signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Position Input By Displaying (AREA)
  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、非表示期間の無いタイ
ミングを示す表示制御信号に基づいて画像表示を行う液
晶表示装置、および表示制御信号のタイミングとして表
示期間と非表示期間とが設けられた液晶一体型タブレッ
トに係り、より詳細には、検出ペンによる座標の検出方
法に関する。
【０００２】
【従来の技術】液晶を用いて画像表示を行うと共にペン
入力を可能とする装置の１種に液晶表示一体型の装置が
ある。この液晶表示一体型の装置は、液晶表示を行うフ
レームとフレームとの間に、検出ペンを用いた座標検出
を行うため、画像が非表示となる座標検出期間を設けて
いる（図１３参照）。この非表示期間は、ＣＲＴ表示に
おける垂直帰線期間に相当する期間となっている。そし
て、この期間において、Ｘ，Ｙの表示電極のそれぞれ毎
に座標検出のための走査電圧を配列方向に順次印加し、
液晶パネルに接触させた検出ペンに、静電誘導によって
電圧が誘起されるタイミングから、Ｘ座標およびＹ座標
の検出を行っている。
【０００３】図９は、この装置の従来技術の電気的構成
を示すブロック線図である。
【０００４】液晶パネル１には、列電極Ｘ１〜Ｘｍと行
電極Ｙ１〜Ｙｎとが設けられており、列電極Ｘ１〜Ｘｍ
は、セグメント駆動回路３により駆動される。また行電
極Ｙ１〜Ｙｎはコモン駆動回路２により駆動される。
【０００５】また表示制御回路５は、液晶パネル１への
表示データと各種のタイミング信号とを生成するブロッ
クとなっており、そのタイミングには、表示期間と、座
標検出のための非表示期間とが設けられている。また位
置検出制御回路６は、座標検出のためのパルスを出力す
る。そしてこれら制御回路５、６の出力は、切り替え回
路４によって、選択的に一方が出力され、セグメント駆
動回路３とコモン駆動回路２とに与えられる。また制御
回路７は、座標検出時の各種のタイミングの制御を行
う。
【０００６】一方、検出ペン８において誘起された微少
な座標検出信号は、増幅器９において増幅され、Ｘ座標
検出回路１０とＹ座標検出回路１１とに与えられる。そ
してＸ座標検出回路１０とＹ座標検出回路１１とのそれ
ぞれは、制御回路７からのカウンタ出力に基づき、Ｘ座
標出力、Ｙ座標出力のそれぞれを送出する。また直流電
源回路１２は、コモン駆動回路２とセグメント駆動回路
３とに、液晶表示のための電源を供給する。
【０００７】上記構成からなる従来技術の動作の具体的
説明に先立ち、座標検出の原理を先ず説明する。
【０００８】非表示期間である座標検出期間は、列電極
Ｘ１〜Ｘｍの走査期間と行電極Ｙ１〜Ｙｎの走査期間と
に分割されている。そして各期間においては、図１０に
示すように、列電極Ｘ１〜Ｘｍおよび行電極Ｙ１〜Ｙｎ
のそれぞれ毎に、隣接する電極と一部オーバーラップす
るタイミングでもって、電極の配列方向に沿って走査電
圧を順次印加する。
【０００９】なお、図１０は、模式的にタイミングを示
す説明図となっていて、図９に示す従来技術の動作と厳
密には対応しておらず、従来技術では、Ｙ座標の検出を
行った後、Ｘ座標の検出を行っている。
【００１０】検出ペン８の先端には、ハイインピーダン
スの検出電極が設けられている。そのため検出ペン８
を、検出パネル面である表示面に接触させたときには、
図１１（ａ）に示すように、パネルにおける電極と検出
ペン８の電極との間に微少容量が形成される。
【００１１】このため、パネルの電極に走査電圧が印加
されると、検出ペン８の電極には、静電誘導により、図
１１（ｂ）に示すような微少電圧が誘起される。また誘
起される電圧は、検出ペン８の直下に位置する電極に走
査電圧が印加された時点でピークを示す。そのため液晶
パネル１の端部に位置する電極から、順次走査電圧の印
加を行ったときには、誘起される電圧がピークとなるタ
イミングにより、検出ペン８の位置が検出されることと
なる（図１１（ｃ）参照）。
【００１２】図１２は、従来技術における主要信号のタ
イミングを示している。必要に応じて同図を参照しつ
つ、従来技術の動作を説明する。
【００１３】図における上部の４つの信号は表示制御回
路５からの出力であり、信号Ｓは、フレームの開始ライ
ンを決定する信号である。また信号ＣＰ１は、行単位で
の同期を示す信号、信号ＤＯ〜Ｄ３は、表示データであ
る４ビットのパラレルデータ、信号ＣＰ２は、信号ＤＯ
〜Ｄ３をラッチするタイミングをセグメント駆動回路３
に示す信号である。
【００１４】そして列電極Ｘ１〜Ｘｍの数がｍであり、
信号ＤＯ〜Ｄ３が４ビットであることから、１行におけ
る信号ＣＰ２のクロック数は、ｍ／４となっている。ま
た座標検出の期間を確保するため、信号ＣＰ１により示
される行数は、表示に不可欠である行数ｎに、非表示期
間に該当する行数αを加算した（ｎ＋α）行となってい
る。
【００１５】また下部の８つの信号は、位置検出制御回
路６からの信号をも含め、最終的にコモン駆動回路２と
セグメント駆動回路３とに与えられる信号を示してい
る。そして信号ＭＯＤＥは、セグメント駆動回路３の動
作モードを、セグメント動作モードからコモン動作モー
ドに切り替える信号となっている。
【００１６】なお、セグメント動作モードとは、１ライ
ン分の表示データを、順次、内部バッファに記憶してお
き、全ての表示データが揃った段階で、信号ＸＣＫ（図
９参照）が入力されるタイミングに同期して、バッファ
に記憶していた表示データを液晶パネル１に送出する動
作モードである。
【００１７】この動作モードに対し、コモン動作モード
は、シフトレジスタとしての動作となっている。つまり
１ビットデータＤＩを、信号ＸＣＫに従って順次シフト
させながら、同時に、シフトレジスタの各ビットのデー
タを、パラレルデータとして液晶パネル１に送出する動
作モードとなっている。
【００１８】以上説明したように、セグメント駆動回路
３は２つの動作モードを行う構成となっているが、その
理由は、画像表示のためには、１行分のデータを液晶パ
ネル１に同時に送出する必要があり、座標検出のために
は、データのシフトが必要であることによっている。そ
して図１２において示された信号ＭＯＤＥは、Ｌレベル
であるときにはセグメント動作モードを指示し、Ｈレベ
ルであるときにはコモン動作モードを指示する。
【００１９】また信号ＳＹは、表示期間におけるフレー
ムの開始を示す信号であり、信号Ｓと同一である。また
信号ＣＰ１Ｙは、コモン駆動回路２のためのシフトクロ
ックであり、表示期間では信号ＣＰ１と同一となる。ま
たセグメント駆動回路３のコモン動作モード用入力ＤＩ
（図９参照）に接続された信号ＳＸは、表示期間中で
は、Ｌレベルから変化しない。
【００２０】また信号Ｄｏｕｔは、表示用の４ビットの
パラレルデータであり、表示期間中では、信号ＤＯ〜Ｄ
３と基本的には同一である。但し、ｎ＋１行目となった
ときには、セグメント駆動回路３内の内部データをクリ
アするため、そのレベルはＬレベルとなる。また信号Ｃ
Ｐ２Ｏは、信号Ｄｏｕｔをラッチするためのクロックで
あり、表示期間では信号ＣＰ２と同一である。
【００２１】以上のことから、表示期間中においては、
上記した各種信号のタイミングに従い、液晶パネル１に
画像が表示される。
【００２２】次に座標検出期間の動作を説明する。
【００２３】Ｙ座標の検出期間では、コモン駆動回路２
への信号ＳＹをＨレベルとし、このＨレベルと同一タイ
ミングでもって、信号ＣＰ１Ｙにクロックを送出する。
【００２４】このとき信号ＣＰ１Ｙに送出されるクロッ
クは、コモン駆動回路２の動作の許容範囲内で最大の周
波数のクロックとなっている。またそのクロック数は、
信号ＳＹがＨレベルである期間中に送出されるクロック
数に、行電極Ｙ１〜Ｙｎの行数を示す値ｎを加算し、さ
らに１つのクロックを追加したクロック数となってい
る。また信号ＳＹのＨレベルの幅は、座標検出時の走査
用パルスをオーバーラップさせる電極数により決定され
る。
【００２５】一方、Ｘ座標の検出期間中では、信号ＭＯ
ＤＥをＨレベルとして、セグメント駆動回路３の動作
を、セグメント動作モードからコモン動作モードに変更
する。また、このときには、信号ＳＸが、セグメント駆
動回路３のシフトレジスタの入力データとなる。また信
号ＣＰ１Ｘがシフトクロックとなる。
【００２６】つまりＸ座標検出期間中における動作は、
Ｙ座標の検出期間の動作と同様であり、信号ＳＹを信号
ＳＸに、信号ＣＰ１Ｙを信号ＣＰ１Ｘに置き換えた動作
となる。そのため信号ＣＰ１Ｘのクロック数は、信号Ｓ
ＸがＨレベルである期間中に送出されるクロック数に、
列電極Ｘ１〜Ｘｍの列数を示す値ｍを加算し、さらに１
つのクロックを追加したクロック数となっている。また
信号ＳＸのＨレベルの幅は、座標検出時の走査用パルス
をオーバーラップさせる電極数により決定される。
【００２７】なお、上記した座標検出期間中では、液晶
パネル１へ印加する電圧の交流化のタイミングを決定す
る信号ＦＲは、そのレベルが固定される。図１２では、
このレベルはＬレベルとなっているが、Ｈレベルでもよ
く、いずれかのレベルに固定すればよい。これは、座標
検出の走査用パルスを走査中に交流化すると、その電圧
変化がノイズとなり、座標検出の精度を低下させるから
である。
【００２８】上記した各信号によって、座標検出のため
の走査用パルスが、行電極Ｙ１〜Ｙｎ、および列電極Ｘ
１〜Ｘｍに印加される。そして検出ペン８は、この走査
用パルスによる微少電圧を検出し、Ｘ座標検出回路１
０、Ｙ座標検出回路１１において、各座標が検出され
る。
【００２９】以上において説明した従来技術は、表示と
座標検出との双方の機能を有する装置であるが、液晶パ
ネルを用いたその他の装置としては、表示のみを行い、
座標検出の機能を有さない装置がある。
【００３０】この装置の構成は、図９に示す構成から、
切り替え回路４、位置検出制御回路６、Ｘ座標検出回路
１０、Ｙ座標検出回路１１を削除した構成となってい
る。また液晶パネル１は、デューティ比が小さい程、よ
り良い表示が得られるという特性を有しているため、画
像表示のための走査期間が、１フレームの全ての時間を
占めている。つまり図１３に示す検出期間が設けられて
おらず、１フレームの表示期間が終了すると、直ちに次
のフレームの表示期間となる。またセグメント駆動回路
３の動作は、セグメント動作モードのみとなっている。
また表示制御回路５は、表示期間のみからなる制御信号
を生成する。
【００３１】
【発明が解決しようとする課題】ところで、上記した座
標検出の機能を持たない装置に、座標検出機能を追加し
ようとする場合、座標検出期間を設ける必要がある。そ
のため表示期間のみからなる制御信号を生成する既存の
表示制御回路５については、この構成を変更する必要が
あり、単に、その他のブロックを追加するのみでは、座
標検出の機能を追加することができない。このため表示
制御回路の大幅な変更が必要であり、また表示のための
データの送出速度を変更する必要があって、既存の構成
を転用することができないという問題を生じていた。
【００３２】一方、座標検出の機能が設けられた構成の
場合では、座標の検出のための期間は、１フレーム内で
１回となっている。またフレーム周波数は、６０Ｈｚ〜
８０Ｈｚ程度となっている。このことから、座標検出
は、１秒間に６０〜８０回程度であり、検出ペン８を高
速で移動させた場合では、検出ペン８の移動軌跡が連続
して検出されず、文字入力等においては支障が生じると
いう問題があった。
【００３３】本発明は上記課題を解決するため創案され
たものであって、その目的は、画像表示のためのデータ
の送出速度を、画像データを一時的に記憶するメモリを
用いて速めることによって非表示期間の確保を行い、確
保された非表示期間に座標検出を行うとともに、この非
表示期間を１フレーム内に複数回設けることにより、既
存の構成を転用することで、座標検出における検出速度
を高めることのできる液晶表示装置における座標検出方
法を提供することにある。
【００３４】また本発明の他の目的は、コモン駆動回路
の構成を変更することなく、１フレーム内に複数回の座
標検出期間を設けることにより、座標検出における検出
速度を高めることのできる液晶一体型タブレットにおけ
る座標検出方法を提供することにある。
【００３５】上記課題を解決するため本発明の液晶表示
装置における座標検出方法は、１フレームの全てが液晶
パネルに画像を表示する表示期間となる表示を制御する
第１の表示制御信号に基づいて、１フレームが前記液晶
パネルに画像を表示する表示期間と画像を表示しない非
表示期間となる表示を制御する第２の表示制御信号を生
成し、前記第１の表示制御信号により示されるタイミン
グに従って送出される画像データをフレームメモリに記
憶し、このフレームメモリに記憶した画像データを前記
第２の表示制御信号により示されるタイミングに従って
読み出し、読み出した画像データと前記第２の表示制御
信号とによって前記液晶パネルに画像表示を行い、前記
非表示期間においては検出ペンによる座標検出を行う構
成の液晶表示装置であって、前記第１の表示制御信号
が、フレームの開始ラインを決定する信号（Ｓａ）と、
行単位での同期を示す信号（ＣＰ１ａ）と、画像データ
をラッチするタイミングを液晶パネルのセグメント駆動
回路に示す信号（ＣＰ２ａ）とからなり、前記第２の表
示制御信号が、前記信号（Ｓａ）のフレーム周期に対し
てそのクロック周波数を２以上の整数倍した信号（Ｓ）
と、前記信号（ＣＰ１ａ）の１フレームにおけるクロッ
ク数に前記非表示期間に該当する行数（α）を加算した
クロック数を同じ２以上の整数倍した信号（ＣＰ１）
と、前記信号（ＣＰ１ａ）の１クロックに対応する前記
信号（ＣＰ２ａ）のクロック数に前記非表示期間に該当
する行数（α）を加算したクロック数を同じ２以上の整
数倍した信号（ＣＰ２）であって、下記の条件 信号（ＣＰ１）の周期≧［信号（ＣＰ２）の周期×列電極数／データビット数］ ただし、データビット数：信号（ＣＰ２ａ）の１クロッ
クにより転送されるビット数を満たす範囲の値に設定さ
れた信号（ＣＰ２）とからなり、前記フレームメモリに
記憶した画像データが、前記第１の表示制御信号の１フ
レーム期間において、前記第２の表示制御信号に従って
前記２以上の整数倍に相当する複数回読み出されるとと
もに、前記第１の表示制御信号の１フレーム期間におい
て、前記第２の表示制御信号に従って前記２以上の整数
倍に相当する複数回の座標検出を行う方法としている。
【００３６】また本発明の液晶一体型タブレットにおけ
る座標検出方法は、液晶パネルに設けられた行電極を駆
動する１個のコモン駆動回路と、列電極を駆動する１個
のセグメント駆動回路とを備え、これらコモン駆動回路
およびセグメント駆動回路を制御することで、前記液晶
パネルに画像表示を行うと共に、前記液晶パネルに画像
表示を行わないときには、検出ペンの座標検出を行う液
晶一体型タブレットにおいて、前記液晶パネルに設けら
れた行電極を、連続する行電極群からなる複数の電極群
に分割し、前記コモン駆動回路は、前記任意の分割単位
の電極群において画像を表示する表示期間が終了する
と、コモンパルスを行電極群全体から排除して非表示期
間とし、この非表示期間に前記検出ペンによる座標検出
を行い、この座標検出が終了すると、次の分割単位の電
極群の画像データの転送を行って、この分割単位の電極
群において画像を表示する表示期間とし、この表示期間
が終了すると、コモンパルスを行電極群全体から排除し
て非表示期間とし、この非表示期間に前記検出ペンによ
る座標検出を行うといった処理を繰り返し実行する方法
としている。
【００３７】
【作用】請求項１記載の発明の作用を以下に示す。
【００３８】第１の表示制御信号は、座標検出を行う必
要のない液晶表示装置のための表示を制御する信号であ
り、表示期間が１フレームを占めている。また、この装
置においては、画像データは、第１の表示制御信号によ
り示されるタイミングに従って送出される。
【００３９】これら第１の表示制御信号と画像データと
から、座標検出の期間を得るためには、非表示期間を確
保する必要がある。そのため、第１の表示制御信号に基
づいて、液晶パネルに画像を表示する表示期間と、液晶
パネルに画像を表示しない非表示期間とが設けられた第
２の表示制御信号を生成する。またメモリを用いてタイ
ミングの変換を行い、第１の表示制御信号のタイミング
に従っていた画像データを、第２の表示制御信号のタイ
ミングに従わせる。ここで、第１の表示制御信号は、フ
レームの開始ラインを決定する信号Ｓａと、行単位での
同期を示す信号ＣＰ１ａと、画像データをラッチするタ
イミングを液晶パネルのセグメント駆動回路に示す信号
ＣＰ２ａとからなり、第２の表示制御信号は、信号Ｓａ
のフレーム周期に対してそのクロック周波数を２以上の
整数倍した信号Ｓと、信号ＣＰ１ａの１フレームにおけ
るクロック数に前記非表示期間に該当する行数αを加算
したクロック数を同じ２以上の整数倍した信号ＣＰ１
と、信号ＣＰ１ａの１クロックに対応する信号ＣＰ２ａ
のクロック数に非表示期間に該当する行数αを加算した
クロック数を同じ２以上の整数倍した信号ＣＰ２とから
なる。
【００４０】上記により、フレームメモリに記憶した画
像データが、第１の表示制御信号の１フレーム期間にお
いて、第２の表示制御信号に従って２以上の整数倍に相
当する複数回読み出されるとともに、第１の表示制御信
号の１フレーム期間において、第２の表示制御信号に従
って前記２以上の整数倍に相当する複数回の座標検出が
行われる。すなわち、液晶パネルにおいては画像データ
による画像表示が行われるとともに、１フレーム内にお
いて複数回の非表示期間が確保される。このため、確保
された非表示期間において検出ペンによる座標検出を行
う。つまり、１フレームで複数回の座標検出が行われ
る。
【００４１】請求項２記載の発明の作用を以下に示す。
【００４２】液晶パネルに設けられた行電極を、連続す
る行電極群からなる複数の電極群に分割する。そして表
示を各電極群によって行うと、表示期間は、電極群の群
数に対応して分割される。そのため分割された表示期間
のそれぞれが終了した時点において、検出ペンによる座
標検出を行うための非表示期間を設けることが可能にな
る。つまり、コモン駆動回路は、任意の分割単位の電極
群において画像を表示する表示期間が終了すると、コモ
ンパルスを行電極群全体から排除して非表示期間とし、
この非表示期間に前記検出ペンによる座標検出を行い、
この座標検出が終了すると、次の分割単位の電極群の画
像データの転送を行って、この分割単位の電極群におい
て画像を表示する表示期間とし、この表示期間が終了す
ると、コモンパルスを行電極群全体から排除して非表示
期間とし、この非表示期間に検出ペンによる座標検出を
行うといった処理を繰り返し実行する。
【００４３】このことは、例えば行電極を２つの電極群
に分割したとすると、表示期間は２つの期間に分割され
る。そのため非表示期間は、１フレームにおいて２回と
なり、各非表示期間において検出ペンによる座標検出が
行われる。つまり１フレームで２回の座標検出が行われ
ることとなる。
【００４４】
【実施例】以下に、本発明の一実施例について図面を参
照しつつ説明する。
【００４５】請求項１記載の発明の第１の実施例が適用
される装置の全容は、図９に示す構成と略同一となって
いる。そして表示制御回路５については、その一部に、
座標検出を行わない構成となっている既存回路を使用す
るため、１フレームの全てが表示期間となる第１の表示
制御信号が内部において生成される構成となっている。
また画像データは、第１の表示制御信号が示すタイミン
グに従って送出される。
【００４６】図１は、表示制御回路５内に設けられたブ
ロックの電気的構成を示しており、第１の表示制御信号
およびこの第１の表示制御信号に従って送出される画像
データに対して信号処理を行う。また同図では、従来技
術と同一となる信号については、図９において付与した
符号と同一符号を付与している。
【００４７】図において、既存回路により生成される第
１の表示制御信号は、信号Ｓａ、信号ＣＰ１ａ、および
信号ＣＰ２ａであり、これらの信号は、１フレームの全
てが表示期間となる表示を制御するための信号となって
いる。また信号ＤＯａ〜Ｄ３ａは、第１の表示制御信号
のタイミングに従って送出される画像データを示してい
る。
【００４８】またクロック発生回路２６は、第１の表示
制御信号に基づいて、液晶パネル１に画像を表示する表
示期間と、液晶パネル１に画像を表示しない非表示期間
とが設けられた第２の表示制御信号（信号Ｓ，ＣＰ１，
ＣＰ２）を生成するブロックである。
【００４９】またラインアドレスカウンタＡ２３および
クロックカウンタＡ２４は、フレームメモリＡ２１およ
びフレームメモリＢ２２の書き込みアドレスを発生する
ブロックであり、ラインアドレスカウンタＢ２７および
クロックカウンタＢ２８は、同メモリの読み出しアドレ
スを発生するブロックである。そして書き込みアドレス
と読み出しアドレスとは、アドレスセレクタ２９，３２
を介して、フレームメモリＡ２１とフレームメモリＢ２
２とに与えられる。
【００５０】また第１の表示制御信号のタイミングに従
って送出される画像データ（信号ＤＯａ〜Ｄ３ａ）は、
データセレクタ３０，３１を介して、フレームメモリＡ
２１とフレームメモリＢ２２とに与えられている。そし
て第２の表示制御信号のタイミングに従って、フレーム
メモリＡ２１およびフレームメモリＢ２２からは、デー
タセレクタ３０，３１を介することにより、画像データ
（信号ＤＯ〜Ｄ３）が送出される。
【００５１】なお、フレームメモリＡ２１とフレームメ
モリＢ２２とは、対となったメモリとなっており、一方
が第１の表示制御信号のタイミングに従って送出される
画像データの記憶を行うとき、他方が第２の表示制御信
号のタイミングに従い、記憶した画像データを送出す
る。
【００５２】またメモリ切換回路２５は、アドレスセレ
クタ２９，３２、データセレクタ３０，３１の切り換え
を制御する制御信号を発生するブロックとなっている。
【００５３】図２は、上記構成からなるブロックの主要
信号のタイミングを示すタイミングチャートである。必
要に応じて同図を参照しつつ、図１に示すブロックの動
作を説明する。ただし、ここではまず最初に、１フレー
ム内に非表示期間を１回設ける基本実施例について説明
し、その後に、１フレーム内に非表示期間を複数回設け
る本発明の第１の実施例について説明する。
【００５４】第１の表示制御信号（信号Ｓａ，ＣＰ１
ａ，ＣＰ２ａ）は、図２に示すように、非表示期間が設
けられていない制御信号であり、信号ＣＰ１ａの１フレ
ームにおけるクロック数は、液晶パネル１の行電極Ｙ１
〜Ｙｎの電極数ｎに等しく、ｎ個である。
【００５５】この信号を基として、行電極Ｙ１〜Ｙｎの
ライン数に換算してαライン分の非表示期間を生成する
のであるが、フレーム周波数については、これを変更し
ない。そのため表示速度が速くなる。このことから、第
１の表示制御信号（信号Ｓａ，ＣＰ１ａ，ＣＰ２ａ）に
従って送出される画像データについては、これをそのま
ま使用することができず、データの転送速度を速める必
要がある。しかし転送速度を速める（画像の表示速度を
速くする）ことによって、フレーム内に余裕期間が得ら
れることとなり、この余裕期間を非表示期間とする。そ
してこの非表示期間を、座標検出のための期間とする。
【００５６】このことを実現する手法として、１フレー
ム分の画像データをフレームメモリＡ２１、またはフレ
ームメモリＢ２２に記憶させておき、次のフレームにお
いて、記憶させた画像データを、第２の表示制御信号
（信号Ｓ，ＣＰ１，ＣＰ２）のタイミングに従って読み
出す方法を用いている。
【００５７】図２では、（Ｎ−１）フレーム、（Ｎ＋
１）フレームの各フレームの画像データについては、こ
れをフレームメモリＡ２１に記憶させ、Ｎフレームの画
像データをフレームメモリＢ２２に記憶させる場合のタ
イミングが示されている。
【００５８】そして書き込み時には、信号Ｓａ、信号Ｃ
Ｐ１ａに基づいてライン数をカウントするラインアドレ
スカウンタＡ２３の出力と、信号ＣＰ２ａのクロック数
をカウントするクロックカウンタＡ２４の出力とを、ア
ドレスセレクタ２９を介して導くことにより、書き込み
アドレスとしている。また書き込みデータとしては、デ
ータセレクタ３０を介して、画像データ（信号ＤＯａ〜
Ｄ３ａ）を導いている（フレームメモリＡ２１が書き込
み期間であるとき、フレームメモリＢ２２は読み出し期
間となっている）。
【００５９】上記した（Ｎ−１）フレームが終了する
と、メモリ切換回路２５は、アドレスセレクタ２９，３
２と、データセレクタ３０，３１とを制御することによ
って、フレームメモリＡ２１を読み出し状態に設定す
る。またフレームメモリＢ２２を書き込み状態に設定す
る。
【００６０】Ｎフレーム目では、フレームメモリＡ２１
は、読み出し状態に設定される。またラインアドレスカ
ウンタＢ２７の出力とクロックカウンタＢ２８の出力と
が、読み出しアドレスとして、アドレスセレクタ２９を
介して与えられる。この読み出しアドレスを生成するラ
インアドレスカウンタＢ２７とクロックカウンタＢ２８
とに与えられるクロックは、第２の表示制御信号（信号
Ｓ，ＣＰ１，ＣＰ２）のクロックである。
【００６１】ここで、これらの信号を詳細に説明する
と、信号Ｓは、フレーム周期が同一であることから、信
号Ｓａと同一である。一方、信号ＣＰ１，ＣＰ２につい
ては、ライン数がα本分追加されているので、信号ＣＰ
１におけるクロック周波数は、追加に対応するため、
（Ｎ＋α）／Ｎ倍された周波数となっている。また信号
ＣＰ２のクロック周波数については、
【００６２】
【数１】 信号ＣＰ１の周期≧（信号ＣＰ２の周期×列電極数／データビット数） を満たす範囲の値に設定されている（データビット数と
は、信号ＣＰ２ａの１クロックにより転送されるビット
数であり、具体的には値４である）。
【００６３】従って、Ｎフレーム目においては、フレー
ムメモリＡ２１に記憶された（Ｎ−１）フレーム目の画
像データが、データセレクタ３０を介し、第２の表示制
御信号に従ったタイミングで順次読み出され、信号ＤＯ
〜Ｄ３として出力される。
【００６４】またＮフレーム目においては、フレームメ
モリＢ２２は、書き込み状態に設定され、かつ、第１の
表示制御信号のタイミングに基づくラインアドレスカウ
ンタＡ２３の出力とクロックカウンタＡ２４の出力と
が、書き込みアドレスとして与えられる。
【００６５】以上のように、フレームメモリＡ２１とフ
レームメモリＢ２２とは、フレーム毎に、書き込みと読
み出しとの関係を交代する。そのため液晶パネル１に表
示される画像は、１フレーム分遅れた画像となるが、こ
のことの結果として、非表示期間が確保されることとな
る。
【００６６】そして確保された非表示期間においては、
従来技術と同様の方法により、検出ペン８による座標検
出が行われる。
【００６７】以上で基本実施例の説明を終え、次にこの
基本実施例を踏まえて、本発明の第１の実施例を説明す
る。すなわち、座標検出の検出速度を、基本実施例に比
して２以上の整数倍に高める方法について説明する。
【００６８】この方法が適用される装置の全容も、図９
に示す構成と略同一である。また表示制御回路５につい
ては、座標検出を行わない構成となっている既存回路を
使用するため、１フレームの全てが表示期間となる第１
の表示制御信号を内部的に生成する構成となっている。
【００６９】また表示制御回路５内には、図１に示す基
本実施例の構成が設けられているのであるが、第１の実
施例では、クロック発生回路２６の構成に少しの変更を
加えている。つまり信号Ｓと信号ＣＰ１との周波数を、
基本実施例の場合の２倍としている。
【００７０】このため、図３のタイミングチャートに示
すように、フレームメモリＡ２１、またはフレームメモ
リＢ２２が記憶した画像データは、第１の表示制御信号
の１フレーム期間において、２回読み出される。そして
各表示期間の終了後に非表示期間を設け、検出ペン８に
よる座標検出を行っている。そのため１フレームにおけ
る検出回数が２倍となっており、座標の検出速度も、同
様に２倍に向上している。
【００７１】なお、基本実施例に対し、この変更を行う
場合、フレームメモリＡ２１およびフレームメモリＢ２
２のアクセスタイム等の、各ブロックの特性が、その周
波数を許容する場合では、クロック発生回路２６のみの
変更で良い。
【００７２】以上で第１の実施例の説明を終える。
【００７３】次に第２の実施例について説明する。
【００７４】この実施例の説明に移る前に、基本実施例
の特徴を述べると、基本実施例が適用される構成（図１
に示す構成）は、ラインアドレスカウンタとクロックカ
ウンタとをそれぞれ２組必要とし、かつフレームメモリ
も２組必要とする構成であることから、構成が大規模と
なっている。このため第２の実施例は、発明が適用され
る回路構成をより簡単なものとして、種々の装置に組み
込むことを可能にする回路となっている。
【００７５】図４は、第２の実施例が適用されるブロッ
クの電気的構成を示しており、表示制御回路５内に設け
られたブロックとなっている。なお同図では、従来技術
と同一となる信号については、図９において付与した符
号と同一符号を付与している。
【００７６】また、上記したブロックは、概略的には、
第１の表示制御信号（信号Ｓａ，ＣＰ１ａ，ＣＰ２
ａ）、および第１の表示制御信号に従って送出される画
像データ（信号ＤＯａ〜Ｄ３ａ）に対し、信号処理を行
うブロックとなっている。
【００７７】図において、クロック発生回路３４は、
前記のクロック発生回路２６と構成が略同一であり、第
１の表示制御信号（信号Ｓａ，ＣＰ１ａ）に基づいて、
第２の表示制御信号（信号Ｓ，ＣＰ１，ＣＰ２）を生成
する。
【００７８】但し、非表示期間については、これをフレ
ームの前半側に設ける構成となっているので、追加され
るα個のクロックを信号ＣＰ１に送出した後になって、
信号Ｓの立ち上げを行う。また非表示期間では、信号Ｃ
Ｐ２にはクロックの送出を行わない。
【００７９】またＦＩＦＯ（Ｆｉｒｓｔ ｉｎ Ｆｉｒ
ｓｔ ｏｕｔ）３３は、外部からのアドレス制御を用い
ることなく、書き込みが行われた順序でもってデータの
読み出しが行われるメモリである。つまり入力クロック
に与えられる信号ＣＰ２ａのクロックに従い、第１の表
示制御信号のタイミングに従って送出される画像データ
（信号ＤＯａ〜Ｄ３ａ）を記憶する。また記憶した画像
データについては、出力クロックに与えられる信号ＣＰ
２のクロックに従い、第２の表示制御信号のタイミング
に従って画像データ（信号ＤＯ〜Ｄ３）を送出する。
【００８０】図５は、上記構成からなるブロックの主要
信号のタイミングを示すタイミングチャートである。必
要に応じて同図を参照しつつ、図４に示すブロックの動
作を説明する。
【００８１】各フレームの開始時に、αライン分の非表
示期間が設けられていることから、この期間において、
従来技術と同様の方法により、検出ペン８を用いた座標
検出を行う。しかし、この非表示期間においても、画像
データ（信号ＤＯａ〜Ｄ３ａ）は、第１の表示制御信号
（信号Ｓａ，ＣＰ１ａ，ＣＰ２ａ）に従って送出される
ことから、これをＦＩＦＯ３３に記憶する。
【００８２】そして非表示期間が終了したときには、第
２の表示制御信号（信号Ｓ，ＣＰ１，ＣＰ２）のタイミ
ングに従い、ＦＩＦＯ３３から、記憶した順序と同一の
順序でもって画像データ（信号ＤＯ〜Ｄ３）を出力させ
る。そのため表示期間が開始されたときには、１ライン
目の画像データ、２ライン目の画像データというよう
に、ＦＩＦＯ３３からは次々と画像データが出力され
る。そして出力された画像データは、液晶パネル１にお
いて表示される。
【００８３】このためＦＩＦＯ３３においては、フレー
ムの最後では、入力された画像データは直ちに出力され
ることを意味する。このことは、ＦＩＦＯ３３に記憶さ
れる画像データは、表示期間の開始時において最大量と
なることをも意味する。そのためＦＩＦＯ３３のメモリ
容量は、１フレーム分の画像データの記憶を行う必要が
無く、前記した最大量を記憶可能でありさえすれば良
い。つまりＦＩＦＯ３３は、比較的小規模の記憶容量が
あれば良いのである。
【００８４】以上で第２の実施例の説明を終え、続いて
請求項２記載の発明の第１の実施例の説明に移るのであ
るが、請求項２記載の発明に関連した従来技術の概略、
および請求項２記載の発明の第１の実施例の概略を再度
説明する。
【００８５】従来技術では、図６に示すように、１フレ
ーム中に、行電極Ｙ１〜Ｙｎの連続的な走査による画像
表示と、非表示期間における連続走査による座標検出と
を行っている。つまりフレーム数と座標検出回数とが１
対１となっている。そのため座標検出の速度を速めるた
めには、フレーム周波数を高くする必要がある。
【００８６】一方、液晶パネル１の行電極Ｙ１〜Ｙｎの
電極数が多くなると、信号ＣＰ１の周期が小さくなり、
表示のデューティ比が大きくなってくる。そのため、座
標検出の速度の向上を図ろうとして、フレーム周波数を
整数倍とすることは、かなり困難である。
【００８７】一方、請求項２記載の発明では、１フレー
ム内において複数回の座標検出を行うが、第１の実施例
では、図７に示すように、２回の検出としている。
【００８８】まず、１〜ｎの行電極Ｙ１〜Ｙｎを、連続
した１〜ｋの行電極群Ｙ１〜Ｙｋと、ｋ＋１〜ｎの行電
極群Ｙｋ＋１〜Ｙｎとの、２つの電極群に分割する。そ
して、図７に示すように、行電極群Ｙ１〜Ｙｋによる表
示を行ったときには、表示を一時的に停止する。そして
行電極群Ｙｋに対応するコモンパルスを高速で排出した
後、行電極Ｙ１〜Ｙｎの全てを走査することによって座
標検出を行う。
【００８９】次いで、座標検出が終了したときには、コ
モンパルスを、行電極Ｙｋ＋１に対応する位置まで高速
で移動させた後、行電極群Ｙｋ＋１〜Ｙｎを用いて表示
を行う。そして、この表示が終了したときには、再度の
座標検出を行う。
【００９０】つまり表示途中において、コモンパルスの
高速の排出と、コモンパルスの再度の設定とを行うこと
によって、１フレームにおいて２回の座標検出を行うの
である。
【００９１】請求項２記載の発明の第１の実施例が適用
される構成は、図９に示す従来技術のブロック線図にお
いて、一部のブロックに少しの変更を加えることにより
実現されるものであるので、図９に示すブロック線図
と、図８に示すタイミングチャートとを参照しつつ、説
明を行うこととする。
【００９２】既に説明したように、請求項２記載の発明
の第１の実施例は、１フレーム内に２回の座標検出を行
う構成となっている。そのため行電極Ｙ１〜Ｙｎを、行
電極群Ｙ１〜Ｙｋと行電極群Ｙｋ＋１〜Ｙｎとの２つの
電極群に分割している。そして表示期間を、行電極群Ｙ
１〜Ｙｋによる表示期間と行電極群Ｙｋ＋１〜Ｙｎによ
る表示期間とに分割し、表示期間と表示期間との間に座
標検出のための非表示期間を挿入している。
【００９３】具体的には、図８に示すように、行電極群
Ｙ１〜Ｙｋの表示期間と行電極群Ｙｋ＋１〜Ｙｎの表示
期間との間に、非表示期間として、信号ＣＰ１にα個の
クロックＰ１を追加している。また行電極群Ｙｋ＋１〜
Ｙｎの表示期間の終了後には、従来技術と同様、座標検
出のための非表示期間が設けられている。なおこの非表
示期間は、β個のクロックＰ２によりその期間が示され
る。
【００９４】行電極群Ｙ１〜Ｙｋの表示期間が終了する
と、切り替え回路４は、信号ＣＰ１Ｘに１個のクロック
Ｐ３を送出した後、信号ＭＯＤＥをＨレベルとして、座
標検出モードとする。またこのモードに入ったときに
は、信号ＣＰ１Ｙに、（ｎ−ｋ＋１）個の高速クロック
Ｐ４を送出し、コモンパルスを行電極Ｙ１〜Ｙｎから排
除する。そして後、Ｙ座標の検出とＸ座標の検出とを行
う。つまり１フレームにおける最初の座標検出となる。
【００９５】そして座標検出が終了したときには、表示
のため、行電極Ｙｋ＋１用の画像データの転送が開始さ
れる。そして転送が終了し、信号ＣＰ１ＸにクロックＰ
５が送出されると行電極Ｙｋ＋１における表示となる。
そのためクロックＰ５が送出される時刻には、行電極Ｙ
ｋ＋１にコモンパルスが位置している必要がある。この
ため、Ｈレベルの幅が１クロック幅であるパルスＰ６を
信号ＳＹに送出し、かつ信号ＣＰ１Ｙに、ｋ＋１個の高
速クロックＰ７を送出する（クロックＰ７の送出の終了
時刻と、クロックＰ５の送出時刻とは、同一時刻であ
る）。
【００９６】上記動作により、行電極群Ｙｋ＋１〜Ｙｎ
による表示期間の開始となり、行電極Ｙｎまでの表示が
行われることとなる。そして表示が完了したときには、
従来技術と同様に、非表示期間となり、座標検出が行わ
れる。
【００９７】なお、信号ＣＰ１Ｙに送出される、コモン
パルスを排出するクロックとコモンパルスを設定するク
ロックとは、同一クロック信号となっている。また値ｋ
は、任意の値に設定可能である。また非表示期間を３回
または４回設けた構成とすることが可能である。
【００９８】
【発明の効果】本発明の液晶表示装置における座標検出
方法は、１フレームの全てが液晶パネルに画像を表示す
る表示期間となる表示を制御する第１の表示制御信号に
基づいて、１フレームが前記液晶パネルに画像を表示す
る表示期間と画像を表示しない非表示期間となる表示を
制御する第２の表示制御信号を生成し、前記第１の表示
制御信号により示されるタイミングに従って送出される
画像データをフレームメモリに記憶し、このフレームメ
モリに記憶した画像データを前記第２の表示制御信号に
より示されるタイミングに従って読み出し、読み出した
画像データと前記第２の表示制御信号とによって前記液
晶パネルに画像表示を行い、前記非表示期間においては
検出ペンによる座標検出を行う構成とし、第１の表示制
御信号が、フレームの開始ラインを決定する信号（Ｓ
ａ）と、行単位での同期を示す信号（ＣＰ１ａ）と、画
像データをラッチするタイミングを液晶パネルのセグメ
ント駆動回路に示す信号（ＣＰ２ａ）とからなり、第２
の表示制御信号が、前記信号（Ｓａ）のフレーム周期に
対してそのクロック周波数を２以上の整数倍した信号
（Ｓ）と、前記信号（ＣＰ１ａ）の１フレームにおける
クロック数に前記非表示期間に該当する行数（α）を加
算したクロック数を同じ２以上の整数倍した信号（ＣＰ
１）と、前記信号（ＣＰ１ａ）の１クロックに対応する
前記信号（ＣＰ２ａ）のクロック数に前記非表示期間に
該当する行数（α）を加算したクロック数を同じ２以上
の整数倍した信号（ＣＰ２）であって、下記の条件 信号（ＣＰ１）の周期≧［信号（ＣＰ２）の周期×列電極数／データビット数］ ただし、データビット数：信号（ＣＰ２ａ）の１クロッ
クにより転送されるビット数を満たす範囲の値に設定さ
れた信号（ＣＰ２）とからなり、フレームメモリに記憶
した画像データが、前記第１の表示制御信号の１フレー
ム期間において、前記第２の表示制御信号に従って前記
２以上の整数倍に相当する複数回読み出されるととも
に、前記第１の表示制御信号の１フレーム期間におい
て、前記第２の表示制御信号に従って前記２以上の整数
倍に相当する複数回の座標検出を行う方法としている。
つまり画像表示のためのデータの読み出し速度を、画像
データを一時的に記憶するメモリを用いて速め、確保さ
れた非表示期間に座標検出を行っている。そのため既存
の構成を転用することが可能となっている。また、１フ
レームにおいて複数回の非表示期間が確保されるため、
１フレームで複数回の座標検出を行うことができる。つ
まり、座標検出における検出速度を高めることが可能と
なっている。
【００９９】また本発明の液晶一体型タブレットにおけ
る座標検出方法は、液晶パネルに設けられた行電極を駆
動する１個のコモン駆動回路と、列電極を駆動する１個
のセグメント駆動回路とを備え、これらコモン駆動回路
およびセグメント駆動回路を制御することで、前記液晶
パネルに画像表示を行うと共に、前記液晶パネルに画像
表示を行わないときには、検出ペンの座標検出を行う液
晶一体型タブレットにおいて、前記液晶パネルに設けら
れた行電極を、連続する行電極群からなる複数の電極群
に分割し、前記コモン駆動回路は、前記任意の分割単位
の電極群において画像を表示する表示期間が終了する
と、コモンパルスを行電極群全体から排除して非表示期
間とし、この非表示期間に前記検出ペンによる座標検出
を行い、この座標検出が終了すると、次の分割単位の電
極群の画像データの転送を行って、この分割単位の電極
群において画像を表示する表示期間とし、この表示期間
が終了すると、コモンパルスを行電極群全体から排除し
て非表示期間とし、この非表示期間に前記検出ペンによ
る座標検出を行うといった処理を繰り返し実行する方法
としている。つまり、従来と同様１個のコモン駆動回路
を用いて、１フレーム内において複数回の座標検出期間
を設けているため、従来の構成を活用しつつ、座標検出
における検出速度を高めることが可能となっている。
【図面の簡単な説明】
【図１】本発明の座標検出方法の基本実施例が適用され
る表示制御回路内に設けられたブロックの電気的構成を
示すブロック線図である。
【図２】図１に示されたブロックの主要信号のタイミン
グを示すタイミングチャートである。
【図３】本発明の第１の実施例における主要信号のタイ
ミングを示すタイミングチャートである。
【図４】本発明の第２の実施例が適用される表示制御回
路内に設けられたブロックの電気的構成を示すブロック
線図である。
【図５】図４に示されたブロックの主要信号のタイミン
グを示すタイミングチャートである。
【図６】従来技術における行方向の走査の概略を示す説
明図である。
【図７】本発明に係る液晶一体型タブレットにおける座
標検出方法の第１の実施例の行方向の走査の概略を示す
説明図である。
【図８】本発明に係る液晶一体型タブレットにおける座
標検出方法の第１の実施例における主要信号のタイミン
グを示すタイミングチャートである。
【図９】従来技術の電気的構成を示すブロック線図であ
る。
【図１０】従来技術における座標検出時の電極走査を示
す模式図である。
【図１１】検出ペンを用いた検出動作を示す説明図であ
る。
【図１２】従来技術の主要信号のタイミングを示すタイ
ミングチャートである。
【図１３】従来技術における表示期間と座標検出期間と
の関係を示す説明図である。
【符号の説明】
１ 液晶パネル ２ コモン駆動回路 ３ セグメント駆動回路 ４ 切り替え回路 ５ 表示制御回路 ８ 検出ペン １０ Ｘ座標検出回路 １１ Ｙ座標検出回路 Ｘ１〜Ｘｍ 列電極 Ｙ１〜Ｙｎ 行電極 Ｙ１〜Ｙｋ 行電極群 Ｙｋ＋１〜Ｙｎ 行電極群
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 3/03 - 3/033 G02F 1/133 G09G 3/18,3/36

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 １フレームの全てが液晶パネルに画像を
    表示する表示期間となる表示を制御する第１の表示制御
    信号に基づいて、１フレームが前記液晶パネルに画像を
    表示する表示期間と画像を表示しない非表示期間となる
    表示を制御する第２の表示制御信号を生成し、前記第１
    の表示制御信号により示されるタイミングに従って送出
    される画像データをフレームメモリに記憶し、このフレ
    ームメモリに記憶した画像データを前記第２の表示制御
    信号により示されるタイミングに従って読み出し、読み
    出した画像データと前記第２の表示制御信号とによって
    前記液晶パネルに画像表示を行い、前記非表示期間にお
    いては検出ペンによる座標検出を行う構成の液晶表示装
    置であって、 前記第１の表示制御信号が、フレームの開始ラインを決
    定する信号（Ｓａ）と、行単位での同期を示す信号（Ｃ
    Ｐ１ａ）と、画像データをラッチするタイミングを液晶
    パネルのセグメント駆動回路に示す信号（ＣＰ２ａ）と
    からなり、 前記第２の表示制御信号が、前記信号（Ｓａ）のフレー
    ム周期に対してそのクロック周波数を２以上の整数倍し
    た信号（Ｓ）と、前記信号（ＣＰ１ａ）の１フレームに
    おけるクロック数に前記非表示期間に該当する行数
    （α）を加算したクロック数を同じ２以上の整数倍した
    信号（ＣＰ１）と、前記信号（ＣＰ１ａ）の１クロック
    に対応する前記信号（ＣＰ２ａ）のクロック数に前記非
    表示期間に該当する行数（α）を加算したクロック数を
    同じ２以上の整数倍した信号（ＣＰ２）であって、下記
    の条件 信号（ＣＰ１）の周期≧［信号（ＣＰ２）の周期×列電極数／データビット数］ ただし、データビット数：信号（ＣＰ２ａ）の１クロッ
    クにより転送されるビット数を満たす範囲の値に設定さ
    れた信号（ＣＰ２）とからなり、 前記フレームメモリに記憶した画像データが、前記第１
    の表示制御信号の１フレーム期間において、前記第２の
    表示制御信号に従って前記２以上の整数倍に相当する複
    数回読み出されるとともに、前記第１の表示制御信号の
    １フレーム期間において、前記第２の表示制御信号に従
    って前記２以上の整数倍に相当する複数回の座標検出を
    行うことを特徴とする液晶表示装置における座標検出方
    法。
  2. 【請求項２】 液晶パネルに設けられた行電極を駆動す
    る１個のコモン駆動回路と、列電極を駆動する１個のセ
    グメント駆動回路とを備え、これらコモン駆動回路およ
    びセグメント駆動回路を制御することで、前記液晶パネ
    ルに画像表示を行うと共に、前記液晶パネルに画像表示
    を行わないときには、検出ペンの座標検出を行う液晶一
    体型タブレットにおいて、 前記液晶パネルに設けられた行電極を、連続する行電極
    群からなる複数の電極群に分割し、 前記コモン駆動回路は、前記任意の分割単位の電極群に
    おいて画像を表示する表示期間が終了すると、コモンパ
    ルスを行電極群全体から排除して非表示期間とし、この
    非表示期間に前記検出ペンによる座標検出を行い、この
    座標検出が終了すると、次の分割単位の電極群の画像デ
    ータの転送を行って、この分割単位の電極群において画
    像を表示する表示期間とし、この表示期間が終了する
    と、コモンパルスを行電極群全体から排除して非表示期
    間とし、この非表示期間に前記検出ペンによる座標検出
    を行うといった処理を繰り返し実行することを特徴とす
    る液晶一体型タブレットにおける座標検出方法。
JP32808193A 1993-12-24 1993-12-24 液晶表示装置および液晶一体型タブレットにおける座標検出方法 Expired - Fee Related JP3310082B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP32808193A JP3310082B2 (ja) 1993-12-24 1993-12-24 液晶表示装置および液晶一体型タブレットにおける座標検出方法
DE69422485T DE69422485T2 (de) 1993-12-24 1994-10-06 Koordinatendetektionsgerät und -verfahren für eine Flüssigkristallanzeigeeinheit
EP94115767A EP0662668B1 (en) 1993-12-24 1994-10-06 Coordinate detecting method and apparatus for a liquid crystal display unit
US08/320,194 US5638089A (en) 1993-12-24 1994-10-07 Coordinative detecting methods and apparatus for liquid crystal display unit and liquid crystal integral type tablet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32808193A JP3310082B2 (ja) 1993-12-24 1993-12-24 液晶表示装置および液晶一体型タブレットにおける座標検出方法

Publications (2)

Publication Number Publication Date
JPH07182107A JPH07182107A (ja) 1995-07-21
JP3310082B2 true JP3310082B2 (ja) 2002-07-29

Family

ID=18206306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32808193A Expired - Fee Related JP3310082B2 (ja) 1993-12-24 1993-12-24 液晶表示装置および液晶一体型タブレットにおける座標検出方法

Country Status (4)

Country Link
US (1) US5638089A (ja)
EP (1) EP0662668B1 (ja)
JP (1) JP3310082B2 (ja)
DE (1) DE69422485T2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0742531A1 (en) * 1995-05-12 1996-11-13 Hitachi, Ltd. Position reader
JP3987729B2 (ja) * 2001-09-11 2007-10-10 シャープ株式会社 入出力一体型表示装置
JP5106268B2 (ja) * 2008-06-24 2012-12-26 富士通コンポーネント株式会社 タッチパネル
JP5439060B2 (ja) 2009-06-30 2014-03-12 株式会社ジャパンディスプレイ 表示装置
US8866783B2 (en) 2011-04-08 2014-10-21 Sharp Kabushiki Kaisha Display device, method for driving same, and electronic apparatus
WO2013018736A1 (ja) * 2011-07-29 2013-02-07 シャープ株式会社 表示装置
JP5734805B2 (ja) 2011-10-12 2015-06-17 株式会社ジャパンディスプレイ 表示装置、駆動回路、駆動方法、および電子機器
JP2013168097A (ja) * 2012-02-17 2013-08-29 Japan Display West Co Ltd 表示装置、および表示方法
JP6103757B2 (ja) 2013-01-28 2017-03-29 シナプティクス・ジャパン合同会社 タッチ表示制御装置及び情報端末装置
JP6010653B2 (ja) * 2015-04-15 2016-10-19 株式会社ジャパンディスプレイ 表示装置、駆動回路、駆動方法、および電子機器
EP3809243B1 (en) * 2016-10-06 2023-12-20 Wacom Co., Ltd. Stylus and controller

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3818482A (en) * 1971-07-27 1974-06-18 Matsushita Electric Ind Co Ltd Character display system
JPS63225295A (ja) * 1987-03-14 1988-09-20 シャープ株式会社 液晶表示装置
JPH03296127A (ja) * 1990-04-16 1991-12-26 Nippon Telegr & Teleph Corp <Ntt> タブレット機能付きフラットディスプレイ
JP2534422B2 (ja) * 1991-03-12 1996-09-18 シャープ株式会社 表示一体型タブレット装置
US5457482A (en) * 1991-03-15 1995-10-10 Hewlett Packard Company Method and apparatus for utilizing off-screen memory as a simultaneously displayable channel
US5392058A (en) * 1991-05-15 1995-02-21 Sharp Kabushiki Kaisha Display-integrated type tablet device
JPH04310995A (ja) * 1991-04-09 1992-11-02 Mitsubishi Electric Corp 液晶表示制御装置
US5347294A (en) * 1991-04-17 1994-09-13 Casio Computer Co., Ltd. Image display apparatus
DE69233168T2 (de) * 1991-05-15 2004-06-03 Sharp K.K. Integrierte Flachbild-Anzeigevorrichtung

Also Published As

Publication number Publication date
EP0662668A1 (en) 1995-07-12
DE69422485T2 (de) 2000-05-31
JPH07182107A (ja) 1995-07-21
EP0662668B1 (en) 2000-01-05
US5638089A (en) 1997-06-10
DE69422485D1 (de) 2000-02-10

Similar Documents

Publication Publication Date Title
US5017914A (en) Circuit for driving a liquid crystal display panel
US4855728A (en) Method and apparatus for converting display data form
US5157386A (en) Circuit for driving a liquid crystal display panel
JP3310082B2 (ja) 液晶表示装置および液晶一体型タブレットにおける座標検出方法
KR20040009815A (ko) 액정 표시 장치 및 그 구동 방법
US6304253B1 (en) Horizontal position control circuit for high-resolution LCD monitors
EP0644505B1 (en) Display device having a coordinate input mechanism
JPS646478B2 (ja)
JPH0764512A (ja) 液晶駆動装置
CN100410999C (zh) 处理信号的装置和方法
JPH0973367A (ja) 表示一体型タブレット装置
JPH0854601A (ja) アクティブマトリクス型液晶表示装置
JPH0148981B2 (ja)
JP2920919B2 (ja) インターフェイス装置
JPH07191806A (ja) ペン入力機能付き液晶表示装置
JP3539385B2 (ja) 表示装置および電子機器
JP2785092B2 (ja) 平板型表示装置
JP2002251168A (ja) 表示装置用駆動装置および表示装置
JP2619368B2 (ja) プラズマデイスプレイ装置
JP3539386B2 (ja) 表示装置および電子機器
JP2619367B2 (ja) プラズマデイスプレイ装置
JP3539387B2 (ja) 表示装置、表示装置の駆動方法および電子機器
JPH04275592A (ja) 液晶表示装置
JPH01231095A (ja) 表示インターフェイス
JP2792323B2 (ja) 表示装置のクリア回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080524

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100524

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110524

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees