JP2785092B2 - 平板型表示装置 - Google Patents
平板型表示装置Info
- Publication number
- JP2785092B2 JP2785092B2 JP27240892A JP27240892A JP2785092B2 JP 2785092 B2 JP2785092 B2 JP 2785092B2 JP 27240892 A JP27240892 A JP 27240892A JP 27240892 A JP27240892 A JP 27240892A JP 2785092 B2 JP2785092 B2 JP 2785092B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- timing
- address
- display data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、平板型表示装置に関
し、詳しくは、液晶表示装置やプラズマ表示装置に代表
される平板型表示装置であって特にスクロール機能を有
するものに関する。
し、詳しくは、液晶表示装置やプラズマ表示装置に代表
される平板型表示装置であって特にスクロール機能を有
するものに関する。
【０００２】
【従来の技術】図２に、従来の平板型表示装置の例とし
て液晶表示装置の表示データの制御を行う回路を中心と
したブロック図を示す。ここで、１は８行×８０列のマ
トリックス状に配置された液晶セルを有する液晶パネ
ル、１０は液晶パネル１の表示対象行を順次選択して時
分割制御する表示ライン制御回路、１１は選択された表
示対象行に所定の電圧を印加する表示ラインドライバ、
２０は表示データ制御回路、３０，４０，５０，６０は
表示データドライバである。
て液晶表示装置の表示データの制御を行う回路を中心と
したブロック図を示す。ここで、１は８行×８０列のマ
トリックス状に配置された液晶セルを有する液晶パネ
ル、１０は液晶パネル１の表示対象行を順次選択して時
分割制御する表示ライン制御回路、１１は選択された表
示対象行に所定の電圧を印加する表示ラインドライバ、
２０は表示データ制御回路、３０，４０，５０，６０は
表示データドライバである。
【０００３】表示データ制御回路２０は、液晶パネル１
上に表示されるべき表示データを表示データＲＡＭ２６
に記憶しており、この表示データを表示ラインの右端の
データから順にシリアルデータＡとして送出する。さら
に、１ライン分のシリアルデータＡが送出され、これが
液晶パネル１上の所定の表示位置に至ったタイミング
で、タイミングパルスＢを出力する。具体的には、表示
タイミング決定の基準となるクロックＤＣＬＫをカウン
トしこのカウント値Ｃが所定の固定値２２に一致するタ
イミングを検出することにより、例えば先頭のデータが
表示パネル上の右端に対応するタイミングでタイミング
パルスＢを出力する。
上に表示されるべき表示データを表示データＲＡＭ２６
に記憶しており、この表示データを表示ラインの右端の
データから順にシリアルデータＡとして送出する。さら
に、１ライン分のシリアルデータＡが送出され、これが
液晶パネル１上の所定の表示位置に至ったタイミング
で、タイミングパルスＢを出力する。具体的には、表示
タイミング決定の基準となるクロックＤＣＬＫをカウン
トしこのカウント値Ｃが所定の固定値２２に一致するタ
イミングを検出することにより、例えば先頭のデータが
表示パネル上の右端に対応するタイミングでタイミング
パルスＢを出力する。
【０００４】表示データドライバ３０，４０，５０，６
０は、従属接続されたシフトレジスタ３１等を介して順
送りすることによってシリアルデータＡを受け、タイミ
ングパルスＢを受けたタイミングでシリアルデータＡを
ラッチ３２等に一斉にラッチする。このラッチされたデ
ータがドライバ３３等を介して液晶パネル１に対してパ
ラレルに送出される。これにより、表示ライン制御回路
１０が選択して表示ラインドライバ１１がドライブする
表示対象行に、表示データが表示される。さらに、この
ラインごとの制御が順次液晶パネルの各ラインに対して
繰り返される。このようなマトリックス駆動方式によ
り、液晶パネル１上の全表示面に表示データが表示され
る。
０は、従属接続されたシフトレジスタ３１等を介して順
送りすることによってシリアルデータＡを受け、タイミ
ングパルスＢを受けたタイミングでシリアルデータＡを
ラッチ３２等に一斉にラッチする。このラッチされたデ
ータがドライバ３３等を介して液晶パネル１に対してパ
ラレルに送出される。これにより、表示ライン制御回路
１０が選択して表示ラインドライバ１１がドライブする
表示対象行に、表示データが表示される。さらに、この
ラインごとの制御が順次液晶パネルの各ラインに対して
繰り返される。このようなマトリックス駆動方式によ
り、液晶パネル１上の全表示面に表示データが表示され
る。
【０００５】ところで、この液晶表示装置は、いわゆる
スクロール機能をも備えている。この機能のために、表
示データ制御回路２０は、“０”から“７９”までのカ
ウントを繰り返す水平アドレスカウンタ回路２１のカウ
ント値Ｃを単純にそのまま表示データＲＡＭ２６のアド
レスとして用いる訳にはいかない。そこで、スクロール
の送り速度に対応した周期のクロックＳＣＬＫをカウン
トするスクロールアドレスカウンタ回路２４と、カウン
タ２５ａを有しスクロールアドレスカウンタ回路２４の
カウント値Ｄを初期値としてクロックＤＣＬＫをカウン
トするということをカウント値Ｃの繰り返しに対応して
繰り返し行うメモリアドレス生成回路２５と、をも備え
る。
スクロール機能をも備えている。この機能のために、表
示データ制御回路２０は、“０”から“７９”までのカ
ウントを繰り返す水平アドレスカウンタ回路２１のカウ
ント値Ｃを単純にそのまま表示データＲＡＭ２６のアド
レスとして用いる訳にはいかない。そこで、スクロール
の送り速度に対応した周期のクロックＳＣＬＫをカウン
トするスクロールアドレスカウンタ回路２４と、カウン
タ２５ａを有しスクロールアドレスカウンタ回路２４の
カウント値Ｄを初期値としてクロックＤＣＬＫをカウン
トするということをカウント値Ｃの繰り返しに対応して
繰り返し行うメモリアドレス生成回路２５と、をも備え
る。
【０００６】このメモリアドレス生成回路２５のカウン
ト値は表示データＲＡＭ２６へのメモリアドレスとして
用いられる。クロックＳＣＬＫはスクロールの送り速度
に対応した周期を有しており、クロックＤＣＬＫよりも
長い周期、通常は整数倍の周期を有していることから、
このメモリアドレスの初期値はスクロール中は時間とと
もに漸増する。これに連れて、表示データの読出し位置
が穏やかに順次変化し、液晶パネル１上の表示がスクロ
ールすることとなる。
ト値は表示データＲＡＭ２６へのメモリアドレスとして
用いられる。クロックＳＣＬＫはスクロールの送り速度
に対応した周期を有しており、クロックＤＣＬＫよりも
長い周期、通常は整数倍の周期を有していることから、
このメモリアドレスの初期値はスクロール中は時間とと
もに漸増する。これに連れて、表示データの読出し位置
が穏やかに順次変化し、液晶パネル１上の表示がスクロ
ールすることとなる。
【０００７】
【発明が解決しようとする課題】このような従来の平板
型表示装置では、スクロール機能を具現すべく、スクロ
ールアドレスカウンタとメモリアドレス生成回路をも備
えている。しかし、かかる手段は、ＣＲＴに代表される
従来の走査型の表示装置において採用されてきた手段で
あり、必ずしも平板型表示装置に適したものとは言えな
い。このため、回路規模が大きいままなので、不都合で
ある。この発明の目的は、このような従来技術の問題点
を解決するものであって、簡易な回路構成によりスクロ
ール機能を有する平板型表示装置を実現することであ
る。
型表示装置では、スクロール機能を具現すべく、スクロ
ールアドレスカウンタとメモリアドレス生成回路をも備
えている。しかし、かかる手段は、ＣＲＴに代表される
従来の走査型の表示装置において採用されてきた手段で
あり、必ずしも平板型表示装置に適したものとは言えな
い。このため、回路規模が大きいままなので、不都合で
ある。この発明の目的は、このような従来技術の問題点
を解決するものであって、簡易な回路構成によりスクロ
ール機能を有する平板型表示装置を実現することであ
る。
【０００８】
【課題を解決するための手段】このような目的を達成す
るこの発明の平板型表示装置の構成は、表示パネル上に
表示されるべき表示データをシリアルのデータとして出
力し、前記表示パネル上の表示位置と前記シリアルデー
タの送出タイミングとの対応関係により決定されるタイ
ミングパルスを出力する表示データ制御回路と、前記シ
リアルデータと前記タイミングパルスとを受け、このタ
イミングパルスのタイミングで前記シリアルデータをラ
ッチし、このラッチされたデータを前記表示パネルに対
してパラレルに送出する表示データドライブ回路と、を
有して、前記表示データが前記表示パネル上に表示され
る平板型表示装置において、前記表示データ制御回路
は、前記シリアルデータの送出速度に対応した所定の周
期を有する第１のクロックを受けこの第１のクロックを
カウントすることにより第１のアドレスを生成する第１
のアドレスカウンタ回路と、前記表示パネル上の表示の
スクロール速度に対応して前記第１のクロックの周期よ
りも長い周期を有する第２のクロックを受けこの第２の
クロックをカウントすることにより第２のアドレスを生
成する第２のアドレスカウンタ回路と、前記表示データ
を記憶するメモリと、を具備し、前記第１のアドレスに
従って前記メモリから前記表示データを読出すことによ
り前記シリアルデータとして送出されるデータが固定的
タイミングで決定され、前記第１のアドレスと第２のア
ドレスとの一致したタイミングで前記タイミングパルス
を発生することにより前記タイミングパルスが前記固定
的タイミングに対して順に変化するタイミングで生成さ
れ、このタイミングに応じて前記表示データが前記平板
パネル上にスクロールしつつ表示されるものである。
るこの発明の平板型表示装置の構成は、表示パネル上に
表示されるべき表示データをシリアルのデータとして出
力し、前記表示パネル上の表示位置と前記シリアルデー
タの送出タイミングとの対応関係により決定されるタイ
ミングパルスを出力する表示データ制御回路と、前記シ
リアルデータと前記タイミングパルスとを受け、このタ
イミングパルスのタイミングで前記シリアルデータをラ
ッチし、このラッチされたデータを前記表示パネルに対
してパラレルに送出する表示データドライブ回路と、を
有して、前記表示データが前記表示パネル上に表示され
る平板型表示装置において、前記表示データ制御回路
は、前記シリアルデータの送出速度に対応した所定の周
期を有する第１のクロックを受けこの第１のクロックを
カウントすることにより第１のアドレスを生成する第１
のアドレスカウンタ回路と、前記表示パネル上の表示の
スクロール速度に対応して前記第１のクロックの周期よ
りも長い周期を有する第２のクロックを受けこの第２の
クロックをカウントすることにより第２のアドレスを生
成する第２のアドレスカウンタ回路と、前記表示データ
を記憶するメモリと、を具備し、前記第１のアドレスに
従って前記メモリから前記表示データを読出すことによ
り前記シリアルデータとして送出されるデータが固定的
タイミングで決定され、前記第１のアドレスと第２のア
ドレスとの一致したタイミングで前記タイミングパルス
を発生することにより前記タイミングパルスが前記固定
的タイミングに対して順に変化するタイミングで生成さ
れ、このタイミングに応じて前記表示データが前記平板
パネル上にスクロールしつつ表示されるものである。
【０００９】
【作用】このような構成のこの発明の平板型表示装置で
は、スクロール中であってもシリアルデータとして送出
されるデータは、第１のアドレスに従って固定的タイミ
ングで決定される。そこで、ビット数の多いメモリアド
レスを処理・操作する必要がなくなり、従来は必要とさ
れたメモリアドレス生成回路が不要となる。もっとも、
その代わりに、タイミングパルスは順に変化するタイミ
ングで生成されることとなるが、そのための回路として
は従来第１のアドレスを固定値と比較していた一致検出
回路をそのまま用いることができ、単に第１のアドレス
を第２のアドレスと比較する程度で済む。
は、スクロール中であってもシリアルデータとして送出
されるデータは、第１のアドレスに従って固定的タイミ
ングで決定される。そこで、ビット数の多いメモリアド
レスを処理・操作する必要がなくなり、従来は必要とさ
れたメモリアドレス生成回路が不要となる。もっとも、
その代わりに、タイミングパルスは順に変化するタイミ
ングで生成されることとなるが、そのための回路として
は従来第１のアドレスを固定値と比較していた一致検出
回路をそのまま用いることができ、単に第１のアドレス
を第２のアドレスと比較する程度で済む。
【００１０】このようにしても、従来の走査型の表示装
置とは異なり平板型表示装置では、一般にマトリックス
駆動方式に対応して表示データドライブ回路がラッチを
有することから、表示データが失われる等の不都合はな
い。したがって、この発明の平板型表示装置は、スクロ
ール機能を維持することができ、しかも表示データ制御
回路の回路構成が従来の回路よりも簡易な構成のもので
済む。
置とは異なり平板型表示装置では、一般にマトリックス
駆動方式に対応して表示データドライブ回路がラッチを
有することから、表示データが失われる等の不都合はな
い。したがって、この発明の平板型表示装置は、スクロ
ール機能を維持することができ、しかも表示データ制御
回路の回路構成が従来の回路よりも簡易な構成のもので
済む。
【００１１】
【実施例】以下、この発明の構成の平板型表示装置の一
実施例としての液晶表示装置について、図１のブロック
図を参照しながら説明する。ここで、１は８行×８０列
のマトリックス状に配置された液晶セルを有する液晶パ
ネル、１０は液晶パネル１の表示対象行を順次選択して
時分割制御する表示ライン制御回路、１１は選択された
表示対象行に所定の電圧を印加する表示ラインドライバ
である。３０，４０，５０，６０は表示データドライバ
であり、従来例で詳述したが、これらはシリアルデータ
ＡをタイミングパルスＢのタイミングでラッチして液晶
パネル１に送出する。
実施例としての液晶表示装置について、図１のブロック
図を参照しながら説明する。ここで、１は８行×８０列
のマトリックス状に配置された液晶セルを有する液晶パ
ネル、１０は液晶パネル１の表示対象行を順次選択して
時分割制御する表示ライン制御回路、１１は選択された
表示対象行に所定の電圧を印加する表示ラインドライバ
である。３０，４０，５０，６０は表示データドライバ
であり、従来例で詳述したが、これらはシリアルデータ
ＡをタイミングパルスＢのタイミングでラッチして液晶
パネル１に送出する。
【００１２】さらに、２００は表示データ制御回路であ
る。この表示データ制御回路２００は、以下に詳述する
水平アドレスカウンタ回路２１と、スクロールアドレス
カウンタ回路２４と、表示データＲＡＭ２６と、データ
変換回路２７と、一致検出回路２３とを有する。水平ア
ドレスカウンタ回路２１は、表示タイミング決定の基準
となるクロックＤＣＬＫをカウントし、液晶パネルが８
０列であることに対応して“０”から“７９”までのカ
ウントを繰り返し、このカウント値（第１のカウント
値）を水平アドレスＣとして出力する。これにより、水
平アドレスＣはその値が固定的タイミングで繰り返され
る。
る。この表示データ制御回路２００は、以下に詳述する
水平アドレスカウンタ回路２１と、スクロールアドレス
カウンタ回路２４と、表示データＲＡＭ２６と、データ
変換回路２７と、一致検出回路２３とを有する。水平ア
ドレスカウンタ回路２１は、表示タイミング決定の基準
となるクロックＤＣＬＫをカウントし、液晶パネルが８
０列であることに対応して“０”から“７９”までのカ
ウントを繰り返し、このカウント値（第１のカウント
値）を水平アドレスＣとして出力する。これにより、水
平アドレスＣはその値が固定的タイミングで繰り返され
る。
【００１３】スクロールアドレスカウンタ回路２４は、
スクロールの送り速度に対応した周期のクロックＳＣＬ
Ｋをカウントし、このカウント値（第２のカウント値）
をスクロールアドレスＤとして出力する。スクロールに
対応したクロックＳＣＬＫの周期はクロックＤＣＬＫよ
りも長く通常はその整数倍の周期を有している。そこ
で、このスクロールアドレスＤの値は時間の経過に伴っ
てゆっくり増加する。
スクロールの送り速度に対応した周期のクロックＳＣＬ
Ｋをカウントし、このカウント値（第２のカウント値）
をスクロールアドレスＤとして出力する。スクロールに
対応したクロックＳＣＬＫの周期はクロックＤＣＬＫよ
りも長く通常はその整数倍の周期を有している。そこ
で、このスクロールアドレスＤの値は時間の経過に伴っ
てゆっくり増加する。
【００１４】表示データＲＡＭ２６は、これへの書込み
についての説明は割愛するが、液晶パネル１上に表示さ
れるべき表示データを書き込まれて記憶しており、水平
アドレスＣによりアドレスが指定されて読出し対象の表
示データを出力する。この水平アドレスＣが固定的タイ
ミングで繰り返されることから、読み出される表示デー
タも固定的タイミングで繰り返される。このように、表
示データの読出しが固定的タイミングなので、メモリア
ドレス生成は不要である。
についての説明は割愛するが、液晶パネル１上に表示さ
れるべき表示データを書き込まれて記憶しており、水平
アドレスＣによりアドレスが指定されて読出し対象の表
示データを出力する。この水平アドレスＣが固定的タイ
ミングで繰り返されることから、読み出される表示デー
タも固定的タイミングで繰り返される。このように、表
示データの読出しが固定的タイミングなので、メモリア
ドレス生成は不要である。
【００１５】データ変換回路２７は、キャラクタジェネ
レータやパラレルロードシリアルアウトのシフトレジス
タ等から構成され、表示データＲＡＭ２６から読み出さ
れたパラレルの表示データをシリアルに変換し、これを
シリアルデータＡとして送出する。このシリアルデータ
Ａは表示データドライバ３０，４０，５０，６０に順に
送出されてラッチされる。
レータやパラレルロードシリアルアウトのシフトレジス
タ等から構成され、表示データＲＡＭ２６から読み出さ
れたパラレルの表示データをシリアルに変換し、これを
シリアルデータＡとして送出する。このシリアルデータ
Ａは表示データドライバ３０，４０，５０，６０に順に
送出されてラッチされる。
【００１６】一致検出回路２３は、水平アドレスＣとス
クロールアドレスＤとを受け、これらの一致を検出し、
そのタイミングでタイミングパルスＢを出力する。水平
アドレスＣが固定的タイミングであるのに対し、スクロ
ール中はスクロールアドレスＤが漸増することから、タ
イミングパルスＢの発生タイミングはシリアルデータＡ
に対して少しづつ遅れていく。そこで、シリアルデータ
Ａの送出タイミングが一定であっても、タイミングパル
スＢが変化することから、シリアルデータＡのラッチさ
れる位置が徐々にずれることとなる。これに連れて、液
晶パネル１上で、表示データの表示位置が穏やかに順次
変化して、表示がスクロールする。
クロールアドレスＤとを受け、これらの一致を検出し、
そのタイミングでタイミングパルスＢを出力する。水平
アドレスＣが固定的タイミングであるのに対し、スクロ
ール中はスクロールアドレスＤが漸増することから、タ
イミングパルスＢの発生タイミングはシリアルデータＡ
に対して少しづつ遅れていく。そこで、シリアルデータ
Ａの送出タイミングが一定であっても、タイミングパル
スＢが変化することから、シリアルデータＡのラッチさ
れる位置が徐々にずれることとなる。これに連れて、液
晶パネル１上で、表示データの表示位置が穏やかに順次
変化して、表示がスクロールする。
【００１７】以上の説明は、簡単のために、表示ライン
制御回路が選択して表示ラインドライバ１１がドライブ
する表示対象行についてのみ行ったが、通常はクロック
ＳＣＬＫの周期よりも短い周期で液晶パネルの全ライン
についての時分割制御が繰り返しなされるので、液晶パ
ネル１上の全表示データがスクロール表示される。な
お、逆向きのスクロールを行うにはスクロールアドレス
カウンタ回路２４でカウントダウンを行えばよい。ま
た、スクロールを行わない場合には、クロックＳＣＬＫ
を停止するなり、スクロールアドレスカウンタ回路２４
の動作を停止するなりするだけでよい。さらに、表示デ
ータドライバの個数は任意であってよく、液晶パネルの
行数や列数が任意のものにも本発明は適用可能である。
また、液晶パネルと同様のマトリックス駆動方式を採用
するプラズマディスプレイ装置やＥＬ表示装置等の平板
型表示装置にも適用が可能である。
制御回路が選択して表示ラインドライバ１１がドライブ
する表示対象行についてのみ行ったが、通常はクロック
ＳＣＬＫの周期よりも短い周期で液晶パネルの全ライン
についての時分割制御が繰り返しなされるので、液晶パ
ネル１上の全表示データがスクロール表示される。な
お、逆向きのスクロールを行うにはスクロールアドレス
カウンタ回路２４でカウントダウンを行えばよい。ま
た、スクロールを行わない場合には、クロックＳＣＬＫ
を停止するなり、スクロールアドレスカウンタ回路２４
の動作を停止するなりするだけでよい。さらに、表示デ
ータドライバの個数は任意であってよく、液晶パネルの
行数や列数が任意のものにも本発明は適用可能である。
また、液晶パネルと同様のマトリックス駆動方式を採用
するプラズマディスプレイ装置やＥＬ表示装置等の平板
型表示装置にも適用が可能である。
【００１８】
【発明の効果】以上の説明から理解できるように、この
発明の平板型表示装置にあっては、表示データドライバ
のラッチタイミングを示すタイミングパルスを変化させ
ることにより、表示データの読出しタイミングが固定的
タイミングで済む構成を採用する。これにより表示デー
タの読出しのためのメモリアドレスをスクロールに対応
して生成するという複雑な回路が不要となる。その結
果、平板型表示装置のスクロール機能を簡易な回路構成
によって実現することができるという効果がある。
発明の平板型表示装置にあっては、表示データドライバ
のラッチタイミングを示すタイミングパルスを変化させ
ることにより、表示データの読出しタイミングが固定的
タイミングで済む構成を採用する。これにより表示デー
タの読出しのためのメモリアドレスをスクロールに対応
して生成するという複雑な回路が不要となる。その結
果、平板型表示装置のスクロール機能を簡易な回路構成
によって実現することができるという効果がある。
【図１】図１は、この発明の構成の平板型表示装置の一
実施例のブロック図である。
実施例のブロック図である。
【図２】図２は、従来の平板型表示装置のブロック図で
ある。
ある。
１ 液晶パネル １０ 表示ライン制御回路 １１ 表示ラインドライバ ２０ 表示データ制御回路 ３０，４０，５０，６０ 表示データドライバ ２１ 水平アドレスカウンタ回路 ２２ 固定値 ２３ 一致検出回路 ２４ スクロールアドレスカウンタ回路２４ ２５ メモリアドレス生成回路 ２６ 表示データＲＡＭ２６ ２７ データ変換回路 ２００ 表示データ制御回路
Claims (1)
- 【請求項１】表示パネル上に表示されるべき表示データ
をシリアルのデータとして出力し前記表示パネル上の表
示位置と前記シリアルデータの送出タイミングとの対応
関係により決定されるタイミングパルスを出力する表示
データ制御回路と、前記シリアルデータと前記タイミン
グパルスとを受けこのタイミングパルスのタイミングで
前記シリアルデータをラッチしこのラッチされたデータ
を前記表示パネルに対してパラレルに送出する表示デー
タドライブ回路と、を有して、前記表示データが前記表
示パネル上に表示される平板型表示装置において、 前記表示データ制御回路は、前記シリアルデータの送出
速度に対応した所定の周期を有する第１のクロックを受
けこの第１のクロックをカウントすることにより第１の
アドレスを生成する第１のアドレスカウンタ回路と、前
記表示パネル上の表示のスクロール速度に対応して前記
第１のクロックの周期よりも長い周期を有する第２のク
ロックを受けこの第２のクロックをカウントすることに
より第２のアドレスを生成する第２のアドレスカウンタ
回路と、前記表示データを記憶するメモリと、を具備
し、前記第１のアドレスに従って前記メモリから前記表
示データを読出すことにより前記シリアルデータとして
送出されるデータが第１のタイミングで決定され、前記
第１のアドレスと第２のアドレスとの一致した第２のタ
イミングで前記タイミングパルスを発生することにより
前記タイミングパルスが前記第１のタイミングに対して
順に変化するタイミングで生成され、このタイミングに
応じて前記表示データが前記平板パネル上にスクロール
しつつ表示されることを特徴とする平板型表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27240892A JP2785092B2 (ja) | 1992-09-16 | 1992-09-16 | 平板型表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27240892A JP2785092B2 (ja) | 1992-09-16 | 1992-09-16 | 平板型表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0695615A JPH0695615A (ja) | 1994-04-08 |
| JP2785092B2 true JP2785092B2 (ja) | 1998-08-13 |
Family
ID=17513490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27240892A Expired - Fee Related JP2785092B2 (ja) | 1992-09-16 | 1992-09-16 | 平板型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2785092B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7398998B2 (en) * | 2003-07-25 | 2008-07-15 | Key Safety Systems, Inc | Wire, wire rope or cable assemblies for seat belt component |
| JP4148170B2 (ja) | 2004-03-23 | 2008-09-10 | セイコーエプソン株式会社 | 表示ドライバ及び電子機器 |
-
1992
- 1992-09-16 JP JP27240892A patent/JP2785092B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0695615A (ja) | 1994-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008068B1 (ko) | 표시 데이타의 변환 방법 및 그 장치 | |
| US4737782A (en) | Liquid crystal display drive circuit with variable sequence of backplate scanning and variable duty factor | |
| US10679546B2 (en) | Timing controller, display apparatus having the same and signal processing method thereof | |
| KR950019828A (ko) | 표시제어장치 | |
| JP2004062210A (ja) | 液晶表示装置及びその駆動方法 | |
| JP3310082B2 (ja) | 液晶表示装置および液晶一体型タブレットにおける座標検出方法 | |
| US5633659A (en) | Display unit having a coordinate input mechanism | |
| KR19980024406A (ko) | 액정 디스플레이 구동기 | |
| JP2785092B2 (ja) | 平板型表示装置 | |
| US6628254B1 (en) | Display device and interface circuit for the display device | |
| JP2003216106A (ja) | 電気光学素子の駆動方法、電気光学素子の駆動回路、電気光学装置および電子機器 | |
| JP2625220B2 (ja) | 画像表示装置 | |
| JP2619368B2 (ja) | プラズマデイスプレイ装置 | |
| KR100385953B1 (ko) | 프레임 메모리를 내장하는 ｔｆｔ-ｌｃｄ의 구동 ｉｃ 및구동 ｉｃ에서의 데이터 동기 방법 | |
| TWI758600B (zh) | 顯示面板及顯示面板驅動方法 | |
| JP2977627B2 (ja) | ガス放電パネルの駆動装置 | |
| JP2740359B2 (ja) | 表示制御装置 | |
| JP3067068B2 (ja) | 液晶駆動装置 | |
| JP2576912Y2 (ja) | 固定パターン表示制御装置 | |
| JP2619367B2 (ja) | プラズマデイスプレイ装置 | |
| JPH01116693A (ja) | ドットマトリックス表示装置 | |
| JP3263645B2 (ja) | 表示用マイクロコンピュータ | |
| JPH08123356A (ja) | 表示装置 | |
| SU1401512A1 (ru) | Устройство дл отображени информации | |
| JPH0418595A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |