JP2003216106A - 電気光学素子の駆動方法、電気光学素子の駆動回路、電気光学装置および電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 画素の書込速度を緩和する。 【解決手段】 電気光学素子を奇数行と偶数行との２グ
ループに分類し、１フレームを、電気光学素子の階調を
指示する４ビットの階調データのうち、最下位ビットの
重みに対応する期間のサブフレームの１５個に分割し、
電気光学素子をオンまたはオフさせる期間の単位である
サブフィールドを、奇数行および偶数行グループの各々
に対応させ、かつ、階調データの各ビットに対して割り
当てるとともに、その期間長を、割り当てたビットの重
みに相当するようにサブフレームを単位として規定し、
さらに、奇数行および偶数行グループの各々に割り当て
たサブフィールドの先頭期間同士が、互いに異なるサブ
フレームに属するように配置させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、１フレームに占め
る電気光学素子のオンまたはオフ期間を制御することに
よって、当該電気光学素子に階調表示させる電気光学素
子の駆動方法、駆動回路、電気光学装置および電子機器
に関する。

【０００２】従来より、行方向および列方向にわたって
マトリクス状に配列する電気光学素子（ＥＬ素子、液晶
素子など）に対して階調表示させる方法としては、１フ
レームにつき１回だけ垂直走査して、階調に応じた電圧
を電気光学素子の各々に印加する方法が知られている。
このような方法では、階調に応じたアナログ電圧を取り
扱うこととの関係上、配線容量・抵抗等の影響を受け
て、表示品位が低下する、といった欠点があったので、
近年では、１フレームを、電気光学素子の階調を指示す
る階調データの各ビットに応じたサブフィールドに分割
するとともに、電気光学素子を、各サブフィールドにお
いて対応ビットにしたがってオンまたはオフさせること
によって、１フレームに占めるオン期間またはオフ期間
の割合を段階的に制御する駆動方法（サブフィールド駆
動方法）が提案されている。

【０００３】

【発明が解決しようとする課題】しかしながら、上記サ
ブフィールド駆動方法では、画素に対してオンまたはオ
フを指示する信号の書き込み回数が、１フレームにおい
て１回だけであった通常の駆動と比較すると、サブフィ
ールドの分割数にまで増えるので、１回の書き込みは、
逆に短時間で済まさせなければならず、このため、書込
動作が高速となって、低消費電力化、多階調化、高解像
度化が困難である、といった問題があった。上記問題を
解決すべく、本発明の目的は、サブフィールド毎に電気
光学素子をオンまたはオフさせる駆動において、高速な
書込動作を必要としない電気光学素子の駆動方法、駆動
回路および電気光学装置を提供することにある。

【０００４】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係る電気光学素子の駆動方法は、行方向お
よび列方向にわたってマトリクス状に配列するととも
に、行が選択されたときのデータ信号にしたがってオン
またはオフして、フレーム期間のうちオンまたはオフ期
間の割合に応じて階調表示する電気光学素子の駆動方法
であって、前記電気光学素子を行毎に２以上のグループ
に分類し、前記フレーム期間を、前記電気光学素子の階
調を指示する階調データの最下位ビットの重みに対応す
る期間のサブフレームに分割し、前記電気光学素子をオ
ンまたはオフさせる期間の単位であるサブフィールド
を、前記２以上のグループの各々に対応させ、かつ、前
記階調データの各ビットに対して割り当てるとともに、
その期間長を、割り当てたビットの重みに相当するよう
に前記サブフレームを単位として規定し、前記２以上の
グループの各々に割り当てたサブフィールドの先頭期間
同士が、互いに異なるサブフレームに属するように配置
させた上で、一のサブフレームが、割り当てられたサブ
フィールドの先頭期間を含むとき、当該サブフレームで
は、当該サブフィールドに対応したグループに属する行
を順番に選択する行選択ステップと、選択された行に位
置する電気光学素子を、当該電気光学素子に対応する階
調データのうち、当該サブフィールドに対応するビット
にしたがってオンまたはオフさせる列選択ステップとを
備えることを特徴とする。この方法によれば、サブフィ
ールドに対応して電気光学素子をオンまたはオフさせる
場合に、すべての走査線を選択する必要はなく、２以上
のグループに分類したいずれか一のグループに属する走
査線だけを選択すれば良いので、高速な書込動作を必要
とさせないで済む。

【０００５】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。

【０００６】＜第１実施形態＞まず、本発明の第１実施
形態に係る電気光学装置について説明する。図１は、こ
の電気光学装置の全体構成を示すブロック図である。こ
の図に示されるように、電気光学装置１００は、走査線
１４１０とデータ線１４２０との交差に対応して画素１
４００がマトリクス状に配列する表示パネル１４０を含
む。

【０００７】この画素１４００については、詳細につい
ては後述するが、対応する１本の走査線１４１０が選択
されたとき、対応するデータ線１４２０に供給されたデ
ータ信号（ビット）の書き込みに応じてオンまたはオフ
状態となり、その後、当該走査線１４１０が非選択とな
っても、書き込みによるオンまたはオフ状態が継続する
保持型素子である。このため、画素１４００は、瞬間的
にみれば、オンまたはオフのいずれか一方の状態しか取
りえないが、本実施形態では、当該画素１４００に対し
て、１フレームの期間のうち、オン状態による点灯期間
（またはオフ状態による消灯期間）の割合を制御するこ
とによって、階調を表示させる。

【０００８】このような階調表示のために、画素１４０
０をオンまたはオフさせる期間の単位としてサブフィー
ルドなる概念を用いる。詳細には、このサブフィールド
は、画素の階調を規定する階調データの各ビットに対応
し、かつ、対応ビットの重みに応じた期間長となるよう
に、１フレームを分割した個々の期間をいう。そして、
最上位ビットに対応するサブフィールドでは、着目画素
１４００に対応する階調データの最上位ビットにしたが
ってオン状態またはオフ状態とさせる。同様にして、２
位ビットから最下位ビットまでに対応するサブフィール
ドの各々では、着目画素１４００に対応する階調データ
のうち、２位ビットから最下位ビットまでの対応するビ
ットにしたがってオン状態またはオフ状態とさせる。

【０００９】例えば、４ビットからなる階調データによ
って１６階調を指示する場合、１フレームは、図１４に
示されるように、階調データの４ビットに各々に対応す
るサブフィールドｓｆ４、ｓｆ３、ｓｆ２、ｓｆ１に分
割されるとともに、その各期間長が階調データの最上位
ビットＤ４、２位ビットＤ３、３位ビットＤ２、最下位
ビットＤ１の重みに対応するように、それぞれ８：４：
２：１の割合となるように設定される。そして、サブフ
ィールドｓｆ４、ｓｆ３、ｓｆ２、ｓｆ１の各々では、
着目画素１４００に対応する階調データのうち、ビット
Ｄ４、Ｄ３、Ｄ２、Ｄ１にしたがって当該画素１４００
をオン状態またはオフ状態とさせる。詳細には、対応ビ
ットが「１」であるときにオン状態とさせ、ビットが
「０」であるときにオフ状態とさせる。これによって、
オン状態となる期間は、階調データにしたがって０／１
５から１５／１５までの１６段階にて制御されるので、
１フレームを基本単位として１６階調を表示することが
可能となる。

【００１０】しかしながら、各サブフィールドを、すべ
ての画素１４００について共用させると、１行分の画素
１４００が互いに１本の走査線１４１０によって選択／
非選択が規定される関係上、すべての走査線１４１０を
順番に選択するとともに、対応するビットを書き込む動
作を、１サブフレームのうちに完了する必要がある。例
えば、上述したように４ビットからなる階調データによ
って１６階調を指示する場合に、サブフィールドｓｆ
４、ｓｆ３、ｓｆ２、ｓｆ１を、図１５に示されるよう
に割り当てたとき、各サブフィールドの先頭期間が含ま
れるＮｏ．１、９、１３、１５のサブフレームにおい
て、すべての走査線１４１０を順番に選択するととも
に、選択した走査線１４１０に位置する画素１４００
に、対応するビットを書き込む動作を完了させる必要が
ある。したがって、仮に、１サブフレームにおいて走査
線１４１０の選択可能本数の上限が１２０本であったと
すると、これ以上、高解像化のために走査線数を増加さ
せたり、多階調化のためにサブフィールドｓｆ１の期間
をより短く設定したりすると、書き込み不足が発生し
て、所望の階調表示が不可能となる。

【００１１】そこで、本発明では、走査線１４１０を
（すなわち、行）を２以上のグループに分類して、これ
らグループの各々にサブフィールドを割り当てるととも
に、各グループに割り当てたサブフィールドの先頭期間
同士が互いに重ならないように配列させる。例えば、第
１実施形態では、４ビットからなる階調データによって
１６階調を指示する場合に、走査線１４１０を奇数行お
よび偶数行の２グループに分け、各グループの各々に対
して、図２に示されるように、サブフィールドを割り当
てるとともに、各グループに割り当てたサブフィールド
の先頭期間同士が互いに重ならないように配列させてい
る。ここで、便宜的に、サブフレームという概念を用い
る。詳細には、このサブフレームとは、１フレームを、
最下位ビットに対応するサブフィールドｓｆ１の期間長
で均等に分割した期間をいい、例えば、階調データが４
ビットであれば、１フレームを１５個に均等分割した期
間をいう。

【００１２】図２では、１５個のサブフレームからなる
１フレームにおいて、奇数行には、各先頭期間がサブフ
レームＮｏ．１、９、１３、１５となるように、それぞ
れサブフィールドｓｆ４、ｓｆ３、ｓｆ２、ｓｆ１が割
り当てられる一方、偶数行には、各先頭期間がサブフレ
ームＮｏ．４、５、７、１１となるように、それぞれサ
ブフィールドｓｆ１、ｓｆ２、ｓｆ３、ｓｆ４が割り当
てられているので、奇数行グループに割り当てられたサ
ブフィールドと、偶数行グループに割り当てられたサブ
フィールドとは、互いに先頭期間同士が重ならない。

【００１３】このようなサブフィールドの割り当てによ
れば、例えばサブフレームＮｏ．１では、奇数行だけを
選択すれば済み、また、例えばサブフレームＮｏ．４で
は、偶数行だけを選択すれば済む。すなわち、本実施形
態において、Ｎｏ．１、４、５、７、９、１１、１３、
１５の各サブフレームでは、いずれかのグループに割り
当てられたサブフィールドの先頭期間となるので、当該
ビットに対応する書き込みを１サブフレームのうちに完
了する必要があるが、いずれのサブフレームにおいて選
択しなければならない走査線数（行数）は、従来の割り
当て（図１５参照）と比較するば半分で済む。このよう
に１サブフレームにおいて選択すべき走査線数が半分に
なると、単純に、駆動周波数（特に列側の周波数）を半
分にできるので、低消費電力化を図ることができる、行
方向の走査線数を２倍化できるので、高解像度化が容易
となる、または、１サブフレームの期間を半分にできる
ので、多階調化が容易となる、という効果のいずれかを
奏することが可能となる。

【００１４】次に、奇数行および偶数行の画素１４００
を、それぞれ割り当てられたサブフィールドにしたがっ
て駆動するための構成を詳述するために、説明を再び図
１に戻す。図１に示されるように、電気光学装置１００
は、表示パネル１４０のほか、コントローラ１１０、変
換回路１２０、スタートパルス出力回路１３０、奇数行
選択回路１５２、偶数行選択回路１５４および列選択回
路１６０とを備える。

【００１５】このうち、コントローラ１１０は、図示せ
ぬ上位装置から供給される垂直同期信号ＶＳ、水平同期
信号ＨＳおよびドットクロック信号ＤＣＬＫから、クロ
ック信号ＣＬＸ、ラッチ信号ＬＰ、フレーム開始パルス
Ｆｓ、サブフレーム開始パルスＳｓ、および、クロック
信号ＣＬＹを生成する。変換回路１２０は、詳細につい
ては後述するが、上位装置から、垂直同期信号ＶＳ、水
平同期信号ＨＳおよびドットクロック信号ＤＣＬＫに同
期して供給され、画素毎に階調を指示する階調データの
４ビットのうち、選択した行に割り当てたサブフィール
ドに対応するビットを抜き出して、データ信号（ビッ
ト）Ｄｓとして出力する。

【００１６】スタートパルス出力回路１３０は、図５に
示されるように、１フレームの最初を規定するフレーム
開始パルスＦｓと、１サブフレームの最初を規定するサ
ブフレーム開始パルスＳｓとから、奇数行に割り当てら
れたサブフィールドの開始を規定するスタートパルスＤ
Ｙ１と、偶数行に割り当てられたサブフィールドの開始
を規定するスタートパルスＤＹ２とを出力する。具体的
には、スタートパルス出力回路１３０は、フレーム開始
パルスＦｓでリセットするとともに、サブフレーム開始
パルスＳｓをアップカウントしたカウント結果が
「０」、「８」、「１２」、「１４」であれば（すなわ
ち、Ｎｏ．１、９、１３、１５のサブフレームであれ
ば）、サブフレーム開始パルスＳｓをそのままスタート
パルスＤＹ１として出力する一方、当該カウント結果が
「３」、「４」、「６」、「１０」であれば（すなわ
ち、Ｎｏ．４、５、７、１１のサブフレームであれ
ば）、サブフレーム開始パルスＳｓをそのままスタート
パルスＤＹ２として出力する。

【００１７】表示パネル１４０は、互いに交差するよう
に設けられた１２０本の走査線１４１０と１６０本のデ
ータ線１４２０との各交差部分に、画素１４００がそれ
ぞれ配列する有機ＥＬ（Electro Luminescence）装置で
ある。奇数行選択回路１５２は、１２０本の走査線のう
ち、奇数行たる１行目、３行目、５行目、…、１１９行
目の走査線１４１０の各々に対し、それぞれ順番に、走
査信号Ｙ１、Ｙ３、Ｙ５、…、Ｙ１１９を供給する。偶
数行選択回路１５４は、偶数行たる２行目、４行目、６
行目、…、１２０行目の走査線１４１０の各々に対し、
それぞれ順番に、走査信号Ｙ２、Ｙ４、Ｙ６、…、Ｙ１
２０を供給する。列選択回路１６０は、変換回路１２０
によって出力されたデータ信号Ｄｓの１行分を順番にラ
ッチして、１列目から１６０列目までのデータ線１４２
０の各々に、データ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ１６
０として一斉に供給する。なお、奇数行選択回路１５
２、偶数行選択回路１５４および列選択回路１６０につ
いては、次に説明する画素１４００の後に、詳述する。

【００１８】＜画素の構成＞次に、上述した画素１４０
０の詳細について説明する。図３は、互いに隣接するｉ
行目および（ｉ＋１）行目の走査線１４１０と、互いに
隣接するｊ列目および（ｊ＋１）列目のデータ線１４２
０との交差部分に対応して設けられた計４画素の構成を
示す回路図である。ここで、ｉは、走査線１４１０を一
般的に説明するために用いる記号であり、同様に、ｊ
は、データ線１４２０を一般的に説明するために用いる
記号である。

【００１９】図３に示されるように、各画素１４００
は、薄膜トランジスタ（Thin Film Transistor、以下
「ＴＦＴ」と省略する）１４３２、１４３４とＥＬ素子
１４５０とをそれぞれ有する。便宜上、ｉ行目の走査線
１４１０とｊ列目のデータ線１４２０との交差対応して
ｉ行ｊ列に位置する画素１４００に着目すると、当該画
素１４００のＴＦＴ１４３２は、ｊ列目のデータ線１４
２０とＴＦＴ１４３４のゲートｇとの間に介挿されてい
る。ＴＦＴ１４３２のゲートは、ｉ行目の走査線１４１
０に接続されているので、当該ＴＦＴ１４３２は、走査
信号ＹｉがＨレベルになるとオンするスイッチ、すなわ
ち、データ線１４２０をＴＦＴ１４３４のゲートｇに接
続するスイッチとして機能する。また、ＴＦＴ１４３４
のゲートｇ（ＴＦＴ１４３２のドレイン）には、容量１
４４０が寄生している。なお、本実施形態では、容量１
４４０として、ＴＦＴ１４３４の寄生容量を用いている
が、ＴＦＴ１４３４のゲートｇと一定電位の給電線（例
えば接地線）との間にコンデンサを別途設けて、該コン
デンサを容量１４４０として用いても良い。

【００２０】ＥＬ素子１４５０は、電源電圧Ｖｄｄの給
電線とＴＦＴ１４３４のドレインとの間にて順方向に介
挿されている。詳細には、ＥＬ素子１４５０の陽極は電
源電圧Ｖｄｄの給電線に接続される一方、ＥＬ素子１４
５０の陰極はＴＦＴ１４３４のドレインに接続されてい
る。また、ＴＦＴ１４３４のソースは、基準電圧Ｇｎｄ
に接地されている。ここで、ＥＬ素子１４５０は、共通
電極たる陽極と画素電極たる陰極との間に発光（ＥＬ）
層を挟持した構成であるが、詳細については本件と直接
関係しないので、その説明を省略する。

【００２１】この構成において、走査信号ＹｉがＨレベ
ルになったとき、ＴＦＴ１４３２がオンするので、ＴＦ
Ｔ１４３４のゲートｇは、ｊ列目のデータ線１４２０に
印加されたデータ信号（ビット）Ｘｊの論理レベルにな
るとともに、当該電圧に応じた電荷が容量１４４０に蓄
積される。このため、走査信号ＹｉがＨレベルになった
ときのデータ信号ＸｊがＨレベルであると、さらに、Ｔ
ＦＴ１４３４がオンするので、電源電圧Ｖｄｄが印加さ
れる結果、ＥＬ素子１４５０はオン状態となって当該電
圧に応じた輝度で発光する一方、このときのデータ信号
ＸｊがＬレベルであれば、ＴＦＴ１４３４はオフするの
で、電圧が印加されない結果、ＥＬ素子１４５０はオフ
状態となって消灯状態となる。次に、走査信号ＹｉがＬ
レベルになると、ＴＦＴ１４３２はオフするが、ＴＦＴ
１４３４のゲートｇは、容量１４４０によって、ＴＦＴ
１４３２がオフする直前のデータ信号Ｘｊの論理レベル
に保持されている。したがって、走査信号ＹｉがＨレベ
ルからＬレベルに遷移しても、ＴＦＴ１４３４のオンま
たはオフ状態は変化しないので、ＥＬ素子１４５０の点
灯または消灯状態が維持される。

【００２２】＜奇数行選択回路＞次に、上述した奇数行
選択回路１５２の詳細について説明する。図４は、奇数
行選択回路の構成を示すブロック図である。この図に示
されるように、奇数行選択回路１５２は、一種のシフト
レジスタであり、走査線１４１０のうち、奇数行にそれ
ぞれ対応した転送回路１５１５を備える。詳細には、奇
数ｉ行目の転送回路１５１５は、入力信号を、クロック
信号ＣＬＹの立ち上がり直前のレベルにラッチして、当
該ラッチ信号を、ｉ行目の走査線１４１０に走査信号Ｙ
ｉとして供給するとともに、次段たる（ｉ＋２）行目の
転送回路１５１５への入力信号として供給する。ただ
し、先頭１行目の転送回路１５１５の入力信号はスター
トパルスＤＹ１である。ここで、クロック信号ＣＬＹ
は、１水平走査期間（１Ｈ）の逆数で示される周波数を
有し、後者のスタートパルスＤＹ１は、上述したよう
に、奇数行に割り当てられたサブフィールドの開始を規
定する。

【００２３】このような構成において、いずれかのサブ
フィールドの開始時にスタートパルスＤＹ１が供給され
ると、図５に示されるように、当該スタートパルスＤＹ
１は、クロック信号ＣＬＹの立ち上がり毎に順次シフト
されるとともに、当該シフトされた信号が、それぞれ
１、３、５、…、１１９行目の走査線１４１０の各々
に、それぞれ走査信号Ｙ１、Ｙ３、Ｙ５、…、Ｙ１１９
として出力される。このため、走査信号Ｙ１、Ｙ３、Ｙ
５、…、Ｙ１１９は、スタートパルスＤＹ１がＨレベル
になって初めてクロック信号ＣＬＹが立ち上がったタイ
ミングから、１水平走査期間（１Ｈ）だけ順番にＨレベ
ルになる。

【００２４】なお、偶数行選択回路１５４についても、
図４の括弧書で示されるように、各転送回路１５１５が
偶数行に対応するとともに、先頭２行目の転送回路１５
１５の入力信号がスタートパルスＤＹ２となっている以
外、奇数行選択回路１５２と同様となっている。したが
って、偶数行選択回路１５４において、いずれかのサブ
フィールドの開始時にスタートパルスＤＹ２が供給され
ると、図５に示されるように、当該スタートパルスＤＹ
２は、クロック信号ＣＬＹの立ち上がり毎に順次シフト
されるとともに、当該シフトされた信号が、それぞれ
２、４、６、…、１２０行目の走査線１４１０の各々
に、それぞれ走査信号Ｙ２、Ｙ４、Ｙ６、…、Ｙ１２０
として出力される。

【００２５】＜変換回路＞次に、変換回路１２０につい
て説明する。図６は、変換回路１２０の構成を示すブロ
ック図である。この図に示されるように、変換回路１２
０は、フレームメモリ１２０２、書込回路１２０４、読
出回路１２０６およびデコーダ１２０８を含む。これら
のうち、フレームメモリ１２０２は、少なくとも表示パ
ネル１４０の解像度よりも多い記憶容量を有する画面表
示専用メモリであり、その記憶番地は、表示パネル１４
０の表示行に相当する行アドレスと、同じく表示列に相
当する列アドレスとによって指定され、各番地では、対
応する画素の階調データが記憶される。

【００２６】書込回路１２０４は、ドットクロック信号
ＤＣＬＫをアップカウントした結果を、上位装置から供
給されるとともに、ビットＤ４〜Ｄ１の４ビットからな
る階調データの書込アドレスＷａｄとして、フレームメ
モリ１２０２に供給する。詳細には、書込回路１２０４
は、書込アドレスＷａｄのうち、行アドレスについて
は、垂直同期信号ＶＳの入力によって「１」にセットす
るとともに、水平同期信号ＨＳの入力毎に「１」だけイ
ンクリメントする一方、列アドレスについては、水平同
期信号ＨＳの入力によって「１」にセットするととも
に、ドットクロック信号ＤＣＬＫが入力される毎に
「１」だけインクリメントして、フレームメモリ１２０
２に供給する。これにより、垂直同期信号ＶＳ、水平同
期信号ＨＳおよびドットクロック信号ＤＣＬＫに同期し
て供給される階調データは、これらの信号による当該垂
直走査および水平走査に同期して指定された書込アドレ
スＷａｄの番地に、順番に書き込まれることになる。

【００２７】読出回路１２０６は、フレーム開始パルス
Ｆｓおよびサブフレーム開始パルスＳｓから現時点にお
けるサブフレームＮｏ．を認識するとともに、ドットク
ロック信号ＣＬＸをアップカウントして、当該カウント
結果を、階調データの読出アドレスＲａｄとして、フレ
ームメモリ１２０２に供給する。詳細には、読出回路１
２０６は、認識したサブフレームＮｏ．が１、９、１
３、１５である場合、読出アドレスＲａｄのうち、行ア
ドレスについては、当該サブフレーム開始パルスＳｓの
入力によって「１」にセットする一方、サブフレームＮ
ｏ．が４、５、７、１１である場合、読出アドレスＲａ
ｄのうち、行アドレスについては、当該サブフレーム開
始パルスＳｓの入力によって「２」にセットして、それ
ぞれの場合において、ラッチ信号ＬＰの入力毎に「２」
だけインクリメントする一方、列アドレスについては、
ラッチ信号ＬＰの入力毎に「１」にセットするととも
に、ドットクロック信号ＣＬＸが入力される毎に「１」
だけインクリメントして、フレームメモリ１２０２に供
給する。これにより、奇数行に割り当てられたサブフィ
ールドの開始期間であるＮｏ．１、９、１３、１５の各
サブフレームでは、奇数行の階調データだけが、また、
偶数行に割り当てられたサブフィールドの開始期間であ
るＮｏ．４、５、７、１１の各サブフレームでは、偶数
行の階調データだけが、それぞれ表示メモリ１１０か
ら、上記書き込みとは無関係に、順番に読み出されるこ
ととなる。なお、読出回路１２０６は、Ｎｏ．１、４、
５、７、９、１１、１３、１５以外のサブフレームで
は、読出アドレスＲａｄを歩進しないので、階調データ
も読み出されない。

【００２８】デコーダ１２０８は、フレーム開始パルス
Ｆｓおよびサブフレーム開始パルスＳｓから現時点にお
けるサブフレームＮｏ．を認識するとともに、フレーム
メモリ１２０２から読み出された階調データの４ビット
のうち、サブフレームＮｏ．に必要なビットだけを抜き
出して、データ信号Ｄｓとして出力する。例えば、デコ
ーダ１２０８は、認識したサブフレームＮｏ．が「７」
であれば、（偶数行の）サブフィールドｓｆ３に対応す
る２位ビットＤ３だけを抜き出し、また、認識したサブ
フレームＮｏ．が「１３」であれば、（奇数行の）サブ
フィールドｓｆ２に対応する３位ビットＤ２だけを抜き
出す。

【００２９】なお、読出回路１２０６およびデコーダ１
２０８において、フレーム開始パルスＦｓおよびサブフ
レーム開始パルスＳｓから、現時点におけるサブフレー
ムＮｏ．を認識する方法は、上述したスタートパルス出
力回路１３０と同様に、フレーム開始パルスＦｓでリセ
ットするとともに、サブフレーム開始パルスＳｓをアッ
プカウントしたカウント結果を判断することによって可
能である。

【００３０】＜列選択回路＞次に、上述した列選択回路
１６０の詳細について説明する。図７は、列選択回路１
６０の構成を示すブロック図である。この図に示される
ように、列選択回路１６０は、データ線１４２０の各列
にそれぞれ対応して、転送回路１６１５と、レジスタ
（Ｒｅｇ）１６２０と、ラッチ回路（Ｌ）１６３０とを
有する。

【００３１】この列選択回路１６０には、コントローラ
１１０によって生成されたクロック信号ＣＬＸ、ラッチ
信号ＬＰと、変換回路１２０から供給されたデータ信号
Ｄｓとがそれぞれ供給されている。クロック信号ＣＬＸ
は、転送回路１６１５に対して入力信号を転送させるた
めの信号であり、ラッチ信号ＬＰは、１水平走査期間の
開始（終了）を規定するための信号である。

【００３２】ｊ列目の転送回路１６１５は、入力信号
を、クロック信号ＣＬＸの立ち上がり直前のレベルにラ
ッチして、当該ラッチ信号を、サンプリング制御信号Ｘ
ｓｊとして出力するとともに、次段たる（ｊ＋１）列目
の転送回路１６１５への入力信号として供給する。ただ
し、１列目の転送回路１６１５の入力信号は、ラッチ信
号ＬＰである。続いて、ｊ列目のレジスタ（Ｒｅｇ）１
６２０は、変換回路１２０によるデータ信号（ビット）
Ｄｓを、ｊ列目の転送回路１６１５から出力されるサン
プリング制御信号Ｘｓｊの立ち上がりにてサンプリング
して、保持する。さらに、ｊ列目のラッチ回路（Ｌ）１
６３０は、同じくｊ列目のレジスタ１６２０によって保
持されたデータ信号Ｄｓを、ラッチ信号ＬＰの立ち上が
りによってラッチして、ｊ列目のデータ線１４２０に対
しデータ信号Ｘｊとして出力する。

【００３３】図８は、列選択回路１６０の動作を説明す
るためのタイミングチャートである。１フレームのう
ち、Ｎｏ．１のサブフレームでは、サブフィールドｓｆ
４に対応する最上位ビットＤ４を奇数行に書き込むため
に、走査信号Ｙ１、Ｙ３、Ｙ５、…、Ｙ１１９が順番に
Ｈレベルとなるが、走査信号Ｙ１がＨレベルに遷移する
タイミングに先んじて、ラッチ信号ＬＰがＨレベルに立
ち上がる（ＬＰ−０）。一方、１行目であって１、２、
３、…、１６０列目の画素に対応した階調データのう
ち、当該サブフィールドｓｆ４に対応する最上位ビット
Ｄ４が変換回路１２０から順番にデータ信号Ｄｓとして
供給される。

【００３４】このうち、１行１列の画素に対応するデー
タ信号Ｄｓが供給されるタイミングにおいて、サンプリ
ング制御信号Ｘｓ１がＨレベルに立ち上がると、当該デ
ータ信号が、１列目のレジスタ１６２０（図８において
「１：Ｒｅｇ」と表記）によってサンプリングされる。
次に、１行２列の画素に対応するデータ信号Ｄｓが供給
されるタイミングにおいて、サンプリング制御信号Ｘｓ
２がＨレベルに立ち上がると、当該データ信号が、２列
目のレジスタ１６２０（図８において「２：Ｒｅｇ」と
表記）によってサンプリングされる。以下同様にして、
３、４、…、１６０列目の画素に対応するデータ信号Ｄ
ｓの各々が、それぞれ３、４、…、１６０列目のレジス
タ１６２０によってサンプリングされる。

【００３５】続いて、ラッチ信号ＬＰが再びＨレベルに
立ち上がると（ＬＰ−１）、それぞれ各列のレジスタ１
６２０によってサンプリングされたデータ信号Ｄｓが、
それぞれの列に対応するラッチ回路１６３０において一
斉にラッチされて、データ信号Ｘ１、Ｘ２、Ｘ３、…、
Ｘ１６０として一斉に出力される。そして、１行分のデ
ータ信号の一斉出力に合わせて、すなわち、ラッチ信号
ＬＰの出力に同期して、走査信号Ｙ１がＨレベルになっ
て、１行目の走査線１４１０が選択される。このため、
１行目の走査線１４１０に位置する１列目から１６０列
目までの各画素１４００は、それぞれデータ信号Ｘ１、
Ｘ２、Ｘ３、…、Ｘ１６０の論理レベルに応じて、すな
わち、対応する階調データの最上位ビットＤ４に応じて
点灯状態または消灯状態となる。この状態は、走査信号
Ｙ１がＬレベルとなって非選択となっても、上述したよ
うに維持される。

【００３６】一方、ラッチ信号ＬＰが再びＨレベルに立
ち上がると（ＬＰ−１）、次回に選択される３行目であ
って１、２、３、…、１６０列目の画素に対応したデー
タ信号Ｄｓが変換回路１２０から順番に供給され、１行
目と同様にして１、２、３、…、１６０列目のレジスタ
１６２０にサンプリングされて、次回、ラッチ信号ＬＰ
がＨレベルに立ち上がったとき（ＬＰ−２）のデータ信
号の一斉出力に備える。そして、このような並行動作、
すなわち、選択される走査線１４１０に位置する画素１
行分のデータ信号を一斉に出力する動作と、次に選択さ
れる走査線１４１０に位置する画素１行分のデータ信号
を順番にサンプリングする動作とは、最終１１９行のデ
ータ信号が一斉に出力されるまで、繰り返し実行され
る。これにより、Ｎｏ．１のサブフレームでは、階調デ
ータの最上位ビットＤ４が、奇数行に対してのみ書き込
まれる。

【００３７】なお、次の書込動作は、Ｎｏ．４のサブフ
レームにて実行される。Ｎｏ．４のサブフレームでは、
階調データの最下位ビットＤ１が偶数行に対して書き込
まれる。以下同様に、Ｎｏ．５、７の各サブフレームで
は、それぞれ３位ビットＤ２、２位ビットＤ３が偶数行
に対して書き込まれ、Ｎｏ．９のサブフレームでは、２
位ビットＤ３が奇数行に対して書き込まれ、Ｎｏ．１１
のサブフレームでは、最上位ビットＤ４が偶数行に対し
て書き込まれ、Ｎｏ．１３、１５の各サブフレームで
は、それぞれ３位ビットＤ２、最下位ビットＤ１が奇数
行に対して書き込まれる。そして、このような書き込み
によって各行に位置する画素１４００は、書き込まれた
ビットに応じて点灯または消灯状態を、当該ビットの重
みに相当する期間だけ維持するので、１フレームでみれ
ば、点灯または消灯となる期間がサブフィールド毎に制
御される結果、階調を表示することになる。

【００３８】このように第１実施形態によれば、奇数行
のサブフィールドに対応するビットの書き込みは、Ｎ
ｏ．１、９、１３、１５の各サブフレームにおいて、奇
数行だけを順番に選択することで実行され、また、偶数
行のサブフィールドに対応するビットの書き込みは、Ｎ
ｏ．４、５、７、１１の各サブフレームにおいて、偶数
行だけを順番に選択することで実行される。このため、
奇数行および偶数行のグループに対応させて、先頭期間
同士が互いに重ならないように配列させたサブフィール
ドにおける対応ビットの書き込みを、比較的簡易な構成
によって、実現することが可能となる。また、奇数行選
択回路１５２または偶数行選択回路１５４における転送
回路１５１５の配列間隔は、走査線１４１０に対して等
間隔ではなく、２倍で済むので、表示パネル１４０の周
辺回路として一体形成する際に、それだけ有利となる。

【００３９】＜応用例：その１＞上述した第１実施形態
では、様々な応用・変形が可能である。例えば、第１実
施形態では、走査線１４１０のうち、奇数行を奇数行選
択回路１５２が選択し、偶数行を偶数行選択回路１５４
が選択するようにしたが、１つの選択回路によって、各
行をそれぞれ選択する構成としても良い。詳細には、図
１に示されるコントローラ１１０、変換回路１２０、奇
数行選択回路１５２および偶数行選択回路１５４を、そ
れぞれ図９に示されるように、コントローラ１１２、変
換回路１２２、アドレスデコーダ１５０に置き換えた構
成としても良い。

【００４０】この構成において、コントローラ１１２
は、選択すべき行を示す行アドレスＹａｄを出力し、変
換回路１２２は、行アドレスＹａｄによって指定された
行に位置する階調データのうち、フレーム開始パルスＦ
ｓおよびサブフレーム開始パルスＳｓから認識されるサ
ブフレームＮｏ．に対応するビットをデータ信号Ｄｓと
して順番に供給し、アドレスデコーダ１５０は、行アド
レスＹａｄで指定された行に相当する走査信号を、列選
択回路１６０によるデータ信号の一斉出力に同期するタ
イミングにて、すなわち、ラッチ信号ＬＰの出力周期た
る１水平走査期間だけ遅延させて、Ｈレベルとする。こ
のような構成によれば、行アドレスＹａｄの指定によっ
て、任意の行に位置する走査線１４１０を任意の順番に
て選択することが可能となる。

【００４１】＜応用例：その２＞また、上述した第１実
施形態では、走査線１４１０を奇数行および偶数行とい
うように１行おきにグループ化したが、上半分、下半分
というようにグループ化しても良い。さらに、図１０に
示されるように、３グループに分類することも可能であ
る。また、５ビット以上の階調データにより３２階調以
上とする場合には、走査線１４１０を４グループ以上に
分類することも可能である。ただし、３グループ以上に
分類する場合には、各行の走査線１４１０を、図９にお
けるアドレスデコーダ１５０によって選択する必要があ
る。

【００４２】＜第２実施形態＞画素１４００としては、
ＥＬ素子１４５０のほかに、発光ダイオードや液晶素子
などの電気光学素子を用いることができる。ただし、交
流駆動が原則である液晶素子を画素に用いる場合、画素
電極に印加すべき電圧を、共通（対向）電極の電位を基
準として一定時間（例えば１フレーム）毎に、交互に反
転させなければならない。

【００４３】そこで、本発明の第２実施形態として、画
素に液晶素子を用いた電気光学装置について説明する。
図１１は、この電気光学装置１００の構成を示すブロッ
ク図である。図１１に示される構成では、図１における
コントローラ１１０と、表示パネル１４０と、列選択回
路１６０とが、それぞれ、コントローラ１１４と、表示
パネル１４２と、列選択回路１６２とに置き換えられて
いる。このうち、コントローラ１１４には、画素への書
込極性を指示する極性指示信号Ｐｏｌを出力する機能が
付加されている。極性指示信号Ｐｏｌは、例えば図２に
示されるようにサブフィールドを割り当てるのであれ
ば、奇数フレームのうち、Ｎｏ．１、９、１３、１５の
サブフレームと、偶数フレームのうち、Ｎｏ．４、５、
７、１１のサブフレームとにおいてＨレベルとなって正
極性書込を指示する一方、奇数フレームのうち、Ｎｏ．
４、５、７、１１のサブフレームと、偶数フレームのう
ち、Ｎｏ．１、９、１３、１５のサブフレームとにおい
てＬレベルとなって負極性書込を指示する。

【００４４】表示パネル１４２については、画素１４０
２が図１２に示されるような構成となっている。すなわ
ち、各画素１４０２は、ＴＦＴ１４３２と、蓄積容量１
４６０と、液晶素子１４７０とをそれぞれ有している。
このうち、液晶素子１４７０は、一端たる矩形状の画素
電極１４７２と、他端たる対向電極１４７４と、両電極
の間に挟持された液晶１４７６とよる一種の容量であ
る。対向電極１４７４は、各画素１４０２にわたって共
通であり、その電位は時間的に一定であるＬＣｃｏｍで
ある。このような構成において、液晶素子１４７０にお
ける液晶分子の配向状態は、当該容量に蓄積される電荷
量に応じて変化する。このため、液晶素子１４７０を通
過して、偏光子（図示省略）から出射して観察者に視認
される光量も、蓄積された電荷量に応じて変化する。な
お、蓄積容量１４６０は、液晶容量に蓄積された電荷の
リークを低減するため、ＴＦＴ１４３２のドレイン（画
素電極１４７２）と並列に設けられている。

【００４５】列選択回路１６２については、図１３に示
されるような構成となっている。詳細には、図７に示さ
れる列選択回路１６０に、スイッチ１６６０、１６７０
を付加した構成となっている。このうち、スイッチ１６
６０は、極性指示信号ＰｏｌがＨレベルであるとき、図
において実線で示される位置をとって、電位ＬＣｃｏｍ
に対して電位差＋Ｖｏｎを有する高位側オン電圧を、選
択する一方、極性指示信号ＰｏｌがＬレベルであると
き、図において破線で示される位置をとって、電位ＬＣ
ｃｏｍに対して電位差−Ｖｏｎの低位側オン電圧を、選
択する。スイッチ１６７０は、各列に対応して設けられ
る。ここで、ｊ列目のスイッチ１６７０は、ｊ列列のラ
ッチ回路１６３０によりラッチされたビットが「１」に
相当するＨレベルであるとき、図において実線で示され
る位置をとって、高位側または低位側オン電圧のいずれ
かを選択する一方、ラッチされたビットが「０」に相当
するＬレベルであるとき、図において破線で示される位
置をとって、電位ＬＣｃｏｍと同一電位のオフ電圧を選
択して、当該選択電圧を、データ信号Ｘｊとしてデータ
線１４２０に供給する。

【００４６】このような第２実施形態では、走査信号Ｙ
ｉがＨレベルとなった場合であって、ｊ列目のラッチ回
路１６３０によりラッチされたビットが「１」に相当す
るＨレベルである場合に、極性指示信号ＰｏｌがＨレベ
ルであったとき、データ信号Ｘｊは高位側オン電圧とな
るので、ｉ行ｊ列の画素１４０２には正極性のオン電圧
が書き込まれる一方、極性指示信号ＰｏｌがＬレベルで
あったとき、データ信号Ｘｊは低位側オン電圧となるの
で、ｉ行ｊ列の画素１４０２には負極性のオン電圧が書
き込まれる。なお、走査信号ＹｉがＨレベルとなった場
合であって、ｊ列目のラッチ回路１６３０によりラッチ
されたビットが「０」に相当するＬレベルである場合、
極性指示信号Ｐｏｌの論理レベルにかかわらず、データ
信号Ｘｊはオフ電圧となるので、ｉ行ｊ列の画素１４０
２にはオフ電圧が書き込まれる。

【００４７】ここで、極性指示信号Ｐｏｌは、同一行に
着目すれば１フレーム毎に論理反転しているので、オン
状態となる画素の液晶素子１４７０に直流成分が印加さ
れるのを防止することが可能となる。さらに、同一フレ
ームに着目して奇数行および偶数行同士を比較すると、
同様に論理反転する関係にあるので、いわゆる行反転駆
動によってフリッカを低減することが可能となる。さら
に、図１３において、スイッチ１６６０を奇数列と偶数
列とに対応するように２つ設けて、奇数列のスイッチが
高位側オン電圧を選択するとき、偶数列のスイッチが低
位側オン電圧を選択する構成とすれば、いわゆる画素反
転駆動によってさらにフリッカを低減することも可能と
なる。なお、この第２実施形態に、第１実施形態の説明
で述べた応用例を組み合わせることも可能である。

【００４８】なお、上述した第１または第２実施形態に
係る電気光学装置は、各種の電子機器の表示部として用
いることができる。電子機器の例としては、コンピュー
タや、プロジェクタ、携帯電話、ディジタルスチルカメ
ラ、テレビ、ビデオテープレコーダ、カーナビゲーショ
ン装置、ページャ、電子手帳、電卓、ワードプロセッ
サ、テレビ電話、ＰＯＳ端末などが挙げられる。電子機
器における表示部の用途としては、表示パネルによる画
像をそのまま直視して用いる直視型と、表示パネルによ
る画像を光学的に拡大投射して用いる投射型とに大別す
ることができるが、実施形態に係る電気光学装置は、い
ずれの型にも適用可能である。

【００４９】

【発明の効果】以上説明したように本発明によれば、電
気光学素子を行毎に２以上のグループに分類し、フレー
ム期間を、前記電気光学素子の階調を指示する階調デー
タの最下位ビットの重みに対応する期間のサブフレーム
に分割し、電気光学素子をオンまたはオフさせる期間の
単位であるサブフィールドを、２以上のグループの各々
に対応させ、かつ、階調データの各ビットに対して割り
当てるとともに、その期間長を、割り当てたビットの重
みに相当するように前記サブフレームを単位として規定
し、２以上のグループの各々に割り当てたサブフィール
ドの先頭期間同士が、互いに異なるサブフレームに属す
るように配置させたので、サブフィールドに対応して電
気光学素子をオンまたはオフさせるときに、すべての走
査線を選択する必要はなく、２以上のグループに分類し
たいずれか一のグループに属する走査線だけを選択すれ
ば良い。したがって、高速な書込動作を必要としない結
果、低消費電力化、多階調化、高解像度化が容易にな
る、という効果を奏することが可能となる。

【図面の簡単な説明】

【図１】 本発明の第１実施形態に係る電気光学装置の
全体構成を示すブロック図である。

【図２】 同電気光学装置におけるフレーム構成を示す
図である。

【図３】 同電気光学装置における表示パネルの画素構
成を示す回路図である。

【図４】 同電気光学装置における奇数行（偶数行）選
択回路の構成を示すブロック図である。

【図５】 同電気光学装置における行側の動作を説明す
るためのタイミングチャートである。

【図６】 同電気光学装置におけるデータ変換回路の構
成を示すブロック図である。

【図７】 同電気光学装置における列選択回路の構成を
示すブロック図である。

【図８】 同電気光学装置における列側の動作を説明す
るためのタイミングチャートである。

【図９】 第１実施形態の応用に係る電気光学装置の全
体構成を示すブロック図である。

【図１０】 第１実施形態に応用に係る電気光学装置に
おけるフレーム構成を示す図である。

【図１１】 第２実施形態の応用に係る電気光学装置の
全体構成を示すブロック図である。

【図１２】 同電気光学装置における表示パネルの画素
構成を示す回路図である。

【図１３】 同電気光学装置における列選択回路の構成
を示すブロック図である。

【図１４】 ４ビットの階調データを用いた１６階調表
示の場合における画素オンオフ状態を示す図である。

【図１５】 従来の電気光学装置におけるフレーム構成
を示す図である。

【符号の説明】

１００…電気光学装置 １１０…コントローラ １２０…変換回路 １３０…スタートパルス出力回路 １４０…表示パネル １５０…アドレスデコーダ １５２…奇数行選択回路 １５４…偶数行選択回路 １６０…列選択回路 １４００…画素 １４１０…走査線 １４２０…データ線 １４５０…ＥＬ素子

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/36 Ｇ０９Ｇ 3/36 Ｆターム(参考） 2H093 NA16 NA45 NA55 NC09 NC22 NC29 NC34 NC49 ND06 ND20 ND34 ND37 ND39 ND43 5C006 AA14 AF01 AF44 BB14 BB16 BC03 BC12 BF02 BF24 FA47 FA56 5C080 AA06 AA10 BB06 DD07 DD26 EE29 FF11 FF13 JJ02 JJ04

Claims (6)

【特許請求の範囲】
1. 【請求項１】 行方向および列方向にわたってマトリク
   ス状に配列するとともに、行が選択されたときのデータ
   信号にしたがってオンまたはオフして、フレーム期間の
   うちオンまたはオフ期間の割合に応じて階調表示する電
   気光学素子の駆動方法であって、 前記電気光学素子を行毎に２以上のグループに分類し、 前記フレーム期間を、前記電気光学素子の階調を指示す
   る階調データの最下位ビットの重みに対応する期間のサ
   ブフレームに分割し、 前記電気光学素子をオンまたはオフさせる期間の単位で
   あるサブフィールドを、前記２以上のグループの各々に
   対応させ、かつ、前記階調データの各ビットに対して割
   り当てるとともに、その期間長を、割り当てたビットの
   重みに相当するように前記サブフレームを単位として規
   定し、 前記２以上のグループの各々に割り当てたサブフィール
   ドの先頭期間同士が、互いに異なるサブフレームに属す
   るように配置させた上で、 一のサブフレームが、割り当てられたサブフィールドの
   先頭期間を含むとき、当該サブフレームでは、当該サブ
   フィールドに対応したグループに属する行を順番に選択
   する行選択ステップと、 選択された行に位置する電気光学素子を、当該電気光学
   素子に対応する階調データのうち、当該サブフィールド
   に対応するビットにしたがってオンまたはオフさせる列
   選択ステップとを備えることを特徴とする電気光学素子
   の駆動方法。
2. 【請求項２】 前記電気光学素子を、奇数行に位置する
   グループと、偶数行に位置するグループとに分類するこ
   とを特徴とする請求項１に記載の電気光学素子の駆動方
   法。
3. 【請求項３】 行方向および列方向にわたってマトリク
   ス状に配列するとともに、行が選択されたときのデータ
   信号にしたがってオンまたはオフして、フレーム期間の
   うちオンまたはオフ期間の割合に応じて階調表示する電
   気光学素子を駆動する電気光学素子の駆動回路であっ
   て、 前記電気光学素子を行毎に２以上のグループに分類し、 前記フレーム期間を、前記電気光学素子の階調を指示す
   る階調データの最下位ビットの重みに対応する期間のサ
   ブフレームに分割し、 前記電気光学素子をオンまたはオフさせる期間の単位で
   あるサブフィールドを、前記２以上のグループの各々に
   対応させ、かつ、前記階調データの各ビットに対して割
   り当てるとともに、その期間長を、割り当てたビットの
   重みに相当するように前記サブフレームを単位として規
   定し、 前記２以上のグループの各々に割り当てたサブフィール
   ドの先頭期間同士が、互いに異なるサブフレームに属す
   るように配置させた上で、 一のサブフレームが、割り当てられたサブフィールドの
   先頭期間を含むとき、当該サブフレームでは、当該サブ
   フィールドに対応したグループに属する行を順番に選択
   する行選択回路と、 選択された行に位置する電気光学素子を、当該電気光学
   素子に対応する階調データのうち、当該サブフィールド
   に対応するビットにしたがってオンまたはオフさせる列
   選択回路とを具備することを特徴とする電気光学素子の
   駆動回路。
4. 【請求項４】 前記電気光学素子を、奇数行に位置する
   グループと、偶数行に位置するグループとに分類して、 前記行選択回路は、 奇数行を順番に選択するための奇数行選択回路と、 偶数行を順番に選択するための偶数行選択回路とを含む
   ことを特徴とする請求項３に記載の電気光学素子の駆動
   回路。
5. 【請求項５】 行方向および列方向にわたってマトリク
   ス状に配列するとともに、行が選択されたときのデータ
   信号にしたがってオンまたはオフして、フレーム期間の
   うちオンまたはオフ期間の割合に応じて階調表示する電
   気光学素子を備える表示パネルと、 前記電気光学素子を行毎に２以上のグループに分類し、 前記フレーム期間を、前記電気光学素子の階調を指示す
   る階調データの最下位ビットの重みに対応する期間のサ
   ブフレームに分割し、 前記電気光学素子をオンまたはオフさせる期間の単位で
   あるサブフィールドを、前記２以上のグループの各々に
   対応させ、かつ、前記階調データの各ビットに対して割
   り当てるとともに、その期間長を、割り当てたビットの
   重みに相当するように前記サブフレームを単位として規
   定し、 前記２以上のグループの各々に割り当てたサブフィール
   ドの先頭期間同士が、互いに異なるサブフレームに属す
   るように配置させた上で、 一のサブフレームが、割り当てられたサブフィールドの
   先頭期間を含むとき、当該サブフレームでは、当該サブ
   フィールドに対応したグループに属する行を順番に選択
   する行選択回路と、 選択された行に位置する電気光学素子を、当該電気光学
   素子に対応する階調データのうち、当該サブフィールド
   に対応するビットにしたがってオンまたはオフさせる列
   選択回路とを具備することを特徴とする電気光学装置。
6. 【請求項６】 請求項５に記載の電気光学装置を備える
   ことを特徴とする電子機器。