KR101391157B1 - 전자기기 - Google Patents

전자기기 Download PDF

Info

Publication number
KR101391157B1
KR101391157B1 KR1020130032546A KR20130032546A KR101391157B1 KR 101391157 B1 KR101391157 B1 KR 101391157B1 KR 1020130032546 A KR1020130032546 A KR 1020130032546A KR 20130032546 A KR20130032546 A KR 20130032546A KR 101391157 B1 KR101391157 B1 KR 101391157B1
Authority
KR
South Korea
Prior art keywords
subframes
gradations
bits
display
gradation
Prior art date
Application number
KR1020130032546A
Other languages
English (en)
Other versions
KR20130043649A (ko
Inventor
하지메 키무라
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20130043649A publication Critical patent/KR20130043649A/ko
Application granted granted Critical
Publication of KR101391157B1 publication Critical patent/KR101391157B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2033—Display of intermediate tones by time modulation using two or more time intervals using sub-frames with splitting one or more sub-frames corresponding to the most significant bits into two or more sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2037—Display of intermediate tones by time modulation using two or more time intervals using sub-frames with specific control of sub-frames corresponding to the least significant bits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0266—Reduction of sub-frame artefacts
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

하나의 프레임을 복수개의 서브프레임으로 분할하여 시간 계조 방식을 이용하여 계조를 표시하는 장치에 있어서, 의사 윤곽이 발생된다. 상위 비트가 표시되는 경우에, 계조는 각 프레임의 가중(점등 기간, 점등 횟수 등)을 순차적으로 부가하는 것에 의하여 표시된다. 이와 유사하게, 하위 비트가 표시되는 경우에, 계조는 각 프레임의 가중(점등 기간, 점등 횟수 등)을 순차적으로 부가하는 것에 의하여 표시된다. 상위 비트용의 서브프레임과 하위 비트용의 서브프레임은 하나의 프레임 내에서 한 지점에 집중되지 않도록 배열된다.

Description

전자기기{ELECTRONIC APPLIANCE}
본 발명은 표시장치, 보다 구체적으로 설명하면, 시간 계조 방식을 적용한 표시장치를 구비한 전자기기에 관한 것이다.
최근, 화소를 발광 다이오드(LED) 등의 발광소자로 형성한, 이른바 자발광형의 표시장치가 주목을 받고 있다. 이러한 자발광형의 표시장치에 이용되는 발광소자로서는, 유기 발광 다이오드(OLED)(유기 EL 소자, 전계 발광(EL) 소자라고도 한다)가 주목을 끌고 있으며, EL 디스플레이 등에 이용되게 되고 있다. OLED와 같은 발광 소자는 자발광형이므로, 액정 디스플레이에 비해 화소의 시인성이 높고, 백라이트가 불필요하고, 응답 속도가 빠른 등의 이점이 있다. 발광소자의 휘도는 그 발광소자를 흐르는 전류치에 의해서 제어된다.
이러한 표시장치의 발광 계조를 제어하는 구동 방식으로서, 디지털 계조 방식과 아날로그 계조 방식이 있다. 디지털 계조 방식에 의하면, 디지털 방식으로 제어하는 것에 의하여 발광소자를 턴 온/오프시켜, 계조를 표시하고 있다. 한편, 아날로그 계조 방식에는, 발광소자의 발광 강도를 아날로그 방식으로 제어하는 방식과 발광소자의 발광 시간을 아날로그 방식으로 제어하는 방식이 있다.
디지털 계조 방식의 경우, 발광·비발광의 2 상태만 있으므로, 단지 2 계조만을 표시할 수 있다. 그러므로, 다른 방법을 조합하여 다계조화를 도모하는 것이 행해지고 있다. 다계조화를 위한 방법으로서 시간 계조법을 주로 이용한다.
디지털 방식으로 화소의 표시 상태를 제어하고 시간 계조 방법을 이용하여 계조를 표현하는 디스플레이로서 디지털 계조 방식을 이용한 유기 EL 디스플레이 뿐만 아니라 플라즈마 디스플레이가 있다.
시간 계조법이란, 발광 기간의 길이 및 발광 횟수를 제어하여 계조를 표시하는 방법이다. 즉, 1 프레임 기간을 복수의 서브프레임 기간으로 분할하고, 각 서브프레임 주기는 가중된 발광 횟수, 가중된 발광 시간 등을 갖는다. 총 가중치(발광 횟수의 총합 또는 발광 시간의 총합)를 각각의 계조수에 대하여 다르게 하여, 계조를 표시한다. 이러한 시간 계조법을 이용하면, 의사 윤곽(contour)(또는 가짜 윤곽)이라 불리는 표시 불량이 발생하는 것이 알려져 있다. 그러므로, 이러한 문제에 대한 대책이 검토되고 있다(특허 문헌 1 내지 특허 문헌 7 참조).
특허 문헌 1: 특허 번호 제2903984호
특허 문헌 2: 특허 번호 제3075335호
특허 문헌 3: 특허 번호 제2639311호
특허 문헌 4: 특허 번호 제33228O9호
특허 문헌 5: 특허 공개 평1O-3O7561호
특허 문헌 6: 특허 번호 제3585369호
특허 문헌 7: 특허 번호 제3489884호
의사 윤곽을 저감하는 각종 방법이 제안되어 있지만, 의사 윤곽 저감의 효과는 아직 충분하지 않다.
예를 들면, 특허 문헌 2의 도 1을 참조한다. 화소 A에서 계조수 127을 표시하고, 인접한 화소 B에서 계조수 128을 표시한다. 그 경우, 서브프레임에서 점등·비점등 상태 를 도 32에 나타냈다. 만약 시선이 움직이지 않고, 화소 A 또는 화소 B만을 보고 있는 경우에, 의사 윤곽은 발생하지 않는다. 이것은 시선이 이동한 영역에서의 밝기의 합계가 눈에 보여지기 때문이다. 따라서, 화소 A에서, 127(=1+2+4+8+16+32+32+32)의 계조수가 시선(3201)을 따라 보여질 수 있고, 화소 B에서, 128(=32+32+32+32)의 계조수가 시선(3202)을 따라 보여질 수 있다. 즉, 올바른 계조수를 눈으로 볼 수 있다.
한편, 도 33에 도시된 바와 같이, 시선이 화소 A로부터 화소 B로 또는 화소 B로부터 화소 A로 이동한다고 가정한다. 이러한 경우, 96(=32+32+32)의 계조수가 시선(3301)을 따라 보여지고,(159(=1+2+4+8+16+32+32+32+32)의 계조수가 시선(3302)을 따라 보여진다. 127 및 128의 계조수가 보여야 하는 것에 불구하고, 실제로 96 내지 159의 계조수가 보여진다. 따라서, 의사 윤곽이 발생한다.
도 32 및 도 33은 8 비트(256 계조)의 경우를 도시하고 있다. 다음에, 도 34는 5 비트의 경우를 도시하고 있다. 이 경우에, 이와 유사하게, 12(=4+4+4)의 계조수가 시선(3401)을 따라 보여지고, 19(=1+2+4+4+4+4)의 계조수가 시선(3402)을 따라 보여진다. 15 및 16의 계조수가 보여야 하지만, 실제로 12 내지 19의 계조수가 보여진다. 따라서, 의사 윤곽이 발생한다.
이와 유사하게, 특허 문헌 3의 도 1을 참조한다. 화소 A는 31의 계조수를 표시하며, 인접한 화소 B는 32의 계조수를 표시한다. 그 경우, 각 서브프레임에 서의 점등·비점등 상태가 도 35에 도시되어 있다. 시선을 움직이지 않고 화소 A 또는 화소 B만을 보고 있는 경우에, 의사 윤곽은 발생하지 않는다. 이것은 시선이 이동한 영역에서의 밝기의 합계가 눈에 보여지기 때문이다. 따라서, 화소 A에서 31(=16+4+4+4+1+1+1)의 계조수가 시선(3501)을 따라 보여지며, 화소 B에서 32(=16+16)의 계조수가 시선(3502)을 따라 보여진다. 즉, 올바른 계조수를 눈으로 볼 수 있다.
한편, 도 36에 도시된 바와 같이, 시선이 화소 A로부터 화소 B로 또는 화소 B로부터 화소 A로 이동한다고 가정한다. 이러한 경우, 16(=16)의 계조수가 시선(3602)을 따라 보여지고, 47(=16+16+4+4+4+1+1+1)의 계조수가 시선(3601)을 따라 보여진다. 31 및 32의 계조수가 보여야 하지만, 실제로 16 내지 47의 계조수가 보여진다. 따라서, 의사 윤곽이 발생한다.
본 발명은 전술한 문제점을 고려한 것으로, 적은 서브프레임 개수를 이용하여 의사 윤곽을 저감할 수 있는 표시장치 및 그것을 이용한 구동 방법을 제공하는 것을 목적으로 한다.
본 발명에서, 2진수로 표시되는 계조의 상위 비트[즉, MSB(최상위 비트)와 같은 자리수의 높은 비트]를 표시하는 경우에, 계조는 각 서브프레임에 가중(점등 기간 및 점등 횟수)을 순차적으로 더하여 표시된다. 또, 2진수로 표시되는 계조의 하위 비트[즉, LSB(최하위 비트)와 같은 자리수의 낮은 비트]를 표시하는 경우에, 계조는 각 서브프레임에 가중(점등 기간 및 점등 횟수)을 순차적으로 더하여 표시된다. 게다가, 상위 비트용의 서브프레임과 하위 비트용의 서브프레임은 1 프레임내에서 한 위치에 집중되지 않도록 배열된다. 예를 들면, 하위 비트용의 서브프레임은 상위 비트용의 서브프레임 사이에 개재된다. 이러한 방법을 이용하여 계조를 표시하는 것에 의하여 상기 목적이 달성된다.
본 발명은 하나의 프레임을 복수의 서브프레임으로 분할하여 계조를 표시하는 표시장치의 구동 방법을 제공하는 것으로, 상기 방법은 2진수로 표시되는 계조조의 상위 비트에 대응하는 복수의 서브프레임의 점등에 대하여 대략 동일한 가중을 수행하는 단계와, 2진수로 표시되는 계조의 하위 비트에 대응하는 하나 이상의 서브프레임의 점등에 대하여 대략 동일한 가중을 수행하는 단계를 포함하고, 상기 상위 비트에 대응하는 복수의 서브프레임 중 하나의 서브프레임이 점등하고, 상기 하위 비트에 대응하는 하나 이상의 서브프레임 중 하나의 서브프레임이 점등되고, 상기 상위 비트에 대응하는 복수의 서브프레임 중 다른 하나의 서브프레임이 점등된다.
본 발명은 하나의 프레임을 복수의 서브프레임으로 분할하여 계조를 표시하는 표시장치의 구동 방법을 제공하는 것으로, 상기 방법은 2진수로 표시되는 계조의 상위 비트에 대응하는 복수의 서브프레임의 점등에 대하여 대략 동일한 가중을 수행하는 단계와, 2진수로 표시되는 계조의 하위 비트에 대응하는 하나 이상의 서브프레임의 점등에 대하여 대략 동일한 가중을 수행하는 단계를 포함하고, 상기 하위 비트에 대응하는 복수의 서브프레임 중 하나의 서브프레임이 점등하며, 상기 상위 비트에 대응하는 복수의 서브프레임 중 하나의 서브프레임이 점등하고, 상기 하위 비트에 대응하는 복수의 서브프레임 중 다른 하나의 서브프레임이 점등한다.
본 발명은 하나의 프레임을 복수의 서브프레임으로 분할하여 계조를 표시하는 표시장치의 구동 방법을 제공하는 것으로, 상기 방법은 2진수로 표시되는 계조의 상위 비트에 대응하는 복수의 서브프레임의 점등에 대하여 대략 동일한 가중을 수행하는 단계와, 2진수로 표시되는 계조의 하위 비트에 대응하는 하나 이상의 서브프레임의 점등에 대하여 대략 동일한 가중을 수행하는 단계를 포함하고, 상기 하위 비트에 대응하는 복수의 서브프레임 중 하나의 서브프레임이 점등하며, 상기 상위 비트에 대응하는 복수의 서브프레임 중 복수의 서브프레임이 점등하고, 상기 하위 비트에 대응하는 복수의 서브프레임 중 다른 하나의 서브프레임이 점등한다.
본 발명은 하나의 프레임을 복수의 서브프레임으로 분할하여 계조를 표시하는 표시장치의 구동 방법을 제공하는 것으로, 상기 방법은 2진수로 표시되는 계조의 상위 비트에 대응하는 복수의 서브프레임의 점등에 대하여 대략 동일한 가중을 수행하는 단계와, 2진수로 표시되는 계조의 하위 비트에 대응하는 하나 이상의 서브프레임의 점등에 대하여 대략 동일한 가중을 수행하는 단계를 포함하고, 상기 상위의 비트에 대응하는 복수의 서브프레임 중 하나의 서브프레임이 점등하며, 상기 하위 비트에 대응하는 복수의 서브프레임 중 복수의 서브프레임이 점등하며, 상기 상위의 비트에 대응하는 복수의 서브프레임 중 다른 하나의 서브프레임이 점등한다.
본 발명은 하나의 프레임을 복수의 서브프레임으로 분할하여 계조를 표시하는 표시장치의 구동 방법을 제공하는 것으로, 상기 방법은 2진수로 표시되는 계조의 상위 비트에 대응하는 복수의 서브프레임의 점등에 대하여 대략 동일한 가중을 수행하는 단계와, 2진수로 표시되는 중간조의 하위 비트에 대응하는 하나 이상의 서브프레임의 점등에 대하여 대략 동일한 가중을 수행하는 단계를 포함하며, 적은 비트 수를 갖는 상위 비트 또는 하위 비트에 대응하는 복수의 서브프레임은 큰 비트 수를 갖는 상위 비트 또는 하위 비트에 대응하는 복수의 서브프레임으로부터 선택된 서브프레임 사이에 개재된다.
본 발명에서 사용된 트랜지스터는 특별히 제한받지 않으며, 비정질 실리콘이나 다결정 실리콘으로 대표되는 비단결정 반도체막을 이용한 박막 트랜지스터(TFT), 반도체 기판이나 SOI 기판을 이용하여 형성된 MOS형 트랜지스터, 접합형 트랜지스터, 바이폴라 트랜지스터, 유기 반도체나 카본 나노 튜브를 이용한 트랜지스터, 등의 트랜지스터를 적용할 수 있다. 또, 트랜지스터가 실장된 기판의 종류에 제한되지 않는다. 트랜지스터는 단결정 기판, SOI 기판, 유리 기판, 플라스틱 기판 등에 형성될 수 있다.
본 발명에서, 접속이라는 용어는 전기적으로 접속되는 것을 의미한다. 따라서, 본 발명에 개시된 구조에서, 전기적인 접속을 가능하게 하는 다른 소자(예를 들면, 다른 소자나 스위치)가 그 접속부 사이에 배치될 수도 있다.
또한, "대략적으로 동일한 가중"이라는 표현은 서브프레임 각각에서 발광의 가중 주파수 또는 가중 발광(점등) 기간이 인간 눈으로 인식될 수 없는 차이를 갖는 것을 나타낸다. 상기 차이의 범위가 표시될 비트 개수 및 표시된 계조수에 따라 상이하지만, 예를 들면, 서브프레임 각각이 3 계조수의 차이를 갖는 경우에, "대략적으로 동일한 가중"이라는 표현은 64 계조를 표시하는데 사용하는 경우에 수행되는 것으로 간주된다.
본 발명에서는 의사 윤곽을 저감하는 것이 가능해진다. 따라서, 표시 품질이 향상하고, 명료한 영상을 볼 수 있게 된다.
도 1은 본 발명의 표시장치의 구동 방법의 구성을 설명하는 표.
도 2는 본 발명의 표시장치의 구동 방법의 구성을 설명하는 표.
도 3은 본 발명의 표시장치의 구동 방법의 구성을 설명하는 표.
도 4는 본 발명의 표시장치의 구동 방법의 구성을 설명하는 표.
도 5는 본 발명의 표시장치의 구동 방법의 구성을 설명하는 표.
도 6은 본 발명의 표시장치의 구동 방법의 구성을 설명하는 표.
도 7은 본 발명의 표시장치의 구동 방법의 구성을 설명하는 표.
도 8은 본 발명의 표시장치의 구동 방법의 구성을 설명하는 표.
도 9는 본 발명의 표시장치의 구동 방법의 구성을 도시하는 도면.
도 10은 본 발명의 표시장치의 구동 방법의 구성을 도시하는 도면.
도 11은 본 발명의 표시장치의 구동 방법의 구성을 도시하는 도면.
도 12는 본 발명의 표시장치의 구동 방법의 구성을 도시하는 도면.
도 13은 본 발명의 표시장치의 구동 방법의 구성을 도시하는 도면.
도 14는 본 발명의 표시장치의 구동 방법의 구성을 도시하는 도면.
도 15는 본 발명의 표시장치의 구성을 도시하는 다이어그램.
도 16은 본 발명의 표시장치의 구동 방법의 구성을 도시하는 도면.
도 17은 본 발명의 표시장치의 구성을 도시하는 도면.
도 18은 본 발명의 표시장치의 구동 방법의 구성을 도시하는 도면.
도 19는 본 발명의 표시장치의 구동 방법의 구성을 도시하는 도면.
도 20은 발명의 표시장치의 구성을 설명하는 다이어그램.
도 21은 본 발명의 표시장치의 구성을 설명하는 다이어그램.
도 22는 본 발명의 표시장치의 구성을 설명하는 다이어그램.
도 23은 본 발명의 표시장치의 구성을 도시하는 도면.
도 24는 본 발명의 표시장치의 구성을 도시하는 도면.
도 25는 본 발명의 표시장치의 구성을 도시하는 도면.
도 26은 본 발명의 표시장치의 구성을 도시하는 도면.
도 27은 본 발명이 적용되는 전자기기를 도시하는 도면.
도 28A 및 도 28B는 본 발명의 표시장치의 구성을 도시하는 도면.
도 29는 본 발명이 적용되는 전자기기를 도시하는 도면.
도 30은 본 발명의 표시장치의 구성을 도시하는 도면.
도 31A 및 도 31B는 본 발명이 적용되는 전자기기를 도시하는 도면.
도 32는 종래 표시장치의 구동 방법의 구성을 도시하는 도면.
도 33은 종래 표시장치의 구동 방법의 구성을 도시하는 도면.
도 34는 종래 표시장치의 구동 방법의 구성을 도시하는 도면.
도 35는 종래 표시장치의 구동 방법의 구성을 도시하는 도면.
도 36은 종래 표시장치의 구동 방법의 구성을 도시하는 도면.
이하, 본 발명의 실시 형태에 대하여 도면을 참조하여 설명하지만, 다양한 변경 및 수정이 당업자에게 자명하다. 그러므로, 이러한 변경 및 수정이 본 발명의 범위에서 벗어나지 않으면, 본 발명에 포한된 것으로 해석되어야 한다.
(실시 형태 1)
여기에서, 예를 들면, 5 비트 계조를 표시하는 경우를 고려한다. 즉, 32 계조의 경우를 설명하기로 한다. 우선, 표시될 계조(여기에서는 5 비트)를 상위 비트와 하위 비트, 예를 들면 3 비트의 상위 비트와 2 비트의 하위 비트로 나눈다.
본 발명에서, 계조를 분할한 각각의 영역에서, 각 서브프레임의 점등 기간(또는, 임의 시간에서의 점등 횟수)을 순차적으로 더하여 계조를 표시한다. 즉, 계조수가 증가하면, 보다 많은 서브프레임에서 점등한다. 그러므로, 계조수가 작은 경우에 점등하고 있는 서브프레임에서, 계조수가 높은 경우에도 점등한다. 이러한 계조 방식을 중복 시간 계조 방식이라고 부른다. 이러한 방식은 계조가 분할된 각 영역에서 사용된다. 따라서, 전체 계조가 표시된다.
다음, 각 계조수에서 서브프레임을 선택하는 방법, 즉 각 계조수에서 점등되는 서브프레임을 선택하는 방법에 대하여 설명하기로 한다. 도 1은 5 비트 계조를 표시하고, 상위 비트를 3 비트 그리고 하위 비트를 2 비트로 분할한 경우의 서브프레임을 선택하는 방법을 도시하고 있다. 상위 비트는 7개의 서브프레임(SF1 내지 SF7)을 이용하여 표시된다. 따라서, 3 비트 계조, 즉 8 계조가 표시될 수 있다. 각 점등 기간의 길이는 4로 설정된다. 여기서, 1의 계조수는 점등 기간의 길이의 1에 대응한다. 하위 비트는 3개의 서브프레임(SF8 내지 SF1O)을 이용하여 표시된다. 따라서, 2 비트 계조, 즉 4 계조가 표현될 수 있다. 각 점등 기간의 길이는 모두 1이다. 따라서, 상위 비트에 대하여 7개의 서브프레임 및 하위 비트에 대하여 3개의 서브프레임을 포함하는 10개의 서브프레임으로 5 비트의 계조를 표시할 수 있다.
상위 비트에 대한 서브프레임에서 각 점등 기간(또는 임의 시간에서의 점등 횟수, 즉 가중 양)의 길이는 모두 4이고, 하위 비트의 서브프레임에서 점등 기간(또는 임의 시간에서의 점등 횟수, 즉 가중 양)의 길이는 모두 1인 것에 불구하고, 본 발명은 이것에 한정되지 않는다. 서브프레임 각각에 의하여 점등 기간(또는 임의 시간에서의 점등 횟수, 즉 가중 양)의 길이가 다를 수도 있다.
예를 들면, 상위 비트에 대한 서브프레임 중에서 점등 기간을 분할하고, 서브프레임 개수를 증가시킬 수도 있다. 예를 들면, 4의 점등 기간을 갖는 서브프레임을 2의 점등 기간을 각각 갖는 두개의 서브프레임, 또는 1의 점등 기간을 갖는 서브프레임과 3의 점등 기간을 갖는 서브프레임으로 분할할 수도 있다.
점등이 지속된 경우의 점등 기간에 따라 계조가 표시되며, 점등이 임의 기간에서 반복적으로 점멸하는 경우의 점등 횟수에 따라 계조가 표시된다. 점등 횟수에 따라 계조를 표시하는 디스플레이 장치로는 대표적으로 플라즈마 디스플레이가 있다. 점등 기간에 따라 계조를 표시하는 디스플레이 장치로는 유기 EL 디스플레이가 있다.
여기서, 도 1을 참조하여 설명하기로 한다. ○이 병기된 서브프레임에서 점등되어 있고, ×가 병기된 서브프레임에서 비점등되어 있다. 점등된 서브프레임을 선택하는 것에 의하여 계조를 표시한다. 예를 들면, 계조수가 O인 경우에, SF1 내지 SF1O은 비점등되어 있다. 계조수가 1인 경우에, SF1 내지 SF7, SF9 내지 SF1O은 비점등되어 있고, SF8은 점등되어 있다. 계조수가 4인 경우에, SF2 내지 SF1O은 비점등되어 있고, SF1은 점등되어 있다. 계조수가 5인 경우에, SF2 내지 SF7 및 SF9 내지 SF1O은 비점등되어 있고, SF1 및 SF8은 점등되어 있다. 계조수가 8인 경우에, SF3 내지 SF1O은 비점등되어 있고, SF1 및 SF2는 점등되어 있다. SF1 내지 SF7은 상위 비트에 대한 서브프레임이며, SF8 내지 SF1O은 하위 비트에 대한 서브프레임이다.
다음, 계조수 각각을 표시하는 방법, 즉 서브프레임 각각을 선택하는 방법을 설명하기로 한다. 계조수가 0 내지 3인 경우에, 상위 3 비트에 대하여 중복 시간 계조 방식을 이용하기 때문에, SF1 내지 SF7은 비점등되어 있다. 계조수가 4 내지 7인 경우에, SF1은 점등되어 있고, SF2 내지 SF7은 비점등되어 있다. 계조수가 8 내지 11인 경우에, SF1 및 SF2는 점등되어 있고, SF3 내지 SF7은 비점등되어 있다. 계조수가 12 내지 15인 경우에, SF1, SF2, SF3은 점등되어 있고, SF4 내지 SF7은 비점등되어 있다. 계조수가 더욱 증가하는 경우에, 이와 유사하게 점등 여부가 선택된다.
따라서, 상위 3 비트에서 각 서브프레임에 점등 주기를 순차적으로 부가하는 것에 의하여 계조가 표시된다. 즉, 계조수가 증가하면, 보다 많은 서브프레임에서 점등한다. 그러므로, SF1은 계조수가 4 이상인 경우에 늘 점등하고 있다. SF2는 계조수가 8 이상인 경우에 늘 점등하고 있다. SF3은 계조수가 12 이상인 경우에 늘 점등하고 있다. SF4 내지 SF7에 대해서도 동일하다. 즉, 계조수가 낮은 경우에 점등하고 있는 서브프레임은 계조수가 높은 경우에 점등하게 된다.
이러한 구동법을 이용하면, 의사 윤곽을 저감할 수 있다. 이것은 임의 계조수 내에서 계조수가 그것보다 낮은 경우에 점등하고 있는 서브프레임 모두가 점등하고 있기 때문이다. 그러므로, 시선이 움직여도, 계조수의 경계에서 부정확한 밝기로 영상을 표시하는 것이 방지될 수 있다
하위 2 비트에 대하여 중복 시간 계조 방식을 이용한다. 그러므로, 계조수가 O, 4, 8, 12, 16, ...인 경우에, SF8 내지 SF1O은 비점등되어 있다. 계조수가 1, 5, 9,(13, 17, ...인 경우에, SF8은 점등되어 있고, SF9 내지 SF1O은 비점등되어 있다. 계조수 2, 6, 1O, 14, 18,...인 경우에, SF8 및 SF9는 점등되어 있고, SF1O은 비점등되어 있다. 계조수가 3, 7, 11,(15, 19,...인 경우에, SF8 내지 SF1O은 점등되어 있다.
따라서, 하위 2 비트에서 각 서브프레임에 점등 기간을 순차적으로 부가하는 것에 의하여 계조가 표시된다. 즉, 계조수가 하위 비트의 범위 내에서 증가하면, 보다 많은 서브프레임이 점등된다. 즉, 계조수가 하위 비트의 범위 내에서 감소할 때 점등되는 서브프레임에서, 계조수가 하위 비트의 범위 내에서 큰 경우에 점등된다.
이러한 구동법을 이용하면 의사 윤곽을 저감할 수 있다. 이것은 임의 계조수에서 임의 서브프레임이 점등하고 있는 하위 비트의 범위 내에서, 상기 임의 계조수보다 높은 계조수에서 서브프레임이 언제나 점등하고 있기 때문이다. 그러므로, 시선이 움직여도, 계조수의 경계에서 부정확한 밝기로 영상을 표시하는 것이 방지될 수 있다.
따라서, 도 1은 상위 비트가 3 비트 그리고 하위 비트가 2 비트인 경우에 서브프레임을 선택하는 방법을 도시하고 있다. 다음에, 상위 비트가 2 비트 그리고 하위 비트가 3 비트인 경우에 서브프레임을 선택하는 방법이 도 2에 도시되어 있다.
상위 2 비트는 3개의 서브 프레임(SF1 내지 SF3)을 이용하여 표시되어, 2 비트 계조, 즉 4 계조가 표시될 수 있다. 하위 3 비트는 7개의 서브프레임(SF4 내지 F1O)을 이용하여 표시되어, 3 비트 계조, 즉 8 계조가 표시될 수 있다. 따라서, 상위 비트에 대하여 3개의 서브프레임과 하위 비트에 대하여 7개의 서브프레임을 포함하는 10개의 서브프레임으로 5 비트 계조를 표시할 수 있다.
서브프레임을 선택하는 방법이 시간이나 장소의 관점에서 크게 변경되는 경우에 의사 윤곽이 종종 발생된다. 그러므로, 도 1의 경우에, 계조수가 3에서 4로, 7에서 8로, 12에서(13 등으로 변경될 때 발생될 수도 있다. 도 1의 경우, 이러한 변화가 7 포인트에서 발생한다. 서브프레임을 선택하는 방법이 크게 변경되면, 그 포인트에서 서브프레임의 점등 주기의 합계차가 작다. 따라서, 의사 윤곽의 강도가 작으므로, 쉽게 보이지 않는다.
한편, 도 2의 경우에, 계조수가 7에서 8로, 15에서 16으로, 23에서 24 등으로 변경될 때 의사 윤곽이 발생될 수도 있다. 도 2의 경우, 이러한 변화가 3 포인트에서 발생한다. 점등 기간의 합계차가 큰 것에 주목하여야 한다. 따라서, 의사 윤곽의 강도가 작으므로, 쉽게 보일 수 있다.
따라서, 도 1의 경우, 의사 윤곽이 자주 발생하지만, 의사 윤곽의 강도는 약한 반면, 도 2의 경우, 의사 윤곽이 자주 발생하지 않지만, 의사 윤곽의 강도는 강하다. 전술한 바를 고려하여, 상위 비트와 하위 비트로의 분할이 결정될 수도 있다.
상위 2 비트 및 하위 3 비트로 분할하는 경우에, 상위 비트에 대한 서브프레임에의 점등 기간의 길이는 8인 것에 주목하여야 한다. 이것은 하위 비트가 3 비트이기 때문이다. 3 비트, 즉 8 계조를 표시할 수 있기 때문에, 상위 비트에서 점등 기간이 최대 8만큼 증가될 필요가 있다. 전술한 바를 고려하여, 상위 비트에서 서브프레임에서의 점등 기간의 길이는 하위 비트에서 최고 계조수의 경우에서 점등 기간의 길이와 같거나 그 이하가 바람직하다. 상위 비트에 대하여 서브프레임에서 점등 기간의 길이가 하위 비트의 최고 계조수에서 점등 기간의 길이보다 작은 경우, 서브프레임을 선택하는 방법 중 몇몇은 하위 비트에서 실제로 사용되지 않는다.
점등 기간의 길이는 전체 계조수 (비트수), 전체 서브프레임 개수 등에 따라서 적절히 변경되는 것에 주목하여야 한다. 그러므로, 점등 기간의 길이가 동일하여도, 전체 계조수(비트수) 또는 전체 서브프레임 개수가 변경되면, 실제 점등 기간의 길이(예를 들면, μs)가 변경될 수도 있다.
그 다음, 6 비트 계조를 표시하는 경우를 고려하기로 한다. 도 3은 상위 비트가 3 비트 그리고 하위 비트가 3 비트인 경우에서 서브프레임을 선택하는 방법을 도시한다.
상위 3 비트는 7개의 서브프레임(SF1 내지 SF7)을 이용하여 표시된다. 따라서, 3 비트 계조, 즉 8 계조를 표시할 수 있다. 하위 3 비트는 7개의 서브프레임(SF8 내지 SF14)을 이용하여 표시된다. 따라서, 3 비트 계조, 즉 8 계조를 표시할 수 있다. 상위 비트에서 각 점등 기간의 길이는 8이 된다. 이와 같이, 상위 비트에 대하여 7개의 서브프레임 그리고 하위 비트에 대하여 7개의 서브프레임을 포함하는 14개의 서브프레임으로 6 비트의 계조를 표시할 수 있다.
도 2와 유사하게, 6 비트 계조를 표시하는 경우에, 상위 비트와 하위 비트로 임의로 분할하는 것에 의하여 그리고 중복 시간 계조 방식을 이용하는 것에 의하여 계조를 표시할 수 있다.
따라서, 도 1 내지 도 3에서 5 비트 또는 6 비트 계조가 표시된 경우에 대하여 설명하였지만, 이와 유사하게 여러 가지 비트수가 적용될 수 있다. 즉, n 비트 계조가 표시되고, 상위 비트가 a 비트이고 하위 비트가 b 비트인 경우에, 상위 비트에서의 서브프레임 개수는 적어도 (2a-1)개이며, 하위 비트에서의 서브프레임 개수는 적어도 (2b-1)개가 된다. 상위 비트에 대한 서브프레임에서의 점등 기간의 길이는 2b이다.
따라서, 계조를 복수의 영역으로 나누고 각각의 영역에서 중복 시간 계조 방식을 이용하는 것에 의하여, 서브프레임 개수를 증가시키지 않고, 의사 윤곽을 저감하거나 계조수를 크게하여 영상을 표시하는 것이 가능하다.
1개의 계조수를 표시하는 경우, 몇몇 경우에 서브프레임의 복수개의 조합을 적용할 수 있다. 그러므로, 임의 계조수에서 서브프레임의 조합을 시간 또는 장소에 따라 변경할 수 있다. 게다가, 상기 조합은 시간과 장소 모두에 따라 변경될 수도 있다.
예를 들면, 임의 계조수를 표시할 때, 프레임을 선택하는 방법은 홀수 프레임과 짝수 프레임 사이에서 변경될 수 있다. 또한, 임의 계조수를 표시할 때, 서브프레임을 선택하는 방법은 홀수 열 화소와 짝수 열 화소 사이에서 변경될 수 있다. 또한, 임의 계조를 표시할 때, 서브프레임을 선택하는 방법은 홀수 행 화소와 짝수 행 화소 사이에서 변경될 수 있다.
중복 시간 계조 방식을 이용하여 계조를 표시하는 경우에 대하여 설명되었지만, 다른 계조 방법이 부가적으로 이용될 수도 있다. 예를 들면, 면적 계조 방식이 부가적으로 이용될 수 있는바, 1개의 화소를 복수개의 서브 화소로 분할하고, 점등하고 있는 면적을 변경하는 것으로 계조를 표시한다. 그 결과, 의사 윤곽을 한층 더 저감할 수 있다.
계조수에서 선형으로 비례하여 점등 기간이 증가하는 경우에 대하여 설명하였다. 이하, 감마 보정을 실시하는 경우에 대하여 설명하기로 한다. 감마 보정은, 계조수가 증가하면, 점등 기간이 비선형으로 증가하도록 보정된다. 인간의 눈은, 휘도가 선형 비례하여 증가하여도, 밝기가 선형 비례하여 증가하고 있다고 느끼지 않는다. 휘도가 높을수록, 인간의 눈은 밝기의 차이를 느끼기 어렵다. 따라서, 인간의 눈이 밝기의 차이를 느낄 수 있도록, 계조수가 증가하여, 점등 기간이 연장될 필요가 있는바, 즉 감마 보정을 실시할 필요가 있다.
가장 단순한 방법으로서, 실제로 표시될 필요가 있는 비트 수(계조수)보다 많은 비트 수가 준비된다. 예를 들면, 실제로 6 비트(64 계조)가 표시될 때, 8 비트 계조(256 계조)가 표시될 수 있도록 준비해둔다. 실제로 표시를 수행하는 경우에, 계조수의 휘도가 비선형을 갖도록 6 비트(64 계조)가 표시된다. 이것에 의해, 감마 보정을 실현할 수 있다.
일례로서, 도 4는 감마 보정을 실시하여 5 비트 계조가 실제로 표시되는 것에 불구하고, 6 비트가 표시되도록 준비되는 경우에 서브프레임을 선택하는 방법을 도시한다. 도 4에서, 5 비트 계조에서 0 내지 12의 계조수는 6 비트 계조에서의 그것과 동일하다. 그러나, 감마 보정이 수행된 5 비트 계조에서(13의 계조수와 관련하여, 6 비트의 계조에서 계조수가 14인 경우에 서브프레임을 선택하는 방법을 이용하여 점등시킨다. 이와 유사하게, 감마 보정이 수행된 5 비트 계조에서 계조수가 14인 경우에, 6 비트 계조에서 16의 계조수가 실제로 표시된다. 감마 보정이 수행된 5 비트 계조에서 계조수가 15인 경우에, 6 비트 계조에서 18의 계조수가 실제로 표시된다. 따라서, 감마 보정이 수행된 5 비트 계조에서의 계조수가 6 비트 계조에서의 계조수와 관련된 표에 따라 표시가 수행될 수 있다. 상기 방식에서, 감마 보정이 실현될 수 있다.
감마 보정이 수행된 5 비트에서의 계조수가 6 비트 계조에서의 계조수와 관련된 표는 적절히 변경될 수 있으므로, 감마 보정의 정도를 용이하게 변경하는 것이 가능한 것에 주목하여야 한다.
또한, 감마 보정 이후에 표시되는 비트의 개수(예를 들면, q 비트, 여기서 q는 정수)와 감마 보정을 이용한 비트의 개수(예를 들면, p 비트, 여기서 p는 정수)는 이것에 한정되지 않는다. 감마 보정 이후에 표시가 수행되는 경우에, 비트의 개수 p를 가능한 크게 설정되는 것이 바람직하다. 비트의 개수 p가 너무 크면 서브프레임의 개수가 너무 크게되는 역효과를 발생시킬 수 있는 것에 주목하여야 한다. 그러므로, 비트 개수 q와 비트 개수 p와의 관계는, q+2=p=q+5로 설정되는 것이 바람직하다. 그 결과, 계조를 매끈하게 표시하면서, 서브프레임의 개수를 너무 증가시키지 않는다.
다른 감마 보정 방법으로서, 상위 비트에 대한 서브프레임에서의 점등 기간의 길이는 중복 시간 계조 방식을 이용하는 경우와 상이하게 된다.
예로서, 도 5는 0 내지 15의 계조수가 정상적으로 표시되는 경우에 그리고 16 내지 31의 계조수에 대한 점등 기간의 각 길이가 정상 점등 기간의 길이보다 2배인 경우에 서브프레임을 선택하는 방법을 도시한다. 이 경우는, 중복 시간 계조 방식에 사용된 상위 비트에 대한 서브프레임 중에서 보다 상위 비트의 서브프레임에 대응하는 서브프레임 5(SF5) 내지 서브프레임 7(SF7) 각각의 점등 기간이 도 1의 그것보다 2배가 되고, 하위 비트용으로 부가된 서브프레임의 점등 기간 각각이 도 1의 그것보다 2배가 되는 점에서, 도 1과 상이하다.
0 내지 15의 계조수에서, 서브프레임(SF8 내지 SF1O)이 하위 비트용으로 사용된다. 한편, 16 내지 31의 계조수에서, 서브프레임(SF11 내지 SF13)이 하위 비트용으로 사용된다. 따라서, 계조수가 증가하면, 점등 기간의 길이도 평활하게 변화한다.
이와 같은 방식에서, 의사 윤곽이 저감될 수 있다.
16 내지 31의 계조수에서, 하위 비트용으로 이용되는 서브프레임으로서 SF11 내지 SF13 이외의 서브프레임을 이용할 수도 있다. 이것에 따르면, 서브프레임 개수를 저감하는 것이 가능하다. 도 6은 도 5에서 서브프레임(SF11) 대신에 서브프레임(SF9, SF1O)을 이용하여 서브프레임 개수를 저감하는 예를 도시한다.
상위 비트용으로 이용되는 서브프레임에서 점등 기간의 길이를 도 5 및 도 6에서 상위 비트용으로 이용된 다른 서브프레임에서 점등 기간의 길이에 2배인 것에 불구하고, 본 발명은 이것에 한정되지 않는다. 감마 보정을 실시할 때 사용되는 감마값에 따라 점등 기간의 길이가 제어될 수 있다. 즉, 상위 비트용으로 이용되는 서브프레임에서의 점등 기간의 길이가 변경되며 상위 비트용으로 이용되는 다른 서브프레임에서의 점등 기간의 길이보다 길게 될 수도 있다.
도 5 및 도 6에서 계조수를 두 부분으로 분할하였지만, 본 발명은 이것에 한정되지 않는다. 일례로서, 도 7은 계조수가 4 부분으로 분할되는 경우를 도시한다.
우선, 계조수를 O 내지 7의 계조수로, 8 내지 15의 계조수로, 16 내지 23의 계조수로, 그리고 24 내지 31의 계조수로 분할한다. O의 계조수와 7의 계조수 사이의 점등 기간 각각의 길이는 정상적으로 변경된다. 8 내지 15의 계조수에서 점등 기간 각각의 길이의 변화량은 0 내지 7의 계조수에서의 변화량보다 2배가 되고, 16 내지 23의 계조수에서의 점등 기간 각각의 길이의 변화량은 0 내지 7의 계조수에서의 변화량보다 2배가 되며, 24 내지 31의 계조수에서의 점등 기간 각각의 길이의 변화량은 0 내지 7의 계조수에서의 변화량보다 2배가 된다. 이 경우, 점등 기간의 길이는 중복 시간 계조 방식으로 이용되는 상위용 서브프레임 중에서보다 상위 비트용의 서브프레임에서 두배가 된다. 또한, 하위 비트용으로서 서브프레임이 추가되며, 추가된 서브프레임의 점등 기간의 길이도 순차적으로 2배가 된다.
계조수가 O 내지 7인 경우에, 서브프레임(SF8 내지 SF1O)이 하위 비트용으로 이용된다. 계조수가 8 내지 15인 경우에, 서브프레임(SF11 내지 SF13)이 하위 비트용으로 이용된다. 계조수가 16 내지 23인 경우에, 서브프레임(SF14 내지 SF16)이 하위 비트용으로 이용된다. 계조수가 24 내지 31인 경우에, 서브프레임(SF17 내지 SF19)이 하위 비트용으로 이용된다. 따라서, 계조수가 증가하면, 점등 기간도 평활하게 변화한다.
하위 비트용으로 이용되는 서브프레임은 분할된 계조수 각각에 따라서 분할할 필요가 없는 것에 주목하여야 한다. 따라서, 서브프레임 개수가 저감될 수 있다. 도 8은 도 7에서 서브프레임(SF11) 대신에 서브프레임(SF9, SF1O)을 이용하는 것에 의하여, 서브프레임(SF14) 대신에 서브프레임(SF12, SF13)을 이용하는 것에 의하여, 그리고 서브프레임(SF17) 대신에 서브프레임(SF(15, SF16)을 이용하는 것에 의하여, 서브프레임의 개수를 저감하는 예를 도시한다.
점등 기간의 길이가 계조의 영역 각각에서 두배로 되는 것에 불구하고, 본 발명은 이것에 한정되지 않는다. 길이는 2배, 예를 들면 4배 또는 8배로 증가될 수도 있다. 다른 방법으로서, 점등 기간의 길이는 조금씩 증가될 수도 있다. 감마 보정을 수행될 때 이용되는 감마값에 따라서 점등 기간의 길이를 제어할 수도 있다. 즉, 중복 시간 계조 방식에 이용되는 서브프레임에서의 점등 기간의 길이가 변경되며, 다른 서브프레임에서의 점등 기간의 길이보다 길게 될 수도 있다.
계조를 표시하는 방법, 즉 서브프레임을 선택하는 방법에 대하여 설명하였다. 이하, 서브프레임이 출현하는 순서에 대하여 설명한다.
본원에서 일례로서 도 1의 경우를 이용하지만, 본 발명은 이것에 한정되지 않으며, 다른 도면에도 적용될 수 있다.
우선, 가장 기본적인 구조로서, 1 프레임은 SF8, SF9, SF1O, SF1, SF2, SF3, SF4, SF5, SF6, 및 SF7의 순서로 구성된다. 가장 점등 기간이 짧은 서브프레임이 마련되고, 그 다음, 중복 시간 계조 방식에서 점등 순서에 따라 서브프레임을 배열한다.
다른 방법으로서, 1 프레임은 역순으로 SF7, SF6, SF5, SF4, SF3, SF2, SF1, SF1O, SF9, 및 SF8로 구성될 수도 있다. 상위 비트에 대한 서브프레임과 하위 비트에 대한 서브프레임은 역순으로 출현할 수도 있다. 예를 들면, 1 프레임은 SF1, SF2, SF3, SF4, SF5, SF6, SF7, SF8, SF9, 및 SF1O의 순서로 구성될 수도 있다.
다음, 상위 비트에 대한 임의 서브프레임 사이에 하위 비트에 대한 서브프레임이 삽입된다. 예를 들면, 순서는 SF1, SF8, SF2, SF9, SF3, SF1O, SF4, SF5, SF6, 및 SF7가 되도록 설정된다. 즉, 하위 비트에 대한 서브프레임 SF8, SF9, 및 F1O은 각각 SF1과 SF2 사이에, SF2와 SF3 사이에 그리고 SF3과 SF4 사이에 삽입된다. 상위 비트에 대한 서브프레임 사이에 마련된 하위 비트에 대한 서브프레임의 위치 및 개수는 이것에 한정되지 않는다. 또한, 사이에 개재되는 서브프레임의 개수도 이것에 한정되지 않는다.
따라서, 하위 비트에 대한 서브프레임을 상위 비트에 대한 서브프레임 사이에 마련하는 것에 의하여, 눈 속임으로 인하여 의사 윤곽이 덜 보이게 된다.
도 9는 5 비트 계조가 상기 순서로 배열된 SF8, SF1, SF2, SF9, SF3, SF4, SF1O, SF5, SF6, 및 SF7을 이용하여 표시된 경우를 도시한다. 화소 A에는 15의 계조수가 표시되며, 화소 B에는 16의 계조수가 표시된다. 여기서, 시선이 이동하는 경우에, 18(=1+4+4+1+4+4)의 계조수가 시선(902)을 따라 보여지며,(13(=4+4+4+1)의 계조수가 시선(901)을 따라 보여진다. 15 및 16의 계조수가 보여져야 하지만, 실제로 18 내지(13의 계조수가 보여진다. 따라서, 계조간의 갭이 작으므로, 의사 윤곽이 저감된다.
상위 비트에 대한 서브프레임은 점등되는 순서(예를 들면, SF1, SF2, SF3, SF4, SF5, SF6, 및 SF7)로 또는 그 역순(예를 들면, SF7, SF6, SF5, SF4, SF3, SF2, 및 SF1)으로 배열될 수도 있다. 다른 방법으로서, 점등은 중간 프레임에서 시작할 수도 있다(SF7, SF5, SF5, SF3, SF2, SF4, 및 SF6). 따라서, 제 프레임과 제2 프레임 사이의 경계에서 의사 윤곽이 저감된다. 이른바, 동영상 의사 윤곽이 저감될 수 있다.
다른 방법으로서, 서브프레임은 랜덤한 순서로 배열되어(예를 들면, SF1, SF6, SF2, SF4, SF3, SF5, 및 SF7), 눈 속임으로 인하여 의사 윤곽이 보다 덜 보이게 될 수 있다.
일례로서, 1 프레임에서의 서브프레임은 SF8, SF1, SF5, SF9, SF2, SF6, SF1O, SF4, SF7, 및 SF3의 순서로 출현한다. 이것은 상위 비트에 대한 서브프레임이 랜덤하게 배열되며, 하위 비트에 대한 서브프레임이 상위 비트에 대한 서브레임의 사이인 경우에 대응하다.
이러한 경우가 도 1O에 도시되어 있다. 여기서, 시선이 이동하는 경우에, 18(=1+4+1+4+4+4)의 계조수가 시선(1002)을 따라 보여지고,(13(=4+4+1+4)의 계조수가 시선(1001)을 따라 보여진다. 15 및 16의 계조수가 보여야 하지만, 실제로 13 내지 18의 계조수가 보여질 수 있다. 그러므로, 도 9의 경우는 도 1O의 경우와 크게 다르지 않다.
한편, 시선이 급격하게 이동하는 것으로 가정한다. 예를 들면, 도 11은 도 9에서 시선이 급격하게 이동한 경우를 도시한다. 시선이 급격하게 이동하면, 19(=1+4+4+1+4+4+1)의 계조수가 시선(1101)을 따라 보여지고, 12(=4+4+4)의 계조수가 시선(1102)을 따라 보여진다. 15 및 16의 계조수가 보여야 하지만, 실제로 12 내지 19의 계조수가 보여지게 된다.
한편, 도 12는 도 1O에서 시선이 급격하게 이동하는 경우를 도시한다. 시선이 급격하게 이동하면,(15(=1+4+1+4+1+4)의 계조수가 시선(1201)을 따라 보여지며, 16(=4+4+4+4)의 계조수가 시선(1202)을 따라 보여진다. 보여지는 15 및 16의 계조수가 정확하게 표시된다. 그러므로, 도 11의 경우는 도 12의 경우와 크게 다르다. 즉, 종복 시간 계조 방식으로 배열된 서브프레임은 가능한 랜덤하게 배치되어 의사 윤곽을 더욱 저감하는 것이 바람직하다.
따라서, 상위 비트에 대한 서브프레임의 순서를 결정하는 것에 의하여 그리고 상위 비트에 대한 서브프레임의 사이에 하위 비트에 대한 서브프레임을 마련하는 것에 의하여 서브프레임이 출현하는 순서를 결정한다.
이때, 하위 비트에 대한 서브프레임은 가장 짧은 점등 기간을 갖는 서브프레임의 순서(예를 들면, SF8, SF9, 및 SF1O) 또는 그 역순(예를 들면, SF1O, SF9, 및 SF8)으로 배열될 수도 있다. 다른 방법으로서, 점등은 중심 서브프레임으로부터 시작될 수도 있다. 또는, 하위 순위 비트에 대한 서브프레임을 랜덤하게 배열할 수도 있다. 따라서, 의사 윤곽은 눈 속임으로 인하여 저감된다.
또한, 상위 비트에 대한 서브프레임 사이에 하위 비트에 대한 서브프레임을 삽입하는 경우, 그 하위 비트에 대한 서브프레임의 개수가 특별히 제한되지 않는다.
또한, 하위 비트에 대한 서브프레임의 순서를 결정하는 것에 의하여 그리고 그 하위 비트에 대한 서브프레임 사이에 상위 비트에 대한 서브프레임을 마련하는 것에 의하여 서브프레임이 출현하는 순서를 결정할 수도 있다.
이와 같이, 하위 비트에 대한 서브프레임들은, 한개의 부분에 편재되지 않도록 하기 위해 상위 비트에 대한 서브프레임 사이에 배치된다. 그 결과, 눈 속임으로 인하여 의사 윤곽이 저감될 수 있다.
도 13은 도 1에서 서브프레임이 출현하는 순서의 패턴에 대한 예를 도시한다.
제1 패턴으로서, 상기 순서는 SF1, SF2, SF3, SF4, SF5, SF6, SF7, SF8, SF9, 및 SF1O이 되도록 설정된다. 하위 비트에 대한 서브프레임은 1 프레임의 끝에 상호 배열된다.
제2번 패턴으로서, 서브프레임은 SF8, SF9, SF1O, SF1, SF2, SF3, SF4, SF5, SF6, 및 SF7의 순서로 출현한다. 하위 비트에 대한 서브프레임은 1 프레임의 처음에 상호 배열된다.
제3 패턴으로서, 서브프레임은 SF1, SF2, SF3, SF4, SF8, SF9, SF1O, SF6, SF7, 및 SF5의 순서로 출현한다. 하위 비트에 대한 서브프레임은 1 프레임의 중간에서 상호 배열된다.
제4 패턴으로서, 서브프레임은 SF1, SF2, SF8, SF3, SF4, SF9, SF5, SF6, SF1O, 및 SF7의 순서로 출현한다. 상위 비트에 대한 서브프레임은 적정 순서로 배열된다. 하위 비트에 대한 서브프레임도 적정 순서로 배열된다. 상위 비트에 대한 2개의 서브프레임 이후에, 하위 비트에 대한 1개의 서브프레임이 배치된다.
제5 패턴으로서, 서브프레임은 SF1, SF2, SF9, SF3, SF4, SF8, SF5, SF6, SF1O, 및 SF7의 순서로 출현한다. 이러한 패턴은 제4 패턴에 대응하며, 하위 비트에 대한 서브프레임은 랜덤하게 배치된다.
제6 패턴으로서, 서브프레임은 SF1, SF5, SF8, SF2, SF7, SF9, SF3, SF6, SF1O, 및 SF4의 순서로 출현한다. 이러한 패턴은 제4 패턴에 대응하며, 상위 비트에 대한 서브프레임은 랜덤하게 배치된다.
제7 패턴으로서, 서브프레임은 SF1, SF5, SF9, SF2, SF7, SF8, SF3, SF6, SF1O, 및 SF4의 순서로 출현한다. 이러한 패턴은 제4 패턴에 대응하며, 상위 비트에 대한 서브프레임은 랜덤하게 배치되며, 하위 비트에 대한 서브프레임은 랜덤하게 배치된다.
제8 패턴으로서, 서브프레임은 SF1, SF2, SF8, SF3, SF9, SF4, SF5, SF6, SF1O, 및 SF7의 순서로 출현한다. 이러한 패턴에서, 상위 비트에 대한 2개의 서브프레임, 하위 비트에 대한 1개의 서브프레임, 상위 비트에 대한 1개의 서브프레임, 하위 비트에 대한 1개의 서브프레임, 상위 비트에 대한 3개의 서브프레임, 하위 비트에 대한 1개의 서브프레임, 및 상위 비트에 대한 1개의 서브프레임이 배치된다.
제9 패턴으로서, 서브프레임은 SF1, SF2, SF3, SF4, SF8, SF9, SF5, SF6, SF7, 및 SF1O의 순서로 출현한다. 이러한 패턴에서, 상위 비트에 대한 4개의 서브프레임, 하위 비트에 대한 2개의 서브프레임, 상위 비트에 대한 3개의 서브프레임, 및 하위 비트에 대한 1개의 서브프레임이 배치되어 있다.
이와 같이, 상위 비트에 대응하는 복수개의 서브프레임 중 하나의 서브프레임이 점등하고, 하위 비트에 대응하는 하나 이상의 서브프레임 중 하나의 서브프레임이 점등하며, 그 후, 상위 비트에 대응하는 복수개의 서브프레임 중 다른 하나의 서브프레임이 점등하는 것이 바람직하다.
또, 하위 비트에 대응하는 복수개의 서브프레임 중 하나의 서브프레임이 점등하고, 상위 비트에 대응하는 복수개의 서브프레임 중 하나의 서브프레임이 점등하며, 그 후, 하위 비트에 대응하는 복수의 서브프레임 중 다른 하나의 서브프레임이 점등하는 것이 바람직하다.
또, 하위 비트에 대응하는 복수개의 서브프레임 중 하나의 서브프레임이 점등하고, 상위 비트에 대응하는 복수개의 서브프레임 중 복수개의 서브프레임이 점등하며, 그 후, 하위 비트에 대응하는 복수개의 서브프레임 중 다른 하나의 서브프레임이 점등하는 것이 바람직하다.
또, 상위 비트에 대응하는 복수개의 서브프레임 중 하나의 서브프레임이 점등하고, 하위 비트에 대응하는 복수개의 서브프레임 중 복수개의 서브프레임이 점등하며, 그 후, 상위 비트에 대응하는 복수개의 서브프레임 중 다른 하나의 서브프레임이 점등하는 것이 바람직하다.
서브프레임의 출현 순서는 시각에 따라서 변경될 수도 있는 것에 주목하여야 한다. 예를 들면, 서브프레임 순서가 제1 프레임과 제2 프레임 사이에서 변경될 수 있다. 또, 서브프레임의 출현 순서는 장소에 의해서 변경될 수도 있다. 예를 들면, 서브프레임 출현 순서가 화소 A와 화소 B 사이에서 변경될 수도 있다. 또, 서브프레임의 출현 순서는 시각 및 장소의 조합에 의하여 변경될 수 있다.
통상의 프레임 주파수는 6OHz이지만, 본 발명은 이것에 한정되지 않는다. 프레임 주파수를 올리면 의사 윤곽이 저감될 수도 있다. 예를 들면, 디스플레이 장치는 통상 주파수보다 두배로 높은 120Hz로 작동될 수도 있다.
(실시 형태 2)
본 실시 형태에서, 타이밍 차트의 예에 대하여 설명하기로 한다. 서브프레임을 선택하기 위한 방법의 일례로서 도 1의 방법을 이용하였지만, 본 발명은 이것에 한정되지 않는다. 본 발명은 다른 서브프레임을 선택하는 방법, 다른 계조수 등에도 용이하게 적용 가능하다.
또, 서브프레임이 출현하는 순서는 일례로서 SF1, SF8, SF2, SF9, SF3, SF1O, SF4, SF5, SF6, 및 SF7이지만, 본 발명은 이것에 한정되지 않으며 다른 순서에 용이하게 적용 가능하다.
도 14는 신호가 화소에 기록되는 기간과 점등 기간이 분리되어 있는 경우의 타이밍 차트를 도시한다. 우선, 신호 기록 기간에서 1 화면 분의 신호가 전체 화소에 입력된다. 신호 기록 기간 동안, 화소는 점등하지 않는다. 신호 기록 기간이 종료한 이후, 점등 기간이 시작하며, 화소가 점등한다. 그때의 점등 기간의 길이는 4이다. 다음, 후속 서브프레임이 시작하고, 신호 기록 기간에서 1 화면 분의 신호가 전체 화소에 입력된다. 신호 기록 기간 동안, 화소는 점등하지 않는다. 신호 기록 기간이 종료한 이후, 점등 기간이 시작하고, 화소가 점등한다. 그때의 점등 기간의 길이는 1이다.
유사한 동작을 반복하는 것에 의하여, 점등 기간의 길이가 4, 1, 4, 1, 4, 1, 4, 4, 4, 및 4의 순서로 배치된다.
신호가 화소에 기록되는 기간과 점등 기간이 분리되어 있는 구동 방법은 플라즈마 디스플레이에 적용되는 것이 매우 바람직하다. 상기 구동 방법을 플라즈마 디스플레이에 이용하는 경우에, 초기화의 동작 등이 필요하지만, 간명성을 위하여 본원에 생략한다.
또한, 상기 구동 방법은 EL 디스플레이(유기 EL 디스플레이, 무기 EL 디스플레이, 무기 재료와 유기 재료를 포함하는 소자로 구성된 디스플레이 등), 필드 에미션 디스플레이, 디지털 마이크로 미러 디바이스(DMD)를 이용한 디스플레이 등에 적용하는 것도 매우 바람직하다.
도 15는 그 경우의 화소 구성을 도시한다. 게이트선(1507)을 선택하여, 선택 트랜지스터(1501)를 턴 온 상태로 하고, 신호가 신호선(1505)으로부터 캐패시터(1502)로 입력된다. 따라서, 그 신호에 따라서 구동 트랜지스터(1503)를 흐르는 전류가 제어되고, 제1 전원선(1506)으로부터 표시소자(1504)를 통해 제2 전원선(1508)으로 전류가 흐른다.
신호 기록 기간에, 제1 전원선(1506)과 제2 전원선(1508)의 전위를 제어하여, 표시소자(1504)에 전압이 인가되지 않게 한다. 그 결과, 신호 기록기간에, 표시소자(1504)가 점등하는 것을 방지할 수 있다.
다음, 도 16은 화소에 신호가 기록되는 기간과 점등 기간이 분리되어 있지 않은 경우의 타이밍 차트를 도시한다. 신호가 각 열에 기록된 직후에, 점등 기간이 개시한다.
임의 열에 있어서, 신호가 기록되며, 예정된 점등 기간이 종료하고, 후속 서브프레임에 신호가 기록되기 시작한다. 전술한 동작을 반복하면, 점등 기간의 길이는 4, 1, 4, 1, 4, 1, 4, 4, 4, 및 4의 순서로 배치된다.
따라서, 신호가 느리게 기록되어도, 1 프레임 내에 많은 서브프레임을 배치하는 것이 가능하다.
이러한 구동 방법은 플라즈마 디스플레이에 적용하는 것이 매우 바람직하다. 본 발명을 플라즈마 디스프레이에 이용하는 경우, 초기화의 동작이 필요하지만, 본원에서 간명성을 위하여 생략한다.
또, 이러한 구동 방법은 EL 디스플레이, 필드 에미션 디스플레이, 디지털 마이크로 미러 디바이스(DMD)를 이용한 디스플레이 등에 적용하는 것도 매우 바람직하다.
도 17은 그 경우의 화소 구성을 도시한. 제1 게이트선(1707)을 선택하여, 제1 선택 트랜지스터(1701)를 턴 온 상태로 하고, 신호가 제1 신호선(1705)으로부터 캐패시터(1702)에 입력된다. 따라서, 그 신호에 따라서 구동 트랜지스터(1703)를 흐르는 전류가 제어되고, 제1 전원선(1706)으로부터 표시 소자(1704)를 통해 제2 전원선(1708)으로 전류가 흐른다. 이와 유사하게, 제2 게이트선(1717)을 선택하여, 제2 선택 트랜지스터(1711)를 턴 온 상태로 하고, 신호가 제2 신호선(1715)으로부터 캐패시터(1702)에 입력된다. 따라서, 그 신호에 따라서 구동 트랜지스터(1703)의 전류가 제어되고, 제1 전원선(1706)으로부터 표시 소자(1704)를 통해 제2 전원선(1708)으로 전류가 흐른다.
제1 게이트선(17O7)과 제2 게이트선(1717)은 개별적으로 제어될 수 있다. 이와 유사하게, 제1 신호선(1705)과 제2 신호선(1715)은 개별적으로 제어될 수 있다. 따라서, 신호가 2 열에 있는 화소에 입력되어, 도 16에 도시된 것과 같은 구동 방법을 실현할 수 있다.
도 15의 회로를 이용하여 도 16에 도시된 구동 방법을 실현하는 것도 가능한 것에 주목하여야 한다. 도 18은 그 경우의 타이밍 차트를 도시한다. 도 18에 도시된 바와 같이, 1 게이트 선택 기간을 복수개(도 18에서 2개)로 분할한다. 게이트선 각각은 분할된 선택 기간 각각에서 선택되며, 대응하는 신호 각각은 제1 신호선(1705)에 입력된다. 예를 들면, 임의 1 게이트 선택 기간에서, 상기 기간의 전반에서 i번째 열이 선택되고, 기간의 후반은 j번째 행이 선택된다. 따라서, 1 게이트 선택 기간에서 2 열이 한번에 선택되는 것과 같이 동작시키는 것이 가능하게 된다.
이러한 구동 방법의 상세한 것은 일본 특허 공개 제2001-324958호 공보 등에 기재되어 있으며, 그 내용은 본 발명과 조합하여 적용될 수 있다.
다음, 도 19는 화소의 신호를 소거하는 경우의 타이밍 차트를 도시한다. 신호가 각 열에 기록되고, 후속 신호 기록 동작이 수행되기 전에 화소의 신호를 소거한다. 따라서, 점등 기간의 길이를 용이하게 제어할 수 있게 된다.
임의 열에 있어서, 신호가 기록되고 예정된 점등 기간이 종료한 후, 후속 서브프레임에 신호의 기록 동작을 개시한다. 점등 기간이 짧은 경우, 신호 소거 동작을 실시하여, 비점등 상태를 제공한다. 전술한 동작을 반복하는 것에 의하여, 점등 기간의 길이가 4, 1, 4, 1, 4, 1, 4, 4, 4, 및 4의 순서로 배치된다.
도 19에서 점등 기간이 1 및 2인 경우에, 신호 소거 동작을 실시하고 있지만, 본 발명은 이것에 한정되지 않는다. 다른 점등 기간에서 신호 소거 동작을 실시할 수도 있다.
따라서, 신호의 기록 동작이 느리더라도, 1 프레임 내에 다수의 서브프레임을 배치하는 것이 가능해진다. 또한, 신호 소거 동작을 실시하는 경우에, 소거용 데이터를 비디오 신호와 함께 취득할 필요가 없기 때문에, 소스 드라이버의 구동 주파수도 저감될 수 있다.
이러한 구동 방법은 플라즈마 디스플레이에 적용하는 것이 매우 바람직하다. 상기 구동 방법을 플라즈마 디스프레이에 이용하는 경우, 초기화의 동작이 필요하지만, 본원에서 간명성을 위하여 생략한다.
또, 이러한 구동 방법은 EL 디스플레, 필드 에미션 디스플레, 디지털 마이크로 미러 디바이스(DMD)를 이용한 디스플레이 등에 적용하는 것도 매우 바람직하다.
도 20은 그 경우의 화소 구성을 도시한다. 제1 게이트선(2007)를 선택하여, 선택 트랜지스터(2001)를 턴 온 상태로 하고, 신호가 신호선(2005)으로부터 캐패시터(2002)로 입력된다. 따라서, 그 신호에 따라서 구동 트랜지스터(2003)를 흐르는 전류가 제어되고, 제1 전원선(2006)으로부터 표시 소자(2004)를 통해 제2 전원선(2008)으로 전류가 흐른다.
신호를 소거하고자 하는 경우, 제2 게이트선(2017)을 선택하여, 소거 트랜지스터(2011)를 턴 온 상태로 하고, 구동 트랜지스터(2003)가 턴 오프 상태가 되도록 한다. 따라서, 전류가 제1 전원선(2006)으로부터 표시 소자(2004)를 통해 제2 전원선(2008)으로 흐르지 않게 된다. 그 결과, 비점등 기간이 마련되므로, 점등 기간의 길이를 자유롭게 제어할 수 있게 된다.
도 20에서 소거 트랜지스터(2011)를 이용하고 있지만, 다른 방법도 이용될 수 있다. 이것은 전류가 표시 소자(2004)에 공급되지 않도록 비점등 기간을 강제적으로 마련하기 때문이다. 따라서, 전류가 제1 전원선(2006)으로부터 표시 소자(2004)를 통해 제2 전원선(2008)으로 흐르는 경로의 소정 지점에 스위치를 배치하고, 그 스위치의 온/오프를 제어하는 것에 의하여 비점등 기간을 마련할 수도 있다. 다른 방법으로, 구동 트랜지스터(2003)의 게이트-소스 전압을 제어하여, 구동 트랜지스터를 강제적으로 턴 오프시킬 수도 있다.
도 21은 구동 트랜지스터를 강제적으로 턴 오프시키는 경우에 화소 구성의 예를 도시한다. 화소 구성에는 선택 트랜지스터(2101), 구동 트랜지스터(2103), 소거 다이오드(2111), 표시 소자(2104)가 배치되어 있다. 선택 트랜지스터(2101)의 소스와 드레인 각각은 신호선(2105)과 구동 트랜지스터(2103)의 게이트에 접속된다. 선택 트랜지스터(2101)의 게이트는 제1 게이트선(2107)에 접속된다. 구동 트랜지스터(2103)의 소스와 드레인 각각은 전원선(2106)과 표시 소자(2104)에 접속된다. 소거 다이오드(2111)는 구동 트랜지스터(2103)의 게이트와 제2 게이트선(2117)에 접속된다.
캐패시터(2102)는 구동 트랜지스터(2103)의 게이트 전위를 저장하는 역할을 수행한다. 따라서, 캐패시터(2102)는 구동 트랜지스터(2103)의 게이트와 전원선(2106) 사이에 접속되지만, 본 발명은 이것에 한정되지 않는다. 구동 트랜지스터(2103)의 게이트 전위를 저장하도록 배치될 수도 있다. 또, 구동 트랜지스터(2103)의 게이트 전위가 구동 트랜지스터(2103)의 게이트 캐패시턴스 등을 이용하여 저장되는 경우, 캐패시터(2102)를 생략할 수도 있다.
동작 방법으로서, 제1 게이트선(2107)를 선택하여, 선택 트랜지스터(2101)를 턴 온 상태로 하고, 신호가 신호선(2105)으로부터 캐패시터(2102)로 입력된다. 따라서, 그 신호에 따라서 구동 트랜지스터(2103)를 흐르는 전류가 제어되고, 제1 전원선(2106)으로부터 표시소자(2104)를 통해 제2 전원선(2108)으로 전류가 흐른다.
신호를 소거하고자 하는 경우, 제2 게이트선(2117)을 선택하여(여기에서, 고전위가 제공된다), 소거 다이오드(2111)를 턴 온 상태로 하고, 전류가 제2 게이트선(2117)으로부터 구동 트랜지스터(2103)의 게이트로 흐르게 한다. 그 결과, 구동 트랜지스터(2103)가 턴 오프된다. 그러면, 전류는 제1 전원선(2106)으로부터 표시 소자(2104)를 통해 제2 전원선(2108)으로 흐르지 않게 된다. 그 결과, 비점등 기간이 마련되어, 점등 기간의 길이를 자유롭게 제어할 수 있게 된다.
신호를 저장할 필요가 있는 경우, 제2 게이트선(2117)을 선택하지 않는다(여기에서, 저전위가 제공된다). 따라서, 소거 다이오드(2111)가 턴 오프하여, 구동 트랜지스터(2103)의 게이트 전위가 저장된다.
소거 다이오드(2111)는 정류성이 있는 소자라면 어느 것도 가능하다. PN형 다이오드, PIN형 다이오드, 쇼트키형 다이오드, 또는 제너형 다이오드도 가능하다.
또, 소거 다이오드(2111)는 다이오드 접속 트랜지스터(게이트와 드레인을 접속)일 수도 있다. 도 22는 그 경우의 구성을 도시한다. 소거 다이오드(2111)로서, 다이오드 접속 트랜지스터(2211)가 사용된다. 여기에서, N채널형 트랜지스터를 이용하고 있지만, 본 발명은 이것에 한정되지 않는다. P채널형 트랜지스터도 사용될 수 있다.
도 15의 회로를 또 다른 회로로서 이용하여 도 19에 도시된 구동 방법을 실현하는 것도 가능하다. 도 18은 그 경우의 타이밍 차트를 도시한다. 도 18에 도시된 바와 같이, 1 게이트 선택 기간을 복수개(도 18에서 2개)로 분할한다. 분할된 선택 기간 각각에서 게이트선 각각을 선택하고, 대응하는 신호가 제1 신호선(1705)에 입력된다. 예를 들면, 임의 1 게이트 선택 기간에서, i번째 열은 기간의 전방세 선택되고, j번째 열은 상기 기간의 후반에 선택된다. i번째 열이 선택되면, 대응하는 비디오 신호가 입력된다. 한편, j번째 열이 선택되면, 구동 트랜지스터를 턴 오프하는 신호가 입력된다. 따라서, 1 게이트 선택 기간에서 2 열이 동시에 선택되는 바와 같이 동작이 수행될 수 있다.
이러한 구동 방법의 상세한 것은 일본 특허 공개 제2001-324958호 공보 등에 기재되어 있으며, 그 내용을 본 발명과 조합하여 적용될 수 있다.
본 실시 형태에 도시된 타이밍 차트, 화소 구성 및 구동 방법은 일례이며, 본 발명은 이것에 한정되지 않는다. 본 발명은 여러 가지 타이밍 차트, 화소 구성 및 구동 방법에 적용될 수 있다.
서브프레임의 출현 순서는 시각에 따라서 변경될 수도 있는 것에 주목하여야 한다. 예를 들면, 제1 프레임과 제2 프레임 사이에서 서브프레임 출현 순서가 변경될 수도 있다. 또, 서브프레임의 출현 순서는 장소에 의하여 변경될 수도 있다. 예를 들면, 화소 A와 화소 B 사이에서 서브프레임의 출현 순서가 변경될 수도 있다. 또, 서브프레임의 출현 순서는 시간과 장소의 조합에 따라 변경될 수 있다.
본 실시 형태에서, 1 프레임 기간 내에 점등 기간, 신호 기입 기간 및 비점등 기간이 배치되어 있었지만, 본 발명은 이것에 한정되지 않으며, 다른 동작 기간이 배치될 수도 있다. 예를 들면, 표시 소자에 인가된 전압이 통상 극성과 반대의 극성으로 설정되는 기간, 이른바 역바이어스 기간이 마련될 수도 있다. 따라서, 몇몇 경우에 표시 소자의 신뢰성이 향상된다.
본 실시 형태에서 기술된 세부 사항은 실시 형태 1에서 기술된 것과 자유롭게 조합하여 실시될 수 있는 것에 주목하여야 한다.
(실시 형태 3)
본 실시 형태에서, 임의 계조를 표시할 때, 상위 비트와 하위 비트에 할당된 비트 개수의 예에 대하여 설명하기로 한다.
우선, 6 비트(64 계조)의 계조를 표시하는 경우에 대해서 고려한다. 일례로서, 15개의 서브프레임을 이용하여 표시된 상위 비트에 대하여 4 비트(16 계조)가 사용되며, 하위 2 비트(4 계조)는 적어도 3 서브프레임을 이용하여 표시된다. 상위 비트의 분할 등에 의하여 서브프레임 개수를 더욱 늘려도 좋다. 따라서, 전체 18 서브프레임이 마련된다.
다른 일례로서, 상위 3 비트(8 계조)는 7 서브프레임을 이용하여 표시되며, 하위 3 비트(8 계조)는 적어도 7 서브프레임을 이용하여 표시된다. 상위 비트의 분할 등에 의하여 서브프레임 개수를 더욱 늘려도 좋다. 따라서, 전체 14 서브프레임이 마련된다.
다른 일례로서, 상위 6 계조는 5 서브프레임을 이용하여 표시되며, 하위 4비트(16 계조)는 적어도(13 서브프레임을 이용하여 표시된다. 상위 비트의 분할 등에 의하여 서브프레임 개수를 늘려도 좋다. 이 경우에 하위 비트에서는 실제로 이용된 계조수보다 많은 계조를 표현할 수 있지만, 그것은 문제가 되지 않는다. 하위 비트의 최적치가 11 계조일 수 있다. 그 경우, 최저 1O 서브프레임이 마련된다. 따라서, 전체 15 서브프레임이 마련된다.
다른 일례로서, 상위 2 비트(4 계조)는 3 서브프레임을 이용하여 표시되며, 하위 4 비트(16 계조)는 적어도 15 서브프레임을 이용하여 표시된다. 상위 비트의 분할 등에 의하여 서브프레임 개수를 더욱 늘려도 좋다. 따라서, 전체 18 서브프레임이 마련된다.
다음, 8 비트(256 계조)의 계조를 표시하는 경우를 생각한다. 일례로서, 상위 5 비트(32 계조)는 31 서브프레임을 이용하여 표시되며, 하위 3 비트(8 계조)는 적어도 7 서브프레임을 이용하여 표시된다. 상위 비트의 분할 등에 의하여 서브프레임 개수를 더욱 늘려도 좋다. 따라서, 전체 38 서브프레임이 마련된다.
다른 일례로서, 상위 4 비트(16 계조)는 15 서브프레임을 이용하여 표시되며, 하위 4 비트(16 계조)는 적어도 15 서브프레임을 이용하여 표시된다. 상위 비트의 분할 등에 의하여 서브프레임 개수를 더욱 늘려도 좋다. 따라서, 전체 30 서브프레임이 마련된다.
다른 일례로서, 상위 3 비트(8 계조)는 7 서브프레임을 이용하여 표시되며, 하위 5 비트(32 계조)는 적어도 31 서브프레임을 이용하여 표시된다. 상위 비트의 분할 등에 의하여 서브프레임 개수를 더욱 늘려도 좋다. 따라서, 전체 38 서브프레임이 마련된다.
다른 일례로서, 상위 2 비트(4 계조)는 3 서브프레임을 이용하여 표시되며, 하위 6 비트(64 계조)는 적어도 63 서브프레임을 이용하여 표시된다. 상위 비트의 분할 등에 의하여 서브프레임 개수를 더욱 늘려도 좋다. 따라서, 전체 66 서브프레임이 마련된다.
따라서, 일반적으로 n 비트의 계조를 표시하는 경우에 대하여 고찰하면, 상위 m 비트는 (2m-1) 서브프레임을 이용하여 표시되지만, 하위 p 비트는 (2P-1) 서브프레임을 이용하여 표시된다. 상위 비트의 분할 등에 의하여 서브프레임 개수를 더욱 늘려도 좋다. 따라서, 적어도 전체 (2m+2P-2) 서브프레임이 필요하다.
본 실시 형태의 설명은 실시 형태 1 및 2의 설명과 자유롭게 조합하여 실시될 수 있다.
(실시 형태 4)
본 실시 형태에서, 본 발명의 구동 방법을 이용하는 표시장치의 예에 대하여 설명하기로 한다.
가장 대표적인 표시장치로서, 플라즈마 디스플레이가 제공될 수 있다. 플라즈마 디스프레이의 화소는 발광/비발광의 2 상태로만 가능하다. 따라서, 다계조화를 위한 수단 중 하나로서 시간 계조법이 이용된다. 따라서, 본 발명은 이러한 구동 방법에 적용될 수 있다.
플라즈마 디스프레이의 경우, 화소에의 신호 기입 뿐만 아니라, 화소의 초기화를 실시할 필요가 있다. 따라서, 중복 시간 계조 방식을 이용하는 부분에서 서브프레임이 적절한 순서로 배치되는 것이 바람직하다. 이렇게 서브프레임을 배치하면, 초기화의 횟수를 저감할 수 있다. 그 결과, 콘트라스트의 향상을 도모할 수 있다.
따라서, 예를 들면, 하위 비트에 대한 서브프레임은 프레임의 최초 또는 끝에 배치하는 것이 바람직하다. 일례로서, 도 1의 경우, SF1, SF2, SF3, SF4, SF5, SF6, SF7, SF8, SF9, 및 SF1O의 순서로 1 프레임이 구성된다. 하위 비트에 대한 서브프레임은 프레임의 끝에 배치된다. 하위 비트에 대한 서브프레임은 적정 순서로 배치되는 것이 바람직하다. 이것은 초기화의 횟수를 줄일 수 있기 때문이다. 즉, 중복 시간 계조 방식에서 사용되는 서브프레임은 적정 순서로 배열되어 있다. 임의 서브프레임에서 점등하는 경우, 이전 서브프레임에서도 점등하고 있다. 따라서, 초기화의 횟수를 줄일 수 있어, 콘트라스트의 향상을 도모할 수 있다.
콘트라스트의 향상보다 의사 윤곽의 저감을 우선할 필요가 있는 경우, 중복 시간 계조 방식에서 사용된 상위 비트에 대한 서브프레임 사이에 중복 시간 계조 방식에서 사용된 하위 비트에 대한 서브프레임을 배치하는 것에 의하여, 의사 윤곽이 저감될 수 있다.
플라즈마 디스플레이 이외의 표시장치의 예로서, EL 디스플레이, 필드 에미션 디스플레, 디지털 마이크로 미러 디바이스(DMD)를 이용한 디스플레이, 강유전성 액정 디스플레이, 쌍안정형 액정 디스플레이 등이 제공된다. 이것들은 모두 시간 계조 방식을 이용하는 것이 가능한 표시장치이다. 본 발명을 이러한 표시장치에 적용하는 것에 의하여 시간 계조 방식을 이용하면서 의사 윤곽을 저감할 수 있다.
예를 들면, EL 디스플레이의 경우, 플라즈마 디스플레이와 달리 화소를 초기화할 필요가 없다. 따라서, 화소의 초기화와 같은 동작에 의하여 야기된 발광에 의하여 콘트라스트가 저감하는 것과 같은 것은 일어나지 않는다. 따라서, 서브프레임의 출현 순서는 임의로 설정될 수 있다. 서브프레임은 의사 윤곽이 발생하지 않도록 랜덤하게 배열되는 것이 바람직하다.
따라서, 중복 시간 계조 방식에서 사용된 상위 비트에 대한 서브프레임은 점등하고 있는 서브프레임이 연속으로 배치될 수 있으며, 중복 시간 계조 방식에서 사용된 하위 비트에 대한 서브프레임은 중복 시간 계조 방식에서 사용된 상위 비트에 대한 서브프레임 사이에 랜덤하게 배열될 수 있다. 그 결과, 중복 시간 계조 방식에서 사용된 상위 비트에 대한 서브프레임은 어느 정도 상호 배열되어, 제1 프레임과 제2 프레임 사이의 경계에서 의사 윤곽이 발생하는 것을 방지할 수 있다.
즉, 동영상 의사 윤곽을 저감하는 것이 가능해진다. 또, 중복 시간 계조 방식에서 사용된 하위 비트에 대한 서브프레임은 의사 윤곽이 저감될 수 있도록 랜덤하게 배열된다.
다른 방법으로, 중복 시간 계조 방식에서 사용된 상위 비트에 대한 서브프레임은 랜덤하게 배열되며, 중복 시간 계조 방식에서 사용된 하위 비트에 대한 서브프레임 역시 랜덤하게 배열될 수 있다. 그 결과, 중복 시간 계조 방식에서 사용된 하위 비트에 대한 서브프레임에 의하여 발생된 의사 윤곽은 중복 시간 계조 방식에서 사용된 상위 비트에 대한 서브프레임과 혼합하여, 전체적으로, 의사 윤곽의 저감 효과가 높아진다.
본 실시 형태의 설명은 실시 형태 1 내지 3의 설명을 자유롭게 조합하여 실시할 수 있다.
(실시 형태 5)
이하, 본 실시 형태에서, 표시장치, 신호선 구동 회로 또는 게이트선 구동 회로 등의 구성과 동작에 대하여 설명하기로 한다.
도 23에 도시된 바와 같이, 표시장치는 화소부(2301), 게이트선 구동 회로(2302), 및 신호선 구동 회로(2310)를 구비한다. 게이트선 구동 회로(2302)는 선택 신호를 순차적으로 출력한다. 게이트선 구동 회로(2302)는 시프트 레지스터, 버퍼 등을 구비한다.
게다가, 게이트선 구동 회로(2302)는, 레벨 시프터 회로, 펄스폭 제어 회로 등을 구비한다. 시프트 레지스터는 게이트선을 선택하는 펄스를 순차적으로 출력한다. 신호선 구동 회로(2310)는 화소부(2301)에 비디오 신호를 순차적으로 출력한다. 시프트 레지스터(2303)는 비디오 신호를 샘플링하는 펄스를 출력한다. 화소부(2301)는 비디오 신호에 따라서 빛 상태를 제어하여 영상을 표시한다. 신호선구동 회로(2310)로부터 화소부(2301)에 입력된 비디오 신호는 전압인 경우가 있다. 즉, 각 화소에 배치된 표시 소자 및 표시 소자를 제어하는 소자는의 상태는 신호선구동 회로(2310)로부터 입력된 비디오 신호(전압)에 의하여 변화된다. 화소에 배치된 표시 소자의 예로서는, EL 소자, FED(필드 에미션 디스플레이)로 이용하는 소자, 액정, DMD(디지털 마이크로 미러 디바이스) 등이 있다.
게이트선 구동 회로(2302)나 신호선 구동 회로(2310)는 복수개 배치될 수도 있다.
신호선 구동 회로(2310)는 복수의 부분으로 분할될 수 있다. 대략적으로, 시프트 레지스터(2303), 제1 래치 회로(LAT1)(2304), 제2 래치 회로(LAT2)(2305), 및 증폭 회로(2306)로 나눌 수 있다. 증폭 회로(2306)는 디지탈 신호를 아날로그로 변환하는 기능과 감마 보정을 수행하는 기능도 구비할 수 있다.
또, 화소는 EL 소자 등의 표시 소자를 가지고 있다. 그 표시 소자에는 전류(비디오 신호)를 출력하는 회로, 즉 전류원 회로가 마련될 수도 있다.
신호선 구동 회로(2310)의 동작을 간략히 설명하기로 한다. 시프트 레지스터(2303)에는 클록 신호(S-CLK), 스타트 펄스(SP), 클록 반전 신호(S-CLKb)가 입력되고, 이러한 신호의 타이밍에 따라서, 샘플링 펄스가 순차적으로 출력된다.
시프트 레지스터(2303)로부터 출력된 샘플링 펄스는 제1 래치회로(LAT1)(2304)에 입력된다. 제1 래치 회로(LAT1)(2304)에는 비디오 신호선(2308)으로부터 비디오 신호가 입력되고, 샘플링 펄스의 입력 타이밍에 따라서 각 행에서 비디오 신호가 유지된다.
제1 래치 회로(LAT1)(2304)에서 최초 행에서 최종 행까지 비디오 신호의 홀딩이 완료하면, 수평 귀선 기간에서, 래치 제어선(2309)으로부터 래치 펄스가 입력되고, 제1 래치 회로(LAT1)(2304)에 유지된 비디오 신호는 일제히 제2 래치 회로(LAT2)(2305)로 전송된다. 그 후, 제2 래치 회로(LAT2)(2305)에 유지된 1열의 비디오 신호는 동시에 증폭 회로(2306)로 입력된다. 증폭 회로(2306)로부터 출력된 신호는 화소부(2301)에 입력된다.
제2 래치 회로(LAT2)(2305)에 유지된 비디오 신호는 증폭 회로(2306)에 입력되고, 그 비디오 신호가 화소부(2301)에 입력되는 동안, 시프트 레지스터(2303)는 다시 샘플링 펄스를 출력한다. 즉, 동시에 두 가지 동작을 수행한다. 따라서, 라인 순차 구동이 가능하게 된다. 이후, 전술한 동작을 반복한다.
신호선 구동 회로 및 그 일부(전류원 회로와 증폭 회로 등)는 화소부(2301)와 동일 기판상에 존재하지 않고, 예를 들면, 외부 IC 칩을 이용하여 구성될 수도 있다.
신호선 구동 회로, 게이트선 구동 회로 등의 구성은 도 23으로 한정되지 않는다. 예를 들면, 점 순차 구동을 수행하는 것에 의하여 신호가 화소에 공급된다. 도 24는 그 경우에서 신호선 구동 회로(241O)의 예를 도시한다. 샘플링 펄스가 시프트 레지스터(2403)로부터 샘플링 회로(2404)로 출력된다. 비디오 신호선(2408)으로부터 비디오 신호가 입력되고, 샘플링 펄스에 따라서 화소부(2401)에 비디오 신호가 출력된다. 그리고, 게이트선 구동 회로(2402)에 의해 선택된 열의 화소에 신호가 순차적으로 입력된다.
전술한 바와 같이, 본 발명의 트랜지스터는 어떤 형태의 트랜지스터라도 가능하며, 임의 기판상에 형성될 수 있다. 따라서, 도 23 및 도 24에 도시된 모든 회로는 유리 기판, 플라스틱 기판, 단결정 기판, SOI 기판 등에 형성될 수 있다. 다른 방법으로, 도 23 및 도 24의 회로 일부가 임의 기판 위에 형성되고, 도 23 및 도 24에의 회로의 다른 일부가 다른 기판 위에 형성되는 것이 가능하다. 즉, 도 23 및 도 24의 회로 전체는 동일한 기판상에 형성될 필요가 없다. 예를 들면, 도 23 및 도 24에서, 화소부(2301)와 게이트선 구동 회로(2302)는 유리 기판상에 TFT를 이용하여 형성하고, 신호선 구동 회로(231O)(또는 그 일부)는 단결정 기판상에 형성하며, 그 IC 칩을 COG로 접속하여 유리 기판상에 배치할 수도 있다. 다른 방법으로, 그 IC 칩을 TAB 또는 프린트 기판을 이용하여 유리 기판과 접속할 수도 있다.
본 실시 형태에서 설명된 세부 사항은 실시 형태 1 내지 4에서 기술된 세부 사항을 이용하는 것에 대응한다. 따라서, 실시 형태 1 내지 4에 기술된 내용은 본 실시 형태에 적용될 수 있다.
(실시 형태 6)
다음, 본 발명의 표시장치에서 화소의 레이아웃에 대하여 설명하기로 한다. 일례로서, 도 25는 도 22에 도시된 회로도의 레이아웃을 도시한다. 회로도 및 레이아웃은 도 22 및 도 25에 한정되지 않는다.
선택 트랜지스터(2501), 구동 트랜지스터(2503), 다이오드 접속 트랜지스터(2511), 표시 소자의 전극(2504)이 배치되어 있다. 선택 트랜지스터(2501)의 소스와 드레인 각각은 신호선(2505)과 구동 트랜지스터(2503)의 게이트에 접속되어 있다. 선택 트랜지스터(2501)의 게이트는 제1 게이트선(2507)에 접속되어 있다. 구동 트랜지스터(2503)의 소스와 드레인 각각은 전원선(2506)과 표시 소자의 전극(2504)에 접속되어 있다. 다이오드 접속 트랜지스터(2511)는 구동 트랜지스터(2503)의 게이트와 제2 게이트선(2517)에 접속되어 있다. 저장 캐패시터(2502)는 구동 트랜지스터(2503)의 게이트와 전원선(2506) 사이에 접속되어 있다.
신호선(2505) 및 전원선(2506)은 제2 배선으로 형성되며, 제1 게이트선(2507) 및 제2 게이트선(2517)은 제1 배선으로 형성된다.
톱 게이트 구조의 경우, 기판, 반도체층, 게이트 절연막, 제1 배선, 층간 절연막, 및 제2 배선의 순서로 막이 구성된다. 보텀 게이트 구조의 경우, 기판, 제1 배선, 게이트 절연막, 반도체층, 층간 절연막, 및 제2 배선의 순서로 막이 구성된다.
본 실시 형태에서 기술된 세부 사항은 실시 형태 1 내지 5에 기술된 세부사항과 자유롭게 조합하여 실시될 수 있다.
(실시 형태 7)
본 실시 형태에서, 실시 형태 1 내지 실시 형태 6에 기술된 구동 방법을 제어하는 하드웨어에 대하여 설명하기로 한다.
도 26은 구성도을 개략적으로 도시한다. 기판(2601) 위에 화소부(2604)가 배치되어 있으며, 신호선 구동 회로(2606) 및 게이트선 구동 회로(2605)가 그 기판 상에 종종 배치된다. 그 외에, 전원 회로, 프리차지 회로, 타이밍 생성 회로 등이 그 기판상에 배치되기도 한다. 또, 신호선 구동 회로(2606) 및 게이트선 구동 회로(2605)는 그 기판상에 배치되지 않은 경우도 있다. 그 경우, 기판(2601)에 형성되지 않은 회로는 IC로 형성되기도 한다. 그러한 IC는 기판(2601) 상에 COG로 장착되는 경우도 있다. 다른 방법으로, IC는 주변 회로 기판(2602)을 기판(2601)에 접속하기 위한 접속 기판(2607) 상에 장착된다.
신호(2603)가 주변 회로 기판(2602)에 입력되고, 콘트롤러(2608)가 메모리(2609), 메모리(261O) 등에 신호가 저장되도록 제어한다. 신호(2603)가 아날로그 신호인 경우에, 아날로그-디지털 변환이 수행된 이후, 메모리(2609), 메모리(261O) 등에 종종 저장된다. 콘트롤러(2608)는 메모리(2609),메모리(261O) 등에 저장된 신호를 이용하여 기판(2601)에 신호를 출력한다.
실시 형태 1 내지 실시 형태 6에 기술된 구동 방법을 실현하기 위하여, 콘트롤러(2608)가 서브프레임의 출현 순서 등을 제어하고, 기판(2601)에 신호를 출력한다.
본 실시 형태에서 기술된 세부 사항은 실시 형태 1 내지 6에 기술된 세부 사항을 자유롭게 조합하여 실시될 수 있다.
(실시 형태 8)
본 발명의 표시 장치 또는 그 구동 방법에 따른 표시장치를 표시부로서 가지는 휴대 전화의 구성예에 대하여 도 25를 참조하여 설명하기로 한다.
표시 패널(541O)은 하우징(540O)에 탈착 가능하게 설치된다. 하우징(540O)은 표시 패널(541O)의 사이즈에 따라서 그 형상 및 치수를 적절히 변경할 수 있다. 표시 패널(541O)을 고정한 하우징(540O)은 프린트 기판(5401)에 고정되어 모듈로서 구성된다.
표시 패널(541O)은 FPC(5411)를 통해 프린트 기판(5401)에 접속된다. 프린트 기판(5401)에는 스피커(5402), 마이크로폰(5403), 송수신 회로(5404), CPU 및 콘트롤러 등을 포함하는 신호 처리 회로(5405)가 형성되어 있다. 이러한 모듈, 입력 수단(5406), 및 배터리(5407)를 조합하여 하우징(5409, 5412) 내부에 수납된다. 표시 패널(541O)의 화소부는 하우징(5409)에 형성된 개방 윈도우로부터 관찰될 수 있도록 배치된다.
표시 패널(541O)은 화소부와 일부의 주변 구동 회로(복수의 구동 회로 중 동작 주파수가 낮은 구동 회로)를 기판상에 TFT를 이용하여 형성한다. 일부의 주변 구동 회로(복수의 구동 회로 중 동작 주파수가 높은 구동 회로)를 IC 칩 상에 형성하고, 그 IC 칩을 COG로 표시 패널(541O)에 실장할 수도 있다. 다른 방법으로, 그 IC 칩을 TAB이나 프린트 기판을 이용하여 유리 기판과 접속할 수도 있다. 도 28A는 일부의 주변 구동회로를 기판상에 화소부와 형성하고, 다른 주변 구동 회로를 형성한 IC 칩을 COG 등으로 실장한 표시 패널의 구성을 도시한다. 도 28A의 표시 패널은 기판(530O), 신호선 구동 회로(5301), 화소부(5302), 주사선 구동 회로(5303), 주사선 구동 회로(5304), FPC(53O5), IC 칩(5306), IC 칩(5307), 실링 기판(5308), 및 실링재(5309)를 구비한다. 이러한 구성을 채용함으로써, 표시 장치의 소비 전력을 낮추고, 휴대 전화기의 1회 충전에 의한 사용 시간을 연장할 수 있다. 또한, 휴대 전화기의 가격을 낮출 수 있다.
또, 버퍼로 주사선이나 신호선에 입력되는 신호를 임피던스 변환하는 것에 의하여, 1열 마다의 화소의 기록 시간을 단축시킬 수 있다. 따라서, 고정밀 표시장치를 제공할 수 있다.
또, 도 28B에 도시된 바와 같이, 기판상에 TFT를 이용하여 화소부를 형성하고, 모든 주변 구동 회로를 IC 칩 상에 형성하며, 그 IC 칩을 COG 등에 의하여 표시 패널에 실장할 수도 있다. 도 28B의 표시 패널은 기판(5310), 신호선 구동 회로(5311), 화소부(5312), 주사선 구동 회로(5313), 주사선 구동 회로(5314), FPC(5315), IC 칩(5316), IC 칩(5317), 실링 기판(5318), 및 실링재(5319)를 구비한다.
본 발명의 표시장치 및 그 구동 방법을 이용하는 것에 의하여, 의사 윤곽이 저감된 명료한 영상이 표시될 수 있다. 따라서, 사람 피부와 같이 계조가 미묘하게 변화하는 영상도 미세하게 표시할 수 있다.
또, 본 실시예에 기술된 구성은 휴대 전화의 일례이며, 본 발명의 표시장치는 각종 휴대 전화에 적용될 수 있다.
(실시 형태 9)
도 29는 표시 패널(5701) 및 회로 기판(5702)을 조합한 EL모듈을 나타내고 있다. 표시 패널(5701)은 화소부(5703), 주사선 구동 회로(5704), 및 신호선 구동 회로(5705)를 구비한다. 회로 기판(5702)에는, 예를 들면, 컨트롤 회로(5706), 신호 분할 회로(5707) 등이 형성되어 있다. 표시 패널(5701)과 회로 기판(5702)은 접속 배선(5708)에 의하여 접속된다. 접속 배선으로 FPC 등을 이용할 수 있다.
컨트롤 회로(5706)는 실시 형태 7에서 콘트롤러(2608), 메모리(2609) 및 메모리(261O) 등에 대응한다. 주로, 컨트롤 회로(5706)는 서브프레임의 출현 순서 등을 제어한다.
표시 패널(5701)에는, 화소부와 일부의 주변 구동 회로(복수의 구동 회로 중 동작 주파수가 낮은 구동 회로)를 기판상에 TFT를 이용하여 형성한다. 한편, 일부의 주변 구동 회로(복수의 구동 회로 중 동작 주파수가 높은 구동 회로)를 IC 칩상에 형성한다. IC 칩을 COG 등에 의하여 표시 패널(5701)에 실장할 수도 있다. 다른 방법으로, IC 칩을 TAB 또는 프린트 기판을 이용하여 표시 패널(5701)에 실장할 수도 있다. 도 28A는 일부의 주변 구동 회로를 기판상에서 화소부와 형성하고, 다른 주변 구동 회로를 형성한 IC 칩을 COG 등으로 실장한 구성의 예를 도시한다.
또, 주사선이나 신호선에 입력되는 신호를 버퍼로 임피던스 변환하는 것에 의하여, 1열 마다의 화소의 기록 시간을 단축시킬 수 있다. 따라서, 고정밀 표시 장치가 제공될 수 있다.
또, 유리 기판상에 TFT를 이용하여 화소부를 형성하고, 모든 신호선 구동 회로를 IC 칩상에 형성하며, 그 IC 칩을 COG 표시 패널에 실장할 수도 있다.
도 28B는 기판상에 화소부를 형성하고, 그 기판상에 신호선 구동 회로를 형성한 IC 칩을 COG 등으로 실장한 구성의 예를 도시한다.
EL 모듈을 이용하여 EL TV 수상기를 완성할 수도 있다. 도 3O은 EL TV 수상기의 주요 구성을 도시하는 블럭도이다. 튜너(5801)는 영상 신호와 음성 신호를 수신한다. 영상 신호는 영상 신호 증폭 회로(5802)로부터 출력되는 신호를 적, 녹, 청의 각 색에 대응한 색 신호로 변환하는 영상 신호 처리 회로(5803)로 그 영상 신호를 구동 회로의 입력 사양으로 변환하기 위한 컨트롤 회로(5706)에 의해 처리된다. 컨트롤 회로(5706)는 주사선측과 신호선측 각각에 신호를 출력한다. 디지털 구동 경우에, 신호선측에 신호 분할 회로(5707)를 마련하여 입력 디지탈 신호를 m개로 분할하여 공급될 수도 있다.
튜너(5801)에 의하여 수신된 신호 가운데 음성 신호는 음성 신호 증폭 회로(5804)로 보내지고, 그 출력은 음성 신호 처리 회로(5805)를 거쳐 스피커(5806)에 공급된다. 제어 회로(5807)는 수신국(수신 주파수) 및 음량의 제어 데이터를 입력부(5808)로부터 수신하여, 튜너(5801) 및 음성 신호 처리 회로(5805)에 신호를 송출한다.
EL 디스플레이 모듈을 하우징에 설치하여, 텔레비전 수상기를 완성할 수 있다. EL 모듈에 의하여 표시부가 형성된다. 또한, 스피커, 비디오 입력 단자 등이 적절히 제공된다.
본 발명은 텔레비전 수상기에 한정되지 않으며, 퍼스널 컴퓨터의 모니터, 철도역이나 공항에서의 정보 표시 패널, 가두에서의 광고 표시 패널로 대표되는 표시 매체로서 여러 가지 용도에 적용될 수 있다.
본 발명의 표시장치 및 그 구동법을 이용하는 것에 의하여, 의사 윤곽이 감소된 명료한 영상이 표시될 수 있다. 따라서, 인간의 피부와 같이 계조가 미묘하게 변화하는 영상도 미세하게 표시할 수다.
(실시 형태 1O)
본 발명이 적용된 전자기기의 예로서, 비디오 카메라, 디지탈 카메라, 고글형 디스플레이, 네비게이션 시스템, 음향 재생장치(카오디오, 오디오 콤포넌트 스테레오 등), 컴퓨터, 게임기기, 휴대 정보 단말(모바일 컴퓨터, 휴대 전화, 휴대형 게임기, 전자서적 등), 기록 매체를 갖는 화상 재생 장치(구체적으로 DVD와 같은 기록 매체 재생용 장치 및 재생된 영상을 표시할 수 있는 디스플레이를 구비한 장치) 등이 있다. 그러한 전자기기의 구체적인 예가 도 31A 내지도 31H에 도시되어 있다.
도 31A는 발광 장치로서, 하우징(13001), 지지대(13002), 표시부(13003), 스피커부(13004), 비디오 입력 단자(13005) 등을 포함한다. 본 발명은 표시부(13003)를 구성하는 표시장치에 이용할 수 있다. 또, 본 발명을 이용하면, 의사 윤곽이 저감되고, 명료한 영상으로 볼 수 있게 되어, 도 31A에 도시된 발광 장치가 완성된다. 발광 장치는 자발광형이므로, 백라이트가 필요 없고, 액정 디스플레이보다 얇은 표시부로 할 수 있다. 발광 장치는 퍼스널 컴퓨터용, TV 방송 수신용, 광고 표시용 등의 모든 정보 표시용 표시장치를 포함한다.
도 31B는 디지탈 카메라로서, 본체(13101), 표시부(13102), 수상부(13103), 조작 키(13104), 외부 접속 포트(13105), 및 셔터(13106) 등을 포함한다. 본 발명은 표시부(13102)를 구성하는 표시장치에 이용할 수 있다. 또, 본 발명을 이용하면, 의사 윤곽이 저감되고, 명료한 영상으로 볼 수 있게 되어, 도 31B에 도시된 디지털 카메라가 완성된다.
도 31C는 컴퓨터로서, 본체(13201), 하우징(13202), 표시부(13203), 키보드(13204), 외부 접속 포트(13205), 포인팅 마우스(13206) 등을 포함한다. 본 발명은 표시부(13203)를 구성하는 표시장치에 이용할 수 있다. 또, 본 발명을 이용하면, 의사 윤곽이 저감되고, 명료한 영상으로 볼 수 있게 되어, 도 31C에 도시된 발광 장치가 완성된다.
도 31D는 모바일 컴퓨터로서, 본체(13301), 표시부(13302), 스위치(13303), 조작 키(13304), 적외선 포트(13305) 등을 포함한다. 본 발명은 표시부(13302)를 구성하는 표시장치에 이용할 수 있다. 또, 본 발명을 이용하면, 의사 윤곽이 저감 되고, 명료한 영상으로 볼 수 있게 되어, 도 31D에 도시된 모바일 컴퓨터가 완성된다.
도 31E는 기록 매체를 갖는 휴대형 화상 재생장치(구체적으로, DVD 재생장치)로서, 본체(13401), 하우징(13402), 표시부(A134O3), 표시부(B13404), 기록 매체(DVD 등) 판독부(13405), 조작 키(13406), 스피커부(13407) 등을 포함한다. 표시부(A134O3)는 주로 화상 정보를 표시하고, 표시부(B134O4)는 주로 문자 정보를 표시하지만, 본 발명은 표시부(A13403, B13404)를 구성하는 표시장치에 이용할 수 있다. 기록 매체를 갖는 화상 재생장치에는 가정용 게임기기 등도 포함된다. 또, 본 발명을 이용하면, 의사 윤곽이 저감되고, 명료한 영상으로 볼 수 있게 되어, 도 31E에 도시된 DVD 재생장치가 완성된다.
도 31F는 고글형 디스플레이로서, 본체(13501), 표시부(13502), 아암부(13503)를 포함한다. 본 발명은 표시부(13502)를 구성하는 표시장치에 이용할 수 있다. 또, 본 발명을 이용하면, 의사 윤곽이 저감되고, 명료한 영상으로 볼 수 있게 되어, 도 31F에 도시된 고글형 디스플레이가 완성된다.
도 31G는 비디오 카메라로서, 본체(13601), 표시부(13602), 하우징(13603), 외부 접속 포트(13604), 리모콘 수신부(13605), 수상부(13606), 배터리(13607), 음성 입력부(13608), 조작 키(13609), 접안부(1361O) 등을 포함한다. 본 발명은 표시부(13602)를 구성하는 표시장치에 이용할 수 있다. 또, 본 발명을 이용하면, 의사 윤곽이 저감되고, 명료한 영상으로 볼 수 있게 되어, 도 31G에 도시된 비디오 카메라가 완성된다.
도 31H는 휴대 전화로서, 본체(13701), 하우징(13702), 표시부(13703), 음성 입력부(13704), 음성 출력부(13705), 조작 키(13706), 외부 접속 포트(13707), 안테나(13708) 등을 포함한다. 본 발명은 표시부(13703)를 구성하는 표시장치에 이용할 수 있다. 표시부(13703)는 흑색의 배경으로 백색의 문자를 표시하는 것으로 휴대 전화의 소비 전류를 억제할 수 있다. 또, 본 발명을 이용하면, 의사 윤곽이 저감되고, 명료한 영상으로 볼 수 있게 되어, 도 31H에 도시된 휴대 전화가 완성된다.
발광 휘도가 높은 발광재료를 이용하면, 출력한 화상 정보를 포함한 빛을 렌즈 등으로 확대 투영하여 프런트형 또는 리어형 프로젝터에 이용하는 것도 가능하다.
또, 상기 전자기기는 인터넷이나 CATV(케이블 TV 시스템) 등의 전자 통신회선을 통해서 전달된 정보를 표시하게 되므로, 특히 동영상 정보를 표시하게 된다. 발광재료의 응답 속도는 매우 높기 때문에, 발광 장치는 동영상 표시에 바람직하다.
발광 장치에서 발광 부분은 전력을 소비한다. 그러므로, 발광 부분이 가능한 적게 되도록 정보를 표시하는 것이 바람직하다. 따라서, 휴대 정보 단말, 특히 휴대 전화나 음향 재생장치와 같은 문자 정보를 주로 표시하는 표시부에 발광 장치를 이용하는 경우에는, 비발광 부분을 배경으로서 문자 정보를 발광 부분에 형성하도록 구동하는 것이 바람직하다.
이상과 같이, 본 발명의 적용 범위는 지극히 넓고, 모든 분야의 전자기기에 이용하는 것이 가능하다. 또한, 본 실시 형태의 전자기기는 실시 형태 1 내지 9에 도시된 구조 중 어떠한 표시장치도 이용할 수도 있다.
1501: 선택 트랜지스터 1502: 보관 유지 용량
1503: 구동 트랜지스터 1504: 표시 소자
1505: 신호선 1506: 제1 전원선
1507: 게이트선 1508: 제2 전원선
1701: 제1 선택 트랜지스터 1702: 저장 캐패시터
17O3: 구동 트랜지스터 1704: 표시 소자
1705: 제1 신호선 1706: 제1 전원선
1707: 제1 게이트선 1708: 제2 전원선
1711: 제2 선택 트랜지스터 1715: 제2 신호선
1717: 제2 게이트선 2001: 선택 트랜지스터
2002: 저장 캐패시터 2003: 구동 트랜지스터
2004: 표시 소자 2005: 신호선
2006: 제1 전원선 2007: 제1 게이트선
2008: 제2 전원선 2011: 소거 트랜지스터
2017: 제2 게이트선 2101: 선택 트랜지스터
2102: 보관 유지 용량 2103: 구동 트랜지스터
2104: 표시 소자 2105: 신호선
2106: 전원선 2107: 제1 게이트선
2108: 제2 전원선 2111: 소거 다이오드
2117: 제2 게이트선 2211: 다이오드 접속 트랜지스터
2301: 화소부 2302: 게이트선 구동 회로
2303: 시프트 레지스터 2304: 제1 래치 회로
2305: 제2 래치 회로 2306: 증폭 회로
2308: 비디오 신호선 2309: 래치 제어선
2310: 신호선 구동 회로 2401: 화소부
2402: 게이트선 구동 회로 2403: 시프트 레지스터
2404: 샘플링 회로 2408: 비디오 신호선
2410: 신호선 구동 회로 2501: 선택 트랜지스터
2502: 보관 유지 용량 2503: 구동 트랜지스터
2504: 표시 소자의 전극 2505: 신호선
2506: 전원선 2507: 제1 게이트선
2511: 다이오드 접속 트랜지스터 2517: 제2 게이트선
2601: 기판 2602: 주변 회로 기판
2603: 신호 2604: 화소부
2605: 게이트선구동 회로 2606: 신호선구동 회로
2607: 접속 기판 2608: 콘트롤러
2609: 메모리 2610: 메모리
540O: 하우징 5401: 프린트 기판
5402: 스피커 5403: 마이크로폰
5404: 송수신 회로 5405: 신호 처리 회로
5406: 입력 수단 5407: 배터리
5409: 하우징 5410: 표시 패널
5411: FPC 5412: 하우징
5300: 기판 5301: 신호선 구동 회로
5302: 화소부 5303: 주사선 구동 회로
5304: 주사선 구동 회로 53O5: FPC
5306: IC 칩 5307: 1C 칩
5308: 실링 기판 5309: 실링재
5310: 기판 5311: 신호선 구동 회로
5312: 화소부 5313: 주사선 구동 회로
5314: 주사선 구동 회로 5315: FPC
5316: IC 칩 5317: 1C 칩
5318: 실링 기판 5319: 실링재
5701: 표시 패널 5702: 회로 기판
5703: 화소부 5704: 주사선 구동 회로
5705: 신호선 구동 회로 5706: 컨트롤 회로
5707: 신호 분할 회로 5708: 접속 배선
5801: 튜너 5802: 영상 신호 증폭 회로
5803: 영상 신호 처리 회로 5804: 음성 신호 증폭 회로
5805: 음성 신호 처리 회로 5806: 스피커
5807: 제어 회로 5808: 입력부
13001: 하우징 13002: 지지대
13003: 표시부 13004: 스피커 일부
13005: 비디오 입력 단자 13101: 본체
13102: 표시부 13103: 수상부
13104: 조작키 13105: 외부 접속 포트
13106: 셔터 13201: 본체
13202: 하우징 13203: 표시부
13204: 키보드 13205: 외부 접속 포트
13206: 포인팅 마우스 13301: 본체
13302: 표시부 13303: 스위치
13304: 조작 키 13305: 적외선 포트
13401: 본체 13402: 하우징
13403: 표시부 A 134O4: 표시부 B
13405: 기록 매체 기록부 13406: 조작 키
13407: 스피커 일부 13501: 본체
13502: 표시부 13503: 아암부
13601: 본체 13602: 표시부
13603: 하우징 13604: 외부 접속 포트
13605: 리모콘 수신부 13606: 수상부
13607: 배터리 13608: 음성 입력부
13609: 조작 키 13610: 접안부
13701: 본체 13702: 하우징
13703: 표시부 13704: 음성 입력부
13705: 음성 출력부 13706: 조작 키
13707: 외부 접속 포트 13708: 안테나

Claims (9)

  1. 기판과,
    제 1 게이트 신호선; 제 2 게이트 신호선; 소스 신호선; 제 1 트랜지스터; 제 2 트랜지스터; 및 캐패시터를 포함하며, 상기 기판 위에 복수의 화소를 구비하는 화소부와,
    하나의 프레임을 상위 비트용의 제 1 서브프레임과 하위 비트용의 제 2 서브프레임을 포함하는 서브프레임으로 분할하는 회로를 구비하고,
    상기 제 1 서브프레임의 각각은 발광에 대하여 동일한 제 1의 가중을 갖고,
    상기 제 2 서브프레임의 각각은 발광에 대하여 동일한 제 2의 가중을 갖고,
    발광에 대한 상기 제 1의 가중은 발광에 대한 상기 제2의 가중과 다르고,
    홀수 열에서의 상기 서브프레임의 출현 순서는, 짝수 열에서와 다르고,
    상기 제 1 게이트 신호선은 상기 제 1 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 제 2 게이트 신호선은 상기 제 2 트랜지스터의 게이트와 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 소스 신호선은 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 캐패시터는 상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 다른 한쪽과 상기 제 2 트랜지스터의 상기 소스 및 상기 드레인 중 다른 한쪽에 전기적으로 접속된 것을 특징으로 하는 전자기기.
  2. 제1항에 있어서,
    상기 트랜지스터는 멀티 게이트 트랜지스터인 것을 특징으로 하는 전자기기.
  3. 제1항에 있어서,
    상기 트랜지스터는 박막 트랜지스터인 것을 특징으로 하는 전자기기.
  4. 제1항에 있어서,
    상기 기판은 유리 기판인 것을 특징으로 하는 전자기기.
  5. 제1항에 있어서,
    상기 기판은 플라스틱 기판인 것을 특징으로 하는 전자기기.
  6. 제1항에 있어서,
    상기 트랜지스터는 비정질 실리콘인 반도체막을 포함하는 것을 특징으로 하는 전자기기.
  7. 제1항에 있어서,
    상기 트랜지스터는 다결정 실리콘을 포함하는 것을 특징으로 하는 전자기기.
  8. 제1항에 있어서,
    안테나를 더 포함하는 것을 특징으로 하는 전자기기.
  9. 제1항에 있어서,
    상기 전자기기는 전자책인 것을 특징으로 하는 전자기기.
KR1020130032546A 2004-12-28 2013-03-27 전자기기 KR101391157B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004380196 2004-12-28
JPJP-P-2004-380196 2004-12-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020050131419A Division KR20060076734A (ko) 2004-12-28 2005-12-28 표시장치의 구동방법

Publications (2)

Publication Number Publication Date
KR20130043649A KR20130043649A (ko) 2013-04-30
KR101391157B1 true KR101391157B1 (ko) 2014-05-07

Family

ID=36610841

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020050131419A KR20060076734A (ko) 2004-12-28 2005-12-28 표시장치의 구동방법
KR1020130032546A KR101391157B1 (ko) 2004-12-28 2013-03-27 전자기기

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020050131419A KR20060076734A (ko) 2004-12-28 2005-12-28 표시장치의 구동방법

Country Status (4)

Country Link
US (2) US20060139265A1 (ko)
KR (2) KR20060076734A (ko)
CN (1) CN1797526B (ko)
TW (1) TWI415046B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070035488A1 (en) * 2004-12-03 2007-02-15 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device
US20060158399A1 (en) 2005-01-14 2006-07-20 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device
JP2007163580A (ja) * 2005-12-09 2007-06-28 Semiconductor Energy Lab Co Ltd 表示装置
KR101404582B1 (ko) * 2006-01-20 2014-06-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 구동방법
KR101315380B1 (ko) * 2006-10-16 2013-10-07 삼성디스플레이 주식회사 디스플레이장치 및 그 제어방법
TWI413103B (zh) * 2010-08-19 2013-10-21 Au Optronics Corp 記憶體電路、畫素電路、及相關資料存取方法
CN102467871B (zh) * 2010-11-09 2015-04-22 康佳集团股份有限公司 Led动态显示系统及方法
KR20120062251A (ko) 2010-12-06 2012-06-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN104781870B (zh) * 2012-11-01 2018-04-03 Imec 非营利协会 有源矩阵显示器的数字驱动
CA2873476A1 (en) * 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture
CN104637449B (zh) * 2015-03-03 2017-10-17 深圳市华星光电技术有限公司 驱动有源矩阵有机发光二极管面板的方法
US9654747B2 (en) * 2015-04-13 2017-05-16 Intersil Americas LLC Scanning projectors that use multiple pulses per pixel period to reduce color shifts, and methods and controllers for use therewith
US11367385B2 (en) 2020-02-28 2022-06-21 Apple Inc. Power saving by reordering bit sequence of image data

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001343911A (ja) * 2000-03-27 2001-12-14 Semiconductor Energy Lab Co Ltd 電子装置
KR100309951B1 (ko) * 1995-10-24 2001-12-17 아끼구사 나오유끼 디스플레이구동방법및장치
JP2003216106A (ja) * 2002-01-21 2003-07-30 Seiko Epson Corp 電気光学素子の駆動方法、電気光学素子の駆動回路、電気光学装置および電子機器

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4070663A (en) * 1975-07-07 1978-01-24 Sharp Kabushiki Kaisha Control system for driving a capacitive display unit such as an EL display panel
US4773738A (en) * 1986-08-27 1988-09-27 Canon Kabushiki Kaisha Optical modulation device using ferroelectric liquid crystal and AC and DC driving voltages
JP2852042B2 (ja) * 1987-10-05 1999-01-27 株式会社日立製作所 表示装置
JP3143497B2 (ja) * 1990-08-22 2001-03-07 キヤノン株式会社 液晶装置
US5225823A (en) * 1990-12-04 1993-07-06 Harris Corporation Field sequential liquid crystal display with memory integrated within the liquid crystal panel
US5424752A (en) * 1990-12-10 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Method of driving an electro-optical device
EP0499979A3 (en) * 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US5414442A (en) * 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JP2639764B2 (ja) * 1991-10-08 1997-08-13 株式会社半導体エネルギー研究所 電気光学装置の表示方法
JP2775040B2 (ja) * 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
US5302966A (en) * 1992-06-02 1994-04-12 David Sarnoff Research Center, Inc. Active matrix electroluminescent display and method of operation
WO1994009473A1 (en) * 1992-10-15 1994-04-28 Rank Brimar Limited Display device
US5583534A (en) * 1993-02-18 1996-12-10 Canon Kabushiki Kaisha Method and apparatus for driving liquid crystal display having memory effect
US5471225A (en) * 1993-04-28 1995-11-28 Dell Usa, L.P. Liquid crystal display with integrated frame buffer
US5416043A (en) * 1993-07-12 1995-05-16 Peregrine Semiconductor Corporation Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer
US5798746A (en) * 1993-12-27 1998-08-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6222512B1 (en) * 1994-02-08 2001-04-24 Fujitsu Limited Intraframe time-division multiplexing type display device and a method of displaying gray-scales in an intraframe time-division multiplexing type display device
US5642129A (en) * 1994-03-23 1997-06-24 Kopin Corporation Color sequential display panels
JP3630489B2 (ja) * 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
US5986721A (en) * 1995-06-13 1999-11-16 Texas Instruments Incorporated Producing a rendered image version of an original image using an image structure map representation of the image
US5767828A (en) * 1995-07-20 1998-06-16 The Regents Of The University Of Colorado Method and apparatus for displaying grey-scale or color images from binary images
CA2184129A1 (en) * 1995-08-31 1997-03-01 Donald B. Doherty Bit-splitting for pulse width modulated spatial light modulator
US6100859A (en) * 1995-09-01 2000-08-08 Fujitsu Limited Panel display adjusting number of sustaining discharge pulses according to the quantity of display data
JP2572957B2 (ja) * 1995-09-21 1997-01-16 日本放送協会 メモリーパネルの駆動方法
US5663748A (en) * 1995-12-14 1997-09-02 Motorola, Inc. Electronic book having highlighting feature
US6157356A (en) * 1996-04-12 2000-12-05 International Business Machines Company Digitally driven gray scale operation of active matrix OLED displays
JP3518949B2 (ja) * 1996-06-11 2004-04-12 三菱電機株式会社 ディスプレイ装置
JP3672697B2 (ja) * 1996-11-27 2005-07-20 富士通株式会社 プラズマディスプレイ装置
US5990629A (en) * 1997-01-28 1999-11-23 Casio Computer Co., Ltd. Electroluminescent display device and a driving method thereof
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US6369782B2 (en) * 1997-04-26 2002-04-09 Pioneer Electric Corporation Method for driving a plasma display panel
JPH10307561A (ja) * 1997-05-08 1998-11-17 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動方法
DE69839542D1 (de) * 1997-08-07 2008-07-10 Hitachi Ltd Farbbildanzeigeeinrichtung und -verfahren
JP3423865B2 (ja) * 1997-09-18 2003-07-07 富士通株式会社 Ａｃ型ｐｄｐの駆動方法及びプラズマ表示装置
JP3767877B2 (ja) * 1997-09-29 2006-04-19 三菱化学株式会社 アクティブマトリックス発光ダイオード画素構造およびその方法
JP3533074B2 (ja) * 1997-10-20 2004-05-31 日本電気株式会社 Ｖｒａｍ機能内蔵のｌｅｄパネル
US6034659A (en) * 1998-02-02 2000-03-07 Wald; Steven F. Active matrix electroluminescent grey scale display
TW426840B (en) * 1998-09-02 2001-03-21 Acer Display Tech Inc Driving device and method of plasma display panel which can remove the dynamic false contour
JP4085459B2 (ja) * 1998-03-02 2008-05-14 セイコーエプソン株式会社 ３次元デバイスの製造方法
JP3252897B2 (ja) * 1998-03-31 2002-02-04 日本電気株式会社 素子駆動装置および方法、画像表示装置
US6614413B2 (en) * 1998-04-22 2003-09-02 Pioneer Electronic Corporation Method of driving plasma display panel
JP3585369B2 (ja) * 1998-04-22 2004-11-04 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
GB9812742D0 (en) * 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
TW483287B (en) * 1999-06-21 2002-04-11 Semiconductor Energy Lab EL display device, driving method thereof, and electronic equipment provided with the EL display device
EP1129446A1 (en) * 1999-09-11 2001-09-05 Koninklijke Philips Electronics N.V. Active matrix electroluminescent display device
JP2001125529A (ja) * 1999-10-29 2001-05-11 Samsung Yokohama Research Institute Co Ltd 階調表示方法及び表示装置
KR100758622B1 (ko) * 2000-01-14 2007-09-13 마쯔시다덴기산교 가부시키가이샤 액티브 매트릭스형 표시장치 및 그 구동방법
KR100327375B1 (ko) * 2000-03-06 2002-03-06 구자홍 액티브 구동 장치
TW521226B (en) * 2000-03-27 2003-02-21 Semiconductor Energy Lab Electro-optical device
TW484238B (en) * 2000-03-27 2002-04-21 Semiconductor Energy Lab Light emitting device and a method of manufacturing the same
JP4014831B2 (ja) * 2000-09-04 2007-11-28 株式会社半導体エネルギー研究所 Ｅｌ表示装置及びその駆動方法
JP4633920B2 (ja) * 2000-12-14 2011-02-16 株式会社日立製作所 表示装置および表示方法
US6747623B2 (en) * 2001-02-09 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
CN1596428A (zh) * 2001-10-03 2005-03-16 松下电器产业株式会社 等离子体显示板驱动方法和装置
KR100467447B1 (ko) * 2001-11-12 2005-01-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 화상 표시 방법 및 그 장치
JP2004077567A (ja) * 2002-08-09 2004-03-11 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
JP4566528B2 (ja) * 2002-12-05 2010-10-20 シャープ株式会社 表示装置
US6937215B2 (en) * 2003-11-03 2005-08-30 Wintek Corporation Pixel driving circuit of an organic light emitting diode display panel
US20070035488A1 (en) * 2004-12-03 2007-02-15 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100309951B1 (ko) * 1995-10-24 2001-12-17 아끼구사 나오유끼 디스플레이구동방법및장치
JP2001343911A (ja) * 2000-03-27 2001-12-14 Semiconductor Energy Lab Co Ltd 電子装置
JP2003216106A (ja) * 2002-01-21 2003-07-30 Seiko Epson Corp 電気光学素子の駆動方法、電気光学素子の駆動回路、電気光学装置および電子機器

Also Published As

Publication number Publication date
US20100039356A1 (en) 2010-02-18
CN1797526A (zh) 2006-07-05
US20060139265A1 (en) 2006-06-29
TW200632816A (en) 2006-09-16
TWI415046B (zh) 2013-11-11
KR20130043649A (ko) 2013-04-30
CN1797526B (zh) 2011-06-29
KR20060076734A (ko) 2006-07-04

Similar Documents

Publication Publication Date Title
KR101391157B1 (ko) 전자기기
KR101404582B1 (ko) 표시장치의 구동방법
KR101148176B1 (ko) 표시장치의 구동 방법
KR100924740B1 (ko) 신호선 구동회로 및 발광장치
KR100939734B1 (ko) 신호선구동회로, 및 발광장치 및 그 구동방법
KR100905270B1 (ko) 신호선 구동회로 및 발광장치
KR100914186B1 (ko) 신호선 구동회로, 발광장치 및 그 구동방법
TWI411994B (zh) 顯示裝置及其驅動方法
KR20050042029A (ko) 신호선 구동회로, 발광장치 및 그 구동방법
JP4926469B2 (ja) 表示装置
JP5498648B2 (ja) 表示装置の駆動方法
JP4604455B2 (ja) 電気光学装置、電気光学装置の駆動方法及び電子機器
JP4926463B2 (ja) 表示装置
JP2012053479A (ja) 表示装置
JP4906052B2 (ja) 表示装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180328

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 6