KR100939734B1 - 신호선구동회로, 및 발광장치 및 그 구동방법 - Google Patents

신호선구동회로, 및 발광장치 및 그 구동방법 Download PDF

Info

Publication number
KR100939734B1
KR100939734B1 KR1020047006293A KR20047006293A KR100939734B1 KR 100939734 B1 KR100939734 B1 KR 100939734B1 KR 1020047006293 A KR1020047006293 A KR 1020047006293A KR 20047006293 A KR20047006293 A KR 20047006293A KR 100939734 B1 KR100939734 B1 KR 100939734B1
Authority
KR
South Korea
Prior art keywords
current
circuit
current source
terminal
supplied
Prior art date
Application number
KR1020047006293A
Other languages
English (en)
Other versions
KR20050042006A (ko
Inventor
키무라하지메
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20050042006A publication Critical patent/KR20050042006A/ko
Application granted granted Critical
Publication of KR100939734B1 publication Critical patent/KR100939734B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

트랜지스터의 특성에는 변동이 생긴다. 본 발명은, 제1 및 제2 시프트 레지스터, 및 래치회로 및 복수의 배선의 각각에 대응한 복수의 전류원회로를 갖는 신호선구동회로로, 상기 복수의 전류원회로의 각각은, 용량수단과 공급수단을 갖는다. 상기 용량수단은, 상기 제1 시프트 레지스터로부터 공급되는 샘플링펄스에 따라서, 공급된 전류를 전압으로 변환하고, 상기 공급수단은, 비디오신호에 따라서, 상기 변환된 전압에 따른 전류를 공급하고, 상기 래치회로는, 상기 제2 시프트 레지스터로부터 공급되는 샘플링펄스에 따라서 동작하는 것을 특징으로 한다.
신호선구동회로, 발광장치, 공급수단, 전류원회로, 래치회로

Description

신호선구동회로, 및 발광장치 및 그 구동방법{SIGNAL LINE DRIVE CIRCUIT, LIGHT EMITTING DEVICE, AND ITS DRIVE METHOD}
본 발명은 신호선구동회로의 기술에 관한 것이다. 또한, 상기 신호선구동회로를 갖는 발광장치의 기술에 관한 것이다.
최근, 화상을 표시하는 표시장치의 개발이 진행되고 있다. 표시장치로서는, 액정소자를 사용하여 화상의 표시를 행하는 액정표시장치가, 고화질, 박형, 경량 등의 이점을 살려 폭넓게 사용하고 있다.
한편, 자발광소자인 발광소자를 사용한 발광장치의 개발도 최근 진행되고 있다. 발광장치는, 기존의 액정표시장치가 갖는 이점에 덧붙여, 동화상 표시에 적합한 빠른 응답속도, 저전압, 저소비전력 등의 특징을 갖고, 차세대 디스플레이로서 크게 주목되고 있다.
발광장치에 다계조의 화상을 표시할 때의 계조표현방법으로서는, 아날로그 계조방식과 디지털 계조방식을 들 수 있다. 전자의 아날로그 계조방식은, 발광소자에 흐르는 전류의 크기를 아날로그적으로 제어하여 계조를 얻는 방식이다. 또한, 후자의 디지털 계조방식은, 발광소자가 온상태(휘도가 거의 100%인 상태)와, 오프상태(휘도가 거의 0%인 상태)의 2개의 상태에 따라서만 구동하는 방식이다. 디지털 계조방식에서는, 이 대로는 2계조밖에 표시할 수 없기 때문에, 별도의 방식과 조합하여 다계조의 화상을 표시하는 방법이 제안되어 있다.
또한, 화소의 구동방법으로서는, 화소에 입력하는 신호의 종류로 분류하면, 전압입력방식과 전류입력방식을 들 수 있다. 전자의 전압입력방식은, 화소에 입력하는 비디오신호(전압)를 구동용 소자의 게이트전극에 입력하여, 해당 구동용 소자를 사용하여 발광소자의 휘도를 제어하는 방식이다. 또한, 후자의 전류입력방식에서는, 설정된 신호전류를 발광소자에 흘림으로써, 해당 발광소자의 휘도를 제어하는 방식이다.
여기서, 전압입력방식을 적용한 발광장치에서의 화소의 회로의 일례와 그 구동방법에 관해서, 도 16a를 사용하여 간단히 설명한다. 도 16a에 나타낸 화소는, 신호선(501), 주사선(502), 스위칭용 TFT(503), 구동용 TFT(504), 용량소자(505), 발광소자(506), 전원(507, 508)을 갖는다.
주사선(502)의 전위가 변화되어 스위칭용 TFT(503)가 온하면, 신호선(501)에 입력된 비디오신호는, 구동용 TFT(504)의 게이트전극에 입력된다. 입력된 비디오신호의 전위에 따라서, 구동용 TFT(504)의 게이트·소스간 전압이 결정되어, 구동용 TFT(504)의 소스·드레인간을 흐르는 전류가 결정된다. 이 전류는, 발광소자(506)에 공급되어, 해당 발광소자(506)는 발광한다. 발광소자를 구동하는 반도체소자로서는, 폴리실리콘 트랜지스터가 사용된다. 그러나, 폴리실리콘 트랜지스터는, 결정 입계에서의 결함에 기인하여, 임계값이나 온전류 등의 전기적특성에 변동이 생기기쉽다. 도 16a에 나타낸 화소에 있어서, 구동용 TFT(504)의 특성이 화소마다 변동하면, 동일한 비디오신호를 입력한 경우에도, 그에 따른 구동용 TFT(504)의 드레인전류의 크기가 다르기 때문에, 발광소자(506)의 휘도는 변동한다.
상기 문제를 해결하기 위해서는, 발광소자를 구동하는 TFT의 특성에 좌우되지 않고, 원하는 전류를 발광소자에 공급하면 된다. 이 관점에서, TFT의 특성에 좌우되지 않고서 발광소자에 공급하는 전류의 크기를 제어할 수 있는 전류입력방식이 제안되어 있다.
이어서, 전류입력방식을 적용한 발광장치에서의 화소의 회로의 일례와 그 구동방법에 관해서, 도 16b 및 도 17을 사용하여 간단히 설명한다. 도 16b에 나타낸 화소는, 신호선(601), 제1∼제3 주사선(602∼604), 전류선(605), TFT(606∼609), 용량소자(610), 발광소자(611)를 갖는다. 전류원회로(612)는, 각 신호선(각 열)에 배치된다.
도 17을 사용하여, 비디오신호의 기록으로부터 발광까지의 동작에 관해서 설명한다. 도 17에서, 각부를 도시한 도면번호는 도 16에 준한다. 도 17a∼도 17c는, 전류의 경로를 모식적으로 보이고 있다. 도 17d는, 비디오신호 기록시의 각 경로를 흐르는 전류의 관계를 나타내고, 도 17e는, 동일하게 비디오신호 기록시에 용량소자(610)에 축적되는 전압, 요컨대 TFT(608)의 게이트·소스간 전압을 나타낸다.
우선, 제1 및 제2 주사선(602, 603)에 펄스가 입력되어, TFT(606, 607)가 온한다. 이때, 신호선(601)을 흐르는 전류는 신호전류를 Idata라 표기한다. 신호선(601)에는, 신호전류 Idata가 흐르고 있기 때문에, 도 17a에 나타낸 바와 같이, 화소내에서는, 전류의 경로는 I1과 I2로 분리되어 흐른다. 이들의 관계를 도 17d에 나타내지만, Idata= I1+ I2인 것은 말할 필요도 없다.
TFT 606이 온된 순간에는, 아직 용량소자(610)에는 전하가 유지되어 있지 않기 때문에, TFT 608은 오프이다. 따라서, I2=0이 되어, Idata= I1이 된다. 이 동안은, 용량소자(610)의 양전극사이에 전류가 흘러, 해당 용량소자(610)에서 전하의 축적이 행해진다.
그리고, 서서히 용량소자(610)에 전하가 축적되어, 양전극사이에 전위차가 생기기 시작한다(도 17e). 양전극의 전위차가 Vth로 되면(도 17e, A점), TFT(608)가 온하여, I2가 생긴다. 상술한 것처럼, Idata= I1+ I2이기 때문에, I1은 점차로 감소하지만, 여전히 전류는 흐르고 있고, 용량소자(610)에는 더욱 전하의 축적이 행하여진다.
용량소자(610)에서는, 그 양전극의 전위차, 요컨대 TFT(608)의 게이트·소스간 전압이 원하는 전압이 될 때까지 전하의 축적이 계속된다. 요컨대, TFT(608)가 Idata의 전류를 흘릴 수 있을 만큼의 전압이 될 때까지 전하의 축적이 계속된다. 이윽고 전하의 축적이 종료하면(도 17e, B점), 전류 I2는 흐르지 않게 된다. 또한, TFT(608)는, 완전히 온되어 있기 때문에, Idata=I2가 된다(도 17b). 이상의 동작에 의해, 화소에 대한 신호의 기록 동작이 완료한다. 최후에, 제1 및 제2 주사선(602, 603)의 선택이 종료하여, TFT(606, 607)가 오프한다.
계속하여, 제3 주사선(604)에 펄스가 입력되어, TFT(609)가 온한다. 용량소 자(610)에는, 조금 전에 기록한 VGS가 유지되어 있기 때문에, TFT(608)는 온하고 있어, 전류선(605)으로부터 Idata와 동일한 전류가 흐른다. 이에 따라, 발광소자(611)가 발광한다. 이때, TFT(608)가 포화영역에서 동작하도록 해두면, TFT(608)의 소스·드레인간 전압이 변화되었다고 해도, 발광소자(611)에 흐르는 발광전류 IEL은 변함없이 흐른다.
이와 같이 전류입력방식이란, TFT(609)의 드레인전류가 전류원회로(612)에서 설정된 신호전류 Idata와 같은 전류값이 되도록 설정하여, 이 드레인전류에 따른 휘도로 발광소자(611)가 발광을 행하는 방식을 말한다. 상기 구성의 화소를 사용함으로써, 화소를 구성하는 TFT의 특성 변동의 영향을 억제하고, 원하는 전류를 발광소자에 공급할 수 있다.
단, 전류입력방식을 적용한 발광장치에서는, 비디오신호에 따른 신호전류를정확히 화소에 입력해야 한다. 그러나, 신호전류를 화소에 입력하는 역할을 하는 신호선구동회로(도 16에서는 전류원회로(612)에 해당함)를 폴리실리콘 트랜지스터로 형성하면, 그 특성에 변동이 생기기 때문에, 해당 신호전류에도 변동이 생겨 버린다.
요컨대, 전류입력방식을 적용한 발광장치에서는, 화소 및 신호선구동회로를 구성하는 TFT의 특성변동의 영향을 억제해야 한다. 그러나, 도 16b에 나타낸 구성의 화소를 사용함으로써, 화소를 구성하는 TFT의 특성 변동의 영향을 억제할 수는 있지만, 신호선구동회로를 구성하는 TFT의 특성 변동의 영향을 억제하는 것은 곤란해진다.
그래서, 전류입력방식의 화소를 구동하는 신호선구동회로에 배치되는 전류원회로의 구성과 그 동작에 관해서 도 18을 사용하여 간단히 설명한다.
도 18a 및 도 18b에서의 전류원회로(612)는, 도 16b에서 나타낸 전류원회로(612)에 해당한다. 전류원회로(612)는, 정전류원(555∼558)을 갖는다. 정전류원(555∼558)은, 단자(551∼554)를 통해 입력되는 신호에 의해 제어된다. 정전류원(555∼558)으로부터 공급되는 전류의 크기는, 각각 다르고, 그 비는 1:2:4:8이 되도록 설정되어 있다.
도 18b는 전류원회로(612)의 회로구성을 나타낸 도면으로, 도면에서의 정전류원(555∼558)은 트랜지스터에 해당한다. 트랜지스터(555∼558)의 온전류는, L(게이트길이)/W(게이트폭)값의 비(1:2:4:8)에 기인하여 1:2:4:8이 된다. 그렇게 하면 전류원회로(612)는, 24=16 단계로 전류의 크기를 제어할 수 있다. 요컨대, 4비트의 디지털 비디오신호에 대하여, 16계조의 아날로그값을 갖는 전류를 출력할 수 있다. 이때, 이 전류원회로(612)는, 폴리실리콘 트랜지스터로 형성되어, 화소부와 동일 기판상에 일체로 형성된다.
이와 같이, 종래, 전류원회로를 내장한 신호선구동회로가 제안되어 있다. (예를 들면, 비특허문헌1, 2참조)
또한, 디지털 계조방식에서는, 다계조의 화상을 표현하기 위해서 디지털 계조방식과 면적계조방식을 조합한 방식(이하, 면적계조방식이라 표기) 또는 디지털 계조방식과 시간계조방식을 조합한 방식(이하, 시간계조방식이라 표기)이 있다. 면적계조방식이란, 일 화소를 복수의 부화소로 분할하여, 각각의 부화소로 발광, 또 는 비발광을 선택함으로써, 일 화소에서 발광하는 면적과, 그 이외의 면적과의 차로써 계조를 표현하는 방식이다. 또한, 시간계조방식이란, 발광소자가 발광하고 있는 시간을 제어함에 의해, 계조표현을 행하는 방식이다. 구체적으로는, 1 프레임기간을 길이가 다른 복수의 서브프레임기간으로 분할하여, 각 기간에서의 발광소자의 발광, 또는 비발광을 선택함으로써, 1 프레임기간 내에서 발광한 시간의 길이의 차로써 계조를 표현한다. 디지털 계조방식에서는, 다계조의 화상을 표현하기 위해서 디지털 계조방식과 시간계조방식을 조합한 방식(이하, 시간계조방식이라 표기)이 제안되어 있다.(예를 들면, 특허문헌1 참조)
[비특허문헌1]
服部勵治, 외 3명, 「신학기보」, ED2001-8, 전류지정형 폴리실리콘 TFT액티브 매트릭스 구동 유기 LED 디스플레이의 회로 시뮬레이션, p.7-14
[비특허문헌2]
Reiji H.et al.,「AM-LCD'01」, OLED-4, p.223-226
[특허문헌1]
일본 특허공개 2001-5426호 공보
(발명의 개시)
상술한 전류원회로(612)는, L/W 값을 설계함으로써, 트랜지스터의 온전류를 1:2:4:8이 되도록 설정한다. 그러나, 트랜지스터(555∼558)는, 제조공정이나 사용하는 기판의 차이에 따라서 생기는 게이트길이, 게이트폭 및 게이트절연막의 막두 께의 변동 요인이 겹쳐, 임계값 또는 이동도에 변동이 생겨 버린다. 그 때문에, 트랜지스터(555∼558)의 온전류를 설계대로 정확히 1:2:4:8로 하는 것은 곤란하다. 요컨대, 열에 따라서 화소에 공급하는 전류값에 변동이 생겨 버린다.
트랜지스터(555∼558)의 온전류를 설계대로 정확히 1:2:4:8로 하기 위해서는, 모든 열에 있는 전류원회로의 특성을, 모두 동일하게 할 필요가 있다. 요컨대, 신호선구동회로가 갖는 전류원회로의 트랜지스터의 특성을, 모두 동일하게 할 필요가 있지만, 그 현실은 매우 곤란하다.
본 발명은 상기한 문제점을 감안하여 이루어진 것으로, TFT의 특성변동의 영향을 억제하여, 원하는 신호전류를 화소에 공급할 수 있는 신호선구동회로를 제공한다. 또한 본 발명은, TFT의 특성변동의 영향을 억제한 회로구성의 화소를 사용하함으로써, 화소 및 구동회로의 양쪽을 구성하는 TFT의 특성변동의 영향을 억제하고, 원하는 신호전류를 발광소자에 공급할 수 있는 발광장치를 제공한다.
본 발명은, TFT의 특성변동의 영향을 억제하고, 원하는 일정전류를 흘리는 전기회로(본 명세서에서는 전류원회로라고 부른다)를 설치한 새로운 구성의 신호선구동회로를 제공한다. 또한, 본 발명은, 상기 신호선구동회로를 구비한 발광장치를 제공한다.
본 발명은 각 열(각 신호선 등)에 전류원회로가 배치된 신호선구동회로를 제공한다.
본 발명의 신호선구동회로에서는, 기준용 정전류원을 사용하여, 각 신호선(각 열)에 배치된 전류원회로에, 소정의 신호전류를 공급하도록 설정된다. 신호전류 를 공급하도록 설정된 전류원회로에서는, 기준용 정전류원에 비례한 전류를 흘리는 능력을 갖는다. 그 결과, 상기 전류원회로를 사용하는 것에 의해, 신호선구동회로를 구성하는 TFT의 특성변동의 영향을 억제할 수 있다. 그리고, 본 발명의 신호선구동회로에서는, 전류원회로에서 설정된 신호전류를 화소에 공급하는지 아닌지를 결정하는 스위치를 비디오신호에 의해 제어한다.
요컨대, 신호선에 비디오신호에 비례한 신호전류를 흘릴 필요가 있는 경우는, 전류원회로로부터 신호선구동회로에 신호전류를 공급하는지 아닌지를 결정하는 스위치가 있고, 그것은 비디오신호에 의해 제어된다.
이때, 본 명세서에서는, 전류원회로로부터 신호선구동회로에 신호전류를 공급하는지 아닌지를 결정하는 스위치를, 신호 전류 제어 스위치라고 부르기로 한다.
이때, 기준용 정전류원은, 기판상에 신호선구동회로와 일체로 형성하여도 된다. 또는 기준용 전류로서, 기판의 외부로부터 IC 등을 사용하여 일정한 전류를 입력하여도 된다.
본 발명의 신호선구동회로의 개략에 관해서 도 1 및 도 2를 사용하여 설명한다. 도 1 및 도 2에는, i번째 열 내지 (i+2)번째 열의 3개의 신호선 주변의 신호선구동회로가 도시되어 있다.
우선, 신호선에 비디오신호에 비례한 신호전류를 흘릴 필요가 있는 경우에 관해서 서술한다.
도 1에서, 신호선구동회로(403)는, 각 신호선(각 열)에 전류원회로(420)가 배치되어 있다. 전류원회로(420)는, 단자 a, 단자 b 및 단자 c를 갖는다. 단자 a에 는, 설정신호가 입력된다. 단자 b에는 전류선에 접속된 기준용 정전류원(109)으로부터 전류(기준용 전류)가 공급된다. 또한, 단자 c는, 스위치(101)(신호 전류 제어스위치)를 통해 전류원회로(420)에 보유된 신호를 출력한다. 요컨대, 전류원회로(420)는, 단자 a로부터 입력되는 설정신호에 의해 제어되어, 단자 b로부터 전류(기준용 전류)가 공급되어, 단자 c로부터 해당 전류(기준용 전류)에 비례한 전류(신호전류)가 출력된다. 스위치(101)(신호 전류 제어스위치)는, 전류원회로(420)와 화소의 사이에 배치되어, 상기 스위치(101)(신호 전류 제어스위치)의 온 또는 오프는, 비디오신호에 의해 제어된다.
이어서, 도 1과는 다른 구성의 본 발명의 신호선구동회로에 관해서 도 2를 사용하여 설명한다. 도 2에서, 신호선구동회로(403)는 각각의 신호선마다 (각 열)에 2개 이상의 전류원회로가 배치되어 있다. 여기서는, 가령 각 열에 2개의 전류원회로가 배치되어 있다고 하고, 전류원회로(420)는 제1 전류원회로(421) 및 제2 전류원회로(422)를 갖는 것으로 한다. 제1 전류원회로(421) 및 제2 전류원회로(422)는, 단자 a∼d를 갖는다. 단자 a에는 설정신호가 입력된다. 단자 b에는 전류선에 접속된 기준용 정전류원(109)으로부터 전류(기준용 전류)가 공급된다. 또한 단자 c는, 스위치(101)(신호 전류 제어스위치)를 통해 제1 전류원회로(421) 및 제2 전류원회로(422)에 보유된 신호(신호전류)를 출력한다. 단자 d로부터는, 제어신호가 입력된다. 요컨대, 전류원회로(420)는, 단자 a로부터 입력되는 설정신호 및 단자 d로부터 입력되는 제어신호에 의해 제어되고, 단자 b로부터 전류(기준용 전류)가 공급되고, 단자 c로부터 해당 전류(기준용 전류)에 비례한 전류(신호전류)가 출력된다. 스위치(101)(신호 전류 제어스위치)는, 전류원회로(420)와 화소의 사이에 배치되고, 상기 스위치(101)(신호 전류 제어스위치)의 온 또는 오프는, 비디오신호에 의해 제어된다.
전류원회로(420)에 대하여 신호전류의 기록을 종료시키는 동작(신호전류를 설정하는 기준용 전류에 의해서 신호전류를 설정하는, 전류원회로(420)가 신호전류를 출력할 수 있도록 정하는 동작)을 설정동작이라고 부르고, 신호전류를 화소에 입력하는 동작(전류원회로(420)가 신호전류를 출력하는 동작)을 입력동작이라고 부르기로 한다. 도 2에서, 제1 전류원회로(421) 및 제2 전류원회로(422)에 입력되는 제어신호는, 서로 다르기 때문에, 제1 전류원회로(421) 및 제2 전류원회로(422)는, 한쪽은 설정동작을 행하고, 다른쪽은 입력동작을 행한다. 이에 따라, 각 열에서 동시에 2개의 동작을 행할 수 있다.
이때, 설정동작은 임의의 시간에 임의의 타이밍으로 임의의 회수만 행하면 좋다. 어떠한 타이밍으로 설정동작을 행할지는, 화소구성(화소에 배치된 전류원회로)이나, 신호선구동회로에 배치된 전류원회로 등의 구성에 따라, 임의로 조절할 수 있다. 설정동작을 행하는 회수는, 신호선구동회로에 전원을 공급하여, 동작개시시에, 최저한 1회만 행하면 좋다. 그렇지만, 실제로는, 설정동작에 의해 취득한 정보가 누락되어 버리거나 하는 경우가 있기 때문에, 그 정보를 다시 취득하는 쪽이 좋은 시기가 오면, 다시 설정동작을 행하면 좋다.
도 1 및 도 2에 나타낸 신호선구동회로에서는, 비디오신호에 비례한 신호전류를 신호선에 공급하는 경우에 관해서 서술하였다. 단, 본 발명은 이것에 한정되 지 않는다. 예를 들면, 신호선과는 다른 별도의 배선에 전류를 공급하여도 된다. 이 경우에는, 스위치(101)(신호 전류 제어스위치)를 배치할 필요는 없다. 이 스위치(101)를 배치하지 않은 경우에 관해서, 도 1에 관해서는 도 29, 도 2에 관해서는 도 30으로 나타낸다. 이 경우에는, 전류는 화소용 전류선에 출력되고, 신호선에는 비디오신호가 출력된다.
본 발명은, 2개의 시프트 레지스터(제1 및 제2 시프트 레지스터)를 설치한 신호선구동회로를 제공한다. 이 제1 및 제2 시프트 레지스터는, 한쪽은 전류원회로, 다른쪽은 비디오신호를 제어하기 위한 회로, 요컨대 화상을 표시하기 위해서 동작시키는 회로로, 예를 들면 래치회로, 샘플링스위치 또는 스위치(101)(신호 전류 제어스위치) 등을 제어한다. 그렇게 하면, 제1 및 제2 시프트 레지스터의 동작을 독립적으로 행하는 것이 가능해져, 필연적으로 전류원회로의 설정동작과 화상표시동작을 독립적으로 행하는 것이 가능해진다. 전류원회로의 설정동작은, 시간을 들여 행하는 쪽이 정확히 행할 수 있기 때문에, 전류원회로와 래치회로를 독립적으로 동작시킬 수 있는 본 발명의 구성은 대단히 효과적이다.
이때, 시프트 레지스터는, 플립플롭회로 또는 디코더회로 등의 회로로 구성된다. 시프트 레지스터가 플립플롭회로로 구성되는 경우에는, 통상 복수의 배선은 1번째 열로부터 최종번째 열까지 순차로 선택된다. 한편, 시프트 레지스터가 디코더회로 등으로 구성되는 경우에는, 복수의 배선은 랜덤하게 선택하는 것이 가능해진다. 시프트 레지스터의 구성은, 그 용도에 따라서, 적절히 선택하면 좋다. 복수의 배선을 랜덤하게 선택할 수 있으면, 설정신호도 랜덤하게 출력할 수 있게 된다. 따라서, 전류원회로의 설정동작도, 1번째 열로부터 순차로 행하는 것은 아니고, 랜덤하게 행할 수 있게 된다. 그렇게 하면, 설정동작에 따른 부적합한 점이 있던 경우, 그 부적합한 점이 눈에 띄지 않게 될 수 있도록 된다.
이때, 본 발명에 있어서, TFT는, 통상의 단결정을 사용한 트랜지스터나, SOI를 사용한 트랜지스터, 유기트랜지스터 등으로 대체하여 적용할 수 있다.
또한, 본 발명에 있어서, 발광장치란, 발광소자를 갖는 화소부 및 신호선구동회로가 기판과 커버재와의 사이에 봉입된 패널, 상기 패널에 IC 등을 실장한 모듈, 디스플레이 등을 범주에 포함한다. 요컨대, 발광장치란, 패널, 모듈 및 디스플레이 등의 총칭에 해당한다.
본 발명은 상기와 같은 전류원회로를 갖는 신호선구동회로를 제공한다. 또한, 본 발명은, TFT의 특성에 좌우되지 않는 회로구성의 화소를 사용함으로써, 화소 및 구동회로의 양쪽을 구성하는 TFT의 특성변동의 영향을 억제하고, 또한 원하는 신호전류 Idata를 발광소자에 공급할 수 있는 발광장치를 제공한다.
도 1은 신호선구동회로도,
도 2는 신호선구동회로도,
도 3은 신호선구동회로도(1비트),
도 4는 신호선구동회로도(3비트),
도 5는 신호선구동회로도(3비트),
도 6은 전류원회로의 회로도,
도 7은 전류원회로의 회로도,
도 8은 전류원회로의 회로도,
도 9는 타이밍도,
도 10은 타이밍도,
도 11은 타이밍도,
도 12는 발광장치의 외관도,
도 13은 발광장치의 화소의 회로도,
도 14는 본 발명의 구동방법을 설명하는 도면,
도 15는 본 발명의 발광장치를 도시한 도면,
도 16은 발광장치의 화소의 회로도,
도 17은 발광장치의 화소의 동작을 설명하는 도면,
도 18은 전류원회로도,
도 19는 전류원회로의 동작을 설명하는 도면,
도 20은 전류원회로의 동작을 설명하는 도면,
도 21은 전류원회로의 동작을 설명하는 도면,
도 22는 본 발명이 적용되는 전자기기를 도시한 도면,
도 23은 신호선구동회로도(3비트),
도 24는 신호선구동회로도(3비트),
도 25는 기준용 정전류원의 회로도,
도 26은 기준용 정전류원의 회로도,
도 27은 기준용 정전류원의 회로도,
도 28은 기준용 정전류원의 회로도,
도 29는 신호선구동회로도,
도 30은 신호선구동회로도,
도 31은 전류원회로의 회로도,
도 32는 전류원회로의 회로도,
도 33은 전류원회로의 회로도,
도 34는 전류원회로의 회로도,
도 35는 전류원회로의 회로도,
도 36은 전류원회로의 회로도,
도 37은 디코더회로도,
도 38은 시프트 레지스터의 도면,
도 39는 신호선구동회로도,
도 40은 신호선구동회로도,
도 41은 신호선구동회로도,
도 42는 신호선구동회로도,
도 43은 신호선구동회로도,
도 44는 신호선구동회로도,
도 45는 신호선구동회로도,
도 46은 신호선구동회로도,
도 47은 신호선구동회로도,
도 48은 신호선구동회로도,
도 49는 신호선구동회로도,
도 50은 신호선구동회로도,
도 51은 신호선구동회로도,
도 52는 발광장치의 도면,
도 53은 발광장치의 화소의 회로도,
도 54는 타이밍도,
도 55는 타이밍도,
도 56은 타이밍도,
도 57은 전류원회로의 레이아웃 도면,
도 58은 전류원회로도.
[발명을 실시하기 위한 최선의 형태]
(실시형태 1)
본 실시형태에서는, 본 발명의 신호선구동회로에 구비되는 도 1에 나타낸 전류원회로(420)의 회로구성의 예와 그 동작에 관해서 설명한다.
이때, 신호선구동회로는, 전류원회로(420), 시프트 레지스터 및 래치회로 등을 갖는다. 그리고, 본 발명의 신호선구동회로는, 전류원회로(420)를 제어하는 제1 시프트 레지스터와, 래치회로 등을 제어하는 제2 시프트 레지스터를 갖는다.
본 발명에서는, 단자 a로부터 입력되는 설정신호란, 제1 시프트 레지스터로부터의 샘플링 펄스를 나타낸다. 요컨대, 도 1에서의 설정신호란, 제1 시프트 레지스터로부터의 샘플링 펄스에 해당한다. 그리고, 본 발명에서는, 제1 시프트 레지스터로부터의 샘플링펄스의 타이밍에 맞추어, 전류원회로(420)의 설정을 행한다.
그리고, 본 발명에서는, 전류원회로(420)를 제어하는 제1 시프트 레지스터와, 래치회로를 제어하는 제2 시프트 레지스터를 설치함으로써, 제1 시프트 레지스터의 동작과 제2 시프트 레지스터의 동작을 완전히 독립시켜 행할 수 있다. 요컨대, 제2 시프트 레지스터를 고속으로 동작시키고 있을 때에, 제1 시프트 레지스터를 저속으로 동작시킬 수 있다. 그 때문에, 전류원회로(420)의 설정에 시간이 걸리며 정확히 행할 수 있다.
이때, 시프트 레지스터는, 플립플롭회로 또는 디코더회로 등의 회로로 구성된다. 시프트 레지스터가 플립플롭회로로 구성되는 경우에는, 통상 복수의 배선은 1번째 열로부터 최종번째 열까지 순차로 선택된다. 한편, 쉬프트. 레지스터가 디코더회로등으로 구성되는 경우에는, 복수의 배선은 랜덤하게 선택하는 것이 가능해진다. 시프트 레지스터의 구성은, 그 용도에 따라서, 적절히 선택하면 된다. 복수의 배선을 랜덤하게 선택할 수 있으면, 설정신호도 랜덤하게 출력할 수 있게 된다. 따라서, 전류원회로의 설정동작도, 1번째 열로부터 순차로 행하는 것은 아니고, 랜덤하게 행할 수 있게 된다. 그렇게 하면, 설정동작에 따른 부적합한 점이 있던 경우, 그 부적합한 점이 눈에 띄지 않게 될 수 있도록 된다. 시프트 레지스터의 구성은, 그 용도에 따라서 적절히 선택하면 된다.
이때, 시프트 레지스터란, 플립플롭회로(FF) 등을 복수열 사용한 구성을 갖는 것이다. 그리고, 상기 시프트 레지스터에 클록신호(S-CLK), 스타트 펄스(S-SP) 및 클록반전신호(S-CLKb)가 입력되고, 이 신호들의 타이밍에 따라서, 순차로 출력되는 신호를 샘플링펄스라고 부른다. 도 6a에서, 스위치(104, 105a, 116)와, 트랜지스터(102)(n채널형)와, 해당 트랜지스터(102)의 게이트·소스간 전압 VGS를 유지하는 용량소자(103)를 갖는 회로가 전류원회로(420)에 해당한다.
전류원회로(420)에서는, 단자 a를 통해 입력되는 샘플링펄스에 의해서 스위치 104, 스위치 105a가 온이 된다. 그렇게 하면, 전류선에 접속된 기준용 정전류원(109)(이하, 정전류원(109)이라고 표기)으로부터, 단자 b를 통하여 전류(기준용 전류)가 공급되어, 용량소자(103)에 소정의 전하가 유지된다. 그리고, 정전류원(109)으로부터 흐르는 전류(기준용 전류)가 트랜지스터(102)의 드레인전류와 같게 될 때까지, 용량소자(103)에 전하가 유지된다.
이어서, 단자 a를 통해 입력되는 신호에 의해, 스위치 104, 스위치 105a를 오프로 한다. 그렇게 하면, 용량소자(103)에 소정의 전하가 유지되기 때문에, 트랜지스터(102)는, 신호전류 Idata에 따른 크기의 전류를 흘리는 능력을 갖게 된다. 그리고, 가령 스위치 101(신호전류 제어스위치) 및 스위치 116이 도통상태가 되면, 단자 c를 통해 신호선에 접속된 화소에 전류가 흐른다. 이때, 트랜지스터(102)의 게이트전압은, 용량소자(103)에 의해 소정의 게이트전압으로 유지되어 있기 때문에, 트랜지스터(102)의 드레인영역에는 신호전류 Idata에 따른 드레인전류가 흐른다. 그 때문에, 신호선구동회로를 구성하는 트랜지스터의 특성변동에 좌우되지 않고서, 화소에 입력되는 전류의 크기를 제어할 수 있다.
이때, 스위치 101(신호 전류 제어스위치)이 배치되어 있지 않은 경우는, 스위치 116이 도통상태가 되면, 단자 c를 통해 신호선에 접속된 화소에 전류가 흐른다.
또, 스위치 104 및 스위치 105a의 접속구성은, 도 6a에 나타낸 구성으로 한정되지 않는다. 예를 들면, 스위치 104의 한쪽을 단자 b에 접속하고, 다른쪽을 트랜지스터(102)의 게이트전극의 사이에 접속하며, 스위치 105a의 한쪽을, 스위치 104를 통해 단자 b에 접속하고, 다른쪽을 스위치 106에 접속하는 구성이어도 된다. 그리고, 스위치 104 및 스위치 105a는, 단자 a로부터 입력되는 신호에 의해 제어된다.
혹은, 스위치 104는 단자 b와 트랜지스터(102)의 게이트전극의 사이에 배치하고, 스위치 105a는 단자 b와 스위치 116의 사이에 배치하여도 된다. 요컨대, 도 31a를 참조하면, 설정동작시에는 도 31a1과 같이 접속되고, 입력동작시에는 도 31a3과 같이 접속되도록, 배선이나 스위치를 배치하면 좋다. 배선의 개수 또는 스위치의 개수, 및 그 접속구성은 특별히 한정되지 않는다.
이때, 도 6a에 나타낸 전류원회로(420)에서는, 신호를 설정하는 동작(설정동작)과, 신호를 화소에 입력하는 동작(입력동작)을 동시에 행할 수 없다.
도 6b에서, 스위치 124, 스위치 125와, 트랜지스터(122)(n 채널형)와, 해당 트랜지스터 122의 게이트·소스간 전압 VGS를 유지하는 용량소자(123)와, 트랜지스 터 126(n채널형)을 갖는 회로가 전류원회로(420)에 해당한다.
트랜지스터(126)는, 스위치 또는 전류원용 트랜지스터의 일부 중 어느쪽이든 기능한다.
전류원회로(420)에서는, 단자 a를 통해 입력되는 샘플링펄스에 의해서 스위치 124, 스위치 125가 온이 된다. 그렇게 하면, 전류선에 접속된 정전류원(109)으로부터, 단자 b를 통해 전류(기준용 전류)가 공급되어, 용량소자(123)에 소정의 전하가 유지된다. 그리고, 정전류원(109)으로부터 흐르는 전류(기준용 전류)가 트랜지스터(122)의 드레인전류와 같게 될 때까지, 용량소자(123)에 전하가 유지된다. 이때, 스위치(124)가 온으로 되면, 트랜지스터(126)의 게이트·소스간 전압 VGS가 0V가 되기 때문에, 트랜지스터(126)는 오프가 된다.
이어서, 스위치 124, 스위치 125를 오프로 한다. 그렇게 하면, 용량소자(123)에 소정의 전하가 유지되어 있기 때문에, 트랜지스터(122)는, 신호전류 Idata에 따른 크기의 전류를 흘리는 능력을 갖게 된다. 그리고, 가령 스위치(101)(신호 전류 제어스위치)가 도통상태가 되면, 단자 c를 통해 신호선에 접속된 화소에 전류가 흐른다. 이때, 트랜지스터(122)의 게이트전압은, 용량소자(123)에 의해 소정의 게이트전압으로 유지되어 있기 때문에, 트랜지스터(122)의 드레인영역에는 신호전류 Idata에 따른 드레인전류가 흐른다. 그 때문에, 신호선구동회로를 구성하는 트랜지스터의 특성변동에 좌우되지 않고서, 화소에 입력되는 전류의 크기를 제어할 수 있다.
이때, 스위치 124, 125가 오프하면, 트랜지스터(126)의 게이트와 소스는 동 전위가 안된다. 그 결과, 용량소자(123)에 유지된 전하가 트랜지스터(126)쪽에도 분배되어, 트랜지스터(126)가 자동적으로 온이 된다. 여기서, 트랜지스터 122, 126은 직렬로 접속되고, 또한 서로의 게이트가 접속되어 있다. 따라서, 트랜지스터 122, 126은, 멀티게이트의 트랜지스터로서 동작한다. 요컨대, 설정동작시와 입력동작시에는, 트랜지스터의 게이트길이 L이 다르게 된다. 따라서, 설정동작시에 단자 b로부터 공급되는 전류값은, 입력동작시에 단자 c로부터 공급되는 전류값보다도 크게할 수 있다. 그 때문에, 단자 b와 기준용 정전류원과의 사이에 배치된 여러 가지 부하(배선저항, 교차용량 등)를 보다 빨리 충전할 수 있다. 따라서, 설정동작을 신속하게 완료시킬 수 있다. 이때, 스위치(101)(신호 전류 제어스위치)가 배치되어 있지 않은 경우는, 트랜지스터(126)가 도통상태가 되면, 단자 c를 통해 신호선에 접속된 화소에 전류가 흐른다.
이때, 배선의 개수, 스위치의 개수 및 그 접속구성은 특별히 한정되지 않는다. 요컨대, 도 31b를 참조하면, 설정동작시에는 도 31b1과 같이 접속되고, 입력동작시에는 도 31b2와 같이 접속되도록, 배선이나 스위치를 배치하면 된다. 특히, 도 31c2에서는, 용량소자(107)에 축적된 전하가 누설되지 않으면 좋다.
또, 도 6b에 나타낸 전류원회로(420)에서는, 신호를 설정하는 동작(설정동작)과, 신호를 화소에 입력하는 동작(입력동작)을 동시에 행할 수 없다.
도 6c에서, 스위치 108, 스위치 110, 트랜지스터(105b, 106)(n채널형), 해당 트랜지스터(105b, 106)의 게이트·소스간 전압 VGS를 유지하는 용량소자(107)를 갖는 회로가 전류원회로(420)에 해당한다.
전류원회로(420)에서는, 단자 a를 통해 입력되는 샘플링펄스에 의해서 스위치 108, 스위치 110이 온으로 된다. 그렇게 하면, 전류선에 접속된 정전류원(109)으로부터, 단자 b를 통해 전류(기준용 전류)가 공급되어, 용량소자(107)에 소정의 전하가 유지된다. 그리고, 정전류원(109)으로부터 흐르는 전류(기준용 전류)가 트랜지스터(105b)의 드레인전류와 같게 될 때까지, 용량소자(107)에 전하가 유지된다. 이때, 트랜지스터 105b 및 트랜지스터 106의 게이트전극은, 서로 접속되어 있기 때문에, 트랜지스터 105b 및 트랜지스터 106의 게이트전압은, 용량소자(107)에 의해서 유지된다.
이어서, 단자 a를 통해 입력되는 신호에 의해, 스위치 108, 스위치 110을 오프로 한다. 그렇게 하면, 용량소자(107)에 소정의 전하가 유지되기 때문에, 트랜지스터(106)는, 전류(기준용 전류)에 따른 크기의 전류를 흘리는 능력을 갖게 된다. 그리고, 가령 스위치(101)(신호 전류 제어스위치)가 도통상태가 되면, 단자 c를 통해 신호선에 접속된 화소에 전류가 흐른다. 이때, 트랜지스터(106)의 게이트전압은, 용량소자(107)에 의해 소정의 게이트전압으로 유지되어 있기 때문에, 트랜지스터(106)의 드레인영역에는 전류(기준용 전류)에 따른 드레인전류가 흐른다. 그 때문에, 신호선구동회로를 구성하는 트랜지스터의 특성변동에 좌우되지 않고서, 화소에 입력되는 전류의 크기를 제어할 수 있다.
이때, 스위치(101)(신호 전류 제어스위치)가 배치되어 있지 않은 경우는, 단자 c를 통해 신호선에 접속된 화소에 전류가 흐른다.
이때, 트랜지스터 106의 드레인영역에, 신호전류 Idata에 따른 드레인전류를 정확하게 흘리기 위해서는, 트랜지스터 105b 및 트랜지스터 106의 특성이 동일한 것이 필요해진다. 보다 자세하게는, 트랜지스터 105b 및 트랜지스터 106의 이동도, 임계값 등의 값이 동일한 것이 필요해진다. 또한, 도 6c에서는, 트랜지스터 105b 및 트랜지스터 106의 W(게이트폭)/L(게이트길이)의 값을 임의로 설정하고, 정전류원(109)으로부터 공급되는 전류에 비례한 전류를 화소에 흘리도록 하여도 된다.
또한, 트랜지스터 105b 및 106에서, 정전류원(109)에 접속된 트랜지스터의 W/L을 크게 설정함으로써, 해당 정전류원(109)으로부터 대전류를 공급하고, 기록 속도를 빨리 할 수 있다.
또, 도 6c에 나타낸 전류원회로(420)에서는, 신호를 설정하는 동작(설정동작)과, 신호를 화소에 입력하는 동작(입력동작)을 동시에 행할 수 있다.
그리고, 도 6d 및 도 6e에 나타낸 전류원회로(420)는, 도 6c에 나타낸 전류원회로(420)와 스위치(110)의 접속구성이 다른 점 이외는, 그 밖의 회로소자의 접속구성은 동일하다. 또한, 도 6d 및 도 6e에 나타낸 전류원회로(420)의 동작은, 도 6c에 나타낸 전류원회로(420)의 동작에 준하기 때문에, 여기서는 설명을 생략한다.
이때, 스위치의 개수 또는 그 접속구성은 특별히 한정되지 않는다. 요컨대, 도 31c를 참조하면, 설정동작시에는 도 31c1과 같이 접속되고, 입력동작시에는 도 31c2와 같이 접속되도록, 배선이나 스위치를 배치하면 된다. 특히, 도 31c2에서는, 용량소자(107)에 축적된 전하가 누설되지 않게 되면 좋다. 배선의 개수나 스위치의 개수 및 그 접속구성은 특별히 한정되지 않는다.
도 32a에서, 스위치(195b, 195c, 195d, 195f), 트랜지스터(195a), 용량소자(195e)를 갖는 회로가 전류원회로에 해당한다. 도 32a에 나타낸 전류원회로에서는, 단자 a를 통해 입력되는 신호에 의해 스위치(195b, 195c, 195f)가 온이 된다. 그렇게 하면, 단자 b를 통해, 전류선에 접속된 정전류원(109)으로부터 전류가 공급되고, 정전류원(109)으로부터 공급되는 신호전류와 트랜지스터(195a)의 드레인전류가 같게 될 때까지, 용량소자(195e)에 소정의 전하가 유지된다.
이어서, 단자 a를 통해 입력되는 신호에 의해, 스위치(195b, 195c, 195f)가 오프로 된다. 이때, 용량소자(195e)에는, 소정의 전하가 유지되어 있기 때문에, 트랜지스터(195a)는 신호전류에 따른 크기의 전류를 흘리는 능력을 갖는다. 이것은, 트랜지스터(195a)의 게이트전압은, 용량소자(195e)에 의해 소정의 게이트전압으로 설정되어 있고, 해당 트랜지스터(195a)의 드레인영역에는 전류(기준용 전류)에 따른 드레인전류가 흐르기 때문이다. 이 상태에서, 단자 c를 통해 외부에 전류가 공급된다. 이때, 도 32a에 나타낸 전류원회로에서는, 전류원회로가 신호전류를 흘리는 능력을 갖도록 설정하는 설정동작과, 해당 신호전류를 화소에 입력하는 입력동작을 동시에 행할 수는 없다. 또한, 단자 a를 통해 입력되는 신호에 의해 제어되는 스위치가 온이고, 또한 단자 c로부터 전류가 흐르지 않도록 되어 있을 때는, 단자 c와 다른 전위의 배선을 접속해야 한다. 그리고, 여기서는 그 배선의 전위를 Va로 한다. Va는, 단자 b로부터 흘러오는 전류를 그대로 흘릴 수 있는 전위이면 좋고, 일례로서는, 전원전압 Vdd 등이면 좋다.
이때, 스위치의 개수나 그 접속구성은 특별히 한정되지 않는다. 요컨대, 도 32b 및 도 32c를 참조하면, 설정동작시에는 도 32b1, 도 32c1과 같이 접속되고, 입 력동작시에는 도 32b2 및 도 32c2와 같이 접속되도록, 배선이나 스위치를 배치하면 좋다. 배선의 개수나 스위치의 개수 및 그 접속구성은 특별히 한정되지 않는다.
또한, 도 6a, 도 6c∼도 6e에서, 전류가 흐르는 방향(화소로부터 신호선구동회로에의 방향)은 동일하고, 트랜지스터 102, 트랜지스터 105b, 트랜지스터 106의 도전형을 p채널형으로 하여도 된다.
그래서, 도 7a에는, 전류가 흐르는 방향(화소로부터 신호선구동회로에의 방향)은 동일하고, 도 6a에 나타낸 트랜지스터(102)를 p채널형으로 하였을 때의 회로도를 나타낸다. 도 6a에서는, 용량소자를 게이트·소스간에 배치함으로써, 소스의 전위는 변화되더라도, 게이트·소스간 전압은 유지할 수 있다. 또한, 도 7b∼도 7d에는, 전류가 흐르는 방향(화소로부터 신호선구동회로에의 방향)은 동일하고, 도 6c∼도 6d에 나타낸 트랜지스터 105b, 106을 p채널형으로 하였을 때의 회로도를 나타낸다.
또한, 도 33a에는, 도 32에 나타낸 구성에서, 트랜지스터(195a)를 p채널형으로 한 경우를 나타낸다. 또한, 도 33b에는, 도 6b에 나타낸 구성에서, 트랜지스터122, 126을 p채널형으로 하고, 트랜지스터 127와 단자 Va를 추가한 경우를 나타낸다.
도 35에서, 스위치(104, 116), 트랜지스터(102), 용량소자(103) 등을 갖는 회로가 전류원회로에 해당한다.
도 35a는 도 6a의 일부를 변경한 회로에 해당한다. 도 35a에 나타낸 전류원회로에서는, 전류원의 설정동작시와 입력동작시에서 트랜지스터의 게이트폭 W가 다르다. 요컨대, 설정동작시에는, 도 35b와 같이 접속되고, 게이트폭 W가 크다. 입력 동작시에는, 도 35c와 같이 접속되고, 게이트폭 W가 작다. 따라서, 설정동작시에 단자 b로부터 공급되는 전류값은, 입력동작시에 단자 c로부터 공급되는 전류값보다도 크게할 수 있다. 그 때문에, 단자 b와 기준용 정전류원과의 사이에 배치된 여러 가지 부하(배선저항, 교차용량 등)를, 보다 빨리 충전할 수 있다. 따라서, 설정동작을 신속히 완료시킬 수 있다.
이때, 도 35에서는, 도 6a의 일부를 변경한 회로에 관해서 나타내었다. 그러나, 도 6의 다른 회로나 도 7, 도 32, 도 33, 도 34 등의 회로에도, 용이하게 적용할 수 있다.
이때, 도 6, 도 7, 도 32에 나타낸 전류원회로에서는, 전류는 화소로부터 신호선구동회로의 방향으로 흐른다. 그렇지만, 전류는 화소로부터 신호선구동회로의 방향으로 흐를 뿐만 아니라, 신호선구동회로로부터 화소의 방향으로 흐르는 경우도 있다. 전류가 어느 쪽의 방향으로 흐르는지는, 화소의 구성에 의존한다. 전류가 신호선구동회로로부터 화소의 방향으로 흐르는 경우에는, 도 6에서, Vss(저전위전원)를 Vdd(고전위전원)로 변경하고, 트랜지스터(102, 105b, 106, 122, 126)를 p채널형으로 하면 좋다. 또한, 도 7에서, Vss를 Vdd로 변경하고, 트랜지스터(102, 105b, 106)를 n채널형으로 하면 좋다.
이때, 상기의 모든 전류원회로에서, 배치되어 있는 용량소자는, 트랜지스터의 게이트용량 등을 대용함으로써, 배치하지 않아도 된다.
이때, 도 7a∼도 7d, 도 33a, 도 33b의 회로는, 설정동작시에는 도 34a1∼도 34d1과 같이 접속되고, 입력동작시에는 도 34a2∼도 34d2와 같이 접속되도록, 배선 이나 스위치를 배치하면 좋다. 배선의 개수나 스위치의 개수는 특별히 한정되지 않는다.
이하에는, 도 6 및 도 7을 사용하여 설명한 전류원회로에서, 도 6a 및 도 7a, 도 6c∼도 6e 및 도 7b∼도 7d의 전류원회로의 동작에 관해서 자세히 설명한다. 먼저, 도 6a 및 도 7a의 전류원회로의 동작에 관해서 도 19를 사용하여 설명한다.
도 19a∼도 19c는, 전류가 회로소자 사이를 흘러가는 경로를 모식적으로 나타낸다. 도 19d는 신호전류 Idata를 전류원회로에 기록할 때의 각 경로를 흐르는 전류와 시간의 관계를 나타내고, 도 19e는 신호전류 Idata를 전류원회로에 기록할 때에 용량소자(16)에 축적되는 전압, 요컨대 트랜지스터(15)의 게이트·소스간 전압과 시간의 관계를 보이고 있다. 또한, 도 19a∼도 19c에 나타낸 회로도에서, 11은 기준용 정전류원, 스위치 12∼스위치 14는 스위칭기능을 갖는 반도체소자, 15는 트랜지스터(n채널형), 16은 용량소자, 17은 화소이다. 본 실시형태에서는, 스위치(14), 트랜지스터(15) 및 용량소자(16)가 전류원회로(20)에 해당하는 전기회로로 한다. 이때, 도 19a에는 인출선과 부호가 붙어 있고, 도 19b 및 도 19c에서 인출선과 부호는 도 19a에 준하기 때문에 도시는 생략한다.
n채널형 트랜지스터(15)의 소스영역은 Vss에 접속되고, 드레인영역은 기준용 정전류원(11)에 접속되어 있다. 그리고, 용량소자(16) 중 한쪽의 전극은 Vss(트랜지스터 15의 소스)에 접속되고, 다른쪽의 전극은 스위치(14)(트랜지스터 15의 게이트)에 접속되어 있다. 용량소자(16)는, 트랜지스터(15)의 게이트·소스간 전압을 유지하는 역할을 한다.
화소(17)는, 발광소자 또는 트랜지스터 등으로 구성된다. 발광소자는, 양극과 음극과, 그 양극과 그 음극의 사이에 삽입된 발광층을 갖는다. 본 명세서에서는, 양극을 화소전극으로서 사용하는 경우는 음극을 대향전극이라고 부르고, 음극을 화소전극으로서 사용하는 경우는 양극을 대향전극이라고 부른다. 또한, 발광층에는, 공지의 발광재료를 사용하여 제조할 수 있다. 발광층에는, 단층구조와 적층구조의 두 가지 구조가 있지만, 본 발명은 공지의 어떠한 구조를 사용하여도 된다. 발광층에서의 루미네센스에는, 1중항 여기상태로부터 기저상태로 되돌아갈 때의 발광(형광)과, 3중항 여기상태로부터 기저상태로 되돌아갈 때의 발광(인광)이 있지만, 본 발명은 어느 한쪽, 또는 양쪽의 발광을 사용한 발광장치에도 적용할 수 있다. 또한, 발광층은, 유기재료나 무기재료 등의 공지의 재료로 구성된다.
이때, 실제로는, 전류원회로(20)는, 신호선구동회로에 설치되어 있다. 그리고, 신호선구동회로에 설치된 전류원회로(20)로부터, 신호선이나 화소가 갖는 회로소자 등을 통해 발광소자에 신호전류 Idata에 따른 전류가 흐른다. 그러나, 도 19는, 기준용 정전류원(11), 전류원회로(20) 및 화소(17)와의 관계의 개략을 간단히 설명하기 위한 도면이기 때문에, 자세한 구성의 도시는 생략한다.
우선, 전류원회로(20)가 신호전류 Idata를 유지하는 동작(설정동작)을 도 19a 및 도 19b를 사용하여 설명한다. 도 19a에서, 스위치 12, 스위치 14가 온으로 되고, 스위치 13은 오프로 된다. 이 상태에서, 기준용 정전류원(11)으로부터 신호전류 Idata가 출력되어, 기준용 정전류원(11)으로부터 전류원회로(20)의 방향으로 전류가 흘러간다. 이때, 기준용 정전류원(11)으로부터는 신호전류 Idata가 흐르고 있기 때문에, 도 19a에 나타낸 것처럼, 전류원회로(20) 내에서는, 전류의 경로는 I1과 I2로 분리되어 흐른다. 이때의 관계를 도 19d에 도시하였지만, 신호전류 Idata= I1+ I2의 관계인 것은 말할 필요도 없다.
기준용 정전류원(11)으로부터 전류가 흐르기 시작한 순간에는, 용량소자(16)에 전하는 유지되어 있지 않기 때문에, 트랜지스터(15)는 오프되어 있다. 따라서, I2=0이 되고, Idata= I1이 된다.
그리고, 서서히 용량소자(16)에 전하가 축적되어, 용량소자(16)의 양전극 사이에 전위차가 생기기 시작한다(도 19e). 양전극사이의 전위차가 Vth가 되면(도 19e, A점), 트랜지스터(15)가 온하여, I2>0이 된다. 상술한 것처럼, Idata= I1+ I2이므로, I1은 점차로 감소하지만, 여전히 전류는 흐르고 있다. 용량소자(16)에는, 더욱 전하의 축적이 행하여진다.
용량소자(16)의 양전극사이의 전위차는, 트랜지스터(15)의 게이트·소스간 전압으로 된다. 그 때문에, 트랜지스터(15)의 게이트·소스간 전압이 원하는 전압, 요컨대 트랜지스터(15)가 Idata의 전류를 흘릴 수 있을 만큼의 전압(VGS)이 될 때까지, 용량소자(16)에서의 전하 축적은 계속될 수 있다. 그리고, 전하의 축적이 종료하면(도 19e, B점), 전류 I1는 흐르지 않게 되어, 더욱 트랜지스터(15)는 온되어 있기 때문에, Idata= I2가 된다(도 19b).
이어서, 화소에 신호전류 Idata를 입력하는 동작(입력동작)을 도 19c를 사용하여 설명한다. 화소에 신호전류 Idata를 입력할 때에는, 스위치 13을 온으로 하여 스위치 12 및 스위치 14를 오프로 한다. 용량소자(16)에는 전술한 동작에서 기록된 VGS가 유지되어 있기 때문에, 트랜지스터(15)는 온되어 있고, 신호전류 Idata와 동일한 전류가, 스위치(13) 및 트랜지스터(15)를 통해 Vss의 방향으로 흘러, 화소에의 신호전류 Idata의 입력이 완료된다. 이때, 트랜지스터(15)를 포화영역에서 동작하도록 두면, 트랜지스터(15)의 소스·드레인간 전압이 변화되었다고 해도, 발광소자에는 일정한 전류가 공급된다.
도 19에 나타낸 전류원회로(20)에서는, 도 19a∼도 19c에 나타낸 것처럼, 우선 전류원회로(20)에 대하여 신호전류 Idata의 기록을 종료시키는 동작(설정동작, 도 19a 및 도 19b에 해당)과, 화소에 신호전류 Idata를 입력하는 동작(입력동작, 도 19c에 해당)으로 나누어진다. 그리고, 화소에서는 입력된 신호전류 Idata에 근거하여, 발광소자에의 전류의 공급이 행하여진다.
도 19에 나타낸 전류원회로(20)에서는, 설정동작과 입력동작을 동시에 할 수는 없다. 따라서, 설정동작과 입력동작을 동시에 할 필요가 있는 경우에는, 화소가 복수개 접속되어 있는 신호선이고, 또한 화소부에 복수개 배치되어 있는 신호선의 각각에, 적어도 2개의 전류원회로를 설치하는 것이 바람직하다. 단, 신호전류 Idata를 화소에 입력하지 않고 있는 기간내에, 설정동작을 행하는 것이 가능하면, 신호선마다(각 열에) 하나의 전류원회로만을 설치하여도 된다.
또한, 도 19a∼도 19c에 나타낸 전류원회로(20)의 트랜지스터(15)는, n 채널형이지만, 물론 전류원회로(20)의 트랜지스터(15)를 p 채널형으로 하여도 된다. 여기서, 트랜지스터(15)가 p 채널형일 경우의 회로도를 도 19f에 나타낸다. 도 19f에 서, 31은 기준용 정전류원, 스위치 32∼스위치 34는 스위칭기능을 갖는 반도체소자(트랜지스터), 35는 트랜지스터(p 채널형), 36은 용량소자, 37은 화소이다. 본 실시형태에서는, 스위치(34), 트랜지스터(35) 및 용량소자(36)를 전류원회로(24)에 해당하는 전기회로로 한다.
트랜지스터(35)는 p 채널형으로, 트랜지스터(35)의 소스영역 및 드레인영역은, 한쪽은 Vdd에 접속되고, 다른쪽은 정전류원(31)에 접속되어 있다. 그리고, 용량소자(36)의 한쪽의 전극은 Vdd에 접속되고, 다른쪽의 전극은 스위치(36)에 접속되어 있다. 용량소자(36)는, 트랜지스터(35)의 게이트·소스간 전압을 유지하는 역할을 한다.
도 19f에 나타낸 전류원회로(24)의 동작은, 전류가 흐르는 방향이 다른 것 이외는, 상기한 전류원회로(20)와 같은 동작을 행하기 때문에, 여기서는 설명을 생략한다. 이때, 전류가 흐르는 방향을 변경하지 않고서, 트랜지스터(15)의 극성을 변경한 전류원회로를 설계하는 경우에는, 도 7a에 나타낸 회로도를 참고로 하면 된다.
이때, 도 36에서, 전류가 흐르는 방향은 도 19f와 같고, 트랜지스터(35)를 n 채널형으로 한다. 용량소자(36)는, 트랜지스터(35)의 게이트·소스간에 접속한다. 트랜지스터(35)의 소스 전위는, 설정동작시와 입력동작시로 다르다. 그러나, 소스의 전위가 변화되더라도, 게이트·소스간 전압은 유지되어 있기 때문에, 정상으로 동작한다.
계속해서, 도 6c∼도 6e및 도 7b∼도 7d의 전류원회로의 동작에 관해서 도 20 및 도 21을 사용하여 설명한다. 도 20a∼도 20c는, 전류가 회로소자간을 흘러가는 경로를 모식적으로 보이고 있다. 도 20d는 신호전류 Idata를 전류원회로에 기록할 때의 각 경로를 흐르는 전류와 시간의 관계를 나타내고, 도 20e는 신호전류 Idata를 전류원회로에 기록할 때에 용량소자(46)에 축적되는 전압, 요컨대 트랜지스터(43, 44)의 게이트·소스간 전압과 시간의 관계를 보이고 있다. 또한 도 20a∼도 20c에 나타낸 회로도에서, 41은 기준용 정전류원, 스위치 42는 스위칭기능을 갖는 반도체소자, 43, 44는 트랜지스터(n 채널형), 46은 용량소자, 47은 화소이다. 본 실시형태에서는, 스위치(42), 트랜지스터(43,44) 및 용량소자(46)를 전류원회로(25)에 해당하는 전기회로로 한다. 이때, 도 20a에는 인출선과 부호가 부여되어 있고, 도 20b 및 도 20c에서 인출선과 부호는 도 20a에 준하기 때문에 도시는 생략한다.
n 채널형 트랜지스터(43)의 소스영역은 Vss에 접속되고, 드레인영역은 정전류원(41)에 접속되어 있다. n 채널형 트랜지스터(44)의 소스영역은 Vss에 접속되고, 드레인영역은 화소(47)의 단자(48)에 접속되어 있다. 그리고, 용량소자(46)의 한쪽의 전극은 Vss(트랜지스터 43 및 44의 소스)에 접속되고, 다른쪽의 전극은 트랜지스터 43 및 트랜지스터 44의 게이트전극에 접속되어 있다. 용량소자(46)는, 트랜지스터 43 및 트랜지스터 44의 게이트·소스간 전압을 유지하는 역할을 한다.
이때, 실제로는, 전류원회로(25)는 신호선구동회로에 설치된다. 그리고, 신호선구동회로에 설치된 전류원회로(25)로부터, 신호선이나 화소가 갖는 회로소자 등을 통해 발광소자에 신호전류 Idata에 따른 전류가 흐른다. 그러나, 도 20은, 기 준용 정전류원(41), 전류원회로(25) 및 화소(47)의 관계를 개략적으로 설명하기 위한 도면이므로, 자세한 구성의 도시는 생략한다.
도 20의 전류원회로(25)에서는, 트랜지스터 43 및 트랜지스터 44의 사이즈가 중요하여 진다. 그래서, 트랜지스터 43 및 트랜지스터 44의 사이즈가, 동일한 경우와 다른 경우에 관해서, 부호를 나누어 설명한다. 도 20a∼도 20c에서, 트랜지스터 43 및 트랜지스터 44의 사이즈가 같은 경우에는, 신호전류 Idata를 사용하여 설명한다. 그리고, 트랜지스터 43 및 트랜지스터 44의 사이즈가 다른 경우에는, 신호전류 Idata1과 신호전류 Idata2를 사용하여 설명한다. 이때, 트랜지스터 43 및 트랜지스터 44의 사이즈는, 각각의 트랜지스터의 W(게이트폭)/L(게이트길이)의 값을 사용하여 판단된다.
최초에, 트랜지스터 43 및 트랜지스터 44의 사이즈가 같은 경우에 관해서 설명한다. 그리고, 우선 신호전류 Idata를 전류원회로(20)에 유지하는 동작을 도 20a 및 도 20b를 사용하여 설명한다. 도 20a에서, 스위치(42)가 온으로 되면, 기준용 정전류원(41)에서 신호전류 Idata가 설정되어, 정전류원(41)으로부터 전류원회로(25)의 방향으로 전류가 흘러간다. 이때, 기준용 정전류원(41)으로부터는 신호전류 Idata가 흐르고 있으므로, 도 20a에 나타낸 것처럼 전류원회로(25)내에서는, 전류의 경로는 I1과 I2로 분리되어 흐른다. 이때의 관계를 도 20d에 보이고 있지만, 신호전류 Idata=I1+I2의 관계인 것은 말할 필요도 없다.
정전류원(41)으로부터 전류가 흐르기 시작한 순간에는, 용량소자(46)에 전하는 유지되어 있지 않기 때문에, 트랜지스터 43 및 트랜지스터 44는 오프하고 있다. 따라서, I2=0이 되어, Idata= I1이 된다.
그리고, 서서히 용량소자(46)에 전하가 축적되어, 용량소자(46)의 양전극사이에 전위차가 생기기 시작한다(도 20e). 양전극간의 전위차가 Vth가 되면(도 20e A점), 트랜지스터 43 및 트랜지스터 44가 온하여, I2>0이 된다. 상술한 것처럼, Idata= 11+I2이므로, I1은 점차로 감소하지만, 여전히 전류는 흐르고 있다. 용량소자(46)에는, 더욱 전하의 축적이 행하여진다.
용량소자(46)의 양전극사이의 전위차는, 트랜지스터 43 및 트랜지스터 44의 게이트·소스간 전압이 된다. 그 때문에, 트랜지스터 43 및 트랜지스터 44의 게이트·소스간 전압이 원하는 전압, 요컨대 트랜지스터 44가 Idata의 전류를 흘릴 수 있는 만큼의 전압(VGS)이 될 때까지, 용량소자(46)에서의 전하의 축적은 계속할 수 있다. 그리고, 전하의 축적이 종료하면(도 20e B점), 전류 I1는 흐르지 않게 되고, 또한 트랜지스터 43 및 트랜지스터 44는 온되어 있기 때문에, Idata=I2가 된다(도 20b).
이어서, 화소에 신호전류 Idata를 입력하는 동작을 도 20c를 사용하여 설명한다. 우선, 스위치(42)를 오프로 한다. 용량소자(46)에는, 소정의 전하가 유지되어 있기 때문에, 트랜지스터 43 및 트랜지스터 44는 온하고 있어, 화소(47)로부터 신호전류 Idata와 동일한 전류가 흐른다. 이에 따라, 화소에 신호전류 Idata가 입력된다. 이때, 트랜지스터(44)를 포화영역에서 동작하도록 해두면, 트랜지스터(44)의 소스·드레이간 전압이 변화되었다고 해도, 화소에서 흐르는 전류는 변함없이 흐를 수 있다.
이때, 도 6c와 같은 커런트 미러회로일 경우에는, 스위치(42)를 오프로 하지 않더라도, 정전류원(41)으로부터 공급되는 전류를 사용하여 화소(47)에 전류를 흘릴 수도 있다. 요컨대 전류원회로(20)에 대하여 신호를 설정하는 동작과, 신호를 화소에 입력하는 동작(입력동작)을 동시에 할 수 있다.
이어서, 트랜지스터 43 및 트랜지스터 44의 사이즈가 다른 경우에 관해서 설명한다. 전류원회로(25)에서의 동작은, 상술한 동작과 동일하기 때문에 여기서는 설명을 생략한다. 트랜지스터 43 및 트랜지스터 44의 사이즈가 다르면, 필연적으로 기준용 정전류원(41)에서 설정되는 신호전류 Idata1와 화소(47)에 흐르는 신호전류 Idata2는 다르다. 양자의 상위점은, 트랜지스터 43 및 트랜지스터 44의 W(게이트폭)/L(게이트길이)의 값의 상위점에 의존한다.
통상은, 트랜지스터 43의 W/L 값을, 트랜지스터 44의 W/L값보다도 크게 하는 것이 바람직하다. 이것은, 트랜지스터 43의 W/L값을 크게 하면, 신호전류 Idata1을 크게 할 수 있기 때문이다. 이 경우, 신호전류 Idata1로 전류원회로를 설정할 때, 부하(교차용량, 배선저항)을 충전할 수 있기 때문에, 신속하게 설정동작을 행하는 것이 가능해진다.
도 20a∼도 20c에 나타낸 전류원회로(25)의 트랜지스터 43 및 트랜지스터 44는 n 채널형이었지만, 물론 전류원회로(25)의 트랜지스터 43 및 트랜지스터 44를 p 채널형으로 하여도 된다. 여기서, 트랜지스터 43 및 트랜지스터 44가 p 채널형 경우의 회로도를 도 21에 나타낸다.
도 21에서, 41은 정전류원, 스위치 42는 스위칭기능을 갖는 반도체소자, 43, 44는 트랜지스터(p 채널형), 46은 용량소자, 47은 화소이다. 본 실시형태에서는, 스위치(42), 트랜지스터(43, 44) 및 용량소자(46)를 전류원회로(26)에 해당하는 전기회로로 한다.
p 채널형 트랜지스터(43)의 소스영역은 Vdd에 접속되고, 드레인영역은 정전류원(41)에 접속된다. p채널형 트랜지스터(44)의 소스영역은 Vdd에 접속되고, 드레인영역은 화소(47)의 단자(48)에 접속되어 있다. 그리고, 용량소자(46)의 한쪽의 전극은, Vdd(소스)에 접속되고, 다른쪽의 전극은 트랜지스터 43 및 트랜지스터 44의 게이트전극에 접속되어 있다. 용량소자(46)는, 트랜지스터 43 및 트랜지스터 44의 게이트·소스간 전압을 유지하는 역할을 한다.
도 21에 나타낸 전류원회로(26)의 동작은, 전류가 흐르는 방향이 다른 것 이외는, 도 20a∼도 20c과 동일한 동작을 행하기 때문에 여기서는 설명을 생략한다. 이때, 전류가 흐르는 방향을 변경하지 않고서, 트랜지스터 43, 트랜지스터 44의 극성을 바꾼 전류원회로를 설계하는 경우에는, 도 7b에 나타낸 회로도를 참고로 하면 된다.
또한, 전류가 흐르는 방향을 바꾸지 않고서, 트랜지스터의 극성을 바꾸는 것도 가능하다. 그것은, 도 36의 동작에 준하기 때문에, 여기서는 설명을 생략한다.
이상을 정리하면, 도 19의 전류원회로에서는, 전류원에서 설정되는 신호전류 Idata와 같은 크기의 전류가 화소에 흐른다. 바꿔 말하면, 정전류원에서 설정된 신호전류 Idata와, 화소에 흐르는 전류는 값이 동일하여, 전류원회로에 설치된 트랜지스터의 특성 변동의 영향은 받지 않는다.
또한, 도 19의 전류원회로 및 도 6b의 전류원회로에서는, 설정동작을 행하는 기간에서는, 전류원회로로부터 화소에 신호전류 Idata를 출력할 수는 없다. 그 때문에, 1개의 신호선마다 2개의 전류원회로를 설치하고, 한쪽의 전류원회로에 신호를 설정하는 동작(설정동작)을 행하고, 다른쪽의 전류원회로를 사용하여 화소에 Idata를 입력하는 동작(입력동작)을 행하는 것이 바람직하다.
단, 설정동작과 입력동작을 동시에 행하지 않은 경우는, 각 열에 하나의 전류원회로만을 설치하여도 된다. 이때, 도 32a 및 도 33a의 전류원회로는, 도 19의 전류원회로와, 접속이나 전류가 흐르는 경로가 다른 것 이외는, 마찬가지이다. 도 35a의 전류원회로는, 정전류원으로부터 공급되는 전류와, 전류원회로로부터 흐르는 전류의 크기가 다른 것 이외는, 마찬가지이다. 또한, 도 6b 및 도 33b의 전류원회로는, 정전류원로부터 공급되는 전류와, 전류원회로로부터 흐르는 전류의 크기가 다른 것 이외는, 마찬가지이다. 요컨대, 도 35a에서는, 트랜지스터의 게이트폭 W가 설정동작시와 입력동작시로 다르고, 도 6b 및 도 33b에서는 트랜지스터의 게이트길이 L이 설정동작시와 입력동작시로 다를 뿐이고, 그 이외는 도 19의 전류원회로와 동일한 구성이다.
한편, 도 20 및 도 21의 전류원회로에서는, 정전류원에서 설정된 신호전류 Idata와, 화소에 흐르는 전류의 값은, 전류원회로에 설치된 2개의 트랜지스터의 사이즈에 의존한다. 요컨대, 전류원회로에 설치된 2개의 트랜지스터의 사이즈(W(게이트폭)/L(게이트길이))를 임의로 설계하고, 정전류원에서 설정된 신호전류 Idata와, 화소에 흐르는 전류를 임의로 바꿀 수 있다. 단, 2개의 트랜지스터의 임계값이나 이동도 등의 특성에 변동이 생기는 경우에는, 정확한 신호전류 Idata를 화소에 출력하는 것이 어렵다.
또한, 도 20 및 도 21의 전류원회로에서는, 설정동작을 행하는 기간에 화소에 신호를 입력하는 것은 가능하다. 요컨대, 신호를 설정하는 동작(설정동작)과, 신호를 화소에 입력하는 동작(입력동작)을 동시에 할 수 있다. 그 때문에, 도 19의 전류원회로와 같이, 1개의 신호선에 2개의 전류원회로를 설치할 필요는 없다.
이때, 신호선구동회로에 설치되는 전류원회로는, 신호선마다 도 19의 전류원회로를 1개 설치하는 경우와, 신호선마다 도 19의 전류원회로를 2개 설치하는 경우와, 신호선마다 도 20 및 도 21의 전류원회로를 설치하는 경우의 3개의 경우로 크게 구분된다.
그리고, 상기 중, 신호선마다 도 19의 전류원회로를 1개 설치하는 경우에는, 제1 시프트 레지스터의 동작은, 제2 시프트 레지스터가 동작하지 않고 있는 기간에 행하는 필요가 있다. 그리고, 그 이외의 기간에서는, 제1 시프트 레지스터와 제2 시프트 레지스터를 동일 주파수로 동작시켜도 되고, 다른 주파수로 동작시켜도 된다. 이것은, 신호선마다 도 19의 전류원회로를 1개 설치하는 경우에서, 설정동작과 입력동작을 동시에 할 수 없는 것에 기인한다. 요컨대, 입력동작을 행할 때에는 제2 시프트 레지스터를 사용하여 행하고, 설정동작을 행할 때에는 제1 시프트 레지스터를 사용하여 행하고 있다. 요컨대, 제2 시프트 레지스터가 동작하고 있는 기간에는, 입력동작을 하고 있기 때문에, 제1 시프트 레지스터는 동작을 행할 수 없다.
상기 구성을 갖는 본 발명은, TFT의 특성변동의 영향을 억제하여, 원하는 전 류를 외부에 공급할 수 있다.
(실시형태 2)
도 19(및 도 6b, 도 33b, 도 35a 등)에 나타낸 전류원회로에서는, 1개의 신호선마다(각 열)에 2개의 전류원회로를 설치하고, 한쪽의 전류원회로에서 설정동작을 행하고, 다른쪽의 전류원회로에서 입력동작을 행하도록 설정하는 것이 바람직한 것은 상술하였다. 이것은, 설정동작과 입력동작을 동시에 할 수 없기 때문이다. 본 실시형태에서는, 도 2에 나타낸 제1 전류원회로(421) 또는 제2 전류원회로(422)의 구성과 그 동작에 관해서 도 8을 사용하여 설명한다.
이때, 신호선구동회로는, 전류원회로(420), 시프트 레지스터 및 래치회로 등을 갖는다. 그리고, 본 발명의 신호선구동회로는, 전류원회로(420)를 제어하는 제1 시프트 레지스터와, 래치회로 등을 제어하는 제2 시프트 레지스터를 갖는다.
본 발명에서는, 단자 a로부터 입력되는 설정신호란, 제1 시프트 레지스터로부터의 샘플링 펄스를 나타낸다. 요컨대, 도 2에서의 설정신호란, 제1 시프트 레지스터로부터의 샘플링 펄스에 해당한다. 그리고, 본 발명에서는, 제1 시프트 레지스터로부터의 샘플링펄스와 제어선의 타이밍에 맞추어서, 전류원회로(420)의 설정을 행한다.
그리고, 본 발명에서는, 전류원회로(420)를 제어하는 제1 시프트 레지스터와, 래치회로를 제어하는 제2 시프트 레지스터를 설치함으로써, 제1 시프트 레지스터의 동작과 제2 시프트 레지스터의 동작을 완전히 독립적으로 할 수 있다. 요컨 대, 제2 시프트 레지스터를 고속으로 동작시키고 있을 때에, 제1 시프트 레지스터를 저속으로 동작시킬 수 있다. 그 때문에, 전류원회로(420)의 설정에 시간을 들여서 정확히 행할 수 있다.
이때, 시프트 레지스터란, 플립플롭회로(FF) 등을 복수열 사용한 구성을 갖는 것이다. 그리고, 상기 시프트 레지스터에 클록신호(S-CLK), 스타트 펄스(S-SP)및 클록반전신호(S-CLKb)가 입력되고, 이것들의 신호의 타이밍에 따라서, 순차로 출력되는 신호를 샘플링펄스라고 부른다.
이때, 시프트 레지스터는, 플립플롭회로 또는 디코더회로 등의 회로로 구성된다. 시프트 레지스터가 플립플롭회로로 구성되는 경우에는, 통상 복수의 배선은 1번째 열로부터 최종번째 열까지 순차로 선택된다. 한편, 시프트 레지스터가 디코더화로 등으로 구성되는 경우에는, 복수의 배선은 랜덤하게 선택하는 것이 가능해진다. 시프트 레지스터의 구성은, 그 용도에 따라서, 적절히 선택하면 된다. 복수의 배선을 랜덤하게 선택할 수 있으면, 설정신호도 랜덤하게 출력할 수 있게 된다. 따라서, 전류원회로의 설정동작도, 1번째 열로부터 순차로 행하는 것은 아니고, 랜덤하게 행할 수 있게 된다. 그렇게 하면, 설정동작에 따르는 부적합한 점이 있던 경우, 그 부적합한 점이 눈에 띄지 않을 수 있도록 된다. 시프트 레지스터의 구성은, 그 용도에 따라서 적절히 선택하면 좋다.
전류원회로(420)는, 단자 a를 통해 입력되는 설정신호와 단자 d를 통해 입력되는 신호에 의해 제어되고, 단자 b로부터 전류(기준용 전류)가 공급되어, 해당 전류(기준용 전류)에 비례한 전류를 단자 c로부터 출력한다.
도 8a에서, 스위치 134∼스위치 139와, 트랜지스터(132)(n 채널형)와, 해당 트랜지스터 132의 게이트·소스간 전압 VGS를 유지하는 용량소자(133)를 갖는 회로가 제1 전류원회로(421) 또는 제2 전류원회로(422)에 해당한다.
제1 전류원회로(421) 또는 제2 전류원회로(422)에서는, 단자 a를 통해 입력되는 신호에 따라서 스위치 134, 스위치 136이 온으로 된다. 또한, 단자 d를 통해 제어선으로부터 입력되는 신호에 따라서 스위치 135, 스위치 137이 온이 된다. 그렇게 하면, 전류선에 접속된 기준용 정전류원(109)으로부터 단자 b를 통해 전류(기준용 전류)가 공급되어, 용량소자(133)에 소정의 전하가 유지된다. 그리고, 정전류원(109)으로부터 흐르는 전류(기준용 전류)가 트랜지스터(132)의 드레인전류와 같게 될 때까지 용량소자(133)에 전하가 유지된다.
이어서, 단자 a, d를 통해 입력되는 신호에 의해, 스위치 134∼스위치 137을 오프로 한다. 그렇게 하면, 용량소자(133)에 소정의 전하가 유지되어 있기 때문에, 트랜지스터(132)는, 신호전류 Idata에 따른 크기의 전류를 흘리는 능력을 갖게 된다. 그리고, 가령 스위치(101)(신호 전류 제어스위치), 스위치 138, 스위치 139가 도통상태가 되면, 단자 c를 통해 신호선에 접속된 화소에 전류가 흐른다. 이때, 트랜지스터(132)의 게이트전압은, 용량소자(133)에 의해 소정의 게이트전압으로 유지되어 있기 때문에, 트랜지스터(132)의 드레인영역에는 신호전류 Idata에 따른 드레인전류가 흐른다. 그 때문에, 신호선구동회로를 구성하는 트랜지스터의 특성변동에 좌우되지 않고서, 화소에서 흐르는 전류의 크기를 제어할 수 있다.
이때, 스위치 101(신호 전류 제어스위치)이 배치되어 있지 않은 경우는, 스 위치 138, 139가 도통상태로 되면, 단자 c를 통해 신호선에 접속된 화소에 전류가 흐른다.
도 8b에서, 스위치 144∼스위치 147과, 트랜지스터 142(n 채널형)와, 해당 트랜지스터 142의 게이트·소스간 전압 VGS를 유지하는 용량소자(143)와, 트랜지스터 148(n 채널형)을 갖는 회로가 제1 전류원회로(421) 또는 제2 전류원회로(422)에 해당한다.
제1 전류원회로(421) 또는 제2 전류원회로(422)에서는, 단자 a를 통해 입력되는 신호에 따라서 스위치 144, 스위치 146이 온으로 된다. 또한, 단자 d를 통해 제어선으로부터 입력되는 신호에 따라서 스위치 145, 스위치 147이 온으로 된다. 그렇게 하면, 전류선에 접속된 정전류원(109)으로부터, 단자 b를 통해 전류(기준용 전류)가 공급되어, 용량소자(143)에 전하가 유지된다. 그리고, 정전류원(109)으로부터 흘리는 전류(기준용 전류)가 트랜지스터(142)의 드레인전류와 같게 될 때까지, 용량소자(143)에 전하가 유지된다. 이때, 스위치 144, 스위치 145가 온으로 되면, 트랜지스터(148)의 게이트·소스간 전압 VGS가 0V가 되기 때문에, 트랜지스터(148)는 자동적으로 오프가 된다.
이어서, 단자 a, d를 통해 입력되는 신호에 의해, 스위치(144∼147)가 오프가 된다. 그렇게 하면, 용량소자(143)에는 소정의 전하가 유지되어 있기 때문에, 트랜지스터(142)는 신호전류에 따른 크기의 전류를 흘리는 능력을 갖는다. 그리고 가령 스위치(101)(신호 전류 제어스위치)가 도통상태가 되면, 단자 c를 통해 신호선에 접속된 화소에 전류가 공급된다. 이것은, 트랜지스터(142)의 게이트전압은 용 량소자(143)에 의해 소정의 게이트전압으로 설정되어 있고, 해당 트랜지스터(142)의 드레인영역에는 신호전류 Idata에 따른 드레인전류가 흐른다. 그 때문에, 신호선구동회로를 구성하는 트랜지스터의 특성변동에 좌우되지 않고서, 화소에서 흐르는 전류의 크기를 제어할 수 있다.
이때, 스위치 144, 145가 오프하면, 트랜지스터(142)의 게이트와 소스는 동전위가 안 된다. 그 결과, 용량소자(143)에 유지된 전하가 트랜지스터(148)쪽에도 분배되어, 트랜지스터(148)가 자동적으로 온이 된다. 여기서, 트랜지스터(142, 148)는 직렬로 접속되고, 또한 서로의 게이트가 접속되어 있다. 따라서, 트랜지스터(142, 148)는 멀티게이트의 트랜지스터로서 동작한다. 요컨대, 설정동작시와 입력동작시에서는, 트랜지스터의 게이트길이 L이 다르게 된다. 따라서, 설정동작시에 단자 b로부터 공급되는 전류값은, 입력동작시에 단자 c로부터 공급되는 전류값보다도 크게 할 수 있다. 그 때문에, 단자 b와 기준용 정전류원의 사이에 배치된 여러 가지 부하(배선저항, 교차용량 등)를, 보다 빨리 충전할 수 있다. 따라서, 설정동작을 신속하게 완료시킬 수 있다. 이때, 스위치(101)(신호 전류 제어스위치)가 배치되어 있지 않은 경우는, 스위치(144,145)가 오프로 되면, 단자 c를 통해 신호선에 접속된 화소에 전류가 흐른다.
이때, 도 8a는, 도 6a의 구성에 단자 d를 추가한 구성에 해당한다. 도 8b는, 도 6b의 구성에 단자 d를 추가한 구성에 해당한다. 이와 같이, 도 6a, 도 6b의 구성에 스위치를 직렬로 추가하여 배치함으로써, 단자 d를 추가한 도 8a, 도 8b의 구성으로 변형된다. 이때, 제1 전류원회로(421) 또는 제2 전류원회로(422)에는, 2개 의 스위치를 직렬로 배치함으로써, 도 6, 도 7, 도 33, 도 32, 도 35 등에 나타낸 전류원회로의 구성을 임의로 사용할 수 있다.
이때, 도 2에서는, 1개의 신호선마다 제1 전류원회로(421) 및 제2 전류원회로(422)의 2개의 전류원회로를 갖는 전류원회로(420)를 설치한 구성을 나타내었지만, 본 발명은 이것에 한정되지 않는다. 1개의 신호선마다 전류원회로의 개수는 특별히 한정되지 않고, 임의로 설정할 수 있다. 복수의 전류원회로는, 각각에 대응한 정전류원을 설치하도록 설정하고, 해당 정전류원으로부터 전류원회로에 신호전류를 설정하도록 하여도 된다. 예를 들면, 1개의 신호선마다 3개의 전류원회로(420)를 설치하여도 된다. 그리고, 각 전류원회로(420)에는 다른 기준용 정전류원(109)으로부터 신호전류를 설정하도록 하여도 된다. 예를 들면, 1개의 전류원회로(420)에는, 1비트용의 기준용 정전류원을 사용하여 신호전류를 설정하고, 1개의 전류원회로(420)에는, 2비트용의 기준용 정전류원을 사용하여 신호전류를 설정하며, 1개의 전류원회로(420)에는, 3비트용의 기준용 정전류원을 사용하여 신호전류를 설정하도록 하여도 된다. 그렇게 하면, 3비트표시를 행할 수 있다.
상기 구성을 갖는 본 발명은, TFT의 특성변동의 영향을 억제하여, 원하는 전류를 외부에 공급할 수 있다.
본 실시형태는, 실시형태 1과 임의로 조합하는 것이 가능하다.
(실시형태 3)
본 실시형태에서는, 본 발명의 신호선구동회로가 구비되는 발광장치의 구성 에 관해서 도 15를 사용하여 설명한다.
도 15a에서, 발광장치는 기판(401)상에, 복수의 화소가 매트릭스형으로 배치된 화소부(402)를 갖고, 화소부(402)의 주변에는, 신호선구동회로(403), 제1 및 제2 주사선구동회로(404,405)를 갖는다. 도 15a에서는, 신호선구동회로(403)와, 2조의 주사선구동회로(404,405)를 갖고 있지만, 본 발명은 이것에 한정되지 않는다. 구동회로의 개수는, 화소의 구성에 따라서 임의로 설계할 수 있다. 신호선구동회로(403)와, 제1 및 제2 주사선구동회로(404,405)에는, FPC(406)를 통해 외부로부터 신호가 공급된다.
제1 및 제2 주사선구동회로(404,405)의 구성과 그 동작에 관해서 도 15b를 사용하여 설명한다. 제1 및 제2 주사선구동회로(404,405)는, 시프트 레지스터(407), 버퍼(408)를 갖는다. 시프트 레지스터(407)는, 클록신호(G-CLK), 스타트 펄스(S-SP) 및 클록반전신호(G-CLKb)에 따라서 순차로 샘플링 펄스를 출력한다. 그 , 버퍼(408)에서 증폭된 샘플링 펄스는, 주사선에 입력되어 1행씩 선택상태로 되어 간다. 그리고, 선택된 주사선에 의해서 제어되는 화소에는, 순차로 신호선으로부터 신호가 기록된다. 이때, 시프트 레지스터(1407)와 버퍼(408)의 사이에 레벨시프터회로를 배치한 구성으로 하여도 된다. 레벨시프터회로를 배치함으로써, 전압진폭을 크게할 수 있다.
본 실시형태는, 실시형태 1, 2와 임의로 조합할 수 있다.
(실시형태 4)
본 실시형태에서는, 도 15a에 나타낸 신호선구동회로(403)의 구성과 그 동작에 관해서 설명한다. 본 실시형태에서는, 1비트의 디지털계조표시를 행하는 경우에 사용하는 신호선구동회로(403)에 관해서 도 3을 사용하여 설명한다.
우선, 도 1에 대응한 경우에 관해서 서술한다. 또한, 여기서는 선순차 구동의 경우에 관해서 서술한다.
도 3a에는, 1비트의 디지털계조표시를 행하는 경우의 신호선구동회로(403)의 개략도를 나타낸다. 신호선구동회로(403)는, 제1 시프트 레지스터(415), 제2 시프트 레지스터(411), 제1 래치회로(412), 제2 래치회로(413), 정전류회로(414)를 갖는다.
동작을 간단히 설명하면, 제1 시프트 레지스터(415) 및 제2 시프트 레지스터(411)는, 플립플롭회로(FF) 등을 복수열 사용하여 구성되고, 클록신호(S-CLK, (S1-CLK, S2-CLK), 스타트 펄스(S-SP(S1-SP, S2-SP)), 클록반전신호(S-CLKb(S1-CLKb, S2-CLKb))의 타이밍에 따라서, 순차로 샘플링펄스를 출력한다.
제1 시프트 레지스터(415)로부터 출력된 샘플링펄스는, 정전류회로(414)에 입력된다. 제2 시프트 레지스터(411)로부터 출력된 샘플링펄스는, 제1 래치회로(412)에 입력된다. 제1 래치회로(412)에는, 디지털 비디오신호가 입력되어 있고, 샘플링펄스가 입력되는 타이밍에 따라서, 각 열에서 비디오신호를 유지한다.
제1 래치회로(412)에서, 최종열까지 비디오신호의 유지가 완료하면, 수평귀선기간중에, 제2 래치회로(413)에 래치펄스가 입력되고, 제1 래치회로(412)에 유지되어 있던 비디오신호는, 일제히 제2 래치회로(413)에 전송된다. 그 후, 제2 래치 회로(413)에 유지된 비디오신호는, 1행분이 동시에 정전류회로(414)로 입력된다.
제2 래치회로(413)에 유지된 비디오신호가 정전류회로(414)에 입력되어 있는 동안, 시프트 레지스터(411)에서는 다시 샘플링펄스가 출력된다. 이후의 동작을 반복하여, 1프레임분의 비디오신호를 처리한다. 이때, 정전류회로(414)는, 디지털신호를 아날로그신호로 변환하는 역할을 갖는 경우도 있다.
그리고, 본 발명에서는, 제1 시프트 레지스터(415)로부터 출력된 샘플링 펄스는, 정전류회로(414)에 입력된다.
또한, 정전류회로(414)는, 전류원회로(420)가 복수개 설치된다. 도 3b에는, i 번째 열로부터 (i+ 2)번째 열의 3개의 신호선의 주변의 신호선구동회로의 개략을 나타낸다.
전류원회로(420)는, 단자 a를 통해 입력되는 신호에 의해 제어된다. 또한, 단자 b를 통해 전류선에 접속된 기준용 정전류원(109)으로부터 전류가 공급된다. 전류원회로(420)와 신호선 Sn에 접속된 화소의 사이에는 스위치(101)(신호 전류 제어스위치)가 설치되고, 상기 스위치(101)(신호 전류 제어스위치)는 비디오신호에 의해 제어된다. 비디오신호가 명(明)신호일 경우, 전류원회로(420)로부터 화소에 신호전류가 공급된다. 비디오신호가 암(暗)신호일 경우, 스위치(101)(신호 전류 제어스위치)가 제어되어 화소에 전류는 공급된다. 요컨대. 전류원회로(420)는, 소정의 전류를 흘리는 능력을 갖고, 해당 전류를 화소에 공급하는지 안하는지는 스위치(101)(신호 전류 제어스위치)에 의해 제어된다.
그리고 전류원회로(420)의 구성에는, 도 6, 도 7, 도 32, 도 33, 도 35 등에 나타낸 전류원회로(420)의 구성을 임의로 사용할 수 있다. 상기 전류원회로(420)에는, 1개의 구성을 채용하는 것뿐만 아니라, 복수를 채용하여도 된다.
또 본 발명에서는, 단자 a로부터 입력되는 설정신호란, 제1 시프트 레지스터(415)로부터 공급되는 샘플링펄스에 해당한다. 요컨대, 전류원회로(420)의 설정은, 제1 시프트 레지스터(415)로부터 공급되는 샘플링펄스에 맞추어서 행해진다.
이때, 전류원회로(420)에, 도 6a 및 도 7a에 나타낸 구성을 사용하는 경우, 입력동작을 하고 있는 기간에는, 설정동작을 행할 수 없다. 따라서, 입력동작을 하고 있지 않은 기간에 설정동작을 행할 필요가 있다. 단, 입력동작을 하고 있지 않은 기간은, 1프레임기간중에 연속하여 존재하지 않고서, 점재하고 있는 경우가 있기 때문에, 그와 같은 경우에는 각 열을 순차로 선택하는 것은 아니고, 임의의 열을 선택할 수 있도록 하는 것이 바람직하다. 따라서, 랜덤하게 선택할 수 있는 디코더회로 등을 사용하는 것이 바람직하다. 일례로서 도 37에는, 디코더회로를 나타낸다. 또한, 도 38a에는 플립플롭회로(221), 열선택신호가 입력되는 래치(222) 및 선택제어신호가 입력되는 논리연산자(223)로 구성된 시프트 레지스터, 도 38b에는 플립플롭회로(224), 열선택신호가 입력되는 제1 래치(225) 및 선택용 래치신호가 입력되는 제2 래치(226)로 구성된 시프트 레지스터를 나타낸다. 도 38a 및 도 38b의 어느 쪽의 구성도, 복수의 신호선을 랜덤하게 선택할 수 있다. 이때, 도 38a 및 도 38b에 나타낸 구성은, 도 37의 디코더에 비교하여 배치하는 배선 수를 삭감할 수 있다.
도 38a의 회로에 관해서 그 동작을 간단히 설명한다. 플립플롭회로(FF)(221)는, 클록신호(CLK), 스타트 펄스(SP), 클록반전신호(ClKb)의 타이밍에 따라서, 순차로 샘플링펄스를 출력한다. 플립플롭회로(221)로부터 출력된 샘플링펄스는, 래치(LAT1)(222)에 입력된다. 래치(222)에는 열선택신호가 입력되어 있고, 샘플링 펄스가 입력되는 타이밍에 따라서 선택하고 싶은 열의 래치(222)만큼 선택신호가 유지된다.
플립플롭회로(221)로부터 샘플링펄스가 출력되어 있는 동안은, 선택제어신호를 L 신호로 한다. 그렇게 하면, 래치(222)의 상태에 상관없이, 선택신호는 출력되지 않는다. 왜냐하면, 래치(LAT1)(222)의 출력은, AND 회로에 입력되어 있다. AND 회로의 또 하나의 입력단자에는, 선택제어신호가 입력되어 있다. 따라서, 선택제어신호에 L 신호를 입력하면, AND 회로로부터는 반드시 L신호가 출력된다. 요컨대, 래치(222)의 상태에 상관없이, 선택신호는 출력되지 않게 된다. 그리고, 플립플롭회로(221)로부터 샘플링 펄스가 전체 열에 출력되고, 열선택신호에 의해 선택하고 싶은 열의 래치(222)에 선택신호가 유지된 후, 선택제어신호를 H 신호로 한다. 그러면, AND 회로에서는, 래치(222)의 신호가 출력된다. 래치(222)의 신호가 H신호일 경우는, AND 회로로부터 H신호가 출력되고, 래치(222)의 신호가 L 신호일 경우는, AND 회로로부터 L 신호가 출력된다. 그 결과, 선택하고 싶은 열에만, 선택신호가 출력된다. 왜냐하면, 선택하고 싶은 열의 래치(222)의 신호만이 H 신호로 되어 있기 때문이다. 그리고, 선택신호의 출력을 정지하고 싶을 때에는, 선택제어신호를 L 신호로 한다. 그러면, 선택신호는 출력되어 없어진다. 따라서, 배선을 선택하고 있 는 기간을 자유롭게 제어할 수 있다.
그리고, 다시 스타트 펄스(SP)를 입력하고, 플립플롭회로(FF)로부터 샘플링펄스를 출력시켜, 같은 동작을 반복하여 간다. 이와 같이 하여, 열선택신호의 타이밍을 제어함으로써, 임의의 열을 랜덤하게 선택할 수 있고, 열을 선택하고 있는 기간도 임의로 바꿀 수 있게 된다. 요컨대, 임의의 열의 전류원회로에 대하여 설정동작을 행할 수 있어, 설정동작을 행한 기간도 임의로 바꿀 수 있게 된다. 단, 이 회로의 경우, 플립플롭회로(221)로부터 샘플링펄스가 출력되어 있는 동안은, 선택신호를 출력하는 것은 바람직하지 않다. 왜냐하면, 래치(222)에는, 1회 전의 정보가 아직 보존되어 있을 가능성이 있기 때문이다.
그래서, 플립플롭회로(221)로부터 샘플링펄스가 출력되어 있는 동안도, 선택신호를 출력할 수 있도록 한 회로가, 도 38b의 회로이다. 도 38b에서는, 플립플롭회로(224)로부터 샘플링 펄스가 출력되어, 제1 래치(225)에 열선택신호가 입력된다. 그리고, 샘플링펄스의 출력이 종료하여, 모든 제1 래치(225)에 열선택신호가 입력된 후, 선택용 래치를 사용하여, 제1 래치(225)의 신호를 제2 래치(226)에, 일제히 전송한다. 그리고, 제2 래치(226)로부터 선택신호가 출력된다. 그리고, 다시, 플립플롭회로(224)로부터 샘플링펄스가 출력되어, 제1 래치(225)에 열선택신호가 입력된다. 단, 그 때 동시에, 제2 래치(226)로부터 선택신호가 계속 출력되고 있다. 그 때문에, 동시에 각각을 동작시킬 수 있다.
상기한 도 37 및 도 38에 기재된 회로를 사용하면, 전류원회로의 설정동작도, 1번째 열로부터 순차로 행하는 것은 아니고, 랜덤하게 행할 수 있도록 된다. 또한, 설정동작을 행하는 시간의 길이도, 자유롭게 길게 잡을 수 있도록 된다. 전류원회로의 설정동작을 랜덤하게 행할 수 있으면, 여러 가지 이점이 생긴다. 예를 들면, 설정동작을 행할 수 있는 기간이, 1프레임중에 점재하고 있는 경우는, 임의의 열을 선택할 수 있으면, 자유도가 증가하여, 설정동작의 기간을 길게 잡을 수 있게 된다. 예를 들면, 1프레임중에 점재하고 있는 설정동작을 행할 수 있는 기간에서, 1열분의 전류원회로의 설정동작을, 그 기간을 모두를 사용하여 행할 수 있다.
만약, 임의의 열의 전류원회로를 지정할 수 없고, 1번째 열로부터 최종번째 열까지 순차로 지정해야만 하는 경우에는, 1열 당 설정동작의 기간이 짧게 되어 버린다. 왜냐하면, 어떤 결정된 기간에서, 1번째 열로부터 최종번째 열까지의 전류원회로에 대하여, 설정동작을 행하지 않으면 안되기 때문에, 1열 당 설정동작의 기간이 짧게 되어 버리기 때문이다. 그 결과, 충분히 설정동작을 행할 수 없다.
그 밖에의 이점으로서는, 전류원회로(420)내에 배치된 용량소자(예를 들면, 도 6a에서는 용량소자 103, 도 6b에서는 용량소자 123, 도 6b에서는 용량소자 107 등에 해당한다)에서의 전하의 누설의 영향을 눈에 띄지 않게 될 수 있도록 된다. 전하의 누설이, 1열씩 순차로 생기면, 그 영향이 보이기 쉬워지지만, 랜덤하게 생기면, 인간의 눈에는, 보기 어려워진다.
이때, 전류원회로(420)에는, 용량소자가 배치되어 있다. 단, 용량소자는 트랜지스터의 게이트용량 등으로 대용하여도 된다. 상기 용량소자에는, 전류원회로의 설정동작에 의해, 전하가 축적된다. 이상적으로는, 전류원회로의 설정동작은, 전원 을 입력한 때에 1회만 행하면 좋다. 요컨대, 신호선구동회로를 동작시킬 때, 그 동작의 최초의 기간에, 한번만 행하면 좋다. 왜냐하면, 용량소자에 축적되는 전하량은, 동작상태나 시간 등에 따라서 변화시킬 필요가 없고, 또한, 변화하지 않기 때문이다. 그러나, 현실에서는, 용량소자에는, 여러 가지 노이즈가 들어가거나, 용량소자와 접속되어 있는 트랜지스터의 누설전류가 흐르거나 한다. 그 결과, 용량소자에 축적되는 전하량이, 시간과 함께 변화되어 버리는 경우가 있다. 전하량이 변화되면, 전류원회로로부터 출력되는 전류, 즉, 화소에 입력되는 전류도, 변화되어 버린다. 그 결과, 화소의 휘도도 변화되어 버린다. 그래서, 용량소자에 축적된 전하를 변동시키지 않도록 하기 위해서, 전류원회로의 설정동작을, 소정 주기로 정기적으로 행하여, 전하를 리프레쉬시켜, 변화된 전하를 다시 원래대로 되돌려, 옳은 양의 전하를 고쳐 보존할 필요가 생긴다.
가령, 용량소자에 축적된 전하의 변동량이 큰 경우, 전류원회로의 설정동작을 행하여 해당 전하를 리프레쉬시켜, 변화된 전하를 다시 원래대로 되돌려, 옳은 양의 전하를 고쳐 보존하도록 하면, 그것에 따라 전류원회로가 출력하는 전류량의 변동도 커진다. 그 때문에, 1번째 열로부터 순차로 설정동작을 행하면, 전류원회로가 출력하는 전류량의 변동이, 눈으로 확인할 수 있는 정도의 표시방해가 생기는 경우가 있다. 요컨대, 1번째 열로부터 순차로 생기는 화소의 휘도의 변화가 눈으로 확인할 수 있는 정도의 표시방해가 생기는 경우가 있다. 이 경우, 1번째 열로부터 순차로 설정동작을 행하는 것은 아니고, 랜덤하게 설정동작을 행하면, 전류원회로가 출력하는 전류량의 변동을 눈에 띄지 않게 될 수 있다. 이와 같이, 복수의 배선 을 랜덤하게 선택함으로써, 여러 가지 이점이 생긴다.
한편, 전류원회로(420)에, 도 6c∼도 6e에 나타낸 구성을 사용하는 경우, 설정동작과 입력동작을 동시에 할 수 있기 때문에, 1번째 열로부터 최종번째 열까지 순번으로 선택할 수 있는 통상의 시프트 레지스터를 배치하면 충분하다.
또한, 도 3b에서는, 1열씩 설정동작을 행하지만, 이것에 한정되지 않는다. 도 39에 나타낸 것처럼, 동시에 복수열에서 설정동작을 하여도 된다. 여기서, 동시에 복수열에서 설정동작을 행하는 것을 다상화라고 부른다. 이때, 도 39에는, 2개의 기준용 정전류원(109)이 배치되어 있지만, 이 2개의 기준용 정전류원에 대하여도 별도로 배치한 기준용 정전류원에서 설정동작을 행하여도 된다.
여기서, 도 3b에 나타낸 정전류회로(414)의 상세한 구성을 도 40, 도 41에 나타낸다. 도 40은, 전류원회로의 부분에, 도 6c를 적용한 경우의 회로를 나타낸다. 도 41은, 전류원회로의 부분에, 도 6a를 적용한 경우의 회로를 나타낸다. 계속해서, 지금까지는, 선순차 구동의 경우에 관해서 서술하였다. 이어서, 여기서는 점순차 구동의 경우에 관해서 서술한다.
도 42a에서, 비디오선으로부터 공급되는 비디오신호는, 제2 시프트 레지스터(411)로부터 공급되는 샘플링펄스의 타이밍에 따라서 샘플링된다. 또한, 전류원회로(420)의 설정은, 제1 시프트 레지스터(415)로부터 공급되는 샘플링 펄스의 타이밍에 따라서 행해진다. 이와 같이, 도 42a의 구성을 갖는 경우에는, 점순차 구동을 행한다.
이때, 샘플링 펄스가 출력되어, 비디오선으로부터 비디오신호가 공급되어 있 는 동안만, 스위치(101)(신호 전류 제어스위치)가 온상태가 되고, 또한 샘플링 펄스가 출력되어 없어져, 비디오선으로부터 비디오신호가 공급되지 않으면, 스위치(101)(신호 전류 제어스위치)가 오프상태가 되는 경우에는, 정확히 동작하지 않는다. 왜냐하면, 화소에서는, 전류를 입력하기 위한 스위치는 온상태대로 있기 때문이다. 이 상태에서 스위치(101)(신호 전류 제어스위치)를 오프상태로 하면, 화소에 전류가 입력되어 없어지기 때문에, 정확히 신호를 입력할 수 없게 된다.
그래서, 비디오선으로부터 공급된 비디오신호를 유지하고, 스위치(101)(신호 전류 제어스위치)의 상태를 유지할 수 있도록 하기 위해서, 래치회로(452)가 배치되어 있다. 래치회로(452)는, 단순한 용량소자와 스위치만으로 구성되어 있어도 되고, SRAM 회로로 구성되어 있어도 된다. 이와 같이, 샘플링펄스가 출력되어, 비디오선으로부터 비디오신호가 1열씩 순차로 공급되고, 그 비디오신호에 근거하여, 스위치(101)(신호 전류 제어스위치)가 온상태 또는 오프형태가 되고, 화소에의 전류의 공급을 제어함으로써 점순차 구동을 실현할 수 있다.
그러나, 1번째 열로부터 최종번째 열까지 순번으로 선택되는 경우, 최초의 쪽의 열에서는, 화소에 신호를 입력하는 기간이 길다. 한편, 최후의 쪽의 열에서는, 비디오신호를 입력하더라도, 곧, 다음 행의 화소가 선택되어 버린다. 그 결과, 화소에 신호를 입력하는 기간이 짧게 되어 버린다. 그와 같은 경우, 도 42b에 나타낸 것처럼, 화소부(402)에 배치된 주사선을 중앙에서 분단함으로써, 화소에 신호를 입력하는 기간을 길게 할 수 있다. 그 경우, 화소부(402)의 좌측과 우측에 각 1개의 주사선구동회로를 배치하고, 해당 주사선구동회로를 사용하여 화소를 구동한다. 이와 같이 하면, 같은 행에 배치되어 있는 화소라도, 우측의 화소와 좌측의 화소에서는, 신호를 입력하는 기간을 벗어날 수 있다. 도 42c에는, 1, 2번째 행의 우측과 좌측에 배치된 주사선구동회로의 출력파형과, 제2 시프트 레지스터(411)의 스타트 펄스(S2-SP)를 나타낸다. 도 42c에 기재된 파형과 같이 동작시킴으로써, 좌측의 화소에서도, 화소에 신호를 입력하는 기간을 길게 할 수 있으므로, 점순차 구동을 행하기 쉬워진다.
이때, 선순차 구동인가 점순차 구동인가에 관계없이, 전류원회로(420)의 설정동작은, 임의의 타이밍, 임의의 열에 배치된 전류원회로에, 임의의 회수만 행하면 된다. 단, 이상적으로는, 전류원회로(420)에 배치된 트랜지스터의 게이트·소스간에 접속된 용량소자에 소정의 전하가 유지되어 있는 한은, 설정동작을 행할 때만의 1회만 행하면 된다. 또는, 용량소자에 유지된 소정의 전하가 방전(변동)하여 버린 경우에 행하면 된다. 또한, 전류원회로(420)의 설정동작은, 어느 만큼의 기간을 들여, 전체 열의 전류원회로(420)의 설정동작을 행하여도 된다. 요컨대, 1프레임기간내에, 전체 열의 전류원회로(420)의 설정동작을 행하여도 된다. 또는, 1프레임기간내에서는, 수 열의 전류원회로(420)에 설정동작을 하여, 결과적으로, 수 프레임기간 이상을 들여 전체 열의 전류원회로(420)의 설정동작을 행하여도 된다.
또한 본 형태에서는 각 열에 하나의 전류원회로를 배치하는 경우에 관하여 상술하였지만, 본 발명은 이것에 한정되지 않고, 복수의 전류원회로를 배치하여도 된다.
그래서, 일례로서, 도 3b의 전류원회로의 부분에, 도 2를 적용한 경우에 관 해서 생각할 수 있다. 그 경우의 정전류회로(414)의 자세한 구성을 도 43에 나타낸다. 여기서, 도 43은, 전류원회로의 부분에, 도 6a를 적용한 경우의 회로를 나타낸다. 도 43에 나타낸 구성에서서는, 제어선을 제어함으로써, 한쪽의 전류원에 대하여 설정동작을 행하고, 동시에, 또 한 쪽의 전류원이 입력동작을 행할 수 있다.
또한, 본 발명은, 2개의 시프트 레지스터(제1 및 제2 시프트 레지스터)를 설치한 신호선구동회로를 제공한다. 이 제1 및 제2 시프트 레지스터는, 한쪽은 전류원회로, 다른쪽은 비디오신호를 제어하기 위한 회로, 요컨대 화상을 표시하기 위해서 동작시키는 회로이며, 예를 들면 래치회로, 샘플링스위치 또는 스위치(101)(신호 전류 제어스위치) 등을 제어한다. 그렇게 하면, 제1 및 제2 시프트 레지스터, 의 동작을 독립적으로 행하는 것이 가능해져, 필연적으로 전류원회로의 설정동작과 화상표시동작을 독립적으로 행하는 것이 가능해진다. 전류원회로의 설정동작은, 시간을 들여 행하는 쪽이 정확히 행해질 수 있기 때문에, 전류원회로와 래치회로를 독립적으로 동작시킬 수 있는 본 발명의 구성은 대단히 유효하다.
또한, 본 발명의 신호선구동회로에서의 전류원회로에 관해서, 레이아웃 되면을 도 57에, 대응한 회로도를 도 58에 나타낸다.
이때, 본 실시형태는, 실시형태1∼3과 임의로 조합하는 것이 가능하다.
(실시형태 5)
본 실시형태에서는, 도 15a에 나타낸 신호선구동회로(403)의 상세한 구성과 그 동작에 관해서 설명하지만, 본 실시형태에서는, 3비트의 디지털계조표시를 행하 는 경우에 사용하는 신호선구동회로(403)에 관해서 설명한다.
도 4에는, 3비트의 디지털계조표시를 행하는 경우의 신호선구동회로(403)의 개략도를 나타낸다. 신호선구동회로(403)는, 제1 시프트 레지스터(415), 제2 시프트 레지스터(411), 제1 래치회로(412), 제2 래치회로(413), 정전류회로(414)를 갖는다.
동작을 간단히 설명하면, 제1 시프트 레지스터(415) 및 제2 시프트 레지스터(411)는, 플립플롭회로(FF) 등을 복수열 사용하여 구성되고, 클록신호(S-CLK, (S1-CLK, S2-CLK)), 스타트 펄스(S-SP(S1-SP, S2-SP)), 클록반전신호(S-CLKb(S1-CLKb, S2-CLKb))의 타이밍에 따라서, 순차로 샘플링 펄스를 출력한다.
제1 시프트 레지스터(415)로부터 출력된 샘플링 펄스는, 정전류회로(414)에 입력된다. 시프트 레지스터(411)로부터 출력된 샘플링 펄스는, 제1 래치회로(412)에 입력된다. 제1 래치회로(412)에는, 3비트의 디지털비디오신호(Digital Data1∼Digital Data3)이 입력되어 있고, 샘플링 펄스가 입력되는 타이밍에 따라서, 각 열에서 비디오신호를 유지한다.
제1 래치회로(412)에서, 최종열까지 비디오신호의 유지가 완료하면, 수평귀선기간 중에, 제2 래치회로(413)에 래치펄스가 입력되고, 제1 래치회로(412)에 유지되어 있던 3비트의 디지털비디오신호(Digital Data1∼Digital Data3)는, 일제히 제2 래치회로(413)에 전송된다. 그러면, 제2 래치회로(413)에 유지된 3비트의 디지털비디오신호(Digital Data1∼Digital Data3)은, 1행분이 동시에 정전류회로(414)에 입력된다.
제2 래치회로(413)에 유지된 3비트의 디지털비디오신호(Digital Data1∼Digital Data3)가 정전류회로(414)에 입력되어 있는 동안, 시프트 레지스터(411)에서는 다시 샘플링펄스가 출력된다. 이후의 동작을 반복하여, 1프레임분의 비디오신호를 처리한다.
이때, 정전류회로(414)는, 디지털신호를 아날로그신호로 변환하는 역할을 갖는 경우도 있다. 또한 정전류회로(414)는, 전류원회로(420)를 복수개 설치된다. 도 5에는, i 번째 열로부터 (i+ 2)번째 열의 3개의 신호선의 주변의 신호선구동회로의 개략을 나타낸다.
이때, 도 5에서는, 각 비트에 대응한 기준용 정전류원(109)이 배치된 경우에 관해서 나타낸다.
각 전류원회로(420)는, 단자 a, 단자 b 및 단자 c를 갖는다. 전류원회로(420)는, 단자 a를 통해 입력되는 신호에 의해 제어된다. 또한, 단자 b를 통해, 전류선에 접속된 기준용 정전류원(109)으로부터 전류가 공급된다. 그리고, 전류원회로(420)와 신호선 Sn에 접속된 화소의 사이에는 스위치(신호 전류 제어 스위치) (111∼113)가 설치되어 있고, 상기 스위치(신호 전류 제어 스위치)(111∼113)는, 1비트∼3비트의 비디오신호에 의해 제어된다. 비디오신호가 명신호일 경우, 전류원회로로부터 화소에 전류가 공급된다. 반대로, 비디오신호가 암신호일 경우, 상기 스위치(신호 전류 제어스위치)(111∼113)가 제어되고, 화소에 전류는 공급되지 않는다. 요컨대, 전류원회로(420)는, 소정의 전류를 흘리는 능력을 갖고, 해당 전류를 화소에 공급하는가 아닌가는 스위치(신호 전류 제어스위치)(111∼113) 에 의해 제어된다.
이때, 도 5에서, 전류선과 기준용 정전류원은, 각 비트에 대응하게 배치되어 있다. 각 비트의 전류원으로부터 공급되는 전류값의 합계가, 신호선에 공급된다. 요컨대, 정전류원회로(414)는, 디지털-아날로그변환의 기능도 갖는다.
이때, 본 발명에서는, 단자 a로부터 입력되는 설정신호란, 제1 시프트 레지스터(415)로부터 공급되는 샘플링펄스에 해당한다. 요컨대, 전류원회로(420)의 설정은, 제1 시프트 레지스터로부터 공급되는 샘플링펄스에 맞추어서 행한다. 또한, 본 실시형태에서는, 3비트의 디지털계조표시를 행하는 경우를 예로 들어 설명하는 관계상, 1개의 신호선마다(각 열)에 3개의 전류원회로(420)가 설치된다. 1개의 신호선에 접속된 3개의 전류원회로(420)로부터 공급되는 신호전류 Idata를 1:2:4로서 설정하면 , 23=8단계로 전류의 크기를 제어할 수 있다.
이때, 도 5에 나타낸 신호선구동회로에서는, 1비트∼3비트의 각각에 전용의 기준용 정전류원(109)이 배치되어 있지만, 본 발명은 이것에 한정되지 않는다. 도 44에 나타낸 것처럼, 비트수보다도 적은 개수의 기준용 정전류원(109)이 배치되어 있어도 된다. 예를 들면, 최상위비트(여기서는, 3비트)의 기준용 정전류원(109)만을 배치하고, 1열에 배치된 복수의 전류원회로로부터 선택된 1개의 전류원회로를 설정한다. 그리고, 설정동작이 이미 행해진 전류원회로를 사용하여, 다른 전류원회로의 동작을 행하도록 하여도 된다. 바꿔 말하면, 설정정보를 공유하도록 하여도 된다.
예를 들면, 3비트용의 전류원회로(420)에만 설정동작을 행한다. 그리고, 이 미 설정동작이 행하여진 전류원회로(420)를 사용하여, 다른 1비트용과 2비트용의 전류원회로(420)에, 정보를 공유시킨다. 보다 구체적으로는, 전류원회로(420)의 내에서, 전류를 공급하는 트랜지스터(도 6a에서는, 트랜지스터(102)가 해당함)의 게이트단자를 접속하고, 소스단자도 접속한다. 그 결과, 정보를 공유하고 있는 트랜지스터(전류를 공급하는 트랜지스터)의 게이트·소스간 전압은 같게 된다.
이때, 도 44에서는, 최하위비트(여기서는, 1비트)의 전류원회로가 아니라, 최상위비트(여기서는, 3비트)의 전류원회로에, 설정동작을 하고 있다. 이와 같이, 값이 큰 비트의 전류원회로에 대하여 설정동작을 행함으로써, 비트간의 전류원회로의 특성 변동의 영향을 작게 할 수 있다. 가령, 최하위비트(여기서는, 1비트)의 전류원회로에 설정동작을 행하고, 상위비트의 전류원회로에 최하위비트의 전류원회로가 행한 설정동작의 정보를 공유한 경우, 각각의 전류원회로의 특성이 변동하면, 상위비트의 전류값이 정확한 값이 되지 않게 된다. 상위비트의 전류원회로는, 출력하는 전류값이 크기 때문에, 조금이라도 특성이 변동하면, 그 변동의 영향이 커져 버려, 출력하는 전류값도 크게 변동되어 버리기 때문이다. 반대로, 최상위비트(여기서는, 3비트)의 전류원회로에 설정동작을 행하여, 하위비트의 전류원회로에 정보를 공유한 경우, 각각의 전류원회로의 특성이 변동하여도, 출력하는 전류값이 작기 때문에, 변동에 의한 전류값의 차가 작아 그 영향은 작아진다.
그리고, 전류원회로(420)의 구성에는, 도 6, 도 7, 도 32, 도 33, 도 35 등에 나타낸 전류원회로(420)의 구성을 임의로 사용할 수 있다. 상기 전류원회로(420)에는, 하나의 구성만을 채용한 것이 아니라, 복수를 채용하여도 된 다.
이때, 도 6c에 나타낸 것처럼, 커런트미러회로를 갖는 구성으로 전류원회로(420)를 구성할 때에는, 도 23 및 도 24에 나타낸 것처럼, 각 전류원회로(420)가 갖는 트랜지스터의 게이트전극이 공통으로 접속하고 있는 구성으로 할 수도 있다.
이하에는, 하나의 예로서, 도 4, 도 5, 도 44에 나타낸 정전류회로(414)의 상세한 구성을 도 23, 도 24, 도 45에 나타낸다.
도 23, 도 24, 도 45의 각 열에 설치된 전류원회로(420)에서, 신호선 Si(1≤ i≤n)으로 소정의 신호전류 Idata를 출력하는가 아닌가를 제2 래치회로(413)로부터 입력되는 3비트의 디지털비디오신호(Digital Data1∼Digital Data3)가 갖는 High 또는 Low의 정보에 따라서 제어된다.
도 45에는, 도 5에 도시한 신호선구동회로에, 도 6a의 전류원회로를 배치한 경우의 회로도를 나타낸다. 도 45에서는, 설정동작시에는, 트랜지스터 A∼C는 오프로 하여 동작시킨다. 이것은 전류의 누설을 막기 위함이다. 혹은, 트랜지스터 A∼C와 직렬로 스위치를 배치하고, 설정동작시에는 오프로 하도록 하여도 된다.
도 23 및 도 24에는, 비트 수보다도 적은 개수의 기준용 정전류원(109)을 배치한 경우를 나타낸다. 보다 상세하게는, 도 23에는, 도 44에 도시한 신호선구동회로에 도 6c의 전류원회로를 배치한 경우의 회로도를 나타낸다. 도 24에는, 도 44에 도시한 신호선구동회로에 도 6a의 전류원회로를 배치한 경우의 회로도를 나타낸다.
도 23에서, 전류원회로(420)는, 트랜지스터 180∼트랜지스터 188 및 용량소 자 189를 갖는다. 본 실시형태에서는, 트랜지스터 180∼트랜지스터 188을 모두 n 채널형으로 한다.
트랜지스터 180의 게이트전극에는, 제2 래치회로(413)로부터 1비트의 디지털 비디오신호가 입력된다. 또한, 트랜지스터 180의 소스영역과 드레인영역은, 한쪽은 소스신호선(Si)에 접속되고, 다른쪽은 트랜지스터 183의 소스영역과 드레인영역의 한쪽에 접속되어 있다.
트랜지스터 181의 게이트전극에는, 제2 래치회로(413)로부터 2비트의 디지털비디오신호가 입력된다. 또한, 트랜지스터 181의 소스영역과 드레인영역은, 한쪽은 소스신호선(Si)에 접속되고, 다른쪽은 트랜지스터 184의 소스영역과 드레인영역의 한쪽에 접속되어 있다.
트랜지스터 182의 게이트전극에는, 제2 래치회로(413)로부터 3비트의 디지털비디오신호가 입력된다. 또한, 트랜지스터 182의 소스영역과 드레인영역은, 한쪽은 소스신호선(Si)에 접속되고, 다른쪽은 트랜지스터 185의 소스영역과 드레인영역의 한쪽에 접속되어 있다.
트랜지스터 183∼트랜지스터 185의 소스영역과 드레인영역은, 한쪽은 Vss에 접속되고, 다른쪽은 트랜지스터 180∼트랜지스터 182의 소스영역과 드레인영역의 한쪽에 접속되어 있다. 트랜지스터 186의 소스영역과 드레인영역은, 한쪽은 Vss에 접속되고, 다른쪽은 트랜지스터 188의 소스영역과 드레인영역의 한쪽에 접속되어 있다.
트랜지스터 187과 트랜지스터 188의 게이트전극에는, 제1 시프트 레지스터(415)로부터 샘플링펄스가 입력된다. 트랜지스터 187의 소스영역과 드레인영역은, 한쪽은 트랜지스터 186의 소스영역과 드레인영역의 한쪽에 접속되고, 다른쪽은 용량소자 189의 한쪽의 전극에 접속되어 있다. 트랜지스터 188의 소스영역과 드레인영역은, 한쪽은 전류선 190에 접속되고, 다른쪽은 트랜지스터 186의 소스영역과 드레인영역의 한쪽에 접속되어 있다.
용량소자 189의 한쪽의 전극은, 트랜지스터 183∼트랜지스터 186의 게이트전극에 접속되고, 다른쪽의 전극은 Vss에 접속되어 있다. 용량소자 189는, 트랜지스터 183∼트랜지스터 186의 게이트·소스간 전압을 유지하는 역할을 한다.
그리고, 전류원회로(420)에서는, 트랜지스터 187 및 트랜지스터 188이 온이 되면 전류선 190에 접속된 기준용 정전류원(도시하지 않음)으로부터, 전류가 용량소자(189)에 흘러 간다. 이때, 트랜지스터 180∼트랜지스터 182는 오프이다.
그리고, 서서히 용량소자에 전하가 축적되고, 양전극사이에 전위차가 생기기 시작한다. 그리고 양전극사이의 전위차가 Vth가 되면, 트랜지스터 183∼트랜지스터 186은 온이 된다.
용량소자(189)에서, 그 양전극의 전위차, 요컨대 트랜지스터 183∼트랜지스터 186의 게이트·소스간 전압이 원하는 전압이 될 때까지 전하의 축적을 계속할 수 있다. 바꿔 말하면, 트랜지스터 183∼트랜지스터 186이 신호전류를 흘릴 수 있을 만큼의 전압이 될 때까지, 전하의 축적을 계속할 수 있다.
그리고, 전하의 축적이 종료하면, 트랜지스터 183∼트랜지스터 186은 온이 된다.
그리고, 전류원회로(420)에서, 3비트의 디지털비디오신호에 의해, 트랜지스터 180∼트랜지스터 182의 도통 또는 비도통이 선택된다. 예를 들면, 트랜지스터 180∼트랜지스터 182가 모두 도통상태가 되었을 때는, 신호선(Si)에 공급되는 전류는, 트랜지스터 183의 드레인전류와, 트랜지스터 184의 드레인전류와, 트랜지스터 185의 드레인전류의 총합이 된다. 또한, 트랜지스터 180만이 도통상태로 되었을 때는, 트랜지스터 183의 드레인전류만이 신호선(Si)에 공급된다.
이와 같이, 트랜지스터 183∼185의 게이트단자를 접속함으로써, 설정동작에 의한 정보를 공유시킬 수 있다. 이때, 여기서는, 동일한 열의 복수의 트랜지스터 내에서, 정보를 공유하고 있지만, 이것에 한정되지 않는다. 예를 들면, 별도의 열의 트랜지스터와 설정동작에 의한 정보를 공유시켜도 된다. 요컨대, 트랜지스터의 게이트단자를, 별도의 열의 트랜지스터와도 접속시켜도 된다. 이에 따라, 설정해야 할 전류원회로의 수를 줄일 수 있다. 그 때문에, 설정동작을 하는 데 필요한 시간을 단축할 수 있다. 또한, 회로수를 줄일 수 있기 때문에, 레이아웃면적을 작게 할 수 있다.
또한, 도 24에서, 전류원회로의 설정동작시에는, 트랜지스터 182는 오프로 하여 동작시킨다. 이것은 전류의 누설을 막기 위함이다. 또한, 도 24의 구성에서, 트랜지스터 182와 직렬로 스위치(203)를 배치한 경우의 전류원회로의 회로도를 도 46에 나타낸다. 도 46에서, 스위치(203)를 설정동작시에는 오프로 하고, 그 이외 일 때에는 온으로 한다.
이때, 도 23, 도 24, 도 46에서는, 트랜지스터 183의 드레인전류와, 트랜지 스터 184의 드레인전류와, 트랜지스터 185의 드레인전류를 1:2:4로서 설정하면, 23= 8단계로 전류의 크기를 제어할 수 있다. 그 때문에, 트랜지스터 183∼185의 W(채널폭)/L(채널길이)값을, 1:2:4로서 설계하면, 각각의 온전류가 1:2:4가 된다.
또한, 도 24에는, 도 23과는 다른 회로구성의 전류원회로(420)를 나타낸다. 도 24에 나타낸 전류원회로(420)에서는, 트랜지스터 186∼트랜지스터 188 대신에 스위치 191, 스위치 192가 배치된 구성으로 되어 있다.
그리고, 도 24에 나타낸 전류원회로(420)에서는, 스위치 191 및 스위치 192가 온이 되면, 전류선(190)에 접속된 기준용 정전류원(도시하지 않음)으로부터 공급되는 전류가, 트랜지스터(185)를 통해 용량소자(189)에 흘러가는 점 이외는 도 23에 나타낸 전류원회로(420)의 동작과 동일하기 때문에, 본 실시형태에서는 그 설명을 생략한다.
이때, 본 실시형태에서는, 도 23, 도 24, 도 46에 나타낸 전류원회로(420)가 갖는 트랜지스터를 모두 n 채널형으로 하였지만, 본 발명은 이것에 한정되지 않고 p 채널형 트랜지스터를 사용할 수도 있다. 이때, p 채널형 트랜지스터를 사용한 경우의 전류원회로(420)의 동작은, 전류가 흐르는 방향이 변하는 점과, 용량소자가 Vss가 아니라, Vdd에 접속되는 점 이외는 상술한 동작과 동일하기 때문에, 본 실시형태에서는 설명을 생략한다.
또한, p 채널형 트랜지스터를 사용하는 경우, VSS와 Vdd를 교체하지 않은 경우, 요컨대 전류가 흐르는 방향이 변하지 않는 경우는, 도 6과 도 7의 대비를 사용하면, 용이하게 적용할 수 있다.
또한, 도 5에서는, 1개의 신호선에 붙여 각 비트의 전류원회로를 하나씩 배치하였지만, 도 2에 나타낸 것처럼, 1개의 신호선에 붙여 복수의 전류원회로를 배치하여도 된다. 이때의 도면을 도 47에 나타낸다. 마찬가지로, 도 44에 나타낸 구성에서는 각 비트의 정전류원(109)를 하나씩 배치하였지만, 도 48에 나타낸 것처럼 복수의 비트로 정전류원(109)을 공유하여도 된다.
이때, 본 실시형태에서는, 3비트의 디지털계조표시를 행하는 경우의 신호선구동회로의 구성과 그 동작에 관해서 설명하였다. 그러나, 본 발명은 3비트에 한하지 않고, 본 실시형태를 참고로 하여 임의의 비트 수에 대응한 신호선구동회로를 설계하고, 임의의 비트 수를 표시할 수 있다. 또한, 본 실시형태는, 실시형태 1∼4와 임의로 조합하는 것이 가능하다.
또한, 임의의 비트수를 표시할 때, 다상화를 꾀하는 것이나 점순차 구동을 행하는 것도 용이하게 실현할 수 있다. 또한, 전류원회로의 설정동작은, 1열씩 행하는 것은 아니고, 랜덤하게 선택하여 행하여도 된다. 그 경우, 도 37에 나타낸 디코더회로나, 도 38a, 도 38b에 나타낸 회로를 사용하면 된다.
(실시형태 6)
전류원회로에 전류를 공급하는 기준용 정전류원(109)은, 기판 상에 신호선구동회로와 일체로 형성하여도 되고, IC 등을 사용하여 기판의 외부에 배치하여도 된다. 기판 상에 일체로 형성하는 경우에는, 도 6∼도 8, 도 31∼도 35에 나타낸 전류원회로의 어느 것을 사용하여 형성하여도 된다. 혹은, 간단히 1개의 트랜지스터 를 배치하고, 게이트에 가하는 전압에 따라서, 전류값을 제어하도록 하여도 된다. 본 실시형태에서는, 기준용 정전류원(109)의 일례에 관해서 설명한다.
도 25에는, 일례로서, 가장 간단한 경우를 나타낸다. 요컨대, 트랜지스터의 게이트에 전압을 덧붙여, 게이트의 전압을 조절하는 방식이고, 또한 3개의 전류선이 필요한 경우를 나타낸다. 가령 1개의 전류선만이 필요한 경우는, 단순히, 트랜지스터(1840, 1850)과 대응하는 전류선을 도 25에 나타낸 구성으로부터 삭제하면 된다. 도 25에서는, 단자 f를 통해, 외부로부터 트랜지스터(1830, 1840, 1850)에 인가하는 게이트전압을 조절함으로써, 전류의 크기를 제어한다. 이때, 트랜지스터(1830, 1840, 1850)의 W/L값을 1:2:4로서 설계하면, 각각의 온전류는 1:2:4가 된다.
다음에, 도 26a에는 단자 f로부터 전류를 공급하는 경우에 관해서 서술한다. 도 25와 같이, 게이트에 전압을 덧붙여 조정하는 경우에는, 온도특성 등에 의해, 그 트랜지스터의 전류값이 변동하여 버리는 경우가 있다. 그러나, 도 26a과 같이 전류로 입력하면, 그 영향을 억제할 수 있다.
이때, 도 25, 도 26a에 나타낸 구성의 경우, 전류선에 전류를 흘리고 있는 동안은, 단자 f로부터 전압 또는 전류를 계속 입력할 필요가 있다. 그러나, 전류선에 전류를 흘릴 필요가 없는 경우는, 단자 f로부터 전압이나 전류를 입력할 필요는 없다.
또한, 도 26b에 나타낸 것처럼, 도 26a의 구성에 스위치(1870, 1880), 용량소자(1890)을 추가하여도 된다. 그렇게 하면, 전류선에 전류를 공급하고 있을 때 도, 기준용 IC로부터의 공급(단자 f로부터 입력하는 전류나 전압의 공급)을 정지하는 것이 가능해져, 소비전력이 작아진다. 이때, 도 25, 도 26에서는, 기준용 정전류원에 배치된 다른 전류원용 트랜지스터와 정보를 공유하고 있었다. 요컨대, 트랜지스터(1830, 1840, 1850)의 게이트는, 서로 접속되어 있었다.
그래서, 도 27에는, 각각의 전류원회로에 설정동작을 행하는 경우에 관해서 나타낸다. 도 27에서는, 단자 f로부터 전류를 입력하고, 단자 e로부터 공급되는 신호에 의해 타이밍을 제어한다. 이때, 도 27에 나타낸 회로는, 도 6a의 회로를 적용한 예이다. 따라서, 설정동작과 입력동작을 동시에 행할 수 없다. 그 때문에, 이 회로의 경우에는, 기준용 정전류원에 대한 설정동작은, 전류선에 전류를 흘릴 필요가 없는 타이밍에서 행할 필요가 있다.
도 28에는, 다상화시킨 기준용 정전류원(109)의 예를 나타낸다. 요컨대, 도 39에 나타낸 구성을 적용한 기준용 전류원(109)에 해당한다. 다상화의 경우에는, 도 25, 도 26, 도 27의 회로를 적용하여도 된다. 그러나, 전류선에 공급되는 전류값은 같기 때문에, 도 28과 같이, 하나의 전류를 사용하여, 각각의 전류원회로에 대하여 설정동작을 행하면, 외부로부터 입력하는 전류 수를 삭감할 수 있다.
이때, 본 실시형태는, 실시형태 1∼5와 임의로 조합하는 것이 가능하다.
(실시형태 7)
상기 실시형태에서는, 주로, 신호 전류 제어 스위치가 존재하는 경우에 관해서 서술하였다. 본 실시형태에서는, 신호 전류 제어 스위치가 없는 경우, 요컨대, 신호선과는 다른 별도의 배선에, 비디오신호에는 비례하지 않는 전류(일정한 전류)를 공급하는 경우에 관해서 서술한다. 이 경우에는 스위치(101)(신호 전류 제어 스위치)를 배치할 필요는 없다.
이때, 신호 전류 제어스위치가 존재하지 않는 경우에는, 신호 전류 제어스위치를 배치되어 있지 않은 것을 제외하면, 신호 전류 제어스위치가 존재하는 경우 와 마찬가지다. 따라서, 본 실시형태에서는 간단히 설명하고, 동일한 부분에 관해서는 생략한다.
신호 전류 제어스위치를 배치하는 경우와 배치하지 않은 경우를 대비시키면, 도 1에 관해서는 도 29, 도 2에 관해서는 도 30에 나타낸다. 도 3b에 관해서는, 도 49a에 나타낸다. 도 1, 도 2, 도 3b의 구성에서는, 비디오신호에 의해 신호 전류 제어스위치를 제어하고, 전류는 신호선에 출력된다. 도 29, 도 30, 도 49a의 구성에서는, 전류는 화소용 전류선에 출력되고, 신호선에는 비디오신호가 출력된다.
이 경우의 화소구성에 관해서, 개략도를 도 49b에 나타낸다. 그리고, 이 화소의 동작방법에 관해서 간단히 서술한다. 우선, 스위칭용 트랜지스터가 온일 때, 신호선을 통하고, 비디오신호가 화소에 입력되어, 용량소자에 보존된다. 그리고, 비디오신호의 값에 의해, 구동용 트랜지스터가 온 또는 오프한다. 한편, 전류원회로는, 일정한 전류를 흘리는 능력을 갖는다. 따라서, 구동용 트랜지스터가 온일 경우는, 발광소자에 일정한 전류가 흘러 발광한다. 구동용 트랜지스터가 오프일 경우는, 발광소자에 전류가 흐르지 않아 발광하지 않는다. 이와 같이 하여, 화상을 표시한다. 단, 이 경우, 발광과 비발광의 2상태밖에 표현할 수 없다. 따라서, 시간 계조법이나 면적계조법 등을 사용하여 다계조화를 꾀하고 있다.
이때, 전류원회로의 부분에는, 도 6∼도 8, 도 31∼도 35의 어느쪽의 회로를 적용하여도 된다. 그리고, 전류원회로가 일정한 전류를 흘릴 수 있도록 하기 위해서는, 설정동작을 행하면 좋다. 화소에 배치된 전류원회로에 설정동작을 행하는 경우는, 화소용 전류선을 통해서 전류를 입력하여 실행한다. 이 화소에 배치된 전류원회로에 설정동작을 행하는 경우는, 임의의 때에, 임의의 타이밍으로, 임의의 회수만 행하면 된다. 이 화소의 전류원회로에 대한 설정동작은, 화상을 표시하기 위한 동작과는 완전히 무관계로 실행할 수 있다. 이때, 바람직하게는 전류원회로내에 배치된 용량소자에 보존되어 있는 전하가 누설되었을 때에, 설정동작을 행하면 된다.
다음에, 도 49a에 나타낸 정전류회로(414)의 자세한 구성을 도 50에 나타낸다. 여기서, 도 50은 전류원회로의 부분에, 도 6a의 회로를 적용한 경우를 나타낸다. 또한, 도 49a의 전류원회로에, 도 30의 회로를 적용한 경우에 관해서 생각한다. 이 경우의 정전류회로(414)의 자세한 구성을 도 51에 나타낸다. 여기서, 도 51은, 전류원회로의 부분에 도 6a의 회로를 적용한 경우를 나타낸다. 도 51의 구성에서는, 제어선을 제어함으로써, 한쪽의 전류원에 대하여 설정동작을 행하고, 동시에, 다른쪽의 전류원은 입력동작을 행할 수 있다.
이와 같이, 신호 전류 제어 스위치를 배치하지 않은 경우, 신호 전류 제어스위치가 없는 것을 제외하면, 신호 전류 제어스위치가 존재하는 경우와 마찬가지다. 따라서, 자세한 설명은 생략한다.
본 실시형태는, 실시형태1∼6과 임의로 조합하는 것이 가능하다.
(실시형태 8)
본 발명의 실시형태에 관해서, 도 52를 사용하여 설명한다. 도 52a에서, 화소부의 위쪽에 신호선구동회로, 아래쪽에 정전류회로를 배치하고, 상기 신호선구동회로에 전류원 A, 정전류회로에 전류원 B를 배치한다. 전류원 A, B로부터 공급되는 전류를 IA, IB로 하고, 화소에 공급되는 신호전류를 Idata로 하면, IA=IB+Idata가 성립한다. 그리고, 화소에 신호전류를 기록할 때는, 전류원 A, B의 양자로부터 전류를 공급하도록 설정한다. 이때, IA, IB를 크게 하면, 화소에 대한 신호전류의 기록 속도를 빨리 할 수 있다.
이때, 전류원 A를 사용하여, 전류원 B의 설정동작을 행한다. 화소에는, 전류원 A의 전류로부터 전류원 B의 전류를 뺀 전류가 흐른다. 따라서, 전류원 A를 사용하여, 전류원 B의 설정동작을 행함으로써, 노이즈 등의 여러 가지 영향을 보다 작게 할 수 있다.
도 52b에서, 기준용 정전류원(이하, 정전류원이라고 표기) C, E는, 화소부의 위쪽과 아래쪽에 배치된다. 그리고, 전류원 C, E를 사용하여, 신호선구동회로, 정전류회로에 배치된 전류원회로의 설정동작을 행한다. 전류원 D는, 전류원 C, E를 설정하는 전류원에 해당하여, 외부로부터 기준용 전류가 공급된다.
이때, 도 52b에서, 아래쪽으로 배치하여 놓은 정전류회로를 신호선구동회로로 하여도 된다. 그것에 의하여, 위쪽과 아래쪽의 양쪽에 신호선구동회로를 배치할 수 있다. 그리고, 각각, 화면(화소부 전체)의 상하반씩의 제어를 담당한다. 이와 같이 함으로써, 동시에 2행분의 화소를 제어할 수 있다. 그 때문에, 신호선구동회로의 전류원, 화소, 화소의 전류원 등으로의 설정동작(신호입력동작)을 위한 시간을 길게 잡는 것이 가능해진다. 그 때문에, 보다 정확히 설정할 수 있게 된다.
본 실시형태는, 실시형태 1∼7과 임의로 조합하는 것이 가능하다.
<실시예 1〉
본 실시예에서는, 시간계조방식에 관해서 도 14를 사용하여 자세히 설명한다. 통상, 액정표시장치나 발광장치 등의 표시장치에서는, 프레임 주파수가 60Hz 정도이다. 요컨대, 도 14a에 나타낸 것처럼, 1초동안에 60회 정도의 화면의 묘화가 행해진다. 이에 따라, 인간의 눈에 플리커(flicker)(화면의 가물거림)를 느끼게 하지 않도록 할 수 있다. 이때, 화면의 묘화를 1회 행하는 기간을 1프레임기간이라고 부른다.
본 실시예에서는 일례로서, 특허문헌 1의 공보로써 공개되어 있는 시간계조방식을 설명한다. 시간계조방식에서는, 1프레임기간을 복수의 서브프레임기간으로 분할한다. 이때의 분할수는, 계조비트수와 같은 경우가 많다. 그리고, 여기서는 간단함을 위해, 분할수가 계조비트수와 같은 경우를 나타낸다. 요컨대, 본 실시예에서는 3비트계조이기 때문에, 3개의 서브프레임기간 SF1∼SF3으로 분할된 예를 나타낸다(도 14b).
각 서브프레임기간은, 어드레스(기록)기간 Ta와, 서스테인(발광)기간 Ts를 갖는다. 어드레스기간이란, 화소에 비디오신호를 기록하는 기간으로, 각 서브프레 임기간에서의 길이는 같다. 서스테인기간이란, 어드레스기간에서 화소에 기록된 비디오신호에 따라서 발광소자가 발광 또는 비발광하는 기간이다. 이때, 서스테인기간 Ts1∼Ts3는, 그 길이의 비를 Ts1:Ts2:Ts3=4:2:1:로 한다. 요컨대, n 비트계조를 표현할 때, n개의 서스테인기간의 길이의 비는, 2(n-1):2(n-2):...:21:2 0으로 한다. 그리고, 어느 서스테인기간에서 발광소자가 발광 또는 비발광하는지에 따라서, 1프레임기간에서의 각 화소가 발광하는 기간의 길이가 결정되어, 이것에 따라서 계조표현을 행한다.
이어서, 시간계조방식을 적용한 화소에서의 구체적인 동작에 관하여 설명하였지만, 본 실시예에서는 도 16b에 나타낸 화소를 참조하여 설명한다. 도 16b에 나타낸 화소는, 전류입력방식이 적용된다.
우선, 어드레스 기간 Ta에서는, 이하의 동작을 행한다. 제1 주사선(602) 및 제2 주사선(603)이 선택되어, TFT(606,607)가 온한다. 이때, 신호선(601)을 흐르는 전류가 신호전류 Idata로 된다. 그리고 용량소자(610)에는 소정의 전하가 축적되면, 제1 주사선(602) 및 제2 주사선(603)의 선택이 종료하고, TFT(606, 607)가 오프한다.
이어서, 서스테인 기간 Ts에서는, 이하의 동작을 행한다. 제3 주사선(604)이 선택되어, TFT(609)가 온한다. 용량소자(610)에는 조금전에 기록한 소정의 전하가 유지되어 있기 때문에, TFT(608)는 온하고 있고, 전류선(605)으로부터 신호전류 Idata와 동일한 전류가 흐른다. 이에 따라 발광소자(611)가 발광한다.
이상의 동작을 각 서브프레임기간에서 행함으로써, 1프레임기간을 구성한다. 이 방법에 의하면, 표시계조수를 늘리고 싶은 경우는, 서브프레임기간의 분할수를 늘리면 된다. 또한, 서브프레임기간의 순서는, 도 14b 및 도 14c에 나타낸 것처럼, 반드시 상위비트로부터 하위비트라고 하는 순서일 필요는 없고, 1프레임기간 중, 랜덤하게 배열되어도 된다. 또한, 각 프레임기간내에서, 그 순서가 변화되어도 된다.
또한, m행 번째의 주사선의 서브프레임기간 SF2를 도 14d에 도시한다. 도 14d에 도시한 것처럼, 화소에서는 어드레스기간 Ta2가 종료하면, 즉시 서스테인기간 Ts2가 개시된다.
다음에, 신호선구동회로의 전류원회로에 관련된 부분, 특히, 설정동작에 관한 부분의 구동방법에 관해서 서술한다.
이때, 전류원회로에는, 설정동작과 입력동작을 동시에 할 수 있는 방식과, 동시에 행할 수 없는 방식이 있는 것은 상기한 실시형태에서 상술하였다.
전자의 설정동작과 입력동작을 동시에 행할 수 있는 전류원회로에서는, 각 동작을 행하는 타이밍은 특별히 한정되지 않는다. 이것은, 도 2나 도 44 등과 같이, 1열로 복수의 전류원회로가 배치되어 있는 경우도 마찬가지이다. 그러나, 후자의 설정동작 및 입력동작을 동시에 할 수 없는 전류원회로에서는, 설정동작을 행하는 타이밍에 연구가 필요해진다. 시간계조방식을 채용한 경우에는, 출력동작을 행하지 않을 때에 설정동작을 할 필요가 있다. 예를 들면, 도 1의 드라이버부의 구성과, 도 16b의 구성의 화소를 갖는 경우는, 화소부에 배치된 어느 것의 주사선에서도 어드레스기간 Ta가 아닌 기간에서, 설정동작을 행하도록 하는 것이 필요해진다. 또한, 도 30의 드라이버부의 구성과, 도 49b의 구성의 화소를 갖는 경우는, 화소에 배치된 전류원회로에 설정동작을 행하지 않은 기간에, 드라이버부에 배치된 전류원회로의 설정동작을 행할 필요가 있다.
또, 그 때에는, 전류원회로를 제어하는 시프트 레지스터의 주파수를, 저속으로 설정할 수 있다. 그렇게 하면, 전류원회로의 설정동작에 시간을 들여 정확히 행할 수 있다.
혹은, 전류원회로를 제어하는 회로(제1 시프트 레지스터)로서, 도 37∼도 39에 나타낸 회로를 사용하여, 랜덤하게 전류원회로의 설정동작을 행하도록 하여도 된다. 그렇게 하면, 가령, 설정동작을 행할 수 있는 기간이, 1프레임기간내에서 점재하더라도, 그 기간을 효과적으로 이용하여 설정동작을 행할 수 있다. 또한, 모든 전류원회로의 설정동작을 1프레임기간내에서 하는 것은 아니고, 수 프레임기간 이상 걸려 실행하여도 된다. 이와 같이 하면, 전류원회로의 설정동작에 시간을 들여 보다 정확히 행할 수 있다.
본 발명에서는, 전류원회로(420)를 제어하는 제1 시프트 레지스터와, 화상표시용 회로를 제어하는 제2 시프트 레지스터를 설치함으로써, 제1 및 제2 시프트 레지스터의 동작을 완전히 독립시켜 행하고 있다. 그리고, 입력동작을 행할 때에는 제2 시프트 레지스터, 설정동작을 행할 때에는 제1 시프트 레지스터를 사용하여 행하고 있다. 그렇게 하면, 제2 시프트 레지스터를 고속으로 동작시키고 있을 때에, 제1 시프트 레지스터를 저속으로 동작시킬 수 있기 때문에, 전류원회로의 설정동작을 정확히 행할 수 있다. 이때, 입력동작은, 도 1의 드라이버부의 구성과, 도 16b 의 구성의 화소를 갖는 경우에는, 화소부의 주사선이 선택되는 기간(어드레스기간 Ta)에 행하면 된다. 또한, 도 49b의 구성의 화소를 갖는 경우에는, 화소에 배치된 전류원회로에 설정동작을 행하지 않은 기간에, 드라이버부에 배치된 전류원회로의 설정동작을 행하면 된다.
본 실시예는, 실시형태 1∼8과 임의로 조합하는 것이 가능하다.
〈실시예 2〉
본 실시예에서는, 화소부에 설치되는 화소의 회로의 구성예에 관해서 도 13,도 53을 사용하여 설명한다.
이때, 전류를 입력하는 부분을 포함하는 구성을 갖는 화소이면, 어떠한 구성의 화소에도 적용할 수 있다.
도 13a의 화소는, 신호선(1101), 제1 및 제2 주사선(1102, 1103), 전류선(전원선)(1104), 스위칭용 TFT(1105), 유지용 TFT(1106), 구동용 TFT(1107), 변환구동용 TFT(1108), 용량소자(1109), 발광소자(1110)를 갖는다. 신호선(1101)은 전류원회로(1111)에 접속된다.
이때, 전류원회로(1111)가, 신호선구동회로(403)에 배치되어 있는 전류원회로(420)에 해당한다.
도 13a의 화소는, 스위칭용 TFT(1105)의 게이트전극은, 제1 주사선(1102)에 접속되고, 제1 전극은 신호선(1101)에 접속되고, 제2 전극은 구동용 TFT(1107)의 제1 전극과, 변환구동용 TFT(1108)의 제1 전극과 접속되어 있다. 유지용 TFT(1106)의 게이트전극은, 제2 주사선(1103)에 접속되고, 제1 전극은 신호선(1102)에 접속 되고, 제2 전극은 구동용 TFT(1107)의 게이트전극과, 변환구동용 TFT(1108)의 게이트전극과 접속되어 있다. 구동용 TFT(1107)의 제2 전극은, 전류선(전원선)(1104)에 접속되고, 변환구동용 TFT(1108)의 제2 전극은, 발광소자(1110)의 한쪽의 전극에 접속되어 있다. 용량소자(1109)는, 변환구동용 TFT(1108)의 게이트전극과 제2 전극과의 사이에 접속되고, 변환구동용 TFT(1108)의 게이트·소스간 전압을 유지한다. 전류선(전원선)(1104) 및 발광소자(1110)의 다른쪽의 전극에는, 각각 소정의 전위가 입력되고, 서로 전위차를 갖는다.
이때, 도 13a의 화소는, 도 33b의 회로를 화소에 적용한 경우에 해당한다. 단, 전류가 흐르는 방향이 다르기 때문에, 트랜지스터의 극성은, 반대로 되어 있다. 도 13a의 구동용 TFT(1107)가 도 33b의 TFT(126)에 해당하고, 도 13a의 변환구동용 TFT(1108)의 도 33b의 TFT(122)에 해당하고, 도 13a의 유지용 TFT(1106)가 도 33b의 TFT(124)에 해당한다.
도 13b의 화소는, 신호선(1151), 제1 및 제2 주사선(1142,1143), 전류선(전원선)(1144), 스위칭용 TFT(1145), 유지용 TFT(1146), 변환구동용 TFT(1147), 구동용 TFT(1148), 용량소자(1149), 발광소자(1140)를 갖는다. 신호선(1151)은 전류원회로(1141)에 접속되어 있다.
이때, 전류원회로(1141)가, 신호선구동회로(403)에 배치되어 있는 전류원회로(420)에 해당한다.
도 13b의 화소는, 스위칭용 TFT(1145)의 게이트전극은, 제1 주사선(1142)에 접속되고, 제1 전극은 신호선(1151)에 접속되고, 제2 전극은 구동용 TFT(1148)의 제1 전극과, 변환구동용 TFT(1148)의 제1 전극과 접속되어 있다. 유지용 TFT(1146)의 게이트전극은, 제2 주사선(1143)에 접속되고, 제1 전극은 구동용 TFT(1148)의 제1 전극에 접속되며, 제2 전극은 구동용 TFT(1148)의 게이트전극과, 변환구동용 TFT(1147)의 게이트전극과 접속되어 있다. 변환구동용 TFT(1147)의 제2 전극은, 전류선(전원선)(1144)에 접속되고, 변환구동용 TFT(1147)의 제2 전극은, 발광소자(1140의 한쪽의 전극에 접속되어 있다. 용량소자(1149)는, 변환구동용 TFT(1147)의 게이트전극과 제2 전극과의 사이에 접속되고, 변환구동용 TFT(1147)의 게이트·소스간 전압을 유지한다. 전류선(전원선)(1144) 및 발광소자(1140)의 다른쪽의 전극에는, 각각 소정의 전위가 입력되어, 서로 전위차를 갖는다.
이때, 도 13b의 화소는, 도 6b의 회로를 화소에 적용한 경우에 해당한다. 단, 전류가 흐르는 방향이 다르기 때문에, 트랜지스터의 극성은, 반대로 되어 있다. 도 13b의 변환구동용 TFT(1147)가 도 6b의 TFT(122)에 해당하고, 도 13b의 유지용 TFT(1148)가 도 6b의 TFT(126)에 해당하고, 도 13b의 유지용 TFT(1146)가 도 6b의 TFT(124)에 해당한다.
도 13c의 화소는, 신호선(1121), 제1 주사선(1122), 제2 주사선(1123), 제3 주사선(1135), 전류선(전원선)(1124), 스위칭용 TFT(1125), 화소용 전류선(1138), 소거용 TFT(1126), 구동용 TFT(1127), 용량소자(1128), 전류원 TFT(1129), 미러 TFT(1130), 용량소자(1131), 전류입력 TFT(1132), 유지 TFT(1133), 발광소자(1136)를 갖는다. 화소용 전류선(1138)은, 전류원회로(1137)에 접속된다.
도 13c의 화소는, 스위칭용 TFT(1125)의 게이트전극은, 제1 주사선(1122)에 접속되고, 스위칭용 TFT(1125)의 제1 전극은 신호선(1121)에 접속되고, 스위칭용TFT(1125)의 제2 전극은 구동용 TFT(1127)의 게이트전극과, 소거용 TFT(1126)의 제1 전극과 접속되어 있다. 소거용 TFT(1126)의 게이트전극은, 제2 주사선(1123)에 접속되고, 소거용 TFT(1126)의 제2 전극은 전류선(전원선)(1124)에 접속되어 있다. 구동용 TFT(1127)의 제1 전극은 발광소자(1136)의 한쪽의 전극에 접속되고, 구동용 TFT(1127)의 제2 전극은 전류원 TFT(1129)의 제1 전극에 접속되어 있다. 전류원 TFT(1129)의 제2 전극은 전류선(1124)에 접속되어 있다. 용량소자(1131)의 한쪽의 전극은, 전류원 TFT(1129)의 게이트전극 및 미러 TFT(1130)의 게이트전극에 접속되고, 다른쪽 전극은 전류선(전원선)(1124)에 접속되어 있다. 미러 TFT(1130)의 제1 전극은 전류선(1124)에 접속되고, 미러 TFT(1130)의 제2 전극은, 전류입력 TFT(1132)의 제1 전극에 접속되어 있다. 전류입력 TFT(1132)의 제2 전극은 전류선(전원선)(1124)에 접속되고, 전류입력 TFT(1132)의 게이트전극은 제3 주사선(1135)에 접속되어 있다. 전류유지 TFT(1133)의 게이트전극은 제3 주사선(1135)에 접속되고, 전류유지 TFT(1133)의 제1 전극은 화소용 전류선(1138)에 접속되고, 전류유지 TFT(1133)의 제2 전극은 전류원 TFT(1129)의 게이트전극 및 미러 TFT(1130)의 게이트전극에 접속되어 있다. 전류선(전원선)(1124) 및 발광소자(1136)의 다른쪽의 전극에는, 각각 소정의 전위가 입력되어, 서로 전위차를 갖는다.
여기서, 전류원회로(1137)가, 신호선구동회로(403)에 배치되어 있는 전류원회로(420)에 해당한다.
이때, 도 13c의 화소는, 도 49b의 화소에, 도 6e의 회로를 화소에 적용한 경우에 해당한다. 단, 전류가 흐르는 방향이 다르기 때문에, 트랜지스터의 극성은, 반대로 되어 있다. 이때, 도 13c의 화소에는, 소거용 TFT(1126)가 추가되어 있다. 소거용 TFT(1126)에 의해, 점등기간의 길이를 자유롭게 제어할 수 있게 된다.
스위칭용 TFT(1125)는 화소에 대한 비디오신호의 공급을 제어하는 역할을 한다. 소거용 TFT(1126)는 용량소자(1131)에 유지된 전하를 방전하는 역할을 한다. 구동용 TFT(1127)는, 용량소자(1131)에 유지된 전하에 따라서, 도통 또는 비도통이 제어된다. 전류원 TFT(1129)와 미러 TFT(1130)는 커런트미러회로를 형성한다. 전류선(1124) 및 발광소자(1136)의 다른쪽의 전극에는, 각각 소정의 전위가 입력되어, 서로 전위차를 갖는다.
요컨대, 스위칭용 TFT(1125)가 온이 되면, 신호선(1121)을 통하고, 비디오신호가 화소에 입력되어, 용량소자(1128)에 보존된다. 그리고, 비디오신호의 값에 의해, 구동용 TFT(1127)가 온 또는 오프한다. 따라서, 구동용 TFT(1127)가 온일 경우는, 발광소자에 일정한 전류가 흘러서 발광한다. 구동용 TFT(1127)가 오프일 경우는, 발광소자에 전류가 흐르지 않아 발광하지 않는다. 이와 같이 하여, 화상을 표시한다.
이때, 도 13c의 전류원회로는, 전류원 TFT(1129), 미러 TFT(1130), 용량소자(1131), 전류입력 TFT(1132) 및 유지 TFT(1133)에 의해 전류원회로를 구성한다. 전류원회로는, 일정한 전류를 흘리는 능력을 갖고 있다. 이 전류원회로에는, 화소용전류선(1138)을 통하여 전류가 입력되어, 설정동작이 행하여진다. 그 때문 에, 전류원회로를 구성하는 트랜지스터의 특성이 변동하더라도, 전류원회로로부터 발광소자에 공급되는 전류의 크기에는, 변동이 생기지 않게 된다. 화소의 전류원회로에 대한 설정동작은, 스위칭용 TFT(1125)이나 구동용 TFT(1127)의 동작과는, 무관계로 행할 수 있다.
도 53a의 화소는, 도 49b의 화소에, 도 6a의 회로를 화소에 적용한 경우에 해당한다. 단, 전류가 흐르는 방향이 다르기 때문에, 트랜지스터의 극성은, 반대로 되어 있다. 도 53a의 화소는, 전류원 TFT(1129), 용량소자(1131), 유지 TFT(1133), 화소용 전류선(1138)(Ci) 등을 갖고 있다. 화소용 전류선(1138)(Ci)은, 전류원회로(1137)에 접속되어 있다. 이때, 전류원회로(1137)가 신호선구동회로(403)에 배치되어 있는 전류원회로(420)에 해당한다.
도 53b의 화소는, 도 49b의 화소에, 도 7a의 회로를 화소에 적용한 경우에 해당한다. 단, 전류가 흐르는 방향이 다르기 때문에, 트랜지스터의 극성은, 반대로 되어 있다. 도 53b의 화소는, 전류원 TFT(1129), 용량소자(1131), 유지 TFT(1133), 화소용 전류선(1138)(Ci) 등을 갖고 있다. 화소용 전류선(1138)(Ci)는, 전류원회로(1137)에 접속되어 있다. 이때, 전류원회로(1137)가, 신호선구동회로(403)에 배치되어 있는 전류원회로(420)에 해당한다.
도 53a의 화소와 도 53b의 화소에서는, 전류원 TFT(1129)의 극성이 다르다. 그리고, 극성이 다름으로써, 용량소자(1131), 유지 TFT(1133)의 접속이 다르다. 이와 같이, 여러 가지 구성의 화소가 존재한다. 그런데, 지금까지 서술한 화소는, 크게 두개의 타입으로 분류할 수 있다. 첫번째 타입이, 신호선에 비디오신호에 따른 전류를 입력하는 타입이다. 이것은, 도 13a, 도 13b 등이 그것에 해당한다. 이 경우, 신호선구동회로는, 도 1이나 도 2와 같이, 신호 전류 제어스위치를 갖고 있다.
그리고, 또 하나의 타입이, 신호선에 비디오신호를 입력하고, 화소용 전류선에, 비디오신호와는 무관계한 일정한 전류를 입력하는 타입, 요컨대, 도 49b와 같은 화소의 경우이다. 이것은, 도 13c, 도 53a, 도 53b 등이 그것에 해당한다. 이 경우, 신호선구동회로는, 도 29와 도 30과 같이, 신호 전류 제어 스위치를 갖고 있지 않다.
이어서, 각각의 화소의 타입에 따른 구동방법에 관해서, 타이밍도를 사용하여 서술한다. 우선, 디지털계조와 시간계조를 조합한 경우에 관해서 서술한다. 단, 이것은, 화소의 타입이나 신호선구동회로의 구성에 따라서 변한다. 요컨대, 이미 서술한 것처럼, 신호선구동회로의 전류원회로에 대한 설정동작이, 입력동작과 동시에 행할 수 있는 경우에는, 신호선구동회로의 전류원회로에 대한 설정동작의 타이밍은, 특별히 한정되지 않는다. 그래서, 신호선구동회로의 전류원회로에 대한 설정동작과 입력동작을 동시에 행할 수 없는 경우의 구동방법에 관해서, 타이밍도를 사용하여 서술한다.
우선, 화소의 타입이, 신호선에 비디오신호에 따른 전류를 입력하는 타입의 경우에 관해서 서술한다. 화소는, 도 13a 또는 도 13b라고 한다. 신호선구동회로는, 도 3b의 구성으로 한다. 이때의 타이밍도를 도 54에 나타낸다.
4비트의 계조를 표현하는 것으로 하여, 간단함을 위해, 서브프레임수를 4개로 하기로 한다. 우선, 최초의 서브프레임기간 SF1이 시작된다. 1행씩 주사선(도 13a에서의 제1 주사선(1102)이나 도 13b에서의 제1 주사선(1132)을 선택하여, 신호선(도 13a에서의 1101이나 도 13b에서의 1131)으로부터 전류를 입력하여 간다. 이 전류는, 비디오신호에 따른 값으로 되어 있다. 그리고, 점등기간 Ts1이 종료하면, 다음 서브프레임기간 SF2이 시작되어, SF1와 마찬가지로 주사시킨다. 그 후, 그 다음 서브프레임기간 SF3이 시작되어, 마찬가지로 주사시켜 간다. 단, 점등기간의 길이 Ts3는, 어드레스기간의 길이 Ts3보다도 짧기 때문에, 강제적으로, 발광하지 않도록 하여 간다. 요컨대, 입력한 비디오신호를 소거하여 간다. 혹은, 발광소자에 전류가 흐르지 않도록 한다. 소거하기 위해서는, 제2 주사선(도 13a에서의 제2 주사선(1103)과 도 13b에서의 제2 주사선(1133))을 1행씩 선택하여 간다. 그렇게 하면, 비디오신호가 소거되어, 발광소자를 비발광상태로 할 수 있다. 그 후, 다음 서브프레임 SF4가 시작된다. 여기서도, SF3와 마찬가지로 주사시켜, 마찬가지로 비발광상태로 되어 간다.
이상이, 화상표시동작, 요컨대, 화소의 동작에 관한 타이밍도이다. 다음에, 신호선구동회로에 배치된 전류원회로의 설정동작의 타이밍에 관해서 서술한다. 여기서의 전류원회로에서는, 설정동작과 입력동작은, 동시에 행할 수 없는 것으로 한다. 신호선구동회로에 배치된 전류원회로의 입력동작은, 각 서브프레임기간에서의 어드레스기간(Ta1, Ta2 등)의 사이에 행해진다. 따라서, 신호선구동회로에 배치된 전류원회로의 설정동작은, 어드레스기간 이외의 때에 행하면 된다. 따라서, 도 54에 나타낸 것처럼, 어드레스기간 이외의 때로서, 설정동작기간 Tb1, Tb2에서, 신호선구동회로에 배치된 전류원회로의 설정동작을 행하면 된다. 이때, 신호선구동회로 에 배치된 전류원회로의 설정동작은, 설정동작기간 Tb1, Tb2 중 어느쪽인가의 기간만큼을 행하여도 되고, 양쪽의 기간을 이용하여 설정동작을 행하여도 된다.
다음에, 화소의 타입이, 신호선에 비디오신호를 입력하고, 화소용 전류선에, 비디오신호와는 무관계한 일정한 전류를 입력하는 타입의 경우에 관해서 서술한다. 신호선구동회로는, 도 49a의 구성으로 한다. 화소는, 도 13c, 도 49b, 도 53a, 도 53b 등으로 한다. 단, 이 화소구성의 경우, 화소의 전류원회로에 대하여도, 설정동작을 행할 필요가 있다. 그 때문에, 화소의 전류원회로의 설정동작과 입력동작을 동시에 할 수 있는지 어떤지에 따라서, 구동방법, 요컨대 타이밍도가 달라진다. 우선, 화소의 전류원회로의 설정동작과 입력동작을 동시에 할 수 있는 경우, 요컨대, 화소가 도 13c일 때의 구동방법을 도 55의 타이밍도에 나타낸다.
우선, 화상표시동작, 요컨대, 화소의 스위칭용 트랜지스터와 구동용 트랜지스터 등에 관한 동작에 관해서 서술한다. 단, 도 54의 경우와 거의 마찬가지기 때문에, 간단히 서술한다.
우선, 최초의 서브프레임기간 SF1이 시작된다. 1행씩 주사선(도 13c)에서의 제1 주사선(1122)을 선택하여, 신호선(도 13c에서의 1121)으로부터 비디오신호를 입력하여 간다. 이 비디오신호는, 통상, 전압이지만, 전류이어도 된다. 그리고, 점등기간 Ts1이 종료하면, 다음 서브프레임기간 SF2이 시작되고, SF1와 마찬가지로 주사시킨다. 그 후, 그 다음 서브프레임기간 SF3이 시작되어, 마찬가지로 주사시켜 간다. 단, 점등기간의 길이 Ts3가, 어드레스기간의 길이 Ta3보다도 짧기 때문에, 강제적으로, 발광하지 않도록 되어 간다. 요컨대, 입력한 비디오신호를 소거하여 간다. 또는, 발광소자에 전류가 흐르지 않도록 한다. 소거하기 위해서는, 제2 주사선(도 13c에서의 제2 주사선 1123)을 1행씩 선택하여 간다. 그러면, 비디오신호가 소거되어, 구동용 TFT(1127)가 오프상태가 되어, 비발광상태로 할 수 있다. 그 후, 다음 서브프레임기간 SF4이 시작된다. 여기서도, 서브프레임기간 SF3과 마찬가지로 주사시켜, 마찬가지로 비발광상태로 해 나간다.
다음에, 화소의 전류원회로에 대한 설정동작에 관해서 서술한다. 도 13c에 나타낸 전류원회로일 경우, 화소의 전류원회로의 설정동작과 입력동작은, 동시에 행할 수 있다. 따라서, 화소의 전류원회로의 설정동작은, 언제 행하여도 되고, 요컨대, 임의의 타이밍으로 행하면 된다.
또한, 신호선구동회로에 배치된 전류원회로의 설정동작은, 화소의 전류원회로의 설정동작을 하고 있는 기간 이외의 때에 행하면 된다. 요컨대, 예를 들면, 1프레임기간을 제1 및 제2 설정동작기간으로 대별하여, 제1 설정동작기간에서 화소의 전류원회로의 설정동작을 행하고, 제2 설정동작기간에서 신호선구동회로의 전류원회로의 설정동작을 행하면 된다.
이상의 내용으로부터, 화소의 전류원회로에 대한 설정동작과 신호선구동회로의 전류원회로의 설정동작은, 양쪽을 동시에 행할 수 없다는 점만 주의하면, 언제 하여도 된다. 요컨대, 소정 기간에서, 화소의 전류원회로에 대한 설정동작을 행하고, 별도의 기간에서, 신호선구동회로의 전류원회로의 설정동작을 행하면 된다. 여기서, 화소의 전류원회로에 대한 설정동작은, 언제 하여도 된다. 그래서, 도 55에는, 서브프레임기간 SF1에 화소의 전류원회로에 대한 설정동작을 행하고, 그 이외 의 기간에 신호선구동회로에 배치된 전류원회로의 설정동작을 행한 경우의 구동방법에 관해서, 타이밍도에 나타낸다.
다음에, 화소의 타입이, 신호선에 비디오신호를 입력하여, 화소용 전류선에, 비디오신호와는 무관계한 일정한 전류를 입력하는 타입이고, 또한, 화소의 전류원회로의 설정동작과 입력동작을 동시에 할 수 없는 경우, 요컨대, 화소가 도 53a, 도 53b일 때의 구동방법에 관한 타이밍도를 도 56에 나타낸다.
우선, 화상표시동작, 요컨대, 화소의 스위칭용 트랜지스터와 구동용 트랜지스터 등에 관한 동작은, 도 55의 경우와 거의 같기 때문에, 간단히 서술한다.
우선, 최초의 서브프레임기간 SF1이 시작된다. 1행씩 주사선(도 53a, 도 53b에서의 제1 주사선 1122)을 선택하여, 신호선(도 53a, 도 53b에서의 1121)으로부터 비디오신호를 입력하여 간다. 이 비디오신호는, 통상, 전압이지만, 전류이어도 된다. 그리고, 점등기간 Ts1이 종료하면, 다음 서브프레임기간 SF2이 시작되어, 서브프레임기간 SF1과 마찬가지로 주사시킨다. 그 후, 그 다음 서브프레임기간 SF3이 시작되어, 마찬가지로 주사시켜 간다. 단, 점등기간의 길이 Ts3가, 어드레스기간의 길이 Ta3보다도 짧기 때문에, 강제적으로, 발광하지 않도록 하여 간다. 요컨대, 입력한 비디오신호를 소거하여 간다. 또는, 발광소자에 전류가 흐르지 않도록 한다. 발광소자에 전류가 흐르지 않도록 하기 위해서는, 제2 주사선(도 13c에서의 제2 주사선 1123)을 1행씩 비선택상태로 해 간다. 그러면, 소거용 TFT(1127)가 오프상태가 되어, 전류가 흐르는 경로가 차단되고, 비발광상태로 할 수 있다. 그 후, 다음 서브프레임 SR4이 시작된다. 여기서도, SF3와 마찬가지로 주사시켜, 마찬가지로 비 발광상태로 해 간다.
다음에, 화소의 전류원회로에 대한 설정동작에 관해서 서술한다. 도 53a, 도 53b일 경우, 화소의 전류원회로의 설정동작과 입력동작은, 동시에 할 수 없다. 따라서, 화소의 전류원회로의 설정동작은, 화소의 전류원회로가 입력동작을 행하지 않을 때, 요컨대, 발광소자에 전류가 흐르고 있지 않을 때에 행하면 된다.
신호선구동회로의 전류원회로의 설정동작은, 화소의 전류원회로의 설정동작을 하고 있는 기간 이외의 때에 행하면 된다. 요컨대, 예를 들면, 1프레임기간을 제1 및 제2 설정동작기간으로 대별하여, 제1 설정동작기간에서 화소의 전류원회로의 설정동작을 행하고, 제2 설정동작기간에서 신호선구동회로의 전류원회로의 설정동작을 행하면 된다.
이상의 내용으로부터, 화소의 전류원회로에 대한 설정동작은, 비점등기간(T43, Td4)에 행하고, 신호선구동회로의 전류원회로의 설정동작은, 그 이외의 때에 행하면 된다. 그리고, 도 56에는, SF3과 SF4의 비점등기간(Td3, Td4)에 화소의 전류원회로에 대한 설정동작을 행하고, 그 이외의 때에 신호선구동회로의 전류원회로의 설정동작을 행한 경우의 구동방법에 관해서 타이밍도를 사용하여 설명한다.
이때, 화소의 전류원회로에 대한 설정동작이, 비점등기간만으로는, 설정동작을 행하는 기간이 적은 경우가 있다. 요컨대, 긴 시간을 들여 화소의 전류원회로에 대한 설정동작을 행하고, 충분히 정확한 설정동작을 행하고 싶은 경우, 설정동작을 행하는 기간을 더 많게 한 경우가 있다. 그와 같을 때는, 도 9와 같이, 각 어드레 스기간의 앞에, 강제적으로 비점등기간을 설치하고, 그리고, 화소의 전류원회로에 대한 설정동작을 행하여도 된다.
지금까지는, 디지털계조와 시간계조를 조합한 경우에서의, 구동방법에 관해서 타이밍도를 사용하여 서술하여 왔다. 다음에, 아날로그계조의 경우의 구동방법에 관해서 타이밍도를 사용하여 서술한다. 여기서도, 신호선구동회로의 전류원회로에 대한 설정동작과 입력동작을 동시에 행할 수 없는 경우의 구동방법에 관해서 타이밍도를 사용하여 서술한다.
우선, 화소는, 도 13a 또는 도 13b로 한다. 신호선구동회로는, 도 3 또는 도 44의 구성으로 한다. 이때의 구동방법에 관해서 도 10의 타이밍도를 사용하여 서술한다.
1행씩 주사선(도 13a에서의 제1 주사선(1102나 도 13b에서의 제1 주사선1132)을 선택하여, 신호선(도 13a에서의 1101이나 도 13b에서의 1131)으로부터 전류를 입력하여 간다. 이 전류는, 비디오신호에 따른 값으로 되어 있다. 이것을, 1프레임기간 걸려 행한다.
이상이, 화상표시동작, 요컨대, 화소의 동작에 관한 구동방법이다. 다음에, 신호선구동회로에 배치된 전류원회로의 설정동작의 타이밍에 관해서 서술한다. 여기서의 전류원회로는, 설정동작과 입력동작을 동시에 행할 수 없는 것으로 하고 있다. 신호선구동회로의 전류원회로의 입력동작은, 통상은, 1프레임기간 걸려 행해진다. 따라서, 이 대로로는, 신호선구동회로의 전류원회로의 설정동작을 행할 수 없다. 그래서, 도 10에 나타낸 것처럼, 각 주사선이 선택되어 있는 기간(게이트선택 기간, 수평주사기간)에서, 최초의 기간에만, 신호선구동회로에 배치된 전류원회로의 입력동작을 정지하여 설정동작을 행하도록 한다. 요컨대, 각 수평주사기간에, 설정동작기간 Tb를 배치한다. 이때, 그 기간은, 귀선기간과 일치시켜도 된다.
혹은, 도 11에 나타낸 것처럼, 신호선구동회로의 전류원회로의 입력동작(비디오신호의 입력동작)은, 1프레임기간 중의 몇할인가의 기간에서 행하고, 나머지의 기간에서 신호선 구동회로의 전류원회로의 설정동작을 행하여도 된다. 요컨대, 1프레임기간은, 복수의 수평주사기간과 설정동작기간을 갖는다.
이때, 신호선구동회로의 전류원회로의 설정동작을 행하는 경우, 전류가 누설되거나, 다른 전류가 들어오거나 하는 것이 없는 상태에서 행할 필요가 있다. 만약에 전류가 누설되거나, 다른 전류가 들어오거나 하면, 그 상태에서, 전류원회로의 설정동작을 행하게 된다. 그렇게 되면, 정확한 값으로 설정동작을 행할 수 없게 된다. 따라서, 도 24에서의 트랜지스터 182, 도 45에서의 트랜지스터 A, B, C 등은, 신호선구동회로의 전류원회로의 설정동작을 행하기 전에는, 오프상태로 해 둘 필요가 있다. 단, 도 46과 같이 스위치(203)가 배치되어 있고, 전류가 누설되거나, 다른 전류가 들어 오거나 하는 것이 없는 경우에는, 고려할 필요는 없다.
본 실시예는, 실시형태 1∼8, 실시예 1과 임의로 조합하는 것이 가능하다.
<실시예 3〉
본 실시예에서는, 칼라표시를 행하는 경우의 연구에 관해서 서술한다.
발광소자가 유기 EL 소자인 경우, 발광소자에 같은 크기의 전류를 흘리더라도, 색에 따라서 그 휘도가 다른 경우가 있다. 또한, 발광소자가 경시적인 요인 등 에 의해 열화한 경우, 그 열화의 정도는, 색에 따라서 다르다. 그 때문에, 발광소자를 사용한 발광장치에서, 칼라표시를 행할 때는, 그 화이트밸런스를 조절하기 위해서 여러 가지의 연구가 필요하다.
가장 단순한 방법은, 화소에 입력하는 전류의 크기를 색에 따라서 바꾸는 것이다. 그것을 위해서는, 기준신호용 정전류원의 전류의 크기를 색에 따라서 바꾸면된다.
그 밖의 방법으로서는, 화소, 신호선구동회로, 기준용 정전류원 등에서, 도 6c∼도 6e와 같은 회로를 사용한다. 그리고, 도 6c∼도 6e와 같은 회로에서, 커런트미러회로를 구성하는 2개의 트랜지스터의 W/L의 비율을 색에 따라서 바꾼다. 이에 따라, 화소에 입력하는 전류의 크기를 색에 따라서 바꿀 수 있다.
또 다른 방법으로서는, 점등기간의 길이를 색에 따라서 바꾸는 것이다. 이것은, 시간계조방식을 사용하고 있는 경우, 또한 사용하고 있지 않은 경우의 어느쪽의 경우에도 적용할 수 있다. 본 방법에 의해, 각 화소의 휘도를 조절할 수 있다.
이상과 같은 방법을 사용함으로써, 또는 조합하여 사용함으로써, 화이트 밸런스를 용이하게 조절할 수 있다.
본 실시예는, 실시형태 1∼8, 실시예 1, 2와 임의로 조합하는 것이 가능하다.
〈실시예 4〉
본 실시예에서는, 본 발명의 발광장치(반도체장치)의 외관에 관해서, 도 12를 사용하여 설명한다. 도 12는 트랜지스터가 형성된 소자기판을 실링재에 의해서 밀봉하여 형성된 발광장치의 평면도, 도 12b는 도 12a의 A-A'에서의 단면도, 도 12c는 도 12a의 B-B'에서의 단면도이다.
기판(4001) 상에 설치된 화소부(4002)와, 소스 신호선구동회로(4003)와, 게이트 신호선구동회로(4004a, 4004b)를 둘러싸도록 하여, 밀봉재(4009)가 설치된다. 또한, 화소부(4002), 소스 신호선구동회로(4003) 및 게이트 신호선구동회로(4004a, 4004b)의 위에 실링재(4008)가 설치된다. 따라서, 화소부(4002)와, 소스 신호선구동회로(4003)와, 게이트 신호선구동회로(4004a, 4004b)는, 기판(4001)과 밀봉재(4009)와 실링재(4008)에 따라서, 충전재(4210)로 밀봉되어 있다.
또한, 기판(4001)상에 설치된 화소부(4002)와, 소스 신호선구동회로(4003)와, 게이트 신호선구동회로(4004a, 4004b)는, 복수의 TFT를 갖고 있다. 도 12b에서는, 대표적으로, 하지막(4010) 상에 형성된 소스 신호선구동회로(4003)에 포함되는 구동 TFT(단, 여기서는 n 채널형 TFT와 p 채널형 TFT를 도시)(4201) 및 화소부(4002)에 포함되는 소거용 TFT(4202)를 도시하였다.
본 실시예에서는, 구동 TFT(4201)에는 공지의 방법으로 제조된 p 채널형 TFT 또는 n 채널형 TFT이 사용되고, 소거용 TFT(4202)에는 공지의 방법으로 제조된 n 채널형 TFT가 사용된다.
구동 TFT(4201) 및 소거용 TFT(4202) 상에는 층간절연막(평탄화막)(4301)이 형성되고, 그 위에 소거용 TFT(4202)의 드레인과 전기적으로 접속하는 화소전극(양극)(4203)이 형성된다. 화소전극(4203)으로서는 일함수가 큰 투명도전막이 사용된다. 투명도전막으로서는, 산화인듐과 산화주석의 화합물, 산화인듐과 산화아연의 화합물, 산화아연, 산화주석 또는 산화인듐을 사용할 수 있다. 또한, 상기 투명도전막에 갈륨을 첨가한 것을 사용하여도 된다.
그리고, 화소전극(4203)의 위에는 절연막(4302)이 형성되고, 절연막(4302)은 화소전극(4203)의 위에 개구부가 형성되어 있다. 이 개구부에서, 화소전극(4203)의 위에는 발광층(4204)이 형성된다. 발광층(4204)은 공지의 발광재료 또는 무기발광재료를 사용할 수 있다. 또한, 발광재료에는 저분자계(모노머계)재료와 고분자계(폴리머계)재료가 있지만 어느 쪽을 사용하여도 된다.
발광층(4204)의 형성방법은, 공지의 증착기술 또는 도포법기술을 사용하면 된다. 또한, 발광층(4204)의 구조는, 정공주입층, 정공수송층, 발광층, 전자수송층 또는 전자주입층을 임의로 조합하여 적층구조 또는 단층구조로 하면 된다. 발광층(4204)의 위에는 차광성을 갖는 도전막(대표적으로는, 알루미늄, 구리 또는 은을 주성분으로 하는 도전막 또는 그것들과 다른 도전막과의 적층막)으로 이루어진 음극(4205)이 형성된다. 또한, 음극(4205)과 발광층(4204)의 계면에 존재하는 수분 또는 산소는 매우 배제해 두는 것이 바람직하다. 따라서, 발광층(4204)을 질소 또는 희가스 분위기에서 형성하고, 산소나 수분에 닿게 하지 않은 채로 음극(4205)을 형성하는 연구가 필요하다. 본 실시예에서는 멀티챔버방식(클러스터 툴방식)의 막형성장치를 사용함으로써, 상술한 것처럼 막형성을 가능하게 한다. 그리고, 음극(4205)은 소정의 전압이 공급되고 있다.
이상과 같이 하여, 화소전극(양극)(4203), 발광층(4204) 및 음극(4205)으로 이루어진 발광소자(4303)가 형성된다. 그리고, 발광소자(4303)를 덮도록, 절연막 상에 보호막이 형성되어 있다. 보호막은, 발광소자(4303)에 산소나 수분 등이 들어가는 것을 막는 데 효과적이다.
4005a는 전원선에 접속된 라우팅 배선으로, 소거용 TFT(4202)의 소스영역에 전기적으로 접속되어 있다. 라우팅 배선(4005a)은 밀봉재(4009)와 기판(4001)의 사이를 통과하고, 이방도전성막(4306)을 통해 FPC(4006)가 갖는 FPC용 배선(4301)에 전기적으로 접속된다.
실링재(4008)로서는, 유리재, 금속재(대표적으로는, 스테인레스재), 세라믹재, 플라스틱재(플라스틱 필름도 포함한다)를 사용할 수 있다. 플라스틱재로서는, FRP(Fiber glass­Reinforced Plastics)판, PVF(폴리비닐플루오라이드)막, 마일러막, 폴리에스테르막 또는 아크릴수지막을 사용할 수 있다. 또한, 알루미늄 호일을 PVF막이나 마일러막으로 삽입한 구조의 시이트를 사용할 수도 있다.
단, 발광층으로부터의 빛의 방사방향이 커버재측으로 향하는 경우에는 커버재는 투명이 아니면 안된다. 그 경우에는, 유리판, 플라스틱판, 폴리에스테르막 또는 아크릴막과 같은 투명물질을 사용한다.
또한, 충전재(4210)로서는 질소나 아르곤 등의 불활성 기체 외에, 자외선 경화수지 또는 열경화수지를 사용할 수 있고, PVC(폴리비닐클로라이드), 아크릴, 폴리이미드, 에폭시수지, 실리콘수지, PVB(폴리비닐부티랄) 또는 EVA(에틸렌비닐아세테이트)를 사용할 수 있다. 본 실시예에서는 충전재로서 질소를 사용하였다.
또한, 충전재(4210)를 흡습성 물질(바람직하게는, 산화바륨) 또는 산소를 흡착할 수 있는 물질에 노광시켜 두기 때문에, 실링재(4008)의 기판(4001)측의 면에 오목부(4007)를 설치하여 흡습성물질 또는 산소를 흡착할 수 있는 물질(4207)을 배치한다. 그리고, 흡습성물질 또는 산소를 흡착할 수 있는 물질(4207)이 흩날리지 않도록, 오목부 커버재(4208)에 의해서 흡습성물질 또는 산소를 흡착할 수 있는 물질(4207)은 오목부(4007)에 보유되어 있다. 이때, 오목부 커버재(4208)는 결이 고운 메쉬형으로 되어 있고, 공기나 수분은 통과시켜, 흡습성물질 또는 산소를 흡착할 수 있는 물질(4207)은 통과시키지 않는 구성으로 되어 있다. 흡습성 물질 또는 산소를 흡착할 수 있는 물질(4207)을 설치함으로써, 발광소자(4303)의 열화를 억제할 수 있다.
도 12c에 나타낸 것처럼, 화소전극(4203)이 형성됨과 동시에, 라우팅 배선(4005a) 상에 접하도록 도전성막(4203a)이 형성된다.
또한, 이방도전성막(4300)은, 도전성 필러(4300a)를 갖고 있다. 기판(4001)과 FPC(4006)를 열압착함으로써, 기판(4001)상 의 도전성막(4203a)과 FPC(4006) 상의 FPC용 배선(4301)이, 도전성 필러(4300a)에 의해서 전기적으로 접속된다.
본 실시예는, 실시형태 1∼8, 실시예 1∼4와 임의로 조합하는 것이 가능하다.
〈실시예 5〉
발광소자를 사용한 발광장치는 자발광형이기 때문에, 액정디스플레이와 비교하여, 밝은 장소에서의 시감도가 뛰어나고, 시야각이 넓다. 따라서, 여러 가지 전자기기의 표시부에 사용할 수 있다.
본 발명의 발광장치를 사용한 전자기기로서, 비디오카메라, 디지털 카메라, 고글형 디스플레이(헤드마운트 디스플레이), 네비게이션시스템, 음향재생장치(카오디오, 오디오 콤포넌트 등), 노트형 퍼스널컴퓨터, 게임기기, 휴대정보단말(모바일 컴퓨터, 휴대전화, 휴대형게임기 또는 전자서적 등), 기록매체를 구비한 화상재생장치(구체적으로는, 디지털 다기능 디스크(DVD) 등의 기록매체를 재생하고, 그 화상을 표시할 수 있는 디스플레이를 구비한 장치) 등을 들 수 있다. 특히, 경사 방향으로부터 화면을 보는 기회가 많은 휴대정보단말은, 시야각의 넓이가 중요시되기 때문에, 발광장치를 사용하는 것이 바람직하다. 그들의 전자기기의 구체예를 도 22에 나타낸다.
도 22a는 발광장치로, 케이스(2001), 지지대(2002), 표시부(2003), 스피커부(2004), 비디오입력단자(2005) 등을 포함한다. 본 발명의 발광장치는, 표시부(2003)에 사용할 수 있다. 또한, 본 발명에 의해, 도 22a에 나타낸 발광장치가 완성된다. 발광장치는 자발광형이기 때문에 백라이트가 필요없고, 액정디스플레이보다도 얇은 표시부로 할 수 있다. 이때, 발광장치는, 퍼스컴용, TV 방송수신용, 광고표시용 등의 모든 정보표시용 표시장치가 포함된다.
도 22b는 디지털 스틸카메라로, 본체(2101), 표시부(2102), 화상수신부(2103), 조작키(2104), 외부접속포트(2105), 셔터(2106) 등을 포함한다. 본 발명의 발광장치는, 표시부(2102)에 사용할 수 있다. 또한, 본 발명에 의해, 도 22b에 나타낸 디지털 스틸 카메라가 완성된다.
도 22c는 노트형 퍼스널컴퓨터로, 본체(2201), 케이스(2202), 표시부(2203), 키보드(2204), 외부접속포트(2205), 포인팅 마우스(2206) 등을 포함한다. 본 발명 의 발광장치는, 표시부(2203)에 사용할 수 있다. 또한, 본 발명에 의해, 도 22c에 나타낸 발광장치가 완성된다.
도 22d는 모바일 컴퓨터로, 본체(2301), 표시부(2302), 스위치(2303), 조작키(2304), 적외선포트(2305) 등을 포함한다. 본 발명의 발광장치는, 표시부(2302)에 사용할 수 있다. 또한, 본 발명에 의해, 도 22d에 나타낸 모바일 컴퓨터가 완성된다.
도 22e는 기록매체를 구비한 휴대형 화상재생장치(구체적으로는, DVD 재생장치)로, 본체(2401), 케이스(2402), 표시부 A(2403), 표시부 B(2404), 기록매체(DVD 등) 판독부(2405), 조작키(2406), 스피커부(2407) 등을 포함한다. 표시부 A(2403)는 주로 화상정보를 표시하고, 표시부 B(2404)는 주로 문자정보를 표시하지만, 본 발명의 발광장치는 이들 표시부 A, B(2403, 2404)에 사용할 수 있다. 이때, 기록매체를 구비한 화상재생장치에는, 가정용 게임기기 등도 포함된다. 또한, 본 발명에 의해 도 22e에 나타낸 DVD 재생장치가 완성된다.
도 22f는 고글형 디스플레이(헤드마운트 디스플레이)로, 본체(2501), 표시부(2502), 아암부(2503)를 포함한다. 본 발명의 발광장치는, 표시부(2502)에 사용할 수 있다. 또한, 본 발명에 의해, 도 22f에 나타낸 고글형 디스플레이가 완성된다.
도 22g는 비디오카메라로, 본체(2601), 표시부(2602), 케이스(2603), 외부접속포트(2604), 리모콘 수신부(2605), 화상수신부(2606), 배터리(2607), 음성입력부(2608), 조작키(2609), 접안부(2610) 등을 포함한다. 본 발명의 발광장 치는, 표시부(2602)에 사용할 수 있다. 또한, 본 발명에 의해, 도 22g에 나타낸 비디오카메라가 완성된다.
여기서, 도 22h는 휴대전화로, 본체(2701), 케이스(2702), 표시부(2703), 음성입력부(2704), 음성출력부(2705), 조작키(2706), 외부접속포트(2707), 안테나(2708) 등을 포함한다. 본 발명의 발광장치는 표시부(2703)에 사용할 수 있다. 이때, 표시부(2703)는 블랙색 배경에 백색의 문자를 표시함으로써 휴대전화의 소비전류를 억제할 수 있다. 또한, 본 발명에 의해, 도 22h에 나타낸 휴대전화가 완성된다.
이때, 장래적으로 발광재료의 발광휘도가 높아지면, 출력한 화상정보를 포함하는 빛을 렌즈 등으로 확대투영하여 프론트형 또는 리어형 프로젝터에 사용하는 것도 가능해진다.
또한, 상기 전자기기는, 인터넷이나 CATV(케이블 텔레비젼) 등의 전자통신회선을 통하여 분배된 정보를 표시하는 기기가 많아져, 특히 동화상정보를 표시하는 기회가 늘고 있다. 발광재료의 응답속도는 대단히 높기 때문에, 발광장치는 동화상표시에 바람직하다.
또한, 발광장치는 발광하고 있는 부분이 전력을 소비하기 때문에, 발광부분이 매우 적어지도록 정보를 표시하는 것이 바람직하다. 따라서, 휴대정보단말, 특히 휴대전화나 음향재생장치와 같은 문자정보를 주로 하는 표시부에 발광장치를 사용하는 경우에는, 비발광부분을 배경으로서 문자정보를 발광부분으로 형성하도록 구동하는 것이 바람직하다.
이상과 같이, 본 발명의 적용범위는 매우 넓고, 모든 분야의 전자기기에 사용하는 것이 가능하다. 또한 본 실시예의 전자기기는, 실시형태 1∼8, 실시예 1∼4에 나타낸 어느 구성의 발광장치를 사용하여도 된다.
상기 구성을 갖는 본 발명은, TFT의 특성변동의 영향을 억제하여, 원하는 전류를 외부에 공급할 수 있다.
본 발명은, 2개의 시프트 레지스터(제1 및 제2 시프트 레지스터)를 설치한 신호선구동회로를 제공한다. 이 제1 및 제2 시프트 레지스터는, 한쪽은 전류원회로, 다른쪽은 비디오신호를 제어하기 위한 회로, 요컨대 화상을 표시하기 위해서 동작시키는 회로, 예를 들면 래치회로, 샘플링 스위치 또는 스위치(101)(신호 전류 제어 스위치) 등을 제어한다. 그렇게 하면, 제1 및 제2 시프트 레지스터의 동작을 독립적으로 행하는 것이 가능해져, 필연적으로 전류원회로의 설정동작과 화상표시동작을 독립적으로 행하는 것이 가능해진다. 전류원회로의 설정동작은, 시간을 들여 행하는 쪽이 정확히 행할 수 있기 때문에, 전류원회로와 래치회로를 독립적으로 동작시킬 수 있다. 본 발명의 구성은 대단히 유효하다.
이때, 시프트 레지스터는, 플립플롭회로나 디코더회로 등의 회로로 구성된다. 시프트 레지스터가 플립플롭회로로 구성되는 경우에는, 통상 복수의 배선은 1번째 열로부터 최종번째 열까지 순차로 선택된다. 한편, 시프트 레지스터가 디코더회로 등으로 구성되는 경우에는, 복수의 배선은 랜덤하게 선택하는 것이 가능해진다. 복수의 배선을 랜덤하게 선택할 수 있으면, 설정신호도 랜덤하게 출력할 수 있도록 된다. 따라서, 전류원회로의 설정동작도, 1번째 열로부터 순차로 행하는 것은 아니고, 랜덤하게 행할 수 있게 된다. 전류원회로의 설정동작을 랜덤하게 행할 수 있으면, 여러 가지 이점이 생긴다. 예를 들면, 전류원회로의 설정동작은, 1번째 열로부터 순차로 행하는 것은 아니고, 랜덤하게 행할 수 있으면, 설정동작을 행하는 시간의 길이는, 자유롭게 길게 잡을 수 있도록 된다. 또한, 설정동작을 행할 수 있는 기간이, 1프레임 중에 점재하고 있는 경우는, 임의의 열을 랜덤하게 선택할 수 있으면, 자유도가 증가하여, 설정동작의 기간을 길게 잡을 수 있게 된다. 그 밖의 이점으로서는, 전류원회로 내에 배치된 용량소자에서의 전하의 누설의 영향이 눈에 띄지 않을 수 있게 된다. 이와 같이, 설정동작에 따르는 부적합함이 있던 경우, 그 부적합함이 눈에 띄지 않을 수 있게 된다.

Claims (49)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1 샘플링 펄스를 출력하는 제1 시프트 레지스터와,
    제2 샘플링 펄스를 출력하는 제2 시프트 레지스터와,
    상기 제1 시프트 레지스터로부터 공급되는 상기 제1 샘플링 펄스에 응답하여, 비디오 신호를 기억하는 래치 회로와,
    제1 단자, 제2 단자 및 제3 단자를 구비한 전류원 회로와,
    상기 전류원 회로에 전기적으로 접속된 m개의 기준용 정전류원을 포함하며,
    상기 제1 단자에는, 상기 제2 시프트 레지스터로부터 공급되는 상기 제2 샘플링 펄스가 공급되고,
    상기 전류원 회로는, 상기 제1 단자에 공급되는 상기 제2 샘플링 펄스에 응답하여, 상기 제2 단자에 공급되는 제1 전류를 전압으로 변환하고, 상기 전압을 제2 전류로 변환하고, 상기 제2 전류는, 상기 제3 단자를 개입시켜, 배선에 공급되며,
    상기 m개의 기준용 정전류원으로부터 공급되는 전류값은, 20：21：...：2m-1인 것을 특징으로 하는 신호선 구동회로.
  7. 삭제
  8. 제1 샘플링 펄스를 출력하는 제1 시프트 레지스터와,
    제2 샘플링 펄스를 출력하는 제2 시프트 레지스터와,
    상기 제1 시프트 레지스터로부터 공급되는 상기 제1 샘플링 펄스에 응답하여, 비디오 신호를 기억하는 래치 회로와,
    제1 단자, 제2 단자 및 제3 단자를 구비한 복수의 전류원 회로와,
    상기 전류원 회로에 전기적으로 접속된 m개의 기준용 정전류원을 포함하며,
    상기 제1 단자에는, 상기 제2 시프트 레지스터로부터 공급되는 상기 제2 샘플링 펄스가 공급되고,
    상기 복수의 전류원 회로는 각각 상기 제1 단자에 공급되는 상기 제2 샘플링 펄스에 응답하여, 상기 제2 단자에 공급되는 제1 전류를 전압으로 변환하고, 상기 전압을 제2 전류로 변환하고, 상기 제2 전류는, 상기 제3 단자를 개입시켜, 배선에 공급되며,
    상기 m개의 기준용 정전류원으로부터 공급되는 전류값은, 20：21：...：2m-1인 것을 특징으로 하는 신호선 구동회로.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 제1 샘플링 펄스를 출력하는 제1 시프트 레지스터와,
    제2 샘플링 펄스를 출력하는 제2 시프트 레지스터와,
    상기 제1 시프트 레지스터로부터 공급되는 상기 제1 샘플링 펄스에 응답하여, 비디오 신호를 기억하는 래치 회로와,
    제1 단자, 제2 단자 및 제3 단자를 구비한 전류원 회로와,
    상기 전류원 회로에 전기적으로 접속된 m개의 기준용 정전류원을 포함하며,
    상기 제1 단자에는, 상기 제2 시프트 레지스터로부터 공급되는 상기 제2 샘플링 펄스가 공급되고,
    상기 전류원 회로는, 상기 제1 단자에 공급되는 상기 제2 샘플링 펄스에 응답하여, 상기 제2 단자에 공급되는 제1 전류를 전압으로 변환하고, 상기 전압을 제2 전류로 변환하고, 상기 제2 전류는, 상기 제3 단자를 개입시켜, 배선에 공급되며,
    상기 제2 시프트 레지스터로부터 공급되는 상기 제2 샘플링 펄스는, 복수열에 동시에 출력되는 것을 특징으로 하는 신호선 구동회로.
  39. 제1 샘플링 펄스를 출력하는 제1 시프트 레지스터와,
    제2 샘플링 펄스를 출력하는 제2 시프트 레지스터와,
    상기 제1 시프트 레지스터로부터 공급되는 상기 제1 샘플링 펄스에 응답하여, 비디오 신호를 기억하는 래치 회로와,
    제1 단자, 제2 단자 및 제3 단자를 구비한 복수의 전류원 회로와,
    상기 전류원 회로에 전기적으로 접속된 m개의 기준용 정전류원을 포함하며,
    상기 제1 단자에는, 상기 제2 시프트 레지스터로부터 공급되는 상기 제2 샘플링 펄스가 공급되고,
    상기 복수의 전류원 회로는 각각 상기 제1 단자에 공급되는 상기 제2 샘플링 펄스에 응답하여, 상기 제2 단자에 공급되는 제1 전류를 전압으로 변환하고, 상기 전압을 제2 전류로 변환하고, 상기 제2 전류는, 상기 제3 단자를 개입시켜, 배선에 공급되며,
    상기 제2 시프트 레지스터로부터 공급되는 상기 제2 샘플링 펄스는, 복수열에 동시에 출력되는 것을 특징으로 하는 신호선 구동회로.
  40. 제1 펄스를 출력하는 기능을 가지는 제1 회로와,
    제2 펄스를 출력하는 기능을 가지는 제2 회로와,
    상기 제1 회로로부터 공급되는 상기 제1 펄스에 응답하여, 비디오 신호를 기억하는 기능을 가지는 제3 회로와,
    제1 단자, 제2 단자 및 제3 단자를 구비한 전류원 회로를 포함하며,
    상기 제1 단자에는, 상기 제2 회로로부터 공급되는 상기 제2 펄스에 응답하는 신호가 공급되고,
    상기 전류원 회로는, 상기 제1 단자에 공급되는 상기 신호에 응답하여, 상기 제2 단자에 공급되는 제1 전류를 전압으로 변환하고, 상기 전압을 제2 전류로 변환하는 기능을 가지고,
    상기 제2 전류는, 상기 제3 단자를 개입시켜, 배선에 공급되고,
    상기 제1 펄스는, 순차로 출력되는 펄스이며,
    상기 제2 펄스는, 랜덤하게 출력되는 펄스인 것을 특징으로 하는 반도체 장치.
  41. 제1 펄스를 출력하는 기능을 가지는 제1 회로와,
    제2 펄스를 출력하는 기능을 가지는 제2 회로와,
    상기 제1 회로로부터 공급되는 상기 제1 펄스에 응답하여, 비디오 신호를 기억하는 기능을 가지는 제3 회로와,
    제1 단자, 제2 단자 및 제3 단자를 구비한 전류원 회로를 포함하며,
    상기 제1 단자에는, 상기 제2 회로로부터 공급되는 상기 제2 펄스가 공급되고,
    상기 전류원 회로는, 상기 제1 단자에 공급되는 상기 제2 펄스에 응답하여, 상기 제2 단자에 공급되는 제1 전류를 전압으로 변환하고, 상기 전압을 제2 전류로 변환하는 기능을 가지고,
    상기 제2 전류는, 상기 제3 단자를 개입시켜, 배선에 공급되고,
    상기 제1 펄스는, 순차로 출력되는 펄스이며,
    상기 제2 펄스는, 랜덤하게 출력되는 펄스인 것을 특징으로 하는 반도체 장치.
  42. 제1 펄스를 출력하는 기능을 가지는 제1 회로와,
    제2 펄스를 출력하는 기능을 가지는 제2 회로와,
    상기 제1 회로로부터 공급되는 상기 제1 펄스에 응답하여, 비디오 신호를 기억하는 기능을 가지는 제3 회로와,
    제1 단자, 제2 단자 및 제3 단자를 구비한 전류원 회로를 포함하며,
    상기 제1 단자에는, 상기 제2 회로로부터 공급되는 상기 제2 펄스에 응답하는 신호가 공급되고,
    상기 전류원 회로는, 상기 제1 단자에 공급되는 상기 신호에 응답하여, 상기 제2 단자에 공급되는 제1 전류를 전압으로 변환하고, 상기 전압을 제2 전류로 변환하는 기능을 가지고,
    상기 제2 전류는, 상기 제3 단자를 개입시켜, 배선에 공급되고,
    상기 제1 회로는, 펄스를 순차로 출력하는 시프트 레지스터를 가지며,
    상기 제2 회로는, 펄스를 랜덤하게 출력하는 디코더를 가지는 것을 특징으로 하는 반도체 장치.
  43. 제1 펄스를 출력하는 기능을 가지는 제1 회로와,
    제2 펄스를 출력하는 기능을 가지는 제2 회로와,
    상기 제1 회로로부터 공급되는 상기 제1 펄스에 응답하여, 비디오 신호를 기억하는 기능을 가지는 제3 회로와,
    제1 단자, 제2 단자 및 제3 단자를 구비한 전류원 회로를 포함하며,
    상기 제1 단자에는, 상기 제2 회로로부터 공급되는 상기 제2 펄스가 공급되고,
    상기 전류원 회로는, 상기 제1 단자에 공급되는 상기 제2 펄스에 응답하여, 상기 제2 단자에 공급되는 제1 전류를 전압으로 변환하고, 상기 전압을 제2 전류로 변환하는 기능을 가지고,
    상기 제2 전류는, 상기 제3 단자를 개입시켜, 배선에 공급되고,
    상기 제1 회로는, 펄스를 순차로 출력하는 시프트 레지스터를 가지며,
    상기 제2 회로는, 펄스를 랜덤하게 출력하는 디코더를 가지는 것을 특징으로 하는 반도체 장치.
  44. 제1 펄스를 출력하는 기능을 가지는 제1 회로와,
    제2 펄스를 출력하는 기능을 가지는 제2 회로와,
    상기 제1 회로로부터 공급되는 상기 제1 펄스에 응답하여, 비디오 신호를 기억하는 기능을 가지는 제3 회로와,
    제1 단자, 제2 단자 및 제3 단자를 구비한 전류원 회로를 포함하며,
    상기 제1 단자에는, 상기 제2 회로로부터 공급되는 상기 제2 펄스에 응답하는 신호가 공급되고,
    상기 전류원 회로는, 상기 제1 단자에 공급되는 상기 신호에 응답하여, 상기 제2 단자에 공급되는 제1 전류를 전압으로 변환하고, 상기 전압을 제2 전류로 변환하는 기능을 가지고,
    상기 제3 단자는, 스위치를 개입시켜, 배선과 전기적으로 접속되고,
    상기 스위치는, 상기 제3 회로에 기억된 상기 비디오 신호에 응답하여, 도통·비도통이 제어되고,
    상기 제2 전류는, 상기 제3 단자 및 상기 스위치를 개입시켜, 상기 배선에 공급되고,
    상기 제1 펄스는, 순차로 출력되는 펄스이며,
    상기 제2 펄스는, 랜덤하게 출력되는 펄스인 것을 특징으로 하는 반도체 장치.
  45. 제1 펄스를 출력하는 기능을 가지는 제1 회로와,
    제2 펄스를 출력하는 기능을 가지는 제2 회로와,
    상기 제1 회로로부터 공급되는 상기 제1 펄스에 응답하여, 비디오 신호를 기억하는 기능을 가지는 제3 회로와,
    제1 단자, 제2 단자 및 제3 단자를 구비한 전류원 회로를 포함하며,
    상기 제1 단자에는, 상기 제2 회로로부터 공급되는 상기 제2 펄스가 공급되고,
    상기 전류원 회로는, 상기 제1 단자에 공급되는 상기 제2 펄스에 응답하여, 상기 제2 단자에 공급되는 제1 전류를 전압으로 변환하고, 상기 전압을 제2 전류로 변환하는 기능을 가지고,
    상기 제3 단자는, 스위치를 개입시켜, 배선과 전기적으로 접속되고,
    상기 스위치는, 상기 제3 회로에 기억된 상기 비디오 신호에 응답하여, 도통·비도통이 제어되고,
    상기 제2 전류는, 상기 제3 단자 및 상기 스위치를 개입시켜, 상기 배선에 공급되고,
    상기 제1 펄스는, 순차로 출력되는 펄스이며,
    상기 제2 펄스는, 랜덤하게 출력되는 펄스인 것을 특징으로 하는 반도체 장치.
  46. 제1 펄스를 출력하는 기능을 가지는 제1 회로와,
    제2 펄스를 출력하는 기능을 가지는 제2 회로와,
    상기 제1 회로로부터 공급되는 상기 제1 펄스에 응답하여, 비디오 신호를 기억하는 기능을 가지는 제3 회로와,
    제1 단자, 제2 단자 및 제3 단자를 구비한 전류원 회로를 포함하며,
    상기 제1 단자에는, 상기 제2 회로로부터 공급되는 상기 제2 펄스에 응답하는 신호가 공급되고,
    상기 전류원 회로는, 상기 제1 단자에 공급되는 상기 신호에 응답하여, 상기 제2 단자에 공급되는 제1 전류를 전압으로 변환하고, 상기 전압을 제2 전류로 변환하는 기능을 가지고,
    상기 제3 단자는, 스위치를 개입시켜, 배선과 전기적으로 접속되고,
    상기 스위치는, 상기 제3 회로에 기억된 상기 비디오 신호에 응답하여, 도통·비도통이 제어되고,
    상기 제2 전류는, 상기 제3 단자 및 상기 스위치를 개입시켜, 상기 배선에 공급되고,
    상기 제1 회로는, 펄스를 순차로 출력하는 시프트 레지스터를 가지며,
    상기 제2 회로는, 펄스를 랜덤하게 출력하는 디코더를 가지는 것을 특징으로 하는 반도체 장치.
  47. 제1 펄스를 출력하는 기능을 가지는 제1 회로와,
    제2 펄스를 출력하는 기능을 가지는 제2 회로와,
    상기 제1 회로로부터 공급되는 상기 제1 펄스에 응답하여, 비디오 신호를 기억하는 기능을 가지는 제3 회로와,
    제1 단자, 제2 단자 및 제3 단자를 구비한 전류원 회로를 포함하며,
    상기 제1 단자에는, 상기 제2 회로로부터 공급되는 상기 제2 펄스가 공급되고,
    상기 전류원 회로는, 상기 제1 단자에 공급되는 상기 제2 펄스에 응답하여, 상기 제2 단자에 공급되는 제1 전류를 전압으로 변환하고, 상기 전압을 제2 전류로 변환하는 기능을 가지고,
    상기 제3 단자는, 스위치를 개입시켜, 배선과 전기적으로 접속되고,
    상기 스위치는, 상기 제3 회로에 기억된 상기 비디오 신호에 응답하여, 도통·비도통이 제어되고,
    상기 제2 전류는, 상기 제3 단자 및 상기 스위치를 개입시켜, 상기 배선에 공급되고,
    상기 제1 회로는, 펄스를 순차로 출력하는 시프트 레지스터를 가지며,
    상기 제2 회로는, 펄스를 랜덤하게 출력하는 디코더를 가지는 것을 특징으로 하는 반도체 장치.
  48. 제40항 내지 제47항 중 어느 한 항에 있어서,
    m개의 기준용 정전류원을 가지며,
    상기 m개의 기준용 정전류원으로부터 공급되는 전류값은, 20：21：...：2m-1인 것을 특징으로 하는 반도체 장치.
  49. 제40항 내지 제47항 중 어느 한 항에 있어서,
    상기 제2 회로로부터 공급되는 상기 제2 펄스는, 복수열에 동시에 출력되는 것을 특징으로 하는 반도체 장치.
KR1020047006293A 2001-10-30 2002-10-30 신호선구동회로, 및 발광장치 및 그 구동방법 KR100939734B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001333470 2001-10-30
JPJP-P-2001-00333470 2001-10-30
JP2002288043 2002-09-30
JPJP-P-2002-00288043 2002-09-30

Publications (2)

Publication Number Publication Date
KR20050042006A KR20050042006A (ko) 2005-05-04
KR100939734B1 true KR100939734B1 (ko) 2010-02-01

Family

ID=26624228

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047006293A KR100939734B1 (ko) 2001-10-30 2002-10-30 신호선구동회로, 및 발광장치 및 그 구동방법

Country Status (8)

Country Link
US (3) US7180479B2 (ko)
EP (1) EP1447787A4 (ko)
JP (2) JPWO2003038795A1 (ko)
KR (1) KR100939734B1 (ko)
CN (1) CN100476927C (ko)
SG (1) SG152054A1 (ko)
TW (1) TWI252454B (ko)
WO (1) WO2003038795A1 (ko)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777885B2 (en) * 2001-10-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Drive circuit, display device using the drive circuit and electronic apparatus using the display device
US7180479B2 (en) 2001-10-30 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Signal line drive circuit and light emitting device and driving method therefor
US7576734B2 (en) * 2001-10-30 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit, light emitting device, and method for driving the same
US7742064B2 (en) 2001-10-30 2010-06-22 Semiconductor Energy Laboratory Co., Ltd Signal line driver circuit, light emitting device and driving method thereof
TWI261217B (en) * 2001-10-31 2006-09-01 Semiconductor Energy Lab Driving circuit of signal line and light emitting apparatus
TWI256607B (en) * 2001-10-31 2006-06-11 Semiconductor Energy Lab Signal line drive circuit and light emitting device
JP3923341B2 (ja) 2002-03-06 2007-05-30 株式会社半導体エネルギー研究所 半導体集積回路およびその駆動方法
JP4015152B2 (ja) * 2002-06-19 2007-11-28 三菱電機株式会社 表示装置
US8035626B2 (en) * 2002-11-29 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Current driving circuit and display device using the current driving circuit
AU2003284527A1 (en) * 2002-12-10 2004-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, digital-analog conversion circuit, and display device using them
US7271784B2 (en) * 2002-12-18 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
CN100437701C (zh) * 2003-01-17 2008-11-26 株式会社半导体能源研究所 电流源电路、信号线驱动电路及其驱动方法以及发光装置
CN102360538B (zh) 2003-02-28 2015-09-02 株式会社半导体能源研究所 半导体装置及其驱动方法
JP4558509B2 (ja) * 2003-04-25 2010-10-06 株式会社半導体エネルギー研究所 半導体装置、表示装置、及び電子機器
US7453427B2 (en) 2003-05-09 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP4884671B2 (ja) 2003-05-14 2012-02-29 株式会社半導体エネルギー研究所 半導体装置
TWI253616B (en) * 2003-05-16 2006-04-21 Toshiba Matsushita Display Tec Active matrix type display apparatus
CN102201196B (zh) * 2003-06-06 2014-03-26 株式会社半导体能源研究所 半导体装置
GB0315929D0 (en) * 2003-07-08 2003-08-13 Koninkl Philips Electronics Nv Display device
US8378939B2 (en) 2003-07-11 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7961160B2 (en) * 2003-07-31 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device, a driving method of a display device, and a semiconductor integrated circuit incorporated in a display device
US8085226B2 (en) 2003-08-15 2011-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2005027085A1 (en) 2003-09-12 2005-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
JP3922246B2 (ja) * 2003-11-21 2007-05-30 セイコーエプソン株式会社 電流生成回路、電流生成回路の制御方法、電気光学装置および電子機器
EP1610292B1 (en) * 2004-06-25 2016-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic device
KR101085911B1 (ko) * 2004-07-30 2011-11-23 매그나칩 반도체 유한회사 유기전계 발광장치
US8294648B2 (en) * 2004-10-08 2012-10-23 Samsung Display Co., Ltd. Gray-scale current generating circuit, display device using the same, and display panel and driving method thereof
US20070035488A1 (en) * 2004-12-03 2007-02-15 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
KR100599657B1 (ko) * 2005-01-05 2006-07-12 삼성에스디아이 주식회사 표시 장치 및 그 구동 방법
US20060158399A1 (en) 2005-01-14 2006-07-20 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device
WO2006115291A1 (en) * 2005-04-26 2006-11-02 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for driving thereof
WO2006130981A1 (en) 2005-06-08 2006-12-14 Ignis Innovation Inc. Method and system for driving a light emitting device display
US9922600B2 (en) * 2005-12-02 2018-03-20 Semiconductor Energy Laboratory Co., Ltd. Display device
EP1793367A3 (en) * 2005-12-02 2009-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9269322B2 (en) 2006-01-09 2016-02-23 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
CA2570898C (en) 2006-01-09 2008-08-05 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
US9489891B2 (en) 2006-01-09 2016-11-08 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
KR100719665B1 (ko) * 2006-03-14 2007-05-17 삼성에스디아이 주식회사 데이터 구동회로와 이를 이용한 유기 전계발광 표시장치
US7940846B2 (en) * 2007-01-08 2011-05-10 International Business Machines Corporation Test circuit for serial link receiver
US8542167B2 (en) * 2007-08-01 2013-09-24 Himax Technologies Limited Projection type display apparatus
US20090046044A1 (en) * 2007-08-14 2009-02-19 Himax Technologies Limited Apparatus for driving a display panel
KR20100134125A (ko) 2008-04-18 2010-12-22 이그니스 이노베이션 인크. 발광 소자 디스플레이에 대한 시스템 및 구동 방법
TWI413071B (zh) * 2008-06-11 2013-10-21 Novatek Microelectronics Corp 用於液晶顯示器降低消耗功率之驅動方法及相關裝置
CA2637343A1 (en) 2008-07-29 2010-01-29 Ignis Innovation Inc. Improving the display source driver
US9370075B2 (en) 2008-12-09 2016-06-14 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
US8497828B2 (en) 2009-11-12 2013-07-30 Ignis Innovation Inc. Sharing switch TFTS in pixel circuits
CA2687631A1 (en) 2009-12-06 2011-06-06 Ignis Innovation Inc Low power driving scheme for display applications
CA2696778A1 (en) 2010-03-17 2011-09-17 Ignis Innovation Inc. Lifetime, uniformity, parameter extraction methods
KR101097353B1 (ko) * 2010-05-07 2011-12-23 삼성모바일디스플레이주식회사 게이트 구동회로 및 이를 이용한 유기전계발광표시장치
US20140368491A1 (en) 2013-03-08 2014-12-18 Ignis Innovation Inc. Pixel circuits for amoled displays
US9351368B2 (en) 2013-03-08 2016-05-24 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9886899B2 (en) 2011-05-17 2018-02-06 Ignis Innovation Inc. Pixel Circuits for AMOLED displays
EP3404646B1 (en) 2011-05-28 2019-12-25 Ignis Innovation Inc. Method for fast compensation programming of pixels in a display
JP6080351B2 (ja) * 2011-11-16 2017-02-15 キヤノン株式会社 電気光学表示装置および電子機器
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
CA2894717A1 (en) 2015-06-19 2016-12-19 Ignis Innovation Inc. Optoelectronic device characterization in array with shared sense line
US9583063B2 (en) * 2013-09-12 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102068589B1 (ko) * 2013-12-30 2020-01-21 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
CA2873476A1 (en) 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture
CA2886862A1 (en) 2015-04-01 2016-10-01 Ignis Innovation Inc. Adjusting display brightness for avoiding overheating and/or accelerated aging
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2908285A1 (en) 2015-10-14 2017-04-14 Ignis Innovation Inc. Driver with multiple color pixel structure
TWI798308B (zh) 2017-12-25 2023-04-11 日商半導體能源研究所股份有限公司 顯示器及包括該顯示器的電子裝置
CN110473493B (zh) * 2019-08-30 2021-04-06 上海中航光电子有限公司 显示面板的驱动方法及显示装置
US11454813B2 (en) 2019-11-07 2022-09-27 GM Global Technology Operations LLC Holographic display systems with polarization correction and distortion reduction providing enhanced image quality
US11880036B2 (en) 2021-07-19 2024-01-23 GM Global Technology Operations LLC Control of ambient light reflected from pupil replicator

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122488U (ko) * 1986-01-28 1987-08-04
JPH0736409A (ja) * 1993-07-19 1995-02-07 Pioneer Electron Corp 表示装置の駆動回路
JPH08101669A (ja) * 1994-09-30 1996-04-16 Semiconductor Energy Lab Co Ltd 表示装置駆動回路
JPH11231834A (ja) * 1998-02-13 1999-08-27 Pioneer Electron Corp 発光ディスプレイ装置及びその駆動方法

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122488A (ja) 1985-11-22 1987-06-03 Toshiba Corp Ｘ線撮影装置
EP0249954B1 (en) * 1986-06-17 1992-12-02 Fujitsu Limited Driving a matrix type display device
US4967192A (en) * 1987-04-22 1990-10-30 Hitachi, Ltd. Light-emitting element array driver circuit
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
US4967140A (en) * 1988-09-12 1990-10-30 U.S. Philips Corporation Current-source arrangement
US5041823A (en) * 1988-12-29 1991-08-20 Honeywell Inc. Flicker-free liquid crystal display driver system
US5266936A (en) * 1989-05-09 1993-11-30 Nec Corporation Driving circuit for liquid crystal display
JPH0542488A (ja) 1990-09-04 1993-02-23 Masahisa Miura ロータリーホチキス
JPH06118913A (ja) 1992-08-10 1994-04-28 Casio Comput Co Ltd 液晶表示装置
US5594463A (en) * 1993-07-19 1997-01-14 Pioneer Electronic Corporation Driving circuit for display apparatus, and method of driving display apparatus
JP3156522B2 (ja) 1994-09-22 2001-04-16 凸版印刷株式会社 液晶表示装置用駆動回路
JPH08106075A (ja) 1994-10-06 1996-04-23 Sharp Corp 表示駆動回路
JP3619299B2 (ja) * 1995-09-29 2005-02-09 パイオニア株式会社 発光素子の駆動回路
KR100195501B1 (ko) * 1995-11-30 1999-06-15 김영남 레치형 전송기를 이용한 평판 표시기 데이타 구동 장치
JP3507239B2 (ja) * 1996-02-26 2004-03-15 パイオニア株式会社 発光素子の駆動方法及び装置
JP3352876B2 (ja) 1996-03-11 2002-12-03 株式会社東芝 出力回路及びこれを含む液晶表示器の駆動回路
JPH09329806A (ja) * 1996-06-11 1997-12-22 Toshiba Corp 液晶表示装置
US5870049A (en) * 1997-04-16 1999-02-09 Mosaid Technologies Incorporated Current mode digital to analog converter
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
KR20050084509A (ko) 1997-04-23 2005-08-26 사르노프 코포레이션 능동 매트릭스 발광 다이오드 화소 구조물 및 이를동작시키는 방법
JPH10312173A (ja) 1997-05-09 1998-11-24 Pioneer Electron Corp 画像表示装置
TW381249B (en) 1997-05-29 2000-02-01 Nippon Electric Co Driving circuits of organic thin film electric laser components
JP3102411B2 (ja) 1997-05-29 2000-10-23 日本電気株式会社 有機薄膜ｅｌ素子の駆動回路
TW432234B (en) * 1997-08-20 2001-05-01 Advantest Corp Optical signal transmission apparatus and method
JP3091173B2 (ja) * 1997-10-22 2000-09-25 ローム株式会社 デジタル／アナログ変換器
US6169529B1 (en) * 1998-03-30 2001-01-02 Candescent Technologies Corporation Circuit and method for controlling the color balance of a field emission display
JP3252897B2 (ja) 1998-03-31 2002-02-04 日本電気株式会社 素子駆動装置および方法、画像表示装置
GB9812742D0 (en) 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
JP3315652B2 (ja) 1998-09-07 2002-08-19 キヤノン株式会社 電流出力回路
JP4138102B2 (ja) * 1998-10-13 2008-08-20 セイコーエプソン株式会社 表示装置及び電子機器
JP3800831B2 (ja) 1998-10-13 2006-07-26 セイコーエプソン株式会社 表示装置及び電子機器
GB2360650B (en) * 1998-10-21 2002-03-13 Lg Philips Lcd Co Ltd Shift register
KR100438525B1 (ko) * 1999-02-09 2004-07-03 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
KR100281336B1 (ko) * 1998-10-21 2001-03-02 구본준 쉬프트 레지스터 회로
JP2000305522A (ja) 1999-02-15 2000-11-02 Tdk Corp 表示装置
JP3840027B2 (ja) * 1999-02-26 2006-11-01 キヤノン株式会社 画像表示装置及び表示制御方法
JP4627822B2 (ja) 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
KR100888004B1 (ko) 1999-07-14 2009-03-09 소니 가부시끼 가이샤 전류 구동 회로 및 그것을 사용한 표시 장치, 화소 회로,및 구동 방법
US7379039B2 (en) * 1999-07-14 2008-05-27 Sony Corporation Current drive circuit and display device using same pixel circuit, and drive method
JP2001034221A (ja) 1999-07-23 2001-02-09 Nippon Seiki Co Ltd 有機エレクトロルミネセンス素子の駆動回路
JP2001042822A (ja) 1999-08-03 2001-02-16 Pioneer Electronic Corp アクティブマトリクス型表示装置
JP2001056667A (ja) 1999-08-18 2001-02-27 Tdk Corp 画像表示装置
JP3341735B2 (ja) * 1999-10-05 2002-11-05 日本電気株式会社 有機薄膜ｅｌ表示装置の駆動装置とその駆動方法
GB9923591D0 (en) * 1999-10-07 1999-12-08 Koninkl Philips Electronics Nv Current source and display device using the same
TW484117B (en) * 1999-11-08 2002-04-21 Semiconductor Energy Lab Electronic device
JP2001147659A (ja) 1999-11-18 2001-05-29 Sony Corp 表示装置
GB2357643A (en) * 1999-12-21 2001-06-27 Nokia Mobile Phones Ltd A mobile phone VCO with controlled output power level
JP2001290469A (ja) 2000-04-06 2001-10-19 Nec Corp 液晶表示装置
TW493282B (en) * 2000-04-17 2002-07-01 Semiconductor Energy Lab Self-luminous device and electric machine using the same
US7180496B2 (en) * 2000-08-18 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
JP3736399B2 (ja) * 2000-09-20 2006-01-18 セイコーエプソン株式会社 アクティブマトリクス型表示装置の駆動回路及び電子機器及び電気光学装置の駆動方法及び電気光学装置
JP3695307B2 (ja) * 2000-10-25 2005-09-14 セイコーエプソン株式会社 配線基板、表示装置、半導体チップ及び電子機器
JP3793016B2 (ja) 2000-11-06 2006-07-05 キヤノン株式会社 固体撮像装置及び撮像システム
US7015882B2 (en) * 2000-11-07 2006-03-21 Sony Corporation Active matrix display and active matrix organic electroluminescence display
JP2003195815A (ja) 2000-11-07 2003-07-09 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
JP3950988B2 (ja) * 2000-12-15 2007-08-01 エルジー フィリップス エルシーディー カンパニー リミテッド アクティブマトリックス電界発光素子の駆動回路
JP2002215095A (ja) 2001-01-22 2002-07-31 Pioneer Electronic Corp 発光ディスプレイの画素駆動回路
JP2002278497A (ja) 2001-03-22 2002-09-27 Canon Inc 表示パネル及びその駆動方法
JP2003015613A (ja) * 2001-06-29 2003-01-17 Internatl Business Mach Corp <Ibm> 液晶表示装置、液晶ドライバ、ｌｃｄコントローラ、および複数のドライバｉｃにおける駆動方法
US6876350B2 (en) * 2001-08-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic equipment using the same
JP4193452B2 (ja) 2001-08-29 2008-12-10 日本電気株式会社 電流負荷デバイス駆動用半導体装置及びそれを備えた電流負荷デバイス
CN101165759B (zh) 2001-08-29 2012-07-04 日本电气株式会社 用于驱动电流负载器件的半导体器件及提供的电流负载器件
JP3866069B2 (ja) * 2001-09-26 2007-01-10 株式会社東芝 赤外線固体撮像装置
US7576734B2 (en) 2001-10-30 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit, light emitting device, and method for driving the same
US7742064B2 (en) 2001-10-30 2010-06-22 Semiconductor Energy Laboratory Co., Ltd Signal line driver circuit, light emitting device and driving method thereof
US7180479B2 (en) 2001-10-30 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Signal line drive circuit and light emitting device and driving method therefor
TWI261217B (en) * 2001-10-31 2006-09-01 Semiconductor Energy Lab Driving circuit of signal line and light emitting apparatus
TWI256607B (en) * 2001-10-31 2006-06-11 Semiconductor Energy Lab Signal line drive circuit and light emitting device
JP2003150112A (ja) 2001-11-14 2003-05-23 Matsushita Electric Ind Co Ltd Ｏｌｅｄ表示装置およびその駆動方法
US6985072B2 (en) * 2001-12-21 2006-01-10 Maxim Integrated Products, Inc. Apparatus and method for a low-rate data transmission mode over a power line
JP2004139042A (ja) * 2002-09-24 2004-05-13 Seiko Epson Corp 電子回路、電気光学装置、電気光学装置の駆動方法及び電子機器
AU2003284527A1 (en) * 2002-12-10 2004-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, digital-analog conversion circuit, and display device using them
US7271784B2 (en) * 2002-12-18 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
TW594634B (en) * 2003-02-21 2004-06-21 Toppoly Optoelectronics Corp Data driver
TW589604B (en) * 2003-03-07 2004-06-01 Au Optronics Corp Integrated data driver structure used in a current-driving display device
JP3918770B2 (ja) * 2003-04-25 2007-05-23 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122488U (ko) * 1986-01-28 1987-08-04
JPH0736409A (ja) * 1993-07-19 1995-02-07 Pioneer Electron Corp 表示装置の駆動回路
JPH08101669A (ja) * 1994-09-30 1996-04-16 Semiconductor Energy Lab Co Ltd 表示装置駆動回路
JPH11231834A (ja) * 1998-02-13 1999-08-27 Pioneer Electron Corp 発光ディスプレイ装置及びその駆動方法

Also Published As

Publication number Publication date
JP2008203884A (ja) 2008-09-04
US8624802B2 (en) 2014-01-07
CN100476927C (zh) 2009-04-08
JP4642094B2 (ja) 2011-03-02
US20070146249A1 (en) 2007-06-28
TWI252454B (en) 2006-04-01
US7180479B2 (en) 2007-02-20
CN1610932A (zh) 2005-04-27
TW200300544A (en) 2003-06-01
US20120235974A1 (en) 2012-09-20
EP1447787A1 (en) 2004-08-18
JPWO2003038795A1 (ja) 2005-02-24
US20030128199A1 (en) 2003-07-10
EP1447787A4 (en) 2009-07-01
WO2003038795A1 (fr) 2003-05-08
KR20050042006A (ko) 2005-05-04
SG152054A1 (en) 2009-05-29
US8164548B2 (en) 2012-04-24

Similar Documents

Publication Publication Date Title
KR100939734B1 (ko) 신호선구동회로, 및 발광장치 및 그 구동방법
KR100943029B1 (ko) 표시장치
KR100939735B1 (ko) 신호선 구동회로, 발광장치 및 그 구동방법
KR100905270B1 (ko) 신호선 구동회로 및 발광장치
KR100924740B1 (ko) 신호선 구동회로 및 발광장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121220

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee