JP4015152B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP4015152B2 JP4015152B2 JP2004515501A JP2004515501A JP4015152B2 JP 4015152 B2 JP4015152 B2 JP 4015152B2 JP 2004515501 A JP2004515501 A JP 2004515501A JP 2004515501 A JP2004515501 A JP 2004515501A JP 4015152 B2 JP4015152 B2 JP 4015152B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- bit
- circuit
- output
- bit weighting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0242—Compensation of deficiencies in the appearance of colours
Description
この発明の他の構成に従う表示装置は、各画素の発光素子に電流を供給するように構成された画素マトリクス回路と、デジタル画像データに応じた信号電流を画素マトリクス回路へ供給するための複数の第1の信号線と、デジタル画像データを伝達する画像データ線と、デジタル画像データに応じた信号電流を複数の第1の信号線に生成する信号線駆動部とを備え、信号線駆動部は、複数の第1の信号線にそれぞれ対応して、複数の第1の信号線とは独立に設けられた複数の第2の信号線と、複数の第2の信号線にそれぞれ対応して設けられ、各々が、画像データ線から受けた画像信号に応じた電流を対応の第2の信号線に生成するための複数の電流変換回路と、複数の第1および第2の信号線の間にそれぞれ設けられた複数の電流伝達回路とを含み、複数の電流伝達回路の各々は、対応の第2の信号線の通過電流に応じた電流を再現して得られる電流を、信号電流として対応の第1の信号線に生成し、画像データ線は、第1の信号線とクロスする領域を避けて配置される。
(実施の形態1)
図1は、実施の形態1による表示装置の構成を示すブロック図である。ここでは、例えば、R(赤)G(緑)B(青)の各色3ビットの画像データにより512色の表示を行う場合について説明する。また、図はRGB各1列分(第m列)の構成を示し、添え字mは例えば左からm番目のRGB列(RGB列の組)に対応していることを示す。
まず、シフトレジスタ回路1は外部コントローラ回路(図示せず)より入力されるスタートパルスSTXおよびシフトクロックCLKXにより、順次シフトパルスSPX(0),SPX(1),…,SPX(m),…を出力していく。データラッチ回路2には、それぞれRGB画像データR[2..0],G[2..0],B[2..0]が外部コントローラ回路(図示せず)から入力され、上記シフトパルスにより左端のデータより順次ラッチされていく。
を総括的に示した信号線駆動電流IL(m)は以下のように表すことができる。
なお、上式中で、bnは画像データのビット数を示す。この実施の形態1では、例えば3ビットの場合につき述べているので、bn=3であり、各色8段階のアナログ信号に変換された信号線駆動電流を得ることができる。
図2をもとに説明したビット重み付け電流源回路においては、電源投入等の起動時には配線容量や保持用キャパシタ49が全く充電されておらず、起動時には、この状態からビット重み付け基準電流を書き込むことによって配線容量およびキャパシタ49を充電することになる。したがって、特に、ビット重み付け基準電流が微小である下位ビット側のビット重み付け電流源回路中では、駆動用n型TFT48のゲート電圧が、所望のビット重み付け基準電流に対応した所定レベルに達するまでに時間がかかる。
図7は、この発明の実施の形態2による表示装置の構成を示すブロック図である。
上記実施の形態1,2による構成では、基準電流を元電流からカレントミラー回路により生成した。実施の形態3においては、元電流をビット数分の段階数(ステップ数)をもった階段波電流として、基準電流発生回路8にて各ステップの電流をサンプリングすることにより分離して、基準電流として基準電流線へ出力する構成について説明する。
Id(R)=Vref(R)/Rext(R)となる。
系統Aの電流源151と系統Bの電流源152とは、それぞれ例えば1フレーム毎に元電流書込み動作と電流出力動作を交互に繰り返す。D/A変換回路(DAC)70をコントローラによって制御することにより、元電流Id(R)は図13に示すように、ビット重み付け電流Io,2×Io,4×Ioにそれぞれ対応した3段階の階段波電流となり、さらに、系統Aおよび系統Bの電流源151,152へ入力電流INとして入力される。
実施の形態1〜3の各々においては、各色ビット数分の重み付け基準電流を各色ビット数分の基準電流線により供給するよう構成したが、この発明の実施の形態4では、各ビット重み付け基準電流を各段階(ステップ)とする階段波電流として、各色1本の基準電流線により供給するように構成した。
この発明の実施の形態5では、実施の形態1〜4におけるビット重み付け電流回路において、ビット重み付け電流駆動用のTFTのドレイン側にTFTを追加して、重み付け電流出力動作時における駆動用TFTの定電流性を改善した構成について説明する。
上記各実施の形態1〜5におけるビット重み付け電流源回路においては、画像データの対応のビットが“0”であっても、ダミー負荷を介して駆動用TFTのドレインを電源VDDに接続して駆動用TFTに電流を流すことにより、駆動用TFTのゲート電位を保持するためのキャパシタにおける電荷のリークを防止するように構成した。以下の実施の形態6,7では、同様の効果を得るために、駆動用TFTのドレイン側にTFTをカスケード(直列)接続して、キャパシタの電荷リーク経路を遮断するよう構成したビット重み付け電流源回路の構成について説明する。
図22は、この発明の実施の形態7によるビット重み付け電流源回路の構成を示す回路図である。
実施の形態6,7においては、ビット重み付け電流出力動作のときの駆動用TFTのゲート電圧を保持するためのキャパシタにおける電荷保持を目的としたビット重み付け電流源回路の構成を説明した。以下の実施の形態8および9では、さらに基準電流書込み動作時において、当該ビット重み付け電流源回路のサンプリングが選択されない、すなわち、対応のサンプリング信号SMP(m)が非アクティブ状態の場合にも、駆動用TFTにカスケード(直列)接続されたTFTを非導通とすることにより、当該キャパシタの保持電荷のリークを防止することが可能なビット重み付け電流源回路の構成について説明する。
図24は、この発明の実施の形態9によるビット重み付け電流源の構成を示す図である。図24では、図8に示した実施の形態2のビット重み付け電流源回路のように、電流源が2系統の場合の構成を示している。
図25は、実施の形態10による表示装置の構成を示すブロック図である。
Id♯(R)=(VDD−Vref(R))/Rext(R)となる。
実施の形態11では、実施の形態10による表示装置において、信号線駆動回路の回路規模を縮小するための構成について説明する。
Claims (19)
- 各画素の発光素子に電流を供給するように構成された画素マトリクス回路と、
デジタル画像データに応じた信号電流を前記画素マトリクス回路へ供給するための信号線と、
前記デジタル画像データの各ビットに対応して、ビット重み付けされた基準電流を出力する基準電流発生手段と、
前記デジタル画像データの前記各ビットに対応して設けられ、対応の前記基準電流に応じたビット重み付け電流を出力し、かつ、対応の前記基準電流を書込むことによって出力する前記ビット重み付け電流を補正する機能を有するビット重み付け電流発生手段と、
前記ビット重み付け電流発生手段に対応して設けられ、対応の前記ビット重み付け電流発生手段から出力される前記ビット重み付け電流を、対応のビットのデータレベルに応じてスイッチングするスイッチング手段とを備え、かつ、前記スイッチング手段によりスイッチングした電流を加算して、前記信号電流として前記信号線へ出力する表示装置であって、
前記ビット重み付け電流発生手段は、
電流を出力する第1の電界効果トランジスタと、
前記基準電流の書込み時に、前記第1の電界効果トランジスタのゲートおよびドレイン間を接続する第2の電界効果トランジスタと、
前記第1の電界効果トランジスタのゲートに接続された第1の容量素子と、
前記ビット重み付け電流が出力されるノードと電気的に接続されたダミー負荷とを含み、
前記基準電流の書込み時には、前記第2の電界効果トランジスタが導通することにより、前記第1の電界効果トランジスタを流れる電流に応じたゲート電圧を前記容量素子に保持し、かつ、前記ビット重み付け電流の出力時には、前記第2の電界効果トランジスタが遮断され、前記第1の電界効果トランジスタが前記容量素子に保持されたゲート電圧に応じた電流を出力し、さらに、対応の前記スイッチング手段により前記信号線へ電流を供給しない場合には、前記第1の電界効果トランジスタによる電流を前記ダミー負荷に供給するように構成された、表示装置。 - 前記ビット重み付け電流発生手段は、前記第1の電界効果トランジスタのドレイン側にカスコード接続された第3の電界効果トランジスタをさらに含み、
前記第3の電界効果トランジスタのゲートには、前記第3の電界効果トランジスタが飽和領域で動作するように所定電圧が印加される、請求項1に記載の表示装置。 - 前記ビット重み付け電流発生手段は、前記第1の電界効果トランジスタのドレイン側にカスコード接続された第4の電界効果トランジスタをさらに含み、
前記ビット重み付け電流の出力動作時に対応の前記スイッチング手段から前記信号線へ電流を出力しない場合には、前記第4の電界効果トランジスタは遮断される、請求項1に記載の表示装置。 - 前記ビット重み付け電流発生手段の前記ビット重み付け電流の出力動作時に前記スイッチング手段から前記信号線へ電流を出力しない場合、または、基準電流書込み動作時に前記第1の電界効果トランジスタへ前記基準電流を書込まない場合には、前記第4の電界効果トランジスタは遮断される、請求項3に記載の表示装置。
- 前記ビット重み付け電流発生手段は、前記第4の電界効果トランジスタのドレインに接続されて、前記ドレインの電圧を保持する第2の容量素子をさらに含む、請求項3に記載の表示装置。
- 前記ビット重み付け電流発生手段は、前記第1の電界効果トランジスタのドレインに接続され、前記ドレインの電圧を保持する第2の容量素子をさらに含む、請求項1に記載の表示装置。
- 前記ビット重み付け電流発生手段は、2系統のビット重み付け電流源を含み、
前記表示装置は、前記2系統のビット重み付け電流源のそれぞれにおいて、前記基準電流の書込み動作と前記ビット重み付け電流の出力動作とが相補的に交互に繰り返されるように制御する制御手段をさらに備える、請求項1に記載の表示装置。 - 各画素の発光素子に電流を供給するように構成された画素マトリクス回路と、
デジタル画像データに応じた信号電流を前記画素マトリクス回路へ供給するための信号線と、
前記デジタル画像データの各ビットに対応して、ビット重み付けされた基準電流を出力する基準電流発生手段と、
前記デジタル画像データの前記各ビットに対応して設けられ、対応の前記基準電流に応じたビット重み付け電流を出力し、かつ、対応の前記基準電流を書込むことによって出力する前記ビット重み付け電流を補正する機能を有するビット重み付け電流発生手段と、
前記ビット重み付け電流発生手段に対応して設けられ、対応の前記ビット重み付け電流発生手段から出力される前記ビット重み付け電流を、対応のビットのデータレベルに応じてスイッチングするスイッチング手段とを備え、
前記スイッチング手段によりスイッチングした電流を加算して、前記信号電流として前記信号線へ出力する表示装置であって、
可変の基準電圧を発生する電圧可変手段と、
前記基準電圧を電流に変換する定電流源とをさらに備え、
前記基準電流発生手段は、前記定電流源から出力される電流を元に前記基準電流を生成する電流源回路を含む、表示装置。 - 前記電流源回路は、前記定電流源から出力される電流を前記画像データの各ビットに対応する前記基準電流に変換するためのカレントミラー回路を含み、
前記カレントミラー回路は、前記ビット重み付けに応じてサイズ比を異ならせた複数の電界効果トランジスタを有する、請求項8に記載の表示装置。 - 各画素の発光素子に電流を供給するように構成された画素マトリクス回路と、
デジタル画像データに応じた信号電流を前記画素マトリクス回路へ供給するための信号線と、
前記デジタル画像データの各ビットに対応して、ビット重み付けされた基準電流を出力する基準電流発生手段と、
前記デジタル画像データの前記各ビットに対応して設けられ、対応の前記基準電流に応じたビット重み付け電流を出力し、かつ、対応の前記基準電流を書込むことによって出力する前記ビット重み付け電流を補正する機能を有するビット重み付け電流発生手段と、
前記ビット重み付け電流発生手段に対応して設けられ、対応の前記ビット重み付け電流発生手段から出力される前記ビット重み付け電流を、対応のビットのデータレベルに応じてスイッチングするスイッチング手段とを備え、
前記スイッチング手段によりスイッチングした電流を加算して、前記信号電流として前記信号線へ出力する表示装置であって、
ビット重み付けされた各前記基準電流値を各階段ステップ電流値とする階段波電流を発生する階段波電流源をさらに備え、
前記基準電流発生手段は、前記階段波電流の対応する階段ステップでの電流を書込み、書込まれた電流を再現して前記基準電流として出力する電流源を含む、表示装置。 - 前記基準電流発生手段は、ビット重み付けされた各電流値をとる階段波電流として前記基準電流を供給し、
前記ビット重み付け電流発生手段は、前記デジタル画像データの対応のビットに応じたタイミングで、前記階段波電流を基準電流として書込まれる、請求項1に記載の表示装置。 - 各画素の発光素子に電流を供給するように構成された画素マトリクス回路と、
デジタル画像データに応じた信号電流を前記画素マトリクス回路へ供給するための複数の第1の信号線と、
前記デジタル画像データを伝達する画像データ線と、
前記デジタル画像データに応じた前記信号電流を前記複数の第1の信号線に生成する信号線駆動部とを備え、
前記信号線駆動部は、
前記複数の第1の信号線にそれぞれ対応して、前記複数の第1の信号線とは独立に設けられた複数の第2の信号線と、
前記複数の第2の信号線にそれぞれ対応して設けられ、各々が、前記画像データ線から受けた前記画像信号に応じた電流を対応の前記第2の信号線に生成するための複数の電流変換回路と、
前記複数の第1および第2の信号線の間にそれぞれ設けられた複数の電流伝達回路とを含み、
前記複数の電流伝達回路の各々は、対応の前記第2の信号線の通過電流に応じた電流を再現して得られる電流を、前記信号電流として対応の前記第1の信号線に生成し、
前記画像データ線は、前記第1の信号線とクロスする領域を避けて配置される、表示装置。 - 前記複数の電流変換回路の各々は、前記デジタル画像データを構成する複数ビットにそれぞれ対応して設けられた複数の電流変換ユニットを含み、
前記複数の電流変換ユニットの各々は、
前記複数ビットのうちの対応ビットのデータを、前記複数の電流変換回路ごとに定められた第1の所定タイミングにおいて前記画像データ線から取込んで保持する第1のラッチ回路と、
前記第1の所定タイミングよりも後に前記複数の電流変換回路に共通に定められた第2の所定タイミングにおいて、前記第1のラッチ回路に保持された前記対応ビットのデータを前記第1のラッチ回路から受けて保持する第2のラッチ回路と、
前記複数ビットにそれぞれ対応して設定された複数のビット重み付け電流のうちの対応する1つを、対応の前記第2の信号線へ生成するための電流源回路とを含み、
前記電流源回路は、前記第2のラッチ回路に保持された前記対応ビットのデータに応じて、対応の前記ビット重み付け電流の生成を実行あるいは停止する、請求項12に記載の表示装置。 - 前記複数の電流変換回路の各々は、前記デジタル画像データを構成する複数ビットにそれぞれ対応して設けられた複数の電流変換ユニットを含み、
前記複数の電流変換ユニットの各々は、
前記複数ビットのうちの対応ビットのデータを、前記複数の電流変換回路ごとに定められた第1の所定タイミングにおいて、前記画像データ線から取込んで保持するラッチ回路と、
前記複数ビットにそれぞれ対応して設定された複数のビット重み付け電流のうちの対応する1つを、対応の前記第2の信号線へ生成するための電流源回路とを含み、
前記電流源回路は、前記ラッチ回路に保持された前記対応ビットのデータに応じて、対応の前記ビット重み付け電流の生成を実行あるいは停止し、かつ、前記複数の電流変換部に共通に定められた第2の所定タイミングまでの間、前記ビット重み付け電流の生成を強制的に停止させるリセット回路を有し、
前記第2の所定タイミングは、同一の水平期間内において、前記第1の所定タイミングよりも後に設定される、請求項12に記載の表示装置。 - 前記複数ビットにそれぞれ対応して設定された複数のビット重み付け電流の基準レベルをそれぞれ示す複数の基準電流を生成する基準電流発生回路をさらに備え、
前記複数の電流変換回路の各々は、前記デジタル画像データを構成する複数ビットにそれぞれ対応して設けられた複数の電流源回路を含み、
前記複数の電流源回路の各々は、前記基準電流発生回路から対応の前記基準電流を受けて、対応の前記基準電流に応じた電気的な状態を内部に保持する基準電流書込み動作と、前記基準電流書込み動作時に保持された前記電気的な状態に応じて前記ビット重み付け電流源を生成する電流出力動作とを実行可能なビット重み付け電流源と、
前記ビット重み付け電流源の前記電流出力動作時に、前記ビット重み付け電流源から対応の前記第2の信号線への前記ビット重み付け電流の伝達を、前記複数ビットのうちの対応ビットに応じてスイッチングするスイッチ回路とを含む、請求項12に記載の表示装置。 - 前記ビット重み付け電流源は、
所定電圧および第1のノードとそれぞれ接続されたソースおよびドレインを有する第1の電界効果トランジスタと、
前記基準電流が供給されるノードと前記第1のノードの間に設けられ、前記基準電流書込み動作時にオンする一方で、前記電流出力動作時にオフする第2の電界効果トランジスタと、
前記基準電流書込み動作時に、前記第1の電界効果トランジスタのゲートおよびドレイン間を接続する第3の電界効果トランジスタと、
前記第1の電界効果トランジスタのゲート・ソース間電圧を保持するように接続された容量素子とを含み、
前記スイッチ回路は、対応の前記第2の信号線と前記第1のノードとの間に設けられ、前記電流出力動作時に、前記対応ビットに応じてオンまたはオフする第4の電界効果トランジスタを含む、請求項15に記載の表示装置。 - 前記ビット重み付け電流源は、
ダミー負荷と、
前記電流出力動作時において、前記第4の電界効果トランジスタがオフしたときに相補的にオンして、前記ダミー負荷、前記第1のノードおよび前記第1の電界効果トランジスタを含む電流経路を形成するための第5の電界効果トランジスタとをさらに含む、請求項16に記載の表示装置。 - 前記複数の電流伝達回路の各々は、第1および第2の電流源回路を有し、
前記第1および第2の電流源回路の各々は、前記対応の第2の信号線の通過電流に応じた電気的な状態を内部に保持する電流書込み動作と、前記電流書込み動作時に保持された前記電気的な状態に応じた電流を前記対応の第1の信号線へ供給する電流出力動作との一方を交互に実行する、請求項12に記載の表示装置。 - 前記第1および第2の電流源回路の各々は、
所定電圧および第1のノードとそれぞれ接続されたソースおよびドレインと、第2のノードに接続されたゲートとを有する第1の電界効果トランジスタと、
前記電流書込み動作時に、前記第1の電界効果トランジスタのゲートおよびドレイン間を接続する第2の電界効果トランジスタと、
前記第1の電界効果トランジスタのソース・ドレイン間電圧を保持するように前記第2のノードと接続された容量素子とを含み、
前記複数の電流伝達回路の各々は、
対応の前記第2の信号線を、前記第1および第2の電流源回路のうちの前記電流書込み動作を行なう一方の前記第1のノードと接続する入力スイッチ回路と、
対応の前記第1の信号線を、前記第1および第2の電流源回路のうちの前記電流出力動作を行なう他方の前記第1のノードと接続する出力スイッチ回路とを含む、請求項18に記載の表示装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002177986 | 2002-06-19 | ||
JP2002177986 | 2002-06-19 | ||
PCT/JP2003/007697 WO2004001713A1 (ja) | 2002-06-19 | 2003-06-17 | 表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007208361A Division JP4149500B2 (ja) | 2002-06-19 | 2007-08-09 | 電流供給回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2004001713A1 JPWO2004001713A1 (ja) | 2005-10-27 |
JP4015152B2 true JP4015152B2 (ja) | 2007-11-28 |
Family
ID=29996500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004515501A Expired - Fee Related JP4015152B2 (ja) | 2002-06-19 | 2003-06-17 | 表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7570244B2 (ja) |
JP (1) | JP4015152B2 (ja) |
CN (1) | CN100517441C (ja) |
WO (1) | WO2004001713A1 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW591586B (en) * | 2003-04-10 | 2004-06-11 | Toppoly Optoelectronics Corp | Data-line driver circuits for current-programmed electro-luminescence display device |
JP4502602B2 (ja) * | 2003-06-20 | 2010-07-14 | 三洋電機株式会社 | 表示装置 |
JP4502603B2 (ja) * | 2003-06-20 | 2010-07-14 | 三洋電機株式会社 | 表示装置 |
JP4662698B2 (ja) * | 2003-06-25 | 2011-03-30 | ルネサスエレクトロニクス株式会社 | 電流源回路、並びに電流設定方法 |
JP4009238B2 (ja) * | 2003-09-11 | 2007-11-14 | 松下電器産業株式会社 | 電流駆動装置及び表示装置 |
JP4889205B2 (ja) * | 2004-06-30 | 2012-03-07 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | アクティブマトリクス型表示装置 |
US7304637B2 (en) * | 2004-08-30 | 2007-12-04 | Avago Technologies Ecbuip (Singapore) Pte Ltd | Puck-based input device with rotation detection |
US8294648B2 (en) * | 2004-10-08 | 2012-10-23 | Samsung Display Co., Ltd. | Gray-scale current generating circuit, display device using the same, and display panel and driving method thereof |
JP4501839B2 (ja) * | 2005-01-17 | 2010-07-14 | セイコーエプソン株式会社 | 電気光学装置、駆動回路及び電子機器 |
US7872617B2 (en) * | 2005-10-12 | 2011-01-18 | Canon Kabushiki Kaisha | Display apparatus and method for driving the same |
JP4991138B2 (ja) * | 2005-10-20 | 2012-08-01 | 株式会社ジャパンディスプレイセントラル | アクティブマトリックス型表示装置の駆動方法及び駆動装置 |
TWI325130B (en) * | 2006-01-12 | 2010-05-21 | Himax Display Inc | Led current driving system for lcos display |
JP4407670B2 (ja) * | 2006-05-26 | 2010-02-03 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
JP4203770B2 (ja) * | 2006-05-29 | 2009-01-07 | ソニー株式会社 | 画像表示装置 |
US7880692B2 (en) * | 2007-01-09 | 2011-02-01 | Himax Technologies Limited | Driver circuit of AMOLED with gamma correction |
KR20080090789A (ko) * | 2007-04-06 | 2008-10-09 | 삼성에스디아이 주식회사 | 유기전계발광 표시장치 및 그 구동방법 |
CN101669162B (zh) * | 2007-04-26 | 2012-07-25 | 夏普株式会社 | 液晶显示装置 |
JP2008292834A (ja) * | 2007-05-25 | 2008-12-04 | Hitachi Displays Ltd | 表示装置 |
JP5488445B2 (ja) * | 2010-12-20 | 2014-05-14 | 株式会社Jvcケンウッド | 液晶表示装置 |
JP6525547B2 (ja) * | 2014-10-23 | 2019-06-05 | イー インク コーポレイション | 電気泳動表示装置、及び電子機器 |
JP2017219586A (ja) * | 2016-06-03 | 2017-12-14 | 株式会社ジャパンディスプレイ | 信号供給回路及び表示装置 |
JP6880594B2 (ja) * | 2016-08-10 | 2021-06-02 | セイコーエプソン株式会社 | 表示ドライバー、電気光学装置及び電子機器 |
US11195458B2 (en) | 2018-12-27 | 2021-12-07 | Novatek Microelectronics Corp. | Circuit and method for driving light sources |
CN113554971A (zh) * | 2020-04-07 | 2021-10-26 | 郑锦池 | 用于显示器及背光的发光元件封装模组及显示器 |
CN113677062A (zh) * | 2020-05-14 | 2021-11-19 | 郑锦池 | 具有节省脚位的发光组件控制模块及显示器 |
CN115083368B (zh) * | 2022-07-26 | 2024-03-26 | Tcl华星光电技术有限公司 | 充电补偿装置、显示终端及充电补偿方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62122488A (ja) | 1985-11-22 | 1987-06-03 | Toshiba Corp | X線撮影装置 |
JPH0542488Y2 (ja) * | 1986-01-28 | 1993-10-26 | ||
JPH0542488A (ja) | 1990-09-04 | 1993-02-23 | Masahisa Miura | ロータリーホチキス |
WO1992014336A1 (en) * | 1991-02-01 | 1992-08-20 | Analog Devices, Incorporated | System for developing crt color-intensity control signals in high resolution crt display equipment |
JP3390214B2 (ja) * | 1993-07-19 | 2003-03-24 | パイオニア株式会社 | 表示装置の駆動回路 |
JP3467334B2 (ja) | 1994-10-31 | 2003-11-17 | Tdk株式会社 | エレクトロルミネセンス表示装置 |
JP3062035B2 (ja) * | 1995-03-31 | 2000-07-10 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | D/aコンバータ |
JP3352876B2 (ja) | 1996-03-11 | 2002-12-03 | 株式会社東芝 | 出力回路及びこれを含む液晶表示器の駆動回路 |
JP3102411B2 (ja) | 1997-05-29 | 2000-10-23 | 日本電気株式会社 | 有機薄膜el素子の駆動回路 |
JPH11212493A (ja) | 1998-01-29 | 1999-08-06 | Sharp Corp | 発光表示装置 |
JP3315652B2 (ja) | 1998-09-07 | 2002-08-19 | キヤノン株式会社 | 電流出力回路 |
JP3500322B2 (ja) | 1999-04-09 | 2004-02-23 | シャープ株式会社 | 定電流駆動装置および定電流駆動半導体集積回路 |
JP2001147659A (ja) * | 1999-11-18 | 2001-05-29 | Sony Corp | 表示装置 |
JP2002091378A (ja) * | 2000-09-19 | 2002-03-27 | Tohoku Pioneer Corp | 容量性発光表示パネルの駆動方法ならびに装置 |
JP3759394B2 (ja) * | 2000-09-29 | 2006-03-22 | 株式会社東芝 | 液晶駆動回路および負荷駆動回路 |
JP3793016B2 (ja) | 2000-11-06 | 2006-07-05 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
US7015882B2 (en) * | 2000-11-07 | 2006-03-21 | Sony Corporation | Active matrix display and active matrix organic electroluminescence display |
KR100456987B1 (ko) * | 2001-04-10 | 2004-11-10 | 가부시키가이샤 히타치세이사쿠쇼 | 표시 데이터를 표시하기 위한 표시 장치 및 표시 구동 장치 |
JP4193452B2 (ja) * | 2001-08-29 | 2008-12-10 | 日本電気株式会社 | 電流負荷デバイス駆動用半導体装置及びそれを備えた電流負荷デバイス |
US7742064B2 (en) | 2001-10-30 | 2010-06-22 | Semiconductor Energy Laboratory Co., Ltd | Signal line driver circuit, light emitting device and driving method thereof |
US7576734B2 (en) | 2001-10-30 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Signal line driving circuit, light emitting device, and method for driving the same |
US7180479B2 (en) | 2001-10-30 | 2007-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Signal line drive circuit and light emitting device and driving method therefor |
JP2003150112A (ja) | 2001-11-14 | 2003-05-23 | Matsushita Electric Ind Co Ltd | Oled表示装置およびその駆動方法 |
JP3795406B2 (ja) | 2002-01-30 | 2006-07-12 | ローム株式会社 | 有機el駆動回路の基準電流発生回路およびこれを用いる有機el表示装置 |
-
2003
- 2003-06-17 US US10/513,755 patent/US7570244B2/en active Active
- 2003-06-17 CN CNB038141485A patent/CN100517441C/zh not_active Expired - Fee Related
- 2003-06-17 WO PCT/JP2003/007697 patent/WO2004001713A1/ja active Application Filing
- 2003-06-17 JP JP2004515501A patent/JP4015152B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100517441C (zh) | 2009-07-22 |
US20050174306A1 (en) | 2005-08-11 |
JPWO2004001713A1 (ja) | 2005-10-27 |
CN1662945A (zh) | 2005-08-31 |
US7570244B2 (en) | 2009-08-04 |
WO2004001713A1 (ja) | 2003-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4015152B2 (ja) | 表示装置 | |
US8031144B2 (en) | Image display | |
US7518577B2 (en) | Image display device | |
WO2020015088A1 (zh) | 一种oled像素驱动电路及oled显示装置 | |
JP5395728B2 (ja) | 発光表示装置の駆動方法 | |
JP4205629B2 (ja) | デジタル/アナログ変換回路、電気光学装置及び電子機器 | |
US8610695B2 (en) | Drive circuit and drive method of light emitting display apparatus | |
WO2014046029A1 (ja) | データ線駆動回路、それを備える表示装置、およびデータ線駆動方法 | |
JP2012252337A (ja) | 駆動装置、oledパネル及びoledパネルの駆動方法 | |
JP2001042826A (ja) | アクティブマトリクス型発光パネル及び表示装置 | |
WO2021153352A1 (ja) | 表示装置 | |
WO2021111744A1 (ja) | 電気光学装置、電子機器及び駆動方法 | |
JP4149500B2 (ja) | 電流供給回路 | |
US7573442B2 (en) | Display, active matrix substrate, and driving method | |
CN112470210A (zh) | 时钟及电压生成电路和包括时钟及电压生成电路的显示装置 | |
US8633878B2 (en) | Image display | |
EP1580719A1 (en) | Display, active matrix substrate and driving method | |
JP7098027B2 (ja) | 電界発光表示装置 | |
KR20230124160A (ko) | 화소 및 표시 장치 | |
KR100707621B1 (ko) | 단일/차동 변환 회로, 차동/단일 변환 회로 및 바이어스회로 | |
JP2005079633A (ja) | デジタル・アナログ変換回路、電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051117 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070912 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4015152 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |