JP2005079633A - デジタル・アナログ変換回路、電気光学装置及び電子機器 - Google Patents

デジタル・アナログ変換回路、電気光学装置及び電子機器 Download PDF

Info

Publication number
JP2005079633A
JP2005079633A JP2003304562A JP2003304562A JP2005079633A JP 2005079633 A JP2005079633 A JP 2005079633A JP 2003304562 A JP2003304562 A JP 2003304562A JP 2003304562 A JP2003304562 A JP 2003304562A JP 2005079633 A JP2005079633 A JP 2005079633A
Authority
JP
Japan
Prior art keywords
transistor
current
control terminal
data
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003304562A
Other languages
English (en)
Inventor
Hiroaki Jo
宏明 城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003304562A priority Critical patent/JP2005079633A/ja
Publication of JP2005079633A publication Critical patent/JP2005079633A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】 各トランジスタにばらつきがあっても、デジタルデータに応じたアナログ信号を精度良く変換することができるデジタル・アナログ変換回路を提供する。また、データ線駆動回路から出力されるデータ信号のばらつきを抑制することで表示品位を向上させることができるデジタル・アナログ変換回路、電気光学装置及び電子機器を提供する。
【解決手段】 基準電流生成回路部ＳＫを、定電流用トランジスタＱｒｅｆ、第１及び第２の基準電流生成用トランジスタＱｖ１，Ｑｖ２で構成した。そして、第１及び第２のデータ線駆動回路の特性のばらつきに応じて第１及び第２の基準電流生成用トランジスタＱｖ１，Ｑｖ２を制御することで基準電流Ｉｒｅｆの電流値及び基準電圧Ｖｒｅｆの電圧値を細かく分解して調整するようにした。
【選択図】 図４

Description

本発明は、デジタル・アナログ変換回路、電気光学装置及び電子機器に関するものである。
近年、液晶素子、有機ＥＬ素子、電気泳動素子、電子放出素子といった電気光学素子を備えた電気光学装置としての表示ディスプレイが注目されている。そして、この種の表示ディスプレイの駆動方法の一つに、画素毎に所定のタイミングでデータ信号を供給するためのスイッチング素子を備えたアクティブマトリクス型ディスプレイがある。
アクティブマトリクス型表示ディスプレイにおいては、デジタル信号である画像デジタルデータをアナログ信号である前記データ信号に変換するデジタル・アナログ変換回路を備えたデータ線駆動回路が備えられている。
ところで、表示ディスプレイの大型化に伴って、１つの表示パネル部に対して複数のデータ線駆動回路を備えたものが知られている。このような複数のデータ線駆動回路を備えた表示ディスプレイにおいては、デジタル・アナログ変換回路を構成するトランジスタの製造ばらつきによってデータ線駆動回路毎でそのデータ信号の信号レベルにばらつきが発生してしまう場合がある。この結果、例えば、同じ画像デジタルデータに対して異なった信号レベルを有するデータ信号に変換されてしまうため、電気光学素子の輝度がデータ線駆動回路毎で異なる。従って、表示品位が劣化してしまう。
そこで、複数のデータ線駆動回路を互いに電気的に接続し、１つのデータ線駆動回路で生成された電流を他のデータ線駆動回路に供給するようにしたものが知られている。つまり、データ線駆動回路は前記電流を生成するためのトランジスタが形成されており、このトランジスタにて生成された電流を他のデータ線駆動回路内に形成されたトランジスタに供給する。このように、１つのデータ線駆動回路で生成された電流に基づいて他のデータ線駆動回路を駆動させる。この結果、データ信号の信号レベルがデータ線駆動回路毎に異なるのを抑制している（例えば、特許文献１）。
特開２００１−４２８２７号公報
しかしながら、上記特許文献１に記載の発明では、前記各トランジスタのソース／ドレイン間電圧にばらつきがあるため、現実的には、データ信号の信号レベルがデータ線駆動回路毎に異なってしまう。従って、データ線駆動回路間の特性のばらつきが発生する。この結果、データ線駆動回路から出力されるデータ信号のばらつきが生じる。また、前記電流を他のデータ線駆動回路に供給するための配線が必要となるために、データ線駆動回路の実装コストが高くなってしまう。
さらに、前記配線によってノイズがのるため、その分、表示品位が劣化してしまう。また、複数のパネルを互いに接続することで表示ディスプレイを大型するような場合においては、各データ線駆動回路間の特性のばらつきを補償することができないので、上記発明をそのまま用いることができない。以上のことから表示品位が劣化してしまう。
本発明は上記問題点を解消するためになされたものであって、その目的の一つは、各トランジスタにばらつきがあっても、デジタルデータに応じたアナログ信号を精度良く変換
することができるデジタル・アナログ変換回路を提供することにある。また、他の目的の一つは、データ線駆動回路から出力されるデータ信号のばらつきを抑制することで表示品位を向上させることができる電気光学装置及び電子機器を提供することにある。
本発明によれば、基準電流を生成する基準電流生成回路部と、第１の制御端子を備え、その第１の制御端子がダイオード接続されて前記基準電流が供給される第１のトランジスタと、第２の制御端子を備え、その第２の制御端子が前記第１の制御端子に接続された複数の第２のトランジスタと、デジタルデータのビットデータをそれぞれ入力する第３の制御端子を備えるとともに、前記複数の第２のトランジスタに対してそれぞれ直列に接続された複数の第３のトランジスタと
を備え、前記複数の第３のトランジスタの前記デジタルデータに基づくオン動作に基づいて、それぞれ対応する前記第２のトランジスタから出力される電流を、一つの出力端子から出力するデジタル・アナログ変換回路において、前記基準電流生成回路部は、複数の制御信号を入力し、その複数の制御信号に基づいて複数レベルの基準電流を生成する。
これによれば、例えば、複数のデジタル・アナログ変換回路を使用するとき、複数の制御信号をデジタル・アナログ変換回路毎の第１、第２または第３のトランジスタの特性ばらつきに合わせて設定することで、デジタルデータに応じたアナログ電流を精度良く変換することができる。
また、例えば、複数のデジタル・アナログ変換回路を使用するとき、各デジタル・アナログ変換回路同士は電気的に独立している。つまり、各デジタル・アナログ変換回路間は配線等で電気的に接続されていない。従って、１つのデジタル・アナログ変換回路が他のデジタル・アナログ変換回路のアナログ電流に影響を及ぼすことはない。また、デジタル・アナログ変換回路間には配線等を設ける必要はないので、その分の実装コストを下げることができる。さらに、その配線等によってノイズの発生がないので、その分、デジタルデータに応じたアナログ電流を精度良く変換することができる。
このデジタル・アナログ変換回路において、さらに、第４の制御端子を備えその第４の制御端子が前記第１のトランジスタと直列に接続された第４のトランジスタを備えるとともに、前記基準電流生成回路部は、第５の制御端子を備え、その第５の制御端子がダイオード接続されるとともに同第５の制御端子が前記第４の制御端子に対して接続された第５のトランジスタと、前記複数の制御信号をそれぞれ入力する第６の制御端子を備えるとともに、第５のトランジスタに対してそれぞれ直列に接続された複数の第６のトランジスタとを備えてもよい。
これによれば、例えば、複数のデジタル・アナログ変換回路を使用するとき、複数の制御信号をデジタル・アナログ変換回路毎の第４または第５のトランジスタの特性ばらつきに合わせて設定することで、デジタルデータに応じたアナログ電流を精度良く変換することができる。また、複数の制御信号を複数の第６のトランジスタの第６の制御端子に供給することでデジタルデータに応じたアナログ電流を精度良く変換することができる。
このデジタル・アナログ変換回路において、前記複数の第２のトランジスタの各々は、前記第１のトランジスタとカレントミラーを構成していてもよい。
これによれば、カレントミラーによって基準電流に応じた電流を前記複数の第２のトランジスタに供給する。従って、各複数の第２のトランジスタは前記基準電流に応じた電流を精度良く供給することができる。
このデジタル・アナログ変換回路において、前記複数の第６のトランジスタの各々は、
その電流駆動能力が異なっていてもよい。
これによれば、複数の第６のトランジスタを同じ電圧レベルで制御することで第６のトランジスタにて生成される基準電流の電流値を、デジタル・アナログ変換回路を構成する各トランジスタ等の特性のばらつきに合わせて高分解能に調整することができる。
本発明の電気光学装置は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応して備えられる画素を含む表示パネル部と、前記複数のデータ線に対してデータ電流を供給するデータ電流供給回路とを備えた電気光学装置において、前記データ電流供給回路は、基準電流を生成する基準電流生成回路部と、第１の制御端子を備え、その第１の制御端子がダイオード接続されて前記基準電流が供給される第１のトランジスタと、第２の制御端子を備え、その第２の制御端子が前記第１の制御端子に接続された複数の第２のトランジスタと、デジタルデータのビットデータをそれぞれ入力する第３の制御端子を備えるとともに、前記複数の第２のトランジスタに対してそれぞれ直列に接続された複数の第３のトランジスタと、を備え前記複数の第３のトランジスタの前記デジタルデータに基づくオン動作に基づいて、それぞれ対応する前記第２のトランジスタから出力される電流を、一つの出力端子から出力し、前記基準電流生成回路部は、複数の制御信号を入力し、その複数の制御信号に基づいて複数レベルの基準電流を生成する。
これによれば、例えば、複数のデータ電流供給回路を使用するとき、複数の制御信号をデータ電流供給回路毎の第１、第２または第３のトランジスタの特性ばらつきに合わせて設定することで、デジタルデータに応じたアナログ電流を精度良く変換することができる。
また、例えば、複数のデジタル・アナログ変換回路を使用するとき、各データ電流供給回路同士は電気的に独立している。つまり、各デジタル・アナログ変換回路間は配線等で電気的に接続されていない。従って、１つのデータ電流供給回路が他のデータ電流供給回路のアナログ電流に影響を及ぼすことはない。また、データ電流供給回路間には配線等を設ける必要はないので、その分の実装コストを下げることができる。さらに、その配線等によってノイズの発生がないので、その分、デジタルデータに応じたアナログ電流を精度良く変換することができる。以上のことから、表示パネル部上に表示される画像の表示品位を向上させることができる。
この電気光学装置において、さらに、第４の制御端子を備えその第４の制御端子が前記第１のトランジスタと直列に接続された第４のトランジスタを備えるとともに、前記基準電流生成回路部は、第５の制御端子を備え、その第５の制御端子がダイオード接続されるとともに同第５の制御端子が前記第４の制御端子に対して接続された第５のトランジスタと、前記複数の制御信号をそれぞれ入力する第６の制御端子を備えるとともに、第５のトランジスタに対してそれぞれ直列に接続された複数の第６のトランジスタと
を備えていてもよい。
これによれば、例えば、複数のデータ電流供給回路を使用するとき、複数の制御信号をデータ電流供給回路毎の第４または第５のトランジスタの特性ばらつきに合わせて設定することで、デジタルデータに応じたアナログ電流を精度良く変換することができる。また、複数の制御信号を複数の第６のトランジスタの第６の制御端子に供給することでデジタルデータに応じたアナログ電流を精度良く変換することができる。
この電気光学装置において、前記複数の第２のトランジスタの各々は、前記第１のトランジスタとカレントミラーを構成していてもよい。
これによれば、カレントミラーによって基準電流に応じた電流を前記複数の第２のトラ
ンジスタに供給する。従って、各複数の第２のトランジスタは前記基準電流としてデジタルデータに応じた電流を精度良く供給することができる。
この電気光学装置において、前記複数の第６のトランジスタの各々は、その電流駆動能力が異なっていてもよい。
これによれば、複数の第６のトランジスタを同じ電圧レベルで制御することで第６のトランジスタにて生成される基準電流の電流値を、データ電流供給回路を構成する各トランジスタ等の特性のばらつきに合わせて高分解能に調整することができる。
また、例えば、前記複数の第６のトランジスタと前記第５のトランジスタとの間にそれぞれスイッチを設け、それらスイッチをデジタルデータに応じてそれぞれオンまたはオフする。このようにすることで、複数の第６のトランジスタの各第６の制御端子に直接デジタルデータに応じた電圧レベルを有する電圧を供給することなく基準電流の電流値をデータ電流供給回路を構成する各トランジスタ等の特性のばらつきに合わせて高分解能に調整することができる。
この電気光学装置において、前記表示パネル部は、複数のパネルを互いにつなぎ合わせて構成されていてもよい。
これによれば、表示品位を低下させることなく複数のパネルを互いに接続することでディスプレイを大型化することができる。
本発明の電子機器は上記記載の電気光学装置を実装している。
これによれば、例えば、複数のパネルを互いに接続することでディスプレイを大型化した電子機器においても、その表示品位の高い画像表示を行わせることができる。
以下、本発明を有機ＥＬディスプレイに適用した各実施形態を図面に従って説明する。（第１実施形態）
以下、本発明を具体化した第１実施形態を図１〜図５に従って説明する。図１は、有機ＥＬディスプレイの電気的構成を示すブロック回路図である。図２は、表示パネル部の回路構成を示すブロック回路図である。図３は、画素の回路図である。
有機ＥＬディスプレイ１０は、図１に示すように、制御回路１１、表示パネル部１２、走査線駆動回路１３、第１のデータ線駆動回路１４ａ及び第２のデータ線駆動回路１４ｂを備えている。尚、本実施形態における有機ＥＬディスプレイ１０は、アクティブマトリクス駆動方式の有機ＥＬディスプレイである。尚、本実施形態の有機ＥＬディスプレイ１０は、図１に示すように、１枚の表示パネル部１２を２個のデータ線駆動回路１４ａ，１４ｂで駆動するディスプレイを示している。
有機ＥＬディスプレイ１０の制御回路１１、走査線駆動回路１３、第１のデータ線駆動回路１４ａ及び第２のデータ線駆動回路１４ｂは、それぞれが独立した電子部品によって構成されていてもよい。例えば、制御回路１１、走査線駆動回路１３、第１のデータ線駆動回路１４ａ及び第２のデータ線駆動回路１４ｂが、各々１チップの半導体集積回路装置によって構成されていてもよい。又、制御回路１１、走査線駆動回路１３、第１のデータ線駆動回路１４ａ及び第２のデータ線駆動回路１４ｂの全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
制御回路１１には、図示しない外部装置からのクロックパルスＣＰ及び画像デジタルデータＤが入力される。制御回路１１は、その入力されたクロックパルスＣＰに基づいて表
示パネル部１２に画像を表示するタイミングを制御するための垂直同期信号ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣを生成する。そして、制御回路１１は生成された垂直同期信号ＶＳＹＮＣを走査線駆動回路１３に出力するとともに、水平同期信号ＨＳＹＮＣを第１のデータ線駆動回路１４ａ及び第２のデータ線駆動回路１４ｂにそれぞれに出力する。
また、制御回路１１は、前記画像デジタルデータＤを所定のタイミングで振り分けて第１のデータ線駆動回路１４ａ及び第２のデータ線駆動回路１４ｂに出力する。ここで、第１のデータ線駆動回路１４ａに出力される画像デジタルデータＤを第１の画像デジタルデータＤ１とし、第２のデータ線駆動回路１４ｂに出力される画像デジタルデータＤを第２の画像デジタルデータＤ２とする。
第１の画像デジタルデータＤ１は、表示パネル部１２の図中左側の領域に割り当てられた画素２０（図２参照）に表示される画像に対応した画像デジタルデータである。また、第２の画像デジタルデータＤ２は、表示パネル部１２の図中右側の領域に割り当てられた画素２０に表示される画像に対応した画像デジタルデータである。
また、本実施形態の画像デジタルデータＤ、第１の画像デジタルデータＤ１及び第２の画像デジタルデータＤ２はそれぞれ８ビットのデジタルデータである。
表示パネル部１２は、図２に示すように、その行方向に沿って延びるｎ本の走査線Ｙ１，Ｙ２，・・・，Ｙｎを備えている。また、表示パネル部１２は、その列方向に沿って延びるｍ本のデータ線Ｘ１，Ｘ２，・・・，Ｘｍを備えている。そして、表示パネル部１２は、前記複数の走査線Ｙ１〜Ｙｎと前記複数のデータ線Ｘ１〜Ｘｍとの交差部に対応した位置に画素２０を備えている。前記各画素２０は、対応する走査線Ｙ１〜Ｙｎ及びデータ線Ｘ１〜Ｘｍに接続されている。そして、前記各画素２０は、対応する走査線Ｙ１〜Ｙｎを介して走査線駆動回路１３に接続されている。また、画素２０は、前記データ線Ｘ１〜Ｘｍを介して対応する第１のデータ線駆動回路１４ａまたは第２のデータ線駆動回路１４ｂに接続されている。
詳しくは、ｍ本のデータ線Ｘ１〜Ｘｍのうちｋ本のデータ線Ｘ１〜Ｘｋ（ｋは自然数）に接続された画素２０は、その対応するデータ線Ｘ１〜Ｘｋを介して第１のデータ線駆動回路１４ａに接続されている。また、ｍ本のデータ線Ｘ１〜Ｘｍのうちｋ本のデータ線Ｘｋ＋１〜Ｘｍに接続された画素２０は、その対応するデータ線Ｘｋ＋１〜Ｘｍを介して第２のデータ線駆動回路１４ｂに接続されている。
また、表示パネル部１２は、前記各データ線Ｘ１〜Ｘｍに平行に沿ってｍ本の電源線Ｌ１，Ｌ２，・・・，Ｌｍを備えている。各電源線Ｌ１〜Ｌｍには電源電圧ＶＯＥＬが供給されている。また、電源線Ｌ１〜Ｌｍはそれぞれ画素２０に接続されている。そして、各画素２０には電源電圧ＶＯＥＬが供給されるようになっている。
図３は、本実施形態における第１のデータ線Ｘ１と第１の走査線Ｙ１との交差部に対応して備えられた画素２０の等価回路図である。尚、この画素２０の電気的構成は他の走査線とデータ線との交差部に対応する位置に備えられた画素と同じである。従って、説明の便宜上、第１のデータ線Ｘ１と第１の走査線Ｙ１との交差部に対応する位置に備えられた画素についてのみ以下に説明し、他の走査線とデータ線との交差部に対応する位置に備えられた画素についてはその説明を省略する。
画素２０は、本実施形態においては、有機ＥＬ素子ＯＬＥＤ、駆動トランジスタＴｄ、第１及び第２のスイッチングトランジスタＴｓｗ１，Ｔｓｗ２、変換トランジスタＴｃ及び保持キャパシタＣｏを備えている。駆動トランジスタＴｄ、変換トランジスタＴｃ及び第２のスイッチングトランジスタＴｓｗ２は、それぞれ、その導電型がＰ型である。また
、第１のスイッチングトランジスタＴｓｗ１はその導電型がＮ型である。
駆動トランジスタＴｄは、そのドレインが有機ＥＬ素子ＯＬＥＤの陽極Ｅ１に接続されている。有機ＥＬ素子ＯＬＥＤは、その発光層が有機材料で構成されたＥＬ（エレクトロルミネッセンス）素子である。有機ＥＬ素子ＯＬＥＤの陰極Ｅ２は接地されている。
また、駆動トランジスタＴｄのゲートは、変換トランジスタＴｃのゲートに接続されている。また、駆動トランジスタＴｄのソースは、変換トランジスタＴｃのソースに接続されている。さらに、駆動トランジスタＴｄのソースは電源線Ｌ１に接続されている。駆動トランジスタＴｄのソース／ゲート間には、保持キャパシタＣｏが接続されている。つまり、前記変換トランジスタＴｃと駆動トランジスタＴｄとでカレントミラー回路を構成している。
前記変換トランジスタＴｃのドレインは、第１のスイッチングトランジスタＴｓｗ１を介して第１のデータ線Ｘ１に接続されている。また、変換トランジスタＴｃのドレインは、第２のスイッチングトランジスタＴｓｗ２を介して前記保持キャパシタＣｏに接続されている。
前記第１のスイッチングトランジスタＴｓｗ１のゲートは第１の副走査線Ｙ１１に接続されている。また、前記第２のスイッチングトランジスタＴｓｗ２のゲートは第２の副走査線Ｙ１２に接続されている。この第１の副走査線Ｙ１１と第２の副走査線Ｙ１２は第１の走査線Ｙ１に相当している。
走査線駆動回路１３は、走査信号ＳＣ１，ＳＣ２，…，ＳＣｎを作成する。各走査信号ＳＣ１〜ＳＣｎはそれぞれＬレベルまたはＨレベルを有する電圧信号である。また、走査線駆動回路１３は前記垂直同期信号ＶＳＹＮＣのタイミングでＨレベルの走査信号を出力することで走査線Ｙ１〜ＹｎをＹ１→Ｙ２→Ｙ３…→Ｙｎ→Ｙ１の順に線順次選択駆動する。
詳しくは、各走査線Ｙ１〜Ｙｎは第１の副走査線と第２の副走査線とで構成される２本の副走査線から成る。第１の副走査線Ｙ１１，…には第１の副走査信号ＳＣ１１，…が供給され、第２の副走査線Ｙ１２，…には第２の副走査信号ＳＣ１２，…が供給されるようになっている。そして、走査線駆動回路１３が、Ｈレベルの第１の副走査信号を出力するとともにＬレベルの第２の副走査信号を出力することで対応する走査線を選択駆動する。
第１のデータ線駆動回路１４ａは、図２に示すように、表示パネル部１２の図中左側下方に配置されている。第２のデータ線駆動回路１４ｂは、表示パネル部１２の図中右側下方に配置されている。また、第１のデータ線駆動回路１４ａは、基準電流生成回路部ＳＫとｋ個のデジタル・アナログ変換回路１５ａとを備えている。同様に、第２のデータ線駆動回路１４ｂは基準電流生成回路部ＳＫとｋ個のデジタル・アナログ変換回路１５ｂとを備えている。
第１のデータ線駆動回路１４ａのデジタル・アナログ変換回路１５ａは、それぞれ、図中左側から順に第１のデータ線Ｘ１，第２のデータ線Ｘ２，…第ｋのデータ線Ｘｋに電気的に接続されている。また、第２のデータ線駆動回路１４ｂのデジタル・アナログ変換回路１５ｂは、それぞれ、図中左側から順に第ｋ＋１のデータ線Ｘｋ＋１，第ｋ＋２のデータ線Ｘｋ＋２，…，第ｍのデータ線Ｘｍに電気的に接続されている。
そして、前記第１のデータ線駆動回路１４ａのデジタル・アナログ変換回路１５ａからは対応するデータ線Ｘ１〜Ｘｋを介して前記第１の画像デジタルデータＤ１に応じたアナ
ログ信号であるデータ電流ＤＡ１〜ＤＡｋが出力される。同様に、前記第２のデータ線駆動回路１４ｂのデジタル・アナログ変換回路１５ｂからは対応するデータ線Ｘｋ＋１〜Ｘｍを介して前記第２の画像デジタルデータＤ２に応じたアナログ信号であるデータ電流ＤＢ１〜ＤＢｋが出力される。このとき、前記データ電流ＤＡ１〜ＤＡｋ，ＤＢ１〜ＤＢｋは、走査線駆動回路１３が走査線Ｙ１〜Ｙｎのうちの１本の走査線を選択する毎に出力される。
上記のように構成された有機ＥＬディスプレイ１０は、前記走査線駆動回路１３から出力される走査信号ＳＣ１〜ＳＣｎによって、選択された走査線Ｙ１〜Ｙｎ上の各画素２０の第１及び第２のスイッチングトランジスタＴｓｗ１，Ｔｓｗ２がそれぞれオン状態に設定される。そして、前記走査線駆動回路１３が走査線Ｙ１〜Ｙｎのうちの１本の走査線を選択する毎に第１及び第２のデータ線駆動回路１４ａ，１４ｂからデータ電流ＤＡ１〜ＤＡｋ，ＤＢ１〜ＤＢｋが、対応する画素２０に出力される。このことによって、データ電流ＤＡ１〜ＤＡｋ，ＤＢ１〜ＤＢｋに対応した電荷が画素２０の前記第１及び第２のスイッチングトランジスタＴｓｗ１，Ｔｓｗ２を介して保持キャパシタＣｏに書き込まれる。その後、走査線駆動回路１３から出力される前記走査信号によって第２のスイッチングトランジスタＴｓｗ２がオフ状態に設定される。
すると、前記変換トランジスタＴｃには保持キャパシタＣｏに書き込まれた電荷に応じた電流が流れる。そして、前記変換トランジスタＴｃとカレントミラー回路を構成する前記駆動トランジスタＴｄに前記電流に応じた大きさの駆動電流Ｉｅｌが流れる。このことによって、有機ＥＬ素子ＯＬＥＤが前記駆動電流Ｉｅｌに応じた輝度階調で発光する。そして、走査線駆動回路１３が、順次、走査線Ｙ１〜Ｙｎを選択駆動することで、表示パネル部１２上に画像デジタルデータＤに応じた所望の画像が表示される。
尚、通常、書き込み速度を速くするために、変換トランジスタＴｃに流れる電流は駆動電流Ｉｅｌより大きな電流とする。つまり、変換トランジスタＴｃと駆動トランジスタＴｄとはその利得係数を変えている。このため、駆動電流Ｉｅｌはその利得係数の比に応じた電流である。
次に、前記第１及び第２のデータ線駆動回路１４ａ，１４ｂの電気的構成についてその詳細を図４に従って説明する。
図４は、第１のデータ線駆動回路１４ａの基準電流生成回路部ＳＫ及び第１のデータ線Ｘ１に電気的に接続されたデジタル・アナログ変換回路１５ａのそれぞれの等価回路図である。尚、第１のデータ線駆動回路１４ａの基準電流生成回路部ＳＫと第２のデータ線駆動回路１４ｂの基準電流生成回路部ＳＫの回路構成は同じである。また、デジタル・アナログ変換回路１５ａとデジタル・アナログ変換回路１５ｂの回路構成は同じである。従って、以下、第１のデータ線駆動回路１４ａの基準電流生成回路部ＳＫ及び第１のデータ線Ｘ１に接続されたデジタル・アナログ変換回路１５ａについてのみその詳細な説明をし、他のデータ線に接続されたデジタル・アナログ変換回路１５ａ，１５ｂについてはその詳細な説明は省略する。
基準電流生成回路部ＳＫは、定電流用トランジスタＱｒｅｆ、第１の基準電流生成用トランジスタＱｖ１及び第２の基準電流生成用トランジスタＱｖ２を備えている。本実施形態においては、定電流用トランジスタＱｒｅｆの導電型はＰ型である。また、第１の基準電流生成用トランジスタＱｖ１及び第２の基準電流生成用トランジスタＱｖ２のそれぞれの導電型はＮ型である。
定電流用トランジスタＱｒｅｆは、そのソースに駆動電圧Ｖｏが供給されている。定電流用トランジスタＱｒｅｆのゲート／ドレイン間は電気的に接続されている。すなわち、
定電流用トランジスタＱｒｅｆは、所謂、ダイオード接続されたトランジスタである。
また、定電流用トランジスタＱｒｅｆのドレインは、第１の基準電流生成用トランジスタＱｖ１及び第２の基準電流生成用トランジスタＱｖ２の各ドレインに接続されている。第１の基準電流生成用トランジスタＱｖ１は、そのソースが接地されている。第１の基準電流生成用トランジスタＱｖ１のゲートには第１の基準電圧Ｖ１が供給されるようになっている。また、第２の基準電流生成用トランジスタＱｖ２のソースは接地されている。第２の基準電流生成用トランジスタＱｖ２のゲートには第２の基準電圧Ｖ２が供給されるようになっている。
従って、第１の基準電流生成用トランジスタＱｖ１のドレイン／ソース間には第１の基準電圧Ｖ１の電圧値に対応した電流値を有する第１の基準電流Ｉｒｅｆ１が流れる。また、第２の基準電流生成用トランジスタＱｖ２のドレイン／ソース間には第２の基準電圧Ｖ２の電圧値に対応した電流値を有する第２の基準電流Ｉｒｅｆ２が流れる。
そして、定電流用トランジスタＱｒｅｆのソース／ドレイン間には、第１の基準電流Ｉｒｅｆ１と第２の基準電流Ｉｒｅｆ２とが合成された電流値を有する基準電流Ｉｒｅｆが流れる。つまり、基準電流Ｉｒｅｆの電流値は、
Ｉｒｅｆ＝Ｉｒｅｆ１＋Ｉｒｅｆ２ ・・・（１）
で表される。
また、本実施形態においては、第１の基準電流生成用トランジスタＱｖ１の利得係数βｖ１（これが、特許請求の範囲に記載された「電流駆動能力」に相当する）と第２の基準電流生成用トランジスタＱｖ２の利得係数βｖ２（これが、特許請求の範囲に記載された「電流駆動能力」に相当する）との相対比が、例えば
βｖ１：βｖ２＝４：１ ・・・（２）
になるように、各第１または第２の基準電流生成用トランジスタＱｖ１，Ｑｖ２のキャリアの移動度μ、ゲート容量Ｃ、チャネル幅Ｗ及びチャネル長Ｌを設定する。
従って、例えば、第１の基準電圧Ｖ１の電圧値と第２の基準電圧Ｖ２の電圧値とが同じである場合、第１の基準電流Ｉｒｅｆ１の電流値は第２の基準電流Ｉｒｅｆ２の電流値の４倍の大きさとなる。そして、第１の基準電圧Ｖ１の電圧値を一定にし、第２の基準電圧Ｖ２の電圧値を２倍、３倍、４倍にすることで、基準電流Ｉｒｅｆの電流値を細かく調整することができる。つまり、第２の基準電流生成用トランジスタＱｖ２に供給される第２の基準電圧Ｖ２を制御することで、第１の基準電流Ｉｒｅｆ１の電流値を１／４の大きさ毎に分解して調整することができる。
図５は、第１の基準電流Ｉｒｅｆ１と第１の基準電圧Ｖ１、及び、第２の基準電流Ｉｒｅｆ２と第２の基準電圧Ｖ２とのそれぞれの関係を示した図である。また、図５は、第１の基準電圧Ｖ１が最大値のとき、つまり、第１の基準電流生成用トランジスタＱｖ１のゲートに最大電圧Ｖｍが供給されたときの第１の基準電流Ｉｒｅｆ１の電流値を１に規格化した図である。
図５において、第１の基準電流Ｉｒｅｆ１及び第１の基準電圧Ｖ１による第１の基準電流生成用トランジスタＱｖ１の特性は実線で示されている。また、第２の基準電流Ｉｒｅｆ２及び第２の基準電圧Ｖ２による第２の基準電流生成用トランジスタＱｖ２の特性は鎖線で示されている。第１の基準電流生成用トランジスタＱｖ１の利得係数βｖ１は、前記したように、第２の基準電流生成用トランジスタＱｖ２の利得係数βｖ２に比べて大きくなるように設定されている。従って、図５に示すように、第１の基準電圧Ｖ１と第２の基準電圧Ｖ２とを同じ初期電圧Ｖｐ〜最大電圧Ｖｍから成る電圧レンジで変化させると、第
１の基準電流Ｉｒｅｆ１は第２の基準電流Ｉｒｅｆ２に比べて急峻に増加する。
そして、本実施形態においては、前記したように、利得係数βｖ１は利得係数βｖ２の４倍の大きさになるように設定されている。従って、例えば、第１の基準電圧Ｖ１を初期電圧Ｖｐから所定の電圧値Ｖｓ毎に４段階に増加させるようにする。また、各電圧値Ｖｓ毎に増加させる度に、第２の基準電圧Ｖ２を初期電圧Ｖｐから電圧値Ｖｓ毎に４段階に増加させるようにする。
このようにすることで、初期電圧Ｖｐ〜最大電圧Ｖｍの間を１６段階に制御することができる。このことに伴って、前記基準電流Ｉｒｅｆの電流値も１６段階に制御することができる。
また、前記定電流用トランジスタＱｒｅｆのソース／ドレイン間に流れる前記基準電流Ｉｒｅｆの電流値に応じた電圧（以下、この電圧を基準電圧Ｖｒｅｆとする）が同定電流用トランジスタＱｒｅｆのゲートに生じる。このことから、第１の基準電流生成用トランジスタＱｖ１の利得係数β１と第２の基準電流生成用トランジスタＱｖ２の利得係数β２とを変えることで、定電流用トランジスタＱｒｅｆのゲートに生じる基準電圧Ｖｒｅｆを細かく分解して調整することができる。そして、本実施形態においては、第１の基準電流生成用トランジスタＱｖ１の利得係数β１を第２の基準電流生成用トランジスタＱｖ２の利得係数β２の４倍の大きさに設定することで、基準電流Ｉｒｅｆを１／１６の大きさ毎に分解して調整することができる。そして、基準電圧Ｖｒｅｆを１／１６の大きさ毎に分解して調整することができる。
このようにして、基準電流生成回路部ＳＫは、第１及び第２の基準電圧Ｖ１，Ｖ２の電圧値に基づいて複数レベル（本実施形態においては１６段階のレベル）の電流値を有する基準電流Ｉｒｅｆを生成することができる。また、基準電流生成回路部ＳＫは、第１及び第２の基準電圧Ｖ１，Ｖ２の電圧値に基づいて複数レベル（本実施形態においては１６段階のレベル）の電流値を有する基準電圧Ｖｒｅｆを生成することができる。
デジタル・アナログ変換回路１５ａは、本実施形態においては８ビットの電流出力型デジタル・アナログ型変換回路である。デジタル・アナログ変換回路１５ａは、図４に示すように、電流用トランジスタＱａ、第１〜第８の電流供給用トランジスタＱ１〜Ｑ８、第１〜第８のスイッチング用トランジスタＱｓｗ１〜Ｑｓｗ８及び変換用トランジスタＱｃを備えている。また、デジタル・アナログ変換回路１５ａは、８本のアナログ信号線ＡＬ１〜ＡＬ８と８本のデジタル信号線ＤＬ１〜ＤＬ８とを備えている。
電流用トランジスタＱａ及び第１〜第８の電流供給用トランジスタＱ１〜Ｑ８はそれぞれ所定の電流レベルを出力する定電流源として機能するトランジスタである。また、第１〜第８のスイッチング用トランジスタＱｓｗ１〜Ｑｓｗ８は、前記画像デジタルデータＤに応じてオン・オフ制御されるスイッチング素子として機能するトランジスタである。また、変換用トランジスタＱｃは、前記基準電流生成回路部ＳＫにて生じた基準電圧Ｖｒｅｆを受けて、その基準電圧Ｖｒｅｆの電圧レベルに応じた電流に変換するトランジスタである。
尚、本実施形態においては、電流用トランジスタＱａ、第１〜第８の電流供給用トランジスタＱ１〜Ｑ８及び第１〜第８のスイッチング用トランジスタＱｓｗ１〜Ｑｓｗ８の導電型は、それぞれ、Ｎ型である。また、変換用トランジスタＱｃの導電型は、Ｐ型である。
また、電流用トランジスタＱａは、本実施形態においては、その利得係数βａが第１〜
第８の電流供給用トランジスタＱ１〜Ｑ８のうちの第１の電流供給用トランジスタＱ１の利得係数β１と同じ大きさになるように形成されている。
変換用トランジスタＱｃは、そのソースに前記駆動電圧Ｖｏが供給されている。変換用トランジスタＱｃは、そのゲートが前記基準電流生成回路部ＳＫの定電流用トランジスタＱｒｅｆのゲートに対して接続されている。そして、変換用トランジスタＱｃは前記定電流用トランジスタＱｒｅｆとカレントミラー回路を構成する。つまり、変換用トランジスタＱｃは、前記基準電流生成回路部ＳＫにて生じた基準電圧Ｖｒｅｆを受けて、その基準電圧Ｖｒｅｆの電圧レベルに応じた電流値を有する電流Ｉａに変換する。本実施形態の変換用トランジスタＱｃは、その利得係数βｃが前記定電流用トランジスタＱｒｅｆの利得係数βｒｅｆと同じ大きさになるように形成されている。従って、変換用トランジスタＱｃのソース／ドレイン間に流れる電流Ｉａは前記基準電流Ｉｒｅｆと同じ電流値を有する電流となる。
また、変換用トランジスタＱｃのドレインは、電流用トランジスタＱａのドレインに接続されている。電流用トランジスタＱａは、そのゲートがダイオード接続されている。また、電流用トランジスタＱａのソースは接地されている。
従って、前記基準電流生成回路部ＳＫを構成する第１の基準電流生成用トランジスタＱｖ１の前記利得係数β１及び第２の基準電流生成用トランジスタＱｖ２の前記利得係数β２とを変えることで、前記電流Ｉａを細かく分解して調整することができる。そして、本実施形態においては、前記したように、第１の基準電流生成用トランジスタＱｖ１の利得係数β１を第２の基準電流生成用トランジスタＱｖ２の利得係数β２の４倍の大きさに設定した。従って、電流Ｉａは１／１６の大きさ毎に分解して調整される。
アナログ信号線ＡＬ１〜ＡＬ８は互いに並列に配列され、その一端が第１のデータ線Ｘ１に接続されている。また、アナログ信号線ＡＬ１〜ＡＬ８は、それぞれ、対応する第１〜第８のスイッチング用トランジスタＱｓｗ１〜Ｑｓｗ８のドレインに接続されている。前記第１〜第８のスイッチング用トランジスタＱｓｗ１〜Ｑｓｗ８の各ゲートには対応する第１〜第８のデジタル信号線ＤＬ１〜ＤＬ８が接続されている。第１〜第８のスイッチング用トランジスタＱｓｗ１〜Ｑｓｗ８の各ゲートには第１〜第８のデジタル信号線ＤＬ１〜ＤＬ８を介して前記画像デジタルデータＤに対応するビットデータが入力されるようになっている。そして、前記第１〜第８のスイッチング用トランジスタＱｓｗ１〜Ｑｓｗ８は、前記画像デジタルデータＤに応じてそれぞれオン・オフ制御される。
また、第１〜第８のスイッチング用トランジスタＱｓｗ１〜Ｑｓｗ８の各ソースは、対応する第１〜第８の電流供給用トランジスタＱ１〜Ｑ８の各ドレインに接続されている。また、各第１〜第８の電流供給用トランジスタＱ１〜Ｑ８のソースは接地されている。即ち、第１〜第８の電流供給用トランジスタＱ１〜Ｑ８は前記第１〜第８のスイッチング用トランジスタＱｓｗ１〜Ｑｓｗ８に対してそれぞれ直列に接続されている。そして、前記第１〜第８のスイッチング用トランジスタＱｓｗ１〜Ｑｓｗ８と第１〜第８の電流供給用トランジスタＱ１〜Ｑ８とから成る電流経路は第１のデータ線Ｘ１に接続されている。
また、第１〜第８の電流供給用トランジスタＱ１〜Ｑ８は、その各利得係数β１〜β８に応じた電流値の電流が流れる。ここで、第１〜第８の電流供給用トランジスタＱ１〜Ｑ８は、その各利得係数β１〜β８の相対比が、１：２：４：８：１６：３２：６４：１２８となるように設定されている。トランジスタの利得係数β１〜β８は、それぞれμＣＷ／Ｌで定義される。ここで、μはキャリアの移動度、Ｃはゲート容量、Ｗはチャネル幅、Ｌはチャネル長である。
従って、第１〜第８の電流供給用トランジスタＱ１〜Ｑ８からそれぞれ出力される電流Ｉ１〜Ｉ８の大きさは、以下の関係になる。
Ｉ１＝Ｉ２／２＝Ｉ３／４＝Ｉ４／８＝Ｉ５／１６＝Ｉ６／３２＝Ｉ７／６４＝Ｉ８／１２８ ・・・（３）
そして、前記第１〜第８のスイッチング用トランジスタＱｓｗ１〜Ｑｓｗ８は、前記したように、８ビットの前記画像デジタルデータＤの各ビットデータに対応している。例えば、画像デジタルデータＤの最下位ビットデータは利得係数が最も小さな第１のスイッチング用トランジスタＱｓｗ１に供給され、最上位ビットデータは利得係数が最も大きな第８のスイッチング用トランジスタＱｓｗ８に出力されるようになっている。
また、前記第１〜第８の電流供給用トランジスタＱ１〜Ｑ８の各ゲートは互いに接続されるとともに、ダイオード接続された電流用トランジスタＱａのゲートに接続されている。つまり、第１〜第８の電流供給用トランジスタＱ１〜Ｑ８のそれぞれは電流用トランジスタＱａとカレントミラー回路を構成している。
従って、各第１〜第８の電流供給用トランジスタＱ１〜Ｑ８は、前記電流用トランジスタＱａのゲートの電圧レベルを基準値とした電流Ｉ１〜Ｉ８をそれぞれ出力する。このとき、前記したように、第１の電流供給用トランジスタＱ１の利得係数β１は電流用トランジスタＱａの利得係数βａと同じ大きさになるように形成されている。従って、前記電流用トランジスタＱａに流れる電流Ｉａと同じ電流値を有する電流Ｉ１が第１の電流供給用トランジスタＱ１に流れる。この各電流Ｉ１〜Ｉ８は、電流用トランジスタＱａに流れる電流Ｉａを基準とした電流値を有する電流となる。
このように構成された第１のデータ線駆動回路１４ａの基準電流生成回路部ＳＫ及び第１のデータ線Ｘ１に接続されたデジタル・アナログ変換回路１５ａは、第１及び第２の基準電流生成用トランジスタＱｖ１，Ｑｖ２の各ゲートに予め設定された大きさの前記第１の基準電圧Ｖ１及び第２の基準電圧Ｖ２を供給する。そして、変換用トランジスタＱｃのソース／ドレイン間に流れる電流Ｉａを基準として画像デジタルデータＤに応じて第１〜第８のスイッチング用トランジスタＱｓｗ１〜Ｑｓｗ８がオン・オフ制御されることで、同画像デジタルデータＤに応じて第１〜第８の電流供給用トランジスタＱ１〜Ｑ８から電流Ｉ１〜Ｉ８が出力される。そして、前記電流Ｉ１〜Ｉ８が重畳されることで、前記画像デジタルデータＤに応じた大きさを有する第１のデータ電流ＤＡ１が第１のデータ線Ｘ１に出力される。このようにして、デジタル・アナログ変換回路１５ａは、８ビットの画像デジタルデータＤに応じて有機ＥＬ素子ＯＬＥＤを２５６階調で制御することができる。
また、基準電流生成回路部ＳＫは、その定電流用トランジスタＱｒｅｆのゲートと信号線Ｇを介して他のデジタル・アナログ変換回路１５ａの変換用トランジスタＱｃのゲートと電気的に接続されている。
従って、この１個の基準電流生成回路部ＳＫにて生成された基準電圧Ｖｒｅｆが他のデジタル・アナログ変換回路１５ａの変換用トランジスタＱｃのゲートに供給される。この結果、各デジタル・アナログ変換回路１５ａの変換用トランジスタＱｃのソース／ドレイン間に流れる電流Ｉａの電流値は全て同じ大きさとなる。そして、他のデジタル・アナログ変換回路１５ａも前記電流Ｉａを基準とした前記画像デジタルデータＤに応じた大きさを有するデータ電流ＤＡ２〜ＤＡｋが対応するデータ線Ｘ２〜Ｘｋに出力される。従って、各デジタル・アナログ変換回路１５ａ毎のデータ電流のバラツキを抑制することができる。
上記のように構成された第１及び第２のデータ線駆動回路１４ａ，１４ｂにおいて、第１の基準電圧Ｖ１及び第２の基準電圧Ｖ２を適宜設定することで、その各基準電流Ｉｒｅ
ｆを各定電流用トランジスタＱｒｅｆの第１及び第２のデータ線駆動回路１４ａ，１４ｂ毎の特性のばらつきや対応する画素２０のばらつきに合わせて調整することができる。従って、各画素２０の有機ＥＬ素子ＯＬＥＤの輝度を画像デジタルデータＤに応じて精度良く制御することができる。この結果、有機ＥＬディスプレイ１０の表示品位を向上させることができる。
また、第１のデータ線駆動回路１４ａ及び第２のデータ線駆動回路１４ｂには、各データ線駆動回路１４ａ，１４ｂ間を電気的に接続するための配線等は備えられていなく互いに電気的に独立している。従って、第１のデータ線駆動回路１４ａを構成する定電流用トランジスタＱｒｅｆのドレイン／ソース間電圧の特性のばらつきが第２のデータ線駆動回路１４ｂから出力されるデータ電流ＤＢ１〜ＤＢｋに影響を及ぼすことはない。同様に、第２のデータ線駆動回路１４ｂを構成する定電流用トランジスタＱｒｅｆのドレイン／ソース間電圧の特性のばらつきが第１のデータ線駆動回路１４ａから出力されるデータ電流ＤＡ１〜ＤＡｋに影響を及ぼすことはない。この結果、有機ＥＬディスプレイ１０の表示品位を向上させることができる。
また、第１のデータ線駆動回路１４ａ及び第２のデータ線駆動回路１４ｂには、各データ線駆動回路１４ａ，１４ｂ間を電気的に接続するための配線等は備えられていなく互いに電気的に独立しているので、その分の実装コストを下げることができる。さらに、前記したように、各データ線駆動回路１４ａ，１４ｂ間を電気的に接続するための配線等を備える必要はないので、配線等によるノイズの発生がない。従って、表示品位を向上させることができる。
尚、特許請求の範囲に記載のデジタルデータは、本実施形態においては、画像デジタルデータＤに対応している。特許請求の範囲に記載の第１のトランジスタは、本実施形態においては、電流用トランジスタＱａに対応している。特許請求の範囲に記載の第１の制御端子は、本実施形態においては、電流用トランジスタＱａのゲートに対応している。特許請求の範囲に記載の第２のトランジスタは、本実施形態においては、第１〜第８の電流供給用トランジスタＱ１〜Ｑ８に対応している。特許請求の範囲に記載の第２の制御端子は、本実施形態においては、第１〜第８の電流供給用トランジスタＱ１〜Ｑ８の各ゲートに対応している。
また、特許請求の範囲に記載の第３のトランジスタは、本実施形態においては、第１〜第８のスイッチング用トランジスタＱｓｗ１〜Ｑｓｗ８に対応している。特許請求の範囲に記載の第３の制御端子は、本実施形態においては、第１〜第８のスイッチング用トランジスタＱｓｗ１〜Ｑｓｗ８の各ゲートに対応している。特許請求の範囲に記載の第４のトランジスタは、本実施形態においては、変換用トランジスタＱｃに対応している。特許請求の範囲に記載の第４の制御端子は、本実施形態においては、変換用トランジスタＱｃのゲートに対応している。特許請求の範囲に記載の第５のトランジスタは、本実施形態においては、定電流用トランジスタＱｒｅｆに対応している。特許請求の範囲に記載の第５の制御端子は、本実施形態においては、定電流用トランジスタＱｒｅｆのゲートに対応している。
また、特許請求の範囲に記載の第６のトランジスタは、本実施形態においては、第１の基準電流生成用トランジスタＱｖ１または第２の基準電流生成用トランジスタＱｖ２に対応している。特許請求の範囲に記載の第６の制御端子は、本実施形態においては、第１の基準電流生成用トランジスタＱｖ１または第２の基準電流生成用トランジスタＱｖ２の各ゲートに対応している。特許請求の範囲に記載の電流駆動能力は、本実施形態においては、利得係数βｖ１，βｖ２に対応している。特許請求の範囲に記載の電気光学装置は、本実施形態においては、有機ＥＬディスプレイ１０に対応している。特許請求の範囲に記載
のデジタル・アナログ変換回路またはデータ電流供給回路は、本実施形態においては、第１及び第２のデータ線駆動回路１４ａ，１４ｂに対応している。特許請求の範囲に記載の制御信号は、本実施形態においては、第１の基準電圧Ｖ１または第２の基準電圧Ｖ２に対応している。特許請求の範囲に記載の電気光学素子は、本実施形態においては、有機ＥＬ素子ＯＬＥＤに対応している。
前記実施形態の有機ＥＬディスプレイによれば、以下のような特徴を得ることができる。
（１） 前記実施形態では、基準電流生成回路部ＳＫを、定電流用トランジスタＱｒｅｆ、第１及び第２の基準電流生成用トランジスタＱｖ１，Ｑｖ２で構成した。第１の基準電流生成用トランジスタＱｖ１の利得係数β１と第２の基準電流生成用トランジスタＱｖ２の利得係数β２とを変えることで、基準電流Ｉｒｅｆ及び電流Ｉａを細かく分解して調整することができるようにした。従って、第１及び第２のデータ線駆動回路１４ａ，１４ｂの各定電流用トランジスタＱｒｅｆの第１及び第２のデータ線駆動回路１４ａ，１４ｂ毎の特性のばらつきに合わせて、その各基準電流Ｉｒｅｆを調整することができる。
従って、各画素２０の有機ＥＬ素子ＯＬＥＤの輝度を画像デジタルデータＤに応じて精度良く制御することができる。この結果、有機ＥＬディスプレイ１０の表示品位を向上させることができる。
（２） 前記実施形態では、第１の基準電流生成用トランジスタＱｖ１の利得係数β１と第２の基準電流生成用トランジスタＱｖ２の利得係数β２とを変えることで、基準電流Ｉｒｅｆ及び電流Ｉａを細かく分解して調整することができる。従って、対応する画素２０の特性のばらつきに合わせて、各基準電流Ｉｒｅｆを調整することができる。従って、各画素２０の有機ＥＬ素子ＯＬＥＤの輝度を画像デジタルデータＤに応じて精度良く制御することができる。この結果、有機ＥＬディスプレイ１０の表示品位を向上させることができる。
（３） 前記実施形態では、第１の基準電流生成用トランジスタＱｖ１の利得係数β１と第２の基準電流生成用トランジスタＱｖ２の利得係数β２とを変えることで、基準電流Ｉｒｅｆ及び電流Ｉａを細かく分解して調整することができる。従って、第１及び第２のデータ線駆動回路１４ａ，１４ｂの各定電流用トランジスタＱｒｅｆの第１及び第２のデータ線駆動回路１４ａ，１４ｂ毎の特性のばらつきや対応する画素２０のばらつきに合わせて調整することができる。
従って、各画素２０の有機ＥＬ素子ＯＬＥＤの輝度を画像デジタルデータＤに応じて精度良く制御することができる。この結果、有機ＥＬディスプレイ１０の表示品位を向上させることができる。
（４） 前記実施形態では、第１の基準電流生成用トランジスタＱｖ１の利得係数β１を第２の基準電流生成用トランジスタＱｖ２の利得係数β２の４倍の大きさに設定した。従って、基準電流Ｉｒｅｆ及び電流Ｉａを１／１６の大きさ毎に分解して調整することができる。
（５） 前記実施形態では、第１のデータ線駆動回路１４ａ及び第２のデータ線駆動回路１４ｂには、各データ線駆動回路１４ａ，１４ｂ間を電気的に接続するための配線等は備えられていなく互いに電気的に独立している。従って、第１のデータ線駆動回路１４ａを構成する定電流用トランジスタＱｒｅｆのドレイン／ソース間電圧の特性のばらつきが第２のデータ線駆動回路１４ｂから出力されるデータ電流ＤＢ１〜ＤＢｋに影響を及ぼすことはない。同様に、第２のデータ線駆動回路１４ｂを構成する定電流用トランジスタＱ
ｒｅｆのドレイン／ソース間電圧の特性のばらつきが第１のデータ線駆動回路１４ａから出力されるデータ電流ＤＡ１〜ＤＡｋに影響を及ぼすことはない。この結果、有機ＥＬディスプレイ１０の表示品位を向上させることができる。
（６） 前記実施形態では、第１のデータ線駆動回路１４ａ及び第２のデータ線駆動回路１４ｂには、各データ線駆動回路１４ａ，１４ｂ間を電気的に接続するための配線等は備えられていなく互いに電気的に独立しているので、その分の実装コストを下げることができる。
（７） 前記実施形態では、第１のデータ線駆動回路１４ａ及び第２のデータ線駆動回路１４ｂには、各データ線駆動回路１４ａ，１４ｂ間を電気的に接続するための配線等は備えられていなく互いに電気的に独立しているので、配線等によるノイズの発生がない。従って、表示品位を向上させることができる。
（第２実施形態）
次に、本発明を具体化した第２実施形態を図６に従って説明する。この第２実施形態においては、前記第１実施形態と同じ構成部材については符号を等しくし、その詳細な説明を省略する。図６は、本発明の第２実施形態に係る有機ＥＬディスプレイの表示パネル部の回路構成を示すブロック回路図である。
この第２実施形態に係る有機ＥＬディスプレイ１０ａの構成においては、表示パネル部１２が２つのパネルＰ１，Ｐ２で構成されていること、及び、その各パネルＰ１，Ｐ２に対応した第１及び第２の走査線駆動回路１３ａ，１３ｂが備えられていることが前記第１の実施形態と異なっている。
詳述すると、図６に示すように、表示パネル部１２は、図中左側に配置された第１のパネルＰ１と図中右側に配置された第２のパネルＰ２とで構成されている。第１のパネルＰ１は、列方向に沿って延設されたｋ本のデータ線Ｘ１〜Ｘｋと行方向に沿って延設されたｎ本の走査線Ｙ１〜Ｙｎとの交差部に配置された画素２０が配置されている。また、第２のパネルＰ２は、列方向に沿って延設されたｋ本のデータ線Ｘｋ＋１〜Ｘｍと行方向に沿って延設されたｎ本の走査線Ｚ１〜Ｚｎとの交差部に配置された画素２０が配置されている。さらに、各パネルＰ１，Ｐ２には、各データ線Ｘ１〜Ｘｍに平行に沿って電源線Ｌ１〜Ｌｍが延設されている。
そして、第１のパネルＰ１に配置された画素２０は対応するデータ線Ｘ１〜Ｘｋを介して第１のデータ線駆動回路１４ａに接続されている。また、第２のパネルＰ２に配置された画素２０は対応するデータ線Ｘｋ＋１〜Ｘｍを介して第２のデータ線駆動回路１４ｂに接続されている。
また、第１のパネルＰ１に配置された画素２０は対応する走査線Ｙ１〜Ｙｎを介して表示パネル部１２の図中左側に備えられた第１の走査線駆動回路１３ａに接続されている。また、第２のパネルＰ２に配置された画素２０は対応する走査線Ｚ１〜Ｚｎを介して表示パネル部１２の図中右側に備えられた第２のデータ線駆動回路１４ｂに接続されている。
従って、第１のデータ線駆動回路１４ａから出力されるデータ電流ＤＡ１〜ＤＡｋによって前記第１のパネルＰ１上の画素２０に形成された有機ＥＬ素子ＯＬＥＤの輝度が制御される。また、第２のデータ線駆動回路１４ｂから出力されるデータ電流ＤＢ１〜ＤＢｋによって前記第２のパネルＰ２上の画素２０に形成された有機ＥＬ素子ＯＬＥＤの輝度が制御される。
上記のようにすることで、２つのパネルＰ１，Ｐ２を互いにつなぎ合わせることでディ
スプレイを大型化するような場合においても、前記第１の実施形態と同様の効果を得ることができる。
尚、特許請求の範囲に記載のパネルは、本実施形態においては、第１及び第２のパネルＰ１，Ｐ２に対応している。
（第３実施形態）
次に、第１または第２実施形態で説明した電気光学装置としての有機ＥＬディスプレイ１０の電子機器の適用について図７に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
図７は、大型テレビ６０の斜視図である。この大型テレビ６０は、有機ＥＬディスプレイ１０を用いた大型テレビ用の表示ユニット６１と、スピーカー６２と、複数の操作ボタン６３とを備えている。この場合でも、有機ＥＬディスプレイ１０を用いた表示ユニット６１は、前記と同様な効果を発揮する。従って、表示品位の高い画像表示ができる大型テレビ６０を提供できる。
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
○上記各実施形態では、基準電流生成回路部ＳＫを、定電流用トランジスタＱｒｅｆ、第１及び第２の基準電流生成用トランジスタＱｖ１，Ｑｖ２で構成した。そして、各定電流用トランジスタＱｒｅｆの第１及び第２のデータ線駆動回路１４ａ，１４ｂ毎の特性のばらつきや対応する画素２０のばらつきに応じて第１及び第２の基準電流生成用トランジスタＱｖ１，Ｑｖ２の各ゲートに直接第１の基準電圧または第２の基準電圧を供給するようにした。これを、例えば、第１及び第２の基準電流生成用トランジスタＱｖ１，Ｑｖ２と定電流用トランジスタＱｒｅｆとの間にそれぞれスイッチを設け、それらスイッチを各定電流用トランジスタＱｒｅｆの第１及び第２のデータ線駆動回路１４ａ，１４ｂ毎の特性のばらつきや対応する画素２０のばらつきに応じてそれぞれオンまたはオフするようにしてもよい。
図８は、第１の基準電流生成用トランジスタＱｖ１と定電流用トランジスタＱｒｅｆとの間に第１のスイッチＳｗ１、第２の基準電流生成用トランジスタＱｖ２と定電流用トランジスタＱｒｅｆとの間に第２のスイッチＳｗ２を設けた基準電流生成回路部ＳＫａの等価回路図である。この第１及び第２のスイッチＳｗ１，Ｓｗ２は、それぞれ、信号ＳＳによって独立してオンまたはオフされる。また、この基準電流生成回路部ＳＫａにおいて、その第１及び第２の基準電流生成用トランジスタＱｖ１，Ｑｖ２のそれぞれのゲートは電気的に接続され、各第１及び第２の基準電流生成用トランジスタＱｖ１，Ｑｖ２がそれぞれオン状態になる電圧値Ｖｓが供給されている。
そして、このように構成された基準電流生成回路部ＳＫａにおいて、各定電流用トランジスタＱｒｅｆの第１及び第２のデータ線駆動回路１４ａ，１４ｂ毎の特性のばらつきや対応する画素２０のばらつきに応じた信号ＳＳを、適宜第１及び第２のスイッチＳｗ１，Ｓｗ２に供給する。その結果、この信号ＳＳに応じて第１及び第２のスイッチＳｗ１，Ｓｗ２がそれぞれオンまたはオフ制御される。このことによって、基準電流Ｉｒｅｆの電流値及び基準電圧Ｖｒｅｆの電圧値を制御することができる。
このようにすることで、第１及び第２の基準電流生成用トランジスタＱｖ１，Ｑｖ２の各ゲートに直接第１の基準電圧Ｖ１または第２の基準電圧Ｖ２を供給することなく、第１及び第２のデータ線駆動回路１４ａ，１４ｂを構成する各トランジスタ等の特性のばらつきに合わせて基準電流Ｉｒｅｆの電流値及び基準電圧Ｖｒｅｆの電圧値を高分解能に調整
することができる。
○上記各実施形態では、本発明を、第１のデータ線駆動回路１４ａ及び第２のデータ線駆動回路１４ｂからなる２つのデータ線駆動回路を備えた有機ＥＬディスプレイ１０に適用したが、これを、３つ以上のデータ線駆動回路を備えた有機ＥＬディスプレイに適用してもよい。このようにすることで、上記と同様な効果を得ることができる。
○上記各実施形態では、第１の基準電流生成用トランジスタＱｖ１の利得係数βｖ１と第２の基準電流生成用トランジスタＱｖ２の利得係数βｖ２との相対比が４：１になるように形成したが、これに限定されるものではなく、他の相対比になるように形成してもよい。このようにすることで、上記と同様な効果を得ることができる。
○上記実施形態では、第１の基準電流生成用トランジスタＱｖ１と第２の基準電流生成用トランジスタＱｖ２とで基準電圧Ｖｒｅｆの電圧値を調整するようにした。これを３以上の複数の基準電流生成用トランジスタで基準電圧Ｖｒｅｆの電圧値を調整するようにしてもよい。このようにすることで、２つの基準電流生成用トランジスタＱｖ１，Ｑｖ２とで基準電圧Ｖｒｅｆの電圧値を調整するようにした場合と比較してより細かく基準電圧Ｖｒｅｆの電圧値を調整することができる。
○上記第２実施形態では、表示パネル部１２を第１のパネルＰ１と第２のパネルＰ２とから成る２枚のパネルを互いにつなぎ合わせた。そして、第１のパネルＰ１を対応するデータ線Ｘ１〜Ｘｋを介して第１のデータ線駆動回路１４ａに接続し、第２のパネルＰ２を対応するデータ線Ｘｋ＋１〜Ｘｍを介して第２のデータ線駆動回路１４ｂに接続した。これを、例えば、３枚のパネルを互いに接続するとともに、３つのデータ線駆動回路を備える。そして、各パネルを対応するデータ線駆動回路にデータ線を介して接続するようにしてもよい。このようにすることで、より大きな表示パネル部を有した有機ＥＬディスプレイを提供することができる。
○上記実施形態では、画像デジタルデータＤを８ビットとしその８ビットの画像デジタルデータＤに応じた画像を表示する有機ＥＬディスプレイ１０に適用したが、これに限定されるものではなく、８ビット以外の画像デジタルデータに応じた画像を表示する有機ＥＬディスプレイ１０に適用してもよい。
○上記実施形態では、定電流用トランジスタＱｒｅｆ及び変換用トランジスタＱｃのそれぞれの導電型をＰ型、第１及び第２の基準電流生成用トランジスタＱｖ１，Ｑｖ２の導電型をＮ型とした。これを、例えば、定電流用トランジスタＱｒｅｆ及び変換用トランジスタＱｃのそれぞれの導電型をＮ型、第１及び第２の基準電流生成用トランジスタＱｖ１，Ｑｖ２の導電型をＰ型としてもよい。要は、画素２０またはデジタル・アナログ変換回路１５ａ，１５ｂの各トランジスタの導電型に応じて定電流用トランジスタＱｒｅｆ、第１及び第２の基準電流生成用トランジスタＱｖ１，Ｑｖ２の導電型をＮまたはＰ型に設定すればよい。
○上記実施形態では、電流用トランジスタＱａ、第１〜第８の電流供給用トランジスタＱ１〜Ｑ８及び第１〜第８のスイッチング用トランジスタＱｓｗ１〜Ｑｓｗ８の導電型を、それぞれ、Ｎ型とした。これを、例えば、電流用トランジスタＱａ、第１〜第８の電流供給用トランジスタＱ１〜Ｑ８及び第１〜第８のスイッチング用トランジスタＱｓｗ１〜Ｑｓｗ８の導電型を、それぞれ、Ｐ型としてもよい。要は、画素２０または基準電流生成回路部ＳＫの各トランジスタの導電型に応じて電流用トランジスタＱａ、第１〜第８の電流供給用トランジスタＱ１〜Ｑ８及び第１〜第８のスイッチング用トランジスタＱｓｗ１〜Ｑｓｗ８の導電型をＮまたはＰ型に設定すればよい。
○上記実施形態では、１色からなる有機ＥＬ素子ＯＬＥＤの画素２０を設けた有機ＥＬディスプレイ１０であったが、赤色、緑色及び青色の３色の有機ＥＬ素子ＯＬＥＤに対して各色用の画素を設けた有機ＥＬディスプレイに応用してもよい。
○上記実施形態では、有機ＥＬ素子ＯＬＥＤを備えた有機ＥＬディスプレイに具体化して好適な効果を得たが、有機ＥＬディスプレイ以外の例えばデジタルマイクロミラーデバイス（ＤＭＤ）を用いたディスプレイ、電子放出素子を用いたディスプレイ（ＦＥＤ）やＳＥＤ（Ｓｕｒｆａｃｅ−Ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−Ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）に具体化してもよい。
第１実施形態の有機ＥＬディスプレイの電気的構成を示すブロック回路図である。 第１実施形態の表示パネル部の回路構成を示すブロック回路図である。 画素の等価回路図である。 基準電流生成回路部及びデジタル・アナログ変換回路１５ａの等価回路図である。 第１の基準電流と第１の基準電圧、及び、第２の基準電流と第２の基準電圧とのそれぞれの関係を示した図である。 第２実施形態の表示パネル部の回路構成を示すブロック回路図である。 第３実施形態を説明するための大型テレビの斜視図である。 別例を説明するための基準電流生成回路部の等価回路図である。
符号の説明
Ｄ…デジタルデータとしての画像デジタルデータ、ＤＡ１〜ＤＡｋ，ＤＢ１〜ＤＢｋ…データ電流、Ｉｒｅｆ…基準電流、ＯＬＥＤ…電気光学素子としての有機ＥＬ素子、Ｐ１，Ｐ２…パネルとしての第１及び第２のパネル、Ｑａ…第１のトランジスタとしての電流用トランジスタ、Ｑｃ…第４のトランジスタとしての変換用トランジスタ、Ｑ１〜Ｑ８…第２のトランジスタとしての第１〜第８の電流供給用トランジスタ、Ｑｒｅｆ…第５のトランジスタとしての定電流用トランジスタ、Ｑｓｗ１〜Ｑｓｗ８…第３のトランジスタとしての第１〜第８のスイッチング用トランジスタ、Ｑｖ１，Ｑｖ２…第６のトランジスタとしての第１の基準電流生成用トランジスタまたは第２の基準電流生成用トランジスタ、Ｖ１，Ｖ２…制御信号としての第１の基準電圧または第２の基準電圧、Ｘ１〜Ｘｍ…データ線、Ｙ１〜Ｙｎ…走査線、βｖ１，βｖ２…電流駆動能力としての利得係数、１０…電気光学装置としての有機ＥＬディスプレイ、１２…表示パネル部、１４ａ…デジタル・アナログ変換回路またはデータ電流供給回路としての第１のデータ線駆動回路、１４ｂ…デジタル・アナログ変換回路またはデータ電流供給回路としての第２のデータ線駆動回路、２０…画素、６０…電子機器としての大型テレビ。

Claims (10)

  1. 基準電流を生成する基準電流生成回路部と、
    第１の制御端子を備え、その第１の制御端子がダイオード接続されて前記基準電流が供給される第１のトランジスタと、
    第２の制御端子を備え、その第２の制御端子が前記第１の制御端子に接続された複数の第２のトランジスタと、
    デジタルデータのビットデータをそれぞれ入力する第３の制御端子を備えるとともに、前記複数の第２のトランジスタに対してそれぞれ直列に接続された複数の第３のトランジスタと
    を備え、
    前記複数の第３のトランジスタの前記デジタルデータに基づくオン動作に基づいて、それぞれ対応する前記第２のトランジスタから出力される電流を、一つの出力端子から出力するデジタル・アナログ変換回路において、
    前記基準電流生成回路部は、
    複数の制御信号を入力し、その複数の制御信号に基づいて複数レベルの基準電流を生成することを特徴とするデジタル・アナログ変換回路。
  2. 請求項１に記載のデジタル・アナログ変換回路において、
    さらに、第４の制御端子を備えその第４の制御端子が前記第１のトランジスタと直列に接続された第４のトランジスタを備えるとともに、
    前記基準電流生成回路部は、
    第５の制御端子を備え、その第５の制御端子がダイオード接続されるとともに同第５の制御端子が前記第４の制御端子に対して接続された第５のトランジスタと、
    前記複数の制御信号をそれぞれ入力する第６の制御端子を備えるとともに、第５のトランジスタに対してそれぞれ直列に接続された複数の第６のトランジスタと
    を備えたことを特徴とするデジタル・アナログ変換回路。
  3. 請求項２に記載のデジタル・アナログ変換回路において、
    前記複数の第２のトランジスタの各々は、前記第１のトランジスタとカレントミラーを構成していることを特徴とするデジタル・アナログ変換回路。
  4. 請求項３に記載のデジタル・アナログ変換回路において、
    前記複数の第６のトランジスタの各々は、その電流駆動能力が異なっていることを特徴とするデジタル・アナログ変換回路。
  5. 複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応して備えられる画素を含む表示パネル部と、前記複数のデータ線に対してデータ電流を供給するデータ電流供給回路とを備えた電気光学装置において、
    前記データ電流供給回路は、
    基準電流を生成する基準電流生成回路部と、
    第１の制御端子を備え、その第１の制御端子がダイオード接続されて前記基準電流が供給される第１のトランジスタと、
    第２の制御端子を備え、その第２の制御端子が前記第１の制御端子に接続された複数の第２のトランジスタと、
    デジタルデータのビットデータをそれぞれ入力する第３の制御端子を備えるとともに、前記複数の第２のトランジスタに対してそれぞれ直列に接続された複数の第３のトランジスタと、を備え
    前記複数の第３のトランジスタの前記デジタルデータに基づくオン動作に基づいて、それぞれ対応する前記第２のトランジスタから出力される電流を、一つの出力端子から出力
    し、
    前記基準電流生成回路部は、複数の制御信号を入力し、その複数の制御信号に基づいて複数レベルの基準電流を生成することを特徴とする電気光学装置。
  6. 請求項５に記載の電気光学装置において、
    さらに、第４の制御端子を備えその第４の制御端子が前記第１のトランジスタと直列に接続された第４のトランジスタを備えるとともに、
    前記基準電流生成回路部は、
    第５の制御端子を備え、その第５の制御端子がダイオード接続されるとともに同第５の制御端子が前記第４の制御端子に対して接続された第５のトランジスタと、
    前記複数の制御信号をそれぞれ入力する第６の制御端子を備えるとともに、第５のトランジスタに対してそれぞれ直列に接続された複数の第６のトランジスタと
    を備えたことを特徴とする電気光学装置。
  7. 請求項５または６に記載の電気光学装置において、
    前記複数の第２のトランジスタの各々は、前記第１のトランジスタとカレントミラーを構成していることを特徴とする電気光学装置。
  8. 請求項７に記載の電気光学装置において、
    前記複数の第６のトランジスタの各々は、その電流駆動能力が異なっていることを特徴とする電気光学装置。
  9. 請求項５乃至８のいずれか一つに記載の電気光学装置において、
    前記表示パネル部は、複数のパネルを互いにつなぎ合わせて構成されていることを特徴とする電気光学装置。
  10. 請求項５乃至９のいずれか一つに記載の電気光学装置を実装したことを特徴とする電子機器。
JP2003304562A 2003-08-28 2003-08-28 デジタル・アナログ変換回路、電気光学装置及び電子機器 Withdrawn JP2005079633A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003304562A JP2005079633A (ja) 2003-08-28 2003-08-28 デジタル・アナログ変換回路、電気光学装置及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003304562A JP2005079633A (ja) 2003-08-28 2003-08-28 デジタル・アナログ変換回路、電気光学装置及び電子機器

Publications (1)

Publication Number Publication Date
JP2005079633A true JP2005079633A (ja) 2005-03-24

Family

ID=34408215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003304562A Withdrawn JP2005079633A (ja) 2003-08-28 2003-08-28 デジタル・アナログ変換回路、電気光学装置及び電子機器

Country Status (1)

Country Link
JP (1) JP2005079633A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009089344A (ja) * 2007-09-28 2009-04-23 Renei Kagi Kofun Yugenkoshi マルチレベルポイントツーポイント伝送システム及びその送信回路と受信回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009089344A (ja) * 2007-09-28 2009-04-23 Renei Kagi Kofun Yugenkoshi マルチレベルポイントツーポイント伝送システム及びその送信回路と受信回路
JP4591930B2 (ja) * 2007-09-28 2010-12-01 聯詠科技股▲ふん▼有限公司 マルチレベルポイントツーポイント伝送システム及びその送信回路と受信回路

Similar Documents

Publication Publication Date Title
JP4055679B2 (ja) 電気光学装置、電気光学装置の駆動方法及び電子機器
KR100842511B1 (ko) 화상 표시 장치
JP4270322B2 (ja) 画素へのプログラミング電流の供給
JP4205629B2 (ja) デジタル／アナログ変換回路、電気光学装置及び電子機器
KR100730330B1 (ko) 전기 광학 장치, 전기 광학 장치의 구동 방법 및 전자 기기
US7570244B2 (en) Display device
US8305325B2 (en) Color display apparatus and active matrix apparatus
KR100535286B1 (ko) 표시 장치 및 그 구동 방법
JP2005266346A (ja) 基準電圧発生回路、データドライバ、表示装置及び電子機器
JP3979377B2 (ja) 電流生成回路、電気光学装置及び電子機器
US8094097B2 (en) Data line driving circuit, electro-optical device, data line driving method, and electronic apparatus
US7525520B2 (en) Electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus
KR20040042846A (ko) 표시 장치
WO2004054114A1 (ja) 半導体装置、デジタル・アナログ変換回路及びそれらを用いた表示装置
KR100594832B1 (ko) 전자 회로, 전기 광학 장치 및 전자 기기
KR100614479B1 (ko) 전자 장치, 전기 광학 장치 및 전자 기기
JP4802963B2 (ja) 電気光学装置及び電子機器
JP2003233347A (ja) 画素へのプログラミング電流の供給
JP2009048202A (ja) 画像表示装置
JP2007271968A (ja) カラー表示装置及びアクティブマトリクス装置
JP2005079633A (ja) デジタル・アナログ変換回路、電気光学装置及び電子機器
JP3915906B2 (ja) 電流駆動装置及びその駆動制御方法並びに電流駆動装置を用いた表示装置
KR20070016458A (ko) 저-전압 트랜지스터를 이용한 유기발광다이오드 표시패널의 데이터 구동 장치 및 방법
JP4639593B2 (ja) 半導体集積回路、電気光学装置、電子機器及び半導体集積回路の製造方法
JP2005122033A (ja) 電流生成回路、電気光学装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060726

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20081017