JP4802963B2 - 電気光学装置及び電子機器 - Google Patents

電気光学装置及び電子機器 Download PDF

Info

Publication number
JP4802963B2
JP4802963B2 JP2006273900A JP2006273900A JP4802963B2 JP 4802963 B2 JP4802963 B2 JP 4802963B2 JP 2006273900 A JP2006273900 A JP 2006273900A JP 2006273900 A JP2006273900 A JP 2006273900A JP 4802963 B2 JP4802963 B2 JP 4802963B2
Authority
JP
Japan
Prior art keywords
digital
data
current
electro
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006273900A
Other languages
English (en)
Other versions
JP2007079585A (ja
Inventor
宏明 城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006273900A priority Critical patent/JP4802963B2/ja
Publication of JP2007079585A publication Critical patent/JP2007079585A/ja
Application granted granted Critical
Publication of JP4802963B2 publication Critical patent/JP4802963B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

本発明は、電気光学装置及び電子機器に関する。
デジタル／アナログ変換回路は、種々の電子装置に使用されている。例えば、電気光学装置の一つである有機エレクトロルミネッセンス表示装置のデータ線駆動回路に、デジタル／アナログ変換回路が用いられている。データ線駆動回路のデジタル／アナログ変換回路は、デジタルデータである画像データ（階調データ）に応じたアナログ電流を、データ線を介して画素回路に供給するようになっている（例えば、特許文献１）。
特開２０００−１２２６０８号公報
ところで、前記有機エレクトロルミネッセンス表示装置においては、データ線駆動回路のデジタル／アナログ変換回路に供給されるデジタル画像データは、信号生成回路にてガンマ特性を有するデータに変換された階調データである。詳述すると、信号生成回路は、例えば５ビットのデジタル画像データを、ガンマ特性を有する、例えば８ビットのデジタル画像データに変換して、データ線駆動回路に出力している。
一方、有機エレクトロルミネッセンス表示装置においては、ガンマ特性を有するデータに変換することに加えて、画素回路の有機エレクトロルミネッセンス素子の輝度補正を必要とする場合がある。この場合、信号生成回路でデジタル画像データをさらに補正することは、信号生成回路が複雑になるとともに、信号生成回路の負荷が増大し、実質的には実現困難であった。
本発明は、上記問題を解消するためになされたものであって、その目的は、デジタル／アナログ変換において、変換したアナログ電流を、簡単な回路構成で容易に補正することができるデジタル／アナログ変換回路、電気光学装置及び電子機器を提供することにある。
本発明の電気光学装置は、複数の走査線と、複数のデータ線と、これら各走査線と各データ線との交差部にそれぞれ配設される電気光学素子と、前記各データ線に対してアナログ電流を供給するデータ線駆動回路とを備えた電気光学装置において、前記データ線駆動回路は、第１のデジタルデータを入力し、その第１のデジタルデータを第１のアナログ電流に変換する第１のデジタル／アナログ変換回路部と、第２のデジタルデータを入力し、その第２のデジタルデータを前記第１のアナログ電流に基づいて第２のアナログ電流に変換して出力する第２のデジタル／アナログ変換回路部と、前記第１及び第２のデジタルデータを生成する制御回路とを備え、前記第１のデジタル／アナログ変換回路部は、基準となる電流に基づいて駆動される複数の駆動トランジスタと、前記複数の駆動トランジスタに対してそれぞれ直列に接続された複数のスイッチングトランジスタと、を有し、前記第１のデジタルデータに基づいて前記複数のスイッチングトランジスタを選択し、選択したスイッチングトランジスタにそれぞれ対応する駆動トランジスタから出力される電流を加
算して、前記第２のデジタル／アナログ変換回路部に前記第１のアナログ電流として出力するものであり、前記第１及び第２のデジタルデータの一方は、外部装置から入力される画像データに基づいて生成されるデジタル階調データであり、他方は、電気光学装置の動作状態、動作環境状態の少なくとも１つを検出する検出センサからの検出信号に基づいて生成される電流補正データである。
これによれば、検出センサによって検出された電気光学装置の動作状態や動作環境状態に基づいて電流補正データを決定するため、状況に応じて最適な発光輝度を得ることが可能となる。
この電気光学装置において、前記検出センサは、外光を検出する外光センサを有していてもよい。
この電気光学装置において、前記検出センサは、周囲温度を検出する温度センサを有していてもよい。
これらによれば、電気光学装置の周辺温度、周辺の明るさに応じて、最適な輝度を得ることが可能となる。
本発明の電気光学装置は、複数の走査線と、複数のデータ線と、これら各走査線と各データ線との交差部にそれぞれ配設される電気光学素子と、前記各データ線に対してアナログ電流を供給するデータ線駆動回路とを備えた電気光学装置において、前記データ線駆動回路は、第１のデジタルデータを入力し、その第１のデジタルデータを第１のアナログ電流に変換する第１のデジタル／アナログ変換回路部と、第２のデジタルデータを入力し、その第２のデジタルデータを前記第１のアナログ電流に基づいて第２のアナログ電流に変換して出力する第２のデジタル／アナログ変換回路部と、前記第１及び第２のデジタルデータを生成する制御回路とを備え、前記第１のデジタル／アナログ変換回路部は、基準となる電流に基づいて駆動される複数の駆動トランジスタと、前記複数の駆動トランジスタに対してそれぞれ直列に接続された複数のスイッチングトランジスタと、を有し、前記第１のデジタルデータに基づいて前記複数のスイッチングトランジスタを選択し、選択したスイッチングトランジスタにそれぞれ対応する駆動トランジスタから出力される電流を加算して、前記第２のデジタル／アナログ変換回路部に前記第１のアナログ電流として出力するものであり、前記第１及び第２のデジタルデータの一方は、前記制御回路に入力される画像データに基づいて生成されるデジタル階調データであり、他方は、メモリに記憶された前記電気光学素子の累積発光時間に基づいて生成される電流補正データである。
これによれば、電気光学装置の発光素子の劣化状況に応じて、最適な発光輝度を得ることが可能となる。
本発明の電気光学装置は、複数の走査線と、複数のデータ線と、これら各走査線と各データ線との交差部にそれぞれ配設される電気光学素子と、前記各データ線に対してアナログ電流を供給するデータ線駆動回路とを備えた電気光学装置において、前記データ線駆動回路は、第１のデジタルデータを入力し、その第１のデジタルデータを第１のアナログ電流に変換する第１のデジタル／アナログ変換回路部と、第２のデジタルデータを入力し、その第２のデジタルデータに基づいて、前記第１のアナログ電流を用い、第２のアナログ電流として出力する第２のデジタル／アナログ変換回路部とを備え、前記第１のデジタル／アナログ変換回路部は、基準となる電流に基づいて駆動される複数の駆動トランジスタと、前記複数の駆動トランジスタに対してそれぞれ直列に接続された複数のスイッチングトランジスタと、を有し、前記第１のデジタルデータに基づいて前記複数のスイッチングトランジスタを選択し、選択したスイッチングトランジスタにそれぞれ対応する駆動トランジスタから出力される電流を加算して、前記第２のデジタル／アナログ変換回路部に前記第１のアナログ電流として出力するものであり、前記第１及び第２のデジタルデータは、制御回路によって生成され、前記第１及び第２のデジタルデータの一方は、前記制御回路に入力される画像データに基づいて生成されるデジタル階調データであり、他方は、メモリに記憶された１フレーム分の画像データから該１フレーム分の総輝度を算出し、その算出した総輝度に基づいて生成される電流補正データである。
これによれば、１フレーム分の総輝度によって、最適な発光輝度を得ることができる。
この電気光学装置において、前記複数の駆動トランジスタのうちｎ番目（ｎは自然数）のトランジスタの利得係数の相対値が２ ｎ−１ になるように前記複数の駆動トランジスタが構成されてもよい。
この電気光学装置において、前記電気光学素子はエレクトロルミネッセンス素子であってもよい。
本発明における電子機器は、先に記載した電気光学装置を備えることを特徴とする。
これによれば、電子機器に備えた電気光学装置が、最適な発光輝度を得ることができる。
（第１実施形態）
以下、本発明を具体化した第１実施形態を、図１〜図７を用いて説明する。
図１は電気光学装置としての有機エレクトロルミネッセンス表示装置の回路構成を示すブロック図である。
この有機エレクトロルミネッセンス表示装置１０は、画像表示を行う表示パネル部２０を有し、表示パネル部２０には、有機エレクトロルミネッセンス素子がマトリクス状に配置された画素領域３０が備えられている。また、表示パネル部２０には、検出領域４０が備えられ、その検出領域４０には、検出センサとしての温度センサ４１、外光センサ４２及び劣化センサ４３が備えられている。
また、有機エレクトロルミネッセンス表示装置１０は、画素領域３０の走査線を駆動する走査線駆動回路５０と、画素領域３０のデータ線を駆動するデータ線駆動回路６０とを有している。データ線駆動回路６０には、デジタル／アナログ変換回路６１が備えられており、デジタル／アナログ変換回路６１には、第１のデジタル／アナログ変換回路部６２と、第２のデジタル／アナログ変換回路部６３が備えられている。
さらに、有機エレクトロルミネッセンス表示装置１０には、制御回路としての信号生成回路７０が備えられている。信号生成回路７０は、外部装置からの各種信号や画像データ、クロック及び前記各センサ４１〜４３からの信号に基づいて、走査線駆動回路５０とデータ線駆動回路６０へ送る各種信号を生成している。
有機エレクトロルミネッセンス表示装置１０の表示パネル部２０、走査線駆動回路５０、データ線駆動回路６０、信号生成回路７０は、それぞれが独立した部品（例えば、１チップの半導体集積回路装置）によって構成されていてもよい。また、表示パネル部２０、走査線駆動回路５０、データ線駆動回路６０、信号生成回路７０の全部もしくは一部が、一体となった部品として構成されていてもよい。例えば、表示パネル部２０に、走査線駆動回路５０とデータ線駆動回路６０とが一体的に構成されていてもよい。また、走査線駆動回路５０、データ線駆動回路６０、信号生成回路７０の全部もしくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウエア的に実現されていてもよい。さらに、各センサ４１〜４３は、表示パネル部２０上に限らず、他の場所に備えられていてもよい。
図２は、画素領域３０の内部構成を示す回路図である。
画素領域３０は、マトリクス状に配列された複数の画素回路３１を有しており、各画素回路３１は電気光学素子としての有機エレクトロルミネッセンス素子をそれぞれ有している。画素回路３１は、その列方向に沿って伸びる複数のデータ線Ｘｍ（ｍ＝１〜Ｍ）と、行方向に沿って伸びる複数の走査線Ｙｎ（ｎ＝１〜Ｎ）との交差部に配置され、それぞれに接続されている。なお、本明細書では、画素回路３１を「画素」とも呼ぶ。
走査線駆動回路５０は、前記複数の走査線Ｙｎの中の１本を選択的に駆動して１行分の画素回路群を選択する。データ線駆動回路６０には、前記複数のデータ線Ｘｍに対応して、複数のデジタル／アナログ変換回路６１が設けられている。そして、データ線駆動回路６０は、各データ線Ｘｍを介して、選択された画素回路群の各画素回路３１にデータ信号を供給する。
図３は、画素回路３１の内部構成を示す回路図である。
画素回路３１は、有機エレクトロルミネッセンス素子３２と、第１〜第４のトランジスタ３３〜３６と、保持コンデンサ３７とを有している。保持コンデンサ３７は、データ線Ｘｍを介して供給されたデータ信号（アナログ電流）に応じた電荷を保持し、これによって、有機エレクトロルミネッセンス素子３２の発光の輝度を調節するためのものである。第１〜第３のトランジスタ３３〜３５はｎチャンネル型ＦＥＴであり、第４のトランジスタ３６はｐチャンネル型ＦＥＴである。有機エレクトロルミネッセンス素子３２は、発光ダイオードと同様の電流駆動型の発光素子なので、ここではダイオードの記号で描かれている。
第１のトランジスタ３３のソースは、第２〜第４のトランジスタ３４〜３６のドレインとそれぞれ接続されている。第１のトランジスタ３３のドレインは、第４のトランジスタ３６のゲートに接続されている。保持コンデンサ３７は、第４のトランジスタ３６のソースとゲートとの間に接続されている。また、第４のトランジスタ３６のソースは、電源電圧ＶＯＥＬにも接続されている。
第２のトランジスタ３４のソースは、データ線Ｘｍを介してデータ線駆動回路６０のデジタル／アナログ変換回路６１に接続されている。有機エレクトロルミネッセンス素子３２は、その陽極が第３のトランジスタ３５のソースに接続され、陰極が接地されている。
第１のトランジスタ３３と第２のトランジスタ３４のゲートは、走査線Ｙｎを構成する第１のサブ走査線Ｖ１ｎに共通に接続され、走査線駆動回路５０から走査信号ＳＣ１ｎが入力される。また、第３のトランジスタ３５のゲートは、走査線Ｙｎを構成する第２のサブ走査線Ｖ２ｎに接続され、走査線駆動回路５０から走査信号ＳＣ２ｎが入力される。
第１のトランジスタ３３と第２のトランジスタ３４は、保持コンデンサ３７に電荷を蓄積する際に使用されるスイッチングトランジスタである。第３のトランジスタ３５は、有機エレクトロルミネッセンス素子３２の発光期間においてオン状態に保たれるスイッチングトランジスタである。また、第４のトランジスタ３６は、有機エレクトロルミネッセンス素子３２に流れる電流を制御するための駆動トランジスタである。第４のトランジスタ３６の電流は、保持コンデンサ３７に保持される電荷量によって制御される。
図４は、画素回路３１の動作を示すタイミングチャートである。ここでは、第１のサブ走査線Ｖ１ｎを介して入力される走査信号ＳＣ１ｎ、第２のサブ走査線Ｖ２ｎを介して入力される走査信号ＳＣ２ｎと、データ線Ｘｍを介して入力されるデータ信号（アナログ電流）Ｉｏｕｔと、有機エレクトロルミネッセンス素子３２に流れる電流ＩＥＬとが示されている。
Ｔｃは１フレーム期間であって、全ての走査線が一巡して選択され終わる期間である。Ｔｐｒはプログラム期間であって、有機エレクトロルミネッセンス素子３２の発光輝度を画素回路３１内に設定する期間であり、第１のサブ走査線Ｖ１ｎを介して入力される走査信号ＳＣ１ｎによって決定される。Ｔｅｌは発光期間であって、有機エレクトロルミネッセンス素子３２が発光する期間であり、第２のサブ走査線Ｖ２ｎを介して入力される走査信号ＳＣ２ｎによって決定される。
プログラミング期間Ｔｐｒでは、データ線駆動回路６０のデジタル／アナログ変換回路６１が、データ線Ｘｍ上に画像データ（階調データ）に応じたデータ信号（アナログ電流）Ｉｏｕｔを出力しながら、走査線駆動回路５０が、第１のサブ走査線Ｖ１ｎ上の走査信号ＳＣ１ｎをＨレベルにする。すると、第１及び第２のトランジスタ３３、３４がオン状態になる。このとき、データ線駆動回路６０のデジタル／アナログ変換回路６１は、階調データに応じたアナログ電流Ｉｏｕｔを流す定電流源として機能する。そして、保持コンデンサ３７には、アナログ電流Ｉｏｕｔに対応した電荷が保持され、プログラミング期間Ｔｐｒは終了する。この結果、第４のトランジスタ３６のソース／ゲート間には、保持コンデンサ３７に記憶された電圧が保持される。
プログラミング期間Ｔｐｒが終了すると、走査信号ＳＣ１ｎがＬレベルとなり、第１のトランジスタ３３と第２のトランジスタ３４はオフ状態となる。また、データ線駆動回路６０はその画素回路のためのデータ信号（アナログ電流）Ｉｏｕｔの供給を停止する。
続いて、発光期間Ｔｅｌでは、走査線駆動回路５０が、走査信号ＳＣ１ｎをＬレベルに維持して、第１及び第２のトランジスタ３３，３４をオフ状態に保ったまま、第２のサブ走査線Ｖ２ｎ上の走査信号ＳＣ２ｎをＨレベルにして、第３のトランジスタ３５をオン状態に設定する。
保持コンデンサ３７には、データ信号（アナログ電流）Ｉｏｕｔに対応した電荷が予め保持されているので、第４のトランジスタ３６にはアナログ電流Ｉｏｕｔとほぼ同じ電流が流れ、その電流（電流ＩＥＬ）は第３のトランジスタ３５を通って有機エレクトロルミネッセンス素子３２に流れる。従って、有機エレクトロルミネッセンス素子３２は、発光期間Ｔｅｌの間、データ信号（アナログ電流）Ｉｏｕｔに応じた輝度で発光する。
次に、検出領域４０に備えた検出センサとしての各センサ４１〜４３について説明する。
温度センサ４１はサーミスタを有しており、動作環境状態としての温度の変化による電圧の変化を検出して、これを温度検出信号として信号生成回路７０に送る。外光センサ４２はフォトダイオードを有しており、動作環境状態としての外光の光強度を電流値として検出して、これを外光検出信号として信号生成回路７０に送る。劣化センサ４３は、ダミー画素に接続され、ダミー画素の動作状態としての劣化の進行に伴う電圧の変化を検出して、これを劣化検出信号として信号生成回路７０に送る。なお、ダミー画素は、前記画素領域３０に形成された画素３１と同じ条件で、表示パネル部２０に形成された画素であって、画素領域３０の画素３１と同じ条件で駆動されている。
次に信号生成回路７０ついて説明する。
信号生成回路７０は、前記各センサ４１〜４３からの各種検出信号を入力するとともに、図示しない外部装置からデジタル画像データ（入力階調データ）、クロック、省エネモード信号を入力する。
信号生成回路７０は、前記デジタル画像データ（入力階調データ）を入力し、これを表示パネル部２０上で正しく色再現できるように、ガンマ特性を有するデジタル画像データ（出力階調データ）に変換する。信号生成回路７０の内部には、ＬＵＴ（Look UpTable）が備えられており、ガンマ特性を有する画像データへの変換は、このＬＵＴを使って行われる。
図５（ａ）は、前記ＬＵＴの一例を示す変換表であり、図５（ｂ）は、そのグラフ（ガンマ曲線）である。画像データは、５ビット（３２階調）のデジタル画像データ（入力階調データ）として入力され、このＬＵＴに従って、ガンマ値２．２のガンマ特性を有する８ビット（２５６階調）のデジタル画像データ（出力階調データ）に変換される。信号生成回路７０は、変換したデジタル画像データ（出力階調データ）をデータ線駆動回路６０に出力する。なお、本明細書では、変換後のデジタル画像データ（出力階調データ）を、単に「デジタル階調データ」とも呼ぶ。
また、信号生成回路７０は、クロックを入力し、クロック信号に基づいて１行分の画素回路群を順次選択するための走査線駆動信号を生成し、その走査線駆動信号を走査線駆動回路５０に供給する。信号生成回路７０は、クロック信号に基づいて、各データ線Ｘｍにデータ信号を供給するタイミングを決定するためのデータ線駆動信号を生成し、そのデータ線駆動信号をデータ線駆動回路６０に供給する。
さらに、信号生成回路７０は、前記各センサ４１〜４３からの各種検出信号及び外部装置からの省エネモード信号を入力し、これら検出信号及び省エネモード信号に基づいて８ビットの電流補正データを生成する。
信号生成回路７０は、温度センサ４１からの温度検出信号に基づいて、表示パネル部２０の温度を認識し、表示パネル部２０の温度に対する温度補正データを生成する。表示パネル部２０に形成された有機エレクトロルミネッセンス素子３２は、温度の変動に対して発光輝度が変動する温度特性を有する。つまり、有機エレクトロルミネッセンス素子３２に流す電流ＩＥＬが一定でも、温度が異なれば有機エレクトロルミネッセンス素子３２の発光輝度は異なる。
そこで、信号生成回路７０は、表示パネル部２０（有機エレクトロルミネッセンス素子３２）の温度に応じて発光輝度を補償するようになっている。信号生成回路７０は、検出した温度に応じて、データ線駆動回路６０から各データ線Ｘｍにそれぞれ出力するデータ信号を補正するための温度補正データを生成する。本実施形態では、温度補正データは、予め区分された温度範囲毎に定められており、８ビットのデジタルデータとして、信号生成回路７０に内蔵されたメモリに記憶されている。そして、検出した温度に対応したデータが選択される。
信号生成回路７０は、外光センサ４２からの外光検出信号に基づいて、有機エレクトロルミネッセンス表示装置１０の周囲の明るさを認識し、周囲の明るさに対する外光補正データを生成する。例えば、周囲が暗い場合、有機エレクトロルミネッセンス表示装置１０の輝度は、通常の発光輝度より低い（暗い）ほうがまぶしさが抑えられて見やすくなる。反対に、周囲が非常に明るい場合には、有機エレクトロルミネッセンス表示装置１０の輝度は、通常の発光輝度より高い（明るい）ほうが見やすい。
そこで、信号生成回路７０は、周囲の明るさに応じて見やすい発光輝度に補正するようになっている。信号生成回路７０は、周囲の明るさに応じて、データ線駆動回路６０から各データ線Ｘｍにそれぞれ出力するデータ信号を補正するための外光補正データを生成する。本実施形態では、外光補正データは、予め区分された明るさ毎に定められており、８ビットのデジタルデータとして、信号生成回路７０に内蔵されたメモリに記憶されている。
そして、検出した明るさに対応したデータが選択される。
信号生成回路７０は、劣化センサ４３からの劣化検出信号に基づいて、有機エレクトロルミネッセンス素子３２の劣化状態を認識し、劣化状態に対する劣化補正データを生成する。有機エレクトロルミネッセンス素子３２は、劣化の状態が進行するにつれて発光輝度が低下する。つまり、有機エレクトロルミネッセンス素子３２に流す電流ＩＥＬが一定でも、劣化状態が進行していれば有機エレクトロルミネッセンス素子３２の発光輝度は低下する。
そこで、信号生成回路７０は、有機エレクトロルミネッセンス素子３２の劣化状態に応じて発光輝度を補償するようになっている。信号生成回路７０は、検出した劣化状態に応じて、データ線駆動回路６０から各データ線Ｘｍにそれぞれ出力するデータ信号を補正するための劣化補正データを生成する。本実施形態では、劣化補正データは、予め区分された劣化状態毎に定められており、８ビットのデジタルデータとして、信号生成回路７０に内蔵されたメモリに記憶されている。そして、検出した劣化状態に対応したデータが選択される。
信号生成回路７０は、外部装置からの省エネモード信号に基づいて、有機エレクトロルミネッセンス表示装置１０の発光輝度を下げる省エネ補正データを生成する。省エネモード信号は、有機エレクトロルミネッセンス表示装置１０の消費電力を低減するために、外部装置から出力される制御信号である。
そこで、信号生成回路７０は、省エネモード信号に応答して、データ線駆動回路６０から各データ線Ｘｍにそれぞれ出力するデータ信号を補正するための省エネ補正データを生成する。本実施形態では、省エネ補正データは、予め定められており、８ビットのデジタルデータとして、信号生成回路７０に内蔵されたメモリに記憶されている。
そして、信号生成回路７０は、これら検出信号及び省エネモード信号を入力すると、それぞれの信号に基づいて、有機エレクトロルミネッセンス表示装置１０の各種状態を判断する。信号生成回路７０は、その判断した状態に応じて、それぞれメモリに記憶された各種補正データを読み出し、８ビットの電流補正データ（デジタル補正データ）としてデータ線駆動回路６０に出力する。
次に、データ線駆動回路６０について、図６及び図７を用いて説明する。データ線駆動回路６０は、各データ線Ｘｍ毎にデジタル／アナログ変換回路６１を有し、デジタル／アナログ変換回路６１は、第１のデジタル／アナログ変換回路部６２と第２のデジタル／アナログ変換回路部６３とを有している。
図６は、第１のデジタル／アナログ変換回路部６２の回路図である。
電源電位と接地電位との間には、変換トランジスタ１１０（第１のトランジスタ）と定電流源用トランジスタ１２０が直列接続され、定電流源用トランジスタ１２０は制御電圧Ｖｒｅｆによって制御される。変換トランジスタ１１０はダイオード接続されており、変換トランジスタ１１０のゲート（第１の制御端子）は、共通ゲート線１３０に接続されている。また、電源電位と、出力端子Ｔ１（第１の出力端子）に接続された出力ライン１４０（第１の電流経路）との間には、８本の電流ラインＩＵ１〜ＩＵ８が並列に接続されており、共通ゲート線１３０は、８本の電流ラインＩＵ１〜ＩＵ８にそれぞれ接続された８つの駆動トランジスタ１５１〜１５８（第２のトランジスタ）のゲート（第２の制御端子）に接続されている。つまり、変換トランジスタ１１０と８つの駆動トランジスタ１５１〜１５８のそれぞれとはカレントミラー回路を構成していることになる。８つの駆動トランジスタ１５１〜１５８には、出力ライン１４０との間にスイッチングトランジスタ１６１〜１６８（第３のトランジスタ）がそれぞれ直列に接続されている。８つのスイッチングトランジスタ１６１〜１６８の各ゲート（第３の制御端子）には、信号入力線を介して、信号生成回路７０から与えられるガンマ特性を持ったデジタル階調データ（第１のデジタルデータ）の各ビットＤ０〜Ｄ７が入力される。
なお、図６の例では、定電流源用トランジスタ１２０、スイッチングトランジスタ１６１〜１６８はｎチャンネル型ＦＥＴであり、変換トランジスタ１１０と駆動トランジスタ１５１〜１５８はｐチャンネル型ＦＥＴである。
８つの駆動トランジスタ１５１〜１５８の利得係数βの比Ｋは、１：２：４：８：１６：３２：６４：１２８に設定されている。ここで、利得係数βは、β＝Ｋβ0 ＝（μＣＷ／Ｌ）で定義され、Ｋは相対値、β0は所定の定数、μはキャリアの移動度、Ｃはゲート容量、Ｗはチャンネル幅、Ｌはチャンネル長である。トランジスタの電流駆動能力は利得係数βに比例するので、８つの駆動トランジスタ１５１〜１５８の電流駆動能力の比は、１：２：４：８：１６：３２：６４：１２８である。つまり、各駆動トランジスタ１５１〜１５８の利得係数の相対値Ｋは、デジタル階調データの各ビットＤ０〜Ｄ７の重みに対応づけられた値にそれぞれ設定されている。
第１のデジタル／アナログ変換回路部６２は、定電流源用トランジスタ１２０のゲートに制御電圧Ｖｒｅｆが入力されると、定電流源用トランジスタ１２０は、制御電圧Ｖｒｅｆの電圧値に応じたオン状態になる。つまり、定電流源用トランジスタ１２０は、ゲート・ソース間電圧（制御電圧Ｖｒｅｆ）に応じた基準電流Ｉｒｅｆを変換トランジスタ１１０に流がす。そして、信号生成回路７０から８ビットのデジタル階調データが入力されると、その階調データに基づいてオン状態となったスイッチングトランジスタの電流ラインには、駆動トランジスタの駆動能力に応じた電流が流れる。そして、各電流ラインに流れる電流の総和は、入力されるデジタル階調データに比例しており、アナログ電流Ｉｄ（第１のアナログ電流）として出力ライン１４０を通して出力端子Ｔ１から第２のデジタル／アナログ変換回路部６３に出力される。なお、入力されるデジタル階調データはガンマ特性を有しているので、出力されるアナログの電流Ｉｄも同様のガンマ特性を有している。
なお、本実施形態では、変換トランジスタ１１０の利得係数を、電流ラインＩＵ１に接続された駆動トランジスタ１５１と同じ利得係数（Ｋ＝１）としている。また、変換トランジスタ１１０と８つの駆動トランジスタ１５１〜１５８のそれぞれとは、カレントミラー回路を構成しているので、出力されるアナログ電流Ｉｄは、最大で基準電流Ｉｒｅｆの２５５倍の電流値となる。
図７は、第２のデジタル／アナログ変換回路部６３の回路図である。
入力ライン２１０は、第１のデジタル／アナログ変換回路部６２の出力端子Ｔ１に接続されている。入力ライン２１０と接地電位との間には、変換トランジスタ２２０（第４のトランジスタ）がダイオード接続されている。変換トランジスタ２２０のゲート（第４の制御端子）は、共通ゲート線２３０に接続されている。また、接地電位と、出力端子Ｔ２（第２の出力端子）に接続された出力ライン２４０（第２の電流経路）との間には、８本の電流ラインＩＡ１〜ＩＡ８が並列に接続されており、共通ゲート線２３０は、８本の電流ラインＩＡ１〜ＩＡ８にそれぞれ接続された８つの駆動トランジスタ２５１〜２５８（第５のトランジスタ）のゲート（第５の制御端子）に接続されている。つまり、変換トランジスタ２２０と８つの駆動トランジスタ２５１〜２５８のそれぞれとはカレントミラー回路を構成していることになる。８つの駆動トランジスタ２５１〜２５８には、出力ライン２４０との間にスイッチングトランジスタ２６１〜２６８（第６のトランジスタ）がそれぞれ直列に接続されている。８つのスイッチングトランジスタ２６１〜２６８のゲート（第６の制御端子）には、信号入力線を介して、信号生成回路７０から与えられる８ビットの電流補正データ（第２のデジタルデータ）の対応するビットＤｃ０〜Ｄｃ７が入力される。
なお、図７では、いずれのトランジスタもｎチャンネル型ＦＥＴである。また、８つの駆動トランジスタ２５１〜２５８の利得係数βの比Ｋは、１：２：４：８：１６：３２：６４：１２８に設定されている。トランジスタの電流駆動能力は利得係数βに比例するので、８つの駆動トランジスタ２５１〜２５８の電流駆動能力の比は、１：２：４：８：１６：３２：６４：１２８である。つまり、各駆動トランジスタ２５１〜２５８の利得係数の相対値Ｋは、電流補正データの各ビットＤｃ０〜Ｄｃ７の重みに対応づけられた値にそれぞれ設定されている。
第２のデジタル／アナログ変換回路部６３は、第１のデジタル／アナログ変換回路部６２から入力ライン２１０を通してアナログ電流Ｉｄが入力されている状態で、信号生成回路７０から入力される８ビットの電流補正データを入力する。この電流補正データに基づいてオン状態となったスイッチングトランジスタの電流ラインには、駆動トランジスタの駆動能力に応じた電流が流れる。そして、各電流ラインに流れる電流の総和が、アナログ電流Ｉｄを電流補正データに従って補正したアナログ電流Ｉｏｕｔ（第２のアナログ電流）となり、出力ライン２４０を通して出力端子Ｔ２からデータ信号としてデータ線に出力される。
本実施形態では、変換トランジスタ２２０の利得係数を、電流ラインＩＡ８に接続された駆動トランジスタ２５８と同じ利得係数（Ｋ＝１２８）としている。また、前述したように、変換トランジスタ２２０と８つの駆動トランジスタ２５１〜２５８のそれぞれとは、カレントミラー回路を構成している。そのため、８ビットの電流補正データが１〜２５５の範囲を取りうるとすると、デジタル階調データに応じたアナログ電流Ｉｄの値を１／１２８〜約２倍（２５５／１２８倍）の範囲で補正したデータ信号（アナログ電流）Ｉｏｕｔを生成することができる。
デジタル／アナログ変換回路６１は、以上説明した第１のデジタル／アナログ変換回路部６２と第２のデジタル／アナログ変換回路部６３とから構成されているため、以下のように作用する。
まず、信号生成回路７０から、ガンマ特性を有するデジタル階調データ（第１のデジタルデータ）が第１のデジタル／アナログ変換回路部６２に入力され、各センサ４１〜４３で検出された各種情報に基づくデジタルの電流補正データ（第２のデジタルデータ）が第２のデジタル／アナログ変換回路部６３に入力される。すると、第１のデジタル／アナログ変換回路部６２は、入力されたデジタル階調データをアナログ電流Ｉｄ（第１のアナログ電流）に変換して、これを第２のデジタル／アナログ変換回路部６３に出力する。第２のデジタル／アナログ変換回路部６３は、入力されたアナログ電流Ｉｄを、前記デジタルの電流補正データに基づいて補正し、これをデータ信号（アナログ電流）Ｉｏｕｔ（第２のアナログ電流）としてデータ線に出力する。これにより、デジタル／アナログ変換回路６１は、入力されるデジタル階調データを、周辺温度や外光、劣化状況等に応じて最適な発光輝度が得られるように補正したデータ信号（アナログ電流）Ｉｏｕｔとして出力することが可能となる。
以上説明したように、本実施形態よれば以下の効果を得ることができる。
（１）本実施形態によれば、各データ線Ｘｍに対して設けたデジタル／アナログ変換回路６１に第２のデジタル／アナログ変換回路部６３を設けた。従って、デジタル階調データをアナログ電流Ｉｄに変換した後、複雑な事前処理をすることなく、デジタルの電流補正データに基づいて、そのアナログ電流Ｉｄをデータ信号（アナログ電流）Ｉｏｕｔに補正できる。
（２）本実施形態によれば、デジタル／アナログ変換回路６１に設けた第２のデジタル／アナログ変換回路部６３をカレントミラー回路で構成した。従って、デジタル階調データから変換されたアナログ電流Ｉｄを、容易にデータ信号（アナログ電流）Ｉｏｕｔに補正することが可能となる。
（３）本実施形態の電気光学装置によれば、ガンマ特性を有する画像データ（デジタル階調データ）に対応するアナログ電流Ｉｄが、第２のデジタル／アナログ変換回路部６３で補正されるため、複雑な処理をしなくとも、ガンマ特性を持たせたままの階調補正が可能となる。
（４）本実施形態によれば、各センサ４１〜４３によって得られた情報をもとに、階調の補正率（電流補正データ）を決定するため、状況に応じた最適な発光輝度を得ることが可能となる。
（第２実施形態）
以下に、本発明を具体化した第２実施形態を、図８に基づいて説明する。本実施形態では、デジタル／アナログ変換回路６１における第２のデジタル／アナログ変換回路部６３に特徴があるため、説明の便宜上、第２のデジタル／アナログ変換回路部６３についてのみ説明する。
図８（ａ）は、本実施形態のデジタル／アナログ変換回路６１における第２のデジタル／アナログ変換回路部６３の回路図であり、図８（ｂ）はそのタイミングチャートである。
本実施形態では、電流補正データは３ビットのデジタルデータとする。
図８（ａ）において、入力ライン３１０は、第１のデジタル／アナログ変換回路部６２の出力端子Ｔ１に接続され、アナログ電流Ｉｄ（第１のアナログ電流）が供給される。接地電位と入力ライン３１０との間には、変換トランジスタ３２０（第４のトランジスタ）とスイッチングトランジスタ３３１（第７のトランジスタ）とが直列に接続されている。変換トランジスタ３２０のゲート（第４の制御端子）とドレインは、スイッチングトランジスタ３３２（第８のトランジスタ）を介して接続されている。スイッチングトランジスタ３３１のゲート（第７の制御端子）とスイッチングトランジスタ３３２のゲート（第８の制御端子）はともに接続されており、制御信号Ｉｄｏが入力される。制御信号Ｉｄｏは、本実施形態では、第１実施形態の信号生成回路７０から、各データ線Ｘｍに設けた第２のデジタル／アナログ変換回路部６３に対して出力されるようになっていて、予め定めた順番で第２のデジタル／アナログ変換回路部６３に対して出力される。
また、変換トランジスタ３２０のゲート（第４の制御端子）は、共通ゲート線３４０に接続されており、接地電位との間に保持コンデンサ３５０（第１のコンデンサ）が接続されている。また、接地電位と、出力端子Ｔ２（第２の出力端子）に接続された出力ライン３６０（第２の電流経路）との間には、３本の電流ラインＩＢ１〜ＩＢ３が並列に接続されており、その３本の電流ラインＩＢ１〜ＩＢ３には、それぞれ駆動トランジスタ３７１〜３７３（第５のトランジスタ）が接続されている。各駆動トランジスタ３７１〜３７３のゲート（第５の制御端子）は、前記共通ゲート線３４０を介して変換トランジスタ３２０のゲートに接続されている。
従って、前記制御信号Ｉｄｏにて、スイッチングトランジスタ３３１，３３２がオン状態になると、変換トランジスタ３２０のゲートとドレインは導通し、変換トランジスタ３２０は、３つの駆動トランジスタ３７１〜３７３のそれぞれとカレントミラー回路を構成する。３つの駆動トランジスタ３７１〜３７３には、出力ライン３６０との間にスイッチングトランジスタ３８１〜３８３（第６のトランジスタ）がそれぞれ直列に接続されている。３つのスイッチングトランジスタ３８１〜３８３のゲート（第６の制御端子）には、信号入力線を介して、信号生成回路７０から与えられる電流補正データ（第２のデジタルデータ）の各ビットＤｃ０〜Ｄｃ２が入力される。
なお、図８（ａ）では、いずれのトランジスタもｎチャンネル型ＦＥＴである。また、３つの駆動トランジスタ３７１〜３７３の利得係数βの比Ｋは、１：２：４に設定されている。トランジスタの電流駆動能力は利得係数βに比例するので、３つの駆動トランジスタ３７１〜３７３の電流駆動能力の比は、１：２：４である。つまり、各駆動トランジスタ３７１〜３７３の利得係数の相対値Ｋは、電流補正データの各ビットＤｃ０〜Ｄｃ２の重みに対応づけられた値にそれぞれ設定されている。
そして、図８（ｂ）に示すように、第１のデジタル／アナログ変換回路部６２にＨレベルの制御信号Ｉｄｏが入力されると、２つのスイッチングトランジスタ３３１，３３２がオン状態となる。このとき、デジタル階調データに応じたアナログ電流Ｉｄが第１のデジタル／アナログ変換回路部６２から入力ライン３１０に供給される。これと同時に、保持コンデンサ３５０には、変換トランジスタ３２０がアナログ電流Ｉｄを流すのに応じたゲート電圧が保持される。これにより、３つの駆動トランジスタ３７１〜３７３もアナログ電流Ｉｄの値に比例した電流を駆動できる状態に保持される。
やがて、図８（ｂ）に示すように、制御信号ＩｄｏがＬレベルに立ち下がって、２つのスイッチングトランジスタ３３１，３３２をオフ状態にすると、信号生成回路７０から電流補正データの各ビットＤｃ０〜Ｄｃ２がそれぞれスイッチングトランジスタ３８１〜３８３のゲートに入力される。すると、その電流補正データによってオン状態となったスイッチングトランジスタの電流ラインには、駆動トランジスタの駆動能力に応じた電流が流れる。そして、各電流ラインに流れる電流の総和が、電流補正データに従って補正されたデータ信号（アナログ電流）Ｉｏｕｔ（第２のアナログ電流）として出力ライン３６０を通して出力端子Ｔ２からそれぞれ対応するデータ線に出力される。
本実施形態では、変換トランジスタ３２０の利得係数を、電流ラインＩＢ３に接続された駆動トランジスタ３７３と同じ利得係数（Ｋ＝４）としている。また、前述したように、変換トランジスタ３２０と３つの駆動トランジスタ３７１〜３７３のそれぞれとは、カレントミラー回路を構成している。そのため、電流補正データが１〜７の範囲を取りうるとすると、デジタル階調データに応じたアナログ電流Ｉｄの値を１／４〜７／４倍の範囲で補正することが可能となる。
前記第１実施形態では、第２のデジタル／アナログ変換回路部６３からデータ信号（アナログ電流）Ｉｏｕｔを出力するためには、第１のデジタル／アナログ変換回路部６２からアナログ電流Ｉｄが書き込み期間の間出力されている。しかし、本実施形態では、保持コンデンサ３５０を設け、その保持コンデンサ３５０がアナログ電流Ｉｄに応じた電圧を保持した時点でアナログ電流Ｉｄの供給を停止できる。
従って、各データ線Ｘｍに設けた本実施形態の第２のデジタル／アナログ変換回路部６３を、１つの第１のデジタル／アナログ変換回路部６２に接続して実施することが可能となる。つまり、１つの第１のデジタル／アナログ変換回路部６２は、各データ線に設けた第２のデジタル／アナログ変換回路部６３に対するアナログ電流を順に生成する。そして、一つの第２のデジタル／アナログ変換回路部６３に対するアナログ電流Ｉｄを生成すると、その第２のデジタル／アナログ変換回路部６３に対して制御信号Ｉｄｏを出力して、そのアナログ電流Ｉｄを供給する。その後、第１のデジタル／アナログ変換回路部６２は、次の第２のデジタル／アナログ変換回路部６３に対するアナログ電流Ｉｄを生成し、前記と同様に、その第２のデジタル／アナログ変換回路部６３に対して制御信号Ｉｄｏを出力して、そのアナログ電流Ｉｄを供給することができる。以後、同様な動作を繰り返すことにより、１つの第１のデジタル／アナログ変換回路部６２で、各データ線Ｘｍに設けた複数の第２のデジタル／アナログ変換回路部６３に対してアナログ電流Ｉｄを供給することができる。
以上説明したように本実施形態によれば、上記実施形態の（１）〜（４）の効果に加えて、以下の効果を得ることができる。
（５）本実施形態によれば、複数の第２のデジタル／アナログ変換回路部６３で１つの第１のデジタル／アナログ変換回路部６２を共有することができるため、面積専有率が比較的高い第１のデジタル／アナログ変換回路部６２の数を減らすことができる。この結果、データ線駆動回路６０が簡略化され、装置の小型化が可能となる。
（第３実施形態）
以下に、本発明を具体化した第３実施形態を、図９に基づいて説明する。本実施形態では、デジタル／アナログ変換回路６１における第２のデジタル／アナログ変換回路部６３に特徴があるため、説明の便宜上、第２のデジタル／アナログ変換回路部６３についてのみ説明する。
図９（ａ）は、本実施形態のデジタル／アナログ変換回路６１における補正回路部としての第２のデジタル／アナログ変換回路部６３の回路図であり、図９（ｂ）はそのタイミングチャートである。本実施形態でも第２実施形態と同様に、電流補正データは３ビットとする。
図９（ａ）において、入力ライン４１０は、第１のデジタル／アナログ変換回路部６２の出力端子Ｔ１に接続され、アナログ電流Ｉｄ（第１のアナログ電流）が供給される。また、接地電位と、出力端子Ｔ２（第２の出力端子）に接続された出力ライン４２０（第２の電流経路）との間には、３本の電流ラインＩＣ１〜ＩＣ３が並列に接続されている。入力ライン４１０は、スイッチングトランジスタ４３０（第１１のトランジスタ）を介して、３本の電流ラインＩＣ１〜ＩＣ３に接続されており、これらの接続点Ｐ１，Ｐ２，Ｐ３と接地電位との間には、駆動トランジスタ４４１〜４４３（第９のトランジスタ）がそれぞれ接続されている。駆動トランジスタ４４１〜４４３のゲート（第９の制御端子）は、それぞれスイッチングトランジスタ４５１〜４５３（第１２のトランジスタ）を通して、それぞれのドレインに接続されており、さらに、接地電位との間には保持コンデンサ４６１〜４６３（第２のコンデンサ）が接続されている。
スイッチングトランジスタ４３０のゲート（第１１の制御端子）とスイッチングトランジスタ４５１〜４５３のゲート（第１２の制御端子）は互いに接続されており、前記第２実施形態で説明した制御信号Ｉｄｏが入力される。３つの電流ラインＩＣ１〜ＩＣ３上の３つの接続点Ｐ１，Ｐ２，Ｐ３と出力ライン４２０との間には、３つのスイッチングトランジスタ４７１〜４７３（第１０のトランジスタ）が設けられ、それぞれ駆動トランジスタ４５１〜４５３に対して直列に接続されている。これら３つのスイッチングトランジスタ４７１〜４７３のゲート（第１０の制御端子）には、信号入力線を介して、信号生成回路７０から与えられる電流補正データ（第２のデジタルデータ）の各ビットＤｃ０〜Ｄｃ２が入力される。
なお、図９（ａ）では、いずれのトランジスタもｎチャンネル型ＦＥＴである。３つの駆動トランジスタ４４１〜４４３の利得係数βの比Ｋは、１：２：４に設定されている。トランジスタの電流駆動能力は利得係数βに比例するので、３つの駆動トランジスタ４４１〜４４３の電流駆動能力の比は、１：２：４である。つまり、各駆動トランジスタ４４１〜４４３の利得係数の相対値Ｋは、電流補正データの各ビットＤｃ０〜Ｄｃ２の重みに対応づけられた値にそれぞれ設定されている。
そして、図９（ｂ）に示すように、Ｈレベルの制御信号Ｉｄｏが第２のデジタル／アナログ変換回路部６３に入力されると、４つのスイッチングトランジスタ４３０，４５１〜４５３がオン状態になる。４つのスイッチングトランジスタ４３０，４５１〜４５３がオン状態になると、デジタル階調データに応じたアナログ電流Ｉｄが第１のデジタル／アナログ変換回路部６２から第２のデジタル／アナログ変換回路部６３の入力ライン４１０に供給される。アナログ電流Ｉｄは、３つの駆動トランジスタ４４１〜４４３の電流駆動能力に応じた割合で分配されると同時に、３つの保持コンデンサ４６１〜４６３にはそれぞれ分配された電流に応じたゲート電圧が保持される。
やがて、図９（ｂ）に示すように、制御信号ＩｄｏがＬレベルになると、４つのスイッチングトランジスタ４３０，４５１〜４５３がオフ状態になる。４つのスイッチングトランジスタ４３０，４５１〜４５３がオフ状態になると、信号生成回路７０から電流補正データの各ビットＤｃ０〜Ｄｃ２が入力される。
すると、電流補正データによりオン状態となったスイッチングトランジスタの電流ラインには、それぞれ分配された電流にほぼ等しい電流が流れる。そして、各電流ラインに流れる電流の総和が、電流補正データに従って補正されたデータ信号（アナログ電流）Ｉｏｕｔ（第２のアナログ電流）として出力ライン４２０を通して出力端子Ｔ２からデータ線に出力される。この場合、デジタル階調データに応じたアナログ電流Ｉｄの値は、１／７〜１倍の範囲で補正可能である。
これにより、第２実施形態と同様、各データ線Ｘｍに設けられた第２のデジタル／アナログ変換回路部６３を１つの第１のデジタル／アナログ変換回路部６２に接続し、１つの第１のデジタル／アナログ変換回路部６２から、制御信号Ｉｄｏに基づいて各第２のデジタル／アナログ変換回路部６３にアナログ電流Ｉｄを順に供給することができる。
以上説明したように本実施形態によれば、上記実施形態の（１）、（３）、（４）、（５）の効果と同様の効果を得ることができる。
次に、前記第１〜第３実施形態で説明した有機エレクトロルミネッセンス表示装置１０の、電子機器への適用について図１０を用いて説明する。有機エレクトロルミネッセンス表示装置１０は、携帯電話、携帯型情報機器、デジタルカメラ等種々の電子機器に適用可能である。
図１０は、携帯電話の構成を示す斜視図である。図１０において、携帯電話５００は、複数の操作ボタン５１０、受話口５２０、送話口５３０、前記実施形態の有機エレクトロルミネッセンス表示装置１０を用いた表示部５４０を備えている。この場合でも、有機エレクトロルミネッセンス表示装置１０からなる表示部５４０は、前記実施形態と同様の効果を発揮する。その結果、携帯電話５００は、ガンマ特性を持ったまま階調を補正可能な画像表示を得ることができる。
なお、本発明の実施形態は、以下のように変更してもよい。
・前記実施形態では、第２のデジタルデータとしてのデジタル補正データは、有機エレクトロルミネッセンス表示装置の動作状態，動作環境又は外部装置からの制御信号に基づいたデータであった。この第２のデジタルデータとしてのデジタル補正データを、画像データに基づくピーク輝度制御のためのデジタル補正データに応用してもよい。つまり、例えば、有機エレクトロルミネッセンス表示装置において、少なくとも１フレーム分のメモリを備え、例えば信号生成回路７０がそのメモリに記憶された１フレーム分の画像データから１フレームの総輝度を算出する。そして、信号生成回路７０は、算出した総輝度が予め定めた基準値を超えているとき、第１のアナログ電流（アナログ電流Ｉｄ）に対する第２のアナログ電流としてのアナログ電流Ｉｏｕｔが小さくなるようにデジタル補正データを作成する。反対に、信号生成回路７０は、算出した総輝度が予め定めた基準値以下のとき、第１のアナログ電流（アナログ電流Ｉｄ）に対する第２のアナログ電流としてのアナログ電流Ｉｏｕｔが大きくなるようにデジタル補正データを作成する。従って、画像データに基づくピーク輝度制御に対しても非常に有用である。
・前記実施形態では、図７に示す第２のデジタル／アナログ変換回路部６３において、８つの駆動トランジスタ２５１〜２５８を設け、駆動トランジスタ２５１〜２５８の利得係数βの比Ｋは、１：２：４：８：１６：３２：６４：１２８に設定した。そして、８ビットの電流補正データが１〜２５５の範囲を取りうるようにした。これを、例えば、駆動トランジスタの数を４つにし、その５つの駆動トランジスタの利得係数βの比Ｋは１：２：４：８：１２８とする。そして、利得係数βの比Ｋが１２８の駆動トランジスタを常にオン状態にし、残る４つの利得係数βの比Ｋが１：２：４の駆動トランジスタをオン・オフさせるようにしてもよい。この場合、電流補正データが１２８〜１４３の範囲を取りうることになる。従って、出力電流（アナログ電流Ｉｄ）の補正が大きなレンジで行う必要がない場合、実際にある限られたレンジで高精度に補正できればよい場合には、小さな面積で目的を達成できる効果がある。
・前記実施形態では、階調データを第１のデジタルデータとし、電流補正データを第２のデジタルデータとしたが、第１デジタルデータ及び第２のデジタルデータはこれらに限定されるものではない。例えば、電流補正データを第１のデジタルデータとし、階調データを第２のデジタルデータとして扱ってもよい。また、別の組み合わせでは、第１のデジタルデータの一部、或いは第２のデジタルデータの一部を電流補正データとし、残りのデジタルデータを階調データとして扱ってもよいし、この逆としてもよい。・前記実施形態では、第１のデジタル／アナログ変換回路部６２や第２のデジタル／アナログ変換回路部６３の変換トランジスタと駆動トランジスタとは、単純カレントミラー回路を構成しているが、カスコード型、ウィルソン型、又は広振幅型等のカレントミラー回路であってもよい。
・前記実施形態では、検出センサとして各センサ４１〜４３を備えているが、検出センサは、仮想的なものであってもよい。例えば、累積発光時間等を記憶しておき、これから劣化の進行具合を予測し、劣化情報とすることもできる。これにより、検出手段として新たな部品や回路を備えなくとも、状況に応じた補正をすることが可能となる。
・前記実施形態では、電流補正データは、すべての画素に対して同一のデータとしているが、これを、画素によって異なるデータとしてもよい。例えば、発光色によって各種特性が異なる場合には、発光色毎に異なる電流補正データとすることもできる。これにより、発光色や画素の位置等に応じたきめ細かな補正が可能となる。また、画素ごとの初期特性ばらつき、例えばエレクトロルミネッセンス素子の電流特性のばらつきや、画素回路（ＴＦＴ）への入力電流に対するエレクトロルミネッセンス素子への注入電流特性ばらつき等、を補償することもできる。さらに、画素ごとの劣化ばらつきも、補償することができる。この場合、画素ごとに、劣化状態をセンサ等でモニタする必要がある。
・前記第２及び第３実施形態では、すべての第２のデジタル／アナログ変換回路部６３に対して、１つの第１のデジタル／アナログ変換回路部６２を接続したが、これを、複数の第２のデジタル／アナログ変換回路部６３に接続した第１のデジタル／アナログ変換回路部６２を複数備えてもよい。
本発明の実施形態における有機エレクトロルミネッセンス表示装置の回路構成を示すブロック図。 画素領域の回路構成を示す回路図。 画素回路の内部構成を示す回路図。 画素回路の動作を示すタイミングチャート。 （ａ）は画像データにガンマ特性を持たせるためのＬＵＴであり、（ｂ）はそのグラフ。 第１のデジタル／アナログ変換回路部の回路構成を示す回路図。 本発明の第１実施形態における第２のデジタル／アナログ変換回路部の回路構成を示す回路図。 （ａ）は本発明の第２実施形態における第２のデジタル／アナログ変換回路部の回路構成を示す回路図であり、（ｂ）はそのタイミングチャートである。 （ａ）は本発明の第３実施形態における第２のデジタル／アナログ変換回路部の回路構成を示す回路図であり、（ｂ）はそのタイミングチャートである。 携帯電話の構成を示す斜視図。
符号の説明
１０…電気光学装置としての有機エレクトロルミネッセンス表示装置、２０…表示パネル部、３０…画素領域、３１…画素回路（画素）、４１…検出センサとしての温度センサ、４２…検出センサとしての外光センサ、４３…検出センサとしての劣化センサ、５０…走査線駆動回路、６０…データ線駆動回路、６１…デジタル／アナログ変換回路、６２…第１のデジタル／アナログ変換回路部、６３…第２のデジタル／アナログ変換回路部、７０…信号生成回路、１１０…第１のトランジスタとしての変換トランジスタ、１２０…定電流源用トランジスタ、１３０…共通ゲート線、１４０…第１の電流経路としての出力ライン、１５１〜１５８…第２のトランジスタとしての駆動トランジスタ、１６１〜１６８…第３のトランジスタとしてのスイッチングトランジスタ、２１０，３１０，４１０…入力ライン、２２０…第４のトランジスタとしての変換トランジスタ、２３０，３４０…共通ゲート線、２４０…第２の電流経路としての出力ライン、２５１〜２５８…第５のトランジスタとしての駆動トランジスタ、２６１〜２６８…第６のトランジスタとしてのスイッチングトランジスタ、３２０…変換トランジスタ、３３１，３３２…スイッチングトランジスタ、３５０，４６１〜４６３…保持コンデンサ、３６０，４２０…出力ライン、３７１〜３７３…駆動トランジスタ、３８１〜３８３…スイッチングトランジスタ、４３０…スイッチングトランジスタ、４４１〜４４３、４５１〜４５３…駆動トランジスタ、４７１〜４７３…スイッチングトランジスタ、５００…電子機器としての携帯電話、５４０…表示部、Ｔ１…第１の出力端子としての出力端子、Ｔ２…第２の出力端子としての出力端子、Ｘｍ…データ線、Ｙｎ…走査線。

Claims (8)

  1. 複数の走査線と、複数のデータ線と、これら各走査線と各データ線との交差部にそれぞれ配設される電気光学素子と、前記各データ線に対してアナログ電流を供給するデータ線駆動回路とを備えた電気光学装置において、
    前記データ線駆動回路は、
    第１のデジタルデータを入力し、その第１のデジタルデータを第１のアナログ電流に変換する第１のデジタル／アナログ変換回路部と、
    第２のデジタルデータを入力し、その第２のデジタルデータに基づいて、前記第１のアナログ電流を用い、第２のアナログ電流として出力する第２のデジタル／アナログ変換回路部とを備え、
    前記第１のデジタル／アナログ変換回路部は、
    基準となる電流に基づいて駆動される複数の駆動トランジスタと、
    前記複数の駆動トランジスタに対してそれぞれ直列に接続された複数のスイッチングトランジスタと、を有し、
    前記第１のデジタルデータに基づいて前記複数のスイッチングトランジスタを選択し、選択したスイッチングトランジスタにそれぞれ対応する駆動トランジスタから出力される電流を加算して、前記第２のデジタル／アナログ変換回路部に前記第１のアナログ電流として出力するものであり、
    前記第１及び第２のデジタルデータは、制御回路によって生成され、
    前記第１及び第２のデジタルデータの一方は、外部装置から入力される画像データに基づいて生成されるデジタル階調データであり、他方は、電気光学装置の動作状態、動作環境状態の少なくとも１つを検出する検出センサからの検出信号に基づいて生成される電流補正データである
    ことを特徴とする電気光学装置。
  2. 請求項１に記載の電気光学装置において、
    前記検出センサは、外光を検出する外光センサを有する
    ことを特徴とする電気光学装置。
  3. 請求項１又は２に記載の電気光学装置において、
    前記検出センサは、周囲温度を検出する温度センサを有する
    ことを特徴とする電気光学装置。
  4. 複数の走査線と、複数のデータ線と、これら各走査線と各データ線との交差部にそれぞれ配設される電気光学素子と、前記各データ線に対してアナログ電流を供給するデータ線駆動回路とを備えた電気光学装置において、
    前記データ線駆動回路は、
    第１のデジタルデータを入力し、その第１のデジタルデータを第１のアナログ電流に変換する第１のデジタル／アナログ変換回路部と、
    第２のデジタルデータを入力し、その第２のデジタルデータに基づいて、前記第１のアナログ電流を用い、第２のアナログ電流として出力する第２のデジタル／アナログ変換回路部と
    を備え、
    前記第１のデジタル／アナログ変換回路部は、
    基準となる電流に基づいて駆動される複数の駆動トランジスタと、
    前記複数の駆動トランジスタに対してそれぞれ直列に接続された複数のスイッチングトランジスタと、
    を有し、
    前記第１のデジタルデータに基づいて前記複数のスイッチングトランジスタを選択し、選択したスイッチングトランジスタにそれぞれ対応する駆動トランジスタから出力される電流を加算して、前記第２のデジタル／アナログ変換回路部に前記第１のアナログ電流として出力するものであり、
    前記第１及び第２のデジタルデータは、制御回路によって生成され、
    前記第１及び第２のデジタルデータの一方は、前記制御回路に入力される画像データに基づいて生成されるデジタル階調データであり、他方は、メモリに記憶された前記電気光学素子の累積発光時間に基づいて生成される電流補正データである
    ことを特徴とする電気光学装置。
  5. 複数の走査線と、複数のデータ線と、これら各走査線と各データ線との交差部にそれぞれ配設される電気光学素子と、前記各データ線に対してアナログ電流を供給するデータ線駆動回路とを備えた電気光学装置において、
    前記データ線駆動回路は、
    第１のデジタルデータを入力し、その第１のデジタルデータを第１のアナログ電流に変換する第１のデジタル／アナログ変換回路部と、
    第２のデジタルデータを入力し、その第２のデジタルデータに基づいて、前記第１のアナログ電流を用い、第２のアナログ電流として出力する第２のデジタル／アナログ変換回路部と
    を備え、
    前記第１のデジタル／アナログ変換回路部は、
    基準となる電流に基づいて駆動される複数の駆動トランジスタと、
    前記複数の駆動トランジスタに対してそれぞれ直列に接続された複数のスイッチングトランジスタと、
    を有し、
    前記第１のデジタルデータに基づいて前記複数のスイッチングトランジスタを選択し、選択したスイッチングトランジスタにそれぞれ対応する駆動トランジスタから出力される電流を加算して、前記第２のデジタル／アナログ変換回路部に前記第１のアナログ電流として出力するものであり、
    前記第１及び第２のデジタルデータは、制御回路によって生成され、
    前記第１及び第２のデジタルデータの一方は、前記制御回路に入力される画像データに基づいて生成されるデジタル階調データであり、他方は、メモリに記憶された１フレーム
    分の画像データから該１フレーム分の総輝度を算出し、その算出した総輝度に基づいて生成される電流補正データである
    ことを特徴とする電気光学装置。
  6. 請求項１乃至５のいずれか一項に記載の電気光学装置において、
    前記複数の駆動トランジスタのうちｎ番目（ｎは自然数）のトランジスタの利得係数の相対値が２ｎ−１になるように前記複数の駆動トランジスタが構成されている
    ことを特徴とする電気光学装置。
  7. 請求項１乃至６のいずれか一項に記載の電気光学装置において、
    前記電気光学素子はエレクトロルミネッセンス素子であることを特徴とする電気光学装置。
  8. 請求項１乃至７のいずれか一項に記載の電気光学装置を備えた電子機器。
JP2006273900A 2003-07-07 2006-10-05 電気光学装置及び電子機器 Expired - Fee Related JP4802963B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006273900A JP4802963B2 (ja) 2003-07-07 2006-10-05 電気光学装置及び電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003193106 2003-07-07
JP2003193106 2003-07-07
JP2006273900A JP4802963B2 (ja) 2003-07-07 2006-10-05 電気光学装置及び電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004141116A Division JP4205629B2 (ja) 2003-07-07 2004-05-11 デジタル／アナログ変換回路、電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2007079585A JP2007079585A (ja) 2007-03-29
JP4802963B2 true JP4802963B2 (ja) 2011-10-26

Family

ID=37939870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006273900A Expired - Fee Related JP4802963B2 (ja) 2003-07-07 2006-10-05 電気光学装置及び電子機器

Country Status (1)

Country Link
JP (1) JP4802963B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100884791B1 (ko) 2007-04-06 2009-02-23 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 이의 구동 방법
JP2009069421A (ja) * 2007-09-12 2009-04-02 Hitachi Displays Ltd 表示装置
KR100916913B1 (ko) 2008-05-13 2009-09-09 삼성모바일디스플레이주식회사 유기전계발광 표시장치
JP6757610B2 (ja) * 2016-07-01 2020-09-23 株式会社半導体エネルギー研究所 半導体装置
JP6884915B2 (ja) * 2020-08-31 2021-06-09 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19807856A1 (de) * 1998-02-25 1999-08-26 Philips Patentverwaltung Schaltungsanordnung mit Strom-Digital-Analog-Konvertern
EP1450341A4 (en) * 2001-09-25 2009-04-01 Panasonic Corp EL DISPLAY BOARD AND EL DISPLAY DEVICE THEREFOR
JP4046617B2 (ja) * 2003-01-14 2008-02-13 ローム株式会社 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置
JP4101066B2 (ja) * 2003-01-14 2008-06-11 ローム株式会社 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置
JP2004349814A (ja) * 2003-05-20 2004-12-09 Seiko Epson Corp デジタル・アナログ変換回路、電気光学装置及び電子機器
JP2005037915A (ja) * 2003-06-25 2005-02-10 Rohm Co Ltd 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置

Also Published As

Publication number Publication date
JP2007079585A (ja) 2007-03-29

Similar Documents

Publication Publication Date Title
JP4205629B2 (ja) デジタル／アナログ変換回路、電気光学装置及び電子機器
KR100519177B1 (ko) 화소로의 프로그래밍 전류의 공급
US20060001624A1 (en) Organic light emitting display and control method thereof
JP2004354635A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
KR100679964B1 (ko) 전류 생성 회로, 전기 광학 장치 및 전자 기기
JP4626660B2 (ja) 電気光学装置、電子機器、及び電気光学装置の駆動方法
US7525520B2 (en) Electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus
JP4802963B2 (ja) 電気光学装置及び電子機器
US7417605B2 (en) Electronic circuit, electronic device, and electronic apparatus
KR100594832B1 (ko) 전자 회로, 전기 광학 장치 및 전자 기기
JP2003233347A (ja) 画素へのプログラミング電流の供給
KR100614479B1 (ko) 전자 장치, 전기 광학 장치 및 전자 기기
US20040070578A1 (en) Electronic circuit, electro-optical device, and electronic apparatus
KR20070016458A (ko) 저-전압 트랜지스터를 이용한 유기발광다이오드 표시패널의 데이터 구동 장치 및 방법
JP4752177B2 (ja) 表示装置の駆動回路、表示装置の駆動方法、電気光学装置及び電子機器
JP4826056B2 (ja) 電流生成回路、電気光学装置及び電子機器
JP2005079633A (ja) デジタル・アナログ変換回路、電気光学装置及び電子機器
JP2009156929A (ja) 表示装置並びにそれを備えるディスプレイ及びデジタルカメラ
JP2005122033A (ja) 電流生成回路、電気光学装置及び電子機器
JP2005156832A (ja) データ変換回路、電気光学装置及び電子機器
JP2008176060A (ja) アクティブマトリクス型表示装置及びその表示方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100726

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110725

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees