JP2005156832A - データ変換回路、電気光学装置及び電子機器 - Google Patents
データ変換回路、電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP2005156832A JP2005156832A JP2003393950A JP2003393950A JP2005156832A JP 2005156832 A JP2005156832 A JP 2005156832A JP 2003393950 A JP2003393950 A JP 2003393950A JP 2003393950 A JP2003393950 A JP 2003393950A JP 2005156832 A JP2005156832 A JP 2005156832A
- Authority
- JP
- Japan
- Prior art keywords
- data
- current
- digital
- circuit
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】 デジタル・アナログ変換回路にて変換特性を容易に設定可能であり、かつ変換特性によらず出力精度を維持できるデータ変換回路、電気光学装置及び電子機器を提供する。
【解決手段】 画像データDを、データ変換回路の出力階調の最大値が出力可能な変換用テーブルデータに応じて所望の階調特性を有するデジタルデータである変換画像データDoに変換した。そして、増幅率設定可能な各デジタル・アナログ変換部DAC1〜DACmは、その変換画像データDoをアナログ信号であるデータ電流Id1〜Idmに変換するようにした。
【選択図】 図2
【解決手段】 画像データDを、データ変換回路の出力階調の最大値が出力可能な変換用テーブルデータに応じて所望の階調特性を有するデジタルデータである変換画像データDoに変換した。そして、増幅率設定可能な各デジタル・アナログ変換部DAC1〜DACmは、その変換画像データDoをアナログ信号であるデータ電流Id1〜Idmに変換するようにした。
【選択図】 図2
Description
本発明は、データ変換回路、電気光学装置及び電子機器に関するものである。
従来より、データ変換回路の一つに、例えば、電気光学装置に用いられるデジタルデータである画像データ(階調データ)を画素に供給するアナログ階調信号に変換するデータ変換回路がある。この種のデータ変換回路は、ゲートが共通接続された各トランジスタの利得係数比を2進加重としたカレントミラーを構成するデジタル・アナログ変換回路を備えている。そして、各トランジスタに流れる電流をデジタル画像データに応じて加算することで同デジタル画像データに応じたアナログ階調信号を得るようになっている。
ところで、前記画像データに対して非線形の階調特性を有したアナログ階調信号が必要な場合がある。例えば、階調特性が指数関数的に変化するガンマ補正という信号処理がある。画像データに対してガンマ補正を施すことで表示される画像の視認性を向上させることができる。
ガンマ補正を施すデータ変換回路は、アナログ処理またはデジタル処理の何れかで行われている。アナログ処理の場合、入力された画像データ(階調データ)を複数の階調帯に区分し、その区分された階調帯毎にデジタル・アナログ変換回路にてデジタル・アナログ変換処理を行う。このとき、各デジタル・アナログ変換回路は、階調帯毎にその変換後のアナログ信号の信号レベルの増加率が高くなるように設定することで、ガンマ補正を実現することができる。しかしながら、このアナログ処理の場合、各デジタル・アナログ変換回路の設定が複雑であり、且つ、階調帯間の補正も困難であった。
一方、デジタル処理の場合、入力された画像データ(階調データ)を指数関数的な階調特性を有するデジタルデータである画像データに一旦変換する。そして、その変換された変換画像データをデジタル・アナログ変換回路にてアナログ信号に変換する。このようにすることで、前記したアナログ処理の場合の各デジタル・アナログ変換回路の設定や階調帯間の補正といった問題を回避することができる(例えば、特許文献1)。
特開平10−319922号公報
しかしながら、上記デジタル処理において出力信号の振幅を調整する場合は、その変換画像データの変更にて出力信号の振幅を調整するため、出力振幅の拡大は難しい。縮小する場合も変換画像データの精度が低下する。即ち、出力電流は、64階調より少ない階調数で表現され、その結果、所謂、潰れが発生してしまう。特に、全体に暗い階調特性を有する画像を表示させる場合は顕著になり、表示品位が低下するという問題があった。
本発明は上記問題点を解消するためになされたものであって、その目的は、デジタル・アナログ変換回路にて、階調特性の変更及び出力信号振幅の調整が容易であり、変換しても階調精度を維持できるデータ変換回路、電気光学装置及び電子機器を提供することにある。
本発明のデータ変換回路は、第1のデジタルデータを予め定めた関数に従って変換した第2のデジタルデータを生成するデータ生成回路と、前記第2のデジタルデータに基づい
たアナログ信号を生成するデジタル・アナログ変換回路と、前記アナログ信号を所定の増幅率で増幅する増幅回路とを備えた。
たアナログ信号を生成するデジタル・アナログ変換回路と、前記アナログ信号を所定の増幅率で増幅する増幅回路とを備えた。
これによれば、第1のデジタルデータを予め定めた関数に従って変換した第2のデジタルデータに基づいてアナログ信号を作成した後に、その作成したアナログ信号を増幅回路にて増幅するようにした。従って、アナログ信号の階調特性の設定、出力振幅の調整が容易となる。
このデータ変換回路において、前記第1のデジタルデータ及び前記第2のデジタルデータは、階調を示すデータであり、前記関数は、前記データ生成回路の最大出力階調を出力可能な関数であってもよい。
これによれば、第1のデジタルデータを予め定めたデータ生成回路の最大出力階調を出力可能な関数に従って変換された第2のデジタルデータに基づいてアナログ信号を生成した後に、その作成したアナログ信号を増幅回路にて増幅するようにした。従って、例えば、関数がガンマ補正をするための関数である場合においてはそのガンマ補正後のアナログ信号の精度が低下することはない。
このデータ変換回路において、前記関数は、ガンマ補正をするための関数であってもよい。
これによれば、第1のデジタルデータをガンマ補正をするためのデータ生成回路の最大出力階調を出力可能な関数に従って変換された第2のデジタルデータに基づいてアナログ信号を作成した後に、その作成したアナログ信号を増幅回路にて増幅するようにした。従って、ガンマ補正後のアナログ信号の精度が低下することはない。
これによれば、第1のデジタルデータをガンマ補正をするためのデータ生成回路の最大出力階調を出力可能な関数に従って変換された第2のデジタルデータに基づいてアナログ信号を作成した後に、その作成したアナログ信号を増幅回路にて増幅するようにした。従って、ガンマ補正後のアナログ信号の精度が低下することはない。
このデータ変換回路において、前記データ生成回路は、前記第1のデジタルデータを前記第2のデジタルデータに変換するための変換用データを記憶する記憶部をさらに備えていてもよい。
これによれば、前記データ生成回路は、変換用データを記憶する記憶部を備えているので、その変換用データを変更するだけで様々な特性を有した第2のデジタルデータを得ることができる。
このデータ変換回路において、前記デジタル・アナログ変換回路は、前記第2のデジタルデータに応じてオン・オフ制御される複数のスイッチング素子と、前記複数のスイッチング素子の各々に接続され、それぞれ異なった利得係数を有する複数のトランジスタと、を備え、前記複数のトランジスタの各々に流れる電流を合成することで前記第2のデジタルデータに応じた電流レベルを有する出力電流を生成する出力電流生成回路と、前記複数のトランジスタに流れる電流の基準値を有する基準電流を生成する基準電流生成回路とから構成されていてもよい。
これによれば、デジタル・アナログ変換回路は、スイッチング素子とトランジスタとで構成された出力電流生成回路と、基準電流生成回路とで構成した。このようにすることで、デジタル・アナログ変換回路を容易に構成することができる。
このデータ変換回路において、前記デジタル・アナログ変換回路は、前記基準電流及び前記第2のデジタルデータにより前記出力電流を求め、前記増幅回路は、前記出力電流を所定の増幅率で増幅し、前記アナログ信号を生成するようにしてもよい。
これによれば、まず、前記データ生成回路にて第1のデジタルデータを第2のデジタル
データに変換する。そして、その変換された第2のデジタルデータを前記デジタル・アナログ変換回路にて出力電流に変換した後、前記増幅回路にて所定の大きさに増幅することで前記アナログ信号を生成することができる。
データに変換する。そして、その変換された第2のデジタルデータを前記デジタル・アナログ変換回路にて出力電流に変換した後、前記増幅回路にて所定の大きさに増幅することで前記アナログ信号を生成することができる。
このデータ変換回路において、前記デジタル・アナログ変換回路は、その前記基準電流の電流レベルを前記増幅率で増幅し、その増幅した前記基準電流及び前記第2のデジタルデータにより前記出力電流を求めるようにしてもよい。
これによれば、所望の増幅率にて増幅された基準電流を生成した後に、その基準電流の電流レベルを基準値として前記複数のトランジスタの各々を駆動させるようにしたので、低消費電力化を図ることができる。
本発明の電気光学装置は、複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線との交差部に対応する位置に配置された電気光学素子を含む画素と、前記複数の走査線を選択するための走査線駆動回路と、前記複数のデータ線を介して対応する前記画素にアナログデータ信号を供給するデータ線駆動回路とを備えた電気光学装置において、前記データ線駆動回路は、画像デジタルデータを予め定めた関数に従って変換した変換画像デジタルデータを生成するデータ生成回路と、前記変換画像デジタルデータに基づいたアナログ信号を生成するデジタル・アナログ変換回路と、前記アナログ信号を所定の増幅率で増幅する増幅回路とを備えた。
これによれば、画像デジタルデータを予め定めた関数に従って変換した変換画像デジタルデータに基づいてアナログ信号を作成した後に、その作成したアナログ信号を増幅回路にて増幅するようにした。従って、アナログ信号の階調特性の設定、出力振幅の調整が容易となる。
この電気光学装置において、前記画像デジタルデータ及び前記変換画像デジタルデータは、階調を示すデータであり、前記関数は、前記データ生成回路の最大出力階調を出力可能な関数であってもよい。
これによれば、画像デジタルデータを予め定めたデータ生成回路の最大出力階調を出力可能な関数に従って変換した変換画像デジタルデータに基づいてアナログ信号を生成した後に、その作成したアナログ信号を増幅回路にて増幅するようにした。従って、アナログ信号の精度が低下することはない。即ち、アナログ信号の出力階調精度は確保される。この結果、出力階調の輝度が低下した場合に発生する、所謂、潰れを抑制することができる。
この電気光学装置において、前記関数は、ガンマ補正をするための関数であってもよい。
これによれば、画像デジタルデータをガンマ補正をするためのデータ生成回路の最大出力階調を出力可能な関数に従って変換された変換画像デジタルデータに基づいてアナログ信号を作成した後に、その作成したアナログ信号を増幅回路にて増幅するようにした。従って、ガンマ補正後のアナログ信号の精度が低下することはない。
これによれば、画像デジタルデータをガンマ補正をするためのデータ生成回路の最大出力階調を出力可能な関数に従って変換された変換画像デジタルデータに基づいてアナログ信号を作成した後に、その作成したアナログ信号を増幅回路にて増幅するようにした。従って、ガンマ補正後のアナログ信号の精度が低下することはない。
この電気光学装置において、前記データ生成回路は、前記画像デジタルデータを前記変換画像デジタルデータに変換するための変換用データを記憶する記憶部をさらに備えていてもよい。
これによれば、前記データ生成回路は、変換用データを記憶する記憶部を備えているので、その変換用データを変更するだけで様々な特性を有した変換画像デジタルデータを得
ることができる。
ることができる。
この電気光学装置において、前記デジタル・アナログ変換回路は、前記変換画像デジタルデータに応じてオン・オフ制御される複数のスイッチング素子と、前記複数のスイッチング素子の各々に接続され、それぞれ異なった利得係数を有する複数のトランジスタと、を備え、前記複数のトランジスタの各々に流れる電流を合成することで前記変換画像デジタルデータに応じた電流レベルを有する出力電流を生成する出力電流生成回路と、前記複数のトランジスタに流れる電流の基準値を有する基準電流を生成する基準電流生成回路とから構成されていてもよい。
これによれば、デジタル・アナログ変換回路は、スイッチング素子とトランジスタとで構成された出力電流生成回路と、基準電流生成回路とで構成した。このようにすることで、デジタル・アナログ変換回路を容易に構成することができる。
この電気光学装置において、前記デジタル・アナログ変換回路は、前記基準電流及び前記変換画像デジタルデータにより前記出力電流を求め、前記増幅回路は、前記出力電流を所定の増幅率で増幅し、前記アナログ信号を生成するようにしてもよい。
これによれば、まず、前記データ生成回路にて画像デジタルデータを変換画像デジタルデータに変換する。そして、その変換された変換画像デジタルデータを前記デジタル・アナログ変換回路にて出力電流に変換した後、前記増幅回路にて所定の大きさに増幅することで前記アナログ信号を生成することができる。
この電気光学装置において、前記デジタル・アナログ変換回路は、その前記基準電流の電流レベルを前記増幅率で増幅し、その増幅した前記基準電流及び前記変換画像デジタルデータにより前記出力電流を求めるようにしてもよい。
これによれば、所望の増幅率にて増幅された基準電流を生成した後に、その基準電流の電流レベルを基準値として前記複数のトランジスタの各々を駆動させるようにしたので、低消費電力化を図ることができる。
この電気光学装置において、前記関数は、データ生成回路の最大出力階調を出力可能な関数であってもよい。
これによれば、画像デジタルデータを予め定めたデータ生成回路の最大出力階調を出力可能な関数に従って変換した変換画像デジタルデータに基づいてアナログ信号を生成した後に、その作成したアナログ信号を増幅回路にて増幅するようにした。従って、アナログ信号の精度が低下することはない。即ち、アナログ信号の出力階調精度は確保される。この結果、出力階調の輝度が低下した場合に発生する、所謂、潰れを抑制することができる。
これによれば、画像デジタルデータを予め定めたデータ生成回路の最大出力階調を出力可能な関数に従って変換した変換画像デジタルデータに基づいてアナログ信号を生成した後に、その作成したアナログ信号を増幅回路にて増幅するようにした。従って、アナログ信号の精度が低下することはない。即ち、アナログ信号の出力階調精度は確保される。この結果、出力階調の輝度が低下した場合に発生する、所謂、潰れを抑制することができる。
この電気光学装置において、前記電気光学素子は、その発光層が有機材料で構成されたエレクトロルミネッセンス素子であってもよい。
これによれば、有機エレクトロルミネッセンス素子を備えた電気光学装置において、そのアナログ信号の出力階調精度は確保される。この結果、有機エレクトロルミネッセンス素子の輝度が低下した場合に発生する、所謂、潰れを抑制することができる。
これによれば、有機エレクトロルミネッセンス素子を備えた電気光学装置において、そのアナログ信号の出力階調精度は確保される。この結果、有機エレクトロルミネッセンス素子の輝度が低下した場合に発生する、所謂、潰れを抑制することができる。
本発明の電子機器は上記記載の電気光学装置を備えた。
これによれば、電気光学素子の輝度が低下しても、所謂、潰れを抑制できるので、その分、表示品位が向上した電子機器を提供することができる。
これによれば、電気光学素子の輝度が低下しても、所謂、潰れを抑制できるので、その分、表示品位が向上した電子機器を提供することができる。
(第1実施形態)
以下、本発明の電気光学装置を有機ELディスプレイに具体化した第1実施形態を図1〜図6に従って説明する。図1は、本実施形態に係る有機ELディスプレイの電気的構成を説明するための図である。図2は、データ線駆動回路及び表示パネル部の内部回路構成を示す図である。
以下、本発明の電気光学装置を有機ELディスプレイに具体化した第1実施形態を図1〜図6に従って説明する。図1は、本実施形態に係る有機ELディスプレイの電気的構成を説明するための図である。図2は、データ線駆動回路及び表示パネル部の内部回路構成を示す図である。
有機ELディスプレイ10は、図1に示すように、制御回路11、走査線駆動回路12、データ線駆動回路13及び表示パネル部14を備えている。
有機ELディスプレイ10の制御回路11、走査線駆動回路12及びデータ線駆動回路13は、それぞれが独立した電子部品によって構成されていてもよい。例えば、制御回路11、走査線駆動回路12またはデータ線駆動回路13が各々1チップの半導体集積回路装置によって構成されていてもよい。また、制御回路11、走査線駆動回路12及びデータ線駆動回路13の全部若しくは一部がプログラマブルなICチップで構成され、その機能がICチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
有機ELディスプレイ10の制御回路11、走査線駆動回路12及びデータ線駆動回路13は、それぞれが独立した電子部品によって構成されていてもよい。例えば、制御回路11、走査線駆動回路12またはデータ線駆動回路13が各々1チップの半導体集積回路装置によって構成されていてもよい。また、制御回路11、走査線駆動回路12及びデータ線駆動回路13の全部若しくは一部がプログラマブルなICチップで構成され、その機能がICチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
制御回路11は、図示しないパルス発生装置からのクロックパルスCPを入力する。制御回路11は、その入力されたクロックパルスCPに基づいて垂直同期信号VSYNC及び水平同期信号HSYNCを生成する。制御回路11は、その生成された垂直同期信号VSYNCと水平同期信号HSYNCを走査線駆動回路12に出力するとともに、水平同期信号HSYNCをデータ線駆動回路13に出力する。
また、制御回路11は、図示しない入力装置によって設定入力された入力信号に基づいてゲイン設定信号GSを作成する。ゲイン設定信号GSは、後記するデータ電流Id1〜Idmの出力信号増幅率(ゲイン)を設定するための設定信号である。制御回路11は、新たなゲイン設定信号GSが設定されない限り設定されたゲイン設定信号GSを保持し、データ線駆動回路13へ出力し続ける。
走査線駆動回路12は、図示しない電源回路、シフトレジスタ、出力回路等を主体に構成されており、走査信号SC1,SC2,…,SCnを生成する。各走査信号SC1〜SCnは、図6に示すように、論理的に高レベル(以下「Hレベル」という)または低レベル(以下「Lレベル」という)の2値的な電圧レベルを有する。これらの電圧レベルは、データの書込対象となる走査線の選択に用いられ、データの書込対象となる画素行に対応する走査線はHレベル、これ以外の走査線はLレベルにそれぞれ設定される。
そして、走査線駆動回路12は、前記水平同期信号HSYNCのタイミングでHレベルの前記走査信号SC1〜SCnを後記する走査線Y1〜Yn(図2参照)に出力する。
また、走査線駆動回路12は発光期間制御信号LT1,LT2,…,LTnを生成する。各発光期間制御信号LT1〜LTnは、図6に示すように、論理的に高レベル(以下、「Hレベル」という)または低レベル(以下、「Lレベル」という)の2値的な電圧レベルを有する。走査線駆動回路12はこの発光期間制御信号LT1〜LTnを後記する制御線Z1〜Zn(図2参照)に出力する。
また、走査線駆動回路12は発光期間制御信号LT1,LT2,…,LTnを生成する。各発光期間制御信号LT1〜LTnは、図6に示すように、論理的に高レベル(以下、「Hレベル」という)または低レベル(以下、「Lレベル」という)の2値的な電圧レベルを有する。走査線駆動回路12はこの発光期間制御信号LT1〜LTnを後記する制御線Z1〜Zn(図2参照)に出力する。
データ線駆動回路13は、図2に示すように、データ変換部15とm個のデジタル・アナログ変換部DAC1,DAC2,DAC3,…,DACmとを備えている。データ変換部15は、図示しない外部装置から画像データDを入力する。画像データDは、後記する有機EL素子OLEDの輝度情報を有するデジタルデータである。本実施形態の画像データDは、6ビットのデジタルデータである。即ち、画像データDは、図4にて破線で示すように、その出力値がデータレベルに応じて64階調で線形的に変化するデジタルデータ信号である。尚、図4に示すように、画像データDのデータレベルの最大値に対する変換
画像データDoの出力値を「63」としている。
画像データDoの出力値を「63」としている。
図2において、データ変換部15は、記憶部15aと変換回路15bとを備えている。
記憶部15aは、6ビットの前記画像データDの階調特性を、所定の階調特性を有した6ビットの変換画像データDoに変換するための変換用テーブルデータを記憶している。尚、この変換用テーブルデータが特許請求の範囲に記載の「変換用データ」に相当する。この変換用テーブルデータは、入力された画像データDのデータレベルを4分割(16階調毎)に区分けし、その区分けされた各階調帯の画像データDの増加率を他の階調帯の画像データDの増加率と異ならせるテーブルデータである。即ち、本実施形態においては、6ビットの画像データDの階調帯「000000」〜「111111」のうち、「000000」〜「001111」(階調値「0」〜「15」に対応)の区間である第1の階調帯の増加率を基準値とする。すると、「010000」〜「011111」(階調値「16」〜「31」に対応)の区間である第2の階調帯の増加率は、前記第1の階調帯の増加率の2倍としている。また、前記画像データDの階調帯が「100000」〜「101111」(階調値「32」〜「47」に対応)の区間である第3の階調帯の増加率は、前記第1の階調帯の増加率の4倍、「110000」〜「111111」(階調値「48」〜「63」に対応)の区間である階調帯の増加率は、前記第1の階調帯の増加率の8倍としている。つまり、本実施形態の変換用テーブルデータは、線形特性を有する画像データDの出力値をその階調帯に伴って徐々にその増加率が急峻に高くなるような変換画像データに変換するためのテーブルデータである。従って、本実施形態の変換用テーブルデータは、画像データDをガンマ補正するための関数に対応するテーブルデータである。
記憶部15aは、6ビットの前記画像データDの階調特性を、所定の階調特性を有した6ビットの変換画像データDoに変換するための変換用テーブルデータを記憶している。尚、この変換用テーブルデータが特許請求の範囲に記載の「変換用データ」に相当する。この変換用テーブルデータは、入力された画像データDのデータレベルを4分割(16階調毎)に区分けし、その区分けされた各階調帯の画像データDの増加率を他の階調帯の画像データDの増加率と異ならせるテーブルデータである。即ち、本実施形態においては、6ビットの画像データDの階調帯「000000」〜「111111」のうち、「000000」〜「001111」(階調値「0」〜「15」に対応)の区間である第1の階調帯の増加率を基準値とする。すると、「010000」〜「011111」(階調値「16」〜「31」に対応)の区間である第2の階調帯の増加率は、前記第1の階調帯の増加率の2倍としている。また、前記画像データDの階調帯が「100000」〜「101111」(階調値「32」〜「47」に対応)の区間である第3の階調帯の増加率は、前記第1の階調帯の増加率の4倍、「110000」〜「111111」(階調値「48」〜「63」に対応)の区間である階調帯の増加率は、前記第1の階調帯の増加率の8倍としている。つまり、本実施形態の変換用テーブルデータは、線形特性を有する画像データDの出力値をその階調帯に伴って徐々にその増加率が急峻に高くなるような変換画像データに変換するためのテーブルデータである。従って、本実施形態の変換用テーブルデータは、画像データDをガンマ補正するための関数に対応するテーブルデータである。
変換回路15bは、入力された画像データDを予め定めた前記変換用テーブルデータに従った階調特性を有する変換画像データDoに変換するためのデジタル・デジタル変換回路(D/D変換回路)で構成されている。図4にて実線で示すように、変換画像データDoの階調特性は、その階調帯が大きくなるのに従って急峻に増加する階調特性を有するデータ信号である。尚、図4においては、画像データDのデータレベルの最大値に対する変換画像データDoの出力値を「63」としている。
そして、変換回路15bは、前記変換画像データDoを対応するデータ線に接続した画素20(図2参照)毎の変換画像データDo(変換画像ラインデータDo1,Do2,Do3…,Dom)に区分し、対応するデジタル・アナログ変換部DAC1,DAC2,DAC3,…,DACmにそれぞれ出力する。この変換画像データDoは、前記画像データDの各ビットに対するテーブルデータを備えた前記変換用テーブルに基づいて変換されたデータであるので、その階調は前記画像データDと同様に64階調の画像データである。即ち、前記データ変換部15は、画像データDを変換用テーブルデータに従ってガンマ補正された変換画像データDoを作成し、後段のデジタル・アナログ変換部DAC1〜DACmに出力する。
デジタル・アナログ変換部DAC1〜DACmは、それぞれ、6ビットの電流出力型デジタル・アナログ変換回路である。デジタル・アナログ変換部DAC1〜DACmのうち第1のデジタル・アナログ変換部DAC1は、表示パネル部14上に設けられた第1のデータ線X1に、第2のデジタル・アナログ変換部DAC2は第2のデータ線X2に、…、第mのデジタル・アナログ変換部DACmは第mのデータ線Xmに接続されている。
また、各デジタル・アナログ変換部DAC1〜DACmは、前記変換回路15bからの対応する変換画像ラインデータDo1〜Dom及び前記制御回路11からのゲイン設定信号GSをそれぞれ入力する。前記ゲイン設定信号GSは全てのデジタル・アナログ変換部DAC1〜DACmに対して同じ設定信号である。そして、デジタル・アナログ変換部DAC1〜DACmは、それぞれ、入力された変換画像データDoを、その変換画像データ
Doに対応した電流レベルを有するデータ電流Id1〜Idmに変換する。このデータ電流Id1〜Idmは、アナログ信号である。このとき、前記記憶部15aに記憶された前記変換用テーブルは、画像データDの各ビットに対するテーブルデータであるので、この変換されたデータ電流Id1〜Idmの分解能は画像データDに応じた64階調のデータ電流である。
Doに対応した電流レベルを有するデータ電流Id1〜Idmに変換する。このデータ電流Id1〜Idmは、アナログ信号である。このとき、前記記憶部15aに記憶された前記変換用テーブルは、画像データDの各ビットに対するテーブルデータであるので、この変換されたデータ電流Id1〜Idmの分解能は画像データDに応じた64階調のデータ電流である。
次に、デジタル・アナログ変換部DAC1〜DACmの詳細について説明する。図3は、第mのデジタル・アナログ変換部DACmの内部回路構成図である。尚、全てのデジタル・アナログ変換部DAC1〜DACmの回路構成は実質同じなので、説明の便宜上、第mのデジタル・アナログ変換部DACmについてのみ説明し、他のデジタル・アナログ変換部についてはその詳細な説明を省略する。
デジタル・アナログ変換部DACmは、基準電流用トランジスタQref、第1〜第6の電流供給用トランジスタQd1〜Qd6、第1〜第6のスイッチング用トランジスタQs1〜Qs6及び基準電流値設定用トランジスタQvを備えている。また、デジタル・アナログ変換部DACmは、電流用トランジスタQcc、設定値切り替え用トランジスタQk1,Qk2,Qk3及び電流増幅用トランジスタQamp1,Qamp2,Qamp3を備えている。さらに、デジタル・アナログ変換部DACmは、アナログ信号線La1〜La6とデジタル信号線Ld1〜Ld6とを備えている。
尚、本実施形態においては、基準電流用トランジスタQref及び第1〜第6の電流供給用トランジスタQd1〜Qd6は、それぞれ、その導電型がP型である。また、本実施形態においては、第1〜第6のスイッチング用トランジスタQs1〜Qs6、基準電流値設定用トランジスタQv、電流用トランジスタQcc、設定値切り替え用トランジスタQk1,Qk2,Qk3及び電流増幅用トランジスタQamp1,Qamp2,Qamp3は、それぞれ、その導電型がN型である。
基準電流用トランジスタQref、第1〜第6の電流供給用トランジスタQd1〜Qd6、基準電流値設定用トランジスタQv、電流用トランジスタQcc及び電流増幅用トランジスタQamp1,Qamp2,Qamp3は、それぞれ、所定の電流を出力する定電流源として機能するトランジスタである。第1〜第6のスイッチング用トランジスタQs1〜Qs6及び設定値切り替え用トランジスタQk1,Qk2,Qk3は、それぞれ、スイッチング素子として機能するトランジスタである。
アナログ信号線La1〜La6は互いに並列に配列され、その一端がそれぞれ対応する第1〜第6のスイッチング用トランジスタQs1〜Qs6のソースに接続されている。各第1〜第6のスイッチング用トランジスタQs1〜Qs6のドレインは、対応する第1〜第6の電流供給用トランジスタQd1〜Qd6のドレインに接続されている。即ち、第1のスイッチング用トランジスタQs1のドレインは第1の電流供給用トランジスタQd1のドレインに接続される。第2のスイッチング用トランジスタQs2のドレインは第2の電流供給用トランジスタQd2のドレインに接続される。以下、他のスイッチング用トランジスタQs3〜Qs6の各ドレインも同様にして、対応する電流供給用トランジスタQd3〜Qd6のドレインに接続されている。また、第1〜第6の電流供給用トランジスタQd1〜Qd6のソースは、互いに接続され、電源電圧Vddが供給されている。
前記第1〜第6の電流供給用トランジスタQd1〜Qd6は、その各利得係数βに応じたレベルの電流が流れる。ここで、第1〜第6の電流供給用トランジスタQd1〜Qd6は、その各利得係数βの相対比が、それぞれ、1:2:4:8:16:32となるように設定されている。トランジスタの利得係数βは、β=(μCW/L)で定義される。ここで、μはキャリアの移動度、Cはゲート容量、Wはチャネル幅、Lはチャネル長である。
従って、各第1〜第6の電流供給用トランジスタQd1〜Qd6の電流供給能力比は、1:2:4:8:16:32となり、第1〜第6の電流供給用トランジスタQd1〜Qd6からそれぞれ出力される電流の電流レベルの大きさIa〜Ifは、以下の関係になる。
従って、各第1〜第6の電流供給用トランジスタQd1〜Qd6の電流供給能力比は、1:2:4:8:16:32となり、第1〜第6の電流供給用トランジスタQd1〜Qd6からそれぞれ出力される電流の電流レベルの大きさIa〜Ifは、以下の関係になる。
Ia=Ib/2=Ic/4=Id/8=Ie/16=If/32
第1〜第6のスイッチング用トランジスタQs1〜Qs6の各ゲートは、対応する第1〜第6のデジタル信号線Ld1〜Ld6に接続されている。第1〜第6のスイッチング用トランジスタQs1〜Qs6は、前記変換回路15bから出力される、前記した6ビットの変換画像データDomの各ビットDoa,Dob,Doc,Dod,Doe,Dofに対応している。そして、第1〜第6のスイッチング用トランジスタQs1〜Qs6は、前記変換画像データDomに応じてオン・オフ制御される。
第1〜第6のスイッチング用トランジスタQs1〜Qs6の各ゲートは、対応する第1〜第6のデジタル信号線Ld1〜Ld6に接続されている。第1〜第6のスイッチング用トランジスタQs1〜Qs6は、前記変換回路15bから出力される、前記した6ビットの変換画像データDomの各ビットDoa,Dob,Doc,Dod,Doe,Dofに対応している。そして、第1〜第6のスイッチング用トランジスタQs1〜Qs6は、前記変換画像データDomに応じてオン・オフ制御される。
例えば、第1のスイッチング用トランジスタQs1のゲートは、第1のデジタル信号線Ld1に接続され、変換画像データDomの最下位ビットDoaによってオンまたはオフ制御される。そして、変換画像データDomの最下位ビットDoaが「1」であるとき、第1のスイッチング用トランジスタQs1がオンになり、前記第1の電流供給用トランジスタQd1のドレインが前記第1のアナログ信号線La1と電気的に接続される。
また、例えば、第6のスイッチング用トランジスタQs6のゲートは、第6のデジタル信号線Ld6に接続され、変換画像データDomの最上位ビットによってオンまたはオフ制御される。変換画像データDomの最上位ビットが「1」であるとき、第6のスイッチング用トランジスタQs6がオンになり、その結果、前記第6の電流供給用トランジスタQd6のドレインが前記第6のアナログ信号線La6と電気的に接続される。他のスイッチング用トランジスタも同様にして、変換画像データDomの対応するビットが「1」であるとき、その対応するスイッチング用トランジスタがオンになり、前記電流供給用トランジスタのドレインが対応する前記アナログ信号線と電気的に接続される。
また、第1〜第6の電流供給用トランジスタQd1〜Qd6の各ゲートは、基準電流用トランジスタQrefのゲートに接続されている。基準電流用トランジスタQrefは、ダイオード接続されている。また、基準電流用トランジスタQrefは、そのソースに前記電源電圧Vddが供給されるようになっている。また、基準電流用トランジスタQrefのドレインは、基準電流値設定用トランジスタQvを介して接地されている。つまり、前記第1〜第6の電流供給用トランジスタQd1〜Qd6の各々と基準電流用トランジスタQrefとはカレントミラー回路を構成している。基準電流値設定用トランジスタQvのゲートには、例えば、前記制御回路11で設定された基準電圧Vrefが供給されるようになっている。
従って、各第1〜第6の電流供給用トランジスタQd1〜Qd6は、基準電圧Vrefの電圧レベルを基準値とした電流Ia〜Ifをそれぞれ出力する。尚、本実施形態においては、前記基準電流用トランジスタQrefの利得係数は、前記第1の電流供給用トランジスタQd1の利得係数と同じである。従って、前記基準電流用トランジスタQrefに流れる電流Irefと同じ電流レベルを有する電流が第1の電流供給用トランジスタQd1に電流Iaとして流れる。
また、アナログ信号線La1〜La6の他端側、即ち、前記第1〜第6のスイッチング用トランジスタQs1〜Qs6のソースと接続されていない側は互いに接続され、電流用トランジスタQccのドレインに電気的に接続されている。
そして、前記第1〜第6の電流供給用トランジスタQd1〜Qd6、第1〜第6のスイッチング用トランジスタQs1〜Qs6及びアナログ信号線La1〜La6とで変換回路
K1が構成されている。また、前記変換回路K1と、前記基準電流用トランジスタQref及び基準電流値設定用トランジスタQvとが特許請求の範囲に記載の「デジタル・アナログ変換回路」に相当する。そして、前記基準電流用トランジスタQref及び基準電流値設定用トランジスタQvで構成される回路が特許請求の範囲に記載の「基準電流生成回路」に相当する。
K1が構成されている。また、前記変換回路K1と、前記基準電流用トランジスタQref及び基準電流値設定用トランジスタQvとが特許請求の範囲に記載の「デジタル・アナログ変換回路」に相当する。そして、前記基準電流用トランジスタQref及び基準電流値設定用トランジスタQvで構成される回路が特許請求の範囲に記載の「基準電流生成回路」に相当する。
そして、前記基準電流用トランジスタQrefに基準電圧Vrefが供給されるとともに、前記第1〜第6のデジタル信号線Ld1〜Ld6に前記変換画像データDomが入力される。すると、その入力された変換画像データDomに応じて前記第1〜第6のスイッチング用トランジスタQs1〜Qs6が前記したようにオン・オフ制御される。
そして、前記変換画像データDomに応じて第1〜第6の電流供給用トランジスタQd1〜Qd6からそれぞれ出力される電流Ia〜Ifが合成されることで、同変換画像データDomに応じた大きさを有するアナログ信号であるデータ基準電流IDが電流用トランジスタQccのドレインに出力される。このデータ基準電流IDは、6ビットの変換画像データDoに応じてその電流レベルが6ビット(64階調)で制御されたアナログ信号である。
電流用トランジスタQccは、ダイオード接続されており、そのソースが接地されている。電流用トランジスタQccのゲートは、第1、第2及び第3の電流増幅用トランジスタQamp1,Qamp2,Qamp3の各ゲートに接続されている。
第1、第2及び第3の電流増幅用トランジスタQamp1,Qamp2,Qamp3の各ソースはそれぞれ接地されている。また、各第1の電流増幅用トランジスタQamp1のドレインは第1の設定値切り替え用トランジスタQk1のドレイン/ソースを介して第mのデータ線Xmに接続されている。第2の電流増幅用トランジスタQamp2のドレインは第2の設定値切り替え用トランジスタQk2のドレイン/ソースを介して前記第mのデータ線Xmに接続されている。また、第3の電流増幅用トランジスタQamp3のドレインは第3の設定値切り替え用トランジスタQk3のドレイン/ソースを介して前記第mのデータ線Xmに接続されている。
従って、前記電流用トランジスタQccと各電流増幅用トランジスタQamp1,Qamp2,Qamp3とはそれぞれカレントミラー回路を構成している。そして、各電流増幅用トランジスタQamp1,Qamp2,Qamp3の各ドレイン/ソース間には、前記データ基準電流IDを基準値として各電流増幅用トランジスタQamp1,Qamp2,Qamp3の利得係数に応じた電流レベルを有する電流I1,I2,I3が流れる。
また、前記設定値切り替え用トランジスタQk1,Qk2,Qk3の各ゲートには、前記制御回路11からのゲイン設定信号GSが入力され、そのゲイン設定信号GSによって設定値切り替え用トランジスタQk1,Qk2,Qk3のいずれかがオンになる。そして、そのオンになった設定値切り替え用トランジスタを介して該設定値切り替え用トランジスタに接続された前記電流増幅用トランジスタQamp1,Qamp2,Qamp3のいずれかと前記データ線Xmとが電気的に接続される。即ち、前記ゲイン設定信号GSには前記電流増幅用トランジスタQamp1,Qamp2,Qamp3のいずれかを選択するための信号である。
また、各電流増幅用トランジスタQamp1,Qamp2,Qamp3の利得係数は互いに異なっている。前記第1〜第3の電流増幅用トランジスタQamp1,Qamp2,Qamp3は、その各利得係数に応じたレベルの電流が流れる。ここで、第1〜第3の電流増幅用トランジスタQamp1,Qamp2,Qamp3は、その各利得係数の相対比
が、それぞれ、1:0.5:0.25となるように設定されている。従って、各第1〜第3の電流増幅用トランジスタQamp1,Qamp2,Qamp3の電流供給能力比は、1:0.5:0.25となり、第1〜第3の電流増幅用トランジスタQamp1,Qamp2,Qamp3からそれぞれ出力される電流の大きさI1,I2,I3は、以下の関係になる。
が、それぞれ、1:0.5:0.25となるように設定されている。従って、各第1〜第3の電流増幅用トランジスタQamp1,Qamp2,Qamp3の電流供給能力比は、1:0.5:0.25となり、第1〜第3の電流増幅用トランジスタQamp1,Qamp2,Qamp3からそれぞれ出力される電流の大きさI1,I2,I3は、以下の関係になる。
I1=2・I2=4・I3
従って、前記設定値切り替え用トランジスタQk1〜Qk3のうち第1の設定値切り替え用トランジスタQk1のみがオンになると、前記データ基準電流IDと同じ電流レベルを有した電流I1がデータ電流Idmとしてデータ線Xmに出力される。また、第2の設定値切り替え用トランジスタQk2のみがオンになると、前記データ基準電流IDの0.5倍の電流レベルを有した(即ち、0.5倍にゲインが低下した)電流I2がデータ電流Idmとしてデータ線Xmに出力される。同様に、第3の設定値切り替え用トランジスタQk3のみがオンになると、前記データ基準電流IDの0.25倍の電流レベルを有した(即ち、0.25倍にゲインが低下した)電流I3がデータ電流Idmとしてデータ線Xmに出力される。
従って、前記設定値切り替え用トランジスタQk1〜Qk3のうち第1の設定値切り替え用トランジスタQk1のみがオンになると、前記データ基準電流IDと同じ電流レベルを有した電流I1がデータ電流Idmとしてデータ線Xmに出力される。また、第2の設定値切り替え用トランジスタQk2のみがオンになると、前記データ基準電流IDの0.5倍の電流レベルを有した(即ち、0.5倍にゲインが低下した)電流I2がデータ電流Idmとしてデータ線Xmに出力される。同様に、第3の設定値切り替え用トランジスタQk3のみがオンになると、前記データ基準電流IDの0.25倍の電流レベルを有した(即ち、0.25倍にゲインが低下した)電流I3がデータ電流Idmとしてデータ線Xmに出力される。
このデータ電流Idmは、前記データ基準電流IDに応じたデータ電流なので、その電流レベルは前記データ基準電流IDと同様に6ビット(64階調)で制御されたデータ電流である。また、データ電流Idmは、前記変換画像データDomに応じた電流なので、データレベルの増加に伴って徐々にその増加率が急峻に高くなる電流レベルを有する。従って、データ電流Idmは、その電流レベルが画像データDに対して近似的にガンマ補正を備えた出力特性を有する。
そして、前記電流用トランジスタQcc、設定値切り替え用トランジスタQk1〜Qk3及び第1〜第3の電流増幅用トランジスタQamp1,Qamp2,Qamp3とでゲイン設定回路部K2が構成されている。即ち、このゲイン設定回路部K2は、前記変換回路K1にて作成された前記データ基準電流IDを1倍、0.5倍または0.25倍の増幅率で増幅して第mのデータ線Xmに出力する。尚、本実施形態においては、前記電流用トランジスタQccの利得係数は、前記第1の電流増幅用トランジスタQamp1の利得係
数と同じである。従って、前記電流用トランジスタQccに流れるデータ基準電流IDと同じ電流レベルを有する電流が第1の電流増幅用トランジスタQamp1に電流I1として流れる。
数と同じである。従って、前記電流用トランジスタQccに流れるデータ基準電流IDと同じ電流レベルを有する電流が第1の電流増幅用トランジスタQamp1に電流I1として流れる。
そして、他のデジタル・アナログ変換部DAC1,DAC2,DAC3,…も前記と同様に、対応するデジタル・アナログ変換部にてアナログ信号であるデータ電流に変換される。そして、各デジタル・アナログ変換部DAC1〜DACmにて変換されたデータ電流Id1〜Idmは前記水平同期信号HSYNCのタイミングで対応するデータ線X1〜Xmに一斉に出力される。
表示パネル部14上には、行方向に沿ってそれぞれn本の走査線Y1,Y2,…,Yn及び制御線Z1,Z2,…,Znが並設されている。各走査線Y1〜Yn及び制御線Z1〜Znは、それぞれ前記走査線駆動回路12に接続されている。
走査線Y1〜Ynは、図2にて上側から下側に向かって、第1の走査線Y1,第2の走査線Y2,…,第nの走査線Ynの順に延設されている。そして、走査線Y1〜Ynのうち第1の走査線Y1には第1の走査信号SC1が、第2の走査線Y2には第2の走査信号SC2が、…、第nの走査線Ynには第nの走査信号SCnが出力される。本実施形態においては、走査線Y1〜YnをY1→Y2→…→Ynの順序で(即ち、表示パネル部14の最上から最下に向かって)一水平走査線分の画素群が選択されていく、所謂、線順次走
査が行われる。
査が行われる。
制御線Z1〜Znは、図2にて上側から下側に向かって、第1の制御線Z1,第2の制御線Z2,…,第nの制御線Znの順に延設されている。制御線Z1〜Znのうち第1の制御線Z1は前記第1の走査線Y1に対応した制御線であって第1の発光期間制御信号LT1が出力される。第2の制御線Z2は前記第2の走査線Y2に対応した制御線であって第2の発光期間制御信号LT2が出力される。他の制御線も同様であって対応する走査線に対応した発光期間制御信号が出力される。この発光期間制御信号LT1〜LTnは、表示パネル部14上に設けられた各有機EL素子OLED(図5参照)の発光期間Tsを決定するための制御信号である。即ち、走査線駆動回路12は、後記するデータ電流Id1〜Idmの書き込みが終了した画素行にHレベルの発光期間制御信号を出力し、そのタイミングでその画素行の有機EL素子OLEDの発光を開始させ、前記発光期間制御信号がLレベルに立ち下がるタイミングで発光を停止させる。
また、表示パネル部14上には、列方向に沿ってそれぞれm本のデータ線X1〜Xm及び駆動電圧供給線Loが延設されている。データ線X1〜Xmは、図2にて左側から右側に向かって第1のデータ線X1,第2のデータ線X2,…,第mのデータ線Xmの順に延設されている。
前記第1のデータ線X1には、前記第1のデジタル・アナログ変換部DAC1から出力された第1のデータ電流Id1が供給される。前記第2のデータ線X2は、前記第2のデジタル・アナログ変換部DAC2から出力された第2のデータ電流Id2が供給される。他のデータ線も同様に、対応する入力端子に接続され、対応する前記デジタル・アナログ変換部から出力されたデータ電流が供給される。
駆動電圧供給線Loは、各データ線X1〜Xmに対応して1本ずつ延設されている。駆動電圧供給線Loには後記する各駆動トランジスタTdを駆動させるための駆動電圧Voeldが供給されている。
また、各走査線Y1〜Ynと各データ線X1〜Xmとの交差部に対応する位置に画素20が配置されている。即ち、この表示パネル部14上にはm×n個の画素20が形成されている。そして、各画素20は、対応する制御線Z1〜Zn及び駆動電圧供給線Loに接続されている。
次に、画素20の内部回路構成を図5に従って説明する。図5は、本実施形態の画素20の内部回路構成図である。本実施形態の画素20は公知の回路構成を成している。尚、全ての画素20の内部回路構成は同じであるので、第nの走査線Ynと第mのデータ線Xmとの交差部に対応する位置に配置された画素20についてのみ説明し、他の走査線とデータ線との交差部に対応する位置に配置された画素20の内部回路構成についての詳細な説明は省略する。
画素20は、駆動トランジスタTd、第1のスイッチングトランジスタTsw1、第2のスイッチングトランジスタTsw2、発光期間制御用トランジスタTL、保持キャパシタCo及び有機EL素子OLEDを備えている。
本実施形態の駆動トランジスタTdは、その導電型がP型の薄膜トランジスタ(TFT)である。また、本実施形態の第1のスイッチングトランジスタTsw1、第2のスイッチングトランジスタTsw2及び発光期間制御用トランジスタTLは、それぞれ、その導電型がN型の薄膜トランジスタ(TFT)である。第1のスイッチングトランジスタTsw1、第2のスイッチングトランジスタTsw2及び発光期間制御用トランジスタTLは
、それぞれ、スイッチング素子として機能するトランジスタである。
、それぞれ、スイッチング素子として機能するトランジスタである。
駆動トランジスタTdは、そのソースが駆動電圧供給線Loに接続され前記駆動電圧Voeldが供給されている。また、駆動トランジスタTdのゲート/ソース間には、保持キャパシタCoが接続されている。
駆動トランジスタTdのゲート/ドレイン間には、第1のスイッチングトランジスタTsw1が接続されている。また、駆動トランジスタTdのドレインには、第2のスイッチングトランジスタTsw2のドレインと発光期間制御用トランジスタTLのドレインとが接続されている。
第2のスイッチングトランジスタTsw2は、そのゲートが前記第1のスイッチングトランジスタTsw1のゲートに接続されるとともに、第nの走査線Ynに接続されている。第2のスイッチングトランジスタTsw2のソースは、第mのデータ線Xmに接続されている。
発光期間制御用トランジスタTLは、そのゲートが第nの制御線Znに接続されている。また、発光期間制御用トランジスタTLのソースは有機EL素子OLEDの陽極P1に接続されている。有機EL素子OLEDの陰極P2は接地されている。この有機EL素子OLEDは、その発光層が有機材料で構成されたエレクトロルミネッセンス素子(EL素子)であって、その陽極P1と陰極P2との間に流れる電流(駆動電流IOLED)の電流レベルに対応した輝度で発光するEL素子である。
前記のように構成された画素20は、前記第nの制御線Znを介してLレベルの発光期間制御信号LTnが供給され発光期間制御用トランジスタTLがオフになり駆動トランジスタTdのドレインと有機EL素子OLEDの陽極P1とが電気的に切断される。この状態で、前記第nの走査線Ynを介してHレベルの走査信号SCnが供給され第1及び第2のスイッチングトランジスタTsw1,Tsw2がともにオン状態になる。すると、前記駆動トランジスタTdがダイオード接続されるとともに同駆動トランジスタTdのドレインが第2のスイッチングトランジスタTsw2を介してデータ線Xmに電気的に接続される。そして、このタイミングで前記データ線Xmからデータ電流Idmの供給が開始され、所定期間(前記選択期間Tp)維持することで、前記保持キャパシタCoに前記データ電流Idmの電流レベルに応じた電荷量が書き込まれる。
また、前記保持キャパシタCoにデータ電流Idmの電流レベルに応じた電荷量が書き込まれた状態で、Lレベルの走査信号SCnが供給され前記第1及び第2のスイッチングトランジスタTsw1,Tsw2がともにオフ状態になり、前記駆動トランジスタTdのドレインとデータ線Xmとを電気的に切断する。すると、前記保持キャパシタCoに前記データ電流Idmの電流レベルに応じた電荷量が保持される。この状態で、前記第nの制御線Lnを介してHレベルの発光期間制御信号LTnが供給され前記発光期間制御用トランジスタTLがオンになると駆動トランジスタTdのドレインと有機EL素子OLEDの陽極P1とが電気的に接続される。
そして、このタイミングで前記保持キャパシタCoに保持された電荷量に応じた電流レベルを有する電流が駆動電流IOLEDとして発光期間制御用トランジスタTLを介して有機EL素子OLEDの陽極P1と陰極P2間に流れる。この結果、有機EL素子OLEDが前記駆動電流IOLEDの電流レベルに対応した輝度で発光する。そして、前記Hレベルの発光期間制御信号LTnの供給が継続している間(前記発光期間Tsに相当)、有機EL素子OLEDが発光し続ける。
これを、全ての画素20に対して前記した線順次走査することで表示パネル部14上に前記変換画像データDoに応じた所望の画像が表示される。
前記のように、有機ELディスプレイ10は、入力された画像データDに基づいてデータ変換部15にてガンマ補正された変換画像データDoを作成した。そして、その変換画像データDoに基づいて変換回路K1にてデータ電流Id1〜Idmを作成した後に、その作成したデータ電流Id1〜Idmをゲイン設定回路部K2にて増幅するようにした。その後、その増幅したデータ電流Id1〜Idmをデータ線X1〜Xmを介して対応する各画素20に供給するようにした。
前記のように、有機ELディスプレイ10は、入力された画像データDに基づいてデータ変換部15にてガンマ補正された変換画像データDoを作成した。そして、その変換画像データDoに基づいて変換回路K1にてデータ電流Id1〜Idmを作成した後に、その作成したデータ電流Id1〜Idmをゲイン設定回路部K2にて増幅するようにした。その後、その増幅したデータ電流Id1〜Idmをデータ線X1〜Xmを介して対応する各画素20に供給するようにした。
このように、ガンマ補正をするための関数に従ってデジタル・アナログ変換しても、画像データDの最大値に対する変換画像データDoの出力の最大値は「63」であり、その出力信号であるデータ電流Id1〜Idmはゲイン設定回路部K2にて増幅されているので、同データ電流Id1〜Idmは64階調のデータとなる。即ち、データ電流Id1〜Idmの階調精度は確保される。この結果、画像の階調特性によらず有機EL素子OLEDを所望の階調精度で確実に発光させることができる。また、有機EL素子OLEDを低輝度(低階調)で発光させる場合であっても前記したように、データ電流Id1〜Idmは増幅されているので、所謂、潰れを抑制できる。
また、記憶部15aに記憶された変換用テーブルデータに基づいて変換画像データDoを作成するようにした。従って、各デジタル・アナログ変換部DAC1〜DACmの内部回路構成を変更することなく、前記変換用テーブルデータを変更するだけで様々な特性を有した変換画像データDoを得ることができる。
尚、特許請求の範囲の第1のデジタルデータまたは画像デジタルデータは、例えば、本実施形態においては画像データDに対応している。特許請求の範囲の第2のデジタルデータまたは変換画像デジタルデータは、例えば、本実施形態においては変換画像データDoに対応している。特許請求の範囲の出力電流は、例えば、本実施形態においてはデータ基準電流IDに対応している。特許請求の範囲のアナログ信号またはアナログデータ信号は、例えば、本実施形態においてはデータ電流Id1〜Idmに対応している。特許請求の範囲の出力電流生成回路は、例えば、本実施形態においては変換回路K1に対応している。特許請求の範囲の増幅回路は、例えば、本実施形態においてはゲイン設定回路部K2に対応している。特許請求の範囲の電気光学素子は、例えば、本実施形態においては有機EL素子OLEDに対応している。特許請求の範囲の電気光学装置は、例えば、本実施形態においては有機ELディスプレイ10に対応している。特許請求の範囲のデータ変換回路は、例えば、本実施形態においてはデータ線駆動回路13に対応している。特許請求の範囲のデータ生成回路は、例えば、本実施形態においてはデータ変換部15に対応している。
前記実施形態によれば、以下のような特徴を得ることができる。
(1)本実施形態では、入力された画像データDに基づいてデータ変換部15にてガンマ補正された変換画像データDoを作成した。そして、その変換画像データDoに基づいて変換回路K1にてデータ電流Id1〜Idmを作成した後に、その作成したデータ電流Id1〜Idmをゲイン設定回路部K2にて増幅するようにした。その後、その増幅したデータ電流Id1〜Idmをデータ線X1〜Xmを介して対応する各画素20に供給するようにした。
(1)本実施形態では、入力された画像データDに基づいてデータ変換部15にてガンマ補正された変換画像データDoを作成した。そして、その変換画像データDoに基づいて変換回路K1にてデータ電流Id1〜Idmを作成した後に、その作成したデータ電流Id1〜Idmをゲイン設定回路部K2にて増幅するようにした。その後、その増幅したデータ電流Id1〜Idmをデータ線X1〜Xmを介して対応する各画素20に供給するようにした。
このように、ガンマ補正をするための関数に従ってデジタル・アナログ変換しても、画像データDの最大値に対する変換画像データDoの出力の最大値は「63」であり、その出力信号であるデータ電流Id1〜Idmはゲイン設定回路部K2にて増幅されているので、同データ電流Id1〜Idmは64階調のデータとなる。即ち、データ電流Id1〜
Idmの精度は確保される。この結果、画像の階調特性によらず有機EL素子OLEDを階調精度を確保し確実に発光させることができる。また、有機EL素子OLEDを低輝度で発光させる場合であっても前記したように、画像データDの最大値に対する変換画像データDoの出力の最大値が「63」であり、データ電流Id1〜Idmは増幅されているので、所謂、潰れを抑制できる。この結果、有機EL素子OLEDの輝度設定によらず出力階調の精度を確保できるので、例えば、ガンマ補正を施しかつ輝度を暗く設定した場合でも表示品位が低下することがない有機ELディスプレイを実現することができ、ピーク輝度制御等への応用が可能である。
(2)本実施形態では、記憶部15aに記憶された変換用テーブルデータに基づいて変換画像データDoを生成するようにした。従って、各デジタル・アナログ変換部DAC1〜DACmの内部回路構成を変更することなく、前記変換用テーブルデータを変更するだけで様々な特性を有した変換画像データDoを得ることができる。
(第2実施形態)
次に、本発明を具体化した第2実施形態を図7に従って説明する。この第2実施形態の有機ELディスプレイは、上記デジタル・アナログ変換部DAC1〜DACmの回路構成が異なっていること以外は上記第1実施形態と同じ構成を成している。従って、同じ構成部材については符号を等しくし、その詳細な説明を省略する。
Idmの精度は確保される。この結果、画像の階調特性によらず有機EL素子OLEDを階調精度を確保し確実に発光させることができる。また、有機EL素子OLEDを低輝度で発光させる場合であっても前記したように、画像データDの最大値に対する変換画像データDoの出力の最大値が「63」であり、データ電流Id1〜Idmは増幅されているので、所謂、潰れを抑制できる。この結果、有機EL素子OLEDの輝度設定によらず出力階調の精度を確保できるので、例えば、ガンマ補正を施しかつ輝度を暗く設定した場合でも表示品位が低下することがない有機ELディスプレイを実現することができ、ピーク輝度制御等への応用が可能である。
(2)本実施形態では、記憶部15aに記憶された変換用テーブルデータに基づいて変換画像データDoを生成するようにした。従って、各デジタル・アナログ変換部DAC1〜DACmの内部回路構成を変更することなく、前記変換用テーブルデータを変更するだけで様々な特性を有した変換画像データDoを得ることができる。
(第2実施形態)
次に、本発明を具体化した第2実施形態を図7に従って説明する。この第2実施形態の有機ELディスプレイは、上記デジタル・アナログ変換部DAC1〜DACmの回路構成が異なっていること以外は上記第1実施形態と同じ構成を成している。従って、同じ構成部材については符号を等しくし、その詳細な説明を省略する。
図7は、本実施形態に係るデジタル・アナログ変換部の内部回路構成を説明するための回路図である。尚、全てのデジタル・アナログ変換部DAC1〜DACmの回路構成は実質同じなので、説明の便宜上、第mのデジタル・アナログ変換部DACmについてのみ説明し、他のデジタル・アナログ変換部についてはその詳細な説明を省略する。
本実施形態のデジタル・アナログ変換部DACmは、各第1〜第3の電流増幅用トランジスタQamp1,Qamp2,Qamp3及び基準電流値設定用トランジスタQvの導電型がそれぞれP型である。また、設定値切り替え用トランジスタQk1〜Qk3、電流用トランジスタQcc、第1〜第6の電流供給用トランジスタQd1〜Qd6及び第1〜第6のスイッチング用トランジスタQs1〜Qs6の導電率は、それぞれN型である。
そして、図7に示すように、本実施形態のゲイン設定回路部K2にてゲイン設定信号GSに応じた基準電流IGSを生成した後に、その基準電流IGSの電流レベルを基準値として第1〜第6の電流供給用トランジスタQd1〜Qd6の各々を駆動させるようにした。従って、上記第1実施形態に記載の効果に加えて、低消費電力化を図ることができる。
(第3実施形態)
次に、第1または第2実施形態で説明した電気光学装置としての有機ELディスプレイ10の電子機器の適用について図8に従って説明する。有機ELディスプレイ10は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
次に、第1または第2実施形態で説明した電気光学装置としての有機ELディスプレイ10の電子機器の適用について図8に従って説明する。有機ELディスプレイ10は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
図8は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図8において、パーソナルコンピュータ50は、キーボード51を備えた本体部52と、前記有機ELディスプレイ10を用いた表示ユニット53とを備えている。この場合においても、有機ELディスプレイ10を用いた表示ユニット53は前記第1または第2実施形態と同様な効果を発揮する。
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
○上記実施形態では、画像データDは、6ビットのデジタルデータであったが、これに限定されるものではなく、5ビット以下、あるいは7ビット以上のデジタルデータであっ
てもよい。
○上記実施形態では、画像データDは、6ビットのデジタルデータであったが、これに限定されるものではなく、5ビット以下、あるいは7ビット以上のデジタルデータであっ
てもよい。
○上記実施形態では、ゲイン設定回路部K2は、その電流増幅用トランジスタQamp1,Qamp2,Qamp3の各々が電流用トランジスタQccとカレントミラー回路を構成した。そして、各電流増幅用トランジスタQamp1,Qamp2,Qamp3のドレイン/ソース間には、データ基準電流IDを基準値として各電流増幅用トランジスタQamp1,Qamp2,Qamp3の利得係数に応じた電流レベルを有する電流I1,I2,I3が流れる。そして、各電流I1,I2,I3が合成した電流がデータ電流Id1〜Idmとして対応するデータ線X1〜Xmに出力されるようにした。このゲイン設定回路部K2を、上記カレントミラー回路以外の、たとえば、ゲインセレクタといった回路で構成してもよい。また、ゲイン設定回路部K2は、その設定できるゲインは1、0.5、0.25に限定されるものではない。
○上記実施形態では、単色の有機ELディスプレイ10であったが、フルカラー表示が可能な有機ELディスプレイに応用してもよい。
○上記実施形態では、有機EL素子OLEDを備えた有機ELディスプレイに具体化して好適な効果を得たが、有機ELディスプレイ以外の例えばCRT、LCD,デジタルマイクロミラーデバイス(DMD)を用いたディスプレイ、電子放出素子を用いたディスプレイ(FED)やSED(Surface−Conduction Electron−Emitter Display)に具体化してもよい。
○上記実施形態では、有機EL素子OLEDを備えた有機ELディスプレイに具体化して好適な効果を得たが、有機ELディスプレイ以外の例えばCRT、LCD,デジタルマイクロミラーデバイス(DMD)を用いたディスプレイ、電子放出素子を用いたディスプレイ(FED)やSED(Surface−Conduction Electron−Emitter Display)に具体化してもよい。
D…第1のデジタルデータまたは画像デジタルデータとして画像データ、DAC1〜DACm…デジタル・アナログ変換部、Do…第2のデジタルデータまたは変換画像デジタルデータとして変換画像データ、ID…出力電流としてのデータ基準電流ID、Id1〜Idm…アナログ信号またはアナログデータ信号としてのデータ電流、K1…出力電流生成回路としての変換回路、K2…増幅回路としてのゲイン設定回路部、OLED…電気光学素子としての有機EL素子、X1〜Xm…データ線、Y1〜Yn…走査線、10…電気光学装置としての有機ELディスプレイ、12…走査線駆動回路、13…データ変換回路としてのデータ線駆動回路、15…データ生成回路としてのデータ変換部、15a…記憶部、20…画素、50…電子機器としてのモバイル型のパーソナルコンピュータ。
Claims (16)
- 第1のデジタルデータを予め定めた関数に従って変換した第2のデジタルデータを生成するデータ生成回路と、
前記第2のデジタルデータに基づいたアナログ信号を生成するデジタル・アナログ変換回路と、
前記アナログ信号を所定の増幅率で増幅する増幅回路と
を備えたことを特徴とするデータ変換回路。 - 請求項1に記載のデータ変換回路において、
前記第1のデジタルデータ及び前記第2のデジタルデータは、階調を示すデータであり、
前記関数は、前記データ生成回路の最大出力階調を出力可能な関数であることを特徴とするデータ変換回路。 - 請求項1または2に記載のデータ変換回路において、
前記関数は、ガンマ補正をするための関数であることを特徴とするデータ変換回路。 - 請求項1乃至3のいずれか一つに記載のデータ変換回路において、
前記データ生成回路は、前記第1のデジタルデータを前記第2のデジタルデータに変換するための変換用データを記憶する記憶部をさらに備えていることを特徴とするデータ変換回路。 - 請求項1乃至4のいずれか一つに記載のデータ変換回路において、
前記デジタル・アナログ変換回路は、前記第2のデジタルデータに応じてオン・オフ制御される複数のスイッチング素子と、
前記複数のスイッチング素子の各々に接続され、それぞれ異なった利得係数を有する複数のトランジスタと、を備え、前記複数のトランジスタの各々に流れる電流を合成することで前記第2のデジタルデータに応じた電流レベルを有する出力電流を生成する出力電流生成回路と、
前記複数のトランジスタに流れる電流の基準値を有する基準電流を生成する基準電流生成回路と
から構成されていることを特徴とするデータ変換回路。 - 請求項1乃至5のいずれか一つに記載のデータ変換回路において、
前記デジタル・アナログ変換回路は、前記基準電流及び前記第2のデジタルデータにより前記出力電流を求め、
前記増幅回路は、前記出力電流を所定の増幅率で増幅し、前記アナログ信号を生成するようにしたことを特徴とするデータ変換回路。 - 請求項1乃至5のいずれか一つに記載のデータ変換回路において、
前記デジタル・アナログ変換回路は、その前記基準電流の電流レベルを前記増幅率で増幅し、その増幅した前記基準電流及び前記第2のデジタルデータにより前記アナログ信号を生成するようにしたことを特徴とするデータ変換回路。 - 複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線との交差部に対応する位置に配置された電気光学素子を含む画素と、前記複数の走査線を選択するための走査線駆動回路と、前記複数のデータ線を介して対応する前記画素にアナログデータ信号を供給するデータ線駆動回路とを備えた電気光学装置において、
前記データ線駆動回路は、
画像デジタルデータを予め定めた関数に従って変換した変換画像デジタルデータを生成するデータ生成回路と、
前記変換画像デジタルデータに基づいたアナログ信号を生成するデジタル・アナログ変換回路と、
前記アナログ信号を所定の増幅率で増幅する増幅回路と
を備えたことを特徴とする電気光学装置。 - 請求項8に記載の電気光学装置において、
前記画像デジタルデータ及び前記変換画像デジタルデータは、階調を示すデータであり、
前記関数は、前記データ生成回路の最大出力階調を出力可能な関数であることを特徴とする電気光学装置。 - 請求項8または9に記載の電気光学装置において、
前記関数は、ガンマ補正をするための関数であることを特徴とする電気光学装置。 - 請求項8乃至10のいずれか一つに記載の電気光学装置において、
前記データ生成回路は、前記画像デジタルデータを前記変換画像デジタルデータに変換するための変換用データを記憶する記憶部をさらに備えていることを特徴とする電気光学装置。 - 請求項8乃至11のいずれか一つに記載の電気光学装置において、
前記デジタル・アナログ変換回路は、前記変換画像デジタルデータに応じてオン・オフ制御される複数のスイッチング素子と、
前記複数のスイッチング素子の各々に接続され、それぞれ異なった利得係数を有する複数のトランジスタと、を備え、前記複数のトランジスタの各々に流れる電流を合成することで前記変換画像デジタルデータに応じた電流レベルを有する出力電流を生成する出力電流生成回路と、
前記複数のトランジスタに流れる電流の基準値を有する基準電流を生成する基準電流生成回路と
から構成されていることを特徴とする電気光学装置。 - 請求項8乃至12のいずれか一つに記載の電気光学装置において、
前記デジタル・アナログ変換回路は、前記基準電流及び前記変換画像デジタルデータにより前記出力電流を求め、
前記増幅回路は、前記出力電流を所定の増幅率で増幅し、前記アナログデータ信号を生成するようにしたことを特徴とする電気光学装置。 - 請求項8乃至12のいずれか一つに記載の電気光学装置において、
前記デジタル・アナログ変換回路は、その前記基準電流の電流レベルを前記増幅率で増幅し、その増幅した前記基準電流及び前記変換画像デジタルデータにより前記出力電流を求めるようにしたことを特徴とする電気光学装置。 - 請求項8乃至14のいずれか一つに記載の電気光学装置において、
前記電気光学素子は、その発光層が有機材料で構成されたエレクトロルミネッセンス素子であることを特徴とする電気光学装置。 - 請求項8乃至15のいずれか一つに記載の電気光学装置を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003393950A JP2005156832A (ja) | 2003-11-25 | 2003-11-25 | データ変換回路、電気光学装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003393950A JP2005156832A (ja) | 2003-11-25 | 2003-11-25 | データ変換回路、電気光学装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005156832A true JP2005156832A (ja) | 2005-06-16 |
Family
ID=34720163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003393950A Withdrawn JP2005156832A (ja) | 2003-11-25 | 2003-11-25 | データ変換回路、電気光学装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005156832A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008245152A (ja) * | 2007-03-28 | 2008-10-09 | Nec Corp | 電流増幅回路 |
-
2003
- 2003-11-25 JP JP2003393950A patent/JP2005156832A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008245152A (ja) * | 2007-03-28 | 2008-10-09 | Nec Corp | 電流増幅回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7224303B2 (en) | Data driving apparatus in a current driving type display device | |
US8570253B2 (en) | Digital/analog converter, display device using the same, and display panel and driving method thereof | |
JP4804711B2 (ja) | 画像表示装置 | |
KR100706092B1 (ko) | 전기 광학 장치, 그 구동 방법 및 전자 기기 | |
JP4798342B2 (ja) | 表示駆動装置及びその駆動制御方法、並びに、表示装置及びその駆動制御方法 | |
JP4055679B2 (ja) | 電気光学装置、電気光学装置の駆動方法及び電子機器 | |
US7570242B2 (en) | Data driving apparatus in a current driving type display device | |
US7542031B2 (en) | Current supply circuit, current supply device, voltage supply circuit, voltage supply device, electro-optical device, and electronic apparatus | |
JP4205629B2 (ja) | デジタル/アナログ変換回路、電気光学装置及び電子機器 | |
KR100692455B1 (ko) | 데이터선 구동 회로, 전기 광학 장치 및 전자 기기 | |
JP2006301250A (ja) | 表示駆動装置及びその駆動制御方法、並びに、表示装置及びその駆動制御方法 | |
JP2005099713A (ja) | 電気光学装置、電気光学装置の駆動方法及び電子機器 | |
KR100807233B1 (ko) | 전기 광학 장치, 전자 기기 및 전기 광학 장치의 구동 방법 | |
US8094097B2 (en) | Data line driving circuit, electro-optical device, data line driving method, and electronic apparatus | |
JP3979377B2 (ja) | 電流生成回路、電気光学装置及び電子機器 | |
KR100726856B1 (ko) | 전기 광학 장치와 그 구동 방법, 데이터선 구동 회로, 신호처리 회로 및 전자 기기 | |
JP4535441B2 (ja) | データ集積回路およびこれを用いる発光表示装置とその駆動方法 | |
KR100614479B1 (ko) | 전자 장치, 전기 광학 장치 및 전자 기기 | |
JP2007079585A (ja) | 電気光学装置及び電子機器 | |
US20040130560A1 (en) | Electro-optical device, method of driving electro-optical device, and electronic apparatus | |
JP2005156832A (ja) | データ変換回路、電気光学装置及び電子機器 | |
JP4752177B2 (ja) | 表示装置の駆動回路、表示装置の駆動方法、電気光学装置及び電子機器 | |
JP4826056B2 (ja) | 電流生成回路、電気光学装置及び電子機器 | |
JP2005079633A (ja) | デジタル・アナログ変換回路、電気光学装置及び電子機器 | |
JP4496469B2 (ja) | 表示駆動装置及び表示装置並びにその駆動制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070206 |