JP2005037915A - 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 - Google Patents

Abstract

【課題】
有機ＥＬ駆動回路を、低消費電力化のための付加回路とともにＩＣ化した場合に、付加回路の回路規模が小さく、電流駆動回路の回路規模の増加を抑えて低消費電力化ができる有機ＥＬ駆動回路を提供することにある。
【解決手段】
この発明は、端子ピンに流す電流あるいはその基礎となる電流を端子ピン対応にミラー電流として複製して分配するパラレル出力のカレントミラー回路（電流複製分配回路）の入力側トランジスタに並列あるいは直列にスイッチ回路とを設ける。そして、このスイッチ回路をＯＮ／ＯＦＦ制御する。このＯＮ／ＯＦＦ制御により１ライン分の端子ピンについてメモリ（例えば、レジスタ）に記憶された表示データが有機ＥＬ素子を非点灯にするデータであるときに入力側トランジスタを駆動しない。これにより、１ライン分の有機ＥＬ素子が非点灯になるときには、電流複製分配回路を含めてこれ以降の回路の電流をすべて停止することができる。
【選択図】 図１

Description

この発明は、有機ＥＬ駆動回路および有機ＥＬ表示装置に関し、詳しくは、有機ＥＬパネルの端子ピンを介して有機ＥＬ表示パネルを電流駆動するカラムライン（有機ＥＬ素子の陽極側ドライブライン、以下同じ）の電流駆動回路において、この回路を、低消費電力化のための付加回路とともにＩＣ化した場合に、付加回路の回路規模が小さく、電流駆動回路の回路規模の増加を抑えて低消費電力化が可能な有機ＥＬ駆動回路および有機ＥＬ表示装置の改良に関する。

携帯電話機，ＰＨＳ、ＤＶＤプレーヤ、ＰＤＡ（携帯端末装置）等に搭載される有機ＥＬ表示装置の有機ＥＬ表示パネルでは、カラムラインの数が３９６個（１３２×３）の端子ピン、ローラインが１６２個の端子ピンを持つものが提案され、カラムライン、ローラインの端子ピンはこれ以上に増加する傾向にある。
このような有機ＥＬ表示パネルの電流駆動回路の出力段は、アクディブマトリックス型でも単純マトリックス型のものでも端子ピン対応に電流源の駆動回路、例えば、カレントミラー回路による出力回路が設けられている。
なお、マトリックス状に配置した有機ＥＬ素子を電流駆動し、かつ、有機ＥＬ素子の陽極と陰極をグランドに落としてリセットする有機ＥＬ素子の駆動回路が公知である（特許文献１）。また、ＤＣ−ＤＣコンバータを用いて有機ＥＬ素子を低消費電力で電流駆動する技術が公知である（特許文献１）。
特開平９−２３２０７４号公報 特開２００１−１４３８６７号公報

ところで、携帯電話機などでは、電話番号等の表示を強調するために、画面の中央部分だけに表示範囲を限定して周囲を黒枠背景あるいは一色表示とすることが行われる。また、表示画面の背景色をＲ（赤）やＢ（青）、Ｇ（緑）一色表示にして、警告等の表示が行われる場合も多い。
黒背景あるいはＲ，Ｇ，Ｂ等による一色表示の場合には、Ｒ，Ｇ，Ｂのいずれか、あるいはこれらがすべて非点灯状態になる。
そこで、前記のような黒背景や一部非点灯となる場合において、電力消費を低減するために各端子ピン対応に出力段電流源の動作を停止させるスイッチ回路を設けることが考えられる。しかし、各端子ピン対応にこのようなスイッチ回路を低消費電力化のための付加回路として設けると回路規模が大きくなる上に、その制御も複雑になる問題がある。
そのため、従来では、黒枠背景やＲ，Ｇ，Ｂのいずれかが非点灯となる場合には、駆動電流を発生しないような表示データをドライブ段にセットして出力段から端子ピンへ出力される駆動電流を停止し、消費電流を低減している。この場合、表示データがセットされるドライブ段は、黒枠背景や非点灯となる場合にも動作させることが必要であり、それが水平走査方向に相当する水平表示１ライン分（以下１ライン分）となると、その電力消費も無視できなくなる。

一方、近年、駆動端子ピン数は高解像度化の要請により増加する傾向にある。これに伴って、電流駆動回路の出力段の数も駆動端子ピン数に対応して増加する傾向にある。そのため、回路規模が大きくなり、かつ、消費電力も増加してくる。このようなことから、電流駆動回路の消費電力低減の要請は強い。
この発明の目的は、このような従来技術の問題点を解決するものであって、有機ＥＬ駆動回路を、低消費電力化のための付加回路とともにＩＣ化した場合に、付加回路の回路規模が小さく、電流駆動回路の回路規模の増加を抑えて低消費電力化ができる有機ＥＬ駆動回路を提供することにある。
この発明の他の目的は、有機ＥＬ駆動回路の電流駆動回路を低消費電力化のための付加回路とともにＩＣ化した場合に、電流駆動回路の回路規模の増加を抑えて有機ＥＬ駆動回路の消費電力を低減することができる有機ＥＬ表示装置を提供することにある。

このような目的を達成するための第１の発明の有機ＥＬ駆動回路あるいはこれを用いる有機ＥＬ表示装置の構成は、所定の電流を入力側トランジスタに受けて有機ＥＬパネルの端子ピン対応に設けられた複数の出力側トランジスタにそれぞれ前記端子ピンに流す電流あるいはその基礎となる電流を得るカレントミラー回路と、前記入力側トランジスタに対して並列あるいは直列に設けられたスイッチ回路と、前記端子ピンを介して駆動される前記有機ＥＬ素子の表示輝度を示す表示データを記憶するメモリと、１ライン分あるいはこの１ライン分の一部分についての前記メモリに記憶された前記表示データあるいは前記メモリにこれから記憶される前記表示データが前記有機ＥＬ素子を非点灯にするデータであるときに前記スイッチ回路をＯＮあるいはＯＦＦにして前記入力側トランジスタが駆動されないように制御する制御回路とを備えるものである。

第２の発明の有機ＥＬ駆動回路あるいはこれを用いる有機ＥＬ表示装置の構成は、さらに基準電流を発生する基準電流発生回路を有し、前記カレントミラー回路が前記基準電流を直接あるいはこれの電流値が調整された電流をその入力側トランジスタに受けて動作し、前記スイッチ回路が前記基準電流発生回路と前記入力側トランジスタとの間に設けられているものである。

第１の発明にあっては、端子ピンに流す電流あるいはその基礎となる電流を端子ピン対応にミラー電流として複製して分配するパラレル出力のカレントミラー回路（電流複製分配回路）の入力側トランジスタに並列あるいは直列にスイッチ回路とを設ける。そして、このスイッチ回路をＯＮ／ＯＦＦ制御する。このＯＮ／ＯＦＦ制御により１ライン分あるいはこの１ライン分の一部分についての端子ピンについてメモリ（例えば、レジスタ）に記憶された表示データが有機ＥＬ素子を非点灯にするデータであるときに入力側トランジスタを駆動しない。これにより、１ライン分あるいはこの１ライン分の一部分についての有機ＥＬ素子が非点灯になるときには、電流複製分配回路を含めてこれ以降の回路の電流をすべて停止することができる。その結果、これら回路で消費される電力分が低減される。
この場合、ドライブ段の手前にある入力段で発生する基準電流そのものをスイッチ回路でＯＮ／ＯＦＦすることも可能であるが、μＡオーダか、これ以下の基準電流のＯＮ／ＯＦＦをすると表示動作の立上がりが悪くなり、画質に影響を与える。しかし、表示データを受けるドライブ段の電流複製分配回路にあってはそのような問題が回避され、電流複製分配回路を再起動させても表示映像は、高速に立上がる。

また、第２の発明にあっては、基準電流発生回路と入力側トランジスタとの間に設けられたスイッチ回路をＯＮ／ＯＦＦすることで、基準電流自体を入力側トランジスタの手前でカットして入力側トランジスタを駆動しないようにする。この場合には、表示映像の立ち上がり動作は、前記のものよりも少し落ちるが同様に低消費電力化を実現できる。
その結果、電流駆動回路をＩＣ化した場合に１ライン分あるいはこの１ライン分の一部分についての電流を複製して分配する電流複製分配回路に対して少なくとも１個（カラーの場合には３個）のスイッチ回路を設けるだけで済む。そしてこのスイッチ回路をＯＮ／ＯＦＦ制御すればよい。これにより、低消費電力化のために設けられる付加回路の規模は小さく、電流駆動回路の回路規模の増加が抑えられてかつ有機ＥＬ駆動回路の低消費電力化が実現できる。

図１は、この発明の有機ＥＬ駆動回路を適用した一実施例の有機ＥＬパネルのカラムドライバを中心とするブロック図、図２は、他の実施例の有機ＥＬパネルのカラムドライバを中心とするブロック図、図３は、さらに他の実施例の有機ＥＬパネルのカラムドライバを中心とするブロック図、そして、図４は、さらに他の実施例の有機ＥＬパネルのカラムドライバを中心とするブロック図である。

図１において、１０は、有機ＥＬパネルの有機ＥＬ駆動回路としてのカラムＩＣドライバ（以下カラムドライバ）である。
カラムドライバ１０は、基準電流発生回路１と、Ｒ（赤）に対応して設けられた基準電流設定回路２Ｒ、Ｇ（緑）に対応して設けられた基準電流設定回路２Ｇ、そして、Ｂ（青）に対応して設けられた基準電流設定回路２Ｂとを有している。
各基準電流設定回路２Ｒ，２Ｇ，２Ｂは、それぞれに電流値調整回路２ａと４ビット程度のＤ／Ａ変換回路（Ｄ／Ａ）２ｂとを有していて、これらは、基準電流発生回路１から基準電流Ｉrefを受けてそれぞれの表示色に対応した基準電流を生成する。

各基準電流設定回路２Ｒ，２Ｇ，２Ｂの電流値調整回路２ａとＤ／Ａ２ｂは、基準電流Ｉrefを調整してＲ，Ｇ，Ｂのそれぞれの色に対応する基準電流値Ｉro，Ｉgo，Ｉboの電流をそれぞれに発生する。発生したこれら電流によりＲ，Ｇ，Ｂに対応するカレントミラー回路（電流複製分配回路）をそれぞれに駆動する。カレントミラー回路３Ｒは、そのうちＲについてカレントミラー回路である。Ｒ，Ｇ，Ｂのそれぞれのカレントミラー回路は、Ｒ，Ｇ，Ｂの端子ピン対応に供給する駆動電流を生成するベースとなる電流として基準電流値Ｉro，Ｉgo，Ｉboの基準駆動電流を出力側トランジスタに発生して出力端子対応（有機ＥＬパネルの端子ピン対応）に分配する。
なお、図では、基準電流設定回路２Ｒについては、電流値調整回路２ａとＤ／Ａ２ｂを示しているが、基準電流設定回路２Ｇ、基準電流設定回路２Ｂも同様な回路構成であるので、これらについては省略してある。また、基準電流設定回路２Ｇ、基準電流設定回路２Ｂが接続されるカレントミラー回路（電流複製分配回路）についても基準電流設定回路２Ｒが接続されているカレントミラー回路３Ｒと同様な構成であるので、特にそれらは図示してはいない。

基準電流発生回路１は、基準電流Ｉrefをシンク電流として発生する定電流源１ａとこれの上流に設けられたカレントミラー回路１ｂとからなる。カレントミラー回路１ｂは、基準電流ＩrefをＲ，Ｇ，Ｂ対応に分配する回路であって、ドレインが定電流源１ａに接続された入力側のＰチャネルＭＯＳトランジスタＴrpと出力側のＰチャネルＭＯＳトランジスタＴrq，Ｔrr，Ｔrsとからなる。トランジスタＴrq，Ｔrr，Ｔrsのドレインは、基準電流設定回路２Ｒ，２Ｇ，２Ｂにそれぞれ接続されている。
以下では、基準電流設定回路２Ｒを主体にしてて説明し、基準電流設定回路２Ｇ、基準電流設定回路２Ｂとこれらに関係する後段の回路の説明は割愛する。
基準電流設定回路２Ｒは、基準電流発生回路１のトランジスタＴrqのドレインから基準電流値Ｉrefを電流値調整回路２ａで受けてＲに対応する出力電流値（第１の電流値）Ｉrの電流を発生する。電流値調整回路２ａの電流値調整は、レーザトリミング等によりＩＣの製造工程で行われる。このＩＣの製造工程における電流値の調整は、レーザトリミングによるヒューズの切断のほかに、コンタクト配線のマスクによる選択などがある。

Ｒに対応する基準電流設定回路２Ｒの出力電流値Ｉrは、Ｇ，Ｂの所定の発光輝度に対してホワイトバランスを採る輝度を得るための電流値である。すなわち、出力電流値Ｉrは、製品ばつきのＲに対応する中央値（Ｒについての輝度ばらつきの粗調整の基準値あるいは設計基準値）となるようにする調整される。Ｇ，Ｂそれぞれについても同様な調整が行われる。これがホワイトバランスを採るための粗調整になる。ホワイトバランスの微調整はＤ／Ａ２ｂで行われる（後述）。特に、Ｒ，Ｇ，Ｂすべてを粗調整する場合には、調整基準は、Ｒ，Ｇ，Ｂそれぞれの設計基準値によるとよい。
ところで、ホワイトバランス調整は、本来、Ｒ，Ｇ，Ｂのいずれか１つを基準として他のものを調整するものであるので、製品としてＲ，Ｇ，Ｂの輝度ばらつきが小さい場合には、Ｒ、Ｇ、Ｂのいずれか１つの出力電流値を中央値（輝度ばらつきの粗調整の基準値あるいは設計基準値）となる電流値になるように調整すればよい。この場合に、他の２つの色についての電流値の調整は、Ｄ／Ａ２ｂにおいてデータ設定により後から調整することが可能である。

電流値調整回路２ａの出力電流値Ｉrは、次に４ビットＤ／Ａ２ｂに入力される。４ビットＤ／Ａ２ｂは、ＭＰＵ１１からレジスタ７を介してＲについての調整データを受けて、さらに出力電流値Ｉrを微調整する。４ビットＤ／Ａ２ｂは、微調整された電流値（第２の電流値）Ｉroを発生する。
このＤ／Ａ２ｂは、例えば、カレントミラー構成の電流スイッチングＤ／Ａ変換器で構成される。カレントミラーの入力側トランジスタに出力電流値Ｉrの電流が入力され、カレントミラーの出力側トランジスタにおいて調整データに応じたアナログ電流値あるいはこれを電流値Ｉrの電流に対する加算値あるいは減算値として発生して電流値Ｉroの出力電流が生成される。
このときの調整データは、表示画面上でホワイトバランス採る輝度を発生する微調整（個々の製品ばつきを吸収する調整）をするものとして、例えば、カラムドライバ１０と有機ＥＬパネルとが組み込まれた組み込み状態にある製品に対してその出荷テスト段階において行われる。それは、例えば、Ｒ，Ｇ，Ｂ対応にそれぞれキーボード１３から輝度調整データが入力され、その入力データに応じてＭＰＵ１１によりＲ，Ｇ，Ｂそれぞれにレジスタ７を介して４ビットＤ／Ａ２ｂに調整データが設定されるものである。

同様に、ホワイトバランス採る輝度を発生するために、Ｂ，Ｇに対応して基準電流設定回路２Ｇと基準電流設定回路２Ｂにおいてその出力電流がそれぞれに設計基準値等に調整された上で、さらにＤ／Ａ２ｂでその電流がさらに微調整される。その結果として、基準電流設定回路２Ｇ、基準電流設定回路２Ｂでは、それぞれに電流値Ｉgo，Ｉboの出力電流が発生する。
なお、このホワイトバランスを採るＲ，Ｇ，Ｂの輝度の微調整データは、例えば、ＭＰＵ１１の内部にある不揮発性メモリ１２に記憶され、製品の電源投入の都度、Ｒ，Ｇ，Ｂ対応にＭＰＵ１１からレジスタ７に設定される。これにより表示画面上でホワイトバランスが採れた表示画面を持つ製品（有機ＥＬ表示装置あるいはこれを搭載するデバイス）となる。

前記したように、カレントミラー回路３Ｒは、端子ピン対応に出力電流Ｉroを基準駆動電流として複製して分配する電流分配回路である。これは、入力側のトランジスタＴraと、これとカレントミラー接続されるＴrb〜Ｔrnとを有していて、ＰチャネルＭＯＳＦＥＴトランジスタＴrb〜Ｔrnのソースは、電源ライン＋ＶDD（＝＋３Ｖ）に接続されている。
トランジスタＴrb〜Ｔrnのドレインは、カレントミラー回路で構成されるＤ／Ａ４，４…に接続され、それぞれのドレインからの出力電流Ｉroは、このＤ／Ａ４の基準駆動電流とされてこれのカレントミラー回路の入力側トランジスタに入力される。Ｄ／Ａ４もカレントミラー構成の電流スイッチングＤ／Ａ変換器であって、表示データに応じて出力側トランジスタの電流が選択的にスイッチングされてアナログ変換電流を生成する。このＤ／Ａ４とこれにより駆動される出力段電流源５の詳細は、この出願人が出願しすでに公開された特開平２００３−３０８０４３号に記載されている。

各Ｄ／Ａ４は、ＭＰＵ１１から各端子ピン対応に設けられた表示データレジスタ６を介して表示データを受けて基準駆動電流Ｉroを表示データ値分増幅してそのときどきの表示輝度に応じた駆動電流を生成する。そして、この駆動電流によりそれぞれに出力段電流源５を駆動する。各出力段電流源５は、一対のトランジスタからなるカレントミラー回路で構成され、各Ｄ／Ａ４から表示データに対応する駆動電流を受けてカラム側の出力端子ピンＸ1〜Ｘnを介して駆動電流ｉを有機ＥＬパネル（各有機ＥＬ素子の陽極）に出力する。なお、出力端子ピンＸ1〜Ｘnは、有機ＥＬパネルの端子ピンに対応している。
Ｇ，Ｂに対応するそれぞれの各Ｄ／Ａ４，４…４にも、基準駆動電流として出力電流Ｉgo，Ｉboがそれぞれ入力されることになるが、それは図１には図示されていない。
以上の場合、カレントミラー回路３Ｒの入力トランジスタと出力トランジスタのエミッタ面積比は、１：１である。しかし、この比をＫ：１（ただし、Ｋ＞１）にして出力側の電流値を入力側の駆動電流値よりも小さくすることにより、ノイズ低減を図ることができる。もちろん、逆に１：Ｋにして出力側トランジスタの出力電流値を入力側の電流値Ｉroよりも大きくしてもよい。

この実施例では、カレントミラー回路３Ｒの入力側のトランジスタＴraに並列にスイッチ回路８が設けられている。スイッチ回路８は、ＰチャネルＭＯＳＦＥＴトランジスタＴｒtからなる。トランジスタＴｒtは、そのソースがトランジスタＴraのソースに、そのドレインがトランジスタＴraのドレインに接続され、そのゲートがフラグレジスタ９から１ビットのデータを受けてＯＮ／ＯＦＦする。
フラグレジスタ９は、Ｒ，Ｇ，Ｂに対応して設けられた３個のフリップフロップからなる３ビットのレジスタであり、Ｒについての１ビットがスイッチ回路８に送出され、Ｇ，Ｂについては、Ｇ，Ｂについてのそれぞれの１ビットがＧ，Ｂについてのそれぞれのスイッチ回路（図示せず）に送出される。
フラグレジスタ９に設定される３ビットのデータは、それぞれＲ，Ｇ，Ｂの１ライン分の各端子ピンについて、そのすべての表示データが有機ＥＬ素子を非点灯にするデータになっているときに“０”にセットされる。そうでないときには“１”にセットされる。

フラグレジスタ９にセットされる３ビットのデータは、ＭＰＵ１１において算出されこれに設定される。ＭＰＵ１１は、Ｒ，Ｇ，Ｂに対応して、それぞれの各端子ピン対応に設けられた表示データレジスタ６にセットするすべての表示データ（１ライン分の表示データ）に対してオールビット“０”（１ライン分の有機ＥＬ素子非表示）であるか否かを判定する。これは、各端子ピン対応の表示データレジスタ６にセットされる１ライン分の表示データ値の合計値が“０”であることで算出される。算出された“０”のデータがフラグレジスタ９のＲ，Ｇ，Ｂのそれぞれに対応するフリップフロップにセットされる。なお、１ライン分の表示データ値の合計値が“０”でないときには、フリップフロップに“１”がセットされる。
Ｒについてのフラグレジスタ９のフリップフロップに“０”がセットされたときには、トランジスタＴｒtは、そのゲートが“Ｌ”（Ｌｏｗレベル）になり、ＯＮとなる。このトランジスタがＯＮになると、４ビットＤ／Ａ２ｂの出力電流Ｉroは、カレントミラー回路３Ｒの入力側のトランジスタＴraに流れないので、このトランジスタは駆動されなくなり、トランジスタＴrb〜Ｔrnのドレインに出力電流が発生しない。このドレインに接続されたＤ／Ａ４，４…は動作しない。

一方、Ｒのフリップフロップに“１”がセットされたときには、これに対応するトランジスタＴｒtは、そのゲートが“Ｈ”（Ｈｉｇｈｔレベル）になり、ＯＦＦとなる。４ビットＤ／Ａ２ｂの出力電流Ｉroは、カレントミラー回路３Ｒの入力側のトランジスタＴraに流れて、トランジスタＴrb〜Ｔrnのドレインに接続されたＤ／Ａ４，４…は、各トランジスタＴrb〜Ｔrnの出力電流により駆動される。
Ｇ，Ｂについてもそれぞれのフリップフロップに“０”がセットされたとき、あるいは“１”がセットされたときにはそれぞれのカレントミラー回路（電流複製分配回路）は、それぞれに同様な動作となる。
これによりフラグレジスタ９のフリップフロップに“０”がセットされたときにはこれに対応するカレントミラー回路（電流複製分配回路）から出力段電流源５（出力段）まで回路の動作が停止する。その結果、非点灯となる有機ＥＬ素子に対する１ライン分の消費電力が低減される。

以上の例は、スイッチ回路８のトランジスタＴｒtを入力側のトランジスタＴraに並列に設けた例である。トランジスタＴｒtを入力側のトランジスタＴraに対して直列に設けても同様な動作をさせることができる。
これは、例えば、トランジスタＴｒtをトランジスタＴraのドレインと基準電流設定回路２Ｒの出力端子との間に設けるものである。あるいは、トランジスタＴｒtを電源ライン＋ＶDDとカレントミラー回路３Ｒの電力供給側の端子（各トランジスタＴra〜Ｔrnのソースを共通に接続するライン）との間に設けるものである。
もちろん、トランジスタＴraのドレインとトランジスタＴｒtのソース（あるいはこれとは逆にソース−ドレイン）とを接続してトランジスタを２段に積み上げた直列回路にしてこの直列回路をカレントミラー回路３Ｒの入力側トランジスタとしてもよい。この場合には、カレントミラー回路３Ｒの入力側のトランジスタが２段積上げられることにな。この場合、カレントミラー回路３Ｒの入力側に対して出力側をバランスさせるために抵抗等の回路を出力側のトランジスタＴrb〜Ｔrnに直列に挿入することが好ましい。
ところで、以上の直列にスイッチ回路を設ける例では、トランジスタＴｒtのＯＮ／ＯＦＦ制御は、入力側トランジスタＴraにトランジスタＴｒtを並列に設ける図１の場合とは逆になる。したがって、フラグレジスタ９にセットされる３ビットのデータは、それぞれインバータを介してトランジスタＴｒtのゲートに出力されるか、あるいはＭＰＵ１１によりセットするときのビットデータを反転して“０”と“１”を前記の場合と逆転してフラグレジスタ９にセットする。次に説明する実施例は、この直列にスイッチ回路を設ける例に対応している。

図２は、この発明の有機ＥＬ駆動回路を適用した他の実施例の有機ＥＬパネルのカラムドライバを中心とするブロック図である。
この実施例は、スイッチ回路８をカレントミラー回路３Ｒの前段（ドライブ段と入力段の間）に設けたものである。具体的には、基準電流発生回路１のカレントミラー回路１ｂのトランジスタＴrq，Ｔrr，Ｔrsにそれぞれ直列にスイッチ回路８に相当するスイッチ回路８Ｒ，８Ｇ，８Ｂが設けられている。
スイッチ回路８Ｒは、トランジスタＴrqのドレインと基準電流設定回路２Ｒ（その電流値調整回路２ａ）の入力との間に設けられている。また、スイッチ回路８Ｇは、トランジスタＴrrのドレインと基準電流設定回路２Ｇ（その電流値調整回路）の入力との間に設けられ、スイッチ回路８Ｂは、トランジスタＴrsのドレインと基準電流設定回路２Ｂ（その電流値調整回路）の入力との間に設けられている。
それぞれのスイッチ回路８Ｒ，８Ｇ，８Ｂは、図１と同様にそれぞれトランジスタＴrtで構成され、フラグレジスタ９からそれぞれのビットデータＤr，Ｄg，Ｄｂを受けてＯＮ／ＯＦＦして基準電流Ｉrefをここ（ドライブ段と入力段の間）でカットする。これによりカレントミラー回路３Ｒの入力トランジスタＴraの駆動電流を遮断する。

フラグレジスタ９に設定される３ビットの制御データは、それぞれＲ，Ｇ，Ｂの１ライン分の有機ＥＬパネルの各端子ピン（出力端子ピンＸ1〜Ｘn）について、そのすべての表示データが有機ＥＬ素子を非点灯にするデータになっているときに“１”にセットされ、そうでないときには“０”にセットされる。
この制御は、前記した直列にスイッチ回路８を挿入した場合も同様である。
これとは別の実施例として、図２においては、前記スイッチ回路８Ｒ，８Ｇ，８Ｂに換えて、図１の場合と同様にスイッチ回路８のトランジスタＴrtをカレントミラー回路１ｂの入力側トランジスタＴrpに並列に設けてもよい。この場合の１ビット制御データは、前記した並列にスイッチ回路８を挿入した図１の場合と同様になる。
ただし、この場合には、１ビットの制御でスイッチ回路８をＯＮ／ＯＦＦさせ、スイッチ回路８がＯＮになったときには同時にトランジスタＴrq，Ｔrr，ＴrsがＯＦＦになる。
図１，図２の実施例では、表示データレジスタに設定する以前に、ＭＰＵ１１において、１ライン分の表示データについて有機ＥＬ素子が非点灯となるデータであるか否かを判定する必要がある。しかし、表示データレジスタに設定した後のデータに対して論理回路で論理処理をすれば、このような判定をしなくてもよい。

図３は、その論理回路の実施例である。有機ＥＬ素子が非点灯となるデータは、前記したように、１ライン分の表示データ値の合計値が“０”である。このときには表示データがオールビット“０”となるので、図３のようにオア回路９０を制御回路として設ける。
オア回路９０は、Ｒ，Ｇ，Ｂに対応する３個のオア回路９０Ｒ，９０Ｇ，９０Ｂからなる。オア回路９０Ｒについて示すように、これにはＲの１ライン分の表示レジスタ６の各桁出力が入力されている。オア回路９０Ｇ，９０Ｂも図示していないが同様である。
図面の記述上、表示レジスタ６は、これの上側から各桁の出力を取り出しているが、下側の出力も各桁の出力であり、同じものである。
この実施例では、このようなオア回路９０により各表示データレジスタ６に記憶された１ライン分のすべてのビットのオア出力をオア回路９０Ｒ，９０Ｇ，９０Ｂごとに得て、Ｒ，Ｇ，Ｂに対応するそれぞれのトランジスタＴrtのゲートに加えてそれぞれのトランジスタＴrtをそれぞれにＯＮ／ＯＦＦする。このようにすれば、フラグレジスタ９は不要になる。

図４は、カレントミラー回路３Ｒをｍ個のカレントミラー回路部分３ａ〜３ｍに分割した実施例である。スイッチ回路８は、各カレントミラー回路部分３ａ〜３ｍに設けられた入力側トランジスタＴraに並列にそれぞれ設けられている。分割された各グループのカレントミラー回路部分３ａ〜３ｍに対応して設けられたそれぞれの入力側トランジスタＴraは、スイッチ回路８のＯＮ／ＯＦＦ制御に応じてＯＮ／ＯＦＦする。これにより１ライン分の一部分に対応する、分割されたそれぞれのカレントミラー回路部分ごとに基準駆動電流あるいはベース電流のカットをすることができる。その結果、１ライン分の一部分に対応する端子ピンについての駆動電流をそれぞれに停止することができる。
ｍ個のカレントミラー回路部分３ａ〜３ｍは、ｍ個のカラムＩＣドライバそれぞれ割り当てることが可能である。また、ｍ個のカレントミラー回路部分３ａ〜３ｍのうちの、１個以上を複数のカラムＩＣドライバの１つに割り当てることも可能である。
これらの場合には、それぞれのカラムＩＣドライバにおけるＤ／Ａ４の入力側トランジスタに入力される基準駆動電流を１ライン分の一部分対応でそれぞれにブロックすることができる。

カレントミラー回路部分３ａの入力側トランジスタＴｒａにはスイッチ回路８（トランジスタＴrt）が並列に設けられ、これは、出力側トランジスタがＴrｂ〜Ｔrｋからなる。これに対応してオア回路９０ａが設けられている。
カレントミラー回路部分３ｍの入力側トランジスタＴｒanにもスイッチ回路８（トランジスタＴrt）が並列に設けられ、これは、出力側トランジスタがＴri〜Ｔrｎからなる。省略されたカレントミラー回路部分も同様な構成である。これに対応してオア回路９０ｍが設けられている。
オア回路９０ａ〜９０ｍのそれぞれの出力でそれぞれのスイッチ回路８（トランジスタＴrt）をそれぞれにＯＮ／ＯＦＦする。もちろん、オア回路９０ａ〜９０ｍは、図３と同様にＲ，Ｇ，Ｂに対応してそれぞれのオア回路を有している。

このようにグループ分けしたカレントミラー回路部分３ａ〜３ｍに対してスイッチ回路８をそれぞれ設ければ、表示画面上の１ラインではなく、その１ラインのうちのグループ分けした部分単位で非点灯にする制御が可能になる。
このオア回路９０ａ〜９０ｍに換えて、図１のようなフラグレジスタ９の記憶領域をカレントミラー回路部分３ａ〜３ｍに対応してそれぞれ割当てフラグレジスタ９によって制御してもよい。この場、ＭＰＵ１１は、グループごとにグループのすべての表示データが非点灯のデータになっているか否かを判定して、判定結果に応じたビットデータをフラグレジスタ９にセットする。この場合には、フラグレジスタ９にセットするビットデータはグループ分けをした数分増加する。
以上の場合、スイッチ回路８は、グループ分けした各カレントミラー回路部分３ａ〜３ｍの電源ラインあるいはその出力側トランジスタの電源ラインに対してそれぞれに設けられてもよい。この場合にはグループ分けしたカレントミラー回路部分３ａ〜３ｍに対応して設けられたそれぞれの電源ライン等をＯＮ／ＯＦＦすることになる。
ところで、各実施例のフラグレジスタは、通常のメモリが用いられてもよい。同様に、表示データレジスタ６も通常のメモリが用いられてもよい。

以上説明してきたが、実施例では、ＭＰＵ１１から表示データ、輝度調整データ、フラグデータをそれぞれ設定しているが、これらのいずれかの設定データあるいはすべての設定データについては、コントローラから出力されてもよい。
さらに、実施例は、基準電流設定回路２Ｒに電流値調整回路２ａとＤ／Ａ２ｂとを設け、基準電流設定回路２Ｇ，２Ｂも同様の回路として、ホワイトバランス調整が可能な回路としている。この発明は、このような基準電流設定回路を必ずしも設ける必要はない。このような場合には、電流分配回路（Ｒについてはカレントミラー回路３Ｒ）は、Ｒ，Ｇ，Ｂに対応する基準電流発生回路から基準電流Ｉrefの出力電流により直接それぞれに駆動されてもよい。
また、実施例では、Ｒ，Ｇ，Ｂ駆動のカラー表示の場合の例を挙げているが、この発明は、白黒表示装置であっても適用できる。さらに、この発明は、パッシブマトリックス型の有機ＥＬパネルとアクティブマトリックス型の有機ＥＬパネルのいずれにも適用可能である。

図１は、この発明の有機ＥＬ駆動回路を適用した一実施例の有機ＥＬパネルのカラムドライバを中心とするブロック図である。 図２は、他の実施例の有機ＥＬパネルのカラムドライバを中心とするブロック図である。 図３は、さらに他の実施例の有機ＥＬパネルのカラムドライバを中心とするブロック図である。 図４は、さらに他の実施例の有機ＥＬパネルのカラムドライバを中心とするブロック図である。

符号の説明

１…基準電流発生回路、
２，２Ｒ，２Ｇ，２Ｂ…基準電流設定回路、
３…カレントミラー回路、
４，４Ｇ，４Ｒ，４Ｂ……Ｄ／Ａ変換回路（Ｄ／Ａ）、
５，５Ｒ，５Ｇ，５Ｂ…出力段電流源、
６…表示レジスタ、７…レジスタ、
８，８Ｒ，８Ｇ，８Ｂ…スイッチ回路、
９…フラグレジスタ、１１…ＭＰＵ、１２…不揮発性メモリ、
１３…キーボード、１０…カラムＩＣドライバ、
２０…４ビットＤ／Ａ（Ｄ／Ａ）、２１…基準電流反転回路、
２２…レーザトリミングの駆動電流値調整回路、
３０…電流分配回路、９０，９０Ｒ，９０Ｇ，９０Ｂ…オア回路、
Ｘ1〜Ｘm…出力端子ピン
Ｔra〜Ｔrn，Ｔrp〜Trt…トランジスタ。

Claims (20)

1. 有機ＥＬパネルの端子ピンを介して有機ＥＬ素子を電流駆動する有機ＥＬ駆動回路において、
   所定の電流を入力側トランジスタに受けて前記端子ピン対応に設けられた複数の出力側トランジスタにそれぞれ前記端子ピンに流す電流あるいはその基礎となる電流を得る第１のカレントミラー回路と、
   前記入力側トランジスタに対して並列あるいは直列に設けられたスイッチ回路と、
   前記端子ピンを介して駆動される前記有機ＥＬ素子の表示輝度を示す表示データを記憶するメモリと、
   水平走査方向に相当する表示１ライン分あるいはこの表示１ライン分の一部分についての前記メモリに記憶された前記表示データあるいは前記メモリにこれから記憶される前記表示データが前記有機ＥＬ素子を非点灯にするデータであるときに前記スイッチ回路をＯＮあるいはＯＦＦにして前記入力側トランジスタが前記所定の電流により駆動されないように制御する制御回路とを備えることを特徴とする有機ＥＬ駆動回路。
2. 前記メモリはレジスタであり、このレジスタは、それぞれの前記端子ピンに対応してそれぞれ設けられ、さらに、フラグメモリを有し、前記スイッチ回路は、前記フラグメモリに記憶された少なくとも１ビットのデータの値に応じてＯＮあるいはＯＦＦにされ、前記制御回路は、前記フラグメモリに前記１ビットのデータをセットすることで前記スイッチ回路のＯＮ／ＯＦＦ制御をする請求項１記載の有機ＥＬ駆動回路。
3. 前記メモリはレジスタであり、このレジスタは、それぞれの前記端子ピンに対応してそれぞれ設けられ、前記制御回路は、各前記レジスタに記憶されたすべてビットのオア出力を得るオア回路であり、前記スイッチ回路は、前記オア回路の出力に応じてＯＮ／ＯＦＦされる請求項１記載の有機ＥＬ駆動回路。
4. さらに、前記端子ピン対応に設けられ第２のカレントミラー回路で構成されるＤ／Ａ変換回路を有し、各Ｄ／Ａ変換回路は、前記第１のカレントミラー回路の前記出力側トランジスタから前記基礎となる電流と前記表示データとをそれぞれ受けて前記端子ピンに流す電流あるいは出力段を駆動する電流を前記表示データに応じたアナログ変換電流としてそれぞれに発生する請求項１記載の有機ＥＬ駆動回路。
5. 前記出力段として前記端子ピン対応に設けられた出力段電流源を有し、前記スイッチ回路はＭＯＳトランジスタであり、前記出力段電流源の出力が前記端子ピンに流す電流として前記端子ピンに送出される請求項４記載の有機ＥＬ駆動回路。
6. 前記メモリはレジスタであり、前記第１のカレントミラー回路と前記スイッチ回路と前記レジスタとは、Ｒ，Ｇ，Ｂの表示色のそれぞれに対応して設けられ、前記制御回路は、Ｒ，Ｇ，Ｂのいずれかの前記表示１ライン分あるいはこの表示１ライン分の一部分についての表示データが前記有機ＥＬ素子を非点灯にするデータであるときにこの表示１ラインあるいはこの表示１ライン分の一部分に対応するＲ，Ｇ，Ｂのいずれかの前記スイッチ回路をＯＮあるいはＯＦＦに制御をする請求項１記載の有機ＥＬ駆動回路。
7. 前記第１のカレントミラー回路は、複数のブロックに分割されて前記入力側トランジスタと前記複数の出力側トランジスタとからなる複数のカレントミラー回路部分からなるものとして構成され、前記スイッチ回路が各前記カレントミラー回路部分の入力側トランジスタに対応して設けられた請求項１記載の有機ＥＬ駆動回路。
8. 前記制御回路は、前記複数のカレントミラー回路部分のうちのある前記カレントミラー回路部分に対応する前記レジスタすべてに記憶された前記表示データあるいは前記レジスタすべてにこれから記憶される前記表示データが前記有機ＥＬ素子を非点灯にするデータであるときに前記あるカレントミラー回路部分に対応する前記スイッチ回路をＯＮあるいはＯＦＦにして前記あるカレントミラー回路部分における前記入力側トランジスタが駆動されないように制御する請求項７記載の有機ＥＬ駆動回路。
9. さらに、基準電流を発生する定電流源を有し、前記スイッチ回路は、前記定電流源と前記入力側トランジスタとの間に挿入されている請求項１記載の有機ＥＬ駆動回路。
10. 前記第１のカレントミラー回路は、複数のブロックに分割されて前記入力側トランジスタと前記複数の出力側トランジスタとからなる複数のカレントミラー回路部分からなるものとして構成され、複数のカレントミラー回路部分は、複数のカラムＩＣドライバに割当てられ、前記スイッチ回路が各複数のカレントミラー回路部分の前記入力側トランジスタに対して並列あるいは直列に設けられている請求項１記載の有機ＥＬ駆動回路。
11. 請求項１〜１０のいずれか１項記載の有機ＥＬ駆動回路を使用した有機ＥＬ表示装置。
12. 有機ＥＬパネルの端子ピンを介して有機ＥＬ素子を電流駆動する有機ＥＬ駆動回路において、
    基準電流を発生する基準電流発生回路と、
    前記基準電流を直接あるいはこれの電流値が調整された電流を入力側トランジスタに受けて入力側トランジスタに受けて前記端子ピン対応に設けられた複数の出力側トランジスタにそれぞれ前記端子ピンに流す電流あるいはその基礎となる電流を得るカレントミラー回路と、
    前記基準電流発生回路と前記入力側トランジスタとの間に設けられ前記基準電流が流されるスイッチ回路と、
    前記端子ピンを介して駆動される前記有機ＥＬ素子の表示輝度を示す表示データを記憶するメモリと、
    水平走査方向に相当する表示１ライン分あるいはこの表示１ライン分の一部分についての前記メモリに記憶された前記表示データあるいは前記メモリにこれから記憶される前記表示データが前記有機ＥＬ素子を非点灯にするデータであるときに前記スイッチ回路をＯＮあるいはＯＦＦにして前記入力側トランジスタが前記所定の電流により駆動されないように制御する制御回路とを備えることを特徴とする有機ＥＬ駆動回路。
13. さらに、前記基準電流をＲ，Ｇ，Ｂの表示色のそれぞれに対応して分配する分配回路とこの分配回路により分配された電流値をそれぞれ調整するＲ，Ｇ，Ｂのそれぞれに対応して設けられた電流値調整回路とを有し、前記メモリはレジスタであり、前記カレントミラー回路と前記スイッチ回路と前記レジスタとは、Ｒ，Ｇ，Ｂのそれぞれに対応して設けられ、前記制御回路は、前記スイッチ回路のＯＮ／ＯＦＦの制御をＲ，Ｇ，Ｂに対応してそれぞれに行う請求項１２記載の有機ＥＬ駆動回路。
14. Ｒ，Ｇ，Ｂのそれぞれに対応するそれぞれの前記カレントミラー回路は、複数のブロックに分割されて複数のカレントミラー回路部分からなるものとして構成され、前記スイッチ回路が各前記カレントミラー回路部分の入力側トランジスタに対応して設けられた請求項１３記載の有機ＥＬ駆動回路。
15. さらに、Ｒ，Ｇ，Ｂのそれぞれに対応する各前記スイッチ回路は、前記基準電流発生回路とＲ，Ｇ，Ｂのそれぞれに対応する前記入力側トランジスタとの間にそれぞれ挿入されている請求項１４記載の有機ＥＬ駆動回路。
16. 前記第１のカレントミラー回路は、複数のブロックに分割されて前記入力側トランジスタと前記複数の出力側トランジスタとからなる複数のカレントミラー回路部分からなるものとして構成され、複数のカレントミラー回路部分は、複数のカラムＩＣドライバに割当てられ、前記スイッチ回路が各複数のカレントミラー回路部分の前記入力側トランジスタに対して並列あるいは直列に設けられている請求項１２記載の有機ＥＬ駆動回路。
17. 請求項１１〜１６のいずれか１項記載の有機ＥＬ駆動回路を使用した有機ＥＬ表示装置。
18. 有機ＥＬパネルの端子ピンを介して有機ＥＬ素子を電流駆動する有機ＥＬ駆動回路を有する有機ＥＬ表示装置において、
    基準電流を発生する基準電流発生回路と、
    前記基準電流を直接あるいはその電流値を調整した電流を入力側トランジスタに受けて入力側トランジスタに受けて前記端子ピン対応に設けられた複数の出力側トランジスタにそれぞれ前記端子ピンに流す電流あるいはその基礎となる電流を得るカレントミラー回路と、
    前記入力側トランジスタに対して並列あるいは直列に設けられたスイッチ回路と、
    前記端子ピンを介して駆動される前記有機ＥＬ素子の表示輝度を示す表示データを記憶するメモリと、
    水平走査方向に相当する表示１ライン分あるいはこの表示１ライン分の一部分についての前記メモリに記憶された前記表示データあるいは前記メモリにこれから記憶される前記表示データが前記有機ＥＬ素子を非点灯にするデータであるときに前記スイッチ回路をＯＮあるいはＯＦＦにして前記入力側トランジスタが前記基準電流あるいは調整された電流により駆動されないように制御する制御回路とを有する有機ＥＬ駆動回路と、
    この有機ＥＬ駆動回路により駆動される有機ＥＬ表示パネルとを備える有機ＥＬ表示装置。
19. 前記メモリはレジスタであり、このレジスタは、それぞれの前記端子ピンに対応してそれぞれ設けられ、さらに、フラグメモリを有し、前記スイッチ回路は、前記フラグメモリに記憶された少なくとも１ビットのデータの値に応じてＯＮあるいはＯＦＦにされ、前記制御回路は、前記フラグメモリに前記１ビットのデータをセットすることで前記スイッチ回路のＯＮ／ＯＦＦを制御する請求項１８記載の有機ＥＬ表示装置。
20. 前記メモリはレジスタであり、このレジスタは、それぞれの前記端子ピンに対応してそれぞれ設けられ、前記制御回路は、各前記レジスタに記憶されたすべてビットのオア出力を得るオア回路であり、前記スイッチ回路は、前記オア回路の出力に応じてＯＮ／ＯＦＦされる請求項１９記載の有機ＥＬ表示装置。

Images