JP2002244618A - アクティブマトリックス電界発光素子の駆動回路 - Google Patents
アクティブマトリックス電界発光素子の駆動回路Info
- Publication number
- JP2002244618A JP2002244618A JP2001381400A JP2001381400A JP2002244618A JP 2002244618 A JP2002244618 A JP 2002244618A JP 2001381400 A JP2001381400 A JP 2001381400A JP 2001381400 A JP2001381400 A JP 2001381400A JP 2002244618 A JP2002244618 A JP 2002244618A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- ameld
- voltage
- voltage terminal
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】
【課題】 電流駆動用ＩＣで集積化が可能な、ｎビット
のデジタル信号を入力し、各ＲＧＢチャネル別の出力電
流値の調節が可能なＡＭＥＬＤの駆動回路を提供する。 【解決手段】 データ信号と走査信号をパネルの各画素
に伝送するデータドライバとゲートドライバを含むＡＭ
ＥＬＤの駆動回路において、前記データドライバは仮格
納された制御信号をラッチするラッチ部と、ラッチした
制御信号によって特定のレベルのリファレンス電流をＲ
ＧＢ別のデータ信号に出力する複数のデジタル−アナロ
グコンバータとを備えたことを特徴とする。即ち、ｎ個
の基準電流値を仮に選定して、ｎビットのデジタル入力
信号に従って選択／非選択して所望のグレー階調を表現
し、電圧が一定に保持された電圧端と各ＲＧＢチャネル
別に電圧が変化する電圧端を備えて各カラー別の出力電
流値を調節することを技術的特徴としている。
のデジタル信号を入力し、各ＲＧＢチャネル別の出力電
流値の調節が可能なＡＭＥＬＤの駆動回路を提供する。 【解決手段】 データ信号と走査信号をパネルの各画素
に伝送するデータドライバとゲートドライバを含むＡＭ
ＥＬＤの駆動回路において、前記データドライバは仮格
納された制御信号をラッチするラッチ部と、ラッチした
制御信号によって特定のレベルのリファレンス電流をＲ
ＧＢ別のデータ信号に出力する複数のデジタル−アナロ
グコンバータとを備えたことを特徴とする。即ち、ｎ個
の基準電流値を仮に選定して、ｎビットのデジタル入力
信号に従って選択／非選択して所望のグレー階調を表現
し、電圧が一定に保持された電圧端と各ＲＧＢチャネル
別に電圧が変化する電圧端を備えて各カラー別の出力電
流値を調節することを技術的特徴としている。
Description
【０００１】
【発明の属する技術分野】本発明はディスプレイ素子の
駆動回路に関し、特に、デジタル信号で駆動可能なアク
ティブマトリックス電界発光素子（ＡＭＥＬＤ：Active
Matrix Electroluminescence Device）の駆動回路に関
する。
駆動回路に関し、特に、デジタル信号で駆動可能なアク
ティブマトリックス電界発光素子（ＡＭＥＬＤ：Active
Matrix Electroluminescence Device）の駆動回路に関
する。
【０００２】
【従来の技術】前記ＡＭＥＬＤは、板状の発光層の両面
に電極をマトリックス状に形成された電界発光を用いた
発光体であり、大きく画面表示部と駆動回路部とに区分
される。ＡＭＥＬＤは、広い視野角、高速応答性、高コ
ントラスト、低電圧駆動、低電力消費などの優れた特徴
を有しており、薄くて軽く、色感が優れているため、最
近の大型化の傾向に対応することができる次世代の平面
表示素子である。
に電極をマトリックス状に形成された電界発光を用いた
発光体であり、大きく画面表示部と駆動回路部とに区分
される。ＡＭＥＬＤは、広い視野角、高速応答性、高コ
ントラスト、低電圧駆動、低電力消費などの優れた特徴
を有しており、薄くて軽く、色感が優れているため、最
近の大型化の傾向に対応することができる次世代の平面
表示素子である。
【０００３】一方、ディスプレイ素子は、カラー表示の
ような膨大な量の情報を表示するために、白と黒状態の
間に幾つかの中間段階を更に有するが、これを実現する
ためには、液晶に印加される電圧の強度を調節する方法
と電流の強度を調節する方法とがある。２つの方法の
内、電圧を調節する方法は、電圧によって光透過量が変
化する特性を用いて階調を調節するものであって、外部
から印加された電圧を調節して、データ電圧による画面
の明るさの変化を液晶のしきい値電圧に対するパラメー
タとして抽出する。ここで、前記しきい値電圧は、電圧
を漸増させた場合に透過率の変化が本格的に起こり始め
る電圧を云い、前記しきい値電圧が大きいと、液晶に印
加すべき電圧も大きくなり、結局、電力消耗を増加させ
る要因になり得る。
ような膨大な量の情報を表示するために、白と黒状態の
間に幾つかの中間段階を更に有するが、これを実現する
ためには、液晶に印加される電圧の強度を調節する方法
と電流の強度を調節する方法とがある。２つの方法の
内、電圧を調節する方法は、電圧によって光透過量が変
化する特性を用いて階調を調節するものであって、外部
から印加された電圧を調節して、データ電圧による画面
の明るさの変化を液晶のしきい値電圧に対するパラメー
タとして抽出する。ここで、前記しきい値電圧は、電圧
を漸増させた場合に透過率の変化が本格的に起こり始め
る電圧を云い、前記しきい値電圧が大きいと、液晶に印
加すべき電圧も大きくなり、結局、電力消耗を増加させ
る要因になり得る。
【０００４】さらに、電圧に対する透過度の関係は非線
形なので、所望の透過度を得るための電圧調節には困難
が伴なう。即ち、実際の画像を実現する際には、何段階
かの印加電圧によって透過率の階調を制御することにな
るが、電圧を一定間隔の段階に分ける場合、透過率の非
線形性のため、透過率にむらを生じる。つまり、印加電
圧を一定刻みの段階にしても、透過率の刻み幅は不均一
になるので、繊細な階調表示が難しくなり、結果的に、
画像の繊細さが失われる。
形なので、所望の透過度を得るための電圧調節には困難
が伴なう。即ち、実際の画像を実現する際には、何段階
かの印加電圧によって透過率の階調を制御することにな
るが、電圧を一定間隔の段階に分ける場合、透過率の非
線形性のため、透過率にむらを生じる。つまり、印加電
圧を一定刻みの段階にしても、透過率の刻み幅は不均一
になるので、繊細な階調表示が難しくなり、結果的に、
画像の繊細さが失われる。
【０００５】反面、電流の強度に対する透過度の関係は
線形性を有するので、電流の調節方法は電圧の調節方法
よりはるかに正確且つ容易である。
線形性を有するので、電流の調節方法は電圧の調節方法
よりはるかに正確且つ容易である。
【０００６】以下に、添付の図面を参照して一般的なＡ
ＭＥＬＤ駆動回路の構造を概略的に説明する。
ＭＥＬＤ駆動回路の構造を概略的に説明する。
【０００７】図１は一般的なＡＭＥＬＤ駆動回路の構造
を示す概略図である。一般的なＡＭＥＬＤ駆動回路は、
図１に示すように、ディスプレイに電源を供給する電源
供給部１０と、信号源の外部のマイクで制御部と映像信
号をインタフェースするインタフェース部１１と、該イ
ンタフェース部１１を介して伝送された映像信号を格納
するメモリ部１２と、該メモリ部１２に格納した映像信
号を入力され、前記電源供給部１０から入力される電源
をディスプレイパネル１８のデータ信号で出力するソー
スドライバ１５と、ディスプレイパネル１８の各画素に
データ信号が印加され得るようにＴＦＴをオンさせる走
査信号を出力するゲートドライバ１６と、前記ソースド
ライバ及びゲートドライバで必要な各種のタイミング信
号を発生し、制御するタイミング制御部１７とから構成
されている。前記信号源としてはコンピュータや動画像
ディスプレイのためのレーザディスクプレイヤーなどが
ある。
を示す概略図である。一般的なＡＭＥＬＤ駆動回路は、
図１に示すように、ディスプレイに電源を供給する電源
供給部１０と、信号源の外部のマイクで制御部と映像信
号をインタフェースするインタフェース部１１と、該イ
ンタフェース部１１を介して伝送された映像信号を格納
するメモリ部１２と、該メモリ部１２に格納した映像信
号を入力され、前記電源供給部１０から入力される電源
をディスプレイパネル１８のデータ信号で出力するソー
スドライバ１５と、ディスプレイパネル１８の各画素に
データ信号が印加され得るようにＴＦＴをオンさせる走
査信号を出力するゲートドライバ１６と、前記ソースド
ライバ及びゲートドライバで必要な各種のタイミング信
号を発生し、制御するタイミング制御部１７とから構成
されている。前記信号源としてはコンピュータや動画像
ディスプレイのためのレーザディスクプレイヤーなどが
ある。
【０００８】
【発明が解決しようとする課題】本発明は電流駆動用Ｉ
Ｃで集積化が可能であり、ｎビットのデジタル信号を受
けて、各ＲＧＢチャネル別の出力電流値の調節の可能な
ＡＭＥＬＤの駆動回路を提供することを目的とする。
Ｃで集積化が可能であり、ｎビットのデジタル信号を受
けて、各ＲＧＢチャネル別の出力電流値の調節の可能な
ＡＭＥＬＤの駆動回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のＡＭＥＬＤの駆動回路は、データ信号と
走査信号をパネルの各画素に伝送するデータドライバと
ゲートドライバを含むＡＭＥＬＤの駆動回路において、
前記データドライバは仮格納された制御信号をラッチす
るラッチ部と、ラッチした制御信号によって特定のレベ
ルのリファレンス電流をＲＧＢ別のデータ信号に出力す
る複数のデジタル−アナログコンバータとを備えて構成
されることを特徴とする。
めに、本発明のＡＭＥＬＤの駆動回路は、データ信号と
走査信号をパネルの各画素に伝送するデータドライバと
ゲートドライバを含むＡＭＥＬＤの駆動回路において、
前記データドライバは仮格納された制御信号をラッチす
るラッチ部と、ラッチした制御信号によって特定のレベ
ルのリファレンス電流をＲＧＢ別のデータ信号に出力す
る複数のデジタル−アナログコンバータとを備えて構成
されることを特徴とする。
【００１０】即ち、ｎ個の基準電流値を仮に選定して、
ｎビットのデジタル入力信号に従って選択／非選択して
所望のグレーを表現し、電圧が一定に保持された電圧端
と各ＲＧＢチャネル別に電圧が変化する電圧端を備えて
各カラー別の出力電流値を調節することを技術的特徴と
している。
ｎビットのデジタル入力信号に従って選択／非選択して
所望のグレーを表現し、電圧が一定に保持された電圧端
と各ＲＧＢチャネル別に電圧が変化する電圧端を備えて
各カラー別の出力電流値を調節することを技術的特徴と
している。
【００１１】
【発明の実施の形態】以下、本発明の実施形態によるＡ
ＭＥＬＤの駆動回路を添付の図面に沿って詳細に説明す
る。
ＭＥＬＤの駆動回路を添付の図面に沿って詳細に説明す
る。
【００１２】図２は一般的なＡＭＥＬＤのデータドライ
バの構成図である。図２を参考にしてＡＭＥＬＤのデー
タドライバに対して説明すると、データクロック（Data
Clock）により外部から入力されたＲＧＢのデジタル信
号を仮に格納するシフトレジスタ部と、前記シフトレジ
スタ部から印加されたＲＧＢのデジタル信号を制御信号
によりラッチするラッチ部と、前記ラッチ部からラッチ
したＲＧＢのデジタル信号（Ｄ１〜Ｄｎ）を受けて、Ｒ
ＧＢのアナログ信号に変換させるデジタル−アナログコ
ンバータ（以下、ＤＡＣ）部から構成されている。この
場合、前記ＤＡＣ部は複数個の電流ＤＡＣから構成さ
れ、それぞれの電流ＤＡＣはリファレンスブロックから
のリファレンス電流源（Ｉ１〜Ｉｎ）を複数個のスイッ
チ素子の制御信号にして、前記ＲＧＢのデジタル信号
（Ｄ１〜Ｄｎ）を仮に組み合わせて特定のレベルの電流
を出力することにより、各画素に接続されるデータライ
ンに特定のシンク電流を送り出す。
バの構成図である。図２を参考にしてＡＭＥＬＤのデー
タドライバに対して説明すると、データクロック（Data
Clock）により外部から入力されたＲＧＢのデジタル信
号を仮に格納するシフトレジスタ部と、前記シフトレジ
スタ部から印加されたＲＧＢのデジタル信号を制御信号
によりラッチするラッチ部と、前記ラッチ部からラッチ
したＲＧＢのデジタル信号（Ｄ１〜Ｄｎ）を受けて、Ｒ
ＧＢのアナログ信号に変換させるデジタル−アナログコ
ンバータ（以下、ＤＡＣ）部から構成されている。この
場合、前記ＤＡＣ部は複数個の電流ＤＡＣから構成さ
れ、それぞれの電流ＤＡＣはリファレンスブロックから
のリファレンス電流源（Ｉ１〜Ｉｎ）を複数個のスイッ
チ素子の制御信号にして、前記ＲＧＢのデジタル信号
（Ｄ１〜Ｄｎ）を仮に組み合わせて特定のレベルの電流
を出力することにより、各画素に接続されるデータライ
ンに特定のシンク電流を送り出す。
【００１３】第１，第２実施形態 図３は本発明の第１実施形態による駆動回路図であり、
図４は本発明の第２実施形態による駆動回路図である。
本発明の第１実施形態によるＡＭＥＬＤの駆動回路は複
数個のリファレンス電流源（Ｉ１，Ｉ２，．．．，
Ｉｎ）を仮に組み合わせて特定のレベルのリファレンス
電流を出力するリファレンス電流出力部Ｉと、リファレ
ンス電流出力部から出力される特定のレベルのリファレ
ンス電流を受けてシンク電流のレベルを調整するシンク
電流調節部（ＩＩ）とから構成されている。この場合、
前記リファレンス電流出力部（Ｉ）は入力端にそれぞれ
互いに異なるレベルの電流（Ｉ１，Ｉ２，．．．，
Ｉｎ）が印加され、その出力端は共通に接続され制御信
号（Ｄ１，Ｄ２，．．．，Ｄｎ）によってその出力レベ
ルが決定される複数個のスイッチ素子から構成されてい
る。ここで、前記スイッチ素子は薄膜トランジスタであ
る。
図４は本発明の第２実施形態による駆動回路図である。
本発明の第１実施形態によるＡＭＥＬＤの駆動回路は複
数個のリファレンス電流源（Ｉ１，Ｉ２，．．．，
Ｉｎ）を仮に組み合わせて特定のレベルのリファレンス
電流を出力するリファレンス電流出力部Ｉと、リファレ
ンス電流出力部から出力される特定のレベルのリファレ
ンス電流を受けてシンク電流のレベルを調整するシンク
電流調節部（ＩＩ）とから構成されている。この場合、
前記リファレンス電流出力部（Ｉ）は入力端にそれぞれ
互いに異なるレベルの電流（Ｉ１，Ｉ２，．．．，
Ｉｎ）が印加され、その出力端は共通に接続され制御信
号（Ｄ１，Ｄ２，．．．，Ｄｎ）によってその出力レベ
ルが決定される複数個のスイッチ素子から構成されてい
る。ここで、前記スイッチ素子は薄膜トランジスタであ
る。
【００１４】つぎに、前記シンク電流調節部（ＩＩ）は
第１，第２電圧端（Ｖ１，Ｖ２）と、カレントミラー型
を成す多数のトランジスタとから構成されている。前記
トランジスタには前記リファレンス電流出力部（Ｉ）の
出力端と第１電圧端（Ｖ１）との間に接続された第１ト
ランジスタ（Ｔ１）と、第２電圧端（Ｖ２）とデータラ
インに接続される第２トランジスタ（Ｔ２）があり、前
記第１トランジスタ（Ｔ１）のゲートと第２トランジス
タ（Ｔ２）のゲートは共通に前記リファレンス電流の出
力端と接続される。
第１，第２電圧端（Ｖ１，Ｖ２）と、カレントミラー型
を成す多数のトランジスタとから構成されている。前記
トランジスタには前記リファレンス電流出力部（Ｉ）の
出力端と第１電圧端（Ｖ１）との間に接続された第１ト
ランジスタ（Ｔ１）と、第２電圧端（Ｖ２）とデータラ
インに接続される第２トランジスタ（Ｔ２）があり、前
記第１トランジスタ（Ｔ１）のゲートと第２トランジス
タ（Ｔ２）のゲートは共通に前記リファレンス電流の出
力端と接続される。
【００１５】前記デジタル駆動回路で第１電圧端
（Ｖ１）は一定に保持された電圧の一例として主に接地
電圧を用いることができるが、ポジティブ電圧又はネガ
ティブ電圧を用いることもできる。つぎに、第２電圧端
（Ｖ２）はＲＧＢ別に他のレベルの特定の電圧を印加す
るが、このような方法で電圧レベルを調節すると、シン
ク電流のレベルが増加又は減少することにより、データ
ライン（Ｄ／Ｌ）に特定の電圧レベルが伝達される。こ
こで、基準電流Ｉ１，Ｉ２，．．．．Ｉｎ−１，Ｉｎの
レベルは仮に設定可能であり、最も簡単な例としてバイ
ナリウェートを与える。即ち、「Ｉｎ＝２Ｉｎ―１＝２
２ Ｉｎ―２ … ＝２ｎ−２Ｉ２＝２ｎ−１Ｉ１」式
を満足するように電流のレベルを設定する。その他にラ
ンマコレクション（ramma correction）でリファレンス
電流のレベルを設定することも可能である。制御信号の
Ｄ１，Ｄ２，．．．．，Ｄｎは入力されるアナログ信号
に対して変換されたｎビットを構成するデジタル入力信
号である。
（Ｖ１）は一定に保持された電圧の一例として主に接地
電圧を用いることができるが、ポジティブ電圧又はネガ
ティブ電圧を用いることもできる。つぎに、第２電圧端
（Ｖ２）はＲＧＢ別に他のレベルの特定の電圧を印加す
るが、このような方法で電圧レベルを調節すると、シン
ク電流のレベルが増加又は減少することにより、データ
ライン（Ｄ／Ｌ）に特定の電圧レベルが伝達される。こ
こで、基準電流Ｉ１，Ｉ２，．．．．Ｉｎ−１，Ｉｎの
レベルは仮に設定可能であり、最も簡単な例としてバイ
ナリウェートを与える。即ち、「Ｉｎ＝２Ｉｎ―１＝２
２ Ｉｎ―２ … ＝２ｎ−２Ｉ２＝２ｎ−１Ｉ１」式
を満足するように電流のレベルを設定する。その他にラ
ンマコレクション（ramma correction）でリファレンス
電流のレベルを設定することも可能である。制御信号の
Ｄ１，Ｄ２，．．．．，Ｄｎは入力されるアナログ信号
に対して変換されたｎビットを構成するデジタル入力信
号である。
【００１６】一方、第２実施形態は、図４に示すよう
に、前記第１実施形態におけるリファレンス電流出力端
（Ｉ）と第１トランジスタ（Ｔ１）の入力端との間に電
流遮断スイッチ（ＳＩ）を更に設けることを特徴とす
る。
に、前記第１実施形態におけるリファレンス電流出力端
（Ｉ）と第１トランジスタ（Ｔ１）の入力端との間に電
流遮断スイッチ（ＳＩ）を更に設けることを特徴とす
る。
【００１７】第３，第４実施形態 図５は本発明の第３実施形態による駆動回路図であり、
図６は本発明の第４実施形態による駆動回路図である。
本発明の第３実施形態によるＡＭＥＬＤ駆動回路図もリ
ファレンス電流出力部（Ｉ）とシンク電流調節部（Ｉ
Ｉ）とから構成されている。前記リファレンス電流出力
部（Ｉ）は入力端にそれぞれ互いに異なるレベルの電流
（Ｉ１，Ｉ２，．．．，Ｉｎ）が印加され、その出力端
は共通に接続され、制御信号（Ｄ１，Ｄ２，．．．．，
Ｄｎ）によってその出力レベルが決定される複数個のス
イッチ素子から構成されている。ここで、前記スイッチ
素子は薄膜トランジスタである。
図６は本発明の第４実施形態による駆動回路図である。
本発明の第３実施形態によるＡＭＥＬＤ駆動回路図もリ
ファレンス電流出力部（Ｉ）とシンク電流調節部（Ｉ
Ｉ）とから構成されている。前記リファレンス電流出力
部（Ｉ）は入力端にそれぞれ互いに異なるレベルの電流
（Ｉ１，Ｉ２，．．．，Ｉｎ）が印加され、その出力端
は共通に接続され、制御信号（Ｄ１，Ｄ２，．．．．，
Ｄｎ）によってその出力レベルが決定される複数個のス
イッチ素子から構成されている。ここで、前記スイッチ
素子は薄膜トランジスタである。
【００１８】前記シンク電流調節部（ＩＩ）は第１電圧
端と、前記リファレンス電流出力部の出両端と前記第１
電圧端（Ｖ１）との間に直列に接続された第１トランジ
スタ（Ｔ１）と固定抵抗（Ｒｓ）と、前記第１電圧端
（Ｖ１）とデータライン（Ｄ／Ｌ）との間に接続された
第２トランジスタとから構成され、前記第１トランジス
タと第２トランジスタのゲートは共通に前記リファレン
ス電流出力端と接続されている。
端と、前記リファレンス電流出力部の出両端と前記第１
電圧端（Ｖ１）との間に直列に接続された第１トランジ
スタ（Ｔ１）と固定抵抗（Ｒｓ）と、前記第１電圧端
（Ｖ１）とデータライン（Ｄ／Ｌ）との間に接続された
第２トランジスタとから構成され、前記第１トランジス
タと第２トランジスタのゲートは共通に前記リファレン
ス電流出力端と接続されている。
【００１９】より詳細に説明すると、前記複数個の制御
信号、即ち、デジタル入力信号（Ｄ １，
Ｄ２，．．．．，Ｄｎ）によってリファレンス電流源
（Ｉ１，Ｉ２，．．．，Ｉｎ）のレベルが選択的に制
御、組み合わせられて前記リファレンス電流出力部に出
力される特定のレベルのリファレンス電流が第１，第２
トランジスタのゲートに入力され、第１電圧端から印加
される電圧を制御して、データラインから流れ込むシン
ク電流値を調節する。この場合、前記第１電圧端から印
加される電圧は接地電圧、ポジティブ電圧又はネガティ
ブ電圧のうち何れかから設定する。
信号、即ち、デジタル入力信号（Ｄ １，
Ｄ２，．．．．，Ｄｎ）によってリファレンス電流源
（Ｉ１，Ｉ２，．．．，Ｉｎ）のレベルが選択的に制
御、組み合わせられて前記リファレンス電流出力部に出
力される特定のレベルのリファレンス電流が第１，第２
トランジスタのゲートに入力され、第１電圧端から印加
される電圧を制御して、データラインから流れ込むシン
ク電流値を調節する。この場合、前記第１電圧端から印
加される電圧は接地電圧、ポジティブ電圧又はネガティ
ブ電圧のうち何れかから設定する。
【００２０】固定抵抗はＲ，Ｇ，Ｂ別に違うレベルの電
圧に設定して各Ｒ，Ｇ，Ｂチャネルを駆動する。即ち、
リファレンス電流出力部（Ｉ）から出力される同一な特
定レベルのリファレンス電流で各カラー別の出力シンク
電流値を調節できるので、ＡＭＥＬＤ駆動回路の集積化
が可能である。以上で前記リファレンス電流源のレベル
は仮設定し、例えば、「Ｉｎ＝２Ｉｎ ―１＝ … ＝２
ｎ−２Ｉ２＝２ｎ−１Ｉ１」式を満足するように定めら
れる。
圧に設定して各Ｒ，Ｇ，Ｂチャネルを駆動する。即ち、
リファレンス電流出力部（Ｉ）から出力される同一な特
定レベルのリファレンス電流で各カラー別の出力シンク
電流値を調節できるので、ＡＭＥＬＤ駆動回路の集積化
が可能である。以上で前記リファレンス電流源のレベル
は仮設定し、例えば、「Ｉｎ＝２Ｉｎ ―１＝ … ＝２
ｎ−２Ｉ２＝２ｎ−１Ｉ１」式を満足するように定めら
れる。
【００２１】一方、第４実施形態は、図６に示すよう
に、前記第３実施形態におけるリファレンス電流出力端
（Ｉ）と第１トランジスタ（Ｔ１）の入力端との間に電
流遮断スイッチ（Ｓ１）を更に設けることを特徴とす
る。
に、前記第３実施形態におけるリファレンス電流出力端
（Ｉ）と第１トランジスタ（Ｔ１）の入力端との間に電
流遮断スイッチ（Ｓ１）を更に設けることを特徴とす
る。
【００２２】第５，第８実施形態 図７は本発明の第５実施形態による駆動回路図である。
本発明の第５実施形態によるＡＭＥＬＤ駆動回路図もリ
ファレンス電流出力部（Ｉ）とシンク電流調節部（Ｉ
Ｉ）とから構成されている。前記リファレンス電流出力
部（Ｉ）は入力端にそれぞれ互いに違うレベルのリファ
レンス電流（Ｉ１，Ｉ２，．．．，Ｉｎ）が印加され、
その出力端は共通に接続され、制御信号（Ｄ１，
Ｄ２，．．．．，Ｄｎ）によってその出力レベルが決定
される複数個のスイッチ素子から構成されている。ここ
で、前記スイッチ素子は薄膜トランジスタである。
本発明の第５実施形態によるＡＭＥＬＤ駆動回路図もリ
ファレンス電流出力部（Ｉ）とシンク電流調節部（Ｉ
Ｉ）とから構成されている。前記リファレンス電流出力
部（Ｉ）は入力端にそれぞれ互いに違うレベルのリファ
レンス電流（Ｉ１，Ｉ２，．．．，Ｉｎ）が印加され、
その出力端は共通に接続され、制御信号（Ｄ１，
Ｄ２，．．．．，Ｄｎ）によってその出力レベルが決定
される複数個のスイッチ素子から構成されている。ここ
で、前記スイッチ素子は薄膜トランジスタである。
【００２３】前記シンク電流調節部（ＩＩ）は第１電圧
端（Ｖ１）と、前記リファレンス電流出力部の出力端と
前記第１電圧端（Ｖ１）との間に直列に接続された可変
抵抗（Ｒｒ），第１トランジスタ（Ｔ１），及び固定抵
抗（Ｒｓ）と、前記第１電圧端（Ｖ１）とデータライン
（Ｄ／Ｌ）との間に接続された第２トランジスタ
（Ｔ ２）及び第３トランジスタ（Ｔ３）とから構成さ
れ、前記第３トランジスタのゲートは、前記可変抵抗
（Ｒｒ）と第１トランジスタのドレインが接続された第
１ノード（Ｎ１）との間に接続され、前記第１，第２ト
ランジスタのゲートは、第２トランジスタのソースと第
３トランジスタのドレインが接続された第２ノード（Ｎ
２）に共通に接続される。
端（Ｖ１）と、前記リファレンス電流出力部の出力端と
前記第１電圧端（Ｖ１）との間に直列に接続された可変
抵抗（Ｒｒ），第１トランジスタ（Ｔ１），及び固定抵
抗（Ｒｓ）と、前記第１電圧端（Ｖ１）とデータライン
（Ｄ／Ｌ）との間に接続された第２トランジスタ
（Ｔ ２）及び第３トランジスタ（Ｔ３）とから構成さ
れ、前記第３トランジスタのゲートは、前記可変抵抗
（Ｒｒ）と第１トランジスタのドレインが接続された第
１ノード（Ｎ１）との間に接続され、前記第１，第２ト
ランジスタのゲートは、第２トランジスタのソースと第
３トランジスタのドレインが接続された第２ノード（Ｎ
２）に共通に接続される。
【００２４】前記可変抵抗（Ｒｒ）はリファレンス電流
出力部からデータ電圧が印加されるときパネル内に全て
のＴＦＴが同一な特性を有し得るようにその抵抗値が調
整される。
出力部からデータ電圧が印加されるときパネル内に全て
のＴＦＴが同一な特性を有し得るようにその抵抗値が調
整される。
【００２５】前記第１，第３トランジスタはカレントリ
ピーター（current repeater）を構成して、データライ
ン（Ｄ／Ｌ）から第１電圧端の側に流れる電流量が第１
ノードに供給される電流量に従って変化する。すなわ
ち、データラインから第３，第２トランジスタを経由し
て、第１電圧端の側に流れる逆方向電流がリファレンス
電流出力端の電圧に従って変化する。
ピーター（current repeater）を構成して、データライ
ン（Ｄ／Ｌ）から第１電圧端の側に流れる電流量が第１
ノードに供給される電流量に従って変化する。すなわ
ち、データラインから第３，第２トランジスタを経由し
て、第１電圧端の側に流れる逆方向電流がリファレンス
電流出力端の電圧に従って変化する。
【００２６】前記第１，第２トランジスタはカレントミ
ラーを形成するため、データラインから第１電圧端の側
に供給される電流量は第３トランジスタに流れる電流量
により定められる。
ラーを形成するため、データラインから第１電圧端の側
に供給される電流量は第３トランジスタに流れる電流量
により定められる。
【００２７】前記固定抵抗の抵抗値はＲ，Ｇ，Ｂによっ
て異なるように設定される。すなわち、同一な画素電圧
が印加されたとき、データラインから第１電圧端の側に
流れる電流量は固定抵抗の抵抗値により定められる。
て異なるように設定される。すなわち、同一な画素電圧
が印加されたとき、データラインから第１電圧端の側に
流れる電流量は固定抵抗の抵抗値により定められる。
【００２８】かかる固定抵抗は第８実施形態を示す図１
０のように、第２トランジスタと第１電圧端との間に接
続することもできる。前記固定抵抗により、第１，第２
トランジスタのゲートに入力され、第１電圧端から印加
される電圧を制御して、データラインから流れるシンク
電流値を調節する。この場合、前記第１電圧端に印加さ
れる電圧は接地電圧、ポジティブ電圧又はネガティブ電
圧のうち何れかから設定される。すなわち、リファレン
ス電流出力部（Ｉ）から出力される同一な特定のレベル
のリファレンス電流で各カラー別の出力シンク電流値を
調節できるので、ＡＭＥＬＤ駆動回路の集積化が可能で
ある。また、可変抵抗値を調節して全体パネルの明るさ
を調節することができる。
０のように、第２トランジスタと第１電圧端との間に接
続することもできる。前記固定抵抗により、第１，第２
トランジスタのゲートに入力され、第１電圧端から印加
される電圧を制御して、データラインから流れるシンク
電流値を調節する。この場合、前記第１電圧端に印加さ
れる電圧は接地電圧、ポジティブ電圧又はネガティブ電
圧のうち何れかから設定される。すなわち、リファレン
ス電流出力部（Ｉ）から出力される同一な特定のレベル
のリファレンス電流で各カラー別の出力シンク電流値を
調節できるので、ＡＭＥＬＤ駆動回路の集積化が可能で
ある。また、可変抵抗値を調節して全体パネルの明るさ
を調節することができる。
【００２９】第６，第７実施形態 図８は本発明の第６実施形態による駆動回路図であり、
図９は本発明の第７実施形態による駆動回路図である。
本発明の実施形態によるＡＭＥＬＤは、図８に示すよう
に、複数のリファレンス電流源を仮に組み合わせて特定
のレベルのリファレンス電流を出力するリファレンス電
流出力部（Ｉ）と、そのリファレンス電流出力部（Ｉ）
から出力されるリファレンス電流を受けてシンク電流の
レベルを調整するシンク電流調節部（ＩＩ）とから構成
されている。前記リファレンス電流出力部（Ｉ）は、入
力端にそれぞれ互いに異なるレベルのリファレンス電流
（Ｉ１，Ｉ２，．．．，Ｉｎ）が印加され、その出力端
が共通に接続されてｎビットの制御信号（Ｄ１，
Ｄ２，．．．．，Ｄｎ）によってその出力レベルが決定
される複数のスイッチ素子から構成されている。ここ
で、前記スイッチ素子は薄膜トランジスタである。
図９は本発明の第７実施形態による駆動回路図である。
本発明の実施形態によるＡＭＥＬＤは、図８に示すよう
に、複数のリファレンス電流源を仮に組み合わせて特定
のレベルのリファレンス電流を出力するリファレンス電
流出力部（Ｉ）と、そのリファレンス電流出力部（Ｉ）
から出力されるリファレンス電流を受けてシンク電流の
レベルを調整するシンク電流調節部（ＩＩ）とから構成
されている。前記リファレンス電流出力部（Ｉ）は、入
力端にそれぞれ互いに異なるレベルのリファレンス電流
（Ｉ１，Ｉ２，．．．，Ｉｎ）が印加され、その出力端
が共通に接続されてｎビットの制御信号（Ｄ１，
Ｄ２，．．．．，Ｄｎ）によってその出力レベルが決定
される複数のスイッチ素子から構成されている。ここ
で、前記スイッチ素子は薄膜トランジスタである。
【００３０】前記シンク電流調節部（ＩＩ）は第１電圧
端（Ｖ１）と、固定抵抗（Ｒｓ）と、前記リファレンス
電流出力部（Ｉ）の出力端と前記第１電圧端（Ｖ１）と
の間に接続された第１トランジスタ（Ｔ１）及び前記固
定抵抗（Ｒｓ）と直列に接続され、データラインと前記
第１電圧端（Ｖ１）に接続された第２トランジスタ（Ｔ
２）を含むカレントミラー構造から構成されている。但
し、前記第１トランジスタ（Ｔ１）と第２トランジスタ
（Ｔ２）のゲートは共通に前記リファレンス電流出力部
の出力端と接続される。
端（Ｖ１）と、固定抵抗（Ｒｓ）と、前記リファレンス
電流出力部（Ｉ）の出力端と前記第１電圧端（Ｖ１）と
の間に接続された第１トランジスタ（Ｔ１）及び前記固
定抵抗（Ｒｓ）と直列に接続され、データラインと前記
第１電圧端（Ｖ１）に接続された第２トランジスタ（Ｔ
２）を含むカレントミラー構造から構成されている。但
し、前記第１トランジスタ（Ｔ１）と第２トランジスタ
（Ｔ２）のゲートは共通に前記リファレンス電流出力部
の出力端と接続される。
【００３１】前記固定抵抗（Ｒｓ）は第１電圧端
（Ｖ１）と直接に接続されるが、前記第１電圧端
（Ｖ１）を一定の電圧で固定させ、各ＲＧＢ別に抵抗値
が変化する固定抵抗（Ｒｓ）を使用して、各ＲＧＢチャ
ネル別の出力シンク電流を調節する。
（Ｖ１）と直接に接続されるが、前記第１電圧端
（Ｖ１）を一定の電圧で固定させ、各ＲＧＢ別に抵抗値
が変化する固定抵抗（Ｒｓ）を使用して、各ＲＧＢチャ
ネル別の出力シンク電流を調節する。
【００３２】つぎに、前記リファレンス電流出力部
（Ｉ）からｎビットの制御信号（Ｄ１，
Ｄ２，．．．．，Ｄｎ）によってｎ個のリファレンス電
流源が選択又は非選択され、リファレンス電流出力部か
ら統合的に出力されるので、Ｒ，Ｇ，Ｂの間の所望の中
間階調を表現することができる。例えば、６ビットの駆
動回路を使用すると６４階調を作ることができる。フル
カラーを要求するモニターでは２５６階調になると１６
００万色以上が実現可能である。
（Ｉ）からｎビットの制御信号（Ｄ１，
Ｄ２，．．．．，Ｄｎ）によってｎ個のリファレンス電
流源が選択又は非選択され、リファレンス電流出力部か
ら統合的に出力されるので、Ｒ，Ｇ，Ｂの間の所望の中
間階調を表現することができる。例えば、６ビットの駆
動回路を使用すると６４階調を作ることができる。フル
カラーを要求するモニターでは２５６階調になると１６
００万色以上が実現可能である。
【００３３】一方、第７実施形態は、図９に示すよう
に、前記第６実施形態におけるリファレンス電流出力端
（Ｉ）と第１トランジスタ（Ｔ１）の入力端との間に電
流遮断スイッチ（Ｓ１）を更に設けたことを特徴とす
る。
に、前記第６実施形態におけるリファレンス電流出力端
（Ｉ）と第１トランジスタ（Ｔ１）の入力端との間に電
流遮断スイッチ（Ｓ１）を更に設けたことを特徴とす
る。
【００３４】第９，第１０，第１１，第１２，第１３実
施形態 図１１は本発明の第９実施形態による駆動回路図であ
り、図１２は本発明の第１０実施形態による駆動回路図
である。本発明の実施形態によるＡＭＥＬＤは、図１１
に示すように、特定のレベルのリファレンス電流を出力
するリファレンス電流出力部（Ｉ）と、シンク電流のレ
ベルを調整するシンク電流調節部（ＩＩ）とから構成さ
れている。前記リファレンス電流出力部（Ｉ）は、入力
端にそれぞれ互いに異なるレベルのリファレンス電流
（Ｉ１，Ｉ２，．．．，Ｉｎ）が印加され、その出力端
が共通に接続されてｎビットの制御信号（Ｄ１，
Ｄ２，．．．．，Ｄｎ）によってリファレンス電流が組
み合わされ特定の出力レベルが決定されるｎ個のスイッ
チ素子から構成されている。この場合、前記スイッチ素
子は薄膜トランジスタである。
施形態 図１１は本発明の第９実施形態による駆動回路図であ
り、図１２は本発明の第１０実施形態による駆動回路図
である。本発明の実施形態によるＡＭＥＬＤは、図１１
に示すように、特定のレベルのリファレンス電流を出力
するリファレンス電流出力部（Ｉ）と、シンク電流のレ
ベルを調整するシンク電流調節部（ＩＩ）とから構成さ
れている。前記リファレンス電流出力部（Ｉ）は、入力
端にそれぞれ互いに異なるレベルのリファレンス電流
（Ｉ１，Ｉ２，．．．，Ｉｎ）が印加され、その出力端
が共通に接続されてｎビットの制御信号（Ｄ１，
Ｄ２，．．．．，Ｄｎ）によってリファレンス電流が組
み合わされ特定の出力レベルが決定されるｎ個のスイッ
チ素子から構成されている。この場合、前記スイッチ素
子は薄膜トランジスタである。
【００３５】前記シンク電流調節部（ＩＩ）は第１電圧
端（Ｖ１）と、第１，第２トランジスタ（Ｔ１，Ｔ２）
と、前記リファレンス電流出力部（Ｉ）の出力端と前記
第１電圧端（Ｖ１）との間に直列に接続された第１，第
３トランジスタ（Ｔ１，Ｔ３）及び前記第１電圧端（Ｖ
１）とデータラインとの間に直列に接続される第２，第
４トランジスタ（Ｔ２，Ｔ４）から構成され、前記第３
トランジスタと第４トランジスタのゲートは共通に前記
リファレンス電流出力部（Ｉ）の出力端の第１ノード
（Ｎ１）に接続され、前記第１トランジスタのゲートと
第２トランジスタのゲートは外部から一定の電圧で制御
する特定の電圧Ｖｂｉａｓに共通に接続される。前記Ｖ
ｂｉａｓは通常３．３Ｖにする。前記第１電圧端はＲＧ
Ｂ別に出力されるシンク電流のレベルを調節するために
外部から制御して印加する電圧である。
端（Ｖ１）と、第１，第２トランジスタ（Ｔ１，Ｔ２）
と、前記リファレンス電流出力部（Ｉ）の出力端と前記
第１電圧端（Ｖ１）との間に直列に接続された第１，第
３トランジスタ（Ｔ１，Ｔ３）及び前記第１電圧端（Ｖ
１）とデータラインとの間に直列に接続される第２，第
４トランジスタ（Ｔ２，Ｔ４）から構成され、前記第３
トランジスタと第４トランジスタのゲートは共通に前記
リファレンス電流出力部（Ｉ）の出力端の第１ノード
（Ｎ１）に接続され、前記第１トランジスタのゲートと
第２トランジスタのゲートは外部から一定の電圧で制御
する特定の電圧Ｖｂｉａｓに共通に接続される。前記Ｖ
ｂｉａｓは通常３．３Ｖにする。前記第１電圧端はＲＧ
Ｂ別に出力されるシンク電流のレベルを調節するために
外部から制御して印加する電圧である。
【００３６】一方、第１０実施形態は、図１２に示すよ
うに、前記第９実施形態におけるリファレンス電流出力
端（Ｉ）と第１ノード（Ｎ１）との間に電流遮断スイッ
チ（Ｓ１）を更に設けたことを特徴とする。
うに、前記第９実施形態におけるリファレンス電流出力
端（Ｉ）と第１ノード（Ｎ１）との間に電流遮断スイッ
チ（Ｓ１）を更に設けたことを特徴とする。
【００３７】第１１実施形態は、図１３に示すように、
前記第９実施形態におけるリファレンス電流出力端
（Ｉ）と第１ノード（Ｎ１）との間に可変抵抗（Ｒｒ）
を更に設け、第３，第４トランジスタに共通に接続され
た第１電圧端を分割して第３トランジスタには第１電圧
端を接続し、第４トランジスタには第２電圧端を接続す
る。ここで、前記第１電圧端（Ｖ１）は一定の固定値と
して主に接地電圧を用いるが、ポジティブ電圧又はネガ
ティブ電圧を用いることもでき、前記第２電圧端
（Ｖ２）はＲＧＢ別に違うレベルの特定の電圧を印加す
るが、このような方法で電圧レベルを調節すると、シン
ク電流（Ｉｓｉｎｋ）のレベルが増加又は減少すること
によりデータラインに特定の電圧レベルが伝達される。
前記第９実施形態におけるリファレンス電流出力端
（Ｉ）と第１ノード（Ｎ１）との間に可変抵抗（Ｒｒ）
を更に設け、第３，第４トランジスタに共通に接続され
た第１電圧端を分割して第３トランジスタには第１電圧
端を接続し、第４トランジスタには第２電圧端を接続す
る。ここで、前記第１電圧端（Ｖ１）は一定の固定値と
して主に接地電圧を用いるが、ポジティブ電圧又はネガ
ティブ電圧を用いることもでき、前記第２電圧端
（Ｖ２）はＲＧＢ別に違うレベルの特定の電圧を印加す
るが、このような方法で電圧レベルを調節すると、シン
ク電流（Ｉｓｉｎｋ）のレベルが増加又は減少すること
によりデータラインに特定の電圧レベルが伝達される。
【００３８】第１２実施形態は、図１４に示すように、
前記第９実施形態におけるリファレンス電流出力端
（Ｉ）と第１ノード（Ｎ１）との間に可変抵抗（Ｒｒ）
を更に設け、第３トランジスタ（Ｔ３）と第１電圧端
（Ｖ１）との間に固定抵抗（Ｒｓ）を更に設けた。ここ
で、固定抵抗の抵抗値はＲ，Ｇ，Ｂにより異なるように
設定される。すなわち、同一な画素電圧が印加されたと
き、データラインから第１電圧端の側に流れる電流量は
固定抵抗の抵抗値により決定される。これにより同一な
デジタル入力信号を各カラー別のシンク電流値で調節す
ることができる。
前記第９実施形態におけるリファレンス電流出力端
（Ｉ）と第１ノード（Ｎ１）との間に可変抵抗（Ｒｒ）
を更に設け、第３トランジスタ（Ｔ３）と第１電圧端
（Ｖ１）との間に固定抵抗（Ｒｓ）を更に設けた。ここ
で、固定抵抗の抵抗値はＲ，Ｇ，Ｂにより異なるように
設定される。すなわち、同一な画素電圧が印加されたと
き、データラインから第１電圧端の側に流れる電流量は
固定抵抗の抵抗値により決定される。これにより同一な
デジタル入力信号を各カラー別のシンク電流値で調節す
ることができる。
【００３９】前記第１２実施形態における固定抵抗は第
１３実施形態を示す図１５のように、第４トランジスタ
と第１電圧端との間に接続することもできる。
１３実施形態を示す図１５のように、第４トランジスタ
と第１電圧端との間に接続することもできる。
【００４０】第１４，第１５実施形態 図１６は本発明の第１４実施形態による駆動回路図であ
り、図１７は本発明の第１５実施形態による駆動回路図
である。本発明の実施形態によるＡＭＥＬＤは、図１４
に示すように、リファレンス電流出力部（Ｉ）と、リフ
ァレンス電流出力部から出力されるリファレンス電流を
受けてシンク電流のレベルを調整するシンク電流調節部
（ＩＩ）とから構成されている。
り、図１７は本発明の第１５実施形態による駆動回路図
である。本発明の実施形態によるＡＭＥＬＤは、図１４
に示すように、リファレンス電流出力部（Ｉ）と、リフ
ァレンス電流出力部から出力されるリファレンス電流を
受けてシンク電流のレベルを調整するシンク電流調節部
（ＩＩ）とから構成されている。
【００４１】前記リファレンス電流出力部（Ｉ）は、入
力端にそれぞれ互いに異なるレベルのｎ個のリファレン
ス電流（Ｉ１，Ｉ２，．．．，Ｉｎ）が印加され、その
出力端が共通に接続されて制御信号（Ｄ１，
Ｄ２，．．．．，Ｄｎ）によって前記リファレンス電流
が組み合わされ出力レベルが決定されるｎ個のスイッチ
素子から構成されている。ここで、前記スイッチ素子は
薄膜トランジスタである。
力端にそれぞれ互いに異なるレベルのｎ個のリファレン
ス電流（Ｉ１，Ｉ２，．．．，Ｉｎ）が印加され、その
出力端が共通に接続されて制御信号（Ｄ１，
Ｄ２，．．．．，Ｄｎ）によって前記リファレンス電流
が組み合わされ出力レベルが決定されるｎ個のスイッチ
素子から構成されている。ここで、前記スイッチ素子は
薄膜トランジスタである。
【００４２】前記シンク電流調節部（ＩＩ）は第１電圧
端（Ｖ１）と、データラインと接続された第１トランジ
スタ（Ｔ１）と、前記リファレンス電流出力部（Ｉ）の
出力端と前記第１電圧端（Ｖ１）との間に接続された第
２トランジスタ（Ｔ２）と、前記第１電圧端（Ｖ１）と
データラインとの間に直列に接続される第１，第３トラ
ンジスタ（Ｔ１，Ｔ３）とから構成され、前記第２トラ
ンジスタ（Ｔ２）と第３トランジスタ（Ｔ３）のゲート
は共通に第１トランジスタ（Ｔ１）のドレインと接続さ
れ、前記第１トランジスタのゲートはリファレンス電流
出力部（Ｉ）の出力端と第１トランジスタ（Ｔ１）の入
力端との間の第１ノード（Ｎ１）に接続される。
端（Ｖ１）と、データラインと接続された第１トランジ
スタ（Ｔ１）と、前記リファレンス電流出力部（Ｉ）の
出力端と前記第１電圧端（Ｖ１）との間に接続された第
２トランジスタ（Ｔ２）と、前記第１電圧端（Ｖ１）と
データラインとの間に直列に接続される第１，第３トラ
ンジスタ（Ｔ１，Ｔ３）とから構成され、前記第２トラ
ンジスタ（Ｔ２）と第３トランジスタ（Ｔ３）のゲート
は共通に第１トランジスタ（Ｔ１）のドレインと接続さ
れ、前記第１トランジスタのゲートはリファレンス電流
出力部（Ｉ）の出力端と第１トランジスタ（Ｔ１）の入
力端との間の第１ノード（Ｎ１）に接続される。
【００４３】前記構造で、同一なデジタル入力信号下で
第１電圧端にＲＧＢ別に互いに異なる電圧を印加するこ
とだけで各ＲＧＢ別のシンク電流値を調節できるので、
電流駆動用ＩＣで集積化が可能となる。
第１電圧端にＲＧＢ別に互いに異なる電圧を印加するこ
とだけで各ＲＧＢ別のシンク電流値を調節できるので、
電流駆動用ＩＣで集積化が可能となる。
【００４４】一方、第１５実施形態は、図１７に示すよ
うに、前記第１４実施形態におけるリファレンス電流出
力端（Ｉ）と第１ノード（Ｎ１）との間に電流遮断スイ
ッチ（Ｓ１）を更に設けたことを特徴とする。
うに、前記第１４実施形態におけるリファレンス電流出
力端（Ｉ）と第１ノード（Ｎ１）との間に電流遮断スイ
ッチ（Ｓ１）を更に設けたことを特徴とする。
【００４５】以上の第２，４，７，１０，１５実施形態
における電流遮断スイッチ（Ｓ１）はリファレンス電流
出力部（Ｉ）とシンク電流調節部（ＩＩ）とを電気的に
分離するために構成したもので、Ｄ１，
Ｄ２，．．．．，Ｄｎの制御信号によってスイッチ素子
がオン又はオフ時に発生するノイズを減少させ、電流の
消費を防止するためのものである（図４，６，９，１
２，１７参照）。
における電流遮断スイッチ（Ｓ１）はリファレンス電流
出力部（Ｉ）とシンク電流調節部（ＩＩ）とを電気的に
分離するために構成したもので、Ｄ１，
Ｄ２，．．．．，Ｄｎの制御信号によってスイッチ素子
がオン又はオフ時に発生するノイズを減少させ、電流の
消費を防止するためのものである（図４，６，９，１
２，１７参照）。
【００４６】ところが、本発明でｎビットのデジタル入
力信号、即ち、制御信号によってスイッチ素子（Ｓ１）
がオン又はオフ時に生じるスイッチノイズは極く小さい
ので、これを無視した構造も可能である。前記スイッチ
素子を無視した構造を説明したのが第１，３，６，９，
１４実施形態である。
力信号、即ち、制御信号によってスイッチ素子（Ｓ１）
がオン又はオフ時に生じるスイッチノイズは極く小さい
ので、これを無視した構造も可能である。前記スイッチ
素子を無視した構造を説明したのが第１，３，６，９，
１４実施形態である。
【００４７】
【発明の効果】以上説明したように、本発明によるＡＭ
ＥＬＤの駆動回路によれば、同一なデジタル入力信号で
各ＲＧＢ別に駆動が可能なので、電流駆動用ドライバＩ
Ｃで集積化が可能である。また、デジタル入力信号がオ
ン又はオフする時に発生するノイズが小さいので、スイ
ッチノイズ減少のために導入されるスイッチ素子を排除
することが可能である。
ＥＬＤの駆動回路によれば、同一なデジタル入力信号で
各ＲＧＢ別に駆動が可能なので、電流駆動用ドライバＩ
Ｃで集積化が可能である。また、デジタル入力信号がオ
ン又はオフする時に発生するノイズが小さいので、スイ
ッチノイズ減少のために導入されるスイッチ素子を排除
することが可能である。
【図１】 一般的なＡＭＥＬＤ駆動回路の構造を示す概
略図である。
略図である。
【図２】 一般的なＡＭＥＬＤのデータ駆動回路の構成
図である。
図である。
【図３】 本発明の第１実施形態による駆動回路図であ
る。
る。
【図４】 本発明の第２実施形態による駆動回路図であ
る。
る。
【図５】 本発明の第３実施形態による駆動回路図であ
る。
る。
【図６】 本発明の第４実施形態による駆動回路図であ
る。
る。
【図７】 本発明の第５実施形態による駆動回路図であ
る。
る。
【図８】 本発明の第６実施形態による駆動回路図であ
る。
る。
【図９】 本発明の第７実施形態による駆動回路図であ
る。
る。
【図１０】 本発明の第８実施形態による駆動回路図で
ある。
ある。
【図１１】 本発明の第９実施形態による駆動回路図で
ある。
ある。
【図１２】 本発明の第１０実施形態による駆動回路図
である。
である。
【図１３】 本発明の第１１実施形態による駆動回路図
である。
である。
【図１４】 本発明の第１２実施形態による駆動回路図
である。
である。
【図１５】 本発明の第１３実施形態による駆動回路図
である。
である。
【図１６】 本発明の第１４実施形態による駆動回路図
である。
である。
【図１７】 本発明の第１５実施形態による駆動回路図
である。
である。
Ｉ１，Ｉ２，．．．，Ｉｎ：リファレンス電流源 Ｄ１，Ｄ２，．．．，Ｄｎ：デジタル入力信号 Ｖ１，Ｖ２：第１，第２電圧端 Ｒｓ：固定抵抗 Ｒｒ：可変抵抗 Ｓ１：電流遮断スイッチ Ｉｓｉｎｋ：シンク電流 Ｔ１，Ｔ２：第１，第２トランジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４２ Ｇ０９Ｇ 3/20 ６４２Ｌ (72)発明者 リー， ハン サン 大韓民国 ソウル，グワナク−ク，シリム １−ドン，1608−９，202 (72)発明者 パク ジュン キュー 大韓民国 ソウル，グワナク−ク，シリム １−ドン，1630−17，１−トン 101− ホ Ｆターム(参考） 5C080 AA06 BB05 CC03 DD03 DD25 EE30 FF11 JJ02 JJ03
Claims (38)
- 【請求項１】 データ信号と走査信号をパネルの各画素
に伝送するデータドライバとゲートドライバを含むＡＭ
ＥＬＤの駆動回路において、 前記データドライバは仮格納された制御信号をラッチす
るラッチ部と、ラッチした制御信号によって特定のレベ
ルのリファレンス電流をＲＧＢ別のデータ信号に出力す
る複数のデジタル−アナログコンバータとを備えたこと
を特徴とするＡＭＥＬＤの駆動回路。 - 【請求項２】 前記デジタル−アナログコンバータは、
特定のレベルのリファレンス電流を出力するリファレン
ス電流出力部と、該リファレンス電流出力部から出力さ
れる特定のリファレンス電流を受けて、ＲＧＢ別にシン
ク電流のレベルを調節するシンク電流調節部とから構成
されることを特徴とする請求項１記載のＡＭＥＬＤの駆
動回路。 - 【請求項３】 前記シンク電流調節部の出力端はデータ
配線に接続されたことを特徴とする請求項１記載のＡＭ
ＥＬＤの駆動回路。 - 【請求項４】 前記リファレンス電流の出力部は複数個
のリファレンス電流源を複数個のスイッチ素子の制御信
号によって仮に組み合わせて、特定のレベルのリファレ
ンス電流を出力することを特徴とする請求項２記載のＡ
ＭＥＬＤの駆動回路。 - 【請求項５】 前記制御信号は入力する映像アナログ信
号に相応して変換したデジタル入力信号であることを特
徴とする請求項１記載のＡＭＥＬＤの駆動回路。 - 【請求項６】 前記リファレンス電流源はバイナリウェ
ート方式又はランマコレクション方式中の何れかによっ
て仮に設定されたものであることを特徴とする請求項４
記載のＡＭＥＬＤの駆動回路。 - 【請求項７】 前記スイッチ素子は薄膜トランジスタで
あることを特徴とする請求項４記載のＡＭＥＬＤの駆動
回路。 - 【請求項８】 前記シンク電流調節部は第１電圧端と、
第２電圧端と、前記リファレンス電流出力部の出力端に
より共通に制御される前記リファレンス電流出力部の出
力端と前記第１電圧端との間に接続された第１トランジ
スタ及び、前記第２電圧端とデータ配線との間に接続さ
れる第２トランジスタが成すカレントミラー構造から構
成されることを特徴とする請求項２記載のＡＭＥＬＤの
駆動回路。 - 【請求項９】 前記第１電圧端は仮電圧に保持され、第
２電圧端はＲＧＢ別に特定の電圧を外部から印加され
て、ＲＧＢ別にシンク電流のレベルを調節することを特
徴とする請求項８記載のＡＭＥＬＤの駆動回路。 - 【請求項１０】 前記リファレンス電流出力端と第１ト
ランジスタとの間に電流遮断スイッチが更に設けられて
いることを特徴とする請求項８記載のＡＭＥＬＤの駆動
回路。 - 【請求項１１】 前記シンク電流の調節部は第１電圧端
と、固定抵抗と、前記リファレンス電流出力部の出力端
によって共通に制御される前記リファレンス電流出力部
の出力端と前記第１電圧端との間で前記固定抵抗と直列
に接続された第１トランジスタ及び、前記第１電圧端と
データ配線との間に接続された第２トランジスタが成す
カレントミラー構造から構成されることを特徴とする請
求項２記載のＡＭＥＬＤの駆動回路。 - 【請求項１２】 前記固定抵抗は前記第１電圧端と前記
第１トランジスタとの間に接続され、特定のリファレン
ス電流下でＲＧＢ別にその抵抗値が変化する可変抵抗で
あることを特徴とする請求項１１記載のＡＭＥＬＤの駆
動回路。 - 【請求項１３】 前記第１電圧端は一定の電圧に保持さ
れていることを特徴とする請求項１１記載のＡＭＥＬＤ
の駆動回路。 - 【請求項１４】 前記リファレンス電流出力端と第１ト
ランジスタとの間に電流遮断スイッチが更に構成される
ことを特徴とする請求項１１記載のＡＭＥＬＤの駆動回
路。 - 【請求項１５】 前記シンク電流調節部は第１電圧端
と、固定抵抗と、リファレンス電流出力部の出力端に共
通に制御されるリファレンス電流出力部の出力端と前記
第１電圧端との間に接続された第１トランジスタ及び、
前記第１電圧端とデータ配線との間で前記固定抵抗と直
列に接続された第２トランジスタが成すカレントミラー
構造から構成されることを特徴とする請求項２記載のＡ
ＭＥＬＤの駆動回路。 - 【請求項１６】 前記第１電圧端は一定の電圧に保持さ
れていることを特徴とする請求項１５記載のＡＭＥＬＤ
の駆動回路。 - 【請求項１７】 前記固定抵抗は前記第１電圧端と前記
第２トランジスタとの間に接続され、特定のリファレン
ス電流下でＲＧＢ別にその抵抗値が変化する可変抵抗で
あることを特徴とする請求項１５記載のＡＭＥＬＤの駆
動回路。 - 【請求項１８】 前記リファレンス電流の出力端と第１
トランジスタとの間に電流遮断スイッチが更に構成され
ることを特徴とする請求項１５記載のＡＭＥＬＤの駆動
回路。 - 【請求項１９】 前記シンク電流調節部は第１電圧端
と、第１，第２トランジスタと、前記リファレンス電流
出力部の出力端に共通に制御される前記リファレンス電
流出力部の出力端と前記第１電圧端との間で第１トラン
ジスタと直列に接続された第３トランジスタ及び、前記
第１電圧端とデータ配線との間で第２トランジスタと直
列に接続された第４トランジスタが成すカレントミラー
構造から構成されることを特徴とする請求項２記載のＡ
ＭＥＬＤの駆動回路。 - 【請求項２０】 前記第１トランジスタのゲートと第２
トランジスタのゲートは、共通にＶｂｉａｓに接続され
ることを特徴とする請求項１９記載のＡＭＥＬＤの駆動
回路。 - 【請求項２１】 前記第１電圧端はＲＧＢ別にシンク電
流を調節するために、外部から制御して印加される電圧
であることを特徴とする請求項１９記載のＡＭＥＬＤの
駆動回路。 - 【請求項２２】 前記Ｖｂｉａｓは一定に外部から印加
される電圧であることを特徴とする請求項１９記載のＡ
ＭＥＬＤの駆動回路。 - 【請求項２３】 前記リファレンス電流の出力端と第１
トランジスタとの間に電流遮断スイッチが更に構成され
ることを特徴とする請求項１９記載のＡＭＥＬＤの駆動
回路。 - 【請求項２４】 前記シンク電流調節部は第１電圧端
と、第１トランジスタと、前記第１トランジスタのドレ
インの出力値によって共通に制御されるリファレンス電
流出力部の出力端と前記第１電圧端との間に接続された
第２トランジスタ及び、前記第１電圧端とデータ配線と
の間で前記第１トランジスタと直列に接続された第３ト
ランジスタが成すカレントミラー構造から構成されるこ
とを特徴とする請求項２記載のＡＭＥＬＤの駆動回路。 - 【請求項２５】 前記第１トランジスタのゲートはリフ
ァレンス電流出力部の出力端に接続されることを特徴と
する請求項２４記載のＡＭＥＬＤの駆動回路。 - 【請求項２６】 前記第１電圧端は各ＲＧＢ別に外部か
ら特定の電圧を印加されることを特徴とする請求項２４
記載のＡＭＥＬＤの駆動回路。 - 【請求項２７】 前記リファレンス電流の出力端と第１
トランジスタとの間に電流遮断スイッチが更に構成され
ることを特徴とする請求項２２記載のＡＭＥＬＤの駆動
回路。 - 【請求項２８】 前記シンク電流調節部は、第１電圧端
と、前記リファレンス電流出力部の出力端と前記第１電
圧端との間に直列に接続された可変抵抗及び第１トラン
ジスタと、 前記データラインと前記第１電圧端との間に直列に接続
され、そのゲートが前記可変抵抗と第１トランジスタと
の間に接続される第３トランジスタと、 前記第３トランジスタと前記第１電圧端との間に直列に
接続され、そのゲートが前記第１トランジスタのゲート
と共通に前記第３トランジスタのドレインに接続される
第２トランジスタと、を含むことを特徴とする請求項２
記載のＡＭＥＬＤの駆動回路。 - 【請求項２９】 前記第１電圧端は各Ｒ，Ｇ，Ｂ別に外
部から特定の電圧を印加されることを特徴とする請求項
２８記載のＡＭＥＬＤの駆動回路。 - 【請求項３０】 前記第１トランジスタと第１電圧端と
の間にＲ，Ｇ，Ｂ別に特定の抵抗値で設定された固定抵
抗が更に接続されていることを特徴とする請求項２８記
載のＡＭＥＬＤの駆動回路。 - 【請求項３１】 前記第２トランジスタと第１電圧端と
の間にＲ，Ｇ，Ｂ別に特定の抵抗値で設定された固定抵
抗が更に接続されていることを特徴とする請求項２８記
載のＡＭＥＬＤの駆動回路。 - 【請求項３２】 前記シンク電流調節部は、 第１、第２電圧端と、 前記リファレンス電流出力部の出力端と前記第１電圧端
との間に直列に接続された可変抵抗、第１トランジス
タ、及び第３トランジスタと、 前記データラインと前記第２電圧端との間に直列に接続
され、そのゲートが前記第１トランジスタのゲートと共
通にＶｂｉａｓに接続される第２トランジスタと、 前記第２トランジスタと前記第２電圧端との間に直列に
接続され、そのゲートが前記第３トランジスタのゲート
と共通に前記可変抵抗と第１トランジスタとの間に接続
される第４トランジスタと、を含むことを特徴とする請
求項２記載のＡＭＥＬＤの駆動回路。 - 【請求項３３】 前記Ｖｂｉａｓは一定に外部から印加
される電圧であることを特徴とする請求項３２記載のＡ
ＭＥＬＤの駆動回路。 - 【請求項３４】 前記第１電圧端は仮電圧に保持され、
第２電圧端はＲ，Ｇ，Ｂ別に特定の電圧を外部から印加
され、Ｒ，Ｇ，Ｂ別にシンク電流のレベルを調節するこ
とを特徴とする請求項３２記載のＡＭＥＬＤの駆動回
路。 - 【請求項３５】 前記シンク電流調節部は、第１電圧端
と、前記リファレンス電流出力部の出力端と前記第１電
圧端との間に直列に接続された可変抵抗、第１トランジ
スタ、及び第３トランジスタと、前記データラインと前
記第１電圧端との間に直列に接続され、そのゲートが前
記第１トランジスタのゲートと共通にＶｂｉａｓに接続
される第２トランジスタと、前記第２トランジスタと前
記第１電圧端との間に直列に接続され、そのゲートが前
記第３トランジスタのゲートと共通に前記可変抵抗と第
１トランジスタとの間に接続される第４トランジスタ
と、を含むことを特徴とする請求項２記載のＡＭＥＬＤ
の駆動回路。 - 【請求項３６】 前記第３トランジスタと第１電圧端と
の間にＲ，Ｇ，Ｂ別に特定の抵抗値で設定された固定抵
抗が更に接続されていることを特徴とする請求項３５記
載のＡＭＥＬＤの駆動回路。 - 【請求項３７】 前記第４トランジスタと第１電圧端と
の間にＲ，Ｇ，Ｂ別に特定の抵抗値で設定された固定抵
抗が更に接続されていることを特徴とする請求項３５記
載のＡＭＥＬＤの駆動回路。 - 【請求項３８】 前記第１電圧端は、Ｒ，Ｇ，Ｂ別にシ
ンク電流を調節するために外部から制御して印加される
電圧であることを特徴とする請求項３５記載のＡＭＥＬ
Ｄの駆動回路。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000077083A KR100796480B1 (ko) | 2000-12-15 | 2000-12-15 | 액티브 매트릭스 전계발광소자의 구동회로 |
| KR1020000081415A KR100675318B1 (ko) | 2000-12-23 | 2000-12-23 | 일렉트로 루미네센스 패널의 구동회로 |
| KR2000-81415 | 2000-12-23 | ||
| KR2000-77083 | 2000-12-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002244618A true JP2002244618A (ja) | 2002-08-30 |
| JP3950988B2 JP3950988B2 (ja) | 2007-08-01 |
Family
ID=26638627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001381400A Expired - Lifetime JP3950988B2 (ja) | 2000-12-15 | 2001-12-14 | アクティブマトリックス電界発光素子の駆動回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6943760B2 (ja) |
| JP (1) | JP3950988B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004206045A (ja) * | 2002-10-31 | 2004-07-22 | Casio Comput Co Ltd | 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置 |
| JP2004258643A (ja) * | 2003-02-06 | 2004-09-16 | Nec Electronics Corp | 表示パネルの電流駆動回路及び電流駆動装置 |
| JP2004294752A (ja) * | 2003-03-27 | 2004-10-21 | Toshiba Matsushita Display Technology Co Ltd | Ｅｌ表示装置 |
| JP2004309924A (ja) * | 2003-04-09 | 2004-11-04 | Matsushita Electric Ind Co Ltd | 表示装置、ソース駆動回路、及び表示パネル |
| JP2004318144A (ja) * | 2003-04-10 | 2004-11-11 | Toppoly Optoelectronics Corp | エレクトロルミネッセンスディスプレイのデータ線伝送回路装置 |
| JP2005037915A (ja) * | 2003-06-25 | 2005-02-10 | Rohm Co Ltd | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 |
| JP2005037916A (ja) * | 2003-06-27 | 2005-02-10 | Rohm Co Ltd | 有機ｅｌ駆動回路および有機ｅｌ表示装置 |
| JP2005156833A (ja) * | 2003-11-25 | 2005-06-16 | Seiko Epson Corp | 電流生成回路、電気光学装置及び電子機器 |
| US6963172B2 (en) | 2002-10-17 | 2005-11-08 | Rohm Co., Ltd. | Organic EL element drive circuit and organic EL display device using the same drive circuit |
| JP2007219480A (ja) * | 2006-02-17 | 2007-08-30 | Himax Optelectronics Corp | Ｏｌｅｄパネル及びそれを駆動する電流ミラー |
| JP2008191678A (ja) * | 2003-12-30 | 2008-08-21 | Lg Display Co Ltd | エレクトロルミネセンスの表示装置とその駆動方法 |
| CN100419836C (zh) * | 2004-11-17 | 2008-09-17 | 三星Sdi株式会社 | 数据驱动器芯片及发光显示器 |
| JP2008299343A (ja) * | 2008-07-24 | 2008-12-11 | Casio Comput Co Ltd | 表示装置 |
| JP2009294632A (ja) * | 2008-06-06 | 2009-12-17 | Holtek Semiconductor Inc | ディスプレイ・パネル・ドライバー |
| US7944411B2 (en) | 2003-02-06 | 2011-05-17 | Nec Electronics | Current-drive circuit and apparatus for display panel |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1288901B1 (en) * | 2001-08-29 | 2019-05-15 | Gold Charm Limited | A semiconductor device for driving a current load device and a current load device provided therewith |
| US7576734B2 (en) * | 2001-10-30 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Signal line driving circuit, light emitting device, and method for driving the same |
| US7180479B2 (en) * | 2001-10-30 | 2007-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Signal line drive circuit and light emitting device and driving method therefor |
| JP2003204067A (ja) * | 2001-12-28 | 2003-07-18 | Semiconductor Energy Lab Co Ltd | 表示装置およびそれを用いた電子機器 |
| JP4011344B2 (ja) * | 2001-12-28 | 2007-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2003195810A (ja) * | 2001-12-28 | 2003-07-09 | Casio Comput Co Ltd | 駆動回路、駆動装置及び光学要素の駆動方法 |
| US6933527B2 (en) | 2001-12-28 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and semiconductor device production system |
| EP1326273B1 (en) * | 2001-12-28 | 2012-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6841797B2 (en) | 2002-01-17 | 2005-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device formed over a surface with a drepession portion and a projection portion |
| JP2003255900A (ja) * | 2002-02-27 | 2003-09-10 | Sanyo Electric Co Ltd | カラー有機ｅｌ表示装置 |
| JP3923341B2 (ja) | 2002-03-06 | 2007-05-30 | 株式会社半導体エネルギー研究所 | 半導体集積回路およびその駆動方法 |
| US6847050B2 (en) * | 2002-03-15 | 2005-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and semiconductor device comprising the same |
| US6930326B2 (en) * | 2002-03-26 | 2005-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor circuit and method of fabricating the same |
| JP2003308042A (ja) * | 2002-04-17 | 2003-10-31 | Hitachi Ltd | 画像表示装置 |
| JP3918642B2 (ja) * | 2002-06-07 | 2007-05-23 | カシオ計算機株式会社 | 表示装置及びその駆動方法 |
| US7109953B2 (en) * | 2002-06-20 | 2006-09-19 | Rohm Co., Ltd. | Drive circuit of active matrix type organic EL panel and organic EL display device using the same drive circuit |
| JP4610843B2 (ja) * | 2002-06-20 | 2011-01-12 | カシオ計算機株式会社 | 表示装置及び表示装置の駆動方法 |
| JP3970110B2 (ja) * | 2002-06-27 | 2007-09-05 | カシオ計算機株式会社 | 電流駆動装置及びその駆動方法並びに電流駆動装置を用いた表示装置 |
| JP4103500B2 (ja) * | 2002-08-26 | 2008-06-18 | カシオ計算機株式会社 | 表示装置及び表示パネルの駆動方法 |
| KR100511788B1 (ko) * | 2002-08-28 | 2005-09-02 | 엘지.필립스 엘시디 주식회사 | 일렉트로-루미네센스 표시패널의 데이터 구동장치 |
| BR0215864A (pt) | 2002-09-10 | 2005-07-05 | Fractus Sa | Dispositivo de antena e antena para dispositivo portátil |
| US8035626B2 (en) * | 2002-11-29 | 2011-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Current driving circuit and display device using the current driving circuit |
| JP4566528B2 (ja) * | 2002-12-05 | 2010-10-20 | シャープ株式会社 | 表示装置 |
| KR101060172B1 (ko) * | 2002-12-27 | 2011-08-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치, 발광 표시장치 및 그들의 구동방법 |
| JP2004226835A (ja) | 2003-01-24 | 2004-08-12 | Pioneer Electronic Corp | 表示装置及び方法 |
| JP3952965B2 (ja) | 2003-02-25 | 2007-08-01 | カシオ計算機株式会社 | 表示装置及び表示装置の駆動方法 |
| KR101101340B1 (ko) | 2003-02-28 | 2012-01-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 구동방법 |
| CN1323382C (zh) * | 2003-04-01 | 2007-06-27 | 友达光电股份有限公司 | 用于一电流驱动的显示元件的组合式数据驱动电路结构 |
| WO2004097781A1 (en) * | 2003-04-25 | 2004-11-11 | Koninklijke Philips Electronics N.V. | Method and device for driving an active matrix display panel |
| KR100520827B1 (ko) * | 2003-06-21 | 2005-10-12 | 엘지.필립스 엘시디 주식회사 | 일렉트로 루미네센스 표시패널의 구동장치 및 구동방법과일렉트로 루미네센스 표시장치의 제조방법 |
| JP4111128B2 (ja) * | 2003-11-28 | 2008-07-02 | カシオ計算機株式会社 | 表示駆動装置及び表示装置並びにその駆動制御方法 |
| JP2005222030A (ja) * | 2004-01-05 | 2005-08-18 | Seiko Epson Corp | データ線駆動回路、電気光学装置および電子機器 |
| JP4203656B2 (ja) * | 2004-01-16 | 2009-01-07 | カシオ計算機株式会社 | 表示装置及び表示パネルの駆動方法 |
| EP1562167B1 (en) * | 2004-02-04 | 2018-04-11 | LG Display Co., Ltd. | Electro-luminescence display |
| US7298368B2 (en) * | 2004-03-17 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Display device having a DAC per pixel |
| JP4665419B2 (ja) * | 2004-03-30 | 2011-04-06 | カシオ計算機株式会社 | 画素回路基板の検査方法及び検査装置 |
| KR100635950B1 (ko) * | 2005-06-15 | 2006-10-18 | 삼성전자주식회사 | Ｏｌｅｄ 데이터 구동 회로 및 디스플레이 시스템 |
| JP4475187B2 (ja) * | 2005-07-04 | 2010-06-09 | セイコーエプソン株式会社 | 電気光学装置、その駆動回路および電子機器 |
| JP4702061B2 (ja) * | 2006-01-06 | 2011-06-15 | セイコーエプソン株式会社 | 電気光学装置 |
| TWI342006B (en) * | 2006-05-09 | 2011-05-11 | Himax Tech Inc | Amole panel |
| CN101501996B (zh) * | 2006-08-07 | 2011-09-07 | 松下电器产业株式会社 | 多通道电流相加型dac |
| KR100893482B1 (ko) * | 2007-08-23 | 2009-04-17 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 및 그의 구동방법 |
| JP5399198B2 (ja) * | 2009-10-08 | 2014-01-29 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | 画素回路および表示装置 |
| CN109213253B (zh) * | 2018-09-28 | 2020-10-30 | 聚辰半导体股份有限公司 | 一种快速的高精度低温漂强下拉电流产生电路 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02148687A (ja) * | 1988-10-20 | 1990-06-07 | Eastman Kodak Co | Ｅｌストレージディスプレイ装置 |
| JPH06314977A (ja) * | 1993-04-28 | 1994-11-08 | Nec Ic Microcomput Syst Ltd | 電流出力型デジタル／アナログ変換回路 |
| JPH08106075A (ja) * | 1994-10-06 | 1996-04-23 | Sharp Corp | 表示駆動回路 |
| JPH11282419A (ja) * | 1998-03-31 | 1999-10-15 | Nec Corp | 素子駆動装置および方法、画像表示装置 |
| JP2000056732A (ja) * | 1998-08-12 | 2000-02-25 | Tdk Corp | 有機ｅｌ表示装置 |
| JP2000105574A (ja) * | 1998-09-29 | 2000-04-11 | Matsushita Electric Ind Co Ltd | 電流制御型発光装置 |
| JP2000122608A (ja) * | 1998-10-13 | 2000-04-28 | Seiko Epson Corp | 表示装置及び電子機器 |
| JP2000276108A (ja) * | 1999-03-24 | 2000-10-06 | Sanyo Electric Co Ltd | アクティブ型ｅｌ表示装置 |
| JP2002055654A (ja) * | 2000-08-10 | 2002-02-20 | Nec Corp | エレクトロルミネセンスディスプレイ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3091173B2 (ja) * | 1997-10-22 | 2000-09-25 | ローム株式会社 | デジタル／アナログ変換器 |
-
2001
- 2001-12-14 JP JP2001381400A patent/JP3950988B2/ja not_active Expired - Lifetime
- 2001-12-17 US US10/015,767 patent/US6943760B2/en not_active Expired - Lifetime
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02148687A (ja) * | 1988-10-20 | 1990-06-07 | Eastman Kodak Co | Ｅｌストレージディスプレイ装置 |
| JPH06314977A (ja) * | 1993-04-28 | 1994-11-08 | Nec Ic Microcomput Syst Ltd | 電流出力型デジタル／アナログ変換回路 |
| JPH08106075A (ja) * | 1994-10-06 | 1996-04-23 | Sharp Corp | 表示駆動回路 |
| JPH11282419A (ja) * | 1998-03-31 | 1999-10-15 | Nec Corp | 素子駆動装置および方法、画像表示装置 |
| JP2000056732A (ja) * | 1998-08-12 | 2000-02-25 | Tdk Corp | 有機ｅｌ表示装置 |
| JP2000105574A (ja) * | 1998-09-29 | 2000-04-11 | Matsushita Electric Ind Co Ltd | 電流制御型発光装置 |
| JP2000122608A (ja) * | 1998-10-13 | 2000-04-28 | Seiko Epson Corp | 表示装置及び電子機器 |
| JP2000276108A (ja) * | 1999-03-24 | 2000-10-06 | Sanyo Electric Co Ltd | アクティブ型ｅｌ表示装置 |
| JP2002055654A (ja) * | 2000-08-10 | 2002-02-20 | Nec Corp | エレクトロルミネセンスディスプレイ |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6963172B2 (en) | 2002-10-17 | 2005-11-08 | Rohm Co., Ltd. | Organic EL element drive circuit and organic EL display device using the same drive circuit |
| JP2004206045A (ja) * | 2002-10-31 | 2004-07-22 | Casio Comput Co Ltd | 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置 |
| JP2004258643A (ja) * | 2003-02-06 | 2004-09-16 | Nec Electronics Corp | 表示パネルの電流駆動回路及び電流駆動装置 |
| US7944411B2 (en) | 2003-02-06 | 2011-05-17 | Nec Electronics | Current-drive circuit and apparatus for display panel |
| JP4563692B2 (ja) * | 2003-02-06 | 2010-10-13 | ルネサスエレクトロニクス株式会社 | 表示パネルの電流駆動回路及び電流駆動装置 |
| JP2004294752A (ja) * | 2003-03-27 | 2004-10-21 | Toshiba Matsushita Display Technology Co Ltd | Ｅｌ表示装置 |
| US7304621B2 (en) | 2003-04-09 | 2007-12-04 | Matsushita Electric Industrial Co., Ltd. | Display apparatus, source driver and display panel |
| JP2004309924A (ja) * | 2003-04-09 | 2004-11-04 | Matsushita Electric Ind Co Ltd | 表示装置、ソース駆動回路、及び表示パネル |
| US7864171B2 (en) | 2003-04-09 | 2011-01-04 | Panasonic Corporation | Display apparatus, source driver and dispaly panel |
| JP2004318144A (ja) * | 2003-04-10 | 2004-11-11 | Toppoly Optoelectronics Corp | エレクトロルミネッセンスディスプレイのデータ線伝送回路装置 |
| JP2005037915A (ja) * | 2003-06-25 | 2005-02-10 | Rohm Co Ltd | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 |
| JP2005037916A (ja) * | 2003-06-27 | 2005-02-10 | Rohm Co Ltd | 有機ｅｌ駆動回路および有機ｅｌ表示装置 |
| JP2005156833A (ja) * | 2003-11-25 | 2005-06-16 | Seiko Epson Corp | 電流生成回路、電気光学装置及び電子機器 |
| JP2008191678A (ja) * | 2003-12-30 | 2008-08-21 | Lg Display Co Ltd | エレクトロルミネセンスの表示装置とその駆動方法 |
| JP4711448B2 (ja) * | 2003-12-30 | 2011-06-29 | エルジー ディスプレイ カンパニー リミテッド | エレクトロルミネセンスの表示装置とその駆動方法 |
| CN100419836C (zh) * | 2004-11-17 | 2008-09-17 | 三星Sdi株式会社 | 数据驱动器芯片及发光显示器 |
| JP4537363B2 (ja) * | 2006-02-17 | 2010-09-01 | 奇景光電股▲ふん▼有限公司 | Ｏｌｅｄパネル及びそれを駆動する電流ミラー |
| JP2007219480A (ja) * | 2006-02-17 | 2007-08-30 | Himax Optelectronics Corp | Ｏｌｅｄパネル及びそれを駆動する電流ミラー |
| JP2009294632A (ja) * | 2008-06-06 | 2009-12-17 | Holtek Semiconductor Inc | ディスプレイ・パネル・ドライバー |
| JP2008299343A (ja) * | 2008-07-24 | 2008-12-11 | Casio Comput Co Ltd | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020075208A1 (en) | 2002-06-20 |
| JP3950988B2 (ja) | 2007-08-01 |
| US6943760B2 (en) | 2005-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3950988B2 (ja) | アクティブマトリックス電界発光素子の駆動回路 | |
| TWI395183B (zh) | 液晶顯示器之源極驅動器 | |
| US7006114B2 (en) | Display driving apparatus and display apparatus using same | |
| JP3495960B2 (ja) | 階調表示基準電圧発生回路およびそれを用いた液晶駆動装置 | |
| JP4401378B2 (ja) | デジタルアナログ変換回路とデータドライバ及びそれを用いた表示装置 | |
| JP4693306B2 (ja) | マルチフォーマットサンプリングレジスタ、マルチフォーマットデジタル−アナログ変換器、マルチフォーマットデータドライバ、及びマルチフォーマットアクティブマトリクスディスプレイ | |
| KR100524443B1 (ko) | 기준 전압 발생 회로, 표시 구동 회로, 표시 장치 및 기준 전압 발생 방법 | |
| US20080252665A1 (en) | Current driver and display device | |
| KR101157109B1 (ko) | 디스플레이 디바이스 내의 전력 레벨 제어 및/또는 콘트라스트 제어를 위한 방법 및 장치 | |
| US8115755B2 (en) | Reducing power consumption associated with high bias currents in systems that drive or otherwise control displays | |
| TWI235988B (en) | Driving circuit of liquid crystal display | |
| US7880692B2 (en) | Driver circuit of AMOLED with gamma correction | |
| JP2005010276A (ja) | ガンマ補正回路、液晶駆動回路、表示装置、電源回路 | |
| KR20080102726A (ko) | 소스 드라이버 및 이를 포함하는 표시 장치 | |
| JP2009071801A (ja) | デジタルアナログ変換器とその駆動方法並びにこれを備えるソースドライバ及び表示装置 | |
| KR100796480B1 (ko) | 액티브 매트릭스 전계발광소자의 구동회로 | |
| CN110379396B (zh) | 伽马电压产生方法、产生电路、源极驱动电路、驱动芯片以及显示装置 | |
| KR100708243B1 (ko) | 디스플레이 패널의 전류구동 회로 및 장치 | |
| WO2004054114A1 (ja) | 半導体装置、デジタル・アナログ変換回路及びそれらを用いた表示装置 | |
| JP4216558B2 (ja) | 表示装置およびその駆動方法 | |
| JP2708380B2 (ja) | ガンマ補正を行うディジタル・アナログ変換装置及び液晶表示装置 | |
| US7982650B2 (en) | Digital-to-analog converter (DAC) and an associated method | |
| KR100578788B1 (ko) | 유기 ｅｌ 화상 표시 장치 | |
| JP3664989B2 (ja) | 中心対称電圧を有する調整可能なバイアスガンマ訂正回路 | |
| JP5068492B2 (ja) | 表示装置のデータドライバの駆動方法、表示装置のデータドライバ、および、表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050907 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050912 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060515 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060926 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061225 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070403 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3950988 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |