CN101501996B - 多通道电流相加型dac - Google Patents
多通道电流相加型dac Download PDFInfo
- Publication number
- CN101501996B CN101501996B CN2007800294516A CN200780029451A CN101501996B CN 101501996 B CN101501996 B CN 101501996B CN 2007800294516 A CN2007800294516 A CN 2007800294516A CN 200780029451 A CN200780029451 A CN 200780029451A CN 101501996 B CN101501996 B CN 101501996B
- Authority
- CN
- China
- Prior art keywords
- mentioned
- current source
- reference current
- passage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000011159 matrix material Substances 0.000 claims description 41
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000004891 communication Methods 0.000 claims description 8
- 230000001747 exhibiting effect Effects 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 20
- 230000014509 gene expression Effects 0.000 description 15
- 239000004744 fabric Substances 0.000 description 13
- 230000000694 effects Effects 0.000 description 11
- 230000005611 electricity Effects 0.000 description 9
- 238000004088 simulation Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000012467 final product Substances 0.000 description 3
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供一种电流相加型DAC。在多通道电流相加型DA转换器、例如2通道电流相加型DA转换器中，在其中各通道的电流源矩阵(2a、2b)内分别配置有可成为电流源(Ia、Ib)的电流镜源的基准电流源(Irefa、Irefb)。在工作时，通过控制信号6a、6b来选择处于没有切断电源的通道的电流源矩阵内的基准电流源(Irefa)或(Irefb)进行使用。因此，即使在某个通道被切断了电源的状态下，也能将其他通道的满刻度电流维持为恒定值而不发生变化。
Description
技术领域
本发明涉及一种多通道电流相加型DAC，当单独切断某个通道的电源时，其他通道可不受其影响而获得恒定的满刻度电流值。
背景技术
当前，半导体工艺的细微化正在不断发展，在模拟电路块中，不同于数字电路块，即使对其工艺进行细微化也无法减少面积。另外，由于1个LSI具有多功能，因而有功率增加的倾向，如何降低功耗成了大课题。
以往在多通道电流相加型DA转换器中，为了削减面积而往往在多个通道中共用偏置电路。另外，由于随使用模式不同而所需通道数量也会不同，因此为了降低功率，有时采用可单独切断各通道电源的规格。
图10表示上述多通道电流相加型DA转换器的构成的一个例子。图10举例表示了2个通道的情况。
图10的多通道电流相加型DA转换器(下面将DA转换器简称为DAC)中，1a、1b表示1通道DAC、2a、2b表示电流源矩阵、3a、3b表示解码器+开关、4a、4b表示数字输入信号、5a、5b表示模拟输出端子、7表示偏置电路、Ia、Ib表示电流源、Iref表示基准电流源、I1表示偏置电流。
上述1通道DAC1a、1b分别具有与位数对应的电流源Ia、Ib，由上述偏置电流I1和上述基准电流源Iref决定上述电流源Ia、Ib的电流值。通过上述解码器+开关3a、3b向上述模拟输出端子5a、5b输出相当于上述数字输入信号4a、4b的上述电流源Ia、Ib的电流，从而进行D/A转换。
上述电流源Ia、Ib呈矩阵状地配置在基板上。将它们作为上述电流源矩阵2a、2b。为了使作为电流源的电流镜源的基准电流源Iref也与电流源在电压降和制造条件上等同，而将其配置在上述电流源矩阵2b内。
这种在电流源矩阵内配置基准电流源的构成记载于专利文献1中。
专利文献1：日本特开平1-277027号公报(图1)
发明内容
但是，在上述现有的多通道电流相加型DAC中，由于在所有通道工作时与只有部分通道工作时的功耗不同，因此可知布线电阻等导致的电压降会发生变化，工作通道中的满刻度电流也会发生变化。下面说明该详细情况。
图11(a)表示2个通道电流相加型DAC的布线电阻的影响。在该图中，Ra1、Rb1是第一布线电阻，Ra2、Rb2是第二布线电阻，Rar是第3布线电阻。假定布局为Ra1＝Rb1、Ra2＝Rb2。
到上述电流源Ia、Ib为止的电压降Via、Vib分别以DAC的满刻度电流作为IFS(电流源Ia、Ib的电流×n个(n是电流源Ia、Ib的个数))，为
Via＝(IFS+Iref)*Ra1+Ia*Ra2
Vib＝IFS*Rb1+Ib*Rb2
DAC的满刻度电流IFS相比基准电流源的电流Iref足够大(IFS＞＞Iref)时，为
另外如图11(b)所示，如果把上述基准电流源Iref作为上述电流源Ia的M倍(M为自然数)与上述电流源Ia相同地配置在上述电流源矩阵2a内，则到上述基准电流源Iref为止的电压降Viref为
Viref＝(IFS+Iref)*Ra1+Iref*Rar
＝(IFS+Iref)*Ra1+(Ia*M)*(Ra2/M)
＝(IFS+Iref)*Ra1+Ia*Ra2，
与到上述电流源Ia、Ib为止的电压降Via、Vib相等。
但是，当内置有上述基准电流源Iref的1个通道的DAC1a被切断了电源时，流经到配置有上述基准电流源Iref的上述电流源矩阵2a为止的布线的电流会减少，到上述基准电流源Iref为止的电压降Viref为
Viref＝Iref*Ra1+Ia*Ra2，
由IFS＞＞Iref
成为Viref＜＜Vib。因此，上述基准电流源Iref的源极电压与上述电流源Ib的源极电压不同，其结果是在配置有上述基准电流源Iref的1个通道的DAC1a工作的状态与不工作的状态下，另一个1个通道的DAC1b的满刻度电流值会产生变化。
如上所述，在现有的多通道电流相加型DA转换器中，存在当切断了某个通道的电源时，其他通道的满刻度电流会发生变化的缺点。
发明内容
本发明的目的在于，在多通道电流相加型DA转换器中，即使在某个通道被切断电源的状态下，也能始终将其他通道的满刻度电流恒定地保持为规定值。
为达成上述目的，本发明中，在多通道电流相加型DA转换器中，如果把可作为电流源的电流镜源的基准电流源配置在电流源矩阵内，则预先分别把该基准电流源配置在多个通道的电流源矩阵之中2个以上的电流源矩阵内，选择该多个基准电流源中没有被切断电源的通道上的电流源矩阵内被配置的基准电流源进行使用。
即，本发明的多通道电流相加型DA转换器，具有多个通道，上述各通道具备具有电流源矩阵的电流相加型1通道DA部，该DA转换器的特征在于，具有上述多个通道上的DA部所共有的偏置电路，决定构成上述各通道的电流源矩阵的多个电流源的电流值的基准电流源分别被配置在上述多个通道中2个以上通道的电流源矩阵内，通过控制信号来选择上述被配置的2个以上的基准电流源之中的任意1个基准电流源进行使用。
本发明的多通道电流相加型DA转换器，具有多个通道，上述各通道具备具有电流源矩阵的电流相加型1通道DA部，该DA转换器的特征在于，具有上述多个通道的DA部所共有的偏置电路，决定构成上述各通道的电流源矩阵的多个电流源的电流值的基准电流源分别被配置在上述多个通道中2个以上通道的电流源矩阵内，通过控制信号来选择上述被配置的2个以上的基准电流源之中的规定的2个以上基准电流源进行使用。
本发明还根据所述的多通道电流相加型DA转换器，其特征在于，上述控制信号是按照各通道的电源切断状态来切换的信号。
本发明还根据所述的多通道电流相加型DA转换器，其特征在于，由构成上述各通道的电流源矩阵的多个电流源和上述基准电流源形成电流镜。
本发明还根据所述的多通道电流相加型DA转换器，其特征在于，上述各基准电流源具有串联连接在本基准电流源与上述偏置电路之间的开关，通过开闭上述各基准电流源的开关，从多个基准电流源中选择要使用的基准电流源。
本发明还根据所述的多通道电流相加型DA转换器，其特征在于，上述各基准电流源由晶体管构成，通过切换上述各晶体管的栅极电压，从而关闭上述多个基准电流源中不使用的基准电流源，选择要使用的基准电流源。
本发明还根据所述的多通道电流相加型DA转换器，其特征在于，构成上述各通道的电流源矩阵的多个电流源和上述多个基准电流源分别具有栅-阴(cascode)晶体管，通过切换上述各栅-阴晶体管的栅极电压，从而关闭上述多个基准电流源中不使用的基准电流源，选择要使用的基准电流源。
本发明还根据所述的多通道电流相加型DA转换器，其特征在于，上述多个基准电流源分别通过上述偏置电路产生通常独立的偏置电压，通过选择是否将由上述多个基准电流源分别产生的各偏置电压提供给构成任意1个通道的电流源矩阵的多个电流源，而从多个基准电流源中选择要使用的基准电流源。
本发明的半导体集成电路的特征在于，安装了上述多通道电流相加型DA转换器。
本发明的视频设备的特征在于安装了上述半导体集成电路。
本发明的通信设备的特征在于安装了上述半导体集成电路。
如上所述，根据本发明，在多通道电流相加型DA转换器中配置多个基准电流源，选择其中被配置在工作中的电流源矩阵内的基准电流源加以使用，因此即便在某个通道被切断了电源的状态下，也能把其他通道的满刻度电流恒定地保持为规定值。
特别在本发明之中，由于在工作时可以选择2个以上基准电流源加以使用，因而例如在接收数字信号的接收强度较强的情况下，可以把模拟输出的增益变更为减小到选择使用1个基准电流源情况下的1/2，并且以使欲选择的基准电流源的制造偏差得以平均，能够进一步把各通道的满刻度电流保持在恒定值上。
如上所述，根据本发明，在多通道电流相加型DAC中，即使在切断了某个通道的电源的状态下，也能可靠地防止其他通道的满刻度电流发生增减的情况，无论工作模式如何都可以在各通道获得规定的恒定值的满刻度电流。
附图说明
图1是表示本发明实施方式1的多通道电流相加型DAC的构成的图。
图2是表示本发明实施方式1的电流源矩阵的布线电阻的图。
图3是表示本发明实施方式2的多通道电流相加型DAC的构成的图。
图4是表示本发明实施方式3的多通道电流相加型DAC的构成的图。
图5是表示本发明实施方式4的多通道电流相加型DAC的构成的图。
图6是表示本发明实施方式5的多通道电流相加型DAC的构成的图。
图7是通过Nch晶体管来构成图6所示的多通道电流相加型DAC的电路图。
图8是表示具有本发明的多通道电流相加型DAC的视频设备的构成例的图。
图9是表示具有本发明的多通道电流相加型DAC的通信设备的构成例的图。
图10是表示现有的多通道电流相加型DAC的构成的图。
图11(a)是表示现有电流源矩阵的布线电阻的图，图11(b)是表示现有电流源矩阵的基准电流源的布线电阻的图。
符号说明
1a、1b 1通道DAC(1个通道的DA部)；2a、2b电流源矩阵；3a、3b解码器+开关；4a、4b数字输入信号；5a、5b模拟输出端子；6a、6b控制信号；7偏置电路；8、8a、8b偏置电压；9栅-阴电压；Ia、Ib电流源；I1、I1a、I1b偏置电流；Iref、Irefa、Irefb基准电流源；Ra1、Ra2、Rar、Rb1、Rb2、Rbr布线电阻；Sa、Sb开关；Pa、Pb第一栅-阴晶体管；Prefa、Prefb第二栅-阴晶体管；20DVD装置(视频设备)；25无线LAN装置(通信设备)；A、B本发明的多通道电流相加型DA转换器
具体实施方式
下面参照附图来说明本发明的实施方式。
(实施方式1)
图1表示本发明实施方式1的多通道电流相加型DA转换器(以下把DA转换器简称为DAC)的构成。该DAC被集成于规定的半导体集成电路上。
在该图中，1a、1b是1通道DAC(1个通道的DA部)，2a、2b是电流源矩阵，3a、3b是解码器+开关，4a、4b是数字输入信号，5a、5b是模拟输出端子，6a、6b是控制信号，7是偏置电路，Ia、Ib是电流源，Irefa、Irefb是基准电流源。
上述1通道DAC 1a、1b分别具有与位数对应的上述电流源Ia、Ib、基准电流源Irefa、Irefb和解码器+开关3a、3b。由上述偏置电路7和上述基准电流源Irefa、Irefb来决定上述电流源Ia、Ib的电流值。通过上述解码器+开关3a、3b向上述模拟输出端子5a、5b输出相当于上述数字输入信号4a、4b的上述电流源Ia、Ib的电流，从而进行D/A转换。
另外，上述电流源Ia、Ib呈矩阵状地配置在基板上。将它们作为上述电流源矩阵2a、2b。为了使作为电流源Ia、Ib的电流镜源的基准电流源Irefa、Irefb也与电流源Ia、Ib在电压降和制造条件上等同，而将其配置在上述电流源矩阵2a、2b内。
进而，上述基准电流源Irefa、Irefb是通过上述控制信号6a、6b来导通、截止的。
以上为本发明实施方式1的电流相加型DAC的构成。下面说明本实施方式1的工作。
当上述1通道DAC1a、1b双方都处于工作状态时，通过上述控制信号6a、6b进行控制，以使上述基准电流源Irefa、Irefb中的某一方导通、另一方截止。另外，当上述1通道DAC1a截止时，使上述基准电流源Irefa截止，使上述基准电流源Irefb导通。进而，当上述1chDAC1b截止时，使上述基准电流源Irefa导通，使上述基准电流源Irefb截止。
图2表示上述电流源矩阵2a、2b的布线电阻的影响。在该图中，Ra1、Rb1是第一布线电阻，Ra2、Rb2是第二布线电阻，Rar、Rbr是第3布线电阻，把它们布局为Ra1＝Rb1、Ra2＝Rb2。
当上述1通道DAC1a、1b双方都处于工作状态时，即使上述基准电流源Irefa、Irefb都导通，也能如现有技术所述那样，到上述电流源Ia、Ib为止的电压降Via、Vib和到上述基准电流源Irefa、Irefb为止的电压降Virefa或Virefb分别相等。
另外，假定内置有上述基准电流源Irefa的1通道DAC1a被切断电源，上述1通道DAC1b正在工作。如果上述基准电流源Irefa也切断了电源，选择使用基准电流源Irefb，则到上述电流源Ib为止的电压降Vib和到上述Irefb为止的电压降Virefb为
Vib＝(IFS+Irefb)*Rb1+Ib*Rb2
Virefb＝(IFS+Irefb)*Rb1+Ib*Rb2，
成为
因此，可以消除电压降导致的电流值的偏差。
如上，通过上述1通道DAC1a、1b的工作模式来切换上述基准电流源Irefa、Irefb，使用始终处于工作状态的电流源矩阵内的基准电流源Irefa或Irefb，从而能够不受工作模式限制地获得恒定的满刻度电流。
另外，通过导通上述基准电流源Irefa、Irefb双方，从而可以把模拟输出的增益变更1/2。这样的话，由于例如可以在数字信号的接收强度较强的情况下把增益减小到1/2，因而十分有效。
进而，当导通了基准电流源Irefa、Irefb双方时，使从偏置电路7提供来的电流成为仅一个基准电流源导通时的2倍大小，从而可以在不改变增益且不切换基准电流源的情况下，把其他通道上的满刻度电流保持在恒定值上。这种情况下，由于没有选择切换基准电流源，因此会消除各基准电流源的制造偏差的影响所导致的满刻度电流的变化，可获得减轻偏差的效果。
并且，电流相加型DAC的通道数量也可以大于等于2个，通过导通正进行工作的通道内的基准电流源Iref来进行选择使用，从而可获得同样的效果。另外，预先在1个通道的电流源矩阵内配置多个基准电流源，在各通道间选择制造偏差较少的1个基准电流源，从而可以减轻制造工艺上偏差的影响。
通过如上构成，可在不依赖于工作模式的情况下，以使电流相加型DAC的满刻度电流变得恒定。
(实施方式2)
图3表示本发明实施方式2的电流相加型DAC的构成的一个例子。
在该图中，8表示偏置电压，I1表示偏置电流，Sa、Sb表示开关。
上述1通道DAC1a、1b分别具有与位数对应的电流源Ia、Ib、基准电流源Irefa、Irefb以及解码器+开关3a、3b。由上述偏置电流I1和上述基准电流源Irefa、Irefb来决定上述电流源Ia、Ib的电流值。
通过上述解码器+开关3a、3b向上述模拟输出端子5a、5b输出相当于上述数字输入信号4a、4b的上述电流源Ia、Ib的电流，从而进行D/A转换。
另外，上述电流源Ia、Ib呈矩阵状地配置在基板上。将它们作为上述电流源矩阵2a、2b。为了使作为电流源Ia、Ib的电流镜源的基准电流源Irefa、Irefb也与电流源Ia、Ib在电压降和制造条件上等同，而将其配置在上述电流源矩阵2a、2b内。
上述1通道DAC1a、1b的上述电流源Ia、Ib和上述基准电流源Irefa、Irefb分别由Pch晶体管来构成。
上述电流源Ia、Ib的源极与电源电压连接，栅极与上述偏置电压8连接，漏极通过上述解码器+开关3a、3b与上述模拟输出端子5连接。向上述基准电流源Irefa、Irefb的源极施加电源电压，向栅极施加上述偏置电压8，漏极分别通过开关Sa、Sb与上述偏置电路7连接而流过偏置电流I1。上述开关Sa、Sb通过上述控制信号6a、6b而导通、截止。当上述开关Sa导通时，上述偏置电流I1流过上述基准电流源Irefa，当上述开关Sb导通时，上述偏置电流I1流过上述基准电流源Irefb，决定上述偏置电压8。该偏置电压8被输入到1通道DAC1a、1b的各电流源Ia、Ib的栅极，从该各电流源Ia、Ib流过规定倍数的电流。
以上就是本发明实施方式2的电流相加型DAC的构成。接着说明本发明实施方式2的工作。
当上述1通道DAC1a、1b双方都在工作时，通过上述控制信号6a、6b来控制上述开关Sa、Sb，以使上述基准电流源Irefa、Irefb中的任意1个导通而另一个截止。例如导通上述开关Sa，则电流会流过上述基准电流源Irefa，作为上述电流源Ia、Ib的基准电流源进行工作。另一方面，由于上述开关Sb截止，因此上述基准电流源Irefb的漏极断开，电流不会流经且不进行工作。
另外，当上述1通道DAC1a被切断了电源时，截止上述开关Sa，导通上述开关Sb。进而当1通道DAC1b被切断了电源时，导通上述开关Sa，截止上述开关Sb。
如上，通过使用始终处于工作状态的上述1通道DAC1a、1b内的上述基准电流源Irefa、Irefb，从而到各电流源Ia、Ib为止的电压降和到上述基准电流源Irefa、Irefb为止的电压降相等，可以不依赖于工作模式地获得恒定的满刻度电流。
另外，通过把上述开关Sa、Sb双方导通，从而可以把模拟输出的增益变更为1/2。进而如上所述，通过按照导通的开关数量改变上述偏置电流I1的值，从而可以在不改变增益的情况下获得减轻偏差的效果。当上述开关Sa、Sb双方导通时，使上述偏置电流I1为1个上述开关导通时的2倍即可。
并且，电流相加型DAC的通道数量可以是2个通道以上，通过导通正在工作的通道内的基准电流源Iref进行使用，从而可获得同样的效果。
通过如上构成，可以在不依赖于工作模式的情况下，使电流相加型DAC的满刻度电流处于恒定。
(实施方式3)
图4表示本发明实施方式3的电流相加型DAC的构成的一个例子。
在该图中，1通道DAC1a、1b分别具有与位数对应的电流源Ia、Ib、基准电流源Irefa、Irefb和上述解码器+开关3a、3b。通过上述偏置电流I1和上述基准电流源Irefa、Irefb来决定上述电流源Ia、Ib的电流值。
通过由上述解码器+开关3a、3b把相当于上述数字输入信号4a、4b的上述电流电流源Ia、Ib的电流输出到上述模拟输出端子5a、5b，从而进行D/A转换。
另外，上述电流源Ia、Ib呈矩阵状地配置在基板上。将它们作为上述电流源矩阵2a、2b。为了使作为电流源Ia、Ib的电流镜源的上述基准电流源Irefa、Irefb也与电流源Ia、Ib在电压降和制造条件上等同，而将其配置在上述电流源矩阵2a、2b内。
上述1通道DAC1a、1b的上述电流源Ia、Ib和上述基准电流源Irefa、Irefb分别由Pch晶体管构成。
向上述基准电流源Irefa、Irefb的源极施加电源电压，漏极流过上述偏置电流I1，栅极通过开关Sa、Sb与上述偏置电压8或电源电压连接。上述开关Sa、Sb可由上述控制信号6a、6b切换连接状态。
以上就是本发明实施方式3的电流相加型DAC的构成。接着说明本实施方式3的工作。
当上述1通道DAC1a、1b双方都导通时，通过上述控制信号6a、6b来控制上述开关Sa、Sb，以使上述基准电流源Irefa、Irefb中的任意1个导通而另一个截止。例如把上述开关Sa连接到上述偏置电压8侧，则电流会流过上述基准电流源Irefa而作为上述电流源Ia、Ib的基准电流源进行工作。另一方面，上述开关Sb与电源电压连接，电流不会流经上述基准电流源Irefb且不会进行工作。另外，当上述1通道DAC1a被切断电源时，把上述开关Sa连接到电源电压侧，把上述开关Sb连接到上述偏置电压8侧。进而当上述1通道DAC1b被切断电源时，把上述开关Sa连接到上述偏置电压8侧，把上述开关Sb连接到电源电压侧。
另外如上所述，通过把上述开关Sa、Sb双方都连接到上述偏置电压8侧，从而可以把模拟输出的增益变更为1/2。进而，通过按照导通的开关数量改变上述偏置电流I1的值，从而可以在不改变增益的情况下获得减轻偏差的效果。当上述开关Sa、Sb双方导通时，使上述偏置电流I1为1个上述开关导通时的2倍即可。
如上，通过使用始终处于工作状态的1通道DAC内的基准电流源，从而到各电流源为止的电压降和到基准电流源为止的电压降相等，因此可以不依赖于工作模式地获得恒定的满刻度电流。
并且，电流相加型DAC的通道数量可以是2个以上，通过导通正在工作的通道内的基准电流源Iref进行使用，从而可获得同样的效果。
通过如上构成，可以在不依赖于工作模式的情况下，使电流相加型DAC的满刻度电流处于恒定。
(实施方式4)
图5表示本发明实施方式4的电流相加型DAC的构成的一个例子。在本实施方式中，设置栅-阴晶体管来提高输出电阻，进一步将满刻度电流保持在恒定值上。
在图5中，Pa、Pb表示第一栅-阴晶体管，Prefa、Prefb表示第二栅-阴晶体管，9表示使上述第一和第二栅-阴晶体管Pa、Pb、Prefa、Prefb导通的栅-阴电压。电流源Ia、Ib、基准电流源Irefa、Irefb、上述第一栅-阴晶体管Pa、Pb以及上述第二栅-阴晶体管Prefa、Prefb都分别由Pch晶体管构成。
在各上述电流源Ia、Ib中，其源极被施加电源电压，栅极被施加上述偏置电压8，漏极与上述第一栅-阴晶体管Pa、Pb的源极连接。另外，上述基准电流源Irefa、Irefb的源极被施加电源电压，栅极被施加上述偏置电压8，漏极与上述第二栅-阴晶体管Prefa、Prefb的源极连接。进而，上述第一栅-阴晶体管Pa、Pb的漏极与上述解码器+开关3a、3b连接，栅极被施加上述栅-阴电压9。上述第二栅-阴晶体管Prefa、Prefb的漏极流过上述偏置电流I1，栅极被开关Sa、Sb按照控制信号6a、6b选择性地施加上述栅-阴电压9或电源电压。
以上就是本实施方式4的多通道电流相加型DAC的构成。接着说明本实施方式4的工作。
当2个1通道DAC1a、1b双方都工作时，通过控制信号6a、6b来控制上述开关Sa、Sb，以使基准电流源Irefa、Irefb中的任意1个导通而另一个截止。例如把上述开关Sa连接到上述栅-阴电压9侧，则第二栅-阴晶体管Prefa导通，电流流过基准电流源Irefa，作为电流源Ia、Ib的基准电流源进行工作。另一方面，上述开关Sb与电源电压侧连接，第二栅-阴晶体管Prefb截止，电流不会流过基准电流源Irefb且不会进行工作。另外，当上述1通道DAC1a被切断电源时，把上述开关Sa连接到电源电压侧，把上述开关Sb连接到栅-阴电压9侧。进而，当上述1通道DAC1b被切断电源时，把上述开关Sa连接到栅-阴电压9侧，把上述开关Sb连接到电源电压侧。
如上，通过使用始终处于工作状态的1通道DAC内的基准电流源，从而到各电流源Ia、Ib为止的电压降和到基准电流源Irefa、Irefb为止的电压降相等，因此可以不依赖于工作模式地获得恒定的满刻度电流。
另外，如上所述，通过把上述开关Sa、Sb双方都连接到上述栅-阴电压9侧，从而可以把模拟输出的增益变更1/2。进而，通过按照导通的开关数量改变上述偏置电流I1的值，从而可以在不改变增益的情况下获得减轻偏差的效果。当上述开关Sa、Sb双方导通时，使上述偏置电流I1为1个上述开关导通时的2倍即可。
并且，多通道电流相加型DAC的通道数量可以是2个通道以上，只要能通过导通正在工作的通道内的基准电流源Iref进行选择使用，就能获得同样的效果。
通过如上构成，可以在不依赖于工作模式的情况下，使多通道电流相加型DAC的满刻度电流处于恒定值。
(实施方式5)
图6表示本发明实施方式5的多通道电流相加型DAC的构成。
在该图中，电流源Ia、Ib和基准电流源Irefa、Irefb分别由Pch晶体管构成。偏置电路7具有电容相同的2个偏置电流源I1a、I1b，各自与上述基准电流源Irefa、Irefb的漏极连接。
上述偏置电流源11a、I1b的偏置电流流入上述基准电流源Irefa、Irefb，在它们的基准电流源Irefa、Irefb的栅极上，会产生通常独立的专用偏置电压8a、8b。上述电流源Ia、Ib的源极被施加电源电压，漏极与上述解码器+开关3a、3b连接，栅极则被开关Sa、Sb按照控制信号6a、6b选择性地与上述2个偏置电压8a、8b中的任意1个连接。
以上就是本实施方式5的多通道电流相加型DAC的构成。接着说明本实施方式5的工作。
当2个1通道DAC1a、1b双方都进行工作时，由控制信号6a、6b来控制上述开关Sa、Sb，以使电流源Ia、Ib的栅极连接到基准电流源Irefa、Irefb所产生的偏置电压8a、8b中的任意1个上。例如导通开关Sa，则基准电流源Irefa作为电流源Ia、Ib的基准电流源进行工作。另一方面，上述开关Sb截止。另外，当上述1通道DAC1a被切断电源时，截止上述开关Sa，导通上述开关Sb。进而，当上述1通道DAC1b被切断电源时，导通上述开关Sa，截止上述开关Sb。
另外，通过导通上述开关Sa、Sb双方，从而可如上所述获得减轻偏差的效果。
如上，通过使用始终处于工作状态的1通道DAC内的基准电流源，从而到各电流源Ia、Ib为止的电压降和到基准电流源为止的电压降相等，因此可以不依赖于工作模式地获得恒定值的满刻度电流。
尤其在本实施方式中，由于可以通常独立且稳定地提供2种偏置电压8a、8b，因此具有切换变更要使用的基准电流源时的上升可高速进行的效果。
并且，多通道电流相加型DAC的通道数量可以是2个通道以上，只要能使用正在工作的通道内的基准电流源所产生的偏置电压，就能获得同样的效果。
在本实施方式中，使用Pch晶体管构成了上述电流源Ia、Ib和上述基准电流源Irefa、Irefb，然而也可以由Nch晶体管构成。图7表示这种情况下的电路例子。虽然没有在图中表示出来由Nch晶体管来构成图3～图5的多通道电流相加型DA转换器的电路例子，然而可根据图7的构成简单地推测出来。并且，在图5所示的DA转换器中，第一栅-阴晶体管Pa、Pb以及第二栅-阴晶体管Prefa、Prefb也使用了Nch晶体管。开关Sa、Sb将第二栅-阴晶体管Prefa、Prefb的栅极连接到栅-阴电压9或接地电压上。
(应用例)
图8表示具有以上所说明的实施方式1～5中任意1个多通道电流相加型DA转换器的视频设备的1个构成例。在该图所示的作为视频设备的DVD装置20中，具有本发明的3通道电流相加型DA转换器A，其所具有的构成在于，由输出切换部20b来切换把在数字信号处理部20a进行了处理的数字信号经过该3通道电流相加型DA转换器A，作为3通道的输出(使用元件(component)端子或D端子的情况)输出到液晶电视21的情况、以及作为2通道的输出(使用S端子等的情况)输出到视频解码器22的情况。该3通道电流相加型DA转换器A在选择了2通道输出的情况下，会切断规定的1个通道。
图9表示具有以上所说明的实施方式1～5中任意1个多通道电流相加型DA转换器的通信设备的1个构成例。在作为该图所示的通信设备的无线LAN装置25中，具有本发明的4通道电流相加型DA转换器B。在该图所示的无线LAN装置25中，具有2个由I信号和Q信号构成的2通道通信信号的发送系统，构成为分别经过天线发送到2个接收器26、27。该4通道电流相加型DA转换器B在仅通过1个系统发送信号的情况下，会切断4个通道中的2个通道的电源。
工业应用性
如上所述，本发明在多通道电流相加型DA转换器中，分别在多个通道配置基准电流源，切换选择任意1个或2个或2个以上的基准电流源进行使用，因此即使在切断了不需要通道电源的状态下，也能在其他通道获得规定的恒定值的满刻度电流，非常适用于多通道型的视频设备和通信设备。
Claims (20)
1.一种多通道电流相加型DA转换器，其具有多个通道，上述各通道具备具有电流源矩阵的电流相加型1通道DA部，该DA转换器的特征在于，
具有上述多个通道的DA部所共有的偏置电路，
决定构成上述各通道的电流源矩阵的多个电流源的电流值的基准电流源分别被配置在上述多个通道中2个以上通道的电流源矩阵内，
通过控制信号来选择使用上述被配置的2个以上的基准电流源之中的任意1个基准电流源。
2.根据权利要求1所述的多通道电流相加型DA转换器，其特征在于，
上述控制信号是按照各通道的电源切断状态来切换的信号。
3.根据权利要求1所述的多通道电流相加型DA转换器，其特征在于，
由构成上述各通道的电流源矩阵的多个电流源和上述基准电流源形成电流镜。
4.根据权利要求3所述的多通道电流相加型DA转换器，其特征在于，
上述各基准电流源
具有串联连接在本基准电流源与上述偏置电路之间的开关，
通过开闭上述各基准电流源的开关来从多个基准电流源中选择要使用的基准电流源。
5.根据权利要求3所述的多通道电流相加型DA转换器，其特征在于，
上述各基准电流源由晶体管构成，
通过切换上述各晶体管的栅极电压来关闭上述多个基准电流源中不使用的基准电流源，从而选择要使用的基准电流源。
6.根据权利要求3所述的多通道电流相加型DA转换器，其特征在于，
构成上述各通道的电流源矩阵的多个电流源和上述多个基准电流源分别具有栅-阴晶体管，
通过切换上述各栅-阴晶体管的栅极电压来关闭上述多个基准电流源中不使用的基准电流源，从而选择要使用的基准电流源。
7.根据权利要求3所述的多通道电流相加型DA转换器，其特征在于，
上述多个基准电流源分别通过上述偏置电路来产生独立的偏置电压，
通过选择是否将由上述多个基准电流源分别产生的各偏置电压提供给构成任意1个通道的电流源矩阵的多个电流源，来从多个基准电流源中选择要使用的基准电流源。
8.一种半导体集成电路，其特征在于，安装有权利要求1所述的多通道电流相加型DA转换器。
9.一种视频设备，其特征在于，安装有权利要求8所述的半导体集成电路。
10.一种通信设备，其特征在于，安装有权利要求8所述的半导体集成电路。
11.一种多通道电流相加型DA转换器，其具有多个通道，上述各通道具备具有电流源矩阵的电流相加型1通道DA部，该DA转换器的特征在于，
具有上述多个通道的DA部所共有的偏置电路，
决定构成上述各通道的电流源矩阵的多个电流源的电流值的基准电流源分别被配置在上述多个通道中2个以上通道的电流源矩阵内，
通过控制信号来选择使用上述被配置的2个以上的基准电流源之中的规定的2个以上基准电流源。
12.根据权利要求11所述的多通道电流相加型DA转换器，其特征在于，
上述控制信号是按照各通道的电源切断状态来切换的信号。
13.根据权利要求11所述的多通道电流相加型DA转换器，其特征在于，
由构成上述各通道的电流源矩阵的多个电流源和上述基准电流源形成电流镜。
14.根据权利要求13所述的多通道电流相加型DA转换器，其特征在于，
上述各基准电流源
具有串联连接在本基准电流源与上述偏置电路之间的开关，
通过开闭上述各基准电流源的开关来从多个基准电流源中选择要使用的基准电流源。
15.根据权利要求13所述的多通道电流相加型DA转换器，其特征在于，
上述各基准电流源由晶体管构成，
通过切换上述各晶体管的栅极电压来关闭上述多个基准电流源中不使用的基准电流源，从而选择要使用的基准电流源。
16.根据权利要求13所述的多通道电流相加型DA转换器，其特征在于，
构成上述各通道的电流源矩阵的多个电流源和上述多个基准电流源分别具有栅-阴晶体管，
通过切换上述各栅-阴晶体管的栅极电压来关闭上述多个基准电流源中不使用的基准电流源，从而选择要使用的基准电流源。
17.根据权利要求13所述的多通道电流相加型DA转换器，其特征在于，
上述多个基准电流源分别通过上述偏置电路来产生独立的偏置电压，
通过选择是否将由上述多个基准电流源分别产生的各偏置电压提供给构成任意1个通道的电流源矩阵的多个电流源，来从多个基准电流源中选择要使用的基准电流源。
18.一种半导体集成电路，其特征在于，安装有权利要求11所述的多通道电流相加型DA转换器。
19.一种视频设备，其特征在于，安装有权利要求18所述的半导体集成电路。
20.一种通信设备，其特征在于，安装有权利要求18所述的半导体集成电路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP214285/2006 | 2006-08-07 | ||
| JP2006214285 | 2006-08-07 | ||
| PCT/JP2007/054960 WO2008018196A1 (fr) | 2006-08-07 | 2007-03-13 | Convertisseur analogique - numérique à sommation de courants |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101501996A CN101501996A (zh) | 2009-08-05 |
| CN101501996B true CN101501996B (zh) | 2011-09-07 |
Family
ID=39032735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007800294516A Active CN101501996B (zh) | 2006-08-07 | 2007-03-13 | 多通道电流相加型dac |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7764211B2 (zh) |
| JP (1) | JP4884473B2 (zh) |
| CN (1) | CN101501996B (zh) |
| WO (1) | WO2008018196A1 (zh) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8179151B2 (en) * | 2008-04-04 | 2012-05-15 | Fairchild Semiconductor Corporation | Method and system that determines the value of a resistor in linear and non-linear resistor sets |
| US8094055B2 (en) * | 2010-01-26 | 2012-01-10 | Power Integrations, Inc. | Compact digital-to-analog converter |
| US8416112B2 (en) | 2011-07-21 | 2013-04-09 | National Semiconductor Corporation | Circuitry and method for digital to analog current signal conversion with phase interpolation |
| US8928513B1 (en) | 2014-09-18 | 2015-01-06 | IQ-Analog Corporation | Current steering digital-to-analog converter (DAC) switch driver |
| US9337855B2 (en) | 2014-05-29 | 2016-05-10 | Qualcomm Incorporated | Digital calibration of transmit digital to analog converter full scale current |
| US9419636B1 (en) * | 2015-04-09 | 2016-08-16 | Xilinx, Inc. | Clocked current-steering circuit for a digital-to-analog converter |
| CN108809307B (zh) * | 2017-04-27 | 2022-05-06 | 瑞昱半导体股份有限公司 | 数字模拟转换器及其执行方法 |
| GB2568108B (en) * | 2017-11-07 | 2021-06-30 | Analog Devices Global | Current steering digital to analog converter |
| US10862501B1 (en) | 2018-04-17 | 2020-12-08 | Ali Tasdighi Far | Compact high-speed multi-channel current-mode data-converters for artificial neural networks |
| US11144316B1 (en) | 2018-04-17 | 2021-10-12 | Ali Tasdighi Far | Current-mode mixed-signal SRAM based compute-in-memory for low power machine learning |
| US10884705B1 (en) | 2018-04-17 | 2021-01-05 | Ali Tasdighi Far | Approximate mixed-mode square-accumulate for small area machine learning |
| US10789046B1 (en) | 2018-04-17 | 2020-09-29 | Ali Tasdighi Far | Low-power fast current-mode meshed multiplication for multiply-accumulate in artificial intelligence |
| US10826525B1 (en) | 2018-04-17 | 2020-11-03 | Ali Tasdighi Far | Nonlinear data conversion for multi-quadrant multiplication in artificial intelligence |
| US10804925B1 (en) | 2018-04-17 | 2020-10-13 | Ali Tasdighi Far | Tiny factorized data-converters for artificial intelligence signal processing |
| US10832014B1 (en) | 2018-04-17 | 2020-11-10 | Ali Tasdighi Far | Multi-quadrant analog current-mode multipliers for artificial intelligence |
| US11016732B1 (en) | 2018-04-17 | 2021-05-25 | Ali Tasdighi Far | Approximate nonlinear digital data conversion for small size multiply-accumulate in artificial intelligence |
| US10848167B1 (en) | 2018-04-17 | 2020-11-24 | Ali Tasdighi Far | Floating current-mode digital-to-analog-converters for small multipliers in artificial intelligence |
| US10530377B1 (en) * | 2018-10-11 | 2020-01-07 | Nxp B.V. | Area efficient current DAC |
| US10819283B1 (en) | 2019-06-04 | 2020-10-27 | Ali Tasdighi Far | Current-mode analog multipliers using substrate bipolar transistors in CMOS for artificial intelligence |
| US11615256B1 (en) | 2019-12-30 | 2023-03-28 | Ali Tasdighi Far | Hybrid accumulation method in multiply-accumulate for machine learning |
| US11610104B1 (en) | 2019-12-30 | 2023-03-21 | Ali Tasdighi Far | Asynchronous analog accelerator for fully connected artificial neural networks |
| CN114281149B (zh) * | 2021-12-21 | 2023-07-14 | 上海集成电路装备材料产业创新中心有限公司 | Rram阵列求和运算电路及方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1624755A (zh) * | 2003-12-03 | 2005-06-08 | 点晶科技股份有限公司 | 应用于显示器多通道数据驱动电路的数字模拟转换器 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4542368A (en) * | 1982-02-23 | 1985-09-17 | Burr-Brown Corporation | Trimmable resistive scaling network suitable for digital to analog converters |
| JPH01277027A (ja) * | 1988-04-28 | 1989-11-07 | Toshiba Corp | デジタル・アナログ変換回路 |
| JPH05206860A (ja) * | 1992-01-24 | 1993-08-13 | Matsushita Electric Ind Co Ltd | 電流加算型ディジタル／アナログ変換回路 |
| US5410311A (en) * | 1993-07-29 | 1995-04-25 | Pixel Semiconductor, Inc. | Voltage reference and current source for video DAC |
| US5646619A (en) * | 1995-04-26 | 1997-07-08 | Lucent Technologies Inc. | Self-calibrating high speed D/A converter |
| FR2755806B1 (fr) * | 1996-11-14 | 1999-01-08 | Sgs Thomson Microelectronics | Convertisseur numerique-analogique a sources de courant a autocalibration |
| US5870049A (en) * | 1997-04-16 | 1999-02-09 | Mosaid Technologies Incorporated | Current mode digital to analog converter |
| JP3091173B2 (ja) * | 1997-10-22 | 2000-09-25 | ローム株式会社 | デジタル／アナログ変換器 |
| US6265857B1 (en) * | 1998-12-22 | 2001-07-24 | International Business Machines Corporation | Constant current source circuit with variable temperature compensation |
| JP3950988B2 (ja) * | 2000-12-15 | 2007-08-01 | エルジー フィリップス エルシーディー カンパニー リミテッド | アクティブマトリックス電界発光素子の駆動回路 |
| US6809673B2 (en) * | 2001-10-10 | 2004-10-26 | Analog Devices, Inc. | Multi-channel circuit with current steering digital to analogue converters with minimized crosstalk |
| JP2004080591A (ja) * | 2002-08-21 | 2004-03-11 | Oki Electric Ind Co Ltd | 電流セル回路及びｄａコンバータ |
| AU2003288480A1 (en) * | 2002-12-09 | 2004-06-30 | Analog Devices, Inc. | A multi-channel integrated circuit comprising a plurality of dacs, and a method for monitoring the output of the dacs |
| US7042374B1 (en) * | 2005-03-21 | 2006-05-09 | National Semiconductor Corporation | Calibration of a current source array |
-
2007
- 2007-03-13 US US12/373,213 patent/US7764211B2/en active Active
- 2007-03-13 JP JP2008528728A patent/JP4884473B2/ja active Active
- 2007-03-13 WO PCT/JP2007/054960 patent/WO2008018196A1/ja active Application Filing
- 2007-03-13 CN CN2007800294516A patent/CN101501996B/zh active Active
-
2010
- 2010-06-21 US US12/819,606 patent/US7924199B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1624755A (zh) * | 2003-12-03 | 2005-06-08 | 点晶科技股份有限公司 | 应用于显示器多通道数据驱动电路的数字模拟转换器 |
Non-Patent Citations (3)
| Title |
|---|
| JP平1-277027A 1989.11.07 |
| JP特开2004-80591A 2004.03.11 |
| JP特开平5-206860A 1993.08.13 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101501996A (zh) | 2009-08-05 |
| US7924199B2 (en) | 2011-04-12 |
| JPWO2008018196A1 (ja) | 2009-12-24 |
| US20100253562A1 (en) | 2010-10-07 |
| JP4884473B2 (ja) | 2012-02-29 |
| US20090184855A1 (en) | 2009-07-23 |
| US7764211B2 (en) | 2010-07-27 |
| WO2008018196A1 (fr) | 2008-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101501996B (zh) | 多通道电流相加型dac | |
| CN103731119B (zh) | 具有可变衰减器的电子电路及其操作方法 | |
| WO2006033683A3 (en) | Receiver circuit using nanotube-based switches and transistors | |
| CN108696278B (zh) | 一种数模转换器 | |
| US20100141496A1 (en) | D/a conversion circuit | |
| US5977828A (en) | Multiple-tail transconductance switchable gain amplifer | |
| JP4393245B2 (ja) | 電力増幅器 | |
| GB2439642A (en) | A low distortion multi-gate FET switch arm for a mobile 'phone transmit-receive switch | |
| US6646580B2 (en) | Digital/analog converter with programmable gain | |
| US7868694B2 (en) | Variable resistor array and amplifier circuit | |
| US6344815B2 (en) | Digital-to-analog converter | |
| CN106921379B (zh) | 输入电路 | |
| US20130234685A1 (en) | Highly linear programmable v-i converter using a compact switching network | |
| CN101043208B (zh) | 放大电路及其增益控制方法 | |
| US6498575B2 (en) | D/A converter | |
| US7501887B2 (en) | Controllable amplifier and its use | |
| US7436258B2 (en) | Multi-operational amplifier system | |
| JP6347630B2 (ja) | 電流増幅器 | |
| US11489705B1 (en) | Integrated circuit including a continuous time linear equalizer (CTLE) circuit and method of operation | |
| EP4238218A1 (en) | Dac with configurable output stage | |
| US6437633B2 (en) | Switching element, stage and system | |
| JP2008541589A (ja) | 集積ドライバ回路構造 | |
| CN114448407A (zh) | 开关装置及反馈电阻电路 | |
| CA2410605A1 (en) | Network for data transfer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20151104 Address after: Kanagawa Patentee after: Co., Ltd. Suo Si future Address before: Osaka Japan Patentee before: Matsushita Electric Industrial Co., Ltd. |