JP2008541589A - 集積ドライバ回路構造 - Google Patents
集積ドライバ回路構造 Download PDFInfo
- Publication number
- JP2008541589A JP2008541589A JP2008510591A JP2008510591A JP2008541589A JP 2008541589 A JP2008541589 A JP 2008541589A JP 2008510591 A JP2008510591 A JP 2008510591A JP 2008510591 A JP2008510591 A JP 2008510591A JP 2008541589 A JP2008541589 A JP 2008541589A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- output
- operational amplifier
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017581—Coupling arrangements; Interface arrangements programmable
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
増幅器(813)、カレントミラー・ブロック(815)および外部電流設定用抵抗(RSET)を含む集積回路ドライバ構造(801)が提供されており、それは、電流出力モード又は遠隔感知電圧出力モードで動作するようにデジタルに構成可能であり、その出力レベルが外部電圧によって制御されるようになっている。カレントミラー・ブロックは、すべて増幅器(813)の出力によって供給される同じゲート・バイアスを有する複数の電流源を含む。どんなときも、少なくとも1つの電流源が抵抗(RSET)に基準電流を供給するように接続されており、その他のすべての電流源は、負荷(816)に向かって負荷電流出力に基準電流をミラーするように接続されている。電流利得比は、抵抗に供給するように接続された電流源の数と、基準電流をミラーするように接続された数とに基づく。
Description
(発明の分野)
本発明は、電流出力モード又は遠隔感知電圧出力モードで動作するようにデジタルに構成可能な集積ドライバ回路構造に関する。
本発明は、電流出力モード又は遠隔感知電圧出力モードで動作するようにデジタルに構成可能な集積ドライバ回路構造に関する。
(発明の背景)
工業オートメーションの分野では、プログラマブル論理制御装置およびフィールド・エクステンション・モジュールが非常に多数の電子式アクチュエータを制御する。広範囲のアクチュエータおよびそれらの多様な性能要求のせいで、膨大な種類の信号ドライブが存在し、異なる範囲のドライブ電圧又は電流を有するアクチュエータ信号を提供している。それらの範囲の中間には、多くの独自仕様の信号インタフェースが存在して、要求されるアクチュエータ入力に合致するように電子的ドライブのカスタム化を要求する。
工業オートメーションの分野では、プログラマブル論理制御装置およびフィールド・エクステンション・モジュールが非常に多数の電子式アクチュエータを制御する。広範囲のアクチュエータおよびそれらの多様な性能要求のせいで、膨大な種類の信号ドライブが存在し、異なる範囲のドライブ電圧又は電流を有するアクチュエータ信号を提供している。それらの範囲の中間には、多くの独自仕様の信号インタフェースが存在して、要求されるアクチュエータ入力に合致するように電子的ドライブのカスタム化を要求する。
各タイプのアクチュエータに対して個別の基板設計を回避するために、スケーラブルな出力レベルを備え、正確な電圧制御の電流および電圧を供給する集積的解決策が望ましい。
従来の制御ループは、シャント抵抗を必要とし、そのシャント抵抗両端の電圧降下を測定して、その結果を例えば制御用増幅器および抵抗を通して増幅器の負の入力端子にフィード・バックすることによって、電流制御ループをクローズしている。
(発明の概要)
発明は、上述の制限を克服するドライバ回路を提供する。特に、集積ドライバ回路構造が提供され、ドライバは、電流出力モード又は電圧出力モードで動作するように構成可能であり、特に、それの出力範囲は、抵抗によってプリセットされ、それの出力レベルは、外部電圧によって制御されるようになっている。
発明は、上述の制限を克服するドライバ回路を提供する。特に、集積ドライバ回路構造が提供され、ドライバは、電流出力モード又は電圧出力モードで動作するように構成可能であり、特に、それの出力範囲は、抵抗によってプリセットされ、それの出力レベルは、外部電圧によって制御されるようになっている。
特別な実施の形態で、外部制御電圧は、電流出力モードで出力端子において利用可能な電流、あるいは、電圧出力モードで出力端子において利用可能な電圧を決定する。この集積回路は、演算増幅器、電圧・電流変換器およびカレントミラーを含む。演算増幅器の第1の入力は、制御端子に接続される。演算増幅器の第2の端子は、外部の設定用抵抗の両端に接続され、更にカレントミラーの出力か、あるいは、電圧・電流変換器の出力のいずれかに接続される。演算増幅器の出力は、カレントミラー・トランジスタのゲート・ドライブを提供する。電流出力モードで、カレントミラーを通るフィード・バックがクローズされて、設定用抵抗の両端に生成される基準電流が出力端子にミラーされる。電圧・電流変換器は、外部負荷の両端に接続された電圧感知入力を有する。電圧出力モードで、フィード・バックは、出力端子における電圧を設定する電圧・電流変換器の出力を通してクローズされる。
電流出力モードで、基準電流は、フィード・フォワード構成において負荷に対して、特に、動的に整合されるカレントミラーを介してミラーされるため、シャント抵抗、制御用増幅器(INA)および電圧・電流変換用抵抗を備える電流制御ループを必要としない。特に、カレントミラーに採用されるダイナミック要素による整合方法は、広範囲の出力電流を通して高い精度を保証する。高出力電流における電圧の無歪限界又は電力効率に対する制限は、排除される。電流設定用抵抗によって強制される基準電流を決定するゲート・ドライバがクローズした制御ループの一部である演算増幅器を含むことは、望ましいことであるが、フィード・バック・ループは、短く高速用として適している。典型的には、このループに対して付加的な(外部の)補償は、必要ない。
カレントミラーに組み込まれたダイナミック要素による整合は、大きい出力電流範囲にわたって付加的な調整なしで高い精度を保証する。更に、電圧無歪限度および電力効率の電流依存性は、ほぼ排除される。更に、(制御ループでは、使用されなかった)電圧・電流変換器を使用して負荷電圧情報を提供することができる。
1つの実施の形態で、カレントミラーは、すべて演算増幅器によって供給される同じゲート・バイアスを有する複数の電流源を含む。電流源の少なくとも1つは、前記基準電流を外部設定用抵抗に供給するように接続され、その他すべての電流源は、出力端子に接続される。
進歩した実施の形態では、クロック制御式のスイッチング構成が提供されて、それは、カレントミラー中の電流源すべてを通して、基準電流を供給するように接続される少なくとも電流源を循環させる。この循環は、ランダムに、あるいは、一定のパターンに従って行われ、例えば、すべての電流源が本質的に等しい回数選ばれることを保証するように行われる。
別に実施の形態で、集積回路は、電圧・電流変換器の出力を演算増幅器の入力又は電圧感知端子に選択的に接続する内部スイッチを含む。
別の実施の形態で、電圧・電流変換器は、2つの付加的な端子を含み、その両端にスケール抵抗を接続することができる。スケール抵抗は、出力電流のスケールと無関係に、出力電圧のスケールを設定することを可能にする。電流および電圧出力の範囲を独立的に選択することは、電流出力モードの電流範囲について外部抵抗を選択し、また電圧出力モードの電圧範囲について別の外部抵抗を選択することで容易に実現できる。有利なことに、それらの抵抗の値は、負荷に対する電力効率および負荷電圧の無歪限度に影響しない。
別の実施の形態で、装置は、バス・システムにつながるインタフェースを介して遠隔地から構成することが可能である。
更に別の実施の形態で、装置は、例えば、装置の特定の端子を監視することによって、故障や負荷インピーダンスを監視する目的で用いることができる。
更に別の実施の形態で、装置は、例えば、それのインタフェースを介してスイッチ・オフ機能を含む。そのような出力停止機能は、カレントミラーへのゲート・ドライブを禁止することによって回路中に容易に組み込むことができる。従って、付加的な(外部の)スイッチが必要なく、そのようなスイッチ両端の電圧降下も発生しない。
以下の図面には、発明の実施の形態が示され、説明されている。
(詳細な説明)
図1は、(負および正の入力と出力とを備えた)増幅器813、カレントミラー・ブロック815および外部電流設定用抵抗RSETを含む、(端子802から809、CS1、CS2、ODおよび812を備えた)集積ドライバ回路構造801を示す。電流設定用抵抗RSETは、端子802を介して増幅器813の負入力に接続され、またアースGNDに接続される。抵抗RSETをアースGNDにつなぐ代わりに別の基準電圧につないでも構わないことに留意すべきである。制御電圧Vinは、端子803を介して増幅器813の正入力に供給される。カレントミラー・ブロック815は、第1の出力を有し、それは、スイッチS1を介して増幅器813の負入力と抵抗RSETとの間のノード802に接続することができる。カレントミラー・ブロック815は、第2の出力を有し、それに対して、出力端子DRV809を介して負荷816が接続される。増幅器813の出力は、カレントミラー・ブロック815に対してゲート制御電圧を供給する。
図1は、(負および正の入力と出力とを備えた)増幅器813、カレントミラー・ブロック815および外部電流設定用抵抗RSETを含む、(端子802から809、CS1、CS2、ODおよび812を備えた)集積ドライバ回路構造801を示す。電流設定用抵抗RSETは、端子802を介して増幅器813の負入力に接続され、またアースGNDに接続される。抵抗RSETをアースGNDにつなぐ代わりに別の基準電圧につないでも構わないことに留意すべきである。制御電圧Vinは、端子803を介して増幅器813の正入力に供給される。カレントミラー・ブロック815は、第1の出力を有し、それは、スイッチS1を介して増幅器813の負入力と抵抗RSETとの間のノード802に接続することができる。カレントミラー・ブロック815は、第2の出力を有し、それに対して、出力端子DRV809を介して負荷816が接続される。増幅器813の出力は、カレントミラー・ブロック815に対してゲート制御電圧を供給する。
カレントミラー・ブロック815は、複数の電流源を含み、それらは、すべて増幅器813の出力によって供給される同じゲート・バイアスを有する。どんなときも、カレントミラー・ブロック815の複数の電流源のうち少なくとも1つは、電流設定用抵抗RSETに対して基準電流を供給するように接続される。カレントミラー815のその他すべての電流源は、負荷816に向かって負荷電流出力に基準電流をミラーするように接続される。このように、カレントミラー815は、電流設定用抵抗RSETに基準電流を供給するように接続された電流源の数に基づき、そして負荷816に向かって基準電流をミラーするように接続された電流源の数に基づき電流利得比を提供する。示された例で、1:Xという比は、合計で1+X個の電流源が設けられ、そこで1つの電流源が電流設定用抵抗RSETに基準電流を供給するように接続されており、X個の電流源が負荷電流出力に電流をミラーするように接続されていることを意味する。比「1:X」に関連して注意すべき点は、「X」が整数である必要がないこと、および/又は「1」が「1」個だけの電流源を必ずしも意味しないことである。言い換えると、「3:10」、「4:20」、「8:2」等のような比を持つ実施も可能である。
好適な実施の形態で、カレントミラーに関する精度を上げるために、ダイナミック要素による整合方法が適用される。これは、クロック制御のスイッチング構成を提供することによって実現され、それは、基準電流を供給するように接続される(少なくとも1つの)電流源をカレントミラーの電流源すべてを通して循環させるものである。プロセス変動によるトランジスタの不一致は、電流源としてX+1個の同一トランジスタを提供することによって、またカレントミラーの各側に接続されたトランジスタ群を周期的に切り替えることによって大幅に縮小することができる。
図1に示すように、更に電圧・電流変換器814を設けることができる。電圧・電流変換器814は、2つの入力を有し、それぞれが端子807および808に接続され、それらの間に負荷816が接続される。電圧・電流変換器814は、またスイッチS2に接続される1つの出力を有し、更に、端子805および806に接続された2つの付加的な入力を有しており、それらの間には、電圧・電流変換器814の電圧出力スケールを設定する外部抵抗RGNを接続できる。
端子CS1、CS2は、電力供給装置のモードを選択するために用いられる。これらの端子にデジタル信号を供給することによって、回路を電流出力モード又は電圧出力モードのいずれかで動作させるように構成できる。更に、この回路によって信号を監視できる。すなわち、回路801および/又はそれらに接続された負荷の監視目的に使用することもできる。
電流出力モードで、基準電流ICOPYが、カレントミラー・ブロック815からスイッチS1を経由して端子802に転送される。出力電流は、増幅器によって抵抗RSET両端に強制される入力電圧Vinによって設定される。この基準電流は、カレントミラー・ブロック815中で出力端子809に向かってミラーされる(および、多分増幅もされる)。ダイナミック要素による整合は、上述のように、カレントミラーに要求される精度を保証する。電流ISUMは、電圧・電流変換器814の出力からスイッチS2を経由して端子804に転送され、それによって負荷両端の電位差を端子804においてモニタできるようにする。
電圧出力モードで、電流ISUMは、スイッチS2を経由して端子802に転送され、それによってフィード・バック・ループがクローズする。端子808と807との間の出力電圧は、入力電圧Vinによって制御される。電圧出力の振幅は、抵抗RGNによって電流出力振幅と独立に設定できる。電流ICOPYは、スイッチS1を経由して端子812に転送される。この構成は、端子812を介して負荷電流をモニタすることを可能にする。
端子812および/又は804の出力を観察することによって、故障状態が検出でき、あるいは、負荷インピーダンスがモニタできる。
図2は、電力供給装置のインタフェース901を示す。このインタフェースは、制御信号CS1、CS2およびODを含み、またスイッチS1およびS2、更にカレントミラー・ブロック815への制御出力を含む。
制御信号ODは、出力のイネーブルを制御する:高レベルがイネーブルで、低レベルがディセーブルである。制御信号CS1およびCS2は、次のように構成モードを制御する:「00」が電圧モード(図1を参照:S1が端子812に接続され、S2が端子802に接続される)、「01」が電流モード(図1を参照:S1が端子802に接続され、S2が端子804に接続される)、そして「10」および「11」は、構成可能モードとして使用される(図1を参照:S1が端子812に接続され、S2が端子804に接続される)。モード「10」と「11」との違いは、設定電流の限度である。
図3は、複数の電流源M1、・・・、MN+1を備えた回路例を示す。電流源は、PMOSトランジスタであり、それらのソースは、正の電力供給レールに接続されている。電流源のゲートは、互いに接続されて、バイアス源に接続されている。電流出力IIN又は電流入力IOUTは、各PMOSトランジスタのドレインに接続することができる。このような接続は、スイッチ制御201によって制御される。従って、各PMOSトランジスタは、それのドレインと直列につながる2つのスイッチSWAおよびSWBを有しており、それによってドレインが入力ミラー・レッグ又は出力ミラー・レッグのいずれかに接続されるようにする。
本発明が関連する分野の当業者は、特許請求する本発明のスコープから外れることなく、ここに説明した例示的実施の形態に対してその他の修正および更なる修正を施すことができることを理解する。
Claims (11)
- 電流出力モード又は電圧出力モードで動作するようにデジタルに構成可能で、その出力レベルが外部電圧によって制御される集積ドライバ回路構造。
- 請求項1記載の装置であって、
外部制御電圧が電流出力モードで出力端子において利用可能な電流を決定し、また外部制御電圧が電圧出力モードで出力端子において利用可能な電圧を決定するようになっており、
集積回路は、演算増幅器、電圧・電流変換器およびカレントミラーを含んでおり、
演算増幅器の第1の入力は、制御端子に接続されており、
電圧・電流変換器は、外部負荷の両端に接続された複数の電圧感知入力を有しており、
電流出力モードで、演算増幅器の第2の入力は、カレントミラーの基準電流源および外部設定用抵抗に接続されており、演算増幅器の出力がカレントミラーにゲート・バイアスを供給し、またカレントミラーが基準電流を出力端子にミラーしており、
電圧出力モードで、演算増幅器の第2の入力は、電圧・電流変換器の出力に接続されており、演算増幅器の出力が出力端子を駆動して負荷両端間の電圧を設定するようにした、
前記装置。 - 請求項2に記載の装置であって、集積回路は、電圧・電流変換器の出力を演算増幅器の入力又は装置の負荷電圧感知端子へ選択的に接続する内部スイッチを含んでいる前記装置。
- 請求項2および3のいずれかに記載の装置であって、集積回路は、カレントミラーの負荷電流コピー端子を演算増幅器の入力又は装置の負荷電流感知端子に選択的に接続する内部スイッチを含んでいる前記装置。
- 請求項2から4のいずれかに記載の装置であって、カレントミラーは、すべて前記演算増幅器の出力によって供給される同じゲート・バイアスを有する複数の電流源を含んでおり、前記電流源の少なくとも1つが前記基準電流を前記外部設定用抵抗に供給するように接続されている前記装置。
- 請求項5記載の装置であって、その他のすべての電流源が基準電流をミラーするように出力端子に接続されている前記装置。
- 請求項6記載の装置であって、クロック制御のスイッチング構成が提供されて、それによって前記基準電流を供給するように接続される少なくとも1つの電流源を、カレントミラー中のすべての電流源を通して循環させるようになっている前記装置。
- 請求項2から7のいずれかに記載の装置であって、電圧・電流変換器は、2つの端子を含み、それらの間に電流出力スケールと独立に電圧出力スケールを設定するスケール抵抗が接続される前記装置。
- 請求項2から8のいずれかに記載の装置であって、装置は、そのインタフェースを介して遠隔制御の目的で使用される前記装置。
- 請求項2から9のいずれかに記載の装置であって、装置は、故障又は負荷インピーダンス監視の目的で使用される前記装置。
- 請求項2から10のいずれかに記載の装置であって、インタフェースは、装置をスイッチ・オフする機能を含んでいる前記装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005022338A DE102005022338A1 (de) | 2005-05-13 | 2005-05-13 | Integrierte Treiberschaltungsstruktur |
PCT/EP2006/062279 WO2006120247A1 (en) | 2005-05-13 | 2006-05-12 | Integrated driver circuit structure |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008541589A true JP2008541589A (ja) | 2008-11-20 |
Family
ID=36914311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008510591A Abandoned JP2008541589A (ja) | 2005-05-13 | 2006-05-12 | 集積ドライバ回路構造 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7425848B2 (ja) |
EP (1) | EP1882308B1 (ja) |
JP (1) | JP2008541589A (ja) |
CN (1) | CN101176257B (ja) |
DE (1) | DE102005022338A1 (ja) |
WO (1) | WO2006120247A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2531552B (en) * | 2014-10-21 | 2017-12-27 | Polatis Ltd | Crosstalk reduction technique for multi-channel driver circuits |
EP3644157B1 (en) * | 2018-10-24 | 2022-12-14 | Sciosense B.V. | Electric circuit arrangement to control current generation |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7700807A (nl) * | 1977-01-27 | 1978-07-31 | Philips Nv | Stroomstabilisator. |
US4315207A (en) * | 1980-06-20 | 1982-02-09 | Advanced Micro Devices, Inc. | Current controlled battery feed circuit |
US4967140A (en) * | 1988-09-12 | 1990-10-30 | U.S. Philips Corporation | Current-source arrangement |
US6005414A (en) * | 1997-06-03 | 1999-12-21 | Linear Technology Corporation | Mixed-mode multi-protocol serial interface driver |
US6704050B1 (en) * | 1999-04-23 | 2004-03-09 | Polaroid Corporation | Active-pixel image sensing device with linear mode voltage to current conversion |
DE19951944A1 (de) * | 1999-10-28 | 2001-05-03 | Mannesmann Rexroth Ag | Elektrische Schaltungsanordnung zur Umformung einer Eingangsspannung |
US6624662B1 (en) * | 2000-06-30 | 2003-09-23 | Intel Corporation | Buffer with compensating drive strength |
EP1465343A1 (en) * | 2001-12-07 | 2004-10-06 | Thine Electronics, Inc. | Semiconductor integrated circuit |
ITVA20020038A1 (it) * | 2002-05-30 | 2003-12-01 | St Microelectronics Srl | Regolatore di tensione |
KR100508747B1 (ko) * | 2003-06-19 | 2005-08-17 | 삼성전자주식회사 | 배터리 충전장치 및 방법 |
US7050914B2 (en) * | 2004-10-22 | 2006-05-23 | Aimtron Technology Corp. | Current sensing circuit |
-
2005
- 2005-05-13 DE DE102005022338A patent/DE102005022338A1/de not_active Ceased
-
2006
- 2006-05-12 CN CN2006800162156A patent/CN101176257B/zh active Active
- 2006-05-12 JP JP2008510591A patent/JP2008541589A/ja not_active Abandoned
- 2006-05-12 EP EP06777219.4A patent/EP1882308B1/en not_active Expired - Fee Related
- 2006-05-12 WO PCT/EP2006/062279 patent/WO2006120247A1/en not_active Application Discontinuation
- 2006-05-15 US US11/383,413 patent/US7425848B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20060255841A1 (en) | 2006-11-16 |
CN101176257A (zh) | 2008-05-07 |
EP1882308B1 (en) | 2014-04-16 |
DE102005022338A1 (de) | 2006-11-16 |
EP1882308A1 (en) | 2008-01-30 |
US7425848B2 (en) | 2008-09-16 |
CN101176257B (zh) | 2011-06-15 |
WO2006120247A1 (en) | 2006-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060255787A1 (en) | Voltage controlled current source device | |
EP2128633B1 (en) | Current-sense amplifier arrangement and method for measuring a voltage signal | |
CN112042117A (zh) | 具有多个独立输出级的d类放大器 | |
US20110273231A1 (en) | Semiconductor integrated circuit | |
US20190207573A1 (en) | Chopper-stabilized amplifier with analog-driven level shifter | |
CN101501986B (zh) | 堆叠式缓冲器 | |
KR20080046121A (ko) | 전원 공급 제어 장치 및 그 방법 | |
JP4014383B2 (ja) | 高精度差動型スイッチト電流源 | |
JP2007534244A (ja) | 出力段システム | |
CN116388763B (zh) | 一种兼容电压/电流输出的dac | |
JP2008541589A (ja) | 集積ドライバ回路構造 | |
CN106921379B (zh) | 输入电路 | |
US20070194847A1 (en) | Operational amplifier | |
JPH09246885A (ja) | 入力回路及びオペアンプ回路並びに半導体集積回路装置 | |
US8058854B2 (en) | Drive circuit | |
KR101939147B1 (ko) | 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기 | |
US6825718B2 (en) | Impedance matching circuit | |
JP4876254B2 (ja) | 回路装置 | |
KR102137530B1 (ko) | 전자기기, 배전반 및 그 전원 작동 모드 스위칭 회로 | |
US11316528B2 (en) | PWM DAC with improved linearity and insensitivity to switch resistance | |
US7129758B2 (en) | Load driving circuit with current detection capability | |
US11863127B2 (en) | Amplifier device | |
US20230127206A1 (en) | Regulated supply for improved single-ended chopping performance | |
US20230308037A1 (en) | Semiconductor device and motor drive system | |
JP2005203480A (ja) | 電圧制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20090925 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090925 |