JP4876254B2 - 回路装置 - Google Patents
回路装置 Download PDFInfo
- Publication number
- JP4876254B2 JP4876254B2 JP2006312985A JP2006312985A JP4876254B2 JP 4876254 B2 JP4876254 B2 JP 4876254B2 JP 2006312985 A JP2006312985 A JP 2006312985A JP 2006312985 A JP2006312985 A JP 2006312985A JP 4876254 B2 JP4876254 B2 JP 4876254B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistor
- voltage
- terminal
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
本発明は、回路装置に関する。
従来、この種の回路装置としては、入力信号の電圧を直列接続した抵抗を用いて分圧してAD(Analog−Digital)コンバータに入力する抵抗回路と、抵抗回路に流れる電流を遮断する電流遮断用スイッチとを備えるものが提案されている(例えば、特許文献1参照)。この回路装置では、ADコンバータの比較器が入力された信号を論理閾値と比較している最中に電流遮断用スイッチにより抵抗回路に流れる電流を遮断することにより、装置全体の消費電力を低減している。
特開2006−24975号公報
一般的に、上述の回路装置では、入力信号の電圧が高いために抵抗回路での消費電力が大きく、発熱量も大きい。そのため、抵抗回路とADコンバータのような集積回路とをワンチップに搭載すると集積回路が抵抗回路で生じた熱による影響を受けてしまう。このような熱による影響を回避するために、集積回路と抵抗回路とをワンチップとして構成せずに集積回路を搭載しワンチップとして構成された回路チップに抵抗回路を外付けする手法が用いられている。一方、このような回路装置では、回路チップに入力可能な信号の電圧範囲が予め決められている場合が多いため、抵抗回路で広い電圧範囲の信号を回路チップに入力可能な電圧範囲の信号にして入力するという課題がある。この課題を解決する方法として、抵抗回路に分圧比を切り替えるためのリレーやトランジスタを用いたスイッチを付加して、入力信号の電圧に応じてこのスイッチを切り替えることにより抵抗回路の分圧比を切り替えて広い電圧範囲の信号を入力する方法が考えられるが、この方法では、抵抗回路にスイッチを設ける必要があり、回路規模が大きくなってしまう。
本発明の回路装置は、より簡易な構成で広い電圧範囲の信号を信号を入力する信号入力端子から入力することを目的とする。
本発明の回路装置は、上述の目的を達成するために以下の手段を採った。
本発明の回路装置は、
信号入力端子から信号を入力する回路装置であって、
入力端子と、少なくとも一つの出力端子と、異なる複数の基準電圧に接続される複数の基準電圧接続端子と、所定の制御信号に基づいて前記複数の基準電圧接続端子と前記出力端子との接続を切り替える切替回路とを有してワンチップとして構成された回路チップと、
前記信号入力端子と前記回路チップの入力端子とに接続された第1の抵抗と、前記第1の抵抗の前記回路チップの入力端子側と前記回路チップの出力端子とに接続された第2の抵抗とを有する抵抗回路と、
を備えることを要旨とする。
信号入力端子から信号を入力する回路装置であって、
入力端子と、少なくとも一つの出力端子と、異なる複数の基準電圧に接続される複数の基準電圧接続端子と、所定の制御信号に基づいて前記複数の基準電圧接続端子と前記出力端子との接続を切り替える切替回路とを有してワンチップとして構成された回路チップと、
前記信号入力端子と前記回路チップの入力端子とに接続された第1の抵抗と、前記第1の抵抗の前記回路チップの入力端子側と前記回路チップの出力端子とに接続された第2の抵抗とを有する抵抗回路と、
を備えることを要旨とする。
この本発明の回路装置では、回路チップの複数の基準電圧接続端子に異なる複数の基準電圧を接続すると共に回路チップの切替回路に所定の制御信号を入力して複数の基準電圧接続端子のいずれかと回路チップの出力端子とを接続した状態で、信号入力端子に信号を入力すると、出力端子に接続された基準電圧接続端子の電圧に入力信号の電圧と基準電圧接続端子の電圧との差を第1の抵抗と第2の抵抗とによって分圧された電圧を加えた電圧の信号が回路チップの入力端子に入力される。すなわち、入力端子に入力される信号の電圧をVin、信号入力端子に入力する信号の電圧をVsig、第1の抵抗の抵抗値をR1、第2の抵抗の抵抗値をR2、基準電圧接続端子の電圧をVset、とすると、入力端子に入力される信号の電圧Vinは次式(1)によって表わされ、入力端子に入力される信号の電圧Vinの許容電圧範囲をV1≦Vin≦V2とすると、信号入力端子に入力される信号の電圧Vsigの許容電圧範囲は式(2)で示す範囲となる。ここで、回路チップの出力端子に接続する基準電圧接続端子を変更すれば、式(2)の電圧Vsetが変更されるから、信号入力端子に入力される信号の電圧Vsigの許容電圧範囲を変更することができる。したがって、本発明の回路装置では、回路チップの切替回路に所定の制御信号を入力するだけで複数の基準電圧接続端子と出力端子との接続を切り替え、信号入力端子に入力可能な電圧範囲を切り替えることができる。また、回路チップに外付けで出力される信号の電圧を切り替えるためのスイッチ等を付加する必要がないので、このようなスイッチ等を付加するものに比してより簡易な構成で広い電圧範囲の信号を信号入力端子から入力することができる。なお、式(1),(2)は、回路チップの入力端子に流れる電流や出力端子の出力抵抗は考慮しないものとして導出したが、回路チップの入力端子に流れる電流や出力端子の出力抵抗を考慮して導出してもよい。
Vin=Vset+(Vsig-Vset)×R2/(R1+R2) (1)
(V1-Vset)・(R1+R2)/R2+Vset≦Vsig≦(V2-Vset)・(R1+R2)/R2+Vset (2)
(V1-Vset)・(R1+R2)/R2+Vset≦Vsig≦(V2-Vset)・(R1+R2)/R2+Vset (2)
こうした本発明の回路装置において、前記回路チップは、前記出力端子として複数の端子を有すると共に前記切替回路として前記複数の基準電圧接続端子と前記出力端子としての複数の端子との接続を切り替える回路を有するチップであり、前記抵抗回路は、前記第2の抵抗として前記回路チップの前記出力端子としての複数の端子毎の複数の抵抗を有する回路であるものとすることもできる。複数の出力端子と複数の基準電圧接続端子との接続を切り替えることにより、より広い電圧範囲の信号を信号入力端子から入力することができる。この場合において、前記回路チップは、前記出力端子としてn個の出力端子を有するチップであり、前記抵抗回路は、前記第2の抵抗として前記n個の出力端子のそれぞれに接続されたn個の抵抗を有する回路であり、前記第1の抵抗および前記n個の第2の抵抗は、抵抗値の比が以下の式(3)に示される比となる抵抗であるものとすることもできる。すなわち、回路チップが出力端子としてn個の出力端子を有するチップであるときには、入力端子に入力される信号の電圧をVin、信号入力端子に入力する信号の電圧をVsig、第1番目の出力端子の電圧をVset1、第2番目の出力端子の電圧をVset2、・・・、第n番目の出力端子の電圧をVsetn、第1の抵抗の抵抗値とn個の第2の抵抗の抵抗値との比が式(3)で示される比であるとすると、入力端子に入力される信号の電圧Vinは次式(4)によって表わされ、入力端子に入力される信号の電圧Vinの許容電圧範囲をV1≦Vin≦V2とすると、信号入力端子に入力される信号の電圧Vsigの許容電圧範囲は式(5)で示す範囲となる。ここで、回路チップのn個の出力端子に接続する基準電圧接続端子を変更すれば、式(5)の電圧Vset1,Vset2,・・・、Vsetnが変更されるから、信号入力端子に入力される信号の電圧Vsigの許容電圧範囲を変更することができる。なお、式(3)から式(5)は、回路チップの入力端子に流れる電流や各出力端子の出力抵抗は考慮しないものとして導出したが、回路チップの入力端子に流れる電流や各出力端子の出力抵抗を考慮して計算式を導出してもよい。
R1:R2(1):R2(2):・・・:R2(n)=2(n-1):20:21:・・・:2(n-1)(ただし、nは、1以上の整数であり、前記第1の抵抗値をR1,前記n個の第2の抵抗について第1番目の前記第2の抵抗の抵抗値をR2(1),第2番目の前記第2の抵抗の抵抗値をR2(2),・・・,第n番目の前記第2の抵抗の抵抗値をR2(n)とする。) (3)
Vin=Vsig/(2n)+Vset1/(21)+Vset2/(22)+・・・+Vsetn/(2n) (4)
(2n)[V1-Vset1/(21)-Vset2/(22)-・・・-Vsetn/(2n)]≦Vsig≦(2n)[V1-Vset1/(21)-Vset2/(22)-・・・-Vsetn/(2n)] (5)
Vin=Vsig/(2n)+Vset1/(21)+Vset2/(22)+・・・+Vsetn/(2n) (4)
(2n)[V1-Vset1/(21)-Vset2/(22)-・・・-Vsetn/(2n)]≦Vsig≦(2n)[V1-Vset1/(21)-Vset2/(22)-・・・-Vsetn/(2n)] (5)
回路チップが前記出力端子として複数の出力端子を有するチップである態様の本発明の回路装置において、前記回路チップは、前記出力端子として出力端子(A)と出力端子(B)との二つの端子を有するチップであり、前記抵抗回路は、前記第2の抵抗として前記出力端子(A)に接続された抵抗(A)と前記出力端子(B)に接続された抵抗(B)との二つの抵抗を有する回路であり、前記第1の抵抗と前記抵抗(A)と前記抵抗(B)とは、抵抗値が2:1:2の比となる抵抗であるものとすることもできる。すなわち、回路チップが出力端子として出力端子(A)と出力端子(B)との二つの端子を有するチップであるときには、入力端子に入力される信号の電圧をVin、信号入力端子に入力する信号の電圧をVsig、第1の抵抗の抵抗値をR1、抵抗(A)の抵抗値をR2A、抵抗(B)の抵抗値をR2B,出力端子(A)の電圧をVsetA、出力端子(B)の電圧をVsetBとすると、入力端子に入力される信号の電圧Vinは次式(6)によって表わされ、入力端子に入力される信号の電圧Vinの許容電圧範囲をV1≦Vin≦V2とすると、信号入力端子に入力される信号の電圧Vsigの許容電圧範囲は式(7)で示す範囲となる。なお、式(6),(7)における値kは、次式(8)によって表わされる。ここで、回路チップの出力端子(A)や出力端子(B)に接続する基準電圧接続端子を変更すれば、式(7)の電圧VsetA,VsetBが変更されるから、信号入力端子に入力される信号の電圧Vsigの許容電圧範囲をより広い範囲に変更することができる。また、第1の抵抗と抵抗(A)と抵抗(B)とを抵抗値が2:1:2の比となる抵抗であるものとすると、式(6),(7)はそれぞれ次式(9),(10)によって表わされ、信号入力端子から入力可能な電圧範囲を容易に計算可能なものにすることができる。なお、式(6)から(10)は、回路チップの入力端子に流れる電流や出力端子(A),(B)の出力抵抗は考慮しないものとして導出したが、回路チップの入力端子に流れる電流や出力端子(A),(B)の出力抵抗を考慮して計算式を導出してもよい。
Vin=(Vsig・R2A・R2B+VsetA・R1・R2B+VsetB・R1・R2A)/k (6)
k・V1-VsetA・R1/R2A-VsetB・R1/R2B≦Vsig≦k・V2-VsetA・R1/R2A-VsetB・R1/R2B (7)
k=R2A・R2B+(R2A+R2B)・R1 (8)
Vin=Vsig/4+VsetA/2+VsetB/4 (9)
4・V1-2・VsetA-VsetB≦Vsig≦4・V2-2・VsetA-VsetB (10)
k・V1-VsetA・R1/R2A-VsetB・R1/R2B≦Vsig≦k・V2-VsetA・R1/R2A-VsetB・R1/R2B (7)
k=R2A・R2B+(R2A+R2B)・R1 (8)
Vin=Vsig/4+VsetA/2+VsetB/4 (9)
4・V1-2・VsetA-VsetB≦Vsig≦4・V2-2・VsetA-VsetB (10)
また、本発明の回路装置において、前記回路チップは、前記切替回路として前記出力端子を前記複数の基準電圧接続端子の何れとも接続しない高インピーダンス状態を切り替えの状態の一つとして切り替え可能な回路であるものとすることもできる。こうすれば、高インピーダンス状態に切り替えられた出力端子は、回路チップの入力端子側に電気的に接続されていないものとみなすことができ、信号入力端子から入力される信号の電圧を変更せずにそのまま出力することもできる。
さらに、本発明の回路装置において、前記複数の基準電圧接続端子のいずれか一つは接地用の端子であるものとすることもできる。
そして、本発明の回路装置において、前記回路チップと前記抵抗回路とがワンチップとして構成されてなるものとすることもできる。
次に、本発明を実施するための最良の形態を実施例を用いて説明する。
図1は、本発明の一実施形態としての回路装置20の構成の概略を示す構成図である。回路装置20は、信号入力端子22から信号が入力された信号を処理する信号処理装置として構成されており、全体でワンチップとして構成された回路チップ24と、複数の抵抗から構成される抵抗回路30とを備える。
回路チップ24は、ADコンバータ26が搭載されており、ADコンバータ26に信号を入力するための入力端子Ainと、二つの出力端子DoutA,DoutBと、電源電圧VCCを供給する直流の電圧源27に接続された基準電圧接続端子Vccと、接地電圧VSSになるよう設定された接地用接続端子Vssと、制御信号Modeが入力される制御信号用端子Minと、制御信号Modeに基づいて基準電圧接続端子Vccおよび接地用接続端子Vssと出力端子DoutA,DoutBとの接続を切り替える切替回路28とを備える。ADコンバータ26は、基準電圧接続端子Vccと接地用接続端子Vssとに接続されており、入力端子Ainから基準電圧接続端子Vccと接地用接続端子Vssとの間の電圧の範囲、つまり、電源電圧VCCと接地電圧VSSとの間の電圧の信号が入力されるよう構成されている。制御信号Modeは、値1から値9に設定され、切替回路28に制御信号Modeが入力されると、制御信号Modeの設定値に応じて出力端子DoutA,DoutBを基準電圧接続端子Vccや接地用接続端子Vssの何れかに接続された状態にしたり、基準電圧接続端子Vccや接地用接続端子Vssの何れにも接続されない高インピーダンス状態にする。制御信号Modeと出力端子DoutA,DoutBの状態との関係については、後述する。
抵抗回路30は、信号入力端子22と回路チップ24の入力端子Ainとに接続された抵抗R1と、抵抗R1の回路チップ24の入力端子Ain側と回路チップ24の出力端子DoutAとに接続された抵抗R2Aと、抵抗R1の回路チップ24の入力端子Ain側と回路チップ24の出力端子DoutBとに接続された抵抗R2Bとを備える。抵抗R1,R2A,R2Bとして回路チップ24の入力端子Ainに入力可能な電圧範囲と信号入力端子22から入力する信号の電圧範囲とに基づいて適宜選択された抵抗値の抵抗を用いるが、実施例では、抵抗R1,R2A,R2Bとして、抵抗値の比が2:1:2となるものを用いるものとする。
次に、こうして構成された回路装置20の動作について説明する。回路チップ24の切替回路28の制御信号用端子Minに制御信号Modeを入力して基準電圧接続端子Vccおよび接地用接続端子Vssのいずれかと回路チップの出力端子DoutA,DoutBとを接続した状態で、信号入力端子22に信号を入力すると、出力端子DoutA,DoutBに入力された電圧や信号入力端子22から入力された信号の電圧,抵抗R1,R2A,R2Bの抵抗値に基づく電圧の信号が回路チップ24の入力端子Ainに入力される。ここで、入力端子Ainに入力される信号の電圧をVin、信号入力端子22に入力する信号の電圧をVsig、抵抗R1の抵抗値をR1、抵抗R2Aの抵抗値をR2A、抵抗R2Bの抵抗値をR2B,出力端子DoutAの電圧をVsetA、出力端子DoutBの電圧をVsetBとすると、入力端子に入力される信号の電圧Vinは上述の式(9)によって表わされ、入力端子に入力される信号の電圧Vinの許容電圧範囲をV1≦Vin≦V2とすると、信号入力端子に入力される信号の電圧Vsigの許容電圧範囲は上述の式(10)で示す範囲となる。ここで、制御信号Modeを変更して回路チップ24の出力端子DoutA,DoutBに接続する基準電圧接続端子Vccや接地用接続端子Vssを変更すれば、式(9)の電圧VsetA,VsetBが変更されるから、信号入力端子に入力される信号の電圧Vsigの許容電圧範囲を変更することができる。また、抵抗R1,R2A,R2Bとは、抵抗値が2:1:2の比となる抵抗とすることにより、式(10)に示すように信号入力端子22から入力可能な電圧範囲を容易に計算可能なものにすることができる。
さらに、出力端子DoutA,DoutBを基準電圧接続端子Vccや接地用接続端子Vssの何れにも接続されない高インピーダンス状態にすれば、高インピーダンス状態の出力端子DoutA,DoutBに接続された抵抗は、回路チップ24の入力端子Ainに電気的に接続されていないものとみなすことができる。したがって、出力端子DoutA,DoutBの何れかが高インピーダンス状態であるときには、入力端子に入力される信号の電圧Vinは、上述の式(1)で表わされ、入力端子Ainに入力される信号の電圧Vinの許容電圧範囲をV1≦Vin≦V2とすると、信号入力端子22に入力される信号の電圧Vsigの許容電圧範囲は上述の式(2)で示す範囲となる。また、出力端子DoutA,DoutBの双方を基準電圧接続端子Vcc,接地用接続端子Vssの何れにも接続されないものとすれば、信号入力端子22に入力された信号の電圧を変更せずにそのまま回路チップ24の入力端子Ainに入力することができる。
図2は、制御信号Modeの値と出力端子DoutA,DoutBの状態と回路チップ24の入力端子Ainに入力される電圧Vinを計算するための計算式と電源電圧VCCを5Vとして接地電圧VSSを0Vとしたとき、すなわち、ADコンバータ26に入力可能な電圧範囲が0Vから5Vであるときに信号入力端子22から入力可能な信号の電圧範囲とを示す説明図である。図中、「H」は、出力端子DoutA,DoutBが基準電圧接続端子Vccに接続された状態、すなわち、電源電圧VCCに設定されている状態であることを示し、「L」は、出力端子DoutA,DoutBが接地用接続端子Vssに接続された状態、すなわち、接地電圧VSSに設定されている状態であることを示し、「Z」は、出力端子DoutA,DoutBが基準電圧接続端子Vcc,接地用接続端子Vssの何れにも接続されていない高インピーダンス状態であることを示している。図中、計算式は、上述の式(1),(9)から求めることができる。図2に例示するように、回路チップ24の切替回路28に入力する制御信号Modeを変更するだけで、信号入力端子22に入力される信号電圧Vsigの範囲を変更することにできる。
以上説明した実施例の回路装置20によれば、回路チップ24の切替回路28に制御信号Modeを入力するだけで基準電圧接続端子Vcc,接地用接続端子Vssと出力端子DoutA,DoutBとの接続を切り替えて、信号入力端子22に入力可能な電圧を切り替えることができ、回路チップに外付けでスイッチ等を付加する必要がないので、このようなスイッチ等を付加するものに比してより簡易な構成で広い電圧範囲の信号を信号入力端子から入力することができる。また、抵抗R1,R2A,R2Bとは、抵抗値が2:1:2の比となる抵抗とすることにより、信号入力端子22から入力可能な電圧範囲を容易に計算可能なものにすることができる。
実施例の回路装置20では、抵抗R1,R2A,R2Bとは、抵抗値が2:1:2の比となる抵抗であるものとしたが、抵抗R1,R2A,R2Bとして、回路チップ24の入力端子Ainに入力可能な電圧範囲と信号入力端子22から入力する信号の電圧範囲に基づいて如何なる比なものを選択してもよく、信号入力端子22から入力する信号の電圧範囲に応じて適宜設定することができる。例えば、抵抗R1,R2A,R2Bとを抵抗値が10:24:27の比となる抵抗のものであるとすれば、出力端子DoutA,DoutBとを共に接地用接続端子Vssに接続すれるよう制御用信号Modeを入力すると、信号入力端子22から0Vから45Vの電圧の信号を入力することができる。
実施例の回路装置20では、回路チップ24は、出力端子として二つの端子、すなわち、出力端子DoutA,DoutBを有するものとしたが、三つ以上の出力端子を有するものとしてもよいし、一つの出力端子を有するものとしてもよい。実施例の回路装置20では、例えば、回路チップ24がn個の出力端子を有する場合には、切替回路28を基準電圧接続端子Vcc,接地用接続端子Vssと各出力端子との接続を切り替える回路として構成し、抵抗回路30を抵抗R1の入力端子Ain側と回路チップ24のn個の出力端子とが出力端子毎にn個の第2の抵抗R2(1),R2(2),・・・,R2(n)で接続された回路として構成するのが望ましい。この場合において、各第2の抵抗の抵抗値をR2(1),R2(2)・・・,R2(n)とすると、抵抗R1と各第2の抵抗は抵抗値の比が式(3)に示されるものとすることもできる。こうすれば、各出力端子の電圧をVset1,Vset2,・・・,Vsetnとすると、入力端子Ainに入力される信号の電圧Vinは式(4)によって表わされ、入力端子Ainに入力される信号の電圧Vinの許容電圧範囲をV1≦Vin≦V2とすると、信号入力端子22に入力される信号の電圧Vsigの許容電圧範囲は式(5)で示す範囲となり、信号入力端子22から入力可能な電圧範囲を容易に計算可能なものとすることができる。例えば、回路チップ24が3個の出力端子を有する場合において、各抵抗を抵抗値の比が式(3)において値nに値3を代入した比、すなわち、4:1:2:4のものとし、各出力端子の電圧をそれぞれVset1,Vset2,Vset3とすると、入力端子Ainに入力される信号の電圧Vinは次式(11)によって表わされ、入力端子Ainに入力される信号の電圧Vinの許容電圧範囲をV1≦Vin≦V2とすると、信号入力端子22に入力される信号の電圧Vsigの許容電圧範囲は次式(12)で示す範囲となり、信号入力端子22から入力可能な電圧範囲を容易に計算可能なものとすることができる。
Vin=Vsig/8+Vset1/2+Vset2/4+Vset3/8 (11)
8・V1-4・Vset1-2・Vset2-Vset3≦Vsig≦8・V2-4・Vset1-2・Vset2-Vset3 (12)
8・V1-4・Vset1-2・Vset2-Vset3≦Vsig≦8・V2-4・Vset1-2・Vset2-Vset3 (12)
実施例の回路装置20では、回路チップ24の切替回路28は、出力端子DoutA,DoutBを基準電圧接続端子Vccや接地用接続端子Vssに接続できると共に基準電圧接続端子Vccおよび接地用接続端子Vssの何れとも接続されない高インピーダンス状態にすることができるものとしたが、信号入力端子22から入力可能な信号の電圧範囲を狭めることを許容するならば、出力端子DoutA,DoutBを基準電圧接続端子Vccおよび接地用接続端子Vssの何れとも接続されない高インピーダンス状態にすることができないものとしてもよい。
実施例の回路装置20では、基準電圧接続端子Vccが電源電圧VCCを供給する電圧源27に接続されているものとしたが、基準電圧接続端子Vccは電源電圧VCCと異なる電圧の電圧源やノードに接続されているものとしてもよい。また。接地用接続端子Vssは、接地電位VSSになるよう設定されるものとしたが、接地用接続端子Vssを所定の電圧を供給する電圧源や接地電圧ではないノードに接続される端子として用いてもよい。
実施例の回路装置20では、回路チップ24にADコンバータ26が搭載されているものとしたが、ADコンバータ26とは異なる機能の回路が搭載されているものとしてもよいし、ADコンバータ26が回路チップ24に搭載されていないものとしてもよい。ADコンバータ26が回路チップ24に搭載されていないときには、回路装置20は、入力端子Ainに入力された信号を図示しない他の装置に出力する信号入力用装置の機能を果たすことができる。
実施例の回路装置20では、回路チップ24はワンチップとして構成されており、抵抗回路30は回路チップ24の外付けの回路であるものとしたが、回路チップ24と抵抗回路30とがワンチップとして構成されているものとしてもよい。
以上、本発明を実施するための最良の形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、種々なる形態で実施し得ることは勿論である。
本発明は、回路装置の製造業などに利用可能である。
20 回路装置、22 信号入力端子、24 回路チップ、26 ADコンバータ、27 電圧源、28 切替回路、30 抵抗回路、Ain 入力端子、DoutA,DoutB 出力端子、Min 制御用信号入力端子、R1,R2A,R2B 抵抗、Vcc 基準電圧接続端子、Vss 接地用接続端子。
Claims (6)
- 信号入力端子から信号を入力する回路装置であって、
入力端子と、少なくとも一つの出力端子と、異なる複数の基準電圧に接続される複数の基準電圧接続端子と、所定の制御信号に基づいて前記複数の基準電圧接続端子と前記出力端子との接続を切り替える切替回路とを有してワンチップとして構成された回路チップと、
前記信号入力端子と前記回路チップの入力端子とに接続された第1の抵抗と、前記第1の抵抗の前記回路チップの入力端子側と前記回路チップの出力端子とに接続された第2の抵抗とを有する抵抗回路と、
を備える回路装置。 - 請求項1記載の回路装置であって、
前記回路チップは、前記出力端子として複数の端子を有すると共に前記切替回路として前記複数の基準電圧接続端子と前記出力端子としての複数の端子との接続を切り替える回路を有するチップであり、
前記抵抗回路は、前記第2の抵抗として前記回路チップの前記出力端子としての複数の端子毎の複数の抵抗を有する回路である
回路装置。 - 請求項2記載の回路装置であって、
前記回路チップは、前記出力端子としてn個の出力端子を有するチップであり、
前記抵抗回路は、前記第2の抵抗として前記n個の出力端子のそれぞれに接続されたn個の抵抗を有する回路であり、
前記第1の抵抗および前記n個の第2の抵抗は、抵抗値の比が以下の式に示される比となる抵抗である
回路装置。
R1:R2(1):R2(2):・・・:R2(n)=2(n-1):20:21:・・・:2(n-1)
(ただし、nは、1以上の整数であり、前記第1の抵抗値をR1,前記n個の第2の抵抗について第1番目の前記第2の抵抗の抵抗値をR2(1),第2番目の前記第2の抵抗の抵抗値をR2(2),・・・,第n番目の前記第2の抵抗の抵抗値をR2(n)とする。) - 前記回路チップは、前記切替回路として前記出力端子を前記複数の基準電圧接続端子の何れとも接続しない高インピーダンス状態を切り替えの状態の一つとして切り替え可能な回路である請求項1ないし3いずれか記載の回路装置。
- 前記複数の基準電圧接続端子のいずれか一つは接地用の端子である請求項1ないし4いずれか記載の回路装置。
- 前記回路チップと前記抵抗回路とがワンチップとして構成されてなる請求項1ないし5いずれか記載の回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006312985A JP4876254B2 (ja) | 2006-11-20 | 2006-11-20 | 回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006312985A JP4876254B2 (ja) | 2006-11-20 | 2006-11-20 | 回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008131249A JP2008131249A (ja) | 2008-06-05 |
JP4876254B2 true JP4876254B2 (ja) | 2012-02-15 |
Family
ID=39556685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006312985A Active JP4876254B2 (ja) | 2006-11-20 | 2006-11-20 | 回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4876254B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5948261B2 (ja) * | 2013-01-29 | 2016-07-06 | ヤンマー株式会社 | コントローラ |
JP7217116B2 (ja) * | 2018-09-25 | 2023-02-02 | ローム株式会社 | アナログ/デジタル変換器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04284028A (ja) * | 1991-03-13 | 1992-10-08 | Fuji Electric Co Ltd | アナログ−デジタル変換方法 |
JPH07105350A (ja) * | 1993-10-08 | 1995-04-21 | Nanao:Kk | 画像信号処理用ad変換器の信号レベル調整回路 |
JP2007214905A (ja) * | 2006-02-09 | 2007-08-23 | Nissan Motor Co Ltd | A/d変換用電圧入力回路およびa/d変換用電圧入力方法 |
-
2006
- 2006-11-20 JP JP2006312985A patent/JP4876254B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008131249A (ja) | 2008-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8674747B2 (en) | Semiconductor device | |
JP2006352034A (ja) | ヒューズ回路及び電子回路 | |
US6326802B1 (en) | On-die adaptive arrangements for continuous process, voltage and temperature compensation | |
US7154981B2 (en) | Termination circuit | |
CN102314189B (zh) | 混合模式输入缓冲器、操作输入缓冲器的方法及集成电路 | |
US10419071B2 (en) | Ringing suppression circuit | |
JP4876254B2 (ja) | 回路装置 | |
US7425860B2 (en) | Level converting circuit | |
US20070273428A1 (en) | Output Stage System | |
KR20190002680A (ko) | 전압 발생 장치 및 반도체 칩 | |
US9191006B1 (en) | Current-limited level shift circuit | |
JP4449827B2 (ja) | 信号駆動回路 | |
JP2008210078A (ja) | 定電圧電源回路とそのテスト方法およびそれを用いた電子機器 | |
JP2006173721A (ja) | 電流源セルおよびそれを用いたd/aコンバータ | |
JP2008072234A (ja) | ドライバ回路 | |
JP2018097748A (ja) | 電圧異常検出回路及び半導体装置 | |
JP2017225049A (ja) | 半導体物理量センサ装置 | |
JP2008102094A (ja) | 電圧監視方法及びその装置 | |
JP2008134687A (ja) | 電圧生成回路 | |
US20030005018A1 (en) | Analog multiplication circuit | |
JP2006048116A (ja) | 定電圧電源回路 | |
US11863199B2 (en) | Differential circuitry | |
JP2014176040A (ja) | 差動出力回路、並びに高速シリアル通信用半導体ic及び高速シリアル通信システム | |
KR20010042440A (ko) | 전류 보상 바이어스 발생기 및 그 제공 방법 | |
JP2010130504A (ja) | 終端抵抗装置、半導体装置、及び終端抵抗の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090918 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |