CN106921379B - 输入电路 - Google Patents

输入电路 Download PDF

Info

Publication number
CN106921379B
CN106921379B CN201510993125.3A CN201510993125A CN106921379B CN 106921379 B CN106921379 B CN 106921379B CN 201510993125 A CN201510993125 A CN 201510993125A CN 106921379 B CN106921379 B CN 106921379B
Authority
CN
China
Prior art keywords
input
resistor
signal
output
nfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510993125.3A
Other languages
English (en)
Other versions
CN106921379A (zh
Inventor
潘今宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schneider Electric Industries SAS
Original Assignee
Schneider Electric Industries SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schneider Electric Industries SAS filed Critical Schneider Electric Industries SAS
Priority to CN201510993125.3A priority Critical patent/CN106921379B/zh
Publication of CN106921379A publication Critical patent/CN106921379A/zh
Application granted granted Critical
Publication of CN106921379B publication Critical patent/CN106921379B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054—Input/output

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

本公开的实施例涉及一种输入电路，包括：输入端，包括第一输入端子和第二输入端子并且被配置成接收输入信号；电阻器；N型场效应晶体管，与电阻器串联耦合在第一输入端子和第二输入端子之间；以及运算放大器，耦合至电阻器和N型场效应晶体管的栅极，被配置成接收对应于输入信号的控制信号，并且其中运算放大器被配置为：根据接收到的控制信号，将N型场效应晶体管置于接通状态并限制流过电阻器的电流，或者将N型场效应晶体管置于截止状态，以输出所述输入信号。

Description

输入电路
技术领域
本公开的实施例涉及可编程逻辑控制器和可编程自动化控制器，并且更具体地涉及一种用于可编程逻辑控制器或可编程自动化控制器的输入电路。
背景技术
当前，用于通用输入输出端口的解决方案仅仅存在于高端分布式控制系统(DCS，Distributed Control System)中，其往往具有十分昂贵的成本。
对于可编程逻辑控制器(PLC)或可编程自动化控制器(PAC)来说，例如在PLC/PAC上存在10个用于输入的节点，其中例如确定其中6个输入节点用于数字输入，以及另外的4个输入节点用于模拟输入，也就是说，这10个输入节点的布置情况是固定的。这时如果在该PLC/PAC上需要5个用于数字输入的节点以及5个用于模拟输入的节点，必然要对原有的输入/输出节点的用途进行扩展。这种扩展通常是十分耗费的。
而且，用于高端分布式控制系统产品的要求非常高的成本的输入输出解决方案并不适用于PLC/PAC产品。
发明内容
针对现有技术中存在的上述问题，本公开的实施例旨在提供一种输入电路，其能够在同一输入端口上面实现不同输入的切换并且成本低廉，同时还能够在电路中起到功耗限制保护以及过压错误保护的作用。
本公开的第一方面提供了一种输入电路，包括：输入端，包括第一输入端子和第二输入端子并且被配置成接收输入信号；电阻器；N型场效应晶体管，与所述电阻器串联耦合在所述第一输入端子和所述第二输入端子之间；以及运算放大器，耦合至所述电阻器和所述N型场效应晶体管的栅极，被配置成接收对应于所述输入信号的控制信号，并且其中所述运算放大器被配置为：根据接收到的所述控制信号，将所述N型场效应晶体管置于接通状态并限制流过所述电阻器的电流，或者将所述N型场效应晶体管置于截止状态，以输出所述输入信号。
根据本公开的一个示例性实施例，所述输入电路还包括第一输出节点，耦合在所述第一输入端子与所述N型场效应晶体管之间，其中所述运算放大器被配置成：当所述输入信号为数字电压信号时，根据接收到的所述控制信号，将所述N型场效应晶体管置于接通状态并限制流过所述电阻器的电流，以经由所述第一输出节点输出所述输入信号；或者当所述输入信号为模拟电压信号时，根据接收到的所述控制信号，将所述N型场效应晶体管置于截止状态，以经由所述第一输出节点输出所述输入信号。
根据本公开的一个示例性实施例，所述输入电路还包括反向放大器，所述反向放大器耦合至所述第一输出节点，对经由所述第一输出节点输出的所述输入信号进行放大。
根据本公开的一个示例性实施例，所述输入电路还包括第二输出节点，耦合在所述电阻器与所述N型场效应晶体管之间，其中所述运算放大器被配置成：当所述输入信号为模拟电流信号，根据接收到的所述控制信号，将所述N型场效应晶体管置于接通状态并限制流过所述电阻器的电流，以输出所述第二输出节点处的电压。
根据本公开的一个示例性实施例，所述输入电路还包括缓冲器，所述缓冲器耦合至所述第二输出节点，对所述第二输出节点处的电压进行阻抗变换。
根据本公开的一个示例性实施例，其中所述运算放大器包括用于接收所述控制信号的非反相输入端以及与所述N型场效应晶体管和所述电阻器之间的节点耦合的反相输入端。
根据本公开的一个示例性实施例，其中所述N型场效应晶体管包括N型金属氧化物半导体场效应晶体管。
本公开的第二方面提供了一种多通道输入电路，包括：多个单通道电路，其中每个单通道电路包括：输入端，包括第一输入端子和第二输入端子并且被配置成接收输入信号；电阻器；N型场效应晶体管，与所述电阻器串联耦合在所述第一输入端子和所述第二输入端子之间；以及运算放大器，耦合至所述电阻器和所述N型场效应晶体管的栅极，被配置成接收对应于所述输入信号的控制信号，并且其中所述运算放大器被配置为：根据接收到所述控制信号，将所述N型场效应晶体管置于接通状态并限制流过所述电阻器的电流，或者将所述N型场效应晶体管置于截止状态，以输出所述输入信号；多路复用器，被配置成选择任一所述单通道电路的输出。
本公开的第三方面提供了一种可编程逻辑控制器或可编程自动化控制器，包括根据本公开的第一方面或者第二方面所述的输入电路。
本公开的实施例所提供的输入电路例如能够实现对数字电压输入、模拟电流输入和模拟电压输入在同一输入端口上的配置切换。此外，这种输入电路还能够实现了对数字电压输入的功耗限制保护以及对模拟电流输入的过压错误保护。
附图说明
此处所说明的附图用来提供对本公开的进一步理解，构成本公开的一部分，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。
图1示出了根据本公开的一个实施例的输入电路的示意图。
图2示出了根据本公开的一个实施例的多通道输入电路的示意图。
具体实施方式
下面将参考附图中示出的若干示例实施例来描述本公开的原理。应当理解，描述这些实施例仅是为了使本领域技术人员能够更好地理解进而实现本公开，而并非以任何方式限制本公开的范围。
图1示出了根据本公开的实施例的输入电路1的示意图。
如图1所示，输入电路1包括输入端，输入端包括第一输入端子11和第二输入端子12并且被配置成接收输入信号。在本实施例中，输入信号特别地包括24V直流数字输入信号、0-20mA模拟输入信号以及±10V模拟输入信号。然而，本领域的技术人员应当理解的是，其他所期望的范围的输入信号也是可能的。
示出的输入电路还包括电阻器R1、N型场效应晶体管30以及运算放大器40，其中N型场效应晶体管30与电阻器R1串联耦合在第一输入端子11和第二输入端子12之间。具体地，N型场效应晶体管30的源极经由电阻器R1连接至第二输入端子12，漏极经由电阻器R5连接至第一输入端子11，其中第二输入端子12连接至接地。运算放大器40包括非反相输入端(在图1中由+号表示)和反相输入端(在图1中由-号表示)，其中非反相输入端用于接收所述控制信号，并且反相输入端连接到N型场效应晶体管30和电阻器R1之间的节点。换言之，反相输入端连接到N型场效应晶体管30的源极并且连接到电阻器R1。运算放大器40的输出端连接到晶体管30的栅极，用于控制晶体管30的状态。
N型场效应晶体管30包括N型金属氧化物半导体场效应晶体管(MOSFET)或者其他适于实现本公开的目的的N型场效应晶体管。具体地，为了更好地实现本公开的原理，对于晶体管的选择需要使得晶体管的漏电流(例如，栅极-漏极电流)相对较低，并且优选地，晶体管的电压承受性能较好，至少能够承受输入电压范围内的电压。
应当说明的是，在输入信号分别为24V直流数字电压输入信号、0-20mA模拟电流输入信号以及±10V模拟电压输入信号时，可以将控制信号分别设置为0V输入、3.3V输入以及高阻状态。对应于输入信号的控制信号可以由三态门来提供。如图1所示，电阻器R2、R3和R4串联连接在+15V和-15V的电源电压之间，并且在电阻器R2和R3之间的节点接收控制信号。运算放大器40的非反相输入端连接到电阻器R3和R4之间的节点，并且控制信号可以通过电阻器R2、R3和R4进行分压，从而输出到运算放大器40的非反相输入端。在本公开的实施例中，电阻器R2、R3以及R4的阻值分别为10kΩ、511Ω和20kΩ。然而，本领域的技术人员能够理解的是，其他任何能够实现用于提供本公开的控制信号的装置、电路布置以及不同的阻值也是可能的。
示出的输入电路1还包括：耦合在所述第一输入端子11与N型场效应晶体管30之间的第一输出节点21、耦合在电阻器R1与N型场效应晶体管30之间的第二输出节点22、以及分别耦合至第一输出节点21和第二输出节点22的反向放大器51和缓冲器52。在本实施例中，反向放大器51包括运算放大器、连接到运算放大器的反相输入端的电阻器R6以及连接在运算放大器的反相输入端和输出端之间的电阻器R7。此外，如图1所示，反向放大器51中的运算放大器的非反相输入端可以用于接收偏移电压VOFFSET。缓冲器52包括输出端与反相输入端直接连接的运算放大器。
输入电路1还可以包括分别耦合至反向放大器51的运算放大器的输出端的第一模数转换器61和耦合至缓冲器52的输出端的第二模数转换器62。
以下将根据三种示例性的输入信号类型来具体描述输入电路1的工作原理。
具体地，当输入信号为24V直流数字电压输入时，对应的控制信号可以设置为0V。如上所述，电阻器R2、R3以及R4的阻值分别为10kΩ、511Ω和20kΩ，因此，此时运算放大器40的非反相输入端的电压值约为0.37V。由于运算放大器的工作特点，运算放大器40的反相输入端的电压(也即节点22的电压)被拉到0.37V。在本实施例中，电阻器R1的阻值被设定为150Ω，因此，流过电阻器R1的电流大小被限制到2.5mA。此时，晶体管30处于接通状态，导通2.5mA的电流。因此，实现了对24V直流输入状态下的功耗限制保护。
需要说明的是，预定的电流值2.5mA仅仅作为当输入为24V直流数字电压输入时，流过电阻器的示例性电流值，该电流值为IEC type3标准兼容的电流值。本领域的技术人员能够理解的是，其他任何适合的电流值也是可能的。
在这种情况下，由于通过运算放大器40、电阻器R1和晶体管30限制了两个输入端子之间的电流，从而增加了输入阻抗，使得24V的输入电压基本上全部经由第一输出节点21传递给反向放大器51。反向放大器51对输入电压进行反向放大，以向第一模数转换器61提供合适的电压值。具体地，假设电阻器R6和R7的电阻值分别为R6和R7，则反向放大器的输出电压可以表示为：
VOUT＝VOFFSET+R7*(VOFFSET-VIN)/R6。
例如，如果将R6和R7设置为相同，则当输入电压VIN＝24V时，输出电压VOUT＝2VOFFSET-24V，并且当输入电压VIN＝0V时，输出电压VOUT＝2VOFFSET。因此，可以通过设置电阻器R6和R7的电阻值以及偏移电压VOFFSET来设置一定的逻辑电平，用于向第一模数转换器61提供输入信号，从而转换成数字信号。
当输入信号为0至20mA模拟电流输入时，控制信号可以被设置为3.3V。该控制信号经由电阻器R2、R3和R4被输入到运算放大器40的非反相输入端。在这种情况下，由于模拟电流输入的最大值为20mA，所以电阻器R1两端的电压降最多为3V。因此，运算放大器40的非反相输入端始终具有较高的电压，使得施加给晶体管栅极的电压始终为正电压，从而将晶体管保持在接通状态。具体地，由于控制信号为3.3V，因此经由电阻器R2、R3和R4输入到运算放大器40的非反相输入端的电压近似为3.6V。相应地，如果电流的大小不能使得电阻器R1两端的电压降等于或者大于3.6V，则该电路中的电流始终等于输入电流。反之，即使如果输入电压过高使得输入电流大于3.6V/150Ω＝24mA，则与上文所述的24V电压输入的情况类似，电路中的电流被限制到24mA，从而实现过压错误保护。换言之，在输入电流小于24mA的情况下，运算放大器40的反相输入端的电压(即第二输出节点22处的电压)不能被拉到与非反相输入端处的电压相同。
电阻器R5耦合在N型场效应晶体管30的漏极与第一输出节点21之间，其中电阻器R5的电阻值可以设置为不大于250Ω-R1-Ron，其中Ron为N型场效应晶体管的导通电阻。
在这种情况下，第二输出节点22处的电压被输入到缓冲器52以对该电压进行阻抗变换，以便通过第二模数转换器62将模拟信号转换为用于后续处理的数字信号。
当输入信号为±10V模拟电压输入时，控制信号为高阻状态，在该实施例中，该高阻状态的电压经由电阻器R2、R3和R4被输入到运算放大器40的非反相输入端，此时非反相输入端的输入信号为负电压，从而使得N型场效应晶体管30置于截止状态。也就是说，没有或仅有微量的电流流过电阻器R1。在这种情况下，±10V模拟电压经由第一输出节点21被输入到反向放大器51以对电压进行放大，以经由第一模数转换器转换成相应的数字信号。反向放大器51的原理上文已经进行了描述，在此不再赘述。
如图1所示的输入电路1仅使用非常少量的元件实现多种输入类型的切换，并且还可以实现过压错误保护和功耗限制保护等功能。此外，如图1所示的输入电路1非常容易进行扩展，实现多通道输入。例如，图2示出了根据本公开的一个实施例的多通道输入电路2的示意图。
如图2所示，多通道输入电路2包括多个图1所示的单通道电路1。在图2的实施例中，多通道输入电路2包括四个输入通道CH1至CH4，为了简明起见，仅画出了CH1的单通道电路，并且CH2-CH4的电路与CH1的单通道输入电路1一致。应当注意，为了简洁，在图2中将多路复用器绘成分立的若干开关71和72等，但是多路复用器通常是单个电子部件。多路复用器耦合到每个单通道输入电路的两个输出节点，用于从多个单通道电路中选择任一输出，供后续电路进行进一步处理。例如，对于第一通道CH1，多路复用器71、72耦合在第一输出节点21和反向放大器51之间，并且耦合在第二输出节点22和缓冲器52之间。
本公开的实施例还包括一种可编程逻辑控制器或可编程自动化控制器，其包括前述的单通道输入电路或多通道输入电路。
以上所述仅为本公开的可选实施例，并不用于限制本公开，对于本领域的技术人员来说，本公开可以有各种更改和变化。凡在本公开的精神和原则之内，所作的任何修改、等效替换、改进等，均应包含在本公开的保护范围之内。

Claims (9)

1.一种输入电路，包括：
输入端，包括第一输入端子和第二输入端子并且被配置成接收输入信号；
电阻器；
N型场效应晶体管，与所述电阻器串联耦合在所述第一输入端子和所述第二输入端子之间；以及
运算放大器，耦合至所述电阻器和所述N型场效应晶体管的栅极，被配置成接收对应于所述输入信号的控制信号，并且
其中所述运算放大器被配置为：根据接收到的所述控制信号，将所述N型场效应晶体管置于接通状态并限制流过所述电阻器的电流，或者将所述N型场效应晶体管置于截止状态，以输出所述输入信号；
第一输出节点，耦合在所述第一输入端子与所述N型场效应晶体管之间，
其中所述运算放大器还被配置为：
当所述输入信号为数字电压信号时，根据接收到的所述控制信号，将所述N型场效应晶体管置于接通状态并限制流过所述电阻器的电流，以经由所述第一输出节点输出所述输入信号；或者
当所述输入信号为模拟电压信号时，根据接收到的所述控制信号，将所述N型场效应晶体管置于截止状态，以经由所述第一输出节点输出所述输入信号。
2.根据权利要求1所述的输入电路，还包括反向放大器，所述反向放大器耦合至所述第一输出节点，对经由所述第一输出节点输出的所述输入信号进行放大。
3.根据权利要求1所述的输入电路，还包括第二输出节点，耦合在所述电阻器与所述N型场效应晶体管之间，
其中所述运算放大器被配置成：
当所述输入信号为模拟电流信号，根据接收到的所述控制信号，将所述N型场效应晶体管置于接通状态并限制流过所述电阻器的电流，以输出所述第二输出节点处的电压。
4.根据权利要求3所述的输入电路，还包括缓冲器，所述缓冲器耦合至所述第二输出节点，对所述第二输出节点处的电压进行阻抗变换。
5.根据权利要求1所述的输入电路，其中所述运算放大器包括用于接收所述控制信号的非反相输入端以及与所述N型场效应晶体管和所述电阻器之间的节点耦合的反相输入端。
6.根据权利要求1所述的输入电路，其中所述N型场效应晶体管包括N型金属氧化物半导体场效应晶体管。
7.一种多通道输入电路，包括：
多个单通道电路，其中每个单通道电路包括：
输入端，包括第一输入端子和第二输入端子并且被配置成接收输入信号；
电阻器；
N型场效应晶体管，与所述电阻器串联耦合在所述第一输入端子和所述第二输入端子之间；以及
运算放大器，耦合至所述电阻器和所述N型场效应晶体管的栅极，被配置成接收对应于所述输入信号的控制信号，并且
其中所述运算放大器被配置为：根据接收到所述控制信号，将所述N型场效应晶体管置于接通状态并限制流过所述电阻器的电流，或者将所述N型场效应晶体管置于截止状态，以输出所述输入信号；
多路复用器，被配置成选择任一所述单通道电路的输出；
第一输出节点，耦合在所述第一输入端子与所述N型场效应晶体管之间，
其中所述运算放大器还被配置为：
当所述输入信号为数字电压信号时，根据接收到的所述控制信号，将所述N型场效应晶体管置于接通状态并限制流过所述电阻器的电流，以经由所述第一输出节点输出所述输入信号；或者
当所述输入信号为模拟电压信号时，根据接收到的所述控制信号，将所述N型场效应晶体管置于截止状态，以经由所述第一输出节点输出所述输入信号。
8.一种可编程逻辑控制器，包括根据权利要求1-7中任一项所述的电路。
9.一种可编程自动化控制器，包括根据权利要求1-7中任一项所述的电路。
CN201510993125.3A 2015-12-24 2015-12-24 输入电路 Active CN106921379B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510993125.3A CN106921379B (zh) 2015-12-24 2015-12-24 输入电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510993125.3A CN106921379B (zh) 2015-12-24 2015-12-24 输入电路

Publications (2)

Publication Number Publication Date
CN106921379A CN106921379A (zh) 2017-07-04
CN106921379B true CN106921379B (zh) 2021-04-02

Family

ID=59459267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510993125.3A Active CN106921379B (zh) 2015-12-24 2015-12-24 输入电路

Country Status (1)

Country Link
CN (1) CN106921379B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10281946B1 (en) * 2017-11-10 2019-05-07 Texas Instruments Incorporated Input current limit in digital input receivers
CN109831201B (zh) * 2019-01-31 2022-12-27 大禹电气科技股份有限公司 一种单通道输入电路
CN114063551B (zh) * 2021-11-01 2024-02-06 上海美控智慧建筑有限公司 输入输出控制电路、控制器及空调器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103123474A (zh) * 2011-11-18 2013-05-29 西门子公司 一种模拟输入输出模块及利用该模块进行温度探测的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002008867A2 (en) * 2000-07-25 2002-01-31 Dutec, Inc. System, device and method for comprehensive input/output interface between process or machine transducers and controlling device or system
WO2014111916A1 (en) * 2013-01-17 2014-07-24 Microsemi Corp. - Analog Mixed Signal Group, Ltd. On-chip port current control arrangement

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103123474A (zh) * 2011-11-18 2013-05-29 西门子公司 一种模拟输入输出模块及利用该模块进行温度探测的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Hongtao Ma;Xiaojun Wang;FenPing Zhou.Measuring and Controlling of Analog Signal Based on High-Speed I/O Port of PLC.《2009 International Conference on Measuring Technology and Mechatronics Automation》.2009,全文. *
PLC模拟量输入模块对电压和电流信号处理方式比较;陈丹龙;《工业控制计算机》;20050331;第18卷(第3期);全文 *

Also Published As

Publication number Publication date
CN106921379A (zh) 2017-07-04

Similar Documents

Publication Publication Date Title
CN106921379B (zh) 输入电路
CN104808733A (zh) 基于da控制的恒流源电路
CN103123510A (zh) 可调恒流源电路
CN109343644A (zh) 一种自动调节限流保护电路
JP2016206852A (ja) 電流検出回路
US10454479B2 (en) Inverter with balanced voltages across internal transistors
TWI492205B (zh) 一種源極驅動器的輸出緩衝電路
US20130234685A1 (en) Highly linear programmable v-i converter using a compact switching network
US8063689B2 (en) Output stage system
CN111371442B (zh) 晶体管开关电路
CN103501173A (zh) 防止反向电流传输的上拉电阻电路与输入输出端口电路
KR20090101739A (ko) 전류원을 이용하는 전압 가산기
KR940003086B1 (ko) D/a 컨버터
JP6985491B2 (ja) レベル変換器ならびに車両制御装置におけるレベル値を変換する方法
JP2017225049A (ja) 半導体物理量センサ装置
KR20170097121A (ko) 차동 비교기
JP4876254B2 (ja) 回路装置
CN106468897B (zh) 接口装置和处理系统
US9419641B1 (en) D/A conversion circuit
US9374047B2 (en) Buffer circuit
CN108111148A (zh) 开关电路、直流接口及操作开关电路的方法
US11824527B2 (en) Electric circuitry for signal transmission
CN115268558B (zh) 电压与电流通用输出接口电路
JP2008541589A (ja) 集積ドライバ回路構造
CN107425832B (zh) 一种可双向导通限流的负载开关

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant