JP6985491B2 - レベル変換器ならびに車両制御装置におけるレベル値を変換する方法 - Google Patents

レベル変換器ならびに車両制御装置におけるレベル値を変換する方法 Download PDF

Info

Publication number
JP6985491B2
JP6985491B2 JP2020501308A JP2020501308A JP6985491B2 JP 6985491 B2 JP6985491 B2 JP 6985491B2 JP 2020501308 A JP2020501308 A JP 2020501308A JP 2020501308 A JP2020501308 A JP 2020501308A JP 6985491 B2 JP6985491 B2 JP 6985491B2
Authority
JP
Japan
Prior art keywords
switch
terminal
level
voltage
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020501308A
Other languages
English (en)
Other versions
JP2020527309A (ja
Inventor
フォイヒト トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Knorr Bremse Systeme fuer Nutzfahrzeuge GmbH
Original Assignee
Knorr Bremse Systeme fuer Nutzfahrzeuge GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Knorr Bremse Systeme fuer Nutzfahrzeuge GmbH filed Critical Knorr Bremse Systeme fuer Nutzfahrzeuge GmbH
Publication of JP2020527309A publication Critical patent/JP2020527309A/ja
Application granted granted Critical
Publication of JP6985491B2 publication Critical patent/JP6985491B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/0823Multistate logic
    • H03K19/0826Multistate logic one of the states being the high impedance or floating state
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/017509Interface arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09425Multistate logic
    • H03K19/09429Multistate logic one of the states being the high impedance or floating state
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements
    • H03K19/018521Interface arrangements of complementary type, e.g. CMOS
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003Changing the DC level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Description

本発明は、車両制御装置用のレベル変換器ならびに車両制御装置におけるレベル値を変換する方法、特に安全性に関するシステム内の(3つの状態を有する)トライステートレベル変換器に関する。
自動車技術、特に安全性に関するシステムでは、レベル値を調整可能な複数のレベルまたは状態に設定することがしばしば要求される。例えば、0Vもしくは5Vの電圧値または高オーム状態が挙げられる。安全性に関するシステムには、例えば、ABS(アンチロックブレーキシステム)、EBS(電子ブレーキシステム)、ESP(電子安定化プログラム)またはトランスミッション調整装置が含まれる。
3つの状態(いわゆるトライステートシステム)への言及した変換は、例えば3つの異なる電圧値を有するアナログ信号を生じさせるため、または当該アナログ信号を定義されたレベルへ移行させるために利用される。個々の電圧値への切り替えは、信号線路(コンピュータポート)、例えばEBS5.xおよびEBS7によってトリガされる。同様に、レベル変換は、2つの電圧レベルで集積回路およびコンピュータポートを用いて達成可能であるか、または3つの電圧レベルで2つのコンピュータポートを用いて達成可能である。
なお、唯一の信号線路を用いた3つの電圧値(トライステート)についてのレベル変換の需要が存在する。さらに、こうしたレベル変換において、コストおよびリソースの増大がないとよい。
従来のシステムの上述した問題の少なくとも一部は、請求項1記載のレベル変換器および請求項13記載のレベル値を変換する方法により解決される。
本発明は、車両制御装置用のレベル変換器に関する。当該レベル変換器は、第1の電圧端子、第2の電圧端子、入力端子および少なくとも1つの出力端子を有する。また、当該レベル変換器は、第1のスイッチと第2のスイッチとを含む。第1のスイッチは、第1の電圧端子と少なくとも1つの出力端子(または複数の出力端子のうち1つの出力端子)との間の第1の電流路を切り替えるように構成されている。第2のスイッチは、第2の電圧端子と少なくとも1つの出力端子(または複数の出力端子のうち別の出力端子)との間の第2の電流路を切り替えるように構成されている。第1のスイッチおよび第2のスイッチは、入力端子での種々のレベルに応答して、(i)入力端子に第1のレベルが生じた場合、第1のスイッチが閉成されかつ第2のスイッチが開放され、(ii)第2のレベルが生じた場合、第1のスイッチが開放されかつ第2のスイッチが閉成されるように切り替えを行う。
本発明においては、2つの素子間に接続されたスイッチとは、制御信号に応答して2つの素子間(例えば第1の電圧端子または第2の電圧端子と対応する出力端子との間)の電流路を開閉する電気モジュールであると理解されたい。第1のスイッチおよび第2のスイッチは、入力端子での電圧レベルの変化に応答して相補的に切り替え可能である。当該切り替えは例えば同時に行うことができるが、レベル変化における時間ずれを伴って(連続して)行うこともできる。ただし、2つのスイッチは同時に閉成されてはならない。
第1のスイッチおよび第2のスイッチは、入力端子に第3のレベルが生じた場合、双方とも開放されるように構成可能である。選択手段として、当該第3のレベルは、第1のレベルと第2のレベルとの間にあってよい。
レベルとは、例えば所定の電圧値であると理解することができる。なお、レベルは所定の電圧値の領域内にあってよく、ここで、言及した領域内の任意の電圧に対して、定義された回路状態(開閉)が生じる。したがって、3つのレベルは入力端子での電圧値の3つの領域を定義することができ、当該3つの領域に対して入力端子での所望のレベル値が得られる。複数の出力端子のうち少なくとも1つの出力端子は常に高オームであり、この場合、対応するレベル値は(高オームでない)他の出力端子に生じる。所望のレベル値は、第1の電圧端子および第2の電圧端子での電圧値によって達成される。特に、入力端子での3つのレベル値は、第1の電圧端子および第2の電圧端子での電圧値との相関を要しない。例えば、入力端子でのロー(ハイ)レベルから出力端子でのハイ(ロー)レベルを生じさせることもできる。
別の実施例では、切り替え動作を生じさせる駆動回路を設けることができる。スイッチ自体と駆動回路とは、種々のモジュール(例えば1つまたは複数のトランジスタ)を有することができ、これにより個々の切り替え動作は基本的に任意に構成可能である。したがって、入力端子でのロー(ハイ)レベルから出力端子でのロー(ハイ)レベルを生じさせることもできる。
第1のスイッチおよび第2のスイッチは、それぞれ第1のスイッチおよび第2のスイッチを制御信号に応答して切り替えるためのそれぞれ1つの制御端子を有することができる。選択手段として、当該レベル変換器は、第1のスイッチの制御端子および第2のスイッチの制御端子を駆動する基準電圧ユニットを有する駆動回路を含む。基準電圧ユニットは例えば第3のレベルを形成するように構成され、これにより、入力端子が高オームに接続された場合、第1のスイッチおよび第2のスイッチが開放される。基準電圧ユニットにより、入力端子に信号が生じない場合(すなわち入力端子が高オームである場合)、第1のスイッチおよび第2のスイッチの開放が達成される。
選択手段として、駆動回路は、入力端子と第1のスイッチの制御端子との間に接続された第3のスイッチ、および入力端子と第2のスイッチの制御端子との間に接続された第4のスイッチを含む。第3のスイッチは、入力端子に第1のレベルが生じた場合に閉成可能である。第4のスイッチは、入力端子に第2のレベルが生じた場合に閉成可能である。選択手段として、基準電圧ユニットは、第3のレベルの達成のための基準電圧を送出する第3の電圧端子および第4の電圧端子を有する分圧器を含む。
選択手段として、分圧器、第1のスイッチおよび第2のスイッチは、次の電圧、すなわち第3の電圧端子に生じうる3Vから5Vの領域の電圧、第4の電圧端子および第2の電圧端子に生じうるアース電位、および第1の電圧端子に生じうる少なくとも5V(または10V、12V、20V、32V、…)の電圧によって駆動可能である。
第1のスイッチおよび/または第2のスイッチおよび/または第3のスイッチおよび/または第4のスイッチは、選択手段としてのトランジスタであるかまたはこれを含み、ここで、第1のスイッチのトランジスタは第2のスイッチのトランジスタに対して相補的であり、第3のスイッチのトランジスタは第4のスイッチのトランジスタに対して相補的である。各トランジスタは、バイポーラトランジスタであっても電界効果トランジスタ(FET)であってもよい。
選択手段として、当該レベル変換器は、
・入力端子(または第3のスイッチ)と第1のスイッチの制御端子との間の第1の抵抗、
・入力端子(または第4のスイッチ)と第2のスイッチの制御端子との間の第2の抵抗、
・第1のスイッチの制御端子と第1の電圧端子との間の第3の抵抗、
・第2のスイッチの制御端子と第2の電圧端子との間の第4の抵抗、
・入力端子と第3のスイッチの制御端子および/または第4のスイッチの制御端子との間の第5の抵抗、
・第3の電圧端子と第3のスイッチの制御端子との間の第6の抵抗、および
・第4の電圧端子と第4のスイッチの制御端子との間の第7の抵抗
のうち1つまたは複数の抵抗を有する複数の抵抗を含む。
さらに、当該レベル変換器は、第1のスイッチと第2のスイッチとの間に、第8の抵抗を含むことができる。同様に、当該レベル変換器は、第1のスイッチと出力端子との間に、当該出力端子と第1の電圧端子との間での逆流電流(すなわち、第1のスイッチの閉成時に流れる電流に対して反対向きの電流)を阻止するように構成されたダイオードを含むことができる。
選択手段として、少なくとも1つの出力端子が、2つの出力端子すなわち1つの出力端子と別の出力端子とを含むことができ、この場合、第1のスイッチおよび第2のスイッチは、入力端子での種々のレベルに応答して、複数の出力端子のうち少なくとも1つの出力端子が高オームに接続されるように切り替え可能である。
本発明はまた、上述したレベル変換器を有する、車両用の制御装置、特に商用車用の制御装置に関する。同様に、本発明は、こうした制御装置を備えた商用車にも関する。
本発明はさらに、車両制御装置におけるレベル値を変換する方法にも関する。当該方法は、
・第1のスイッチにより、第1の電圧端子と出力端子または複数の出力端子のうち1つの出力端子との間の第1の電流路を切り替えるステップ、および
・第2のスイッチにより、第2の電圧端子と出力端子または複数の出力端子のうち別の出力端子との間の第2の電流路を切り替えるステップ
を含み、ここで、第1のスイッチおよび第2のスイッチは、入力端子での種々のレベルに応答して、
・入力端子に第1のレベルが生じた場合、第1のスイッチが閉成されかつ第2のスイッチが開放され、
・第2のレベルが生じた場合、第1のスイッチが開放されかつ第2のスイッチが閉成される
ように切り替えられる。
本発明はさらに、制御装置のテストのための、特に短絡検出のための、上述したレベル変換器の使用にも関する。種々のレベル値により、種々の電位レベルへの短絡、すなわちアースへの短絡または動作電圧への短絡のいずれが発生しているかを(例えば電流測定により)検出することができる。
各実施例により、従来技術に比べて、特に次の利点が提供される。
・3ステートレベル変換を行うのに唯一の信号線路(コンピュータ‐PIN)しか必要ない。これにより、コンピュータリソースが節約される。
・当該レベル変換器は、離散的なモジュールを利用可能であるので、任意の出力電圧への変換が可能となる。
・基本的に、任意のレベル値、特に入力電圧よりも高いレベル値へのレベル変換を行うことができる。
・3つの入力レベル、例えばロー(0V)、オープン(高オーム)およびハイ(例えば5V)での回路の周期的駆動により、当該レベル変換器をテストの目的で利用可能である。この場合、テストすべき回路は、どの電位レベルへの短絡が存在するかを検出するために、相応の電圧レベルで意図的に駆動される。
・特別なモジュールが必要ない。
・例えば、アナログ信号、出力段または電圧制限回路の監視を大きなコストなしに実現することができる。
本発明の実施例は、以下の詳細な説明および種々の実施例を示した添付の図面から良好に理解されるが、特定の実施形態に限定されると解されてはならず、単に説明および理解のために用いていると解されたい。
本発明の一実施例によるレベル変換器の基本回路図を示す図である。 スイッチとして相補的なトランジスタを用いる具体的な実現のための一実施例を示す図である。 図2の実施例の別の選択手段の詳細を示す図である。 2つの出力端子を有するレベル変換器の別の実施例を示す図である。
図1には、本発明の一実施例によるレベル変換器の基本回路図が示されている。当該レベル変換器は、例えば車両制御装置用としてまたは車両制御装置内で利用可能であり、第1の電圧端子110、第2の電圧端子120、出力端子OUT、入力端子IN、第1のスイッチS1および第2のスイッチS2を含む。第1のスイッチS1は、第1の電圧端子110と出力端子OUTとの間の第1の電流路を切り替えるために用いられる。第2のスイッチS2は、第2の電圧端子120と出力端子OUTとの間の第2の電流路を切り替えるために用いられる。第1のスイッチS1および第2のスイッチS2は、入力端子INでの種々のレベルに応答して、(i)入力端子INに第1のレベルが生じた場合、第1のスイッチS1が閉成されかつ第2のスイッチS2が開放され、(ii)第2のレベルが生じた場合、第1のスイッチS1が開放されかつ第2のスイッチS2が閉成されるように切り替え可能である。
第1のレベルは例えば高電圧であってよく、第2のレベルは例えば低電圧であってよい。また、第1のスイッチS1および第2のスイッチS2は、その間にある第3のレベルで開放されるように選択可能である。
第1のスイッチS1および第2のスイッチS2はさらに、双方とも入力端子INに結合されたそれぞれ1つの制御端子を有する。当該制御端子には、例えば、言及した、所望の切り替え動作を生じさせるレベルが生じる。
つまり、図示のレベル変換器は、入力端子INを図示のように駆動することにより、出力端子OUTの3つの状態を変換することができる。第1の状態は、例えば、第1のスイッチS1および第2のスイッチS2の双方が開放され、これにより出力端子OUTが高オームとなる(定義された電圧値が生じない)ことにより定められる。第2の状態は、例えば、第1のスイッチS1が閉成されるが第2のスイッチS2は開放されたままとされることにより達成可能であり、このことは入力端子INでの相応のレベル値により達成される。当該第2の状態により、出力端子OUTに第1の電圧端子110からの電圧値+Vが生じる。第3の状態は、第1のスイッチS1が開放されかつ第2のスイッチS2が閉成されることにより達成可能であり、これにより出力端子OUTでのレベル値が第2の電圧端子120に生じる電圧(例えばアース電位)に設定される。第1の電圧端子110の電圧+Vは任意に選定可能である。
こうした回路スキーマは、例えば、スイッチS1,S2が相互に相補的に構成されており、すなわち一方のスイッチが開放されかつ他方のスイッチが閉成される際に常に1つのレベル値が存在するが、2つのスイッチが同時に閉成されえないことにより達成可能である。なお、選択手段として、スイッチ双方を開放することもできる(例えば、入力端子INに定義された電圧値が生じない場合である)。
入力端子INには、例えば、冒頭で言及したコンピュータポート(信号線路)が接続可能であり、これによりレベル変換器は当該信号線路によって制御可能となる。
図2には、言及した相補的な回路動作のための可能な実現形態が示されている。このために、第1のスイッチS1が第1のトランジスタとして、第2のスイッチS2が第2のトランジスタとして構成されており、各トランジスタは相互に相補的である。例えばトランジスタはバイポーラトランジスタであってよく、ここで、第1のトランジスタS1はpnp(またはnpn)トランジスタであるのに対して、第2のトランジスタS2は相応にnpn(またはpnp)トランジスタである。図示のバイポーラトランジスタはもちろん電界効果トランジスタによっても置換可能である。
図2の実施例では、レベル変換器はさらに、第1のスイッチS1および第2のスイッチS2の駆動を担当する駆動回路200を含む。ここで、駆動回路200は、入力端子INへの1つの入力側と少なくとも2つの出力側とを含み、出力側の1つは第1のスイッチS1の制御端子(バイポーラトランジスタのベース)に結合されており、もう1つは第2のスイッチS2の制御端子(バイポーラトランジスタのベース)に結合されている。
また、駆動回路200は、第3のスイッチS3および第4のスイッチS4を含む。第3のスイッチS3および第4のスイッチS4は、入力端子INに電気的に接続されたそれぞれ1つの制御端子を含む。なお、第3のスイッチS3は、入力端子INと第1のスイッチS1の制御端子との間に接続されている。第4のスイッチS4も同様に、入力端子INと第2のスイッチS2の制御端子との間に接続されている。
駆動回路200はさらに、とりわけ入力端子INに定義されたレベル値が生じない場合、第3のスイッチS3の制御端子および第4のスイッチS4の制御端子のための電圧値を形成する基準電圧ユニット220を含む。基準電圧ユニット220は、例えば、第3の電圧値(例えば3.3V)を予め定められた電圧値へ変換する分圧器であり、当該予め定められた電圧値は、入力端子INが高オームであるとき、第3のスイッチS3および第4のスイッチS4の双方が開放されて、第1のスイッチS1の制御端子および第2のスイッチS2の制御端子の双方に第3のレベル値が生じるように選定されており、これにより第1のスイッチおよび第2のスイッチが開放される。
さらに、図2のレベル変換器は全部で8つの抵抗を含み、当該抵抗は例えば次のように配置可能である。第1の抵抗R1は、第1のスイッチS1の制御端子と第3のスイッチS3(例えば例示のトランジスタのソース端子またはドレイン端子)との間に配置されている。第2の抵抗R2は、第2のスイッチS2の制御端子と第4のスイッチS4(例えば例示のトランジスタのソース端子またはドレイン端子)との間に配置されている。第3の抵抗R3は、第1の電圧端子110と第1のスイッチS1の制御端子との間に配置されている。第4の抵抗R4は、第2の電圧端子120と第2のスイッチS2の制御端子との間に接続されている。第5の抵抗R5は、入力端子INと第3のスイッチS3の制御端子または第4のスイッチS4の制御端子との間に接続されている。第6の抵抗R6および第7の抵抗R7は、例示の基準電圧ユニット220内の分圧器の部分であって、第3の電圧端子130と第4の電圧端子140との間に直列に接続されており、ここで、第6の抵抗R6と第7の抵抗R7との間には第3のスイッチS3の制御端子および第4のスイッチS4の制御端子への電流路が形成されている。第1のスイッチS1と第2のスイッチS2との間には、選択手段として、(例えば第1のスイッチS1と出力端子OUTとの間に)第8の抵抗R8が配置されている。第8の抵抗R8は、例えば入力端子INでの(ローからハイへの、または逆の)切り替えが行われた場合に、第1の電圧端子110と第2の電圧端子120との間の電流を制限する。
図2の実施形態では、すべてのスイッチ、すなわち第1のスイッチS1、第2のスイッチS2、第3のスイッチS3および第4のスイッチS4が、例えばトランジスタ(バイポーラまたは電界効果トランジスタ)によって形成されており、第1のトランジスタS1は第2のトランジスタS2に対して相補的であり、第3のトランジスタS3は第4のトランジスタS4に対して相補的である。
図3にはレベル変換器の別の実施例が示されており、当該実施例は、第8の抵抗R8と出力端子OUTとの間に、選択手段としての、出力端子OUTから第1の電圧端子110へ流れうる電流を阻止するかまたは当該電流を少なくとも制限するダイオードD1が設けられている点のみが異なっている。それ以外では他のすべての素子が図2と同様に構成されているので、繰り返しての説明は省略する。
図4には、2つの出力端子OUT1,OUT2を有するレベル変換器の別の実施例が示されており、ここで、第1のスイッチS1は、第1の電圧端子110と一方の出力端子OUT1との間の第1の電流路を切り替える。第2のスイッチS2は、第2の電圧端子120と他方の出力端子OUT2との間の第2の電流路を切り替える。なお、切り替え動作はこの場合も、出力端子OUT1,OUT2の少なくとも一方が常に高オームに接続されるように行われる。他のすべての素子は上述した実施例と同様に構成されている。特に、第1の電流路および/または第2の電流路に沿って、この場合も(例えば第1のスイッチS1または第2のスイッチS2と対応する出力側OUT1または出力側OUT2との間に)第8の抵抗R8またはダイオードD1を設けることができる。2つの出力端子OUT1,OUT2の単純な接続により、上述した構成が得られる。
第1の電圧源110では、上述したように、約5Vの電圧値を形成することができる。またより高い電圧値(基本的には任意の電圧値)も第1の電圧源110で形成可能である。つまり、例えば約10V、約20Vまたは約32Vの電圧値を第1の電圧源110で形成可能である。第2の電圧端子120と第4の電圧端子140とには、例えば基準電圧(例えばアース)が生じ、第3の電圧端子130には例えば3.3Vの電圧値が生じる。3.3Vの電圧値は、分圧器により例えば1.65Vの電圧値へ分割され、これにより入力端子INがオープンであるかまたは当該入力端子INに同様に約1.65Vの電圧値が生じる場合、第3のスイッチS3および第4のスイッチS4の双方が開放され、よって出力端子OUTが高オームとなる。スイッチS1〜S4に利用されているトランジスタに応じて、所定のレベル値に対する切り替え動作が行われる。第1のレベル値は、入力端子に0V(アース)から第1の上方電圧値(例えば1.2V)までの電圧値が生じることにより定義可能である。出力端子OUTは、第1の電圧値と第2の電圧値(例えば2V)との間では高オームとなり、第2の電圧値(例えば2V)を上回るとアースへ引かれる。
各抵抗は、例えば次のように選定可能である。第1の抵抗R1は21.5kΩの値を有することができ、第2の抵抗R2は4.64kΩの値を有することができ、第3、第4および第5の抵抗R3,R4,R5はそれぞれ10kΩの抵抗値を有することができ、第6および第7の抵抗R6,R7はそれぞれ4.64kΩの値を有することができ、第8の抵抗は464Ωの値を有することができる。これらの値は例示に過ぎず、他の実施例では別様に選定可能であることを理解されたい。
言及した抵抗値および電圧値は例示に過ぎず、任意の他の値に相応に適応化可能である。特に、言及したすべての値は、±3%または±10%または±50%のトレランス領域を含んでよい。
レベル変換器が3つの状態を取る相応の領域は、利用されるトランジスタに応じて、抵抗により調整可能である。例えば、入力端子INでは、所望の3つの状態を切り替えるために、0Vから3.3Vまでの電圧値が利用可能である。述べたように、1.2V〜2Vの電圧領域では第3のスイッチS3および第4のスイッチS4は開放可能であり、これにより第1のスイッチS1および第2のスイッチS2が開放され、出力端子OUTに定義された電圧値が生じない(当該状態がオープンである)。0V近傍の電圧値(アース)または1.2V未満の電圧値が入力端子INに生じると、例えば第3のスイッチS3が閉成可能となり、第4のスイッチS4が(これら2つのスイッチは相互に相補的であるので)開放可能となり、これにより第1のスイッチS1が閉成されかつ第2のスイッチが開放され、出力端子OUTに第1の電圧端子110からの電圧値+Vが生じる。入力端子INに2V超の電圧値または3.3V近傍の電圧値が生じると、第3のスイッチS3が開放されかつ第4のスイッチS4が閉成され、これにより第2のスイッチS2が閉成され(かつ第1のスイッチS1が開放され)、これにより出力端子OUTに第2の電圧源120からのアース電位が生じる。
言及した機能は次のようにまとめることもできる。すなわち
1.入力端子INが開放されたままであるかまたはコンピュータポートがInputへ接続されていると、スイッチS1〜S4は導通せず、出力端子OUTが高オームとなる。
2.入力端子INがアース(または基準電位GNDまたはロー)へ引かれると、スイッチS1およびスイッチS3が導通し、出力端子OUTに、(第1のスイッチS1および場合により設けられるダイオードD1の飽和電圧を差し引いた)第1の電圧端子110の第1の電圧値+Vが生じる。
3.入力端子INで電圧が(例えばハイへ)高まり、R6またはR7での+0.8Vの電圧より大きくなると、スイッチS2およびスイッチS4が導通し、出力端子OUTに第2のスイッチS2の飽和電圧が生じる。
ダイオードD1は、出力端子OUTに第1の電圧端子110の電圧(すなわち+V)よりも高い電圧が生じた場合の短絡防止のためのみに用いられる。第8の抵抗R8は、入力端子INでの高電圧レベルと低電圧レベルとの間の切り替えの際に場合により生じる横断電流の制限に用いられる。
明細書、特許請求の範囲および図面に開示された本発明の各特徴は、個々に、また任意の組み合わせにおいても、本発明の実現のために重要でありうる。
110,120,… 電圧端子
S1,S2,… スイッチ
R1,R2,… 抵抗
D1 ダイオード
IN 入力端子
OUT,OUT1,… 1つまたは複数の出力端子
200 駆動回路
220 基準電圧ユニット

Claims (12)

  1. 車両制御装置用のレベル変換器において、前記レベル変換器は、
    ・第1の電圧端子(110)、第2の電圧端子(120)、1つまたは複数の出力端子(OUT;OUT1,OUT2)、入力端子(IN)、
    ・前記第1の電圧端子(110)と、前記少なくとも1つの出力端子(OUT)または複数の出力端子のうち1つの出力端子(OUT1)と、の間の第1の電流路を切り替える第1のスイッチ(S1)、および、
    ・前記第2の電圧端子(120)と、前記少なくとも1つの出力端子(OUT)または前記複数の出力端子のうち別の出力端子(OUT2)と、の間の第2の電流路を切り替える第2のスイッチ(S2)
    を有し、
    前記第1のスイッチ(S1)および前記第2のスイッチ(S2)は、前記入力端子(IN)での種々のレベルに応答して、
    ・前記入力端子(IN)に第1のレベルが生じた場合、前記第1のスイッチ(S1)が閉成されかつ前記第2のスイッチ(S2)が開放され、
    ・第2のレベルが生じた場合、前記第1のスイッチ(S1)が開放されかつ前記第2のスイッチ(S2)が閉成される
    ように切り替え可能であり、
    前記第1のスイッチ(S1)および前記第2のスイッチ(S2)は、前記第1のスイッチ(S1)および前記第2のスイッチ(S2)をそれぞれ駆動信号によって切り替えるためのそれぞれ1つの制御端子を有し、
    前記第1のスイッチ(S1)および前記第2のスイッチ(S2)は、前記制御端子に第3のレベルが生じた場合に前記第1のスイッチ(S1)および前記第2のスイッチ(S2)が開放されるように構成されており、前記第3のレベルは、前記第1のレベルと前記第2のレベルとの間にあり、
    前記第1のスイッチ(S1)の前記制御端子および前記第2のスイッチ(S2)の前記制御端子を駆動する基準電圧ユニット(220)を含む駆動回路(200)が設けられており、前記入力端子(IN)が高オームに接続された場合、前記基準電圧ユニット(220)は、前記制御端子に前記第3のレベルを形成するように構成されており、これにより、前記第1のスイッチ(S1)および前記第2のスイッチ(S2)が開放され
    前記駆動回路(200)は、
    ・前記入力端子(IN)と前記第1のスイッチ(S1)の前記制御端子との間に接続された第3のスイッチ(S3)、および、
    ・前記入力端子(IN)と前記第2のスイッチ(S2)の前記制御端子との間に接続された第4のスイッチ(S4)
    を含み、
    前記第3のスイッチ(S3)は、前記入力端子(IN)に前記第1のレベルが生じた場合に閉成され、前記第4のスイッチ(S4)は、前記入力端子(IN)に前記第2のレベルが生じた場合に閉成される、
    ことを特徴とするレベル変換器。
  2. 前記基準電圧ユニット(220)は、前記第3のレベルの達成のための基準電圧を送出すべく、第3の電圧端子(130)および第4の電圧端子(140)を有する分圧器を有する、
    請求項記載のレベル変換器。
  3. 前記分圧器、前記第1のスイッチ(S1)および前記第2のスイッチ(S2)は、次の電圧、すなわち前記第3の電圧端子(130)での3Vから5Vの領域の電圧、前記第4の電圧端子(140)および前記第2の電圧端子(120)でのアース電位、および前記第1の電圧端子(110)での少なくとも5Vの電圧によって駆動可能である、
    請求項記載のレベル変換器。
  4. 前記第1のスイッチ(S1)、前記第2のスイッチ(S2)、前記第3のスイッチ(S3)および前記第4のスイッチ(S4)は、トランジスタを有し、
    前記第1のスイッチ(S1)のトランジスタは、前記第2のスイッチ(S2)のトランジスタに対して相補的であり、前記第3のスイッチ(S3)のトランジスタは、前記第4のスイッチ(S4)のトランジスタに対して相補的である
    求項からまでのいずれか1項記載のレベル変換器。
  5. 次の抵抗、すなわち
    ・前記入力端子(IN)と前記第1のスイッチ(S1)の制御端子との間の第1の抵抗(R1)、
    ・前記入力端子(IN)と前記第2のスイッチ(S2)の制御端子との間の第2の抵抗(R2)、
    ・前記第1のスイッチ(S1)の前記制御端子と前記第1の電圧端子(110)との間の第3の抵抗(R3)、
    ・前記第2のスイッチ(S2)の前記制御端子と前記第2の電圧端子(120)との間の第4の抵抗(R4)、
    ・前記入力端子(IN)と前記第3のスイッチ(S3)の制御端子および前記第4のスイッチ(S4)の制御端子との間の第5の抵抗(R5)、
    ・前記第3の電圧端子(130)と前記第3のスイッチ(S3)の前記制御端子との間の第6の抵抗(R6)、および、
    ・前記第4の電圧端子(140)と前記第4のスイッチ(S4)の前記制御端子との間の第7の抵抗(R7)
    のうち1つまたは複数の抵抗を有する複数の抵抗が設けられており、前記第6の抵抗(R6)および前記第7の抵抗(R7)は、前記第3の電圧端子(130)と前記第4の電圧端子(140)との間に直列に接続されている
    求項からまでのいずれか1項記載のレベル変換器。
  6. 前記第1のスイッチ(S1)と前記第2のスイッチ(S2)との間の前記第1の電流路に沿って、第8の抵抗(R8)が設けられている、
    請求項1からまでのいずれか1項記載のレベル変換器。
  7. 前記第1のスイッチ(S1)と、前記少なくとも1つの出力端子(OUT)または前記複数の出力端子のうち1つの出力端子(OUT1)と、の間に、前記出力端子(OUT)と前記第1の電圧端子(110)との間の逆流電流を阻止するように構成されたダイオード(D1)が設けられている、
    請求項1からまでのいずれか1項記載のレベル変換器。
  8. 前記1つまたは複数の出力端子(OUT1,OUT2)は、1つの出力端子(OUT1)および別の出力端子(OUT2)を含み、
    前記第1のスイッチ(S1)および前記第2のスイッチ(S2)は、前記入力端子(IN)での種々のレベルに応答して、前記複数の出力端子のうち少なくとも1つの出力端子(OUT1,OUT2)が高オームに接続されるように切り替え可能である、
    請求項1からまでのいずれか1項記載のレベル変換器。
  9. 請求項1からまでのいずれか1項記載のレベル変換器を有する、車両用の制御装置。
  10. 請求項記載の制御装置を備えた商用車。
  11. 車両制御装置におけるレベル値を変換する方法において、
    ・第1のスイッチ(S1)により、第1の電圧端子(110)と、少なくとも1つの出力端子(OUT)または複数の出力端子のうち1つの出力端子(OUT1)と、の間の第1の電流路を切り替え、
    ・第2のスイッチ(S2)により、第2の電圧端子(120)と、少なくとも1つの出力端子(OUT)または複数の出力端子のうち別の出力端子(OUT2)と、の間の第2の電流路を切り替え、
    前記第1のスイッチ(S1)および前記第2のスイッチ(S2)を、入力端子(IN)での種々のレベルに応答して、
    ・前記入力端子(IN)に第1のレベルが生じた場合、前記第1のスイッチ(S1)が閉成されかつ前記第2のスイッチ(S2)が開放され、
    ・第2のレベルが生じた場合、前記第1のスイッチ(S1)が開放されかつ前記第2のスイッチ(S2)が閉成され、
    前記第1のスイッチ(S1)および前記第2のスイッチ(S2)を、前記第1のスイッチ(S1)の制御端子および前記第2のスイッチ(S2)の制御端子の双方に第3のレベルが生じた場合に前記第1のスイッチ(S1)および前記第2のスイッチ(S2)が開放され、前記第3のレベルは、前記第1のレベルと前記第2のレベルとの間にあり、
    基準電圧ユニット(220)を含む駆動回路(200)によって、前記第1のスイッチ(S1)の前記制御端子および前記第2のスイッチ(S2)の前記制御端子を駆動し、前記基準電圧ユニット(220)は、前記入力端子(IN)が高オームに接続された場合、前記第1のスイッチ(S1)の制御端子および前記第2のスイッチ(S2)の制御端子の双方に前記第3のレベルを形成して、これにより、前記第1のスイッチ(S1)および前記第2のスイッチ(S2)が開放される、
    ように切り替え、
    前記駆動回路(200)は、前記入力端子(IN)と前記第1のスイッチ(S1)の前記制御端子との間に接続された第3のスイッチ(S3)と、前記入力端子(IN)と前記第2のスイッチ(S2)の前記制御端子との間に接続された第4のスイッチ(S4)とを含み、
    前記第3のスイッチ(S3)は、前記入力端子(IN)に前記第1のレベルが生じた場合に閉成され、前記第4のスイッチ(S4)は、前記入力端子(IN)に前記第2のレベルが生じた場合に閉成される、
    ことを特徴とする方法。
  12. 制御装置のテストのための、請求項1からまでのいずれか1項記載のレベル変換器の使用。
JP2020501308A 2017-07-11 2018-06-12 レベル変換器ならびに車両制御装置におけるレベル値を変換する方法 Active JP6985491B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017115511.2A DE102017115511A1 (de) 2017-07-11 2017-07-11 Pegelwandler und ein Verfahren zum Wandeln von Pegelwerten in Fahrzeugsteuergeräten
DE102017115511.2 2017-07-11
PCT/EP2018/065556 WO2019011556A1 (de) 2017-07-11 2018-06-12 Pegelwandler und ein verfahren zum wandeln von pegelwerten in fahrzeugsteuergeräten

Publications (2)

Publication Number Publication Date
JP2020527309A JP2020527309A (ja) 2020-09-03
JP6985491B2 true JP6985491B2 (ja) 2021-12-22

Family

ID=62873294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020501308A Active JP6985491B2 (ja) 2017-07-11 2018-06-12 レベル変換器ならびに車両制御装置におけるレベル値を変換する方法

Country Status (7)

Country Link
US (1) US10848157B2 (ja)
EP (1) EP3652860B1 (ja)
JP (1) JP6985491B2 (ja)
CN (1) CN110870205B (ja)
DE (1) DE102017115511A1 (ja)
RU (1) RU2743101C1 (ja)
WO (1) WO2019011556A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112636741B (zh) * 2020-12-29 2023-05-23 成都极米科技股份有限公司 一种电平转换电路及终端设备

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3845328A (en) * 1972-10-09 1974-10-29 Rca Corp Tri-state logic circuit
DE2363735A1 (de) * 1973-12-21 1975-08-14 Computer Ges Konstanz Treiberschaltung fuer logische schaltkreise
US4023753A (en) * 1974-11-22 1977-05-17 International Standard Electric Corporation Vehicle control system
JPS57147330A (en) * 1981-03-05 1982-09-11 Nec Corp Logical circuit
JPS60177723A (ja) * 1984-02-24 1985-09-11 Hitachi Ltd 出力回路
JPH02303216A (ja) * 1989-05-17 1990-12-17 Fujitsu Ltd 半導体集積回路
US5036222A (en) * 1990-02-22 1991-07-30 National Semiconductor Corporation Output buffer circuit with output voltage sensing for reducing switching induced noise
JP3055230B2 (ja) * 1991-06-29 2000-06-26 日本電気株式会社 レベルシフタ回路
US6025736A (en) * 1993-01-08 2000-02-15 Dynalogic Fast reprogrammable logic with active links between cells
US5966026A (en) * 1995-02-14 1999-10-12 Advanced Micro Devices, Inc. Output buffer with improved tolerance to overvoltage
US5633603A (en) * 1995-12-26 1997-05-27 Hyundai Electronics Industries Co., Ltd. Data output buffer using pass transistors biased with a reference voltage and a precharged data input
US5920210A (en) * 1996-11-21 1999-07-06 Kaplinsky; Cecil H. Inverter-controlled digital interface circuit with dual switching points for increased speed
JP3796034B2 (ja) * 1997-12-26 2006-07-12 株式会社ルネサステクノロジ レベル変換回路および半導体集積回路装置
US6147540A (en) * 1998-08-31 2000-11-14 Motorola Inc. High voltage input buffer made by a low voltage process and having a self-adjusting trigger point
JP3425890B2 (ja) * 1999-04-08 2003-07-14 Necエレクトロニクス株式会社 バッファ回路
JP3490045B2 (ja) * 2000-04-26 2004-01-26 Necマイクロシステム株式会社 ローノイズバッファ回路
US6815984B1 (en) * 2001-08-27 2004-11-09 Cypress Semiconductor Corp. Push/pull multiplexer bit
JP2004064712A (ja) * 2002-07-31 2004-02-26 Kyocera Corp デジタル制御信号多重化回路及びこのデジタル制御信号多重化回路を用いた画像形成システム
US6975135B1 (en) * 2002-12-10 2005-12-13 Altera Corporation Universally programmable output buffer
US7030654B2 (en) * 2003-08-22 2006-04-18 Idaho Research Foundation, Inc. Low voltage to extra high voltage level shifter and related methods
JP4932328B2 (ja) * 2006-05-29 2012-05-16 ルネサスエレクトロニクス株式会社 送信回路及びその制御方法
US20080054944A1 (en) * 2006-08-30 2008-03-06 Micron Technology, Inc. Method and circuit for producing symmetrical output signals tolerant to input timing skew, output delay/slewrate-mismatch, and complementary device mismatch
KR100768240B1 (ko) * 2006-09-19 2007-10-17 삼성에스디아이 주식회사 전압 레벨 변환 회로
JP4996375B2 (ja) * 2007-07-09 2012-08-08 ルネサスエレクトロニクス株式会社 半導体装置
DE102008057619B4 (de) * 2008-11-10 2021-08-26 Robert Bosch Gmbh Schaltungsanordnung zum Verstärken eines Digitalsignals und Transceiverschaltung für ein Bussystem
JP6156107B2 (ja) * 2013-12-05 2017-07-05 株式会社デンソー 車載機器制御装置
RU2604054C1 (ru) * 2016-01-22 2016-12-10 Владимир Владимирович Шубин Преобразователь уровня напряжения

Also Published As

Publication number Publication date
CN110870205B (zh) 2023-08-29
EP3652860A1 (de) 2020-05-20
DE102017115511A1 (de) 2019-01-17
CN110870205A (zh) 2020-03-06
RU2743101C1 (ru) 2021-02-15
EP3652860B1 (de) 2023-12-27
US20200212913A1 (en) 2020-07-02
JP2020527309A (ja) 2020-09-03
US10848157B2 (en) 2020-11-24
WO2019011556A1 (de) 2019-01-17

Similar Documents

Publication Publication Date Title
US9608623B1 (en) System and method for monitoring voltage across isolation barrier
WO2014034237A1 (ja) 電流検出回路及びそれを用いた電流制御装置
US20070014065A1 (en) Inverted circuit overcurrent protection device and hybrid integrated circuit device with the same incorporated
NZ596253A (en) Gate driver for enhancement-mode and depletion-mode wide bandgap semiconductor jfets
US10784884B2 (en) Field measuring device
CN106066419B (zh) 电流检测电路
AU2017219678B2 (en) Test device for testing a control unit of a switching apparatus of a switchgear
US10740272B2 (en) Input circuit that can be made redundant, input circuit unit having at least one input circuit, and method for operating the input circuit unit
JPWO2017068626A1 (ja) 半導体デバイス駆動回路およびインバータ装置
US20150346239A1 (en) Broad-range current measurement using duty cycling
JP6985491B2 (ja) レベル変換器ならびに車両制御装置におけるレベル値を変換する方法
US9720020B2 (en) Broad-range current measurement using variable resistance
JP7155534B2 (ja) 半導体装置
US9318973B2 (en) Driving device
JP2019101922A (ja) 信号出力装置
CN110531869A (zh) 输入装置、检测方法及电子设备
AU2017221058B2 (en) Testing device and method for testing a control unit of a switching device of a switchgear installation
US11378598B2 (en) Semiconductor integrated circuit device and current detection circuit
US11955957B2 (en) Smart electronic switch
KR102416199B1 (ko) 전계 효과 트랜지스터 보호 장치 및 이를 이용한 과전류 방지 시스템
CN110389611B (zh) 电流平衡电路
JP2000304799A (ja) 配線診断装置
JP2677730B2 (ja) 電流出力回路
CN106468897B (zh) 接口装置和处理系统
JP2021048435A (ja) 状態出力回路および電力供給装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211125

R150 Certificate of patent or registration of utility model

Ref document number: 6985491

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150