JP3055230B2 - レベルシフタ回路 - Google Patents
レベルシフタ回路Info
- Publication number
- JP3055230B2 JP3055230B2 JP3185700A JP18570091A JP3055230B2 JP 3055230 B2 JP3055230 B2 JP 3055230B2 JP 3185700 A JP3185700 A JP 3185700A JP 18570091 A JP18570091 A JP 18570091A JP 3055230 B2 JP3055230 B2 JP 3055230B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- level
- input
- inverter
- level shifter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【産業上の利用分野】本発明はレベルシフタ回路に関
し、特にハイインピーダンス入出力を含めた３値の入出
力変換が可能なレベルシフタ回路に関する。
し、特にハイインピーダンス入出力を含めた３値の入出
力変換が可能なレベルシフタ回路に関する。
【０００２】
【従来の技術】従来、入力電圧を第１の電源電位の電圧
系から第２の電源電位の電圧系に変換するレベルシフタ
回路は、２種の入出力変換のみが可能であった。
系から第２の電源電位の電圧系に変換するレベルシフタ
回路は、２種の入出力変換のみが可能であった。
【０００３】
【発明が解決しようとする課題】従来のレベルシフタ回
路はハイインピーダンス入出力を含めた３値の入出力変
換を行うことができないため、例えばハイインピーダン
ス出力を持ったインサーキットエミュレータの出力電圧
系をターゲットシステムの電圧系に変換するためのレベ
ルシフタ回路に、これを用いるということができなかっ
た。このため、従来のインサーキットエミュレータの出
力レベルは固定されていた。
路はハイインピーダンス入出力を含めた３値の入出力変
換を行うことができないため、例えばハイインピーダン
ス出力を持ったインサーキットエミュレータの出力電圧
系をターゲットシステムの電圧系に変換するためのレベ
ルシフタ回路に、これを用いるということができなかっ
た。このため、従来のインサーキットエミュレータの出
力レベルは固定されていた。
【０００４】本発明はかかる問題点に鑑みてなされたも
のであって、ハイインピーダンス入力の場合も含めた３
値の入出力変換を行うことができるレベルシフタ回路を
提供することを目的とする。
のであって、ハイインピーダンス入力の場合も含めた３
値の入出力変換を行うことができるレベルシフタ回路を
提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明に係るレベルシフ
タ回路は、第１の電源電位及び接地電位との間に直列接
続されその相互接続点に入力端が接続された第１及び第
２の抵抗と、前記入力端を入力とし相互にしきい値が異
なる第１及び第２のインバータと、前記第１のインバー
タの出力を前記第１の電源電位の電圧系から第２の電源
電位の電圧系に変換させるレベルシフタと、ソースが前
記第２の電源電位にゲートが前記レベルシフタの出力に
接続された第１導電型のトランジスタと、ソースが接地
電位にゲートが前記第２のインバータの出力にドレイン
が前記第１導電型トランジスタのドレインに接続された
第２導電型のトランジスタと、前記第１導電型トランジ
スタと前記第２導電型トランジスタとの接点に接続され
た出力端とを有することを特徴とする。
タ回路は、第１の電源電位及び接地電位との間に直列接
続されその相互接続点に入力端が接続された第１及び第
２の抵抗と、前記入力端を入力とし相互にしきい値が異
なる第１及び第２のインバータと、前記第１のインバー
タの出力を前記第１の電源電位の電圧系から第２の電源
電位の電圧系に変換させるレベルシフタと、ソースが前
記第２の電源電位にゲートが前記レベルシフタの出力に
接続された第１導電型のトランジスタと、ソースが接地
電位にゲートが前記第２のインバータの出力にドレイン
が前記第１導電型トランジスタのドレインに接続された
第２導電型のトランジスタと、前記第１導電型トランジ
スタと前記第２導電型トランジスタとの接点に接続され
た出力端とを有することを特徴とする。
【０００６】
【作用】本発明においては、入力端に入力された入力電
圧がロウレベル、ハイレベル及びハイインピーダンスの
場合に応じて、出力端からはロウレベル、ハイレベル及
びハイインピーダンスが出力され、出力端から出力され
たロウレベル又はハイレベルはレベルシフタによりその
一方がレベル変換されている。
圧がロウレベル、ハイレベル及びハイインピーダンスの
場合に応じて、出力端からはロウレベル、ハイレベル及
びハイインピーダンスが出力され、出力端から出力され
たロウレベル又はハイレベルはレベルシフタによりその
一方がレベル変換されている。
【０００７】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【０００８】図１は本発明の実施例に係るレベルシフタ
回路を示す回路図である。
回路を示す回路図である。
【０００９】入力端１に接続されている抵抗２と抵抗３
は入力がハイインピーダンス状態になったとき入力端１
の電位を（１／２）ＶDD1 にするための抵抗である。こ
の抵抗２，３は電源電圧ＶDD1と接地との間に直列に接
続されている。また、入力端１に接続されたインバータ
４は図３の特性曲線２２に示す入出力特性を有するイン
バータであり、インバータ５は図３の特性曲線２１に示
す入出力特性を有するインバータである。インバータ５
はインバータ４よりもしきい値が低い。
は入力がハイインピーダンス状態になったとき入力端１
の電位を（１／２）ＶDD1 にするための抵抗である。こ
の抵抗２，３は電源電圧ＶDD1と接地との間に直列に接
続されている。また、入力端１に接続されたインバータ
４は図３の特性曲線２２に示す入出力特性を有するイン
バータであり、インバータ５は図３の特性曲線２１に示
す入出力特性を有するインバータである。インバータ５
はインバータ４よりもしきい値が低い。
【００１０】レベルシフタ６は、インバータ４の出力が
入力されるインバータ７と、電源ＶDD2と接地との間に
夫々縦続接続されたＰチャネルＭＯＳトランジスタ８，
９及びＮチャネルＭＯＳトランジスタ１０，１１とから
構成されており、インバータ４のＶDD1 系の出力電圧を
ＶDD2 系の出力電圧に変換するレベルシフタである。
入力されるインバータ７と、電源ＶDD2と接地との間に
夫々縦続接続されたＰチャネルＭＯＳトランジスタ８，
９及びＮチャネルＭＯＳトランジスタ１０，１１とから
構成されており、インバータ４のＶDD1 系の出力電圧を
ＶDD2 系の出力電圧に変換するレベルシフタである。
【００１１】また、電源ＶDD2と接地との間には、Ｐチ
ャネルＭＯＳトランジスタ１２とＮチャネルＭＯＳトラ
ンジスタ１３とが接続されている。両トランジスタ１
２，１３間の接点は出力端１４に接続されている。出力
端１４の出力状態は、ＰチャネルＭＯＳトランジスタ１
２とＮチャネルＭＯＳトランジスタ１３のゲートに印加
される電圧によって下記の３通りの組合わせがある。
ャネルＭＯＳトランジスタ１２とＮチャネルＭＯＳトラ
ンジスタ１３とが接続されている。両トランジスタ１
２，１３間の接点は出力端１４に接続されている。出力
端１４の出力状態は、ＰチャネルＭＯＳトランジスタ１
２とＮチャネルＭＯＳトランジスタ１３のゲートに印加
される電圧によって下記の３通りの組合わせがある。
【００１２】なお、以下、ＰチャネルＭＯＳトランジス
タ１２のゲート電位をＶGP、ＮチャネルＭＯＳトランジ
スタ１３のゲート電位をＶGNと略す。 ＶGP＝ＧＮＤでＶGN＝ＧＮＤのときは、ＶDD2 レベ
ル出力 ＶGP＝ＶDD2 でＶGN＝ＶDD1 のときは、ＧＮＤレベ
ル出力 ＶGP＝ＶDD2 でＶGN＝ＧＮＤのときは、ハイインピ
ーダンス出力である。
タ１２のゲート電位をＶGP、ＮチャネルＭＯＳトランジ
スタ１３のゲート電位をＶGNと略す。 ＶGP＝ＧＮＤでＶGN＝ＧＮＤのときは、ＶDD2 レベ
ル出力 ＶGP＝ＶDD2 でＶGN＝ＶDD1 のときは、ＧＮＤレベ
ル出力 ＶGP＝ＶDD2 でＶGN＝ＧＮＤのときは、ハイインピ
ーダンス出力である。
【００１３】次に、本実施例のレベルシフタ回路の３値
入出力動作について説明する。入力端１に印加される電
圧を、図３に示すように、ロウレベル入力電圧範囲と、
ハイインピーダンス入力範囲と、ハイレベル入力電圧範
囲との３つのＶinの領域に場合分けして説明する。
入出力動作について説明する。入力端１に印加される電
圧を、図３に示すように、ロウレベル入力電圧範囲と、
ハイインピーダンス入力範囲と、ハイレベル入力電圧範
囲との３つのＶinの領域に場合分けして説明する。
【００１４】始めに、入力端１に印加される電圧がロウ
レベル入力電圧範囲の場合は、インバータ４の出力は特
性曲線２２に示すようにＶDD1 レベルになり、インバー
タ５の出力は特性曲線２１に示すようにほぼＶDD1レベ
ルになる。インバータ４の出力電圧はレベルシフタ６に
よってＶDD2レベルに変換されるので、結果としてＶGP
＝ＶDD2でＶGN＝ＶDD1となり、出力端１４からはＧＮＤ
レベルが出力される。
レベル入力電圧範囲の場合は、インバータ４の出力は特
性曲線２２に示すようにＶDD1 レベルになり、インバー
タ５の出力は特性曲線２１に示すようにほぼＶDD1レベ
ルになる。インバータ４の出力電圧はレベルシフタ６に
よってＶDD2レベルに変換されるので、結果としてＶGP
＝ＶDD2でＶGN＝ＶDD1となり、出力端１４からはＧＮＤ
レベルが出力される。
【００１５】次に、入力端１に印加される電圧がハイレ
ベル入力電圧範囲の場合は、インバータ４の出力は特性
曲線２２に示すようにほぼＧＮＤレベルになり、インバ
ータ５の出力は特性曲線２１に示すようにＧＮＤレベル
になる。インバータ４の出力電圧がＧＮＤレベルの場合
には、インバータ４の出力電圧をレベルシフタ６によっ
て変換しても、ＧＮＤレベルのままなので、結果として
ＶGP＝ＧＮＤでＶGN＝ＧＮＤとなり、出力端１４からは
ＶDD2レベルが出力される。
ベル入力電圧範囲の場合は、インバータ４の出力は特性
曲線２２に示すようにほぼＧＮＤレベルになり、インバ
ータ５の出力は特性曲線２１に示すようにＧＮＤレベル
になる。インバータ４の出力電圧がＧＮＤレベルの場合
には、インバータ４の出力電圧をレベルシフタ６によっ
て変換しても、ＧＮＤレベルのままなので、結果として
ＶGP＝ＧＮＤでＶGN＝ＧＮＤとなり、出力端１４からは
ＶDD2レベルが出力される。
【００１６】最後に、入力端１に印加される電圧がハイ
インピーダンス入力範囲の場合について説明する。これ
は入力端１がハイインピーダンス状態になった場合であ
り、入力端１に接続されている抵抗２と抵抗３によって
この状態になるが、インバータ４の出力は特性曲線２２
に示すようにほぼＶDD1 レベルになり、インバータ５の
出力は特性曲線２１に示すようにほぼＧＮＤレベルにな
る。インバータ４の出力電圧はレベルシフタ６によって
ＶDD2 レベルに変換されるので、結果としてＶGP＝ＶDD
2とＶGN＝ＧＮＤとなり、出力端１４にはハイインピー
ダンスが出力される。
インピーダンス入力範囲の場合について説明する。これ
は入力端１がハイインピーダンス状態になった場合であ
り、入力端１に接続されている抵抗２と抵抗３によって
この状態になるが、インバータ４の出力は特性曲線２２
に示すようにほぼＶDD1 レベルになり、インバータ５の
出力は特性曲線２１に示すようにほぼＧＮＤレベルにな
る。インバータ４の出力電圧はレベルシフタ６によって
ＶDD2 レベルに変換されるので、結果としてＶGP＝ＶDD
2とＶGN＝ＧＮＤとなり、出力端１４にはハイインピー
ダンスが出力される。
【００１７】以上説明した通り、本発明のレベルシフタ
は、ハイインピーダンス入出力を含めた３値の入出力変
換を行うことができる。
は、ハイインピーダンス入出力を含めた３値の入出力変
換を行うことができる。
【００１８】図２は本発明の他の実施例に係るレベルシ
フタ回路を示す回路図である。図２において、図１と同
一物には同一符号を付してある。
フタ回路を示す回路図である。図２において、図１と同
一物には同一符号を付してある。
【００１９】入力端１に接続されている抵抗２と抵抗３
は入力がハイインピーダンス状態になったとき、入力端
１の電位を（−１／２）ＶDD1 にするための抵抗であ
る。また、入力端１に接続されたインバータ４は図３の
特性曲線２２に示す入出力特性を有するインバータであ
り、インバータ５は図３の特性曲線２１に示す入出力特
性を有するインバータである。
は入力がハイインピーダンス状態になったとき、入力端
１の電位を（−１／２）ＶDD1 にするための抵抗であ
る。また、入力端１に接続されたインバータ４は図３の
特性曲線２２に示す入出力特性を有するインバータであ
り、インバータ５は図３の特性曲線２１に示す入出力特
性を有するインバータである。
【００２０】レベルシフタ１５はインバータ７と、Ｐチ
ャネルＭＯＳトランジスタ８，９と、Ｎチャネルトラン
ジスタ１０，１１とから構成されており、インバータ５
の−ＶDD1 系の出力電圧を、−ＶDD2 系の電圧に変換す
るレベルシフタである。
ャネルＭＯＳトランジスタ８，９と、Ｎチャネルトラン
ジスタ１０，１１とから構成されており、インバータ５
の−ＶDD1 系の出力電圧を、−ＶDD2 系の電圧に変換す
るレベルシフタである。
【００２１】出力端１４の出力状態は、ＰチャネルＭＯ
Ｓトランジスタ１２とＮチャネルＭＯＳトランジスタ１
３の各ゲートに印加される電圧によって下記の３通りの
組合わせがある。但し、ゲート電位ＶGP及びゲート電位
ＶGNの意味は前述と同様である。 ＶGP＝−ＶDD1でＶGN＝−ＶDD2のときは、ＧＮＤレ
ベル出力 ＶGP＝ＧＮＤでＶGN＝ＧＮＤのときは、−ＶDD2 レ
ベル出力 ＶGP＝ＧＮＤでＶGN＝−ＶDD2のときは、ハイイン
ピーダンス出力である。
Ｓトランジスタ１２とＮチャネルＭＯＳトランジスタ１
３の各ゲートに印加される電圧によって下記の３通りの
組合わせがある。但し、ゲート電位ＶGP及びゲート電位
ＶGNの意味は前述と同様である。 ＶGP＝−ＶDD1でＶGN＝−ＶDD2のときは、ＧＮＤレ
ベル出力 ＶGP＝ＧＮＤでＶGN＝ＧＮＤのときは、−ＶDD2 レ
ベル出力 ＶGP＝ＧＮＤでＶGN＝−ＶDD2のときは、ハイイン
ピーダンス出力である。
【００２２】次に、本実施例のレベルシフタの３値入出
力動作について説明する。入力端１に印加される電圧を
図３に示すように、ロウレベル入力電圧範囲と、ハイイ
ンピーダンス入力範囲と、ハイレベル入力電圧範囲との
３つのＶinの領域に場合分けする。
力動作について説明する。入力端１に印加される電圧を
図３に示すように、ロウレベル入力電圧範囲と、ハイイ
ンピーダンス入力範囲と、ハイレベル入力電圧範囲との
３つのＶinの領域に場合分けする。
【００２３】始めに、入力端１に印加される電圧がロウ
レベル入力電圧範囲の場合は、インバータ４の出力は特
性曲線２２３に示すようにＧＮＤレベルになり、インバ
ータ５の出力は特性曲線２１に示すようにほぼＧＮＤレ
ベルになる。従って、インバータ５の出力電圧はレベル
シフタ１５によってＧＮＤレベルに変換されるので、結
果として、ＶGP＝ＧＮＤでＶGN＝ＧＮＤとなり、出力端
１４からは−ＶDD2 レベルが出力される。
レベル入力電圧範囲の場合は、インバータ４の出力は特
性曲線２２３に示すようにＧＮＤレベルになり、インバ
ータ５の出力は特性曲線２１に示すようにほぼＧＮＤレ
ベルになる。従って、インバータ５の出力電圧はレベル
シフタ１５によってＧＮＤレベルに変換されるので、結
果として、ＶGP＝ＧＮＤでＶGN＝ＧＮＤとなり、出力端
１４からは−ＶDD2 レベルが出力される。
【００２４】次に、入力端１に印加される電圧がハイレ
ベル入力電圧範囲の場合は、インバータ４の出力は特性
曲線２２に示すようにほぼ−ＶDD1 レベルになり、イン
バータ５の出力は特性曲線２１に示すように−ＶDD1レ
ベルになる。インバータ５の出力電圧はレベルシフタ１
５によって−ＶDD2レベルに変換されるので、結果とし
てＶGP＝−ＶDD1でＶGN＝−ＶDD2となり、出力端１４か
らはＧＮＤレベルが出力される。
ベル入力電圧範囲の場合は、インバータ４の出力は特性
曲線２２に示すようにほぼ−ＶDD1 レベルになり、イン
バータ５の出力は特性曲線２１に示すように−ＶDD1レ
ベルになる。インバータ５の出力電圧はレベルシフタ１
５によって−ＶDD2レベルに変換されるので、結果とし
てＶGP＝−ＶDD1でＶGN＝−ＶDD2となり、出力端１４か
らはＧＮＤレベルが出力される。
【００２５】最後に、入力端１に印加される電圧がハイ
インピーダンス入力範囲の場合について説明する。これ
は入力端１がハイインピーダンス状態になったとき、入
力端１に接続されている抵抗２と抵抗３によってこの状
態になるが、インバータ４の出力は特性曲線２２に示す
ようにほぼＧＮＤレベルになり、インバータ５の出力は
特性曲線２１に示すようにほぼ−ＶDD1レベルになる。
インバータ５の出力電圧はレベルシフタ１５によって−
ＶDD2レベルに変換されるので、結果としてＶGP＝ＧＮ
ＤでＶGN＝−ＶDD2となり、出力端１４にはハイインピ
ーダンスが出力される。
インピーダンス入力範囲の場合について説明する。これ
は入力端１がハイインピーダンス状態になったとき、入
力端１に接続されている抵抗２と抵抗３によってこの状
態になるが、インバータ４の出力は特性曲線２２に示す
ようにほぼＧＮＤレベルになり、インバータ５の出力は
特性曲線２１に示すようにほぼ−ＶDD1レベルになる。
インバータ５の出力電圧はレベルシフタ１５によって−
ＶDD2レベルに変換されるので、結果としてＶGP＝ＧＮ
ＤでＶGN＝−ＶDD2となり、出力端１４にはハイインピ
ーダンスが出力される。
【００２６】本実施例が図１に示す実施例との相違する
点は、負電位系に対応している点、即ち負電位−ＶDD1
系の入力を負電位−ＶDD2 系の出力に変換できる点であ
る。
点は、負電位系に対応している点、即ち負電位−ＶDD1
系の入力を負電位−ＶDD2 系の出力に変換できる点であ
る。
【００２７】
【発明の効果】以上説明したように、本発明のレベルシ
フタ回路は、ハイインピーダンス入出力を含めた３値の
入出力変換を行うことができる。
フタ回路は、ハイインピーダンス入出力を含めた３値の
入出力変換を行うことができる。
【００２８】この機能を具備することにより、例えばハ
イインピーダンス出力を持つ３値のインサーキットエミ
ュレータの出力電圧を、ハイインピーダンス出力を含め
た３値の任意の出力電圧値に変換して、ターゲットシス
テムに供給することができる。このように、本発明によ
りインサーキットエミュレータの出力電圧を可変にする
ことが可能となり、本発明はこれらの技術分野に多大の
貢献をなす。
イインピーダンス出力を持つ３値のインサーキットエミ
ュレータの出力電圧を、ハイインピーダンス出力を含め
た３値の任意の出力電圧値に変換して、ターゲットシス
テムに供給することができる。このように、本発明によ
りインサーキットエミュレータの出力電圧を可変にする
ことが可能となり、本発明はこれらの技術分野に多大の
貢献をなす。
【図１】本発明の第１の実施例に係るレベルシフタ回路
を示す回路図である。
を示す回路図である。
【図２】本発明の第２の実施例に係るレベルシフタ回路
を示す回路図である。
を示す回路図である。
【図３】本発明の各実施例に係るレベルシフタ回路に使
用するインバータ４，５の入出力特性を示すグラフ図で
ある。
用するインバータ４，５の入出力特性を示すグラフ図で
ある。
１；入力端 ２，３；抵抗 ４，５，７；インバータ ６，１５；レベルシフタ ８，９，１２；ＰチャネルＭＯＳトランジスタ １０，１１，１３；ＮチャネルＭＯＳトランジスタ １４；出力端 ２１；インバータ５の入出力特性曲線 ２２；インバータ４の入出力特性曲線
Claims (1)
- 【請求項１】 第１の電源電位及び接地電位との間に直
列接続されその相互接続点に入力端が接続された第１及
び第２の抵抗と、前記入力端を入力とし相互にしきい値
が異なる第１及び第２のインバータと、前記第１のイン
バータの出力を前記第１の電源電位の電圧系から第２の
電源電位の電圧系に変換させるレベルシフタと、ソース
が前記第２の電源電位にゲートが前記レベルシフタの出
力に接続された第１導電型のトランジスタと、ソースが
接地電位にゲートが前記第２のインバータの出力にドレ
インが前記第１導電型トランジスタのドレインに接続さ
れた第２導電型のトランジスタと、前記第１導電型トラ
ンジスタと前記第２導電型トランジスタとの接点に接続
された出力端とを有することを特徴とするレベルシフタ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3185700A JP3055230B2 (ja) | 1991-06-29 | 1991-06-29 | レベルシフタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3185700A JP3055230B2 (ja) | 1991-06-29 | 1991-06-29 | レベルシフタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0514174A JPH0514174A (ja) | 1993-01-22 |
| JP3055230B2 true JP3055230B2 (ja) | 2000-06-26 |
Family
ID=16175340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3185700A Expired - Lifetime JP3055230B2 (ja) | 1991-06-29 | 1991-06-29 | レベルシフタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3055230B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2647021B2 (ja) * | 1993-12-13 | 1997-08-27 | 日本電気株式会社 | 双方向論理信号レベル変換回路 |
| TW265489B (en) * | 1994-07-20 | 1995-12-11 | Micron Technology Inc | Low-to-high voltage cmos driver circuit for driving capacitive loads |
| JPH0897706A (ja) * | 1994-09-26 | 1996-04-12 | Nec Corp | 出力バッファ回路 |
| CN1233093C (zh) | 2002-02-20 | 2005-12-21 | 松下电器产业株式会社 | 驱动电路 |
| JP2005333595A (ja) | 2004-05-21 | 2005-12-02 | Matsushita Electric Ind Co Ltd | 電圧レベル変換回路 |
| DE102017115511A1 (de) * | 2017-07-11 | 2019-01-17 | Knorr-Bremse Systeme für Nutzfahrzeuge GmbH | Pegelwandler und ein Verfahren zum Wandeln von Pegelwerten in Fahrzeugsteuergeräten |
-
1991
- 1991-06-29 JP JP3185700A patent/JP3055230B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0514174A (ja) | 1993-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2909990B2 (ja) | Ｃｍｏｓ回路 | |
| US6064229A (en) | Voltage translating buffer based on low voltage technology | |
| EP0454135A2 (en) | MOS type input circuit | |
| US4808854A (en) | Trinary inverter | |
| US6791391B2 (en) | Level shifting circuit | |
| EP0344604A2 (en) | Output circuit for use in a semiconductor IC | |
| US11146226B2 (en) | Analog switch circuit, volume circuit, and semiconductor integrated circuit | |
| US5469097A (en) | Translator circuit with symmetrical switching delays | |
| US4490632A (en) | Noninverting amplifier circuit for one propagation delay complex logic gates | |
| JP3055230B2 (ja) | レベルシフタ回路 | |
| US4395645A (en) | Mosfet logic inverter buffer circuit for integrated circuits | |
| KR0176326B1 (ko) | 배타적 오아/노아게이트 회로 | |
| JPH10154924A (ja) | Ｃｍｏｓヒステリシス回路 | |
| US5982198A (en) | Free inverter circuit | |
| JPH0318119A (ja) | 相補形金属酸化物半導体トランスレータ | |
| US6956412B2 (en) | High-voltage input tolerant receiver | |
| JPH09214324A (ja) | Ｃｍｏｓ論理回路 | |
| US6801069B1 (en) | Receiving latch with hysteresis | |
| JP3093410B2 (ja) | オープンドレイン型出力回路 | |
| JPH0446014B2 (ja) | ||
| EP0385018A2 (en) | MOS analog amplifier | |
| JP3612991B2 (ja) | 出力バッファ回路 | |
| EP0023210B1 (en) | Tri-state logic buffer circuit | |
| JP2808784B2 (ja) | 入力回路 | |
| JP3915251B2 (ja) | 論理回路 |