JP2004064712A - デジタル制御信号多重化回路及びこのデジタル制御信号多重化回路を用いた画像形成システム - Google Patents
デジタル制御信号多重化回路及びこのデジタル制御信号多重化回路を用いた画像形成システム Download PDFInfo
- Publication number
- JP2004064712A JP2004064712A JP2002224239A JP2002224239A JP2004064712A JP 2004064712 A JP2004064712 A JP 2004064712A JP 2002224239 A JP2002224239 A JP 2002224239A JP 2002224239 A JP2002224239 A JP 2002224239A JP 2004064712 A JP2004064712 A JP 2004064712A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- control
- level
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】簡単な回路構成で、かつ一つの信号線を用いて、複数のデバイスを制御可能とする。
【解決手段】信号制御手段13の伝送信号制御部13−1において、制御信号出力手段11からの制御信号(制御側出力信号)の種類にもとづき、三種類の信号レベルの中から一つの信号レベルが信号線12の信号レベルとして定められる。この定められた信号線12の信号レベルにもとづき、入力信号制御部13−2において、各デバイス20へ送られる制御信号(デバイス側入力信号)の信号レベルが定められ、各デバイス20へ送られる。
【選択図】 図1
【解決手段】信号制御手段13の伝送信号制御部13−1において、制御信号出力手段11からの制御信号(制御側出力信号)の種類にもとづき、三種類の信号レベルの中から一つの信号レベルが信号線12の信号レベルとして定められる。この定められた信号線12の信号レベルにもとづき、入力信号制御部13−2において、各デバイス20へ送られる制御信号(デバイス側入力信号)の信号レベルが定められ、各デバイス20へ送られる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、デジタル信号を用いて複数のデバイスを制御するデジタル制御信号多重化回路に関する。
【0002】
【従来の技術】
従来、デジタル制御回路においては、図13に示すように、制御側回路110から出力される制御信号を用いて、デバイス120が制御されている。
制御側回路110における制御信号の信号レベルは、図14に示すように、通常、「1」と「0」との2種類である。このため、基本的に、1本の信号線130で制御できるデバイス120の数は1つに限られる。
【0003】
ところで、近年、装置や機器等の多機能化にともない、制御しなければならないデバイスの数も増加してきている。
このため、図13に示すような基本構成を有したデジタル制御回路100を用いてデバイス120を制御する場合は、そのデバイス120の増加にともなって信号線130も増やさなければならない。
【0004】
ところが、制御基板上に設置可能な制御ポートの数には限度があるため、接続できる信号線130の本数には限界があった。
さらに、信号線130を増やすことにより基板のパターン設計が困難になることや、線材の本数増などによりコストが高くなること等の問題も生じていた。
【0005】
このような問題を解決するために、信号線130の本数を減らす手法として、たとえば、信号をデマルチプレクスして複数のデバイスを時分割制御する手法(時分割制御手法)や、D/A−A/D変換を用いた回路構成とする手法(D/A−A/D変換手法)がある。
これらの手法によれば、各信号の送信タイミングが制御され、あるいは複数のデジタル信号がアナログ信号に変換後送信されるため、少ない信号線130で複数のデバイスを制御できる。
【0006】
【発明が解決しようとする課題】
しかしながら、時分割制御手法を用いた場合は、デマルチプレクスするためのデバイスとこのための切り替え信号が必要になるとともに、四つ以上のデバイスを制御するのでなければ信号線数の削減にはならず、かつ、コストもかかってしまうという問題があった。
一方、D/A−A/D変換手法を用いた場合は、そのD/A−A/D変換を行うための専用のデバイスが必要になり、コストが高くなるという問題があった。
【0007】
また、1本の信号で複数のデバイスを制御することも可能ではあるが、複数のデバイスをそれぞれ個別に制御しようとする場合は、たとえば、受信側に通信制御用のCPUを搭載しておき、目的のデバイスのみ選択することをコマンド等によって予め通知した後に、当該デバイスの制御を実行するなどの方法を取らなければならず、制御構成が複雑になるという問題があった。
【0008】
本発明は、上記の問題を解決すべくなされたものであり、コスト高とならない簡単な回路構成で、かつ一つの信号線を用いて、複数のデバイスを制御可能とするデジタル制御信号多重化回路及びこのデジタル制御信号多重化回路を用いた画像形成システムの提供を目的とする。
【0009】
【課題を解決するための手段】
この目的を達成するため、本発明の請求項1記載のデジタル制御信号多重化回路は、複数種類の制御信号を出力する制御信号出力手段と、制御信号をデバイスへ送る一つの信号線と、制御信号出力手段からの制御信号の種類にもとづいて、三種類の信号レベルの中から一つの信号レベルを信号線の信号レベルとして定める信号制御手段とを有した構成としてある。
【0010】
デジタル制御信号多重化回路をこのような構成とすると、三種類の信号レベルの中から一つの信号レベルを選択可能な信号制御手段が設けられるため、簡単な回路構成で、かつ一つの信号線を用いて、複数のデバイスを個別に制御することができる。
このため、たとえば、デバイスと接続するためのパターンや接続ケーブルの本数が減少するため、コストダウンとなる。さらに、信号線の本数を減らせるため、基板のパターン設計が容易になり、小型化もし易くなる。
【0011】
また、請求項2記載のデジタル制御信号多重化回路は、制御信号出力手段が、一つの3ステートバッファ回路からなり、この3ステートバッファ回路が、「1」,「0」及び「ハイ・インピーダンス」の三種類の制御信号を出力する構成としてある。
【0012】
デジタル制御信号多重化回路をこのような構成とすれば、3ステート出力機能を有した制御側の出力端子におけるハイ・インピーダンス状態の信号レベルをも利用して、三種類の制御信号を得ることができる。
このため、信号制御手段は、その三種類の制御信号にもとづいて、信号線の信号レベルを三種類の信号レベルの中から定めることができる。したがって、一つの信号線により複数のデバイスの制御が可能となる。
【0013】
また、請求項3記載のデジタル制御信号多重化回路は、制御信号出力手段が、複数種類の制御信号を出力する二つの信号出力部を有し、信号制御手段が、二つの信号出力部から出力される各制御信号の組み合わせにもとづいて、信号線の信号レベルを定める構成としてある。
【0014】
デジタル制御信号多重化回路をこのような構成とすると、各信号出力部から出力される制御信号の組み合わせにもとづいて、信号制御手段は、三種類の信号レベルの中から信号線の信号レベルを定めることができる。
このため、二つの制御信号を出力する信号出力部として、たとえば、デバイスやセンサ等を制御信号出力手段に二つ設けた構成であっても、一つの信号線により二つのデバイスを制御することができる。
【0015】
また、請求項4記載のデジタル制御信号多重化回路は、信号出力部が、二種類の制御信号を出力するセンサを有した構成としてある。
デジタル制御信号多重化回路をこのような構成とすれば、信号制御手段は、制御側のデバイスとして設けられた各センサからの出力信号を制御信号としてトランジスタ等で受けワイアードオア接続することで、信号線の信号レベルを定めることができる。このため、信号出力部としてセンサを設けた構成であっても、一つの信号線により二つのデバイスを制御することができる。
【0016】
また、請求項5記載のデジタル制御信号多重化回路は、信号出力部が、「1」,「0」及び「ハイ・インピーダンス」の三種類の制御信号を出力する3ステートバッファ回路からなる構成としてある。
デジタル制御信号多重化回路をこのような構成とすると、信号出力部として3ステートバッファ回路を用いた場合にも、信号制御手段は、その3ステートバッファ回路からの制御信号にもとづいて、信号線の信号レベルを定めることができ、さらに、一つの信号線で二つのデバイスを制御することができる。
【0017】
また、請求項6記載のデジタル制御信号多重化回路は、信号制御手段が、制御信号出力手段からの制御信号の種類にもとづいて、三種類の信号レベルの中から一つの信号レベルを信号線の信号レベルとして定める伝送信号制御部と、信号線の信号レベルにもとづいて、各デバイスの入力信号の種類を定める入力信号制御部とを有した構成としてある。
【0018】
デジタル制御信号多重化回路をこのような構成とすれば、信号出力部からの制御信号が複数種類であっても、信号制御手段は、その制御信号の種類にもとづいて、三種類の信号レベルの中から一つの信号レベルを信号線の信号レベルとして定めることができる。
したがって、伝送信号制御部及び入力信号制御部からなる簡単な回路構成で、かつ一つの信号線を用いて、二つのデバイスを制御できる。
【0019】
また、請求項7記載のデジタル制御信号多重化回路は、伝送信号制御部が、制御信号出力手段からの制御信号の種類にもとづいて、三種類の信号レベルの中から一つの信号レベルを信号線の信号レベルとして定めるドライバ回路部と、このドライバ回路部で信号線の信号レベルが定められなかったときに、三種類の信号レベルの中から他の一つの信号レベルを信号線の信号レベルとして定めるプルアップ/プルダウン回路部とを有した構成としてある。
【0020】
デジタル制御信号多重化回路をこのような構成とすると、信号制御手段は、信号出力部からの制御信号の種類にもとづいて、三種類の信号レベルの中から一つの信号レベルを信号線の信号レベルとして必ず定めることができる。
したがって、ドライバ回路部及びプルアップ/プルダウン回路部を含む簡単な回路構成で、かつ一つの信号線を用いて、二つのデバイスを制御できる。
【0021】
また、請求項8記載のデジタル制御信号多重化回路は、ドライバ回路部が、電源側トランジスタと、接地側トランジスタとを有し、電源側トランジスタのベースが制御信号出力手段と、エミッタが信号線と、コレクタが電源端子とそれぞれ接続され、接地側トランジスタのベースが制御信号出力手段と、エミッタが信号線と、コレクタが接地端子とそれぞれ接続された構成としてある。
【0022】
デジタル制御信号多重化回路をこのような構成とすれば、ドライバ回路部は、制御信号出力手段からの制御信号がローレベル「0」の場合には信号線の信号レベルを「1」に、制御信号がハイレベル「1」の場合には信号線の信号レベルを「0」にそれぞれ定めることができる。
なお、制御信号が「ハイ・インピーダンス」の場合には、電源側トランジスタ及び接地側トランジスタの双方が駆動しないため、信号線の信号レベルを定めることができない。この場合は、プルアップ/プルダウン回路部において、その信号レベルが定められる。
【0023】
また、請求項9記載のデジタル制御信号多重化回路は、電源側トランジスタが、PNP型トランジスタからなり、接地側トランジスタが、NPN型トランジスタからなる構成としてある。
デジタル制御信号多重化回路をこのような構成とすると、ドライバ回路部は、制御信号がローレベル「0」又はハイレベル「1」の場合には、信号線の信号レベルを「1」又は「0」に定めることができる。
【0024】
また、請求項10記載のデジタル制御信号多重化回路は、プルアップ/プルダウン回路部が、信号線と電源端子とを接続する第一の抵抗と、信号線と接地端子とを接続する第二の抵抗とを有した構成としてある。
デジタル制御信号多重化回路をこのような構成とすれば、第一の抵抗と第二の抵抗との抵抗値の比率にもとづいて、信号線の信号レベルを定めることができる。
【0025】
このため、プルアップ/プルダウン回路部は、信号線の信号レベルがドライバ回路部で定められなかった場合、つまり、制御信号がローレベル「0」又はハイレベル「1」でなく、制御信号出力手段の出力端子が「ハイ・インピーダンス」である場合に、信号線の信号レベルを定めることができる。
したがって、ドライバ回路部とプルアップ/プルダウン回路部といった簡単な回路構成により、制御信号出力手段からの制御信号の種類にもとづいて、複数の信号レベルのうち一つの信号レベルを信号線の信号レベルとして定めることができ、さらに、一つの信号線を用いて二つのデバイスを制御できる。
【0026】
また、請求項11記載のデジタル制御信号多重化回路は、入力信号制御部が、信号線の信号レベルにもとづいて、各デバイスの入力信号の種類を定めるコンパレータ回路部を有した構成としてある。
デジタル制御信号多重化回路をこのような構成とすると、各デバイスの入力信号の種類は信号線の信号レベルにもとづいて定められており、さらに、信号線の信号レベルは制御信号にもとづいて定められているため、伝送信号制御部及び入力信号制御部を有する簡単な回路構成で、かつ一つの信号線を用いて、複数のデバイスを制御できる。
【0027】
また、請求項12記載のデジタル制御信号多重化回路は、コンパレータ回路部が、デバイスへ入力信号を送るコンパレータと、このコンパレータのマイナス入力側へ基準電位を与える基準電位供給部とを有し、コンパレータのプラス入力側が、信号線と接続された構成としてある。
デジタル制御信号多重化回路をこのような構成とすれば、各コンパレータのマイナス入力側に与えられる基準電位をそれぞれ異なったレベルとすることで、一つの信号線の信号レベルにより二つのデバイスを制御できる。
【0028】
また、請求項13記載のデジタル制御信号多重化回路は、三種類の信号レベルが、ハイレベル,ローレベル及びミドルレベルからなり、一のコンパレータに接続された基準電位供給部が、ミドルレベルよりも大きい基準電位をマイナス入力側へ与え、他のコンパレータに接続された基準電位供給部が、ミドルレベルよりも小さい基準電位をマイナス入力側へ与える構成としてある。
【0029】
デジタル制御信号多重化回路をこのような構成とすると、信号線の信号レベルが「ハイ・インピーダンス」を示す制御信号にもとづいて定められたものである場合、コンパレータ回路部は、各デバイスに入力される入力信号をそれぞれ異なったレベルとすることができる。
このため、一つの信号線により二つのデバイスを制御可能とする。
【0030】
また、請求項14記載のデジタル制御信号多重化回路を用いた画像形成システムは、画像形成機とユニットとを備えるとともに、画像形成機が、制御信号を出力する画像形成機用中央処理手段と、この画像形成機用中央処理手段からの制御信号をユニットへ送る画像形成機内信号線とを有し、ユニットが、制御信号の信号レベルと被照合信号の設定レベルとを比較判断するデコーダ手段と、画像形成機からの制御信号をデコーダ手段へ送るユニット内信号線と、デコーダ手段により活性化されると、応答信号を画像形成機用中央処理手段へ送るユニット用中央処理手段とを有した画像形成システムであって、画像形成機は、画像形成機用中央処理手段からの制御信号の信号レベルにもとづいて、三種類の信号レベルの中から一つの信号レベルを信号線の信号レベルとして定める伝送信号制御部を有し、中央処理機内信号線及びユニット内信号線は、それぞれ一つずつ設けられ、ユニットは、信号線の信号レベルにもとづいて、デコーダ手段へ送る制御信号の信号レベルを定める入力信号制御部を有し、ユニットのデコーダ手段は、入力信号制御部からの制御信号の信号レベルと被照合信号の設定レベルとを比較判断する構成としてある。
【0031】
デジタル制御信号多重化回路を用いた画像形成システムをこのような構成とすれば、画像形成機用中央処理手段から出力された制御信号の種類にもとづいて信号線の信号レベルが定められ、この信号線の信号レベルにもとづいてデコーダ手段(デバイス)の入力信号の信号レベルが定められ、そして、この入力信号の信号レベルと被照合信号の設定レベルとの比較判断の結果にもとづいて、ユニット用中央処理手段が活性化されるため、ユニット用中央処理手段は、その入力信号の信号レベルが被照合信号の設定レベルと一致しているときに、応答信号(被指定信号)を画像形成機内中央処理手段へ送信することができる。
【0032】
このため、画像形成機内中央処理手段は、所定の制御信号(指定コード信号)を各ユニットへ送り、この制御信号に対して送信してきた応答信号(被指定信号)にもとづいて、特定のユニットの存在を確認することができる。
さらに、画像形成機から各ユニットへ制御信号を送る信号線が一本であるため、信号線を複数設ける場合に比べて、材料コストを削減でき、さらに、配線スペースを小さくできる。
【0033】
また、請求項15記載のデジタル制御信号多重化回路を用いた画像形成システムは、複数のユニットを備えるとともに、各ユニットの入力信号制御部及び/又はデコーダ手段が、画像形成機の画像形成機用中央処理手段に対して、すべて直列に接続された構成としてある。
【0034】
デジタル制御信号多重化回路を用いた画像形成システムをこのような構成とすると、たとえば、給紙ユニットが積層されている場合に、画像形成機用中央処理手段は、最上段の給紙ユニットの入力信号制御部やデコーダ手段へ制御信号を送って所定の処理(デバイス側制御信号の信号レベルの設定や被照合信号の設定レベルとの照合)を実行させ、さらに、二段目以降の給紙ユニットの入力信号制御部やデコーダ手段においても同様の処理を実行させることができる。
このため、画像形成機内中央処理手段は、いずれかの給紙ユニットから送信されてきた応答信号(被指定信号)にもとづいて、給紙ユニットが何層積層されているかを確認できる。
【0035】
また、請求項16記載のデジタル制御信号多重化回路を用いた画像形成システムは、複数のユニットを備えるとともに、各ユニットが、入力信号制御部、デコーダ手段及びユニット用中央処理手段を含むユニット側応答部をそれぞれ有し、各ユニット側応答部が、画像形成機の画像形成機用中央処理手段に対して、それぞれ並列に接続された構成としてある。
【0036】
デジタル制御信号多重化回路を用いた画像形成システムをこのような構成とすれば、画像形成機用中央処理手段は、制御信号(指定コード信号)を各ユニットへ送り、この制御信号に対して送信してきた応答信号(被指定信号)にもとづいて、特定の給紙ユニットの存在を確認できる。
そして、このような構成においても、各給紙ユニットへ制御信号を送る信号線が一本であるため、複数の信号線を設ける場合に比べて、材料コストを削減でき、さらに、配線スペースを小さくできる。
【0037】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
[デジタル制御信号多重化回路の第一実施形態]
まず、本発明のデジタル制御信号多重化回路の第一の実施形態について、図1を参照して説明する。
同図は、本実施形態のデジタル制御信号多重化回路の構成を示す電気回路図である。
【0038】
同図に示すように、デジタル制御信号多重化回路1は、デバイス20(デバイス20a及び20b)を制御する回路であって、制御信号出力手段11と、信号線12と、信号制御手段13とを有している。
ここで、制御信号出力手段11は、3−state出力11−1を設けることができる。
【0039】
3−state出力(3ステートバッファ)11−1は、ローレベル「0」,ハイレベル「1」及び「ハイ・インピーダンス(Hi−Z)」の三種類の制御信号(制御側出力信号)を出力する。
なお、「ハイ・インピーダンス」とは、3−state出力11−1の出力端子におけるインピーダンス状態をいうが、本実施形態においては、制御信号の種類の一つとして扱う。
また、制御信号(制御側出力信号)は、出力ポート(図示せず)を介して出力することができる。
【0040】
この3−state出力11−1には、特許第3153041号公報に記載の論理回路(スリーステイト論理回路)、特許第3032333号公報に記載の出力制御回路、特許第3029958号公報に記載の半導体記憶装置における3状態出力回路、特許第2919401号公報に記載の出力回路などを用いることができる。
【0041】
信号線12は、制御信号(伝送制御信号)を送る一つの信号ラインである。
伝送制御信号とは、この信号線12の信号レベルを示す信号である。この信号線12の信号レベルは、信号制御手段13により定められる。
なお、信号線を一本だけ用いて複数のデバイスの制御を可能とすることで、信号線が複数設けられた場合と比較して、材料コストを削減でき、かつ、配線スペースを小さくできる。
【0042】
信号制御手段13は、3−state出力11−1から出力されてきた制御信号(制御側出力信号)の種類にもとづき、三種類の信号レベルの中から一つの信号レベルを信号線12の信号レベルとして定める。
三種類の信号レベルには、ハイレベル「1」、ローレベル「0」及びミドルレベル(中間レベル、たとえば、1/2Vcc等)がある。
【0043】
この信号制御手段13は、同図に示すように、伝送信号制御部13−1と、入力信号制御部13−2とを有している。
伝送信号制御部13−1は、ドライバ回路部13−11と、プルアップ/プルダウン回路部13−12とを有している。
【0044】
ドライバ回路部13−11は、電源側トランジスタTr1(PNPトランジスタ)と接地側トランジスタTr2(NPNトランジスタ)との二つの信号ドライバ用トランジスタを有している。
電源側トランジスタTr1は、ベースが抵抗を介して3−state出力11−1に、エミッタが電源端子Vccに、コレクタが抵抗R1及び抵抗R2を介して接地側トランジスタTr2のコレクタに、それぞれ接続されている。
【0045】
接地側トランジスタTr2は、ベースが抵抗を介して3−state出力11−1に、エミッタが接地端子GNDに、コレクタが抵抗R1及び抵抗R2を介して電源側トランジスタTr1のコレクタに、それぞれ接続されている。
そして、抵抗R1と抵抗R2との間には、信号線12が接続されている。
なお、電源側トランジスタTr1のベースと3−state出力11−1との間の抵抗、及び、接地側トランジスタTr2のベースと3−state出力11−1との間の抵抗は、信号線12の信号レベルがHi−Zのとき、各Tr1及びTr2をOFFにするために必要となる。
【0046】
このドライバ回路部13−11は、3−state出力11−1からの制御信号(制御側出力信号)の種類にもとづいて、信号線12の信号レベル(伝送制御信号の信号レベル)を定める。
その制御信号(制御側出力信号)がローレベル「0」のときは、電源側トランジスタTr1が駆動して、信号線12の信号レベルが「1」に定まる。
また、制御信号がハイレベル「1」のときは、接地側トランジスタTr2が駆動して、信号線12の信号レベルが「0」に定まる。
【0047】
なお、制御信号(制御側出力信号)が「ハイ・インピーダンス」のとき(3−state出力11−1の出力端子がハイ・インピーダンス状態のとき)は、電源側トランジスタTr1及び接地側トランジスタTr2がともに駆動しないため、信号線12の信号レベルは、ドライバ回路部13−11においては定められない。この場合は、プルアップ/プルダウン回路部13−12において定められる。
【0048】
プルアップ/プルダウン回路部13−12は、電源端子Vccと信号線12とを接続する抵抗(第一の抵抗)R5と、接地端子GNDと信号線12とを接続する抵抗(第二の抵抗)R6とを有している。
抵抗R5と抵抗R6とは、それぞれ同一の抵抗値を設けることができる。これにより、電源側トランジスタTr1と接地側トランジスタTr2とがともに駆動されなかったときには、信号線12の信号レベルを1/2Vccに定めることができる。
【0049】
したがって、信号線12の信号レベルは、3−state出力11−1からの制御信号(制御側出力信号)がローレベル「0」の場合は、ドライバ回路部13−11において「1」に定められ、ハイレベル「1」の場合は、そのドライバ回路部13−11において「0」に定められ、「ハイ・インピーダンス」の場合は、プルアップ/プルダウン回路部13−12において「1/2Vcc」に定められる。
【0050】
なお、抵抗R5の抵抗値と抵抗R6の抵抗値とは必ずしも同一にする必要はない。たとえば、抵抗R5の抵抗値と抵抗R6の抵抗値との比率を1:2とすれば、信号線12の信号レベルは、2/3Vccとなる。
ただし、コンパレータ回路部13−21における信号線の信号レベルと基準電位との比較判断を考慮すれば、それら抵抗R5と抵抗R6との各抵抗値を同一とすることが望ましい。
【0051】
入力信号制御部13−2は、コンパレータ回路部13−21を有しており、このコンパレータ回路部13−21は、コンパレータ13−22(13−22a及び13−22b)と、基準電位供給部13−23(13−23a及び13−23b)とを有している。
コンパレータ13−22aは、プラス入力側(+入力側)が信号線12に、マイナス入力側(−入力側)が基準電位供給部13−23aにそれぞれ接続されている。また、コンパレータ13−22bは、同様に、+入力側が信号線12に、−入力側が基準電位供給部13−23bにそれぞれ接続されている。
【0052】
基準電位供給部13−23aは、抵抗R7及び抵抗R8を、また、基準電位供給部13−23bは、抵抗R9及び抵抗R10を、それぞれ有している。
これらのうち、基準電位供給部13−23aにおける抵抗R7及び抵抗R8は、電源端子Vccの電圧レベルを1:2に分圧するような抵抗値を設けることができる。すなわち、抵抗R7の抵抗値と抵抗R8の抵抗値との比率は、1:2とすることができる。これにより、コンパレータ13−22aの−入力側に与えられる基準電位は、2/3Vccとなる。
【0053】
また、基準電位供給部13−23bにおける抵抗R9及び抵抗R10は、電源端子Vccの電圧レベルを2:1に分圧するような抵抗値を設けることができる。すなわち、抵抗R9の抵抗値と抵抗R10の抵抗値との比率は、2:1とすることができる。これにより、コンパレータ13−22bの−入力側に与えられる基準電位は、1/3Vccとなる。
【0054】
そして、コンパレータ13−22aは、−入力側から与えられた基準電位2/3Vccと、信号線12の信号レベルとを比較する。
比較の結果、信号線12の信号レベルが基準電位2/3Vccよりも低いとき(その信号レベルが「0」又は「1/2Vcc」のとき)は、「0」を示す制御信号(デバイス側制御信号、デバイス入力信号)をデバイス20aへ送る。
一方、信号線12の信号レベルが基準電位2/3Vccよりも高いとき(その信号レベルが「1」のとき)は、「1」を示す制御信号(デバイス側制御信号、デバイス入力信号)をデバイス20aへ送る。
【0055】
また、コンパレータ13−22bは、−入力側から与えられた基準電位1/3Vccと、信号線12の信号レベルとを比較する。
比較の結果、信号線12の信号レベルが基準電位1/3Vccよりも低いとき(その信号レベルが「0」のとき)は、「0」を示す制御信号(デバイス側制御信号、デバイス入力信号)をデバイス20aへ送る。
一方、信号線12の信号レベルが基準電位1/3Vccよりも高いとき(その信号レベルが「1」又は「1/2Vcc」のとき)は、「1」を示す制御信号(デバイス側制御信号、デバイス入力信号)をデバイス20aへ送る。
【0056】
このコンパレータ13−22から出力される各制御信号(各デバイス20a又は20bにおけるデバイス入力信号、デバイス側制御信号)の信号レベルと、3−state出力11−1の出力ポートにおける制御信号(制御側出力信号)の信号レベルとの関係を図2に示す。
同図に示すように、制御側出力信号がハイレベル「1」のとき、各デバイス入力信号は、それぞれ「0」を示す。また、制御側出力信号がローレベル「0」のとき、各デバイス入力信号は、それぞれ「1」を示す。
【0057】
そして、制御側出力信号が「ハイ・インピーダンス(Z)」のときは、デバイス20aのデバイス入力信号はローレベル「0」を示し、デバイス20bのデバイス入力信号はハイレベル「1」を示す。
したがって、デジタル制御信号多重化回路は、3−state出力からの制御側出力信号の種類にもとづき、信号線を一本のみ用いて、二つのデバイスを制御することができる。
【0058】
なお、本実施形態において、制御信号には、3−state出力11−1から出力された信号(制御側出力信号)、信号線12の信号レベルを示してコンパレータ回路部13−21へ送られる信号(伝送制御信号)、コンパレータ回路部13−21の出力として各デバイス20へ送られる信号(デバイス側制御信号、デバイス入力信号)が含まれる。
【0059】
次に、本実施形態のデジタル制御信号多重化回路の動作について、図1及び図3を参照して説明する。
図3は、本実施形態のデジタル制御信号多重化回路における各信号のレベルの変化を示すタイミングチャートである。
【0060】
図3に示すように、3−state出力11−1の出力端子が、「ハイ・インピーダンス」の状態であるときは(同図中(10))、電源側トランジスタTr1及び接地側トランジスタTr2がともに駆動されないため、信号線12は、プルアップ/プルダウン回路部13−12の抵抗R5及び抵抗R6によってミドルレベル(ここでは、1/2Vccとする)に固定される。
【0061】
これにより、コンパレータ13−22aにおいては、信号線12の信号レベル(1/2Vcc)が基準電位2/3Vccよりも低いことから、出力される制御信号(デバイス20a側の信号レベル、デバイス側制御信号)がローレベル「0」となる。
一方、コンパレータ13−22bにおいては、信号線12の信号レベル(1/2Vcc)が基準電位1/3Vccよりも高いことから、出力される制御信号(デバイス20b側の信号レベル、デバイス側制御信号)がハイレベル「1」となる。
【0062】
次いで、3−state出力11−1から出力される制御信号(制御側出力信号)が、「ハイ・インピーダンス」からローレベル「0」へ切り替えられると(図3中(11))、電源側トランジスタTr1が駆動され、信号線12の信号レベルがハイレベル「1」となる。
【0063】
これにより、コンパレータ13−22aにおいては、信号線12の信号レベル(ハイレベル「1」)が基準電位2/3Vccよりも高いことから、出力される制御信号(デバイス側制御信号)がハイレベル「1」に反転する。
一方、コンパレータ13−22bにおいては、信号線12の信号レベル(ハイレベル「1」)が基準電位1/3Vccよりも高いことから、出力される制御信号(デバイス側制御信号)がハイレベル「1」で維持される。
【0064】
続いて、3−state出力11−1からの制御信号(制御側出力信号)がローレベル「0」から「ハイ・インピーダンス」へ切り替えられると(図3中(12))、コンパレータ13−22aにおいては、制御信号(デバイス側制御信号)がローレベル「0」に戻されて出力され、コンパレータ13−22bにおいては、引き続きハイレベル「1」で出力される。
【0065】
さらに、3−state出力11−1からの制御信号(制御側出力信号)が、「ハイ・インピーダンス」からハイレベル「1」へ切り替えられると(図3中(13))、接地側トランジスタTr2が駆動され、信号線12の信号レベルが「0」となる。
【0066】
これにより、コンパレータ13−22aにおいては、信号線12の信号レベル(ローレベル「0」)が基準電位2/3Vccよりも低いことから、出力される制御信号(デバイス側制御信号)がローレベル「0」で維持される。
そして、コンパレータ13−22bにおいては、信号線12の信号レベル(ローレベル「0」)が基準電位1/3Vccよりも低いことから、出力される制御信号(デバイス側制御信号)がローレベル「0」に反転する。
【0067】
続いて、3−state出力11−1からの制御信号(制御側出力信号)がハイレベル「1」から「ハイ・インピーダンス」へ切り替えられると(図3中(14))、コンパレータ13−22aにおいては、制御信号(デバイス側制御信号)が引き続きローレベル「0」で出力され、コンパレータ13−22bにおいては、ローレベル「0」に戻されて出力される。
【0068】
つまり、3−state出力11−1から出力される制御信号を、「Hi−Z」と「0」との間で切り替えることにより、デバイス20bの入力信号レベルを保持したまま、デバイス20aの入力信号レベルを“0”と“1”との間で切り替えることができる。
また、3−state出力11−1からの制御信号を、「Hi−Z」と「1」との間で切り替えることにより、デバイス20aの入力信号レベルを保持したまま、デバイス20bの入力信号レベルを“0”と“1”との間で切り替えることができる。
【0069】
以上のように、本実施形態のデジタル制御信号多重化回路は、伝送信号制御部や入力信号制御部といった簡単な回路構成を含む信号制御手段を有するだけで、3−state出力の出力端子における三つの出力状態にもとづいて、三種類の信号レベルの中から一つの信号レベルを一つの信号線の信号レベルとして定め、二つのデバイスを制御することができる。
したがって、本実施形態のデジタル制御信号多重化回路は、信号線を一本だけ用いて、複数のデバイスを制御可能としている。
【0070】
[デジタル制御信号多重化回路の第二実施形態]
次に、本発明のデジタル制御信号多重化回路の第二の実施形態について、図4を参照して説明する。
同図は、本実施形態のデジタル制御信号多重化回路の構成を示す電気回路図である。
【0071】
本実施形態は、第一実施形態と比較して、制御信号出力手段の構成が相違する。すなわち、第一実施形態では、制御信号出力手段として一つの3−state出力を用いたのに対し、本実施形態では、制御信号出力手段として二つの信号出力部(二つのセンサや二つの3−state出力)を用いている。他の構成要素は第一実施形態と同様である。
したがって、図4において、図1と同様の構成部分については同一の符号を付して、その詳細な説明を省略する。
【0072】
図4に示すように、デジタル制御信号多重化回路1は、制御信号出力手段11として、二つの信号出力部11−2a及び11−2b(信号出力部11−2)を有しており、これら信号出力部11−2a及び11−2bは、それぞれセンサA出力11−21a及びセンサB出力11−21b(センサ11−21)を有している。
【0073】
ここで、センサA出力11−21aは、電源側トランジスタTr1のベースに接続され、センサB出力11−21bは、接地側トランジスタTr2のベースに接続されている。
そして、各センサ11−21は、ローレベル「0」又はハイレベル「1」を示す制御信号(制御側出力信号)を出力する。
【0074】
次に、本実施形態のデジタル制御信号多重化回路の動作について、図5を参照して説明する。
図5は、本実施形態のデジタル制御信号多重化回路における各信号のレベルの変化を示すタイミングチャートである。
【0075】
同図に示すように、センサA出力11−21aから出力される制御信号(制御側出力信号)の信号レベル(センサA出力の信号レベル)がハイレベル「1」であって、センサA出力11−21bから出力される制御信号(制御側出力信号)の信号レベル(センサB出力の信号レベル)がローレベル「0」であるときは(図5中(20))、電源側トランジスタTr1及び接地側トランジスタTr2の双方が駆動しないため、信号線12の信号レベルがプルアップ/プルダウン回路部13−12によりミドルレベル(ここでは、1/2Vccとする)となる。
【0076】
そして、コンパレータ13−22aにおいては、信号線12の信号レベルである1/2Vccが、基準電位2/3Vccよりも小さいため、デバイス20aへ送られる制御信号(デバイス側制御信号)の信号レベルが「L」となる。
また、コンパレータ13−22bにおいては、信号線12の信号レベルである1/2Vccが、基準電位1/3Vccよりも大きいため、デバイス20bへ送られる制御信号(デバイス側制御信号)の信号レベルが「H」となる。
【0077】
続いて、センサA出力11−21aからの制御信号(制御側出力信号)がハイレベル「1」からローレベル「0」へ切り替えられると(図5中(21))、電源側トランジスタTr1が駆動して信号線12の信号レベルがハイレベル「1」となり、デバイス20aの入力信号レベルが「L」から「H」へ切り替わる。
なお、デバイス20bの入力信号レベルは「H」の状態で維持される。
【0078】
さらに、センサA出力11−21aからの制御信号(制御側出力信号)がローレベル「0」からハイレベル「1」へ切り替えられると(図5中(22))、デバイス20aの入力信号レベルが「H」から「L」へ切り替わる。
なお、この場合も、デバイス20bの入力信号レベルは「H」の状態で維持される。
【0079】
つまり、センサA出力11−21aからの制御信号を、ローレベル「0」とハイレベル「1」との間で切り替えることにより、デバイス20bの入力信号レベルを維持したまま、デバイス20aの入力信号レベルを「L」と「H」との間で切り替えることができる。
【0080】
一方、センサB出力11−21bからの制御信号がローレベル「0」からハイレベル「1」へ切り替えられると(図5中(23))、接地側トランジスタTr2が駆動して信号線12の信号レベルがローレベル「0」となり、デバイス20bの入力信号レベルが、「H」から「L」へ切り替わる。
なお、デバイス20aの入力信号レベルは「L」の状態で維持される。
【0081】
そして、センサB出力11−21bからの制御信号がローレベル「0」からハイレベル「1」へ切り替えられると(図5中(24))、デバイス20bの入力信号レベルは、「L」から「H」へ切り替わる。
なお、この場合も、デバイス20aの入力信号レベルは「L」の状態で維持される。
【0082】
つまり、二つの信号出力部11−2にそれぞれセンサ11−21を用いた回路構成においては、センサA出力11−21aの信号レベルを切り替えることにより、デバイス2a側の入力信号レベルを切り替えることができ、また、センサB出力11−21bの信号レベルを切り替えることにより、デバイス2b側の入力信号レベルを切り替えることができる。
したがって、図6に示すように、センサA出力11−21a又はセンサB出力11−21bにおける制御信号(制御側出力信号)を、「0」と「1」との間で切り替えることにより、一方のデバイス20の入力信号レベルを維持したまま、他方のデバイス20の入力信号レベルを「L」と「H」との間で切り替えることができる。
【0083】
なお、デジタル制御信号多重化回路の信号出力部11−2には、図7に示すように、センサ11−21に代えて、3−state出力11−22(3−state出力11−22a及び11−22b)を設けることができる。
この場合、3−state出力11−22aは、電源側トランジスタTr1のベースに接続され、3−state出力11−22bは、接地側トランジスタTr2のベースに接続される。
【0084】
そして、各3−state出力11−22は、ハイレベル「1」,ローレベル「0」及び「ハイ・インピーダンス」の三種類の制御信号を出力する。
ただし、電源側トランジスタTr1は、3−state出力11−22aからの制御信号がローレベル「0」のときに駆動し、ハイレベル「1」及び「ハイ・インピーダンス」のときは駆動しない。そして、この電源側トランジスタTr1の駆動により、信号線12の信号レベルがハイレベル「1」となり、各デバイス20の入力信号レベルがハイレベル「H」となる。
【0085】
また、接地側トランジスタTr2は、3−state出力11−22bからの制御信号がハイレベル「1」のときに駆動し、ローレベル「0」及び「ハイ・インピーダンス」のときは駆動しない。そして、この接地側トランジスタTr2の駆動により、信号線12の信号レベルがローレベル「0」となり、各デバイス20の入力信号レベルがローレベル「L」となる。
【0086】
さらに、3−state出力11−22aからの制御信号がハイレベル「1」又は「ハイ・インピーダンス」であって、3−state出力11−22bからの制御信号がローレベル「0」又は「ハイ・インピーダンス」のときは、電源側トランジスタTr1及び接地側トランジスタTr2の双方が駆動しない。
このため、信号線12の信号レベルがプルアップ/プルダウン回路部13−12により1/2Vccとなる。これにより、デバイス20aの入力信号レベルが「L」となり、デバイス20bの入力信号レベルが「H」となる。
【0087】
このように、信号出力部11−2として3−state出力11−22を用いた回路構成においても、3−state出力11−22a又は3−state出力11−22bからの制御信号を切り替えることにより、一方のデバイス20の入力信号レベルを保持したまま、他方のデバイス20の入力信号レベルを「L」と「H」との間で切り替えることができる。
【0088】
[デジタル制御信号多重化回路を用いた画像形成システムの第一の実施形態]
次に、本発明のデジタル制御信号多重化回路を用いた画像形成システムの第一の実施形態について、図8を参照して説明する。
同図は、本実施形態の画像形成システムの構成を示すブロック図である。
【0089】
本実施形態は、上記のデジタル制御信号多重化回路を画像形成システムに用いた場合の実施形態である。すなわち、本実施形態の画像形成システムには、上記デジタル制御信号多重化回路の第一又は第二実施形態における各構成部分が含まれている。
したがって、図8において、図1と同様の構成部分については同一の符号を付して、その詳細な説明を省略する。
なお、図8中のブロック構成は、本発明を説明する上で最小限の構成である。
【0090】
図8に示すように、画像形成システム3は、画像形成機31と、複数の給紙ユニット32a、32bとを有しており、さらに、デジタル制御信号多重化回路(3−state出力(画像形成機用中央処理手段33),信号線12,伝送信号制御部13−1,入力信号制御部13−2)が用いられている。
ここで、画像形成機31は、画像形成機用中央処理手段33と、伝送信号制御部13−1と、画像形成機内信号線12−1とを有している。
【0091】
画像形成機用中央処理手段33は、制御信号(制御側出力信号、指定コード信号)を出力して伝送信号制御部13−1へ送る。この画像形成機用中央処理手段33には、その制御信号(制御側出力信号)を出力するための3−state出力(図示せず)を設けることができる。
この画像形成機用中央処理手段33から出力される制御信号(制御側出力信号)は、ハイレベル「1」、ローレベル「0」及び「ハイ・インピーダンス(Hi−Z)」の三種類からなる。
【0092】
伝送信号制御部13−1は、画像形成機用中央処理手段33からの制御信号(制御側出力信号)の種類にもとづいて、画像形成機内信号線12−1の信号レベルを定める。
たとえば、制御信号(制御側出力信号)がハイレベル「1」のときは、画像形成機内信号線12−1の信号レベルがローレベル「0」に、制御信号(制御側出力信号)がローレベル「0」のときは、画像形成機内信号線12−1の信号レベルがハイレベル「1」に、そして、制御信号(制御側出力信号)が「ハイ・インピーダンス(Hi−Z)」のときは、画像形成機内信号線12−1の信号レベルがミドルレベル「1/2Vcc」に、それぞれ定められる。
【0093】
画像形成機内信号線12−1は、伝送信号制御部13−1で定められた信号レベルを示す制御信号(伝送制御信号)を、給紙ユニット32の入力信号制御部13−2へ送る。
なお、この画像形成機内信号線12−1は、一本で構成されている。
【0094】
給紙ユニット32は、画像形成システム3に複数設けられており、それぞれ給紙ユニット内信号線12−2(12−2a、12−2b)と、入力信号制御部13−2(13−2a、13−2b)と、デコーダ手段(デバイス)34(34a、34b)と、給紙ユニット用中央処理手段35(35a、35b)とを有している。
なお、図8においては、給紙ユニット32は、二つ(給紙ユニット32a及び32b)設けられているが、二つに限るものではなく、一つあるいは三つ以上設けることもできる。ただし、本実施形態においては、説明の便宜上、給紙ユニット32が二つ設けられているものとする。
【0095】
給紙ユニット内信号線12−2は、画像形成機31における画像形成機内信号線12−1あるいは直近上段の給紙ユニット32における給紙ユニット内信号線12−2によって送られてきた制御信号(伝送制御信号)を、給紙ユニット32の入力信号制御部13−2へ送る。
この制御信号(伝送制御信号)の送信により、給紙ユニット内信号線12−2の信号レベルは、画像形成機31における画像形成機内信号線12−1あるいは直近上段の給紙ユニット32における給紙ユニット内信号線12−2の信号レベルと同じになる。
【0096】
入力信号制御部13−2は、給紙ユニット内信号線12−2の信号レベルにもとづいて、デコーダ手段(デバイス)34へ送る制御信号(デバイス側制御信号)の信号レベルを定める。
この入力信号制御部13−2は、図1に示すようなコンパレータ13−22と、基準電位供給部13−23とを有している。
【0097】
それらのうち基準電位供給部13−23は、コンパレータ13−22の−入力側へ2/3Vccの基準電位を与える。
これにより、コンパレータ13−22は、+入力側にハイレベル「1」の制御信号(伝送制御信号)を受けたときはハイレベル「1」の制御信号(デバイス側制御信号)を出力し、また、ローレベル「0」又はミドルレベル「1/2Vcc」の制御信号(伝送制御信号)を受けたときはローレベル「0」の制御信号(デバイス側制御信号)を出力する。
【0098】
デコーダ手段(デバイス)34は、入力信号制御部13−2からの制御信号(デバイス側制御信号)の信号レベルと、予め設定された同定コード信号(被照合信号)の設定レベルとを比較する。
比較の結果、一致しているときは、給紙ユニット用中央処理手段35を活性化する。一方、一致していないときは、給紙ユニット用中央処理手段35の活性化は行わない。
【0099】
給紙ユニット用中央処理手段35は、デコーダ手段(デバイス)20により活性化されると、画像形成機用中央処理手段33へ被指定信号(応答信号)を送信する。この被指定信号を送信することで、給紙ユニット32は、画像形成機31からの制御信号(指定コード信号)に対して応答する。
なお、給紙ユニット用中央処理手段35は、活性化されないときは、被指定信号の送信は行わない。
【0100】
本実施形態の画像形成システムをこのような構成とすれば、従来の画像形成システムと比較して、信号線の本数を減少できる。
従来の画像形成システムは、図9に示すように、各給紙ユニット320が、複数本の信号線群340を有しており、画像形成機310の画像形成機用中央処理手段330が、その信号線群340を介して各デコーダ手段360へ指定コード信号を送信していた。
【0101】
このような従来の画像形成システムにおいては、積層される給紙ユニットの層数と同じ数の信号線を設ける必要があった。
これに対し、本実施形態の画像形成システムは、信号線が一本でよいことから、材料コストを削減でき、かつ、配線面積を小さくできる。
【0102】
さらに、図8に示すように、入力信号制御部13−2、デコーダ手段34及び給紙ユニット用中央処理手段35をユニット側応答部36(ユニット側応答部36a及び36b)とすると、各給紙ユニット32に設けられたユニット側応答部36は、画像形成機31の画像形成機用中央処理手段33に対して、それぞれ並列に接続されている。
このような構成においても、画像形成機31は、各給紙ユニット32へ制御信号(指定コード信号)を送信して、被指定信号を受信することにより、特定の給紙ユニットが存在するか否かを確認できる。
【0103】
次に、本実施形態のデジタル制御信号多重化回路を用いた画像形成システムの動作について、図8を参照して説明する。
なお、同定コード信号(被照合信号)の設定レベルは、デコーダ手段(デバイス)34aにおいては〔11〕に、また、デコーダ手段(デバイス)34bにおいては〔00〕にそれぞれ設定されているものとする。
【0104】
画像形成機用中央処理手段33においては、ハイレベル「1」、ローレベル「0」及び「ハイ・インピーダンス」の三種類の制御信号(制御側出力信号、指定コード信号)が出力される。
これらのうち、たとえば、ハイレベル「1」を示す制御信号(制御側出力信号)が一回目の制御側出力信号(第一出力信号)として出力されると、伝送信号制御部13−1において、その第一出力信号の信号レベルにもとづき、画像形成機内信号線12−1の信号レベルがローレベル「0」に定められる。
【0105】
この定められたローレベル「0」を示す制御信号(伝送制御信号)が、第一伝送信号として、画像形成機内信号線12−1から、最上段の給紙ユニット32aにおける給紙ユニット内信号線12−2aを介して、同給紙ユニット32aの入力信号制御部13−2aへ送られる。
入力信号制御部13−2aにおいて、給紙ユニット内信号線12−2aの信号レベル(ローレベル「0」)にもとづき、デコーダ手段(デバイス)34aへ送られる制御信号(デバイス側制御信号)の信号レベルがローレベル「0」に定められる。
【0106】
そして、この定められたローレベル「0」を示す制御信号(デバイス側入力信号)が、デコーダ手段(デバイス)34aへ送られる。
なお、この一回目に送られる制御信号(デバイス側入力信号)を第一入力信号とする。
【0107】
続いて、画像形成機内中央処理手段33において、たとえば、「ハイ・インピーダンス(Hi−Z)」を示す制御信号(制御側出力信号)が、二回目の制御側出力信号(第二出力信号)として出力されると、伝送信号制御部13−1で、画像形成機内信号線12−1の信号レベルがミドルレベル「1/2Vcc」に定められる。
この定められたミドルレベル「1/2Vcc」を示す制御信号(伝送制御信号)が、第二伝送信号として、画像形成機内信号線12−1から、給紙ユニット内信号線12−2aを介して、最上段の給紙ユニット32aの入力信号制御部13−2aへ送られる。
【0108】
入力信号制御部13−2aにおいて、給紙ユニット内信号線12−2aの信号レベル(ミドルレベル「1/2Vcc」)にもとづき、デコーダ手段(デバイス)34aへ送られる制御信号(デバイス側制御信号)の信号レベルがローレベル「0」に定められる。
そして、この定められたローレベル「0」を示す制御信号(デバイス側入力信号)が、デコーダ手段(デバイス)34aへ送られる。なお、この二回目に送られる制御信号(デバイス側入力信号)を第二入力信号とする。
【0109】
デコーダ手段(デバイス)34aにおいて、第一入力信号と第二入力信号とのそれぞれの信号レベルの組み合わせが求められる。ここでは、その組み合わせは〔00〕となる。
そして、この第一及び第二入力信号の組み合わせ〔00〕と、同定コード信号〔11〕とが比較判断される。
判断の結果、それらは一致していないことから、デコーダ手段(デバイス)34aにおいて、給紙ユニット内中央処理手段35aの活性化は行われない。
【0110】
ところで、伝送信号制御部13−1から出力された制御信号(伝送制御信号)は、最上段の給紙ユニット32aにおける入力信号制御部13−2aだけでなく、二段目の給紙ユニット32bにおける入力信号制御部13−2bへも送られる。
この場合、伝送信号制御部13−1から出力された制御信号(伝送制御信号)は、第一伝送信号そして第二伝送信号の順に、最上段の給紙ユニット32aにおける給紙ユニット内信号線12−2a、及び二段目の給紙ユニット32bにおける給紙ユニット内信号線12−2bを介して、同給紙ユニット32bにおける入力信号制御部13−2bへ送られる。
【0111】
入力信号制御部13−2bにおいて、それら第一及び第二伝送信号にもとづき、デコーダ手段(デバイス)34bへ送られる第一及び第二入力信号の信号レベルが定められる。
ここでは、第一及び第二伝送信号の各信号レベルがそれぞれ「0」及び「0」であるため、デコーダ手段(デバイス)34bへ送られる第一及び第二入力信号の信号レベルは、「0」及び「0」に定められる。そして、これら定められた「0」及び「0」を示す第一及び第二入力信号が、順次デコーダ手段(デバイス)34bへ送られる。
【0112】
デコーダ手段(デバイス)34bにおいて、第一及び第二入力信号の各信号レベルの組み合わせ〔00〕と、同定コード信号〔00〕とが比較判断される。
判断の結果、それらは一致していることから、デコーダ手段(デバイス)34bにおいて、給紙ユニット内中央処理手段35bが活性化される。そして、この活性化された給紙ユニット内中央処理手段35bにおいて、画像形成機内中央処理手段33へ被指定信号が送信される。
【0113】
このような方法によれば、画像形成機内中央処理手段33は、ハイレベル「1」の第一出力信号と「ハイ・インピーダンス(Hi−Z)」の第二出力信号とを順次出力し、この応答として二段目の給紙ユニット32bから被指定信号を受信することで、二段目の給紙ユニット32bが積層されていることを認識できる。
【0114】
ところで、以上の方法においては、第一出力信号の信号レベルをハイレベル「1」とし、第二出力信号の信号レベルを「ハイ・インピーダンス(Hi−Z)」としたが、第一及び第二出力信号の信号レベルの組み合わせは、ハイレベル「1」及び「ハイ・インピーダンス(Hi−Z)」に限るものではない。他の組み合わせの例としては、たとえば、「1」と「1」,「1」と「0」,「Hi−Z」と「1」,「Hi−Z」と「Hi−Z」,「Hi−Z」と「0」,「0」と「1」,「0」と「Hi−Z」,「0」と「0」がある。
【0115】
また、同定コード信号は、〔11〕や〔00〕に限るものではなく、たとえば、〔01〕や〔10〕であってもよい。
さらに、給紙ユニット32を認識するために画像形成機内中央処理手段33から出力される制御信号(制御側出力信号)は、二つ(第一出力信号及び第二出力信号)に限るものではなく、三つ以上であってもよい。
【0116】
ただし、制御信号(制御側出力信号)が三つ以上の場合は、同定コード信号を、その制御信号(制御側出力信号)の数と同じ桁数にする必要がある。
この場合、同定コード信号は、〔000〕,〔001〕,〔010〕,〔100〕,〔011〕,〔101〕,〔110〕,〔111〕のいずれかを用いることができる。
【0117】
さらに、各デコーダ手段(デバイス)34においては、それぞれ異なる同定コード信号を設定しているが、異なる同定コード信号を設定することに限るものではなく、同一の同定コード信号(共通同定コード信号)を設定することもできる。
ただし、この場合は、各入力信号制御部13−2における基準電位供給部13−23の各抵抗値の比率、つまり各入力信号制御部13−2におけるコンパレータ13−22の−入力側に与えられる基準電位をそれぞれ異ならせる必要がある。
【0118】
画像形成システムをこのような構成とすれば、画像形成機内中央処理手段から送信されてきた第一及び第二出力信号(指定コード信号)に応答して、それら出力信号により特定された給紙ユニットが、被指定信号を返送するため、画像形成機内中央処理手段は、その所定の給紙ユニットが積層されているか否かを判断できる。
本実施形態の画像形成システムにおける給紙ユニットの積層の判断方法は、異なるユニット(たとえば、給紙ユニット,大容量給紙ユニット,両面ユニットなど)を積層した場合に、特に有効である。
【0119】
なお、本実施形態の画像形成システムにおける画像形成機用中央処理手段33には、一つの3−state出力を設けることを可能としているが、一つの3−state出力に限るものではなく、たとえば、二つのセンサ出力や二つの3−state出力などを設けることもできる。
これらのうち、二つのセンサ出力を画像形成機用中央処理手段33に設けた場合、制御信号(制御側出力信号)は、各センサ出力からの信号レベルの組み合わせとして〔00〕,〔10〕,〔11〕となる。
【0120】
そうすると、各給紙ユニット32aにおける制御信号(デバイス側入力信号)の信号レベルは、制御信号(制御側出力信号)〔00〕に対しては〔11〕となり、〔10〕に対しては〔01〕となり、さらに、〔11〕に対しては〔00〕となる(各入力信号制御部13−2における各コンパレータ13−22の基準電位が同一の場合)。
【0121】
そして、各デコーダ手段(デバイス)34において、第一及び第二入力信号の信号レベルの組み合わせとそれぞれ設定された同定コード信号とが比較判断され、この判断の結果にもとづいて給紙ユニット用中央処理手段35が活性化されて、画像形成機用中央処理手段33へ被指定信号が送信される。
したがって、画像形成機用中央処理手段33に二つのセンサ出力を設けた場合においても、画像形成機内中央処理手段は、特定のユニットがセットされていることを確認できる。
【0122】
[デジタル制御信号多重化回路を用いた画像形成システムの第二の実施形態]
次に、本発明のデジタル制御信号多重化回路を用いた画像形成システムの第二の実施形態について、図10を参照して説明する。
同図は、本実施形態の画像形成システムの構成を示すブロック図である。
【0123】
本実施形態は、デジタル制御信号多重化回路を用いた画像形成システムの第一実施形態と比較して、入力信号制御部及びデコーダ手段の接続構成が相違する。すなわち、デジタル制御信号多重化回路を用いた画像形成システムの第一実施形態では、各入力信号制御部及びデコーダ手段がそれぞれ並列に接続されていたのに対し、本実施形態では、各入力信号制御部及びデコーダ手段がそれぞれ直列に接続されている。他の構成要素は第一実施形態と同様である。
したがって、図10において、図8と同様の構成部分については同一の符号を付して、その詳細な説明を省略する。
なお、図10中のブロック構成は、本発明を説明する上で最小限の構成である。
【0124】
図10に示すように、画像形成システム3は、画像形成機31と、複数の給紙ユニット32a、32bとを有しており、さらに、デジタル制御信号多重化回路(3−state出力(画像形成機用中央処理手段33),信号線12,伝送信号制御部13−1,入力信号制御部13−2)が用いられている。
ここで、画像形成機31は、画像形成機用中央処理手段33と、伝送信号制御部13−1と、画像形成機内信号線12−1とを有している。
【0125】
画像形成機用中央処理手段33は、制御信号(制御側出力信号、指定コード信号)を出力して伝送信号制御部13−1へ送る手段であって、3−state出力(図示せず)を設けることができる。
この画像形成機用中央処理手段33から出力される制御信号(制御側出力信号)は、ハイレベル「1」、ローレベル「0」及び「ハイ・インピーダンス(Hi−Z)」の三種類からなる。
【0126】
伝送信号制御部13−1は、画像形成機用中央処理手段33からの制御信号(制御側出力信号)の種類にもとづいて、画像形成機内信号線12−1の信号レベルを定める。
たとえば、制御信号(制御側出力信号)がハイレベル「1」のときは、画像形成機内信号線12−1の信号レベルは、ローレベル「0」に定められる。また、制御信号(制御側出力信号)がローレベル「0」のときは、画像形成機内信号線12−1の信号レベルはハイレベル「1」に、そして、制御信号(制御側出力信号)が「ハイ・インピーダンス(Hi−Z)」のときは、画像形成機内信号線12−1の信号レベルはミドルレベル「1/2Vcc」に、それぞれ定められる。
【0127】
画像形成機内信号線12−1は、伝送信号制御部13−1で定められた信号レベルを示す制御信号(伝送制御信号)を、給紙ユニット32の入力信号制御部13−2へ送る。
なお、この画像形成機内信号線12−1は、一本で構成されている。
【0128】
給紙ユニット32は、画像形成システム3に複数設けられており、それぞれ給紙ユニット内第一信号線12−21(12−21a、12−21b)と、入力信号制御部13−2と、デコーダ手段(デバイス)34(34a、34b)と、給紙ユニット用中央処理手段35(35a、35b)と、給紙ユニット内第二信号線12−22(12−22a、12−22b)とを有している。
なお、図10においては、給紙ユニット32は、二つ(給紙ユニット32a及び32b)設けられているが、二つに限るものではなく、一つあるいは三つ以上設けることもできる。ただし、本実施形態においては、説明の便宜上、給紙ユニット32が二つ設けられているものとする。
【0129】
給紙ユニット内第一信号線12−21は、画像形成機31における画像形成機内信号線12−1あるいは直近上段の給紙ユニット32における給紙ユニット内第二信号線12−22によって送られてきた制御信号(伝送制御信号)を、給紙ユニット32の入力信号制御部13−2へ送る。
この制御信号(伝送制御信号)の送信により、給紙ユニット内第一信号線12−21の信号レベルは、画像形成機31における画像形成機内信号線12−1あるいは直近上段の給紙ユニット32における給紙ユニット内第二信号線12−22の信号レベルと同じになる。
【0130】
入力信号制御部13−2は、給紙ユニット内第一信号線12−21の信号レベルにもとづいて、デコーダ手段(デバイス)34へ送る入力信号(デバイス側制御信号)の信号レベルを定める。
この入力信号制御部13−2は、図1に示すようなコンパレータ13−22と、基準電位供給部13−23とを有している。
【0131】
それらのうち基準電位供給部13−23は、コンパレータ13−22の−入力側へ2/3Vccの基準電位を与える。
これにより、コンパレータ13−22は、+入力側でハイレベル「1」の制御信号(伝送制御信号)を受けたときはハイレベル「1」の信号(デバイス側制御信号)を出力し、また、ローレベル「0」又はミドルレベル「1/2Vcc」の制御信号(伝送制御信号)を受けたときはローレベル「0」の信号(デバイス側制御信号)を出力する。
【0132】
デコーダ手段(デバイス)34は、入力信号制御部13−2からの入力信号(デバイス側制御信号)の信号レベルと、予め設定された共通同定コード信号(被照合信号)の設定レベルとを比較する。比較の結果、一致しているときは、給紙ユニット用中央処理手段35を活性化する。一方、一致していないときは、給紙ユニット用中央処理手段35の活性化は行わない。
さらに、デコーダ手段(デバイス)34は、その入力信号(デバイス側制御信号)を、直近下段の給紙ユニット32における入力信号制御部13−2へ、給紙ユニット内第二信号線12−22を介して送る。
【0133】
給紙ユニット用中央処理手段35は、デコーダ手段(デバイス)20により活性化されると、画像形成機用中央処理手段33に被指定信号(応答信号)を送信する。この被指定信号を送信することで、給紙ユニット32は、画像形成機31からの制御信号に対して応答する。
そして、給紙ユニット用中央処理手段35は、活性化されないときは、被指定信号の送信は行わない。
【0134】
本実施形態の画像形成システムをこのような構成とすれば、従来の画像形成システムと比較して、信号線の本数を減少できる。
従来の画像形成システムは、図9に示すように、各給紙ユニット320が、複数本の信号線群340を有しており、画像形成機310の画像形成機用中央処理手段330が、その信号線群340を介して各デコーダ手段360へ指定コード信号を送信していた。
【0135】
このような従来の画像形成システムにおいては、積層される給紙ユニットの層数と同じ数の信号線を設ける必要があった。
これに対し、本実施形態の画像形成システムは、信号線が一本でよいことから、材料コストを削減でき、かつ、配線面積を小さくできる。
【0136】
さらに、図10に示すように、各給紙ユニット32の入力信号制御部13−2及びデコーダ手段(デバイス)34は、画像形成機31の画像形成機用中央処理手段33に対して、すべて直列に接続されている。
このような構成においても、画像形成機31は、給紙ユニット32へ制御信号(指定コード信号)を送信して、被指定信号を受信することにより、特定の給紙ユニットが存在するか否かを確認できる。
【0137】
なお、同図においては、入力信号制御部13−2とデコーダ手段(デバイス)34との双方が画像形成機用中央処理手段33に対して直列に接続されているが、たとえば、入力信号制御部13−2のみ直列に接続し、デコーダ手段(デバイス)34は、給紙ユニット用中央処理手段35とともに画像形成機用中央処理手段33に対して並列に接続することもできる。
【0138】
次に、本実施形態のデジタル制御信号多重化回路を用いた画像形成システムの動作について、図10を参照して説明する。
なお、デコーダ手段(デバイス)34で設定されている共通同定コード信号は、〔11〕とする。
【0139】
画像形成機用中央処理手段33においては、ハイレベル「1」、ローレベル「0」及び「ハイ・インピーダンス」の三種類の制御信号(制御側出力信号、指定コード信号)が出力される。
これらのうち、たとえば、ハイレベル「1」を示す制御信号(制御側出力信号)が一回目の制御側出力信号(第一出力信号)として出力されると、伝送信号制御部13−1において、その第一出力信号の信号レベルにもとづき、画像形成機内信号線12−1の信号レベルがローレベル「0」に定められる。
【0140】
この定められたローレベル「0」を示す制御信号(伝送制御信号)が、画像形成機内信号線12−1から、最上段の給紙ユニット32aにおける給紙ユニット内第一信号線12−21aを介して、同給紙ユニット32aの入力信号制御部13−2aへ送られる。
入力信号制御部13−2aにおいて、給紙ユニット内第一信号線12−21aの信号レベル(ローレベル「0」)にもとづき、デコーダ手段(デバイス)34aの入力信号の信号レベルがローレベル「0」に定められる。
【0141】
そして、この定められたローレベル「0」を示す制御信号(デバイス側入力信号)が、デコーダ手段(デバイス)34aへ送られる。
なお、この一回目に送られる制御信号(デバイス側入力信号)を第一入力信号とする。
【0142】
続いて、画像形成機内中央処理手段33において、たとえば、「ハイ・インピーダンス(Hi−Z)」を示す制御信号(制御側出力信号)が二回目の制御側出力信号(第二出力信号)として出力されると、伝送信号制御部13−1で、画像形成機内信号線12−1の信号レベルがミドルレベル「1/2Vcc」に定められる。
この定められたミドルレベル「1/2Vcc」を示す制御信号(伝送制御信号)が、画像形成機内信号線12−1から、給紙ユニット内第一信号線12−21aを介して、最上段の給紙ユニット32aの入力信号制御部13−2aへ送られる。
【0143】
入力信号制御部13−2aにおいて、給紙ユニット内第一信号線12−21aの信号レベル(ミドルレベル「1/2Vcc」)にもとづいて、デコーダ手段(デバイス)34aの入力信号の信号レベルがローレベル「0」に定められる。
そして、この定められたローレベル「0」を示す制御信号(デバイス側入力信号)が、デコーダ手段(デバイス)34aへ送られる。なお、この二回目に送られた制御信号(デバイス側入力信号)を第二入力信号とする。
【0144】
デコーダ手段(デバイス)34aにおいて、第一入力信号と第二入力信号とのそれぞれの信号レベルの組み合わせが求められる。ここでは、その組み合わせは〔00〕となる。
そして、この第一及び第二入力信号の組み合わせ〔00〕と、共通同定コード信号〔11〕とが比較判断される。
判断の結果、それらは一致していないことから、デコーダ手段(デバイス)34aにおいて、給紙ユニット内中央処理手段35aの活性化は行われない。
【0145】
さらに、最上段の給紙ユニット32aにおけるデコーダ手段(デバイス)34aから、二段目の給紙ユニット32bにおける給紙ユニット内第一信号線12−21bを介して、同給紙ユニット32bにおける入力信号制御部13−2bへ、第一入力信号及び第二入力信号が順次送られる。
【0146】
入力信号制御部13−2bにおいて、デコーダ手段(デバイス)34aからの第一及び第二入力信号にもとづき、デコーダ手段(デバイス)34bへ送られる第一及び第二入力信号の信号レベルが定められる。
ここでは、デコーダ手段(デバイス)34aからの第一及び第二入力信号の各信号レベルがそれぞれ「0」及び「0」であるため、デコーダ手段(デバイス)34bへ送られる第一及び第二入力信号の信号レベルは、「1」及び「1」に定められる。
【0147】
デコーダ手段(デバイス)34bにおいて、第一と第二入力信号とのそれぞれの信号レベルの組み合わせ〔11〕と、共通同定コード信号〔11〕とが比較判断される。
判断の結果、それらは一致していることから、デコーダ手段(デバイス)34bにおいて、給紙ユニット内中央処理手段35bが活性化される。そして、この活性化された給紙ユニット内中央処理手段35bにおいて、画像形成機内中央処理手段33へ被指定信号が送信される。
【0148】
このような方法によれば、画像形成機内中央処理手段33は、ハイレベル「1」の第一出力信号と「ハイ・インピーダンス(Hi−Z)」の第二出力信号とを順次出力し、この応答として二段目の給紙ユニット32bから被指定信号を受信することで、二段目の給紙ユニット32bが積層されていることを認識できる。
【0149】
ところで、上記の方法においては、第一出力信号の信号レベルをハイレベル「1」とし、第二出力信号の信号レベルを「ハイ・インピーダンス(Hi−Z)」としたが、第一及び第二出力信号の信号レベルの組み合わせは、ハイレベル「1」及び「ハイ・インピーダンス(Hi−Z)」に限るものではない。他の組み合わせの例としては、図11に示すように、「1」と「1」,「1」と「0」,「Hi−Z」と「1」,「Hi−Z」と「Hi−Z」,「Hi−Z」と「0」,「0」と「1」,「0」と「Hi−Z」,「0」と「0」がある。
【0150】
そして、これら第一及び第二出力信号の信号レベルに対応した、各給紙ユニットにおける第一及び第二入力信号の信号レベルは、同図に示すようになる。
たとえば、第一及び第二出力信号の信号レベルの組み合わせが「1」と「1」の場合は、最上段の給紙ユニット32aの第一及び第二入力信号の信号レベルが、それぞれ「0」及び「0」となり、さらに、二段目の給紙ユニット32bの第一及び第二入力信号の信号レベルが、それぞれ「1」及び「1」となる。
また、第一及び第二出力信号の信号レベルの組み合わせが「Hi−Z」と「0」の場合は、最上段の給紙ユニット32aの第一及び第二入力信号の信号レベルが、それぞれ「0」及び「1」となり、さらに、二段目の給紙ユニット32bの第一及び第二入力信号の信号レベルが、それぞれ「1」及び「0」となる。
【0151】
このように、各給紙ユニットにおける各入力信号(デバイス側入力信号)の信号レベルは、同一の出力信号(制御側出力信号)の信号レベルに対してそれぞれ異なる。
このため、各給紙ユニットに同一の共通同定コード信号が設定されることで、画像形成機内中央処理手段は、第一及び第二入力信号の信号レベルの組み合わせの中から一つを選んで出力することにより、特定の給紙ユニットから被指定信号を受信することができる。
【0152】
なお、共通同定コード信号は、〔11〕に限るものではなく、たとえば、〔00〕,〔01〕,〔10〕であってもよい。
さらに、給紙ユニット32を認識するために画像形成機内中央処理手段33から出力される制御信号(制御側出力信号)は、二つ(第一出力信号及び第二出力信号)に限るものではなく、三つ以上であってもよい。
【0153】
ただし、制御信号(制御側出力信号)が三つ以上の場合は、共通同定コード信号を、その制御信号(制御側出力信号)の数と同じ桁数にする必要がある。
そして、たとえば、制御信号(制御側出力信号)が三つの場合の共通同定コード信号は、〔000〕,〔001〕,〔010〕,〔100〕,〔011〕,〔101〕,〔110〕,〔111〕のいずれかを用いることができる。
【0154】
また、本実施形態の画像形成システムにおける画像形成機用中央処理手段33には、一つの3−state出力を設けることを可能としているが、一つの3−state出力に限るものではなく、たとえば、二つのセンサ出力や二つの3−state出力などを設けることもできる。
たとえば、二つのセンサ出力を画像形成機用中央処理手段33に設けた場合、各センサ出力からの制御信号(制御側出力信号)の信号レベルの組み合わせは、図12に示すように、〔00〕,〔10〕,〔11〕となる。
【0155】
そうすると、最上段の給紙ユニット32aにおける制御信号(デバイス側入力信号)の信号レベルは、同図に示すように、制御信号(制御側出力信号)〔00〕に対しては〔11〕、〔10〕に対しては〔01〕、そして、〔11〕に対しては〔00〕となる。
さらに、二段目の給紙ユニット32bにおける制御信号(デバイス側入力信号)の信号レベルは、同図に示すように、制御信号(制御側出力信号)〔00〕に対しては〔00〕となり、〔11〕に対しては〔11〕となる。
【0156】
このように、各給紙ユニットにおける各入力信号(デバイス側入力信号)の組み合わせは、同一の出力信号(制御側出力信号)の信号レベルに対してそれぞれ異なる。
したがって、画像形成機用中央処理手段33に二つのセンサ出力を設けた場合においても、各給紙ユニットに同一の共通同定コード信号を設定しておくことで、画像形成機内中央処理手段が、第一及び第二入力信号の信号レベルの組み合わせの中から一つを選んで出力することにより、特定の給紙ユニットから被指定信号を受信して、給紙ユニットが何層積層されているかを確認できる。
【0157】
【発明の効果】
以上のように、本発明によれば、三種類の信号レベルの中から一つの信号レベルを選択して信号線の信号レベルと定める信号制御手段が設けられるため、簡単な回路構成で、かつ一つの信号線を用いて、複数のデバイスを個別に制御することができる。
さらに、信号線一本で複数のデバイスを制御できるため、このデバイスと接続するためのパターンや接続ケーブルの本数等を少なくできる。このため、基板のパターン設計が容易になり、小型化やコストダウンが可能となる。
【0158】
また、デジタル制御信号多重化回路を画像形成システムに用いることにより、画像形成機は、特定のユニットがセットされているか、あるいは給紙ユニットが何層積層されているかを確認できる。
さらに、制御信号(指定コード信号)を各給紙ユニットへ送信する信号線を一本にできるため、信号線を複数設けた場合と比較して、材料コストを削減でき、かつ配線スペースを小さくできる。
【図面の簡単な説明】
【図1】本発明のデジタル制御信号多重化回路の第一実施形態におけるデジタル制御信号多重化回路の構成を示す電気回路図である。
【図2】図1のデジタル制御信号多重化回路における各信号のレベルを示す対応表である。
【図3】図1のデジタル制御信号多重化回路における各信号の発生タイミングを示すタイミングチャートである。
【図4】本発明のデジタル制御信号多重化回路の第二実施形態におけるデジタル制御信号多重化回路の構成を示す電気回路図である。
【図5】図4のデジタル制御信号多重化回路における各信号の発生タイミングを示すタイミングチャートである。
【図6】図4のデジタル制御信号多重化回路における各信号のレベルを示す対応表である。
【図7】本発明のデジタル制御信号多重化回路の第二実施形態におけるデジタル制御信号多重化回路の他の構成を示す電気回路図である。
【図8】本発明のデジタル制御信号多重化回路を用いた画像形成システムの第一実施形態における画像形成システムの構成を示すブロック図である。
【図9】従来の画像形成システムの構成を示すブロック図である。
【図10】本発明のデジタル制御信号多重化回路を用いた画像形成システムの第二実施形態における画像形成システムの構成を示すブロック図である。
【図11】図10の画像形成システムの画像形成機用中央処理手段に一つの3−state出力を設けた場合における出力信号及び入力信号の各信号レベルの対応を示す対応表である。
【図12】図10の画像形成システムの画像形成機用中央処理手段に二つのセンサ出力を設けた場合における出力信号及び入力信号の各信号レベルの対応を示す対応表である。
【図13】従来のデジタル信号による制御回路の構成を示す電気回路図である。
【図14】従来のデジタル信号による制御回路における各信号のレベルを示す対応表である。
【符号の説明】
1 デジタル制御信号多重化回路
11 制御信号出力手段
11−1 3−state出力
11−2(11−2a、11−2b) 信号出力部
11−21(11−21a、11−21b) センサ出力(センサA出力、センサB出力)
11−22(11−22a、11−22b) 3−state出力
12 信号線
13 信号制御手段
13−1 伝送信号制御部
13−11 ドライバ回路部
13−12 プルアップ/プルダウン回路部
13−2 入力信号制御部
13−21 コンパレータ回路部
13−22(13−22a、13−22b) コンパレータ
13−23(13−23a、13−23b) 基準電位供給部
20(20a、20b) デバイス
3 画像形成システム
31 画像形成機
32(32a、32b) 給紙ユニット
33 画像形成機用中央処理手段
34(34a、34b) デコーダ手段(デバイス)
35(35a、35b) 給紙ユニット用中央処理手段
36(36a、36b) ユニット側応答部
12−1 画像形成機内信号線
12−2(12−2a、12−2b) 給紙ユニット内信号線
12−21(12−21a、12−21b) 給紙ユニット内第一信号線
12−22(12−22a、12−22b) 給紙ユニット内第二信号線
13−1 伝送信号制御部
13−2(13−2a、13−2b) 入力信号制御部
100 デジタル制御回路
110 3−state出力
120 デバイス
130 信号線
300 画像形成システム
310 画像形成機
320(320a、320b、320c) 給紙ユニット
330 画像形成機用中央処理手段
340(340−1、340−2、340−3) 画像形成機内信号線群
350(350a、350b、350c) 給紙ユニット内信号線群
351(351a−1〜351a−3、351b−1〜351b−3、351c−1〜351c−3) 並行信号線
352(352a−1〜352a−3、352b−1〜352b−3、352c−1〜352c−3) 交差信号線
360(360a、360b、360c) デコーダ手段
370(370a、370b、370c) 給紙ユニット用中央処理手段
【発明の属する技術分野】
本発明は、デジタル信号を用いて複数のデバイスを制御するデジタル制御信号多重化回路に関する。
【0002】
【従来の技術】
従来、デジタル制御回路においては、図13に示すように、制御側回路110から出力される制御信号を用いて、デバイス120が制御されている。
制御側回路110における制御信号の信号レベルは、図14に示すように、通常、「1」と「0」との2種類である。このため、基本的に、1本の信号線130で制御できるデバイス120の数は1つに限られる。
【0003】
ところで、近年、装置や機器等の多機能化にともない、制御しなければならないデバイスの数も増加してきている。
このため、図13に示すような基本構成を有したデジタル制御回路100を用いてデバイス120を制御する場合は、そのデバイス120の増加にともなって信号線130も増やさなければならない。
【0004】
ところが、制御基板上に設置可能な制御ポートの数には限度があるため、接続できる信号線130の本数には限界があった。
さらに、信号線130を増やすことにより基板のパターン設計が困難になることや、線材の本数増などによりコストが高くなること等の問題も生じていた。
【0005】
このような問題を解決するために、信号線130の本数を減らす手法として、たとえば、信号をデマルチプレクスして複数のデバイスを時分割制御する手法(時分割制御手法)や、D/A−A/D変換を用いた回路構成とする手法(D/A−A/D変換手法)がある。
これらの手法によれば、各信号の送信タイミングが制御され、あるいは複数のデジタル信号がアナログ信号に変換後送信されるため、少ない信号線130で複数のデバイスを制御できる。
【0006】
【発明が解決しようとする課題】
しかしながら、時分割制御手法を用いた場合は、デマルチプレクスするためのデバイスとこのための切り替え信号が必要になるとともに、四つ以上のデバイスを制御するのでなければ信号線数の削減にはならず、かつ、コストもかかってしまうという問題があった。
一方、D/A−A/D変換手法を用いた場合は、そのD/A−A/D変換を行うための専用のデバイスが必要になり、コストが高くなるという問題があった。
【0007】
また、1本の信号で複数のデバイスを制御することも可能ではあるが、複数のデバイスをそれぞれ個別に制御しようとする場合は、たとえば、受信側に通信制御用のCPUを搭載しておき、目的のデバイスのみ選択することをコマンド等によって予め通知した後に、当該デバイスの制御を実行するなどの方法を取らなければならず、制御構成が複雑になるという問題があった。
【0008】
本発明は、上記の問題を解決すべくなされたものであり、コスト高とならない簡単な回路構成で、かつ一つの信号線を用いて、複数のデバイスを制御可能とするデジタル制御信号多重化回路及びこのデジタル制御信号多重化回路を用いた画像形成システムの提供を目的とする。
【0009】
【課題を解決するための手段】
この目的を達成するため、本発明の請求項1記載のデジタル制御信号多重化回路は、複数種類の制御信号を出力する制御信号出力手段と、制御信号をデバイスへ送る一つの信号線と、制御信号出力手段からの制御信号の種類にもとづいて、三種類の信号レベルの中から一つの信号レベルを信号線の信号レベルとして定める信号制御手段とを有した構成としてある。
【0010】
デジタル制御信号多重化回路をこのような構成とすると、三種類の信号レベルの中から一つの信号レベルを選択可能な信号制御手段が設けられるため、簡単な回路構成で、かつ一つの信号線を用いて、複数のデバイスを個別に制御することができる。
このため、たとえば、デバイスと接続するためのパターンや接続ケーブルの本数が減少するため、コストダウンとなる。さらに、信号線の本数を減らせるため、基板のパターン設計が容易になり、小型化もし易くなる。
【0011】
また、請求項2記載のデジタル制御信号多重化回路は、制御信号出力手段が、一つの3ステートバッファ回路からなり、この3ステートバッファ回路が、「1」,「0」及び「ハイ・インピーダンス」の三種類の制御信号を出力する構成としてある。
【0012】
デジタル制御信号多重化回路をこのような構成とすれば、3ステート出力機能を有した制御側の出力端子におけるハイ・インピーダンス状態の信号レベルをも利用して、三種類の制御信号を得ることができる。
このため、信号制御手段は、その三種類の制御信号にもとづいて、信号線の信号レベルを三種類の信号レベルの中から定めることができる。したがって、一つの信号線により複数のデバイスの制御が可能となる。
【0013】
また、請求項3記載のデジタル制御信号多重化回路は、制御信号出力手段が、複数種類の制御信号を出力する二つの信号出力部を有し、信号制御手段が、二つの信号出力部から出力される各制御信号の組み合わせにもとづいて、信号線の信号レベルを定める構成としてある。
【0014】
デジタル制御信号多重化回路をこのような構成とすると、各信号出力部から出力される制御信号の組み合わせにもとづいて、信号制御手段は、三種類の信号レベルの中から信号線の信号レベルを定めることができる。
このため、二つの制御信号を出力する信号出力部として、たとえば、デバイスやセンサ等を制御信号出力手段に二つ設けた構成であっても、一つの信号線により二つのデバイスを制御することができる。
【0015】
また、請求項4記載のデジタル制御信号多重化回路は、信号出力部が、二種類の制御信号を出力するセンサを有した構成としてある。
デジタル制御信号多重化回路をこのような構成とすれば、信号制御手段は、制御側のデバイスとして設けられた各センサからの出力信号を制御信号としてトランジスタ等で受けワイアードオア接続することで、信号線の信号レベルを定めることができる。このため、信号出力部としてセンサを設けた構成であっても、一つの信号線により二つのデバイスを制御することができる。
【0016】
また、請求項5記載のデジタル制御信号多重化回路は、信号出力部が、「1」,「0」及び「ハイ・インピーダンス」の三種類の制御信号を出力する3ステートバッファ回路からなる構成としてある。
デジタル制御信号多重化回路をこのような構成とすると、信号出力部として3ステートバッファ回路を用いた場合にも、信号制御手段は、その3ステートバッファ回路からの制御信号にもとづいて、信号線の信号レベルを定めることができ、さらに、一つの信号線で二つのデバイスを制御することができる。
【0017】
また、請求項6記載のデジタル制御信号多重化回路は、信号制御手段が、制御信号出力手段からの制御信号の種類にもとづいて、三種類の信号レベルの中から一つの信号レベルを信号線の信号レベルとして定める伝送信号制御部と、信号線の信号レベルにもとづいて、各デバイスの入力信号の種類を定める入力信号制御部とを有した構成としてある。
【0018】
デジタル制御信号多重化回路をこのような構成とすれば、信号出力部からの制御信号が複数種類であっても、信号制御手段は、その制御信号の種類にもとづいて、三種類の信号レベルの中から一つの信号レベルを信号線の信号レベルとして定めることができる。
したがって、伝送信号制御部及び入力信号制御部からなる簡単な回路構成で、かつ一つの信号線を用いて、二つのデバイスを制御できる。
【0019】
また、請求項7記載のデジタル制御信号多重化回路は、伝送信号制御部が、制御信号出力手段からの制御信号の種類にもとづいて、三種類の信号レベルの中から一つの信号レベルを信号線の信号レベルとして定めるドライバ回路部と、このドライバ回路部で信号線の信号レベルが定められなかったときに、三種類の信号レベルの中から他の一つの信号レベルを信号線の信号レベルとして定めるプルアップ/プルダウン回路部とを有した構成としてある。
【0020】
デジタル制御信号多重化回路をこのような構成とすると、信号制御手段は、信号出力部からの制御信号の種類にもとづいて、三種類の信号レベルの中から一つの信号レベルを信号線の信号レベルとして必ず定めることができる。
したがって、ドライバ回路部及びプルアップ/プルダウン回路部を含む簡単な回路構成で、かつ一つの信号線を用いて、二つのデバイスを制御できる。
【0021】
また、請求項8記載のデジタル制御信号多重化回路は、ドライバ回路部が、電源側トランジスタと、接地側トランジスタとを有し、電源側トランジスタのベースが制御信号出力手段と、エミッタが信号線と、コレクタが電源端子とそれぞれ接続され、接地側トランジスタのベースが制御信号出力手段と、エミッタが信号線と、コレクタが接地端子とそれぞれ接続された構成としてある。
【0022】
デジタル制御信号多重化回路をこのような構成とすれば、ドライバ回路部は、制御信号出力手段からの制御信号がローレベル「0」の場合には信号線の信号レベルを「1」に、制御信号がハイレベル「1」の場合には信号線の信号レベルを「0」にそれぞれ定めることができる。
なお、制御信号が「ハイ・インピーダンス」の場合には、電源側トランジスタ及び接地側トランジスタの双方が駆動しないため、信号線の信号レベルを定めることができない。この場合は、プルアップ/プルダウン回路部において、その信号レベルが定められる。
【0023】
また、請求項9記載のデジタル制御信号多重化回路は、電源側トランジスタが、PNP型トランジスタからなり、接地側トランジスタが、NPN型トランジスタからなる構成としてある。
デジタル制御信号多重化回路をこのような構成とすると、ドライバ回路部は、制御信号がローレベル「0」又はハイレベル「1」の場合には、信号線の信号レベルを「1」又は「0」に定めることができる。
【0024】
また、請求項10記載のデジタル制御信号多重化回路は、プルアップ/プルダウン回路部が、信号線と電源端子とを接続する第一の抵抗と、信号線と接地端子とを接続する第二の抵抗とを有した構成としてある。
デジタル制御信号多重化回路をこのような構成とすれば、第一の抵抗と第二の抵抗との抵抗値の比率にもとづいて、信号線の信号レベルを定めることができる。
【0025】
このため、プルアップ/プルダウン回路部は、信号線の信号レベルがドライバ回路部で定められなかった場合、つまり、制御信号がローレベル「0」又はハイレベル「1」でなく、制御信号出力手段の出力端子が「ハイ・インピーダンス」である場合に、信号線の信号レベルを定めることができる。
したがって、ドライバ回路部とプルアップ/プルダウン回路部といった簡単な回路構成により、制御信号出力手段からの制御信号の種類にもとづいて、複数の信号レベルのうち一つの信号レベルを信号線の信号レベルとして定めることができ、さらに、一つの信号線を用いて二つのデバイスを制御できる。
【0026】
また、請求項11記載のデジタル制御信号多重化回路は、入力信号制御部が、信号線の信号レベルにもとづいて、各デバイスの入力信号の種類を定めるコンパレータ回路部を有した構成としてある。
デジタル制御信号多重化回路をこのような構成とすると、各デバイスの入力信号の種類は信号線の信号レベルにもとづいて定められており、さらに、信号線の信号レベルは制御信号にもとづいて定められているため、伝送信号制御部及び入力信号制御部を有する簡単な回路構成で、かつ一つの信号線を用いて、複数のデバイスを制御できる。
【0027】
また、請求項12記載のデジタル制御信号多重化回路は、コンパレータ回路部が、デバイスへ入力信号を送るコンパレータと、このコンパレータのマイナス入力側へ基準電位を与える基準電位供給部とを有し、コンパレータのプラス入力側が、信号線と接続された構成としてある。
デジタル制御信号多重化回路をこのような構成とすれば、各コンパレータのマイナス入力側に与えられる基準電位をそれぞれ異なったレベルとすることで、一つの信号線の信号レベルにより二つのデバイスを制御できる。
【0028】
また、請求項13記載のデジタル制御信号多重化回路は、三種類の信号レベルが、ハイレベル,ローレベル及びミドルレベルからなり、一のコンパレータに接続された基準電位供給部が、ミドルレベルよりも大きい基準電位をマイナス入力側へ与え、他のコンパレータに接続された基準電位供給部が、ミドルレベルよりも小さい基準電位をマイナス入力側へ与える構成としてある。
【0029】
デジタル制御信号多重化回路をこのような構成とすると、信号線の信号レベルが「ハイ・インピーダンス」を示す制御信号にもとづいて定められたものである場合、コンパレータ回路部は、各デバイスに入力される入力信号をそれぞれ異なったレベルとすることができる。
このため、一つの信号線により二つのデバイスを制御可能とする。
【0030】
また、請求項14記載のデジタル制御信号多重化回路を用いた画像形成システムは、画像形成機とユニットとを備えるとともに、画像形成機が、制御信号を出力する画像形成機用中央処理手段と、この画像形成機用中央処理手段からの制御信号をユニットへ送る画像形成機内信号線とを有し、ユニットが、制御信号の信号レベルと被照合信号の設定レベルとを比較判断するデコーダ手段と、画像形成機からの制御信号をデコーダ手段へ送るユニット内信号線と、デコーダ手段により活性化されると、応答信号を画像形成機用中央処理手段へ送るユニット用中央処理手段とを有した画像形成システムであって、画像形成機は、画像形成機用中央処理手段からの制御信号の信号レベルにもとづいて、三種類の信号レベルの中から一つの信号レベルを信号線の信号レベルとして定める伝送信号制御部を有し、中央処理機内信号線及びユニット内信号線は、それぞれ一つずつ設けられ、ユニットは、信号線の信号レベルにもとづいて、デコーダ手段へ送る制御信号の信号レベルを定める入力信号制御部を有し、ユニットのデコーダ手段は、入力信号制御部からの制御信号の信号レベルと被照合信号の設定レベルとを比較判断する構成としてある。
【0031】
デジタル制御信号多重化回路を用いた画像形成システムをこのような構成とすれば、画像形成機用中央処理手段から出力された制御信号の種類にもとづいて信号線の信号レベルが定められ、この信号線の信号レベルにもとづいてデコーダ手段(デバイス)の入力信号の信号レベルが定められ、そして、この入力信号の信号レベルと被照合信号の設定レベルとの比較判断の結果にもとづいて、ユニット用中央処理手段が活性化されるため、ユニット用中央処理手段は、その入力信号の信号レベルが被照合信号の設定レベルと一致しているときに、応答信号(被指定信号)を画像形成機内中央処理手段へ送信することができる。
【0032】
このため、画像形成機内中央処理手段は、所定の制御信号(指定コード信号)を各ユニットへ送り、この制御信号に対して送信してきた応答信号(被指定信号)にもとづいて、特定のユニットの存在を確認することができる。
さらに、画像形成機から各ユニットへ制御信号を送る信号線が一本であるため、信号線を複数設ける場合に比べて、材料コストを削減でき、さらに、配線スペースを小さくできる。
【0033】
また、請求項15記載のデジタル制御信号多重化回路を用いた画像形成システムは、複数のユニットを備えるとともに、各ユニットの入力信号制御部及び/又はデコーダ手段が、画像形成機の画像形成機用中央処理手段に対して、すべて直列に接続された構成としてある。
【0034】
デジタル制御信号多重化回路を用いた画像形成システムをこのような構成とすると、たとえば、給紙ユニットが積層されている場合に、画像形成機用中央処理手段は、最上段の給紙ユニットの入力信号制御部やデコーダ手段へ制御信号を送って所定の処理(デバイス側制御信号の信号レベルの設定や被照合信号の設定レベルとの照合)を実行させ、さらに、二段目以降の給紙ユニットの入力信号制御部やデコーダ手段においても同様の処理を実行させることができる。
このため、画像形成機内中央処理手段は、いずれかの給紙ユニットから送信されてきた応答信号(被指定信号)にもとづいて、給紙ユニットが何層積層されているかを確認できる。
【0035】
また、請求項16記載のデジタル制御信号多重化回路を用いた画像形成システムは、複数のユニットを備えるとともに、各ユニットが、入力信号制御部、デコーダ手段及びユニット用中央処理手段を含むユニット側応答部をそれぞれ有し、各ユニット側応答部が、画像形成機の画像形成機用中央処理手段に対して、それぞれ並列に接続された構成としてある。
【0036】
デジタル制御信号多重化回路を用いた画像形成システムをこのような構成とすれば、画像形成機用中央処理手段は、制御信号(指定コード信号)を各ユニットへ送り、この制御信号に対して送信してきた応答信号(被指定信号)にもとづいて、特定の給紙ユニットの存在を確認できる。
そして、このような構成においても、各給紙ユニットへ制御信号を送る信号線が一本であるため、複数の信号線を設ける場合に比べて、材料コストを削減でき、さらに、配線スペースを小さくできる。
【0037】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
[デジタル制御信号多重化回路の第一実施形態]
まず、本発明のデジタル制御信号多重化回路の第一の実施形態について、図1を参照して説明する。
同図は、本実施形態のデジタル制御信号多重化回路の構成を示す電気回路図である。
【0038】
同図に示すように、デジタル制御信号多重化回路1は、デバイス20(デバイス20a及び20b)を制御する回路であって、制御信号出力手段11と、信号線12と、信号制御手段13とを有している。
ここで、制御信号出力手段11は、3−state出力11−1を設けることができる。
【0039】
3−state出力(3ステートバッファ)11−1は、ローレベル「0」,ハイレベル「1」及び「ハイ・インピーダンス(Hi−Z)」の三種類の制御信号(制御側出力信号)を出力する。
なお、「ハイ・インピーダンス」とは、3−state出力11−1の出力端子におけるインピーダンス状態をいうが、本実施形態においては、制御信号の種類の一つとして扱う。
また、制御信号(制御側出力信号)は、出力ポート(図示せず)を介して出力することができる。
【0040】
この3−state出力11−1には、特許第3153041号公報に記載の論理回路(スリーステイト論理回路)、特許第3032333号公報に記載の出力制御回路、特許第3029958号公報に記載の半導体記憶装置における3状態出力回路、特許第2919401号公報に記載の出力回路などを用いることができる。
【0041】
信号線12は、制御信号(伝送制御信号)を送る一つの信号ラインである。
伝送制御信号とは、この信号線12の信号レベルを示す信号である。この信号線12の信号レベルは、信号制御手段13により定められる。
なお、信号線を一本だけ用いて複数のデバイスの制御を可能とすることで、信号線が複数設けられた場合と比較して、材料コストを削減でき、かつ、配線スペースを小さくできる。
【0042】
信号制御手段13は、3−state出力11−1から出力されてきた制御信号(制御側出力信号)の種類にもとづき、三種類の信号レベルの中から一つの信号レベルを信号線12の信号レベルとして定める。
三種類の信号レベルには、ハイレベル「1」、ローレベル「0」及びミドルレベル(中間レベル、たとえば、1/2Vcc等)がある。
【0043】
この信号制御手段13は、同図に示すように、伝送信号制御部13−1と、入力信号制御部13−2とを有している。
伝送信号制御部13−1は、ドライバ回路部13−11と、プルアップ/プルダウン回路部13−12とを有している。
【0044】
ドライバ回路部13−11は、電源側トランジスタTr1(PNPトランジスタ)と接地側トランジスタTr2(NPNトランジスタ)との二つの信号ドライバ用トランジスタを有している。
電源側トランジスタTr1は、ベースが抵抗を介して3−state出力11−1に、エミッタが電源端子Vccに、コレクタが抵抗R1及び抵抗R2を介して接地側トランジスタTr2のコレクタに、それぞれ接続されている。
【0045】
接地側トランジスタTr2は、ベースが抵抗を介して3−state出力11−1に、エミッタが接地端子GNDに、コレクタが抵抗R1及び抵抗R2を介して電源側トランジスタTr1のコレクタに、それぞれ接続されている。
そして、抵抗R1と抵抗R2との間には、信号線12が接続されている。
なお、電源側トランジスタTr1のベースと3−state出力11−1との間の抵抗、及び、接地側トランジスタTr2のベースと3−state出力11−1との間の抵抗は、信号線12の信号レベルがHi−Zのとき、各Tr1及びTr2をOFFにするために必要となる。
【0046】
このドライバ回路部13−11は、3−state出力11−1からの制御信号(制御側出力信号)の種類にもとづいて、信号線12の信号レベル(伝送制御信号の信号レベル)を定める。
その制御信号(制御側出力信号)がローレベル「0」のときは、電源側トランジスタTr1が駆動して、信号線12の信号レベルが「1」に定まる。
また、制御信号がハイレベル「1」のときは、接地側トランジスタTr2が駆動して、信号線12の信号レベルが「0」に定まる。
【0047】
なお、制御信号(制御側出力信号)が「ハイ・インピーダンス」のとき(3−state出力11−1の出力端子がハイ・インピーダンス状態のとき)は、電源側トランジスタTr1及び接地側トランジスタTr2がともに駆動しないため、信号線12の信号レベルは、ドライバ回路部13−11においては定められない。この場合は、プルアップ/プルダウン回路部13−12において定められる。
【0048】
プルアップ/プルダウン回路部13−12は、電源端子Vccと信号線12とを接続する抵抗(第一の抵抗)R5と、接地端子GNDと信号線12とを接続する抵抗(第二の抵抗)R6とを有している。
抵抗R5と抵抗R6とは、それぞれ同一の抵抗値を設けることができる。これにより、電源側トランジスタTr1と接地側トランジスタTr2とがともに駆動されなかったときには、信号線12の信号レベルを1/2Vccに定めることができる。
【0049】
したがって、信号線12の信号レベルは、3−state出力11−1からの制御信号(制御側出力信号)がローレベル「0」の場合は、ドライバ回路部13−11において「1」に定められ、ハイレベル「1」の場合は、そのドライバ回路部13−11において「0」に定められ、「ハイ・インピーダンス」の場合は、プルアップ/プルダウン回路部13−12において「1/2Vcc」に定められる。
【0050】
なお、抵抗R5の抵抗値と抵抗R6の抵抗値とは必ずしも同一にする必要はない。たとえば、抵抗R5の抵抗値と抵抗R6の抵抗値との比率を1:2とすれば、信号線12の信号レベルは、2/3Vccとなる。
ただし、コンパレータ回路部13−21における信号線の信号レベルと基準電位との比較判断を考慮すれば、それら抵抗R5と抵抗R6との各抵抗値を同一とすることが望ましい。
【0051】
入力信号制御部13−2は、コンパレータ回路部13−21を有しており、このコンパレータ回路部13−21は、コンパレータ13−22(13−22a及び13−22b)と、基準電位供給部13−23(13−23a及び13−23b)とを有している。
コンパレータ13−22aは、プラス入力側(+入力側)が信号線12に、マイナス入力側(−入力側)が基準電位供給部13−23aにそれぞれ接続されている。また、コンパレータ13−22bは、同様に、+入力側が信号線12に、−入力側が基準電位供給部13−23bにそれぞれ接続されている。
【0052】
基準電位供給部13−23aは、抵抗R7及び抵抗R8を、また、基準電位供給部13−23bは、抵抗R9及び抵抗R10を、それぞれ有している。
これらのうち、基準電位供給部13−23aにおける抵抗R7及び抵抗R8は、電源端子Vccの電圧レベルを1:2に分圧するような抵抗値を設けることができる。すなわち、抵抗R7の抵抗値と抵抗R8の抵抗値との比率は、1:2とすることができる。これにより、コンパレータ13−22aの−入力側に与えられる基準電位は、2/3Vccとなる。
【0053】
また、基準電位供給部13−23bにおける抵抗R9及び抵抗R10は、電源端子Vccの電圧レベルを2:1に分圧するような抵抗値を設けることができる。すなわち、抵抗R9の抵抗値と抵抗R10の抵抗値との比率は、2:1とすることができる。これにより、コンパレータ13−22bの−入力側に与えられる基準電位は、1/3Vccとなる。
【0054】
そして、コンパレータ13−22aは、−入力側から与えられた基準電位2/3Vccと、信号線12の信号レベルとを比較する。
比較の結果、信号線12の信号レベルが基準電位2/3Vccよりも低いとき(その信号レベルが「0」又は「1/2Vcc」のとき)は、「0」を示す制御信号(デバイス側制御信号、デバイス入力信号)をデバイス20aへ送る。
一方、信号線12の信号レベルが基準電位2/3Vccよりも高いとき(その信号レベルが「1」のとき)は、「1」を示す制御信号(デバイス側制御信号、デバイス入力信号)をデバイス20aへ送る。
【0055】
また、コンパレータ13−22bは、−入力側から与えられた基準電位1/3Vccと、信号線12の信号レベルとを比較する。
比較の結果、信号線12の信号レベルが基準電位1/3Vccよりも低いとき(その信号レベルが「0」のとき)は、「0」を示す制御信号(デバイス側制御信号、デバイス入力信号)をデバイス20aへ送る。
一方、信号線12の信号レベルが基準電位1/3Vccよりも高いとき(その信号レベルが「1」又は「1/2Vcc」のとき)は、「1」を示す制御信号(デバイス側制御信号、デバイス入力信号)をデバイス20aへ送る。
【0056】
このコンパレータ13−22から出力される各制御信号(各デバイス20a又は20bにおけるデバイス入力信号、デバイス側制御信号)の信号レベルと、3−state出力11−1の出力ポートにおける制御信号(制御側出力信号)の信号レベルとの関係を図2に示す。
同図に示すように、制御側出力信号がハイレベル「1」のとき、各デバイス入力信号は、それぞれ「0」を示す。また、制御側出力信号がローレベル「0」のとき、各デバイス入力信号は、それぞれ「1」を示す。
【0057】
そして、制御側出力信号が「ハイ・インピーダンス(Z)」のときは、デバイス20aのデバイス入力信号はローレベル「0」を示し、デバイス20bのデバイス入力信号はハイレベル「1」を示す。
したがって、デジタル制御信号多重化回路は、3−state出力からの制御側出力信号の種類にもとづき、信号線を一本のみ用いて、二つのデバイスを制御することができる。
【0058】
なお、本実施形態において、制御信号には、3−state出力11−1から出力された信号(制御側出力信号)、信号線12の信号レベルを示してコンパレータ回路部13−21へ送られる信号(伝送制御信号)、コンパレータ回路部13−21の出力として各デバイス20へ送られる信号(デバイス側制御信号、デバイス入力信号)が含まれる。
【0059】
次に、本実施形態のデジタル制御信号多重化回路の動作について、図1及び図3を参照して説明する。
図3は、本実施形態のデジタル制御信号多重化回路における各信号のレベルの変化を示すタイミングチャートである。
【0060】
図3に示すように、3−state出力11−1の出力端子が、「ハイ・インピーダンス」の状態であるときは(同図中(10))、電源側トランジスタTr1及び接地側トランジスタTr2がともに駆動されないため、信号線12は、プルアップ/プルダウン回路部13−12の抵抗R5及び抵抗R6によってミドルレベル(ここでは、1/2Vccとする)に固定される。
【0061】
これにより、コンパレータ13−22aにおいては、信号線12の信号レベル(1/2Vcc)が基準電位2/3Vccよりも低いことから、出力される制御信号(デバイス20a側の信号レベル、デバイス側制御信号)がローレベル「0」となる。
一方、コンパレータ13−22bにおいては、信号線12の信号レベル(1/2Vcc)が基準電位1/3Vccよりも高いことから、出力される制御信号(デバイス20b側の信号レベル、デバイス側制御信号)がハイレベル「1」となる。
【0062】
次いで、3−state出力11−1から出力される制御信号(制御側出力信号)が、「ハイ・インピーダンス」からローレベル「0」へ切り替えられると(図3中(11))、電源側トランジスタTr1が駆動され、信号線12の信号レベルがハイレベル「1」となる。
【0063】
これにより、コンパレータ13−22aにおいては、信号線12の信号レベル(ハイレベル「1」)が基準電位2/3Vccよりも高いことから、出力される制御信号(デバイス側制御信号)がハイレベル「1」に反転する。
一方、コンパレータ13−22bにおいては、信号線12の信号レベル(ハイレベル「1」)が基準電位1/3Vccよりも高いことから、出力される制御信号(デバイス側制御信号)がハイレベル「1」で維持される。
【0064】
続いて、3−state出力11−1からの制御信号(制御側出力信号)がローレベル「0」から「ハイ・インピーダンス」へ切り替えられると(図3中(12))、コンパレータ13−22aにおいては、制御信号(デバイス側制御信号)がローレベル「0」に戻されて出力され、コンパレータ13−22bにおいては、引き続きハイレベル「1」で出力される。
【0065】
さらに、3−state出力11−1からの制御信号(制御側出力信号)が、「ハイ・インピーダンス」からハイレベル「1」へ切り替えられると(図3中(13))、接地側トランジスタTr2が駆動され、信号線12の信号レベルが「0」となる。
【0066】
これにより、コンパレータ13−22aにおいては、信号線12の信号レベル(ローレベル「0」)が基準電位2/3Vccよりも低いことから、出力される制御信号(デバイス側制御信号)がローレベル「0」で維持される。
そして、コンパレータ13−22bにおいては、信号線12の信号レベル(ローレベル「0」)が基準電位1/3Vccよりも低いことから、出力される制御信号(デバイス側制御信号)がローレベル「0」に反転する。
【0067】
続いて、3−state出力11−1からの制御信号(制御側出力信号)がハイレベル「1」から「ハイ・インピーダンス」へ切り替えられると(図3中(14))、コンパレータ13−22aにおいては、制御信号(デバイス側制御信号)が引き続きローレベル「0」で出力され、コンパレータ13−22bにおいては、ローレベル「0」に戻されて出力される。
【0068】
つまり、3−state出力11−1から出力される制御信号を、「Hi−Z」と「0」との間で切り替えることにより、デバイス20bの入力信号レベルを保持したまま、デバイス20aの入力信号レベルを“0”と“1”との間で切り替えることができる。
また、3−state出力11−1からの制御信号を、「Hi−Z」と「1」との間で切り替えることにより、デバイス20aの入力信号レベルを保持したまま、デバイス20bの入力信号レベルを“0”と“1”との間で切り替えることができる。
【0069】
以上のように、本実施形態のデジタル制御信号多重化回路は、伝送信号制御部や入力信号制御部といった簡単な回路構成を含む信号制御手段を有するだけで、3−state出力の出力端子における三つの出力状態にもとづいて、三種類の信号レベルの中から一つの信号レベルを一つの信号線の信号レベルとして定め、二つのデバイスを制御することができる。
したがって、本実施形態のデジタル制御信号多重化回路は、信号線を一本だけ用いて、複数のデバイスを制御可能としている。
【0070】
[デジタル制御信号多重化回路の第二実施形態]
次に、本発明のデジタル制御信号多重化回路の第二の実施形態について、図4を参照して説明する。
同図は、本実施形態のデジタル制御信号多重化回路の構成を示す電気回路図である。
【0071】
本実施形態は、第一実施形態と比較して、制御信号出力手段の構成が相違する。すなわち、第一実施形態では、制御信号出力手段として一つの3−state出力を用いたのに対し、本実施形態では、制御信号出力手段として二つの信号出力部(二つのセンサや二つの3−state出力)を用いている。他の構成要素は第一実施形態と同様である。
したがって、図4において、図1と同様の構成部分については同一の符号を付して、その詳細な説明を省略する。
【0072】
図4に示すように、デジタル制御信号多重化回路1は、制御信号出力手段11として、二つの信号出力部11−2a及び11−2b(信号出力部11−2)を有しており、これら信号出力部11−2a及び11−2bは、それぞれセンサA出力11−21a及びセンサB出力11−21b(センサ11−21)を有している。
【0073】
ここで、センサA出力11−21aは、電源側トランジスタTr1のベースに接続され、センサB出力11−21bは、接地側トランジスタTr2のベースに接続されている。
そして、各センサ11−21は、ローレベル「0」又はハイレベル「1」を示す制御信号(制御側出力信号)を出力する。
【0074】
次に、本実施形態のデジタル制御信号多重化回路の動作について、図5を参照して説明する。
図5は、本実施形態のデジタル制御信号多重化回路における各信号のレベルの変化を示すタイミングチャートである。
【0075】
同図に示すように、センサA出力11−21aから出力される制御信号(制御側出力信号)の信号レベル(センサA出力の信号レベル)がハイレベル「1」であって、センサA出力11−21bから出力される制御信号(制御側出力信号)の信号レベル(センサB出力の信号レベル)がローレベル「0」であるときは(図5中(20))、電源側トランジスタTr1及び接地側トランジスタTr2の双方が駆動しないため、信号線12の信号レベルがプルアップ/プルダウン回路部13−12によりミドルレベル(ここでは、1/2Vccとする)となる。
【0076】
そして、コンパレータ13−22aにおいては、信号線12の信号レベルである1/2Vccが、基準電位2/3Vccよりも小さいため、デバイス20aへ送られる制御信号(デバイス側制御信号)の信号レベルが「L」となる。
また、コンパレータ13−22bにおいては、信号線12の信号レベルである1/2Vccが、基準電位1/3Vccよりも大きいため、デバイス20bへ送られる制御信号(デバイス側制御信号)の信号レベルが「H」となる。
【0077】
続いて、センサA出力11−21aからの制御信号(制御側出力信号)がハイレベル「1」からローレベル「0」へ切り替えられると(図5中(21))、電源側トランジスタTr1が駆動して信号線12の信号レベルがハイレベル「1」となり、デバイス20aの入力信号レベルが「L」から「H」へ切り替わる。
なお、デバイス20bの入力信号レベルは「H」の状態で維持される。
【0078】
さらに、センサA出力11−21aからの制御信号(制御側出力信号)がローレベル「0」からハイレベル「1」へ切り替えられると(図5中(22))、デバイス20aの入力信号レベルが「H」から「L」へ切り替わる。
なお、この場合も、デバイス20bの入力信号レベルは「H」の状態で維持される。
【0079】
つまり、センサA出力11−21aからの制御信号を、ローレベル「0」とハイレベル「1」との間で切り替えることにより、デバイス20bの入力信号レベルを維持したまま、デバイス20aの入力信号レベルを「L」と「H」との間で切り替えることができる。
【0080】
一方、センサB出力11−21bからの制御信号がローレベル「0」からハイレベル「1」へ切り替えられると(図5中(23))、接地側トランジスタTr2が駆動して信号線12の信号レベルがローレベル「0」となり、デバイス20bの入力信号レベルが、「H」から「L」へ切り替わる。
なお、デバイス20aの入力信号レベルは「L」の状態で維持される。
【0081】
そして、センサB出力11−21bからの制御信号がローレベル「0」からハイレベル「1」へ切り替えられると(図5中(24))、デバイス20bの入力信号レベルは、「L」から「H」へ切り替わる。
なお、この場合も、デバイス20aの入力信号レベルは「L」の状態で維持される。
【0082】
つまり、二つの信号出力部11−2にそれぞれセンサ11−21を用いた回路構成においては、センサA出力11−21aの信号レベルを切り替えることにより、デバイス2a側の入力信号レベルを切り替えることができ、また、センサB出力11−21bの信号レベルを切り替えることにより、デバイス2b側の入力信号レベルを切り替えることができる。
したがって、図6に示すように、センサA出力11−21a又はセンサB出力11−21bにおける制御信号(制御側出力信号)を、「0」と「1」との間で切り替えることにより、一方のデバイス20の入力信号レベルを維持したまま、他方のデバイス20の入力信号レベルを「L」と「H」との間で切り替えることができる。
【0083】
なお、デジタル制御信号多重化回路の信号出力部11−2には、図7に示すように、センサ11−21に代えて、3−state出力11−22(3−state出力11−22a及び11−22b)を設けることができる。
この場合、3−state出力11−22aは、電源側トランジスタTr1のベースに接続され、3−state出力11−22bは、接地側トランジスタTr2のベースに接続される。
【0084】
そして、各3−state出力11−22は、ハイレベル「1」,ローレベル「0」及び「ハイ・インピーダンス」の三種類の制御信号を出力する。
ただし、電源側トランジスタTr1は、3−state出力11−22aからの制御信号がローレベル「0」のときに駆動し、ハイレベル「1」及び「ハイ・インピーダンス」のときは駆動しない。そして、この電源側トランジスタTr1の駆動により、信号線12の信号レベルがハイレベル「1」となり、各デバイス20の入力信号レベルがハイレベル「H」となる。
【0085】
また、接地側トランジスタTr2は、3−state出力11−22bからの制御信号がハイレベル「1」のときに駆動し、ローレベル「0」及び「ハイ・インピーダンス」のときは駆動しない。そして、この接地側トランジスタTr2の駆動により、信号線12の信号レベルがローレベル「0」となり、各デバイス20の入力信号レベルがローレベル「L」となる。
【0086】
さらに、3−state出力11−22aからの制御信号がハイレベル「1」又は「ハイ・インピーダンス」であって、3−state出力11−22bからの制御信号がローレベル「0」又は「ハイ・インピーダンス」のときは、電源側トランジスタTr1及び接地側トランジスタTr2の双方が駆動しない。
このため、信号線12の信号レベルがプルアップ/プルダウン回路部13−12により1/2Vccとなる。これにより、デバイス20aの入力信号レベルが「L」となり、デバイス20bの入力信号レベルが「H」となる。
【0087】
このように、信号出力部11−2として3−state出力11−22を用いた回路構成においても、3−state出力11−22a又は3−state出力11−22bからの制御信号を切り替えることにより、一方のデバイス20の入力信号レベルを保持したまま、他方のデバイス20の入力信号レベルを「L」と「H」との間で切り替えることができる。
【0088】
[デジタル制御信号多重化回路を用いた画像形成システムの第一の実施形態]
次に、本発明のデジタル制御信号多重化回路を用いた画像形成システムの第一の実施形態について、図8を参照して説明する。
同図は、本実施形態の画像形成システムの構成を示すブロック図である。
【0089】
本実施形態は、上記のデジタル制御信号多重化回路を画像形成システムに用いた場合の実施形態である。すなわち、本実施形態の画像形成システムには、上記デジタル制御信号多重化回路の第一又は第二実施形態における各構成部分が含まれている。
したがって、図8において、図1と同様の構成部分については同一の符号を付して、その詳細な説明を省略する。
なお、図8中のブロック構成は、本発明を説明する上で最小限の構成である。
【0090】
図8に示すように、画像形成システム3は、画像形成機31と、複数の給紙ユニット32a、32bとを有しており、さらに、デジタル制御信号多重化回路(3−state出力(画像形成機用中央処理手段33),信号線12,伝送信号制御部13−1,入力信号制御部13−2)が用いられている。
ここで、画像形成機31は、画像形成機用中央処理手段33と、伝送信号制御部13−1と、画像形成機内信号線12−1とを有している。
【0091】
画像形成機用中央処理手段33は、制御信号(制御側出力信号、指定コード信号)を出力して伝送信号制御部13−1へ送る。この画像形成機用中央処理手段33には、その制御信号(制御側出力信号)を出力するための3−state出力(図示せず)を設けることができる。
この画像形成機用中央処理手段33から出力される制御信号(制御側出力信号)は、ハイレベル「1」、ローレベル「0」及び「ハイ・インピーダンス(Hi−Z)」の三種類からなる。
【0092】
伝送信号制御部13−1は、画像形成機用中央処理手段33からの制御信号(制御側出力信号)の種類にもとづいて、画像形成機内信号線12−1の信号レベルを定める。
たとえば、制御信号(制御側出力信号)がハイレベル「1」のときは、画像形成機内信号線12−1の信号レベルがローレベル「0」に、制御信号(制御側出力信号)がローレベル「0」のときは、画像形成機内信号線12−1の信号レベルがハイレベル「1」に、そして、制御信号(制御側出力信号)が「ハイ・インピーダンス(Hi−Z)」のときは、画像形成機内信号線12−1の信号レベルがミドルレベル「1/2Vcc」に、それぞれ定められる。
【0093】
画像形成機内信号線12−1は、伝送信号制御部13−1で定められた信号レベルを示す制御信号(伝送制御信号)を、給紙ユニット32の入力信号制御部13−2へ送る。
なお、この画像形成機内信号線12−1は、一本で構成されている。
【0094】
給紙ユニット32は、画像形成システム3に複数設けられており、それぞれ給紙ユニット内信号線12−2(12−2a、12−2b)と、入力信号制御部13−2(13−2a、13−2b)と、デコーダ手段(デバイス)34(34a、34b)と、給紙ユニット用中央処理手段35(35a、35b)とを有している。
なお、図8においては、給紙ユニット32は、二つ(給紙ユニット32a及び32b)設けられているが、二つに限るものではなく、一つあるいは三つ以上設けることもできる。ただし、本実施形態においては、説明の便宜上、給紙ユニット32が二つ設けられているものとする。
【0095】
給紙ユニット内信号線12−2は、画像形成機31における画像形成機内信号線12−1あるいは直近上段の給紙ユニット32における給紙ユニット内信号線12−2によって送られてきた制御信号(伝送制御信号)を、給紙ユニット32の入力信号制御部13−2へ送る。
この制御信号(伝送制御信号)の送信により、給紙ユニット内信号線12−2の信号レベルは、画像形成機31における画像形成機内信号線12−1あるいは直近上段の給紙ユニット32における給紙ユニット内信号線12−2の信号レベルと同じになる。
【0096】
入力信号制御部13−2は、給紙ユニット内信号線12−2の信号レベルにもとづいて、デコーダ手段(デバイス)34へ送る制御信号(デバイス側制御信号)の信号レベルを定める。
この入力信号制御部13−2は、図1に示すようなコンパレータ13−22と、基準電位供給部13−23とを有している。
【0097】
それらのうち基準電位供給部13−23は、コンパレータ13−22の−入力側へ2/3Vccの基準電位を与える。
これにより、コンパレータ13−22は、+入力側にハイレベル「1」の制御信号(伝送制御信号)を受けたときはハイレベル「1」の制御信号(デバイス側制御信号)を出力し、また、ローレベル「0」又はミドルレベル「1/2Vcc」の制御信号(伝送制御信号)を受けたときはローレベル「0」の制御信号(デバイス側制御信号)を出力する。
【0098】
デコーダ手段(デバイス)34は、入力信号制御部13−2からの制御信号(デバイス側制御信号)の信号レベルと、予め設定された同定コード信号(被照合信号)の設定レベルとを比較する。
比較の結果、一致しているときは、給紙ユニット用中央処理手段35を活性化する。一方、一致していないときは、給紙ユニット用中央処理手段35の活性化は行わない。
【0099】
給紙ユニット用中央処理手段35は、デコーダ手段(デバイス)20により活性化されると、画像形成機用中央処理手段33へ被指定信号(応答信号)を送信する。この被指定信号を送信することで、給紙ユニット32は、画像形成機31からの制御信号(指定コード信号)に対して応答する。
なお、給紙ユニット用中央処理手段35は、活性化されないときは、被指定信号の送信は行わない。
【0100】
本実施形態の画像形成システムをこのような構成とすれば、従来の画像形成システムと比較して、信号線の本数を減少できる。
従来の画像形成システムは、図9に示すように、各給紙ユニット320が、複数本の信号線群340を有しており、画像形成機310の画像形成機用中央処理手段330が、その信号線群340を介して各デコーダ手段360へ指定コード信号を送信していた。
【0101】
このような従来の画像形成システムにおいては、積層される給紙ユニットの層数と同じ数の信号線を設ける必要があった。
これに対し、本実施形態の画像形成システムは、信号線が一本でよいことから、材料コストを削減でき、かつ、配線面積を小さくできる。
【0102】
さらに、図8に示すように、入力信号制御部13−2、デコーダ手段34及び給紙ユニット用中央処理手段35をユニット側応答部36(ユニット側応答部36a及び36b)とすると、各給紙ユニット32に設けられたユニット側応答部36は、画像形成機31の画像形成機用中央処理手段33に対して、それぞれ並列に接続されている。
このような構成においても、画像形成機31は、各給紙ユニット32へ制御信号(指定コード信号)を送信して、被指定信号を受信することにより、特定の給紙ユニットが存在するか否かを確認できる。
【0103】
次に、本実施形態のデジタル制御信号多重化回路を用いた画像形成システムの動作について、図8を参照して説明する。
なお、同定コード信号(被照合信号)の設定レベルは、デコーダ手段(デバイス)34aにおいては〔11〕に、また、デコーダ手段(デバイス)34bにおいては〔00〕にそれぞれ設定されているものとする。
【0104】
画像形成機用中央処理手段33においては、ハイレベル「1」、ローレベル「0」及び「ハイ・インピーダンス」の三種類の制御信号(制御側出力信号、指定コード信号)が出力される。
これらのうち、たとえば、ハイレベル「1」を示す制御信号(制御側出力信号)が一回目の制御側出力信号(第一出力信号)として出力されると、伝送信号制御部13−1において、その第一出力信号の信号レベルにもとづき、画像形成機内信号線12−1の信号レベルがローレベル「0」に定められる。
【0105】
この定められたローレベル「0」を示す制御信号(伝送制御信号)が、第一伝送信号として、画像形成機内信号線12−1から、最上段の給紙ユニット32aにおける給紙ユニット内信号線12−2aを介して、同給紙ユニット32aの入力信号制御部13−2aへ送られる。
入力信号制御部13−2aにおいて、給紙ユニット内信号線12−2aの信号レベル(ローレベル「0」)にもとづき、デコーダ手段(デバイス)34aへ送られる制御信号(デバイス側制御信号)の信号レベルがローレベル「0」に定められる。
【0106】
そして、この定められたローレベル「0」を示す制御信号(デバイス側入力信号)が、デコーダ手段(デバイス)34aへ送られる。
なお、この一回目に送られる制御信号(デバイス側入力信号)を第一入力信号とする。
【0107】
続いて、画像形成機内中央処理手段33において、たとえば、「ハイ・インピーダンス(Hi−Z)」を示す制御信号(制御側出力信号)が、二回目の制御側出力信号(第二出力信号)として出力されると、伝送信号制御部13−1で、画像形成機内信号線12−1の信号レベルがミドルレベル「1/2Vcc」に定められる。
この定められたミドルレベル「1/2Vcc」を示す制御信号(伝送制御信号)が、第二伝送信号として、画像形成機内信号線12−1から、給紙ユニット内信号線12−2aを介して、最上段の給紙ユニット32aの入力信号制御部13−2aへ送られる。
【0108】
入力信号制御部13−2aにおいて、給紙ユニット内信号線12−2aの信号レベル(ミドルレベル「1/2Vcc」)にもとづき、デコーダ手段(デバイス)34aへ送られる制御信号(デバイス側制御信号)の信号レベルがローレベル「0」に定められる。
そして、この定められたローレベル「0」を示す制御信号(デバイス側入力信号)が、デコーダ手段(デバイス)34aへ送られる。なお、この二回目に送られる制御信号(デバイス側入力信号)を第二入力信号とする。
【0109】
デコーダ手段(デバイス)34aにおいて、第一入力信号と第二入力信号とのそれぞれの信号レベルの組み合わせが求められる。ここでは、その組み合わせは〔00〕となる。
そして、この第一及び第二入力信号の組み合わせ〔00〕と、同定コード信号〔11〕とが比較判断される。
判断の結果、それらは一致していないことから、デコーダ手段(デバイス)34aにおいて、給紙ユニット内中央処理手段35aの活性化は行われない。
【0110】
ところで、伝送信号制御部13−1から出力された制御信号(伝送制御信号)は、最上段の給紙ユニット32aにおける入力信号制御部13−2aだけでなく、二段目の給紙ユニット32bにおける入力信号制御部13−2bへも送られる。
この場合、伝送信号制御部13−1から出力された制御信号(伝送制御信号)は、第一伝送信号そして第二伝送信号の順に、最上段の給紙ユニット32aにおける給紙ユニット内信号線12−2a、及び二段目の給紙ユニット32bにおける給紙ユニット内信号線12−2bを介して、同給紙ユニット32bにおける入力信号制御部13−2bへ送られる。
【0111】
入力信号制御部13−2bにおいて、それら第一及び第二伝送信号にもとづき、デコーダ手段(デバイス)34bへ送られる第一及び第二入力信号の信号レベルが定められる。
ここでは、第一及び第二伝送信号の各信号レベルがそれぞれ「0」及び「0」であるため、デコーダ手段(デバイス)34bへ送られる第一及び第二入力信号の信号レベルは、「0」及び「0」に定められる。そして、これら定められた「0」及び「0」を示す第一及び第二入力信号が、順次デコーダ手段(デバイス)34bへ送られる。
【0112】
デコーダ手段(デバイス)34bにおいて、第一及び第二入力信号の各信号レベルの組み合わせ〔00〕と、同定コード信号〔00〕とが比較判断される。
判断の結果、それらは一致していることから、デコーダ手段(デバイス)34bにおいて、給紙ユニット内中央処理手段35bが活性化される。そして、この活性化された給紙ユニット内中央処理手段35bにおいて、画像形成機内中央処理手段33へ被指定信号が送信される。
【0113】
このような方法によれば、画像形成機内中央処理手段33は、ハイレベル「1」の第一出力信号と「ハイ・インピーダンス(Hi−Z)」の第二出力信号とを順次出力し、この応答として二段目の給紙ユニット32bから被指定信号を受信することで、二段目の給紙ユニット32bが積層されていることを認識できる。
【0114】
ところで、以上の方法においては、第一出力信号の信号レベルをハイレベル「1」とし、第二出力信号の信号レベルを「ハイ・インピーダンス(Hi−Z)」としたが、第一及び第二出力信号の信号レベルの組み合わせは、ハイレベル「1」及び「ハイ・インピーダンス(Hi−Z)」に限るものではない。他の組み合わせの例としては、たとえば、「1」と「1」,「1」と「0」,「Hi−Z」と「1」,「Hi−Z」と「Hi−Z」,「Hi−Z」と「0」,「0」と「1」,「0」と「Hi−Z」,「0」と「0」がある。
【0115】
また、同定コード信号は、〔11〕や〔00〕に限るものではなく、たとえば、〔01〕や〔10〕であってもよい。
さらに、給紙ユニット32を認識するために画像形成機内中央処理手段33から出力される制御信号(制御側出力信号)は、二つ(第一出力信号及び第二出力信号)に限るものではなく、三つ以上であってもよい。
【0116】
ただし、制御信号(制御側出力信号)が三つ以上の場合は、同定コード信号を、その制御信号(制御側出力信号)の数と同じ桁数にする必要がある。
この場合、同定コード信号は、〔000〕,〔001〕,〔010〕,〔100〕,〔011〕,〔101〕,〔110〕,〔111〕のいずれかを用いることができる。
【0117】
さらに、各デコーダ手段(デバイス)34においては、それぞれ異なる同定コード信号を設定しているが、異なる同定コード信号を設定することに限るものではなく、同一の同定コード信号(共通同定コード信号)を設定することもできる。
ただし、この場合は、各入力信号制御部13−2における基準電位供給部13−23の各抵抗値の比率、つまり各入力信号制御部13−2におけるコンパレータ13−22の−入力側に与えられる基準電位をそれぞれ異ならせる必要がある。
【0118】
画像形成システムをこのような構成とすれば、画像形成機内中央処理手段から送信されてきた第一及び第二出力信号(指定コード信号)に応答して、それら出力信号により特定された給紙ユニットが、被指定信号を返送するため、画像形成機内中央処理手段は、その所定の給紙ユニットが積層されているか否かを判断できる。
本実施形態の画像形成システムにおける給紙ユニットの積層の判断方法は、異なるユニット(たとえば、給紙ユニット,大容量給紙ユニット,両面ユニットなど)を積層した場合に、特に有効である。
【0119】
なお、本実施形態の画像形成システムにおける画像形成機用中央処理手段33には、一つの3−state出力を設けることを可能としているが、一つの3−state出力に限るものではなく、たとえば、二つのセンサ出力や二つの3−state出力などを設けることもできる。
これらのうち、二つのセンサ出力を画像形成機用中央処理手段33に設けた場合、制御信号(制御側出力信号)は、各センサ出力からの信号レベルの組み合わせとして〔00〕,〔10〕,〔11〕となる。
【0120】
そうすると、各給紙ユニット32aにおける制御信号(デバイス側入力信号)の信号レベルは、制御信号(制御側出力信号)〔00〕に対しては〔11〕となり、〔10〕に対しては〔01〕となり、さらに、〔11〕に対しては〔00〕となる(各入力信号制御部13−2における各コンパレータ13−22の基準電位が同一の場合)。
【0121】
そして、各デコーダ手段(デバイス)34において、第一及び第二入力信号の信号レベルの組み合わせとそれぞれ設定された同定コード信号とが比較判断され、この判断の結果にもとづいて給紙ユニット用中央処理手段35が活性化されて、画像形成機用中央処理手段33へ被指定信号が送信される。
したがって、画像形成機用中央処理手段33に二つのセンサ出力を設けた場合においても、画像形成機内中央処理手段は、特定のユニットがセットされていることを確認できる。
【0122】
[デジタル制御信号多重化回路を用いた画像形成システムの第二の実施形態]
次に、本発明のデジタル制御信号多重化回路を用いた画像形成システムの第二の実施形態について、図10を参照して説明する。
同図は、本実施形態の画像形成システムの構成を示すブロック図である。
【0123】
本実施形態は、デジタル制御信号多重化回路を用いた画像形成システムの第一実施形態と比較して、入力信号制御部及びデコーダ手段の接続構成が相違する。すなわち、デジタル制御信号多重化回路を用いた画像形成システムの第一実施形態では、各入力信号制御部及びデコーダ手段がそれぞれ並列に接続されていたのに対し、本実施形態では、各入力信号制御部及びデコーダ手段がそれぞれ直列に接続されている。他の構成要素は第一実施形態と同様である。
したがって、図10において、図8と同様の構成部分については同一の符号を付して、その詳細な説明を省略する。
なお、図10中のブロック構成は、本発明を説明する上で最小限の構成である。
【0124】
図10に示すように、画像形成システム3は、画像形成機31と、複数の給紙ユニット32a、32bとを有しており、さらに、デジタル制御信号多重化回路(3−state出力(画像形成機用中央処理手段33),信号線12,伝送信号制御部13−1,入力信号制御部13−2)が用いられている。
ここで、画像形成機31は、画像形成機用中央処理手段33と、伝送信号制御部13−1と、画像形成機内信号線12−1とを有している。
【0125】
画像形成機用中央処理手段33は、制御信号(制御側出力信号、指定コード信号)を出力して伝送信号制御部13−1へ送る手段であって、3−state出力(図示せず)を設けることができる。
この画像形成機用中央処理手段33から出力される制御信号(制御側出力信号)は、ハイレベル「1」、ローレベル「0」及び「ハイ・インピーダンス(Hi−Z)」の三種類からなる。
【0126】
伝送信号制御部13−1は、画像形成機用中央処理手段33からの制御信号(制御側出力信号)の種類にもとづいて、画像形成機内信号線12−1の信号レベルを定める。
たとえば、制御信号(制御側出力信号)がハイレベル「1」のときは、画像形成機内信号線12−1の信号レベルは、ローレベル「0」に定められる。また、制御信号(制御側出力信号)がローレベル「0」のときは、画像形成機内信号線12−1の信号レベルはハイレベル「1」に、そして、制御信号(制御側出力信号)が「ハイ・インピーダンス(Hi−Z)」のときは、画像形成機内信号線12−1の信号レベルはミドルレベル「1/2Vcc」に、それぞれ定められる。
【0127】
画像形成機内信号線12−1は、伝送信号制御部13−1で定められた信号レベルを示す制御信号(伝送制御信号)を、給紙ユニット32の入力信号制御部13−2へ送る。
なお、この画像形成機内信号線12−1は、一本で構成されている。
【0128】
給紙ユニット32は、画像形成システム3に複数設けられており、それぞれ給紙ユニット内第一信号線12−21(12−21a、12−21b)と、入力信号制御部13−2と、デコーダ手段(デバイス)34(34a、34b)と、給紙ユニット用中央処理手段35(35a、35b)と、給紙ユニット内第二信号線12−22(12−22a、12−22b)とを有している。
なお、図10においては、給紙ユニット32は、二つ(給紙ユニット32a及び32b)設けられているが、二つに限るものではなく、一つあるいは三つ以上設けることもできる。ただし、本実施形態においては、説明の便宜上、給紙ユニット32が二つ設けられているものとする。
【0129】
給紙ユニット内第一信号線12−21は、画像形成機31における画像形成機内信号線12−1あるいは直近上段の給紙ユニット32における給紙ユニット内第二信号線12−22によって送られてきた制御信号(伝送制御信号)を、給紙ユニット32の入力信号制御部13−2へ送る。
この制御信号(伝送制御信号)の送信により、給紙ユニット内第一信号線12−21の信号レベルは、画像形成機31における画像形成機内信号線12−1あるいは直近上段の給紙ユニット32における給紙ユニット内第二信号線12−22の信号レベルと同じになる。
【0130】
入力信号制御部13−2は、給紙ユニット内第一信号線12−21の信号レベルにもとづいて、デコーダ手段(デバイス)34へ送る入力信号(デバイス側制御信号)の信号レベルを定める。
この入力信号制御部13−2は、図1に示すようなコンパレータ13−22と、基準電位供給部13−23とを有している。
【0131】
それらのうち基準電位供給部13−23は、コンパレータ13−22の−入力側へ2/3Vccの基準電位を与える。
これにより、コンパレータ13−22は、+入力側でハイレベル「1」の制御信号(伝送制御信号)を受けたときはハイレベル「1」の信号(デバイス側制御信号)を出力し、また、ローレベル「0」又はミドルレベル「1/2Vcc」の制御信号(伝送制御信号)を受けたときはローレベル「0」の信号(デバイス側制御信号)を出力する。
【0132】
デコーダ手段(デバイス)34は、入力信号制御部13−2からの入力信号(デバイス側制御信号)の信号レベルと、予め設定された共通同定コード信号(被照合信号)の設定レベルとを比較する。比較の結果、一致しているときは、給紙ユニット用中央処理手段35を活性化する。一方、一致していないときは、給紙ユニット用中央処理手段35の活性化は行わない。
さらに、デコーダ手段(デバイス)34は、その入力信号(デバイス側制御信号)を、直近下段の給紙ユニット32における入力信号制御部13−2へ、給紙ユニット内第二信号線12−22を介して送る。
【0133】
給紙ユニット用中央処理手段35は、デコーダ手段(デバイス)20により活性化されると、画像形成機用中央処理手段33に被指定信号(応答信号)を送信する。この被指定信号を送信することで、給紙ユニット32は、画像形成機31からの制御信号に対して応答する。
そして、給紙ユニット用中央処理手段35は、活性化されないときは、被指定信号の送信は行わない。
【0134】
本実施形態の画像形成システムをこのような構成とすれば、従来の画像形成システムと比較して、信号線の本数を減少できる。
従来の画像形成システムは、図9に示すように、各給紙ユニット320が、複数本の信号線群340を有しており、画像形成機310の画像形成機用中央処理手段330が、その信号線群340を介して各デコーダ手段360へ指定コード信号を送信していた。
【0135】
このような従来の画像形成システムにおいては、積層される給紙ユニットの層数と同じ数の信号線を設ける必要があった。
これに対し、本実施形態の画像形成システムは、信号線が一本でよいことから、材料コストを削減でき、かつ、配線面積を小さくできる。
【0136】
さらに、図10に示すように、各給紙ユニット32の入力信号制御部13−2及びデコーダ手段(デバイス)34は、画像形成機31の画像形成機用中央処理手段33に対して、すべて直列に接続されている。
このような構成においても、画像形成機31は、給紙ユニット32へ制御信号(指定コード信号)を送信して、被指定信号を受信することにより、特定の給紙ユニットが存在するか否かを確認できる。
【0137】
なお、同図においては、入力信号制御部13−2とデコーダ手段(デバイス)34との双方が画像形成機用中央処理手段33に対して直列に接続されているが、たとえば、入力信号制御部13−2のみ直列に接続し、デコーダ手段(デバイス)34は、給紙ユニット用中央処理手段35とともに画像形成機用中央処理手段33に対して並列に接続することもできる。
【0138】
次に、本実施形態のデジタル制御信号多重化回路を用いた画像形成システムの動作について、図10を参照して説明する。
なお、デコーダ手段(デバイス)34で設定されている共通同定コード信号は、〔11〕とする。
【0139】
画像形成機用中央処理手段33においては、ハイレベル「1」、ローレベル「0」及び「ハイ・インピーダンス」の三種類の制御信号(制御側出力信号、指定コード信号)が出力される。
これらのうち、たとえば、ハイレベル「1」を示す制御信号(制御側出力信号)が一回目の制御側出力信号(第一出力信号)として出力されると、伝送信号制御部13−1において、その第一出力信号の信号レベルにもとづき、画像形成機内信号線12−1の信号レベルがローレベル「0」に定められる。
【0140】
この定められたローレベル「0」を示す制御信号(伝送制御信号)が、画像形成機内信号線12−1から、最上段の給紙ユニット32aにおける給紙ユニット内第一信号線12−21aを介して、同給紙ユニット32aの入力信号制御部13−2aへ送られる。
入力信号制御部13−2aにおいて、給紙ユニット内第一信号線12−21aの信号レベル(ローレベル「0」)にもとづき、デコーダ手段(デバイス)34aの入力信号の信号レベルがローレベル「0」に定められる。
【0141】
そして、この定められたローレベル「0」を示す制御信号(デバイス側入力信号)が、デコーダ手段(デバイス)34aへ送られる。
なお、この一回目に送られる制御信号(デバイス側入力信号)を第一入力信号とする。
【0142】
続いて、画像形成機内中央処理手段33において、たとえば、「ハイ・インピーダンス(Hi−Z)」を示す制御信号(制御側出力信号)が二回目の制御側出力信号(第二出力信号)として出力されると、伝送信号制御部13−1で、画像形成機内信号線12−1の信号レベルがミドルレベル「1/2Vcc」に定められる。
この定められたミドルレベル「1/2Vcc」を示す制御信号(伝送制御信号)が、画像形成機内信号線12−1から、給紙ユニット内第一信号線12−21aを介して、最上段の給紙ユニット32aの入力信号制御部13−2aへ送られる。
【0143】
入力信号制御部13−2aにおいて、給紙ユニット内第一信号線12−21aの信号レベル(ミドルレベル「1/2Vcc」)にもとづいて、デコーダ手段(デバイス)34aの入力信号の信号レベルがローレベル「0」に定められる。
そして、この定められたローレベル「0」を示す制御信号(デバイス側入力信号)が、デコーダ手段(デバイス)34aへ送られる。なお、この二回目に送られた制御信号(デバイス側入力信号)を第二入力信号とする。
【0144】
デコーダ手段(デバイス)34aにおいて、第一入力信号と第二入力信号とのそれぞれの信号レベルの組み合わせが求められる。ここでは、その組み合わせは〔00〕となる。
そして、この第一及び第二入力信号の組み合わせ〔00〕と、共通同定コード信号〔11〕とが比較判断される。
判断の結果、それらは一致していないことから、デコーダ手段(デバイス)34aにおいて、給紙ユニット内中央処理手段35aの活性化は行われない。
【0145】
さらに、最上段の給紙ユニット32aにおけるデコーダ手段(デバイス)34aから、二段目の給紙ユニット32bにおける給紙ユニット内第一信号線12−21bを介して、同給紙ユニット32bにおける入力信号制御部13−2bへ、第一入力信号及び第二入力信号が順次送られる。
【0146】
入力信号制御部13−2bにおいて、デコーダ手段(デバイス)34aからの第一及び第二入力信号にもとづき、デコーダ手段(デバイス)34bへ送られる第一及び第二入力信号の信号レベルが定められる。
ここでは、デコーダ手段(デバイス)34aからの第一及び第二入力信号の各信号レベルがそれぞれ「0」及び「0」であるため、デコーダ手段(デバイス)34bへ送られる第一及び第二入力信号の信号レベルは、「1」及び「1」に定められる。
【0147】
デコーダ手段(デバイス)34bにおいて、第一と第二入力信号とのそれぞれの信号レベルの組み合わせ〔11〕と、共通同定コード信号〔11〕とが比較判断される。
判断の結果、それらは一致していることから、デコーダ手段(デバイス)34bにおいて、給紙ユニット内中央処理手段35bが活性化される。そして、この活性化された給紙ユニット内中央処理手段35bにおいて、画像形成機内中央処理手段33へ被指定信号が送信される。
【0148】
このような方法によれば、画像形成機内中央処理手段33は、ハイレベル「1」の第一出力信号と「ハイ・インピーダンス(Hi−Z)」の第二出力信号とを順次出力し、この応答として二段目の給紙ユニット32bから被指定信号を受信することで、二段目の給紙ユニット32bが積層されていることを認識できる。
【0149】
ところで、上記の方法においては、第一出力信号の信号レベルをハイレベル「1」とし、第二出力信号の信号レベルを「ハイ・インピーダンス(Hi−Z)」としたが、第一及び第二出力信号の信号レベルの組み合わせは、ハイレベル「1」及び「ハイ・インピーダンス(Hi−Z)」に限るものではない。他の組み合わせの例としては、図11に示すように、「1」と「1」,「1」と「0」,「Hi−Z」と「1」,「Hi−Z」と「Hi−Z」,「Hi−Z」と「0」,「0」と「1」,「0」と「Hi−Z」,「0」と「0」がある。
【0150】
そして、これら第一及び第二出力信号の信号レベルに対応した、各給紙ユニットにおける第一及び第二入力信号の信号レベルは、同図に示すようになる。
たとえば、第一及び第二出力信号の信号レベルの組み合わせが「1」と「1」の場合は、最上段の給紙ユニット32aの第一及び第二入力信号の信号レベルが、それぞれ「0」及び「0」となり、さらに、二段目の給紙ユニット32bの第一及び第二入力信号の信号レベルが、それぞれ「1」及び「1」となる。
また、第一及び第二出力信号の信号レベルの組み合わせが「Hi−Z」と「0」の場合は、最上段の給紙ユニット32aの第一及び第二入力信号の信号レベルが、それぞれ「0」及び「1」となり、さらに、二段目の給紙ユニット32bの第一及び第二入力信号の信号レベルが、それぞれ「1」及び「0」となる。
【0151】
このように、各給紙ユニットにおける各入力信号(デバイス側入力信号)の信号レベルは、同一の出力信号(制御側出力信号)の信号レベルに対してそれぞれ異なる。
このため、各給紙ユニットに同一の共通同定コード信号が設定されることで、画像形成機内中央処理手段は、第一及び第二入力信号の信号レベルの組み合わせの中から一つを選んで出力することにより、特定の給紙ユニットから被指定信号を受信することができる。
【0152】
なお、共通同定コード信号は、〔11〕に限るものではなく、たとえば、〔00〕,〔01〕,〔10〕であってもよい。
さらに、給紙ユニット32を認識するために画像形成機内中央処理手段33から出力される制御信号(制御側出力信号)は、二つ(第一出力信号及び第二出力信号)に限るものではなく、三つ以上であってもよい。
【0153】
ただし、制御信号(制御側出力信号)が三つ以上の場合は、共通同定コード信号を、その制御信号(制御側出力信号)の数と同じ桁数にする必要がある。
そして、たとえば、制御信号(制御側出力信号)が三つの場合の共通同定コード信号は、〔000〕,〔001〕,〔010〕,〔100〕,〔011〕,〔101〕,〔110〕,〔111〕のいずれかを用いることができる。
【0154】
また、本実施形態の画像形成システムにおける画像形成機用中央処理手段33には、一つの3−state出力を設けることを可能としているが、一つの3−state出力に限るものではなく、たとえば、二つのセンサ出力や二つの3−state出力などを設けることもできる。
たとえば、二つのセンサ出力を画像形成機用中央処理手段33に設けた場合、各センサ出力からの制御信号(制御側出力信号)の信号レベルの組み合わせは、図12に示すように、〔00〕,〔10〕,〔11〕となる。
【0155】
そうすると、最上段の給紙ユニット32aにおける制御信号(デバイス側入力信号)の信号レベルは、同図に示すように、制御信号(制御側出力信号)〔00〕に対しては〔11〕、〔10〕に対しては〔01〕、そして、〔11〕に対しては〔00〕となる。
さらに、二段目の給紙ユニット32bにおける制御信号(デバイス側入力信号)の信号レベルは、同図に示すように、制御信号(制御側出力信号)〔00〕に対しては〔00〕となり、〔11〕に対しては〔11〕となる。
【0156】
このように、各給紙ユニットにおける各入力信号(デバイス側入力信号)の組み合わせは、同一の出力信号(制御側出力信号)の信号レベルに対してそれぞれ異なる。
したがって、画像形成機用中央処理手段33に二つのセンサ出力を設けた場合においても、各給紙ユニットに同一の共通同定コード信号を設定しておくことで、画像形成機内中央処理手段が、第一及び第二入力信号の信号レベルの組み合わせの中から一つを選んで出力することにより、特定の給紙ユニットから被指定信号を受信して、給紙ユニットが何層積層されているかを確認できる。
【0157】
【発明の効果】
以上のように、本発明によれば、三種類の信号レベルの中から一つの信号レベルを選択して信号線の信号レベルと定める信号制御手段が設けられるため、簡単な回路構成で、かつ一つの信号線を用いて、複数のデバイスを個別に制御することができる。
さらに、信号線一本で複数のデバイスを制御できるため、このデバイスと接続するためのパターンや接続ケーブルの本数等を少なくできる。このため、基板のパターン設計が容易になり、小型化やコストダウンが可能となる。
【0158】
また、デジタル制御信号多重化回路を画像形成システムに用いることにより、画像形成機は、特定のユニットがセットされているか、あるいは給紙ユニットが何層積層されているかを確認できる。
さらに、制御信号(指定コード信号)を各給紙ユニットへ送信する信号線を一本にできるため、信号線を複数設けた場合と比較して、材料コストを削減でき、かつ配線スペースを小さくできる。
【図面の簡単な説明】
【図1】本発明のデジタル制御信号多重化回路の第一実施形態におけるデジタル制御信号多重化回路の構成を示す電気回路図である。
【図2】図1のデジタル制御信号多重化回路における各信号のレベルを示す対応表である。
【図3】図1のデジタル制御信号多重化回路における各信号の発生タイミングを示すタイミングチャートである。
【図4】本発明のデジタル制御信号多重化回路の第二実施形態におけるデジタル制御信号多重化回路の構成を示す電気回路図である。
【図5】図4のデジタル制御信号多重化回路における各信号の発生タイミングを示すタイミングチャートである。
【図6】図4のデジタル制御信号多重化回路における各信号のレベルを示す対応表である。
【図7】本発明のデジタル制御信号多重化回路の第二実施形態におけるデジタル制御信号多重化回路の他の構成を示す電気回路図である。
【図8】本発明のデジタル制御信号多重化回路を用いた画像形成システムの第一実施形態における画像形成システムの構成を示すブロック図である。
【図9】従来の画像形成システムの構成を示すブロック図である。
【図10】本発明のデジタル制御信号多重化回路を用いた画像形成システムの第二実施形態における画像形成システムの構成を示すブロック図である。
【図11】図10の画像形成システムの画像形成機用中央処理手段に一つの3−state出力を設けた場合における出力信号及び入力信号の各信号レベルの対応を示す対応表である。
【図12】図10の画像形成システムの画像形成機用中央処理手段に二つのセンサ出力を設けた場合における出力信号及び入力信号の各信号レベルの対応を示す対応表である。
【図13】従来のデジタル信号による制御回路の構成を示す電気回路図である。
【図14】従来のデジタル信号による制御回路における各信号のレベルを示す対応表である。
【符号の説明】
1 デジタル制御信号多重化回路
11 制御信号出力手段
11−1 3−state出力
11−2(11−2a、11−2b) 信号出力部
11−21(11−21a、11−21b) センサ出力(センサA出力、センサB出力)
11−22(11−22a、11−22b) 3−state出力
12 信号線
13 信号制御手段
13−1 伝送信号制御部
13−11 ドライバ回路部
13−12 プルアップ/プルダウン回路部
13−2 入力信号制御部
13−21 コンパレータ回路部
13−22(13−22a、13−22b) コンパレータ
13−23(13−23a、13−23b) 基準電位供給部
20(20a、20b) デバイス
3 画像形成システム
31 画像形成機
32(32a、32b) 給紙ユニット
33 画像形成機用中央処理手段
34(34a、34b) デコーダ手段(デバイス)
35(35a、35b) 給紙ユニット用中央処理手段
36(36a、36b) ユニット側応答部
12−1 画像形成機内信号線
12−2(12−2a、12−2b) 給紙ユニット内信号線
12−21(12−21a、12−21b) 給紙ユニット内第一信号線
12−22(12−22a、12−22b) 給紙ユニット内第二信号線
13−1 伝送信号制御部
13−2(13−2a、13−2b) 入力信号制御部
100 デジタル制御回路
110 3−state出力
120 デバイス
130 信号線
300 画像形成システム
310 画像形成機
320(320a、320b、320c) 給紙ユニット
330 画像形成機用中央処理手段
340(340−1、340−2、340−3) 画像形成機内信号線群
350(350a、350b、350c) 給紙ユニット内信号線群
351(351a−1〜351a−3、351b−1〜351b−3、351c−1〜351c−3) 並行信号線
352(352a−1〜352a−3、352b−1〜352b−3、352c−1〜352c−3) 交差信号線
360(360a、360b、360c) デコーダ手段
370(370a、370b、370c) 給紙ユニット用中央処理手段
Claims (16)
- 複数種類の制御信号を出力する制御信号出力手段と、
前記制御信号をデバイスへ送る一つの信号線と、
前記制御信号出力手段からの前記制御信号の種類にもとづいて、三種類の信号レベルの中から一つの信号レベルを前記信号線の信号レベルとして定める信号制御手段とを有した
ことを特徴とするデジタル制御信号多重化回路。 - 前記制御信号出力手段が、一つの3ステートバッファ回路からなり、この3ステートバッファ回路が、「1」,「0」及び「ハイ・インピーダンス」の三種類の前記制御信号を出力する
ことを特徴とする請求項1記載のデジタル制御信号多重化回路。 - 前記制御信号出力手段が、複数種類の前記制御信号を出力する二つの信号出力部を有し、
前記信号制御手段が、前記二つの信号出力部から出力される各前記制御信号の組み合わせにもとづいて、前記信号線の前記信号レベルを定める
ことを特徴とする請求項1記載のデジタル制御信号多重化回路。 - 前記二つの信号出力部のうち少なくとも一つが、二種類の前記制御信号を出力するセンサを有した
ことを特徴とする請求項3記載のデジタル制御信号多重化回路。 - 前記二つの信号出力部のうち少なくとも一つが、「1」,「0」及び「ハイ・インピーダンス」の三種類の前記制御信号を出力する前記3ステートバッファ回路を有した
ことを特徴とする請求項3又は4記載のデジタル制御信号多重化回路。 - 前記信号制御手段が、
前記制御信号出力手段からの前記制御信号の種類にもとづいて、前記三種類の信号レベルの中から一つの信号レベルを前記信号線の信号レベルとして定める伝送信号制御部と、
前記信号線の前記信号レベルにもとづいて、各前記デバイスの入力信号の種類を定める入力信号制御部とを有した
ことを特徴とする請求項1〜5のいずれかに記載のデジタル制御信号多重化回路。 - 前記伝送信号制御部が、
前記制御信号出力手段からの前記制御信号の種類にもとづいて、前記三種類の信号レベルの中から一つの信号レベルを前記信号線の信号レベルとして定めるドライバ回路部と、
このドライバ回路部で前記信号線の信号レベルが定められなかったときに、前記三種類の信号レベルの中から他の一つの信号レベルを前記信号線の前記信号レベルとして定めるプルアップ/プルダウン回路部とを有した
ことを特徴とする請求項6記載のデジタル制御信号多重化回路。 - 前記ドライバ回路部が、電源側トランジスタと、接地側トランジスタとを有し、
前記電源側トランジスタのベースが前記制御信号出力手段と、エミッタが前記信号線と、コレクタが電源端子とそれぞれ接続され、
前記接地側トランジスタのベースが前記制御信号出力手段と、エミッタが前記信号線と、コレクタが接地端子とそれぞれ接続された
ことを特徴とする請求項7記載のデジタル制御信号多重化回路。 - 前記電源側トランジスタが、PNP型トランジスタからなり、前記接地側トランジスタが、NPN型トランジスタからなる
ことを特徴とする請求項8記載のデジタル制御信号多重化回路。 - 前記プルアップ/プルダウン回路部が、
前記信号線と前記電源端子とを接続する第一の抵抗と、
前記信号線と前記接地端子とを接続する第二の抵抗とを有した
ことを特徴とする請求項7,8又は9記載のデジタル制御信号多重化回路。 - 前記入力信号制御部が、
前記信号線の前記信号レベルにもとづいて、各前記デバイスの入力信号の種類を定めるコンパレータ回路部を有した
ことを特徴とする請求項6〜10のいずれかに記載のデジタル制御信号多重化回路。 - 前記コンパレータ回路部が、
前記デバイスへ前記入力信号を送るコンパレータと、
このコンパレータのマイナス入力側へ基準電位を与える基準電位供給部とを有し、
前記コンパレータのプラス入力側が、前記信号線と接続された
ことを特徴とする請求項11記載のデジタル制御信号多重化回路。 - 前記三種類の信号レベルが、ハイレベル,ローレベル及びミドルレベルからなり、
一の前記コンパレータに接続された前記基準電位供給部が、前記ミドルレベルよりも大きい基準電位を前記マイナス入力側へ与え、
他の前記コンパレータに接続された前記基準電位供給部が、前記ミドルレベルよりも小さい基準電位を前記マイナス入力側へ与える
ことを特徴とする請求項12記載のデジタル制御信号多重化回路。 - 画像形成機とユニットとを備えるとともに、
前記画像形成機が、
制御信号を出力する画像形成機用中央処理手段と、
この画像形成機用中央処理手段からの前記制御信号を前記ユニットへ送る画像形成機内信号線とを有し、
前記ユニットが、
前記制御信号の信号レベルと被照合信号の設定レベルとを比較判断するデコーダ手段と、
前記画像形成機からの前記制御信号を前記デコーダ手段へ送るユニット内信号線と、
前記デコーダ手段により活性化されると、応答信号を前記画像形成機用中央処理手段へ送るユニット用中央処理手段とを有した画像形成システムであって、
前記画像形成機は、前記画像形成機用中央処理手段からの前記制御信号の信号レベルにもとづいて、三種類の信号レベルの中から一つの信号レベルを前記信号線の信号レベルとして定める伝送信号制御部を有し、
前記中央処理機内信号線及び前記ユニット内信号線は、それぞれ一つずつ設けられ、
前記ユニットは、前記信号線の前記信号レベルにもとづいて、前記デコーダ手段へ送る前記制御信号の信号レベルを定める入力信号制御部を有し、
前記ユニットの前記デコーダ手段は、前記入力信号制御部からの前記制御信号の信号レベルと前記被照合信号の設定レベルとを比較判断する
ことを特徴とするデジタル制御信号多重化回路を用いた画像形成システム。 - 複数の前記ユニットを備えるとともに、
各前記ユニットの前記入力信号制御部及び/又は前記デコーダ手段が、前記画像形成機の前記画像形成機用中央処理手段に対して、すべて直列に接続された
ことを特徴とする請求項14記載のデジタル制御信号多重化回路を用いた画像形成システム。 - 複数の前記ユニットを備えるとともに、
各前記ユニットが、前記入力信号制御部、前記デコーダ手段及び前記ユニット用中央処理手段を含むユニット側応答部をそれぞれ有し、
各前記ユニット側応答部が、前記画像形成機の前記画像形成機用中央処理手段に対して、それぞれ並列に接続された
ことを特徴とする請求項14記載のデジタル制御信号多重化回路を用いた画像形成システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002224239A JP2004064712A (ja) | 2002-07-31 | 2002-07-31 | デジタル制御信号多重化回路及びこのデジタル制御信号多重化回路を用いた画像形成システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002224239A JP2004064712A (ja) | 2002-07-31 | 2002-07-31 | デジタル制御信号多重化回路及びこのデジタル制御信号多重化回路を用いた画像形成システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004064712A true JP2004064712A (ja) | 2004-02-26 |
Family
ID=31943769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002224239A Pending JP2004064712A (ja) | 2002-07-31 | 2002-07-31 | デジタル制御信号多重化回路及びこのデジタル制御信号多重化回路を用いた画像形成システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004064712A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008141323A (ja) * | 2006-11-30 | 2008-06-19 | Nikon Corp | 画像の色を補正する画像処理装置、および画像処理プログラム |
CN110870205A (zh) * | 2017-07-11 | 2020-03-06 | 克诺尔商用车制动系统有限公司 | 电平转换器以及用于在车辆控制设备中转换电平值的方法 |
-
2002
- 2002-07-31 JP JP2002224239A patent/JP2004064712A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008141323A (ja) * | 2006-11-30 | 2008-06-19 | Nikon Corp | 画像の色を補正する画像処理装置、および画像処理プログラム |
US8155439B2 (en) | 2006-11-30 | 2012-04-10 | Nikon Corporation | Image processing apparatus for correcting image color and image processing program |
CN110870205A (zh) * | 2017-07-11 | 2020-03-06 | 克诺尔商用车制动系统有限公司 | 电平转换器以及用于在车辆控制设备中转换电平值的方法 |
CN110870205B (zh) * | 2017-07-11 | 2023-08-29 | 克诺尔商用车制动系统有限公司 | 电平转换器以及用于在车辆控制设备中转换电平值的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8879101B2 (en) | Image forming apparatus and a communication method with trays thereof | |
JP2009518728A5 (ja) | ||
JP2001236103A (ja) | 制御システム | |
KR20030001247A (ko) | A/d 변환기가 부착된 원칩 마이크로컴퓨터 | |
US20090128080A1 (en) | System and method for controlling multiple servo motors | |
US6477605B1 (en) | Apparatus and method for controlling device connection | |
JP2002510937A (ja) | バスマスター切換ユニット | |
JP2004064712A (ja) | デジタル制御信号多重化回路及びこのデジタル制御信号多重化回路を用いた画像形成システム | |
JP6391373B2 (ja) | マスター・スレーブネットワーク装置 | |
KR20090112874A (ko) | 초음파 센서 모듈을 이용한 엘아이엔 통신 장치 | |
US7103289B2 (en) | Printing paper loading device, printer having the same and method of setting IDs of plural paper loading devices | |
KR100710838B1 (ko) | 시분할 펄스를 이용한 복수 서보모터의 제어장치 및 그방법 | |
CN111858410A (zh) | 存储器模块及具有存储器模块的存储系统 | |
CN101333733A (zh) | 具有通配连接附加功能单元的装置的缝纫机及其操作方法 | |
JPS583343A (ja) | 複数端末制御方式 | |
JP6490193B2 (ja) | スイッチユニット、イーサネットネットワーク及びイーサネットネットワークにおけるコンポーネントを活動化させるための方法 | |
JP2006031250A (ja) | 通信装置およびその制御方法 | |
JP2000324896A (ja) | データ伝送システムおよび画像形成装置 | |
JP2002163713A (ja) | 自動販売機制御装置 | |
JP4849014B2 (ja) | 中継ハブ及び情報通信システム | |
JP7348232B2 (ja) | 入出力インタフェースユニット | |
TW200841188A (en) | Cascade control system | |
US7710951B2 (en) | Signaling method and signaling arrangement | |
JP2009298578A (ja) | エレベータの呼び登録装置及びエレベータ装置 | |
CN105223792B (zh) | 纸盒、图像形成装置以及为纸盒设置设备地址的方法 |