KR20030001247A

KR20030001247A - Ａ/ｄ 변환기가 부착된 원칩 마이크로컴퓨터

Info

Publication number: KR20030001247A
Application number: KR1020020029072A
Authority: KR
Inventors: 우다노부야
Original assignee: 미쓰비시덴키 가부시키가이샤; 미쓰비시 덴키 시스템 엘에스아이 디자인 가부시키가이샤
Priority date: 2001-06-27
Filing date: 2002-05-25
Publication date: 2003-01-06
Also published as: CN1249603C; US20030001763A1; KR100445493B1; JP4726337B2; US6839014B2; CN1393796A; JP2003008438A; TW591508B; DE10223527A1

Abstract

본 발명은 중앙 연산 처리 장치에 의한 제어를 거치지 않고 A/D 변환기(8)를 동작시켜, 저소비 전류화하는 원칩 마이크로컴퓨터를 얻기 위한 것으로, 아날로그 입력 신호를 수신하는 아날로그 입력 단자(7)와, 아날로그 입력 단자(7)에서 수신한 아날로그 입력 신호에 따라 A/D 변환 개시 요구 신호를 발생시키는 A/D 변환 개시 요구 발생 회로(21)와, A/D 변환 개시 요구 발생 회로(21)에서 발생한 상기 A/D 변환 개시 요구 신호에 따라 A/D 변환을 개시하고, A/D 변환으로 아날로그 입력 단자(7)에 의해 수신한 상기 아날로그 입력 신호로부터 디지털 데이터를 생성하는 A/D 변환기(8)를 구비했다.

Description

Ａ/Ｄ 변환기가 부착된 원칩 마이크로컴퓨터{ONE-CHIP MICROCOMPUTER WITH ANALOG-TO-DIGITAL CONVERTER}

본 발명은 외부 스위칭 회로에서 순차적으로 발생하는 다수의 아날로그 입력 신호를 소수의 아날로그 입력 단자에서 수신하여 인식하는 A/D 변환기가 부착된 원칩 마이크로컴퓨터에 관한 것이다.

종래, 원칩 마이크로컴퓨터에 의해 다수의 입력을 실현하는 경우에, 키 매트릭스나 A/D 변환기에 의한 입력 회로를 구성하고 있었다. 키 매트릭스에 의한 입력 회로에서는, 입력 단자수와 출력 단자수가 동수로 구성되는 경우에 가장 효율이 좋은 키 매트릭스를 실현할 수 있다.

도 9는 키 매트릭스에 의한 입력 회로를 구비하는 종래의 원칩 마이크로컴퓨터를 나타내는 회로도로서, 도면에서, 참조 부호 1은 원칩 마이크로컴퓨터, 참조부호 P00∼P03은 입력 단자, 참조 부호 P20∼P23은 출력 단자이다. 참조 부호 2a∼2d는 입력 신호선, 참조 부호 3a∼3d는 출력 신호선, 참조 부호 4a∼4p는 입력 신호선(2a∼2d) 및 출력 신호선(3a∼3d) 사이에 접속된 스위치이다.

도 10은 키 매트릭스에 의한 입력 회로를 구비하는 종래의 원칩 마이크로컴퓨터의 동작을 나타내는 타이밍도이다.

다음에 동작에 대하여 설명한다.

도 9에서, 입력 단자 P00∼P03은 원칩 마이크로컴퓨터(1)의 내부에서 "H" 레벨로 풀업되어 있고, 원칩 마이크로컴퓨터(1)의 출력 단자 P20∼P23이 1단자씩 시분할로 출력 신호선(3a∼3d)으로 "L" 레벨 신호를 출력한다. 원칩 마이크로컴퓨터(1)는, 출력된 "L" 레벨 신호와 동기하여 어느 하나의 입력 단자 P00∼P03에 "L" 레벨 신호의 입력이 있으면, "L" 레벨 신호를 출력하고 있는 출력 단자와 "L" 레벨 신호가 입력된 입력 단자의 교점을 차단함으로써, 어느 스위치가 온 상태로 되었는지를 판별한다.

도 10의 조건에 따르면, 스위치(4b)가 온 상태로 된 경우, 출력 단자 P21의 "L" 레벨 신호의 출력 타이밍에만 입력 단자 P00으로의 "L" 레벨 신호의 입력이 성립된다. 그래서, 원칩 마이크로컴퓨터(1)는 스위치(4b)의 온을 판단한다.

따라서, 원칩 마이크로컴퓨터(1)는 스스로 출력 단자 P20∼P23의 "L" 레벨 신호의 출력을 제어하고 있기 때문에, 어느 교점이 스위치에 의해 단락되었는지를, "L" 레벨 신호를 출력한 출력 단자 P20∼P23과 "L" 레벨 신호를 입력한 입력 단자 P00∼P03의 조합으로부터 판별할 수 있다. 이상과 같이, 입출력 단자의 매트릭스상에 스위치를 배치함으로써, 다수의 스위치 입력을 비교적 적은 입출력 단자수로 판별할 수 있다.

도 9의 종래의 키 매트릭스에 의한 입력 회로를 구비하는 원칩 마이크로컴퓨터(1)에서는 최대 16개의 스위치 입력을 8단자에서 판별할 수 있다.

그러나, 가장 효율이 좋은 키 매트릭스는 입력 단자수와 출력 단자수가 모두 2단자 이상에서 동수인 경우이지만, 예컨대, 16키를 실현하기 위해서는, 입력 단자 4개, 출력 단자 4개의 적어도 8개의 단자를 전용으로 준비해야 한다. 그 때문에, 특히 물리적으로 입출력 단자가 적은 원칩 마이크로컴퓨터에서는 키 매트릭스를 이용해도 응용기기가 요구하는 스위치 수를 만족시킬 수 없는 경우가 있다.

원칩 마이크로컴퓨터(1)에 내장된 A/D 변환기(8)를 응용한 키 입력의 예를 기술한다.

도 11은 A/D 변환기를 구비하는 종래의 원칩 마이크로컴퓨터를 나타내는 회로도로서, 도면에서 참조 부호 5는 저항, 참조 부호 6a∼6d는 스위치이다. 또한, 원칩 마이크로컴퓨터(1)에서, 참조 부호 7은 아날로그 입력 단자, 참조 부호 8은 A/D 변환기, 참조 부호 9는 A/D 변환 개시 요구 신호, 참조 부호 10은 데이터 버스, 참조 부호 11은 A/D 변환 종료 신호이다.

이 회로에서는 스위치(6a∼6d) 사이에 저항(5)을 마련하고, 각 스위치(6a∼6d)의 동작에 의해 발생하는 아날로그 입력 신호의 레벨 차이를, 아날로그 입력 단자(7)를 통하여 A/D 변환기(8)에 의해 디지털값으로 변환함으로써 온 상태로 된 스위치(6a∼6d)를 판별하는 것이다.

이 경우, A/D 변환 개시 요구 신호(9)가 주기적으로 중앙 연산 처리 장치(CPU)로부터 A/D 변환기(8)로 송신되고, A/D 변환 종료 신호(11)가 주기적으로 CPU에서 A/D 변환기(8)로 송신되고, A/D 변환기(8)는 아날로그 입력 신호의 수신에 관계없이 각 A/D 변환 개시 요구 신호(9)의 입력에 따라 A/D 변환 동작을 개시하고, 각 A/D 변환 종료 신호(11)의 입력에 따라 A/D 변환 동작을 종료한다. A/D 변환된 디지털값은 데이터 버스(10)를 통하여 CPU로 송신된다.

이상과 같이 구성한 입력 회로에서는, 하나의 아날로그 입력 단자(7)에 접속할 수 있는 인식 가능한 스위치의 수는 A/D 변환기(8)의 분해능에 의존하며, 8비트의 A/D 변환기인 경우, 이론상은 256개의 스위치 입력을 판별할 수 있다.

종래의 원칩 마이크로컴퓨터는 이상과 같이 구성되어 있으므로, A/D 변환기(8)를 이용하여 키 입력을 행하는 입력 회로에서는, 아날로그 입력 신호의 A/D 변환 결과가 얻어져야 비로소 아날로그 입력 신호의 유무, 및 스위치 입력을 판별할 수 있는 것이다. 따라서, A/D 변환기(8)는 A/D 변환 개시 요구 신호(9)를 주기적으로 CPU로부터 수신하는 것에 의해 아날로그 입력 단자(7)로부터의 아날로그 입력 신호를 상시 감시하고 있어야 해서, 상시 또는 간헐적으로 계속해서 동작하고 있어야 한다. 그 때문에, A/D 변환 개시 요구 신호(9)를 발생하는 CPU는 A/D 변환기(8)를 상시 또는 간헐적으로 동작시키기 위해서 상시 동작하고 있어야 해서, 그 CPU 및 타이머 등에 소비 전력이 발생한다.

또한, 도 11에 나타낸 A/D 변환기(8)를 이용하여 키 입력을 행하는 입력 회로에서, 복수의 아날로그 입력 단자(7)가 마련되고, 그들 복수의 아날로그 입력 단자(7)로부터 각각 아날로그 입력 신호가 입력되는 경우에는, 어느 아날로그 입력 단자(7)로부터 유의 아날로그 입력 신호가 입력되었는지 곧바로는 판단할 수가 없다. 즉, 모든 아날로그 입력 단자(7)로부터의 아날로그 입력 신호를 순회하여 A/D 변환을 행해야 하며, 그 값의 판단에 필요한 시간은 가장 짧아도

(아날로그 입력 단자수)×(A/D 변환 시간+변환값의 판정 처리 시간)

으로 된다.

이와 같이, 도 9에 나타낸 바와 같은 키 매트릭스에 의한 입력 회로는 단자수가 적은 원칩 마이크로컴퓨터(1)에서는 입출력 단자를 충분히 제공할 수 없는 경우가 있다. 또한, 도 11에 나타낸 바와 같은 A/D 변환기(8)에 의한 입력 회로는 그 입출력 단자수의 과제를 해소할 수 있지만, A/D 변환기(8)의 동작에 필요한 소비 전력이 과제가 있었다.

본 발명은 상기한 바와 같은 과제를 고려하여 이루어진 것으로, 그 목적하는 바는 하나의 아날로그 입력 단자 또는 복수 아날로그 입력 단자 중의 하나에서 수신된 아날로그 입력 신호를 오류없이 신속하게 저소비 전력으로 인식하는 A/D 변환기가 부착된 원칩 마이크로컴퓨터를 제공하는 것이다.

도 1은 본 발명의 실시예 1에 따른 하나의 아날로그 입력 단자에 접속하는 A/D 변환기가 부착된 원칩 마이크로컴퓨터를 나타내는 구성도,

도 2는 본 발명의 실시예 1에 따른 원칩 마이크로컴퓨터 및 원칩 마이크로컴퓨터의 아날로그 입력 단자에 접속하는 외부 회로,

도 3은 본 발명의 실시예 2에 따른 복수의 아날로그 입력 단자에 접속하는 A/D 변환기가 부착된 원칩 마이크로컴퓨터를 나타내는 구성도,

도 4는 본 발명의 실시예 3에 따른 복수의 아날로그 입력 단자에 접속하는 A/D 변환기가 부착된 원칩 마이크로컴퓨터를 나타내는 구성도,

도 5는 본 발명의 실시예 3의 변형예 1에 따른 복수의 아날로그 입력 단자에 접속하는 A/D 변환기가 부착된 원칩 마이크로컴퓨터를 나타내는 구성도,

도 6은 본 발명의 실시예 3의 변형예 2에 따른 복수의 아날로그 입력 단자에 접속하는 A/D 변환기가 부착된 원칩 마이크로컴퓨터를 나타내는 구성도,

도 7은 본 발명의 실시예 4에 따른 복수의 아날로그 입력 단자에 접속하는 A/D 변환기가 부착된 원칩 마이크로컴퓨터를 나타내는 구성도,

도 8은 본 발명의 실시예 5에 따른 복수의 아날로그 입력 단자에 접속하는 A/D 변환기가 부착된 원칩 마이크로컴퓨터를 나타내는 구성도,

도 9는 키 매트릭스에 의한 입력 회로를 구비하는 종래의 원칩 마이크로컴퓨터를 나타내는 회로도,

도 10은 키 매트릭스에 의한 입력 회로를 구비하는 종래의 원칩 마이크로컴퓨터의 동작을 나타내는 타이밍도,

도 11은 A/D 변환기를 구비하는 종래의 원칩 마이크로컴퓨터를 나타내는 회로도.

도면의 주요 부분에 대한 부호의 설명

1 : 원칩 마이크로컴퓨터

5 : 저항

6a∼6d : 스위치

7, 7a∼7c : 아날로그 입력 단자

8 : A/D 변환기

10 : 데이터 버스

11 : 신호선

20 : 원칩 마이크로컴퓨터

21, 21a∼21l : A/D 변환 개시 요구 발생 회로

22, 22a∼22c : 신호선

23 : 논리합 회로

24, 24a, 24b : 아날로그 입력 선택 회로

25 : 신호선

26 : 논리곱 회로

27 : 입력 회로 제어 레지스터

28 : 신호선

29 : 데이터 버스

본 발명에 따르면, 원칩 마이크로컴퓨터는 아날로그 입력 신호를 수신하는아날로그 입력 단자와, 해당 아날로그 입력 단자에서 수신한 상기 아날로그 입력 신호에 따라 A/D 변환 개시 요구 신호를 발생시키는 A/D 변환 개시 요구 발생 회로와, 해당 A/D 변환 개시 요구 발생 회로에서 발생한 상기 A/D 변환 개시 요구 신호에 따라 A/D 변환을 개시하고, 해당 A/D 변환에 의해 상기 아날로그 입력 단자에서 수신한 상기 아날로그 입력 신호로부터 디지털 데이터를 생성하는 A/D 변환기를 구비한다.

또한, 본 발명에 따르면, 원칩 마이크로컴퓨터는 아날로그 입력 신호를 각각 수신하는 복수의 아날로그 입력 단자와, 해당 복수의 아날로그 입력 단자에 각각 대응하고, 대응하는 아날로그 입력 단자에서 수신한 상기 아날로그 입력 신호에 따라 A/D 변환 개시 요구 신호를 각각 발생시키는 복수의 A/D 변환 개시 요구 발생 회로와, 상기 복수의 A/D 변환 개시 요구 발생 회로 중의 주목받는 A/D 변환 개시 요구 발생 회로에서 발생한 A/D 변환 개시 요구 신호를 검출하고, 상기 주목받는 A/D 변환 개시 요구 발생 회로에 대응하는 아날로그 입력 단자를 특정하며, 해당 특정된 아날로그 입력 단자에서 수신된 아날로그 입력 신호를 출력하는 아날로그 입력 선택 회로와, 상기 주목받는 A/D 변환 개시 요구 발생 회로에서 발생한 상기 A/D 변환 개시 요구 신호에 따라 A/D 변환을 개시하고, 해당 A/D 변환에 의해 상기 아날로그 입력 선택 회로로부터 출력된 상기 아날로그 입력 신호로부터 디지털 데이터를 생성하는 A/D 변환기를 구비한다.

여기서, 복수의 A/D 변환 개시 요구 발생 회로는 각각 우선 순위가 설정되고, 두 개 이상의 아날로그 입력 신호를 두 개 이상의 아날로그 입력 단자에서 동시에 수신한 경우에 그 두 개 이상의 아날로그 입력 단자에 관계된 두 개의 A/D 변환 개시 요구 발생 회로 중에서 가장 높은 우선 순위를 갖는 특정한 A/D 변환 개시 요구 발생 회로로부터만 A/D 변환 개시 요구 신호를 발생시키고, 이 A/D 변환 개시 요구 신호를 주목받는 A/D 변환 개시 요구 발생 회로에서 발생한 상기 A/D 변환 개시 요구 신호로서 A/D 변환기로 송신하도록 해도 무방하다.

이하, 본 발명의 실시예에 대하여 첨부 도면을 참조하여 설명한다.

(실시예 1)

도 1은 본 발명의 실시예 1에 따른 하나의 아날로그 입력 단자에 접속하는 A/D 변환기가 부착된 원칩 마이크로컴퓨터를 나타내는 구성도로서, 도면에서, 참조 부호 20은 원칩 마이크로컴퓨터, 참조 부호 7은 "H" 레벨보다도 낮은 레벨의 아날로그 입력 신호를 수신하는 아날로그 입력 단자, 참조 부호 21은 아날로그 입력 단자(7)로부터 입력된 아날로그 입력 신호가 유의 레벨을 갖는 유의 신호인지의 여부를 판정하고, 유의 신호라고 판정된 아날로그 입력 신호에 따라 A/D 변환 개시 요구 신호를 발생시키는 A/D 변환 개시 요구 발생 회로, 참조 부호 22는 A/D 변환 개시 요구 발생 회로(21)에서 발생한 A/D 변환 개시 요구 신호를 통과시키는 신호선이다. 참조 부호 8은 신호선(22)을 거쳐서 전송되는 A/D 변환 개시 요구 신호에 따라 아날로그 입력 단자(7)로부터 입력된 아날로그 입력 신호를 디지털 데이터 DD로 A/D 변환하는 A/D 변환기, 참조 부호 11은 A/D 변환기(8)에서의 A/D 변환이 종료했을 때에 A/D 변환기(8)로부터 원칩 마이크로컴퓨터(20)의 CPU(도시하지 않음)로 A/D 변환 종료 신호 ADF를 통과시키는 신호선이다. 참조 부호 10은 CPU가 A/D 변환 종료 신호 ADF에 따라 A/D 변환기(8)에서 A/D 변환된 디지털 데이터 DD를 판독하기 위한 데이터 버스이다.

도 2는 본 발명의 실시예 1에 따른 원칩 마이크로컴퓨터 및 원칩 마이크로컴퓨터의 아날로그 입력 단자에 접속되는 외부 회로를 나타내는 회로도로서, 도면에서 참조 부호 5는 저항, 참조 부호 6a∼6d는 스위치이다. 설명을 간단히 하기 위해서 Vss 레벨은 OV로 설정된다.

또, A/D 변환 개시 요구 발생 회로(21)는 0.6×Vcc 레벨 이하의 전압 레벨을 유의 신호로 간주하는 것으로 한다. A/D 변환기(8)는 아날로그 입력 단자(7)로부터 입력된 아날로그 입력 신호를 수신해도, A/D 변환 개시 요구 신호를 A/D 변환 개시 요구 발생 회로(21)로부터 수신할 때까지 동작하지 않는다. 또한, A/D 변환 종료 신호(11)는 A/D 변환기(8)에서의 A/D 변환 종료를 나타내는 플래그이며, 원칩 마이크로컴퓨터(20)는 이 신호의 유무를 판단하여 디지털 데이터 DD를 판독하기 위한 인터럽트 등의 분기 처리를 행하는 것이다.

다음에 동작에 대하여 설명한다.

도 2에 나타낸 회로에서, 스위치(6a)가 온 상태로 된 경우, 아날로그 입력 단자(7)의 입력 전압(Vin)은,

Vin= Vcc×4/6

≒0.66 Vcc

로 나타내어지는 전압이 인가된다. 이 경우, A/D 변환 개시 요구 발생 회로(21)의임계값 이상이기 때문에, A/D 변환 개시 요구 발생 회로(21)는 무의미한 레벨인 것으로 간주하여 A/D 변환 개시 요구 신호를 발생시키지 않기 때문에, A/D 변환기(8)는 동작하지 않는다.

한편, 스위치(6b)가 온 상태로 된 경우, 아날로그 입력 단자(7)의 입력 전압(Vin)은,

Vin= Vcc×2/4

= 0.5 Vcc

로 나타내어지는 전압이 인가된다. 이 경우, A/D 변환 개시 요구 발생 회로(21)의 임계값 이하이기 때문에, A/D 변환 개시 요구 발생 회로(21)는 유의 레벨인 것으로 간주하여 A/D 변환 개시 요구 신호를 발생시키고, 신호선(22)을 거쳐서 A/D 변환기(8)로 전송된다.

A/D 변환기(8)는 A/D 변환 개시 요구 신호에 따라 동작하여, 아날로그 입력 단자(7)로부터 입력된 아날로그 입력 신호를 A/D 변환한다. 또한, 중앙 연산 처리 장치(CPU : 도시하지 않음)는 A/D 변환기(8)로부터의 A/D 변환 종료 신호(11)의 수신에 따라, 데이터 버스(10)를 통하여 A/D 변환 결과를 판독한다.

스위치(6c) 또는 스위치(6d)가 온 상태로 된 경우도, 스위치(6b)와 마찬가지로 A/D 변환 개시 요구 발생 회로(21)의 임계값을 하회하기 때문에, A/D 변환 개시 요구 발생 회로(21)는 유의 레벨인 것으로 간주하여 A/D 변환 개시 요구 신호를 발생시킨다. 이 때, 아날로그 입력 단자(7)에 가해지는 입력 전압은 온 상태로 된 스위치마다 다르기 때문에, 원칩 마이크로컴퓨터(20)는 A/D 변환기(8)의 A/D 변환결과에 따라서 어떤 스위치가 온 상태로 되었는지를 판단할 수 있다.

본 실시예에서는, 스위치(6a)에 관계된 아날로그 입력 신호는 무의미한 신호라고 판단되고, 디지털 데이터는 CPU로 전송되지 않는다. 스위치(6a)는 예컨대 음악 재생 장치에서의 고속 재생 스위치이다. 이 장치에서는 재생 동작이 이루어지고 있지 않을 때, 고속 재생 동작의 명령은 유효하지 않다. 그래서, 가령 사용자가 재생 동작이 이루어지고 있지 않을 때 고속 재생 스위치(6a)를 조작해도, 이 스위치 조작은 이 장치에서는 무시된다. 한편, 이 장치가 재생 동작 상태에 놓여진 경우, A/D 변환 개시 요구 발생 회로(21)의 동작은 정지되고, 원칩 마이크로컴퓨터(20)의 기능은 도 11에 도시되는 종래의 원칩 마이크로컴퓨터(1)와 일치하게 된다. 그래서, 사용자가 재생 동작 중에 스위치(6a)를 조작하면, 스위치(6a)에 관계된 아날로그 입력 신호는 A/D 변환기(8)에서 디지털 데이터로 변환되고, 이 디지털 데이터에 근거하여 고속 재생 동작이 이루어진다.

또, A/D 변환 개시 요구 발생 회로(21)는 아날로그 입력 신호의 레벨이 소정의 임계값 이하인 경우에 A/D 변환 개시 요구 신호를 발생시키도록 했지만, 아날로그 입력 신호의 레벨이 소정의 임계값 이상인 경우에 A/D 변환 개시 요구 신호를 발생시키도록 해도 무방하고, 이 경우, 외부 회로의 Vcc 접속단을 Vss에 접속하고, Vss 접속단을 Vcc에 접속함으로써 실현할 수 있다.

이상과 같이, 이 실시예 1에 따르면, A/D 변환 개시 요구 발생 회로(21)에서는 A/D 변환은 행해지지 않고, 아날로그 입력 단자(7)로부터 입력된 아날로그 입력 신호에 응답해서 단지 A/D 변환 개시 요구 신호를 출력할 뿐이다. 그래서, A/D 변환 개시 요구 발생 회로(21)에서의 전력 소비는 매우 적다. 또한, A/D 변환기(8)는 아날로그 입력 신호에 따라 A/D 변환 개시 요구 발생 회로(21)에서 발생한 A/D 변환 개시 요구 신호를 수신했을 때에 비로소 동작한다. 또한, A/D 변환기(8)의 동작은 아날로그 입력 신호가 디지털 데이터로 변환되면 즉시 정지한다. 그래서, A/D 변환기(8)는 아날로그 입력 단자(7)에서 수신한 아날로그 입력 신호를 대기하기 위해 동작 상태에 두는 것을 필요로 하지 않으므로, A/D 변환기(8)에서의 전력 소비를 매우 감소시킬 수 있다. 또한, A/D 변환기(8)는 아날로그 입력 신호를 대기하기 위해 동작 상태에 두는 것을 필요로 하지 않으므로, A/D 변환기(8)의 동작 제어를 목적으로 한 어떠한 신호도 CPU에서 A/D 변환기(8)로 보낼 필요는 없다. 그래서, CPU 및 클럭은 A/D 변환기(8)를 제어하기 위해 동작할 필요가 없고, CPU가 A/D 변환기(8)로부터 디지털 데이터를 수신할 때에만 CPU는 동작한다. 그래서, 원칩 마이크로컴퓨터(20)의 A/D 변환기(8), A/D 변환 개시 요구 발생 회로(21), 클럭 및 CPU를 저소비 전력화할 수 있다.

또한, 무의미한 레벨의 아날로그 입력 신호를 아날로그 입력 단자(7)에서 수신했을 때에는, A/D 변환 개시 요구 발생 회로(21)는 A/D 변환 개시 요구 신호를 A/D 변환기(8)로 송신하지 않기 때문에, A/D 변환기(8)는 무의미한 레벨의 아날로그 입력 신호 때문에 동작하지 않는다. 또한, 무의미한 레벨의 아날로그 입력 신호에 대응하는 디지털 데이터의 수신을 위해 CPU가 동작할 필요가 없다. 그래서, 원칩 마이크로컴퓨터(20)의 A/D 변환기(8), 클럭 및 CPU를 더욱 저소비 전력화할 수 있다.

(실시예 2)

도 3은 본 발명의 실시예 2에 따른 복수의 아날로그 입력 단자에 접속하는 A/D 변환기가 부착된 원칩 마이크로컴퓨터를 나타내는 구성도로서, 도면에서, 참조 부호 7a∼7c는 아날로그 입력 단자, 참조 부호 21a∼21c는 아날로그 입력 단자(7a∼7c)에 대응하여 마련되어, 대응하는 아날로그 입력 단자(7a∼7c)로부터 입력된 아날로그 입력 신호가 유의 레벨을 갖는 유의 신호인지의 여부를 판정하고, 유의 신호라고 판정된 아날로그 입력 신호에 따라 "H" 레벨로 설정된 A/D 변환 개시 요구 신호를 발생시키는 A/D 변환 개시 요구 발생 회로, 참조 부호 22a∼22c는 A/D 변환 개시 요구 발생 회로에서 발생한 A/D 변환 개시 요구 신호를 통과시키는 신호선, 참조 부호 23은 A/D 변환 개시 요구 신호가 적어도 하나의 신호선(22a∼22c)을 통과하여 송신된 경우, A/D 변환 개시 요구 신호를 출력하는 논리합 회로이다.

참조 부호 24는 복수의 A/D 변환 개시 요구 발생 회로(21a∼21c) 중의 A/D 변환 개시 요구 신호를 검출하고, A/D 변환 개시 요구 신호를 발생시킨 A/D 변환 개시 요구 발생 회로에 대응하는 아날로그 입력 단자를 특정하고, 이 특정된 아날로그 입력 단자로부터 입력된 아날로그 입력 신호를 선택하여 A/D 변환기(8)로 출력하는 아날로그 입력 선택 회로이다. 그 밖의 구성에 대해서는 도 1과 동일하다.

또, A/D 변환 개시 요구 발생 회로(21a∼21c)는 0.6×Vcc 레벨 이하의 전압 레벨을 유의 신호로 간주하는 것으로 한다. 또한, A/D 변환 종료 신호(11)는 A/D 변환 종료를 나타내는 플래그이고, 원칩 마이크로컴퓨터(20)는 이 신호의 유무를 판단하여 인터럽트 등의 분기 처리를 행하는 것이다.

다음에 동작에 대하여 설명한다.

이 회로에서, 아날로그 입력 단자(7a∼7c)로부터 입력된 아날로그 입력 신호의 레벨이 A/D 변환 개시 요구 발생 회로(21a∼21c)의 임계값을 하회하지 않는 경우, 어떠한 A/D 변환 개시 요구 발생 회로(21a∼21c)도 A/D 변환 개시 요구 신호를 발생시키지 않기 때문에, A/D 변환기(8)는 동작하지 않는다.

한편, 아날로그 입력 단자(7a∼7c)로부터 입력된 아날로그 입력 신호 중 어느 하나의 레벨이 A/D 변환 개시 요구 발생 회로(21a∼21c)의 임계값을 하회하는 경우, 해당하는 A/D 변환 개시 요구 발생 회로로부터 논리합 회로(23)를 통하여 A/D 변환기(8)로 A/D 변환 개시 요구 신호가 공급된다. 이 때, 아날로그 입력 선택 회로(24)는 그 A/D 변환 개시 요구 신호를 발생시킨 A/D 변환 개시 요구 발생 회로에 대응하는 아날로그 입력 단자로부터 입력된 아날로그 입력 신호를 선택하여 A/D 변환기(8)로 출력하고, A/D 변환기(8)는 그 아날로그 입력 신호를 A/D 변환한다.

또한, CPU는 A/D 변환기(8)로부터의 A/D 변환 종료 신호(11)의 수신에 따라, 데이터 버스(10)를 통하여 A/D 변환 결과를 판독할 수 있다.

이하, 아날로그 입력 단자(7a)에 유의 레벨의 아날로그 입력 신호가 입력된 경우의 구체예에 대하여 설명한다.

아날로그 입력 단자(7a)로부터 유의 레벨의 아날로그 입력 신호가 입력된 경우, A/D 변환 개시 요구 발생 회로(21a)는 A/D 변환 개시 요구 신호선(22a)에 A/D 변환 개시 요구 신호를 발생시킨다. 이 신호를 "H" 레벨로 하면, 논리합 회로(23)는 A/D 변환 개시 요구 신호선(22)을 통하여 A/D 변환기(8)에 "H" 레벨의 A/D 변환 개시 요구 신호를 공급한다. 아날로그 입력 선택 회로(24)는 A/D 변환 개시 요구 신호에 근거해서, 유의 레벨이 입력된 아날로그 입력 신호를 선택하여 출력하는 것이며, 이 경우는 A/D 변환 개시 요구 발생 회로(21a)로부터 공급되는 A/D 변환 개시 요구 신호에 근거해서, 아날로그 입력 단자(7a)로부터 입력된 아날로그 입력 신호를 선택하여 A/D 변환기(8)로 출력한다.

A/D 변환기(8)는 논리합 회로(23)를 통하여 공급된 A/D 변환 개시 요구 신호에 따라서, 아날로그 입력 선택 회로(24)에 의해 선택된 아날로그 입력 단자(7a)로부터 입력된 아날로그 입력 신호를 A/D 변환한다. CPU는 A/D 변환기(8)로부터의 A/D 변환 종료 신호(11)의 수신에 따라, 데이터 버스(10)를 통하여 A/D 변환 결과를 판독할 수 있다.

또, A/D 변환 개시 요구 발생 회로(21a∼21c)는 아날로그 입력 신호의 레벨이 소정의 임계값 이상인 경우에 A/D 변환 개시 요구 신호를 발생시키도록 해도 무방하다.

이상과 같이, 이 실시예 2에 따르면, 유의 레벨의 아날로그 입력 신호가 복수의 아날로그 입력 단자(7a∼7c) 중의 어느 하나에서 수신되면, 아날로그 입력 신호를 수신한 아날로그 입력 단자(7a∼7c)는 아날로그 입력 선택 회로(24)에 의해 정확하게 특정되고, 아날로그 입력 신호는 특정된 아날로그 입력 단자(7a∼7c)에서 A/D 변환기(8)로 송신되고, 아날로그 입력 신호에 따라 A/D 변환 개시 신호가 A/D 변환기(8)로 송신된다. 그래서, 복수의 아날로그 입력 단자(7a∼7c)를 갖고 있어도, 유의 레벨의 아날로그 입력 신호를 수신한 아날로그 입력 단자(7a∼7c)가 정확하게 특정되고, 아날로그 입력 신호는 확실하게 디지털 데이터로 변환된다.

또한, 실시예 1과 마찬가지로, A/D 변환기(8)를 이용한 외부 스위치 입력의 응용기기를 저소비 전력화할 수 있다.

이 실시예 2에서는 아날로그 입력 신호를 수신한 아날로그 입력 단자(7a∼7c)는, 예컨대 아날로그 입력 신호의 레벨을 나타내는 디지털 데이터에 근거하여 CPU에서 인식된다.

(실시예 3)

실시예 2에서는 복수의 아날로그 입력 신호가 아날로그 입력 단자(7a∼7c)에 차례로 수신되었다. 그러나, 실시예 3에서는 복수의 아날로그 입력 신호가 아날로그 입력 단자(7a∼7c)에 동시에 수신된다.

도 4는 본 발명의 실시예 3에 따른 복수의 아날로그 입력 단자에 접속하는 A/D 변환기가 부착된 원칩 마이크로컴퓨터를 나타내는 구성도로서, 도 4에서, 참조 부호 21d는 아날로그 입력 단자(7a)에 대응해서 마련되어, 대응하는 아날로그 입력 단자(7a)로부터 입력된 아날로그 입력 신호가 유의 레벨을 갖는 유의 신호인지의 여부를 판정하고, 유의 신호라고 판정된 아날로그 입력 신호에 따라 "H" 레벨로 설정된 A/D 변환 개시 요구 신호를 발생시키며, A/D 변환 개시 요구 신호를 논리합 회로(23)로 출력하고, A/D 변환 개시 요구 신호를 신호 발생 금지 신호로서 다른 A/D 변환 개시 요구 발생 회로로 송신하는 최고 우선 순위의 A/D 변환 개시 요구발생 회로이다. 참조 부호 21e는 아날로그 입력 단자(7b)에 대응해서 마련되어, 대응하는 아날로그 입력 단자(7b)로부터 입력된 아날로그 입력 신호가 유의 레벨을 갖는 유의 신호인지의 여부를 판정하며, 신호 발생 금지 신호를 수신하고 있지 않은 경우, 유의 신호라고 판정된 아날로그 입력 신호에 따라 "H" 레벨로 설정된 A/D 변환 개시 요구 신호를 발생시키고, A/D 변환 개시 요구 신호를 논리합 회로(23)로 출력하며, A/D 변환 개시 요구 신호를 신호 발생 금지 신호로서 A/D 변환 개시 요구 발생 회로(21d) 이외의 다른 A/D 변환 개시 요구 발생 회로로 송신하는 중간 우선 순위의 A/D 변환 개시 요구 발생 회로이다. 참조 부호 21f는 아날로그 입력 단자(7c)에 대응해서 마련되어, 대응하는 아날로그 입력 단자(7c)로부터 입력된 아날로그 입력 신호가 유의 레벨을 갖는 유의 신호인지의 여부를 판정하고, 신호 발생 금지 신호를 수신하고 있지 않은 경우, 유의 신호라고 판정된 아날로그 입력 신호에 따라 "H" 레벨로 설정된 A/D 변환 개시 요구 신호를 발생시키고, A/D 변환 개시 요구 신호를 논리합 회로(23)로 출력하는 저위의 우선 순위의 A/D 변환 개시 요구 발생 회로이다. 그 밖의 구성에 대해서는 도 3과 동일하다.

다음에 동작에 대하여 설명한다.

아날로그 입력 단자(7a, 7c)에, 동시에 유의 레벨의 아날로그 입력 신호가 입력된 경우에는, A/D 변환 개시 요구 발생 회로(21d)가 A/D 변환 개시 요구 신호를 발생시키고, A/D 변환 개시 요구 신호가 신호 생성 금지 신호로서 A/D 변환 개시 요구 발생 회로(21e, 21f)로 출력된다. 그래서, A/D 변환 개시 요구 발생 회로(21f)의 A/D 변환 개시 요구 신호의 발생이 금지되기 때문에, 아날로그 입력선택 회로(24)로부터는 A/D 변환 개시 요구 발생 회로(21d)로부터 공급되는 A/D 변환 개시 요구 신호에 근거하여, 아날로그 입력 단자(7a)로부터 입력된 아날로그 입력 신호만을 선택해서 A/D 변환기(8)로 출력한다.

또한, 마찬가지로 아날로그 입력 단자(7b, 7c)에, 동시에 유의 레벨의 아날로그 입력 신호가 입력된 경우에는, A/D 변환 개시 요구 발생 회로(21e)가 A/D 변한 개시 요구 신호를 발생시키고, A/D 변환 개시 요구 신호가 신호 생성 금지 신호로서 A/D 변환 개시 요구 발생 회로(21f)로 출력된다. 그래서, A/D 변환 개시 요구 발생 회로(21f)의 A/D 변환 개시 요구 신호의 발생이 금지되기 때문에, 아날로그 입력 선택 회로(24)로부터는 A/D 변환 개시 요구 발생 회로(21e)로부터 공급되는 A/D 변환 개시 요구 신호에 근거하여, 아날로그 입력 단자(7b)로부터 입력된 아날로그 입력 신호만을 선택해서 A/D 변환기(8)로 출력한다.

또, 아날로그 입력 단자(7a∼7c)에, 동시에 유의 레벨의 아날로그 입력 신호가 입력된 경우에도, A/D 변환 개시 요구 발생 회로(21d)가 A/D 변환 개시 요구 신호를 발생시키고, A/D 변환 개시 요구 신호가 신호 생성 금지 신호로서 A/D 변환 개시 요구 발생 회로(21e, 21f)로 출력된다. 그래서, A/D 변환 개시 요구 발생 회로(21e, 21f)의 A/D 변환 개시 요구 신호의 발생이 금지되기 때문에, 아날로그 입력 선택 회로(24)로부터는 A/D 변환 개시 요구 발생 회로(21d)로부터 공급되는 A/D 변환 개시 요구 신호에 근거하여, 아날로그 입력 단자(7a)로부터 입력된 아날로그 입력 신호만을 선택하여 A/D 변환기(8)로 출력한다.

즉, 이들 A/D 변환 개시 요구 발생 회로(21d∼21f)에는 각각 우선 순위가 설정되고(도 4에서는 21d, 21e, 21f의 순), 두 개 이상의 A/D 변환 개시 요구 발생 회로가 A/D 변환 개시 요구 신호의 발생 조건을 만족시킨 경우에는, 그들 두 개 이상의 A/D 변환 개시 요구 발생 회로 중의 가장 우선 순위가 높은 A/D 변환 개시 요구 발생 회로로부터만 A/D 변환 개시 요구 신호의 발생이 허가되는 것이다. 아날로그 입력 단자(7a∼7c)에 각각 입력되는 아날로그 입력 신호가 아날로그 입력 단자(7a, 7b, 7c)의 순서로 우선되는 것이다.

이상과 같이, 이 실시예 3에 따르면, 복수의 아날로그 입력 단자(7a∼7c)에 동시에 유의 레벨의 아날로그 입력 신호가 입력된 경우에도, 아날로그 입력 단자(7a∼7c)에 우선 순위를 마련함으로써, 오인식하지 않고 A/D 변환할 수 있다.

도 5는 본 발명의 실시예 3의 변형예 1에 따른 복수의 아날로그 입력 단자에 접속하는 A/D 변환기가 부착된 원칩 마이크로컴퓨터를 나타내는 구성도로서, 실시예 3의 변형예 1에서는 실시예 2와 마찬가지로 복수의 아날로그 입력 신호가 아날로그 입력 단자(7a∼7c)에 차례로 수신된다.

도 5에서, 참조 부호 21g∼21i는 아날로그 입력 단자(7a∼7c)에 대응하여 마련되고, 대응하는 아날로그 입력 단자로부터 입력된 아날로그 입력 신호가 유의 레벨을 갖는 유의 신호인지의 여부를 판정하며, 신호 발생 금지 신호를 수신하고 있지 않은 경우, 유의 신호라고 판정된 아날로그 입력 신호에 따라 "H" 레벨로 설정된 A/D 변환 개시 요구 신호를 발생시키고, A/D 변환 개시 요구 신호를 논리합 회로(23)로 출력하며, A/D 변환 개시 요구 신호를 신호 발생 금지 신호로서 다른 A/D 변환 개시 요구 발생 회로로 송신하는 A/D 변환 개시 요구 발생 회로이다.

도 5는 가장 빨리 유의 레벨의 아날로그 입력 신호가 입력된 아날로그 입력 단자를 우선하는 것으로서, 각각의 A/D 변환 개시 요구 발생 회로(21g∼21i)로부터 발생한 A/D 변환 개시 요구 신호가 다른 A/D 변환 개시 요구 발생 회로로 A/D 변환 금지 신호로서 송신되어, 다른 A/D 변환 개시 요구 발생 회로의 A/D 변환 개시 요구 신호의 발생을 금지한다. 그 때문에, 아날로그 입력 선택 회로(24)는 가장 빨리 유의 레벨의 아날로그 입력 신호가 입력된 A/D 변환 개시 요구 발생 회로로부터 공급되는 A/D 변환 개시 요구 신호에 근거하여, 그 대응하는 아날로그 입력 단자로부터 입력된 아날로그 입력 신호만을 선택해서 A/D 변환기(8)로 출력하고, 디지털 데이터로 변환되어 원칩 마이크로컴퓨터의 CPU로 송신된다. 디지털 데이터가 원칩 마이크로컴퓨터의 CPU로 송신된 후, 다른 A/D 변환 개시 요구 발생 회로에 대한 A/D 변환 금지 신호의 송신을 중지한다.

즉, 이들 A/D 변환 개시 요구 발생 회로(21g∼21i)는, 각각 가장 빨리 A/D 변환 개시 요구 신호의 발생 조건을 만족시킨 경우에, 그 발생 조건을 만족시키고 있는 기간에 A/D 변환 개시 요구 신호를 발생시키고, 또한 다른 A/D 변환 개시 요구 발생 회로의 A/D 변환 개시 요구 신호의 발생을 금지하는 것이다.

이상과 같이, 이 실시예 3의 변형예 1에 따르면, 오인식하지 않고 A/D 변환할 수 있다.

이 실시예 3의 일 변형예에서는, 디지털 데이터가 원칩 마이크로컴퓨터의 CPU로 송신된 후, 다른 A/D 변환 개시 요구 발생 회로에 대한 A/D 변환 금지 신호의 송신을 중지하였지만, 다른 A/D 변환 개시 요구 발생 회로에 대한 A/D 변환 금지 신호의 송신을 그대로 계속해도 무방하다. 이 경우, 다른 A/D 변환 개시 요구 발생 회로에 대한 디지털 데이터의 생성은 실행되지 않는다. 또한, 다른 A/D 변환 개시 요구 발생 회로에 대한 A/D 변환 금지 신호의 송신을 소정의 기간만큼 계속해도 무방하다.

도 6은 본 발명의 실시예 3의 변형예 2에 따른 복수의 아날로그 입력 단자에 접속하는 A/D 변환기가 부착된 원칩 마이크로컴퓨터를 나타내는 구성도로서, 실시예 3의 변형예 2에서는 복수의 아날로그 입력 신호가 아날로그 입력 단자(7a∼7c)에 동시에 또는 차례로 수신된다.

도 6에서, 참조 부호 24a는 복수의 A/D 변환 개시 요구 발생 회로(21a∼21c) 중의 A/D 변환 개시 요구 신호를 발생시킨 A/D 변환 개시 요구 발생 회로에 대응하는 아날로그 입력 단자로부터 입력된 아날로그 입력 신호를 선택하여 A/D 변환기(8)로 출력하는 아날로그 입력 선택 회로이다. 또, 이 아날로그 입력 선택 회로(24a)는, 복수의 A/D 변환 개시 요구 발생 회로(21a∼21c) 중의 두 개 이상의 A/D 변환 개시 요구 발생 회로로부터 동시에 A/D 변환 개시 요구 신호가 발생된 경우에 L레벨의 A/D 변환 개시 조정 신호를 발생시키고, 단 하나의 A/D 변환 개시 요구 발생 회로로부터 A/D 변환 개시 요구 신호가 발생된 경우에 "H" 레벨의 A/D 변환 허가 신호를 발생시키는 것이다. 참조 부호 25는 그 A/D 변환 개시 조정 신호 또는 A/D 변환 허가 신호를 통과시키는 신호선, 참조 부호 26은 논리합 회로(23)로부터 출력되는 A/D 변환 개시 요구 신호와 A/D 변환 개시 조정 신호 또는 A/D 변환 허가 신호의 논리곱을 취하는 논리곱 회로이다.

도 6은 아날로그 입력 선택 회로(24a)의 입력이 하나로 확정될 때까지, A/D 변환기(8)에 의한 A/D 변환 개시를 지연시키는 것으로서, 아날로그 입력 선택 회로(24a)는 동시에 두 개 이상의 A/D 변환 개시 요구 신호가 공급된 경우에, "L" 레벨의 A/D 변환 개시 조정 신호를 발생시킨다. 논리합 회로(23)로부터 출력되는 A/D 변환 개시 요구 신호는 "H" 레벨이므로, 논리곱 회로(26)에 의해 그 A/D 변환 개시 요구 신호의 A/D 변환기(8)로의 공급을 차단할 수 있다. 아날로그 입력 선택 회로(24a)는 A/D 변환 개시 요구 신호의 다중 발생이 해소되면, "H" 레벨의 A/D 변환 허가 신호를 발생시키고, A/D 변환 개시 요구 신호의 A/D 변환기(8)로의 공급을 허가한다.

이상과 같이, 본 실시예 3의 다른 변형예에 따르면, 두 개 이상의 아날로그 입력 단자에서 아날로그 입력 신호를 동시에 수신하여 복수의 A/D 변환 개시 요구 발생 회로(21a∼21c) 중 두 개 이상의 A/D 변환 개시 요구 발생 회로로부터 동시에 A/D 변환 개시 요구 신호가 발생된 경우에 A/D 변환기(8)는 동작하지 않고, 하나의 아날로그 입력 단자에서 아날로그 입력 신호를 수신하여 하나의 A/D 변환 개시 요구 발생 회로(21a∼21c)로부터 A/D 변환 개시 요구 신호가 발생된 경우에만 A/D 변환기(8)가 동작하므로, 오인식하지 않고 A/D 변환할 수 있다.

(실시예 4)

실시예 2에서는 디지털 데이터에 관한 아날로그 입력 신호를 수신한 아날로그 입력 단자 정보가 CPU로 송신되지 않기 때문에, 아날로그 입력 신호를 수신한아날로그 입력 단자(7a∼7c)는 예컨대, 아날로그 입력 신호의 레벨을 나타내는 디지털 데이터에 근거하여 CPU에서 인식된다. 그러나, 동일한 레벨을 갖는 복수의 아날로그 입력 신호를 복수의 아날로그 입력 단자에서 차례로 수신하는 경우, 현재 수신한 하나의 아날로그 입력 신호가 어느 아날로그 입력 단자에서 수신한 것인지를 CPU에서 인식할 수 없다. 그래서, 실시예 4에서는, 동일한 레벨을 갖는 복수의 아날로그 입력 신호를 복수의 아날로그 입력 단자에서 차례로 수신해도, 현재 수신한 하나의 아날로그 입력 신호가 어느 아날로그 입력 단자에서 수신한 것인지를 CPU에서 인식하도록 한다.

도 7은 본 발명의 실시예 4에 따른 복수의 아날로그 입력 단자에 접속하는 A/D 변환기가 부착된 원칩 마이크로컴퓨터를 나타내는 구성도로서, 도면에서, 참조 부호 24b는 복수의 A/D 변환 개시 요구 발생 회로(21a∼21c) 중의 A/D 변환 개시 요구 신호를 검출하고, A/D 변환 개시 요구 신호를 발생시킨 A/D 변환 개시 요구 발생 회로에 대응하는 아날로그 입력 단자를 특정하며, 이 특정된 아날로그 입력 단자로부터 입력된 아날로그 입력 신호를 선택하여 A/D 변환기(8)로 출력하고, 특정된 아날로그 입력 단자를 나타내는 2진 데이터를 출력하는 아날로그 입력 선택 회로이다. 참조 부호 28은 아날로그 입력 선택 회로(24b)가 특정한 아날로그 입력 단자를 나타내는 2진 데이터를 CPU로 송신하는 데이터 버스이다.

그 밖의 구성에 대해서는 도 3과 동일하다.

다음에 동작에 대하여 설명한다.

A/D 변환 개시 요구 발생 회로(21a∼21c)로부터 아날로그 입력 선택회로(24b)로는 A/D 변환 개시 요구 신호가 공급된다. 이 실시예 4의 아날로그 입력 선택 회로(24b)에서는 데이터 버스(28)에 의해 A/D 변환 개시 요구 발생 회로(21a∼21c)의 각각에 대응한 A/D 변환 개시 요구 신호의 발생 유무를 판독할 수 있다. A/D 변환 개시 요구 발생 회로(21a∼21c)로부터 A/D 변환 개시 요구 신호가 발생되는 경우에는 "H" 레벨이 출력되기 때문에, 아날로그 입력 선택 회로(24b)로부터는 각 A/D 변환 개시 요구 발생 회로(21a∼21c)에 대응하여, "H", "L" 레벨의 2진 데이터로, A/D 변환 개시 요구 신호의 발생 유무를 판독할 수 있다.

이상과 같이, 본 실시예 4에 따르면, 복수의 아날로그 입력 단자(7a∼7c)로부터 복수의 아날로그 입력 신호가 입력되는 경우에도, 어느 쪽의 아날로그 입력 단자(7a∼7c)로부터 유의 아날로그 입력 신호가 입력되었는지 순간적으로 판단할 수 있고, 또한, 가령 외부 스위치 입력이 복수의 아날로그 입력 단자(7a∼7c)에 대하여 동일한 레벨을 입력하는 구성이라도 오인식하지 않고 A/D 변환할 수 있다.

(실시예 5)

실시예 2에서는 어떤 아날로그 입력 단자에서 수신된 아날로그 입력 신호도 A/D 변환되었다. 그러나, 특정한 아날로그 입력 단자에서 수신된 아날로그 입력 신호를 필요로 하지 않는 경우가 있다. 실시예 5에서는 미리 특정한 아날로그 입력 단자에서 수신된 어떠한 아날로그 입력 신호도 A/D 변환되지 않는다.

도 8은 본 발명의 실시예 5에 따른 복수의 아날로그 입력 단자에 접속하는A/D 변환기가 부착된 원칩 마이크로컴퓨터를 나타내는 구성도로서, 도면에서, 참조 부호 21j∼21l은 아날로그 입력 단자(7a∼7c)에 대응하여 마련되고, "H" 레벨의 동작허가 신호 또는 L레벨의 동작 금지 신호를 허가 단자 ENBL에서 수신하며, 동작 허가 신호를 수신한 경우, 대응하는 아날로그 입력 단자(7a∼7c)로부터 입력된 아날로그 입력 신호가 유의 레벨을 갖는 유의인 신호인지의 여부를 판정하고, 유의 신호라고 판정된 아날로그 입력 신호에 따라 "H" 레벨로 설정된 A/D 변환 개시 요구 신호를 발생시키는 A/D 변환 개시 요구 발생 회로, 참조 부호 27은 각 A/D 변환 개시 요구 발생 회로(21j∼21l)의 허가 단자 ENBL로 동작 허가 신호 또는 동작 금지 신호를 보내는 입력 회로 제어 레지스터이다. 참조 부호 29는 각 A/D 변환 개시 요구 발생 회로로 보내지는 동작 허가 신호 또는 동작 금지 신호를 입력 회로 제어 레지스터(27)에서 설정하기 위한 동작 설정용 2진 데이터를 CPU로부터 입력 회로 제어 레지스터(27)로 송신하는 신호선이다.

그 밖의 동작에 대해서는 도 3과 동일하다.

다음에 동작에 대하여 설명한다.

입력 회로 제어 레지스터(27)는 그 설정에 따라 각 A/D 변환 개시 요구 발생 회로(21j∼21l)의 동작을 허가 또는 금지로 하는 것이다. 입력 회로 제어 레지스터(27)에는 각 A/D 변환 개시 요구 발생 회로(21j∼21l)에 대응하는 "H", "L" 레벨의 2진 데이터가 설정되고, "H" 레벨이 설정된 대응하는 A/D 변환 개시 요구 발생 회로는 동작이 허가되며, "L"레벨이 설정된 대응하는 A/D 변환 개시 요구 발생 회로는 동작이 금지된다.

이상과 같이, 본 실시예 5에 따르면, 원하는 아날로그 입력 단자(7a∼7c)로부터의 아날로그 입력 신호를 무효로 하는 경우에, A/D 변환 결과에 대한 처리가 아니라, A/D 변환 개시 요구 발생 회로(21j∼21l)의 동작을 금지함으로써 A/D 변환기(8)를 불필요하게 동작시키지 않아, 저소비 전력화할 수 있다.

이상과 같이, 본 발명에 의하면, 아날로그 입력 신호를 수신하는 아날로그 입력 단자와, 해당 아날로그 입력 단자에서 수신한 상기 아날로그 입력 신호에 따라 A/D 변환 개시 요구 신호를 발생시키는 A/D 변환 개시 요구 발생 회로와, 해당 A/D 변환 개시 요구 발생 회로에서 발생한 상기 A/D 변환 개시 요구 신호에 따라 A/D 변환을 개시하고, 해당 A/D 변환에 의해 상기 아날로그 입력 단자에서 수신한 상기 아날로그 입력 신호로부터 디지털 데이터를 생성하는 A/D 변환기를 구비하도록 구성했으므로, 중앙 연산 처리 장치에 의한 제어를 거치지 않고 A/D 변환기를 동작시켜, 하나의 아날로그 입력 단자에서 수신된 아날로그 입력 신호를 오류없이 신속하게 저소비 전력으로 인식할 수 있다는 효과가 있다.

본 발명에 의하면, 아날로그 입력 신호를 각각 수신하는 복수의 아날로그 입력 단자와, 해당 복수의 아날로그 입력 단자에 각각 대응하고, 대응하는 아날로그 입력 단자에서 수신한 상기 아날로그 입력 신호에 따라 A/D 변환 개시 요구 신호를 각각 발생시키는 복수의 A/D 변환 개시 요구 발생 회로와, 상기 복수의 A/D 변환 개시 요구 발생 회로 중의 주목받는 A/D 변환 개시 요구 발생 회로에서 발생한 A/D변환 개시 요구 신호를 검출하고, 상기 주목받는 A/D 변환 개시 요구 발생 회로에 대응하는 아날로그 입력 단자를 특정하며, 해당 특정된 아날로그 입력 단자에서 수신된 아날로그 입력 신호를 출력하는 아날로그 입력 선택 회로와, 상기 주목받는 A/D 변환 개시 요구 발생 회로에서 발생한 상기 A/D 변환 개시 요구 신호에 따라 A/D 변환을 개시하고, 해당 A/D 변환에 의해 상기 아날로그 입력 선택 회로로부터 출력된 상기 아날로그 입력 신호로부터 디지털 데이터를 생성하는 A/D 변환기를 구비하도록 구성했으므로, 중앙 연산 처리 장치에 의한 제어를 거치지 않고 A/D 변환기를 동작시켜, 복수의 아날로그 입력 단자 중 하나에서 수신된 아날로그 입력 신호를 오류없이 신속하게 저소비 전력으로 인식할 수 있다는 효과가 있다.

또한, 본 발명에 따르면, 복수의 A/D 변환 개시 요구 발생 회로는 각각 우선 순위가 설정되고, 두 개 이상의 아날로그 입력 신호를 두 개 이상의 아날로그 입력 단자에서 동시에 수신한 경우에 그 두 개 이상의 아날로그 입력 단자에 관계된 두 개의 A/D 변환 개시 요구 발생 회로 중에서 가장 높은 우선 순위를 갖는 특정한 A/D 변환 개시 요구 발생 회로로부터만 A/D 변환 개시 요구 신호를 발생시키고, 이 A/D 변환 개시 요구 신호를 주목받는 A/D 변환 개시 요구 발생 회로에서 발생한 상기 A/D 변환 개시 요구 신호로서 A/D 변환기로 송신하도록 구성했으므로, 두 개 이상의 아날로그 입력 신호를 두 개 이상의 아날로그 입력 단자에서 동시에 수신해도, 특정한 A/D 변환 개시 요구 발생 회로에 관한 아날로그 입력 단자에서 수신한 아날로그 입력 신호가 확실하게 디지털 데이터로 변환된다.

Claims

아날로그 입력 신호를 수신하는 아날로그 입력 단자와,

해당 아날로그 입력 단자에서 수신한 상기 아날로그 입력 신호에 따라 A/D 변환 개시 요구 신호를 발생시키는 A/D 변환 개시 요구 발생 회로와,

해당 A/D 변환 개시 요구 발생 회로에서 발생한 상기 A/D 변환 개시 요구 신호에 따라 A/D 변환을 개시하고, 해당 A/D 변환에 의해 상기 아날로그 입력 단자에서 수신한 상기 아날로그 입력 신호로부터 디지털 데이터를 생성하는 A/D 변환기

를 구비한 원칩 마이크로컴퓨터.
아날로그 입력 신호를 각각 수신하는 복수의 아날로그 입력 단자와,

해당 복수의 아날로그 입력 단자에 각각 대응하고, 대응하는 아날로그 입력 단자에서 수신한 상기 아날로그 입력 신호에 따라 A/D 변환 개시 요구 신호를 각각 발생시키는 복수의 A/D 변환 개시 요구 발생 회로와,

상기 복수의 A/D 변환 개시 요구 발생 회로 중의 주목받는 A/D 변환 개시 요구 발생 회로에서 발생한 A/D 변환 개시 요구 신호를 검출하고, 상기 주목받는 A/D 변환 개시 요구 발생 회로에 대응하는 아날로그 입력 단자를 특정하고, 해당 특정된 아날로그 입력 단자에서 수신된 아날로그 입력 신호를 출력하는 아날로그 입력 선택 회로와,

상기 주목받는 A/D 변환 개시 요구 발생 회로에서 발생한 상기 A/D 변환 개시 요구 신호에 따라 A/D 변환을 개시하고, 해당 A/D 변환에 의해 상기 아날로그 입력 선택 회로로부터 출력된 상기 아날로그 입력 신호로부터 디지털 데이터를 생성하는 A/D 변환기

를 구비한 원칩 마이크로컴퓨터.
제 2 항에 있어서,

복수의 A/D 변환 개시 요구 발생 회로는, 각각 우선 순위가 설정되고, 두 개 이상의 아날로그 입력 신호를 두 개 이상의 아날로그 입력 단자에서 동시에 수신한 경우에, 그 두 개 이상의 아날로그 입력 단자에 관계된 두 개의 A/D 변환 개시 요구 발생 회로 중에서 가장 높은 우선 순위를 갖는 특정한 A/D 변환 개시 요구 발생 회로로부터만 A/D 변환 개시 요구 신호를 발생시키고, 이 A/D 변환 개시 요구 신호를 주목받는 A/D 변환 개시 요구 발생 회로에서 발생한 상기 A/D 변환 개시 요구 신호로서 A/D 변환기로 송신하는 것을 특징으로 하는

원칩 마이크로컴퓨터.