JPH09319475A - 電源制御システム組み込み型コンピュータ - Google Patents

Abstract

(57)【要約】 【課題】 電源を効果的に切り換えてコンピュータのオ
ン／オフ動作を制御する、電源制御システムが組み込ま
れているコンピュータを提供する。 【解決手段】 本発明の電源制御システム組み込み型コ
ンピュータは、コンピュータのオン／オフ動作の際発生
されるパワー選択信号を検出してパワー検出信号として
出力する第１ＡＮＤゲート１３０と、第１、第２及び第
３モード制御信号を発生する制御ユニット１８０と、第
１モード制御信号に応じて、パワー検出信号を用いて第
１電源制御信号及び選択制御信号を発生する第１電源制
御信号発生器１５０と、選択制御信号、第２及び第３モ
ード制御信号に応じて、パワー検出信号を用いて第２電
源制御信号を発生する第２電源制御信号発生器１６０
と、第１電源制御信号と第２電源制御信号とを論理的に
組み合わせて、最終電源制御信号を発生して電源供給装
置に供給して複数のＤＣ電圧をコンピュータ内の必要素
子に選択的に供給することによって、コンピュータのオ
ン／オフ動作を制御する第２ＡＮＤゲート１７０とを含
む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電源制御システム
が組み込まれているコンピュータに関し、特に、電源を
効果的にターンオン／オフしてコンピュータのオン／オ
フ動作を制御する電源制御システムに関する。

【０００２】

【従来の技術】公知のように、通常の電源供給装置はコ
ンピュータを備える多様な電気電子応用分野において大
幅に用いられている。コンピュータに於いて一連のプロ
セスを行うに必要な複数の直流電圧（ＤＣ）が、交流入
力電源に接続された電源供給装置からコンピュータ内の
必要素子に供給される。一旦、必要な全ての電圧がコン
ピュータ内の必要素子に供給されると、コンピュータは
公知の幾つかのブートアルゴリズムを用いてユーザ命令
によってブートされ得る。

【０００３】しかしながら、コンピュータに取り付けた
通常の電源供給装置では、電源供給の中断の際、コンピ
ュータは例えば、他の通信端子からアクセスされない。
更に、コンピュータの動作中、電源供給が俄かに中断さ
れる場合には、データや実行プログラムは損なわれるか
エラーが生じる恐れがある。

【０００４】

【発明が解決しようとする課題】従って、本発明の主な
目的は、電源を効果的に切り換えてコンピュータのオン
／オフ動作を制御する、電源制御システムが組み込まれ
ているコンピュータを提供することにある。

【０００５】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の一実施例によれば、複数のＤＣ電圧をコ
ンピュータ内の必要素子に供給して前記コンピュータの
オン／オフ動作を制御する、電源供給装置の動作を制御
する電源制御システムが組み込まれているコンピュータ
であって、前記コンピュータ上のパワーオン／オフキー
の作動によって前記コンピュータのオン／オフ動作が制
御される際、発生されたパワー選択信号を検出すること
によって、検出パワー選択信号をパワー検出信号として
出力するパワー選択信号検出手段と、前記コンピュータ
のユーザからの予め決められた命令信号に応じて、該当
命令信号に対応する第１、第２及び第３モード制御信号
を各々発生するモード制御信号発生手段と、前記第１モ
ード制御信号に応じて、前記パワー検出信号を用いて第
１電源制御信号及び選択制御信号を発生する第１制御信
号発生手段と、前記選択制御信号、前記第２及び第３モ
ード制御信号に応じて、前記パワー検出信号を用いて第
２電源制御信号を発生する第２制御信号発生手段と、前
記第１電源制御信号と前記第２電源制御信号とを論理的
に組み合わせて、最終電源制御信号を発生して前記電源
供給装置に供給することによって、前記複数のＤＣ電圧
を前記コンピュータ内の必要素子に選択的に供給するこ
とによって、前記コンピュータのオン／オフ動作を制御
する組み合わせ手段とを含むことを特徴とする。

【０００６】また、本発明の他の実施例によれば、複数
のＤＣ電圧をコンピュータ内の必要素子に供給して前記
コンピュータのオン／オフ動作を制御する、電源供給装
置の動作を制御する電源制御電源システムが組み込まれ
ているコンピュータであって、前記電源制御システム
が、前記コンピュータのパワーオン／オフ動作を制御す
るために、前記コンピュータのパワーオン／オフキーの
作動によって前記コンピュータのオン／オフ動作が制御
される際発生された、第１パワー選択信号を検出するこ
とによって、第１検出パワー選択信号を出力する第１信
号検出手段と、遠隔地に位置した通信端子のユーザの中
のいずれか一つが前記コンピュータの動作を初期化する
ために前記コンピュータに接続された受信通信端子をコ
ールする際発生された、リンギング信号を検出して検出
リンギング信号を出力する第２信号検出手段と、前記コ
ンピュータのユーザから予め決められた命令信号に応じ
て、該当命令信号に対応する第１、第２、第３及び第４
モード制御信号を各々発生するモード制御信号発生手段
と、前記第１モード制御信号に応じて、前記検出リンギ
ング信号を用いて第２電源選択信号を発生する第１選択
信号発生手段と、前記第１検出パワー選択信号と前記第
２電源選択信号とを論理的に組み合わせて、電源検出信
号を発生する第１組み合わせ手段と、前記第２モード制
御信号に応じて、前記電源検出信号を用いて第１電源制
御信号及び選択制御信号を発生する第２選択信号発生手
段と、前記選択制御信号、前記第３及び第４モード制御
信号に応じて、前記電源検出信号を用いて第２電源制御
信号を発生する第３選択信号発生手段と、前記第１電源
制御信号と前記第２電源制御信号とを論理的に組み合わ
せて、最終電源制御信号を発生して前記電源供給装置に
供給することによって、前記複数のＤＣ電圧を前記コン
ピュータ内の必要素子に選択的に供給して前記コンピュ
ータのオン／オフ動作を制御する第２組み合わせ手段と
を含むことを特徴とする。

【０００７】

【発明の実施の形態】以下、本発明の好適実施例につい
て、図面を参照しながら詳細に説明する。図１を参照す
ると、本発明に基づいて、コンピュータ（図示せず）で
の電源供給装置２００を制御するための新規な電源制御
システム１００のブロック図が示されている。この電源
制御システム１００は、電源検出信号発生器（ＰＤＳ
Ｇ）１３０と、リンギング信号選択ユニット（ＲＳＳ
Ｕ）１４０と、第１及び第２電源制御信号発生器（ＰＣ
ＳＧ）１５０及び１６０と、最終電源制御信号発生器
（ＤＰＣＳＧ）１７０と、制御ユニット１８０とから構
成されている。

【０００８】まず、電源供給装置２００に接続されてい
るパワーライン２０１及び２０２が、パワー源（図示せ
ず）に接続されると、コンピュータの現動作状態に拘ら
ず、ＡＣ入力電源は各ライン２０１及び２０２を介して
電源供給装置２００の第１電源供給装置２１０及び第２
電源供給装置２２０に供給される。この第１電源供給装
置２１０は、通常の電源整流方法を用いて両パワーライ
ン２０１及び２０２からのＡＣ入力電源を整流して、本
発明の電源制御システム１００の待機電圧として用いら
れるべきＤＣ電圧Ｖｓ（例えば、＋５Ｖ）を発生する。
その後、ＤＣ電圧Ｖｓはライン１１１を介して電源制御
システム１００内に取り付けられた必要素子に供給され
ることによって、各素子は待機モードにて動作されるよ
うにする。ここで、図１〜図３でライン１１１は説明の
便宜上表記のみする。第２電源供給装置２２０は、本発
明の電源制御方法を用いて、両ライン２０１及び２０２
からのＡＣ入力電源に基づいて複数のＤＣ電圧（例え
ば、Ｖ１〜Ｖ４）を選択的に出力する。本発明の電源制
御方法の詳細は、以下図１〜図３を参照して詳しく述べ
る。

【０００９】第１電源選択信号ＰＳＳ１が、ライン１２
０を介してＰＤＳＧ１３０に供給される。ここで、第１
電源選択信号ＰＳＳ１はコンピュータでのパワーオン／
オフキー（図示せず）の作動によって発生され、コンピ
ュータのオン／オフ動作を選択的に制御するに用いられ
る。例えば、このパワーオン／オフキーを押してコンピ
ュータの動作を初期化すると、第１電源選択信号ＰＳＳ
１はローレベルの論理信号となり、そうでもないと、ハ
イレベルの論理信号となる。ここで、コンピュータの遠
隔制御器上のパワーオン／オフキーが、第１電源選択信
号を発生するに用いられ得ることに注目されたい。

【００１０】電子交換システム（ＥＳＳ）から電話ライ
ン１２２及び１２３と、両電話ライン１２２及び１２３
間に設けられたフォトカプラー１２６とを介して伝送さ
れた、各リンギング信号からＲＳＳＵ１４０により発生
された第２電源選択信号ＰＳＳ２は、ライン１４１を介
してＰＤＳＧ１３０に入力される。詳述すると、遠隔地
に位置した電話やファクシミリユーザがコンピュータに
関連した電話またはファクシミリ（図示せず）のような
受信機を音声メッセージやデータを通信するためにコー
ルする場合、各リンギング信号は各受信機に接続された
ＥＳＳから連続的に発生し、ライン１２２及び１２３を
介してフォトカプラー１２６及び受信機に供給される。

【００１１】フォトカプラー１２６は、発光ダイオード
とフォトトランジスタとからなり、入力された各リンギ
ング信号を検出してロー／ハイレベルのパルス信号を発
生する。ここで、微小抵抗値を有する抵抗１２７は、フ
ォトトランジスタのコレクタとライン１１１との間に設
けられており、ライン１１１上のＤＣ電圧をコレクタに
供給する機能をする。本発明の好ましい実施例によれ
ば、フォトトランジスタの出力は各リンギング信号が発
光ダイオードにより検出される度に、ローレベルのパル
ス信号となるように設計されている。その後、このパル
ス信号はライン１２８を介して制御ユニット１８０と、
ローレベル及びハイレベルの第２電源選択信号ＰＳＳ２
をライン１４１を介してＰＤＳＧ１３０に選択的に出力
するＲＳＳＵ１４０とに各々供給される。

【００１２】図２には、ＲＳＳＵ１４０の詳細なブロッ
クが示されている。このＲＳＳＵ１４０は第１のスリー
ステートバッファ１４４、インバータ１４５及びリンギ
ング信号選択回路（ＲＳＳＣ）１４６を備える。

【００１３】第１のスリーステート３状態バッファ１４
４は、第１番目のローレベルのパルス信号（この信号
は、対応するリンギング信号が検出されたことを表す）
がフォトトランジスタからライン１２８を通じて入力さ
れる場合のみイネーブルされる。その他の場合は即ち、
第１番目の信号後のローレベルのパルス信号（同様に、
対応するリンギング信号が検出されたことを表す）が入
力される場合は動作しない。詳述すると、最初、第１の
スリーステートバッファ１４４はフォトトランジスタか
らのパルス信号をライン１２８を介してその入力端子に
受信すると共に、インバータ１４５からの第１バッファ
制御信号ＢＣＳ１に応じて、入力パルス信号を第２のス
リーステートバッファ１４６ｃの入力端子に選択的に供
給する。

【００１４】第１バッファ制御信号ＢＣＳ１は、図１に
示した第２電源制御信号発生器（ＰＣＳＧ）１６０から
ライン１６１上の第２電源制御信号ＰＣＳ２を逆転する
ことによって求められ得る。つまり、ライン１６１上の
第２電源制御信号ＰＣＳ２はインバータ１４５によって
逆転されて、第１バッファ制御信号ＢＣＳ１として第１
のスリーステートバッファ１４４のゲートに供給され
る。

【００１５】本発明の好適実施例に於いて、コンピュー
タのパワーオン／オフ状態の際、第２電源制御信号ＰＣ
Ｓ２のデフォールト値またはレベルは、ＰＣＳＧ１６０
にて＋５Ｖまたハイレベルの論理信号にセットされる。
第２電源制御信号ＰＣＳ２のデフォールト値は第１及び
第２電源選択信号ＰＳＳ１及びＰＳＳ２と、制御ユニッ
ト１８０から発生されたシステムアドレスバス１０１上
の第１アドレス信号ＡＤＤＳ１と、システムデータバス
１０２上の第１データ信号ＤＡＴＡＳ１とに基づいて、
コンピュータの動作制御のための論理信号に変換され
る。第２電源制御信号ＰＣＳ２の詳細は、図１に示した
第２ＰＣＳＧ１６０及び制御ユニット１８０を参照して
説明する。ここで、第１アドレス信号、第１データ信
号、以降説明される第２アドレス信号、第２データ信
号、第３アドレス信号及び第３データ信号の全体ビット
長さは、コンピュータの所望機能に基づいて決まること
に注目されたい。

【００１６】インバータ１４５からの第１バッファ制御
信号ＢＣＳ１に応じて、第１のスリーステートバッファ
１４４はイネーブルされるか動作されないことによっ
て、ライン１２８からのパルス信号を選択的にリンギン
グ信号選択回路１４６に供給する。このリンギング信号
選択回路１４６は第１プログラム可能なロジックアレー
（ＰＡＬ）１４６ａ、第１のＤフリップフロップ（Ｄ
Ｆ／Ｆ）１４６ｂ及び第２のスリーステートバッファ１
４６ｃを備えており、コンピュータユーザの選択に応じ
て第１のスリーステートバッファ１４４からのパルス信
号を選択的に出力する。

【００１７】詳述すると、制御ユニット１８０からのシ
ステムアドレスバス１０１上の第２アドレス信号ＡＤＤ
Ｓ２は第１ＰＡＬ１４６ａに供給され、システムデータ
バス１０２上の第２データ信号ＤＡＴＡＳ２は第１のＤ
Ｆ／Ｆ１４６ｂの入力端子Ｄに供給される。第１ＰＡ
Ｌ１４６ａは、プログラム可能な読取り専用メモリ（Ｐ
ＲＯＭ）のうちの一つであり、ＯＲゲートのアレイ及び
ＡＮＤゲートのアレイより成るマトリックスから構成さ
れており、第２アドレス信号ＡＤＤＳ２に応じて多くの
出力中の一つ（例えば、ライン１０３上の信号）が選択
された場合はハイレベルの論理信号を発生する。その
後、そのハイレベルの論理信号は第１のＤフリップフロ
ップ１４６ｂの他の入力端子にクロック信号ＣＬＫとし
て供給される。

【００１８】この第１のＤフリップフロップ１４６ｂ
は、ＣＬＫ入力端子上の「＞」で示したように、ＣＬＫ
信号の正の遷移（ｐｏｓｉｔｉｖｅ−ｇｏｉｎｇ ｔｒ
ａｎｓｉｔｉｏｎ）でのみトリガする。第１のＤフリッ
プフロップ１４６ｂからの出力／Ｑは、コンピュータの
現動作状態に拘らずにユーザの選択に応じて、ローレベ
ルまたはハイレベルの論理信号にセットされ得る。その
ようなユーザの選択は、第１のＤフリップフロップ１４
６ｂの入力端子Ｄに入力されるべき第２データ信号ＤＡ
ＴＡＳ２のレベルを各正の遷移上でハイレベルまたはロ
ーレベルの論理信号になるように、例えば、コンピュー
タのキーボード（図示せず）上の予め決められたキーを
押すことによって行われる。本発明の好ましい実施例に
よれば、例えば、リンギング信号選択回路１４６が検出
リンギング信号によって動作されると、第１のＤフリッ
プフロップ１４６ｂからの出力はローレベルの論理信号
となり、そうでないと、ハイレベルの論理信号となる。
その後、第１のＤフリップフロップ１４６ｂからの出力
は第２のスリーステートバッファ１４６ｃのゲートに第
２バッファ制御信号ＢＣＳ２として入力される。

【００１９】第２のスリーステートバッファ１４６ｃの
ゲートへの入力がローレベルの第２バッファ制御信号Ｂ
ＣＳ２である場合はイネーブルされ、そうでもないと、
即ち、ハイレベルの第２バッファ制御信号ＢＣＳ２であ
る場合にはディスエーブルされる。第２のスリーステー
トバッファ１４６ｃがイネーブルされると、第１のスリ
ーステートバッファ１４４からのパルス信号はライン１
４１を介して図１の電源検出信号発生器（ＰＤＳＧ）１
３０に第２電源選択信号ＰＳＳ２として供給され、そう
でもないと、電源検出信号発生器１３０にどんな信号も
伝送されない。図２に示したように、リンギング信号選
択回路１４６が検出リンギング信号に拘らずに動作する
ように設定された場合、ライン１１１上のＤＣ電圧Ｖｓ
がライン１４１を介して電源検出信号発生器１３０に供
給されるために、微小抵抗値を有する抵抗１４７はライ
ン１１１とライン１４１との間に設けられている。

【００２０】図１を再度参照すると、電源検出信号発生
器１３０への入力は、第１及び第２電源選択信号ＰＳＳ
１及びＰＳＳ２である。電源検出信号発生器１３０はＡ
ＮＤゲートからなり、両電源選択信号が全てパワーオフ
状態を表すハイレベルの論理信号である場合のみハイレ
ベルの論理信号を発生し、そうでもないと、最も小さい
インターバルのローレベルの論理信号を発生する。しか
る後、電源検出信号発生器１３０の出力は、第３のスリ
ーステートバッファ１４２及び第１電源制御信号発生器
１５０に電源検出信号ＰＤＳとしてライン１３１を介し
て入力される。

【００２１】この第１電源制御信号発生器１５０に於い
ては、第３バッファ制御信号ＢＣＳ３及び第１電源制御
信号ＰＣＳ１が発生される。これらの信号は電源オン／
オフ意図確認機能を選択的に実行するに用いられ、以降
各信号に対して述べる。上記の電源オン／オフ意図確認
機能は、コンピュータ上のパワーオン／オフキーを誤っ
て押すことによって、コンピュータの実行中にその動作
を停止させ、第１電源選択信号ＰＳＳ１が突然ローレベ
ルの論理信号となる場合に、制御ユニット１８０にて処
理される機能を意味する。この電源オン／オフ意図確認
機能に対しては、第２電源制御信号発生器１６０及び制
御ユニット１８０を参照して詳細に述べる。

【００２２】図３を参照すると、図１に示した第１電源
制御信号発生器１５０の例示的なブロック図が示されて
いる。第１電源制御信号発生器１５０は第２ＰＡＬ１５
２、第２のＤフリップフロップ（Ｄ Ｆ／Ｆ）１５３及
び電源制御信号発生回路（ＰＣＳＧＣ）１５７から構成
されている。

【００２３】詳述すると、第２ＰＡＬ１５２はＯＲゲー
トのアレイ及びＡＮＤゲートのアレイより成るマトリッ
クスから構成されており、制御ユニット１８０からのシ
ステムアドレスバス１０１上の第３アドレス信号ＡＤＤ
Ｓ３に応じて多くの出力中の一つ（例えば、ライン１０
４上の信号）が選択されるとハイレベルの論理信号を発
生する。このハイレベルの論理信号は第２のＤフリップ
フロップ１５３の入力端子にクロック信号ＣＬＫとして
供給される。

【００２４】この第２のＤフリップフロップ１５３は、
入力端子ＣＬＫ上の「＞」で示したように、ＣＬＫ信号
の各正の遷移上でのみトリガする。公知のように、第２
のＤフリップフロップ１５３からの出力Ｑは、そのプリ
セットポート（ＰＲ）及びクリアポート（ＣＬＲ）への
入力が全てハイレベルの論理信号の場合にクロック動作
により、そうでもないと、ＰＲポート及びＣＬＲポート
への入力に基づいて決定される。図３に示したように、
抵抗１５４はＰＲポートとライン１１１との間に、抵抗
１５５はＣＬＲポートと接地との間に各々設けられてお
り、抵抗１５６はＤＣ電圧Ｖ１を出力するための第２電
源供給装置２２０の出力ラインとＣＬＲポートとの間に
設けられている。これらの三つの抵抗は、ライン１１１
上のＤＣ電圧Ｖｓと第２電源供給装置２２０の出力ライ
ン上の電圧Ｖ１とを第２のＤフリップフロップ１５３の
ＰＲポート及びＣＬＲポートへ各々安定的に供給される
ようにするに用いられる。

【００２５】コンピュータのパワーオフ状態の際、第２
電源供給装置２２０からのＤＣ電圧Ｖｓはゼロであるの
で、第２のＤフリップフロップ１５３はクリアされる。
従って、第２のＤフリップフロップ１５３からの出力Ｑ
はローレベルの論理信号となる。ここで、制御ユニット
１８０からのシステムデータバス１０２上の第３データ
信号ＤＡＴＡＳ３は「Ｄｏｎｔ´ｃａｒｅ」となると共
に、第２のＤフリップフロップ１５３の入力端子Ｄに入
力される。一方、第３データ信号ＤＡＴＡＳ３のビット
値を適切に変換することによって、コンピュータが動作
中またはパワーオン状態である場合に、電源オン／オフ
意図確認機能を選択的に行うことができる。

【００２６】即ち、本発明の好ましい実施例によれば、
電源オン／オフ意図確認機能がユーザによって設定され
ると、第３データ信号ＤＡＴＡＳ３は前述した突然電源
中断動作に対してローレベルの論理信号とセットされ
る。ここで、第２のＤフリップフロップ１５３の出力Ｑ
は、ローレベルの論理信号となり、そうでなければ、ハ
イレベルの論理信号となる。この場合出力Ｑはハイレベ
ルの論理信号になることとなる。その後、第２のＤフリ
ップフロップ１５３の出力Ｑは電源制御信号発生回路１
５７に供給されると共に、図１の第３のスリーテートバ
ッファ１４２に第３バッファ制御信号ＢＣＳ３として供
給される。

【００２７】この電源制御信号発生回路１５７は２つの
インバータ１５７ａ及び１５７ｄと、第４のスリーステ
ートバッファ１５７ｂとから構成されており、電源オン
／オフ意図確認機能がユーザによって設定されない場合
に有用に用いられる。ここで、電源制御信号発生回路１
５７のインバータ１５７ａへの入力はハイレベルの論理
信号となる。

【００２８】詳述すると、インバータ１５７ａは、第２
のＤフリップフロップ１５３からのハイレベルの論理信
号を逆転して、逆転されたローレベルの論理信号を第４
のスリーステートバッファ１５７ｂのゲートに第４バッ
ファ制御信号ＢＣＳ４として供給する。この第４バッフ
ァ制御信号ＢＣＳ４に応じて、第４のスリーステートバ
ッファ１５７ｂはイネーブルされる。

【００２９】従って、図１の電源検出信号発生器１３０
からのライン１３１上の電源検出信号ＰＤＳは、抵抗１
５７ｃを介してインバータ１５７ｄに供給される。この
抵抗１５７ｃは、電源オン／オフ意図確認機能がユーザ
によって設定された場合、第４のスリーステートバッフ
ァ１５７ｂがインバータ１５７ａからのハイレベルの第
４バッファ制御信号ＢＣＳ４に応じてディスエーブルさ
れる場合に、０Ｖまたは接地からのローレベルの論理信
号をインバータ１５７ｄに供給するに用いられる。

【００３０】インバータ１５７ｄは、第４のスリーステ
ートバッファ１５７ｂからの電源検出信号ＰＤＳまたは
抵抗１５７ｃからのローレベルの論理信号を逆転して、
逆転電源検出信号ＩＰＤＳまたはハイレベルの論理信号
を図１に示した最終電源制御信号発生器１７０にライン
１５１を介して第１電源制御信号ＰＣＳ１として供給す
る。インバータ１５７ｄからの出力をライン１５１を介
して最終電源制御信号発生器１７０に安定的に供給する
ために、微小な抵抗値を有する抵抗１５７ｅが両ライン
１１１及び１５１間に設けられている。

【００３１】前述したことから分かるように、コンピュ
ータがパワーオフ状態にあるかまたは電源オン／オフ意
図確認機能がユーザによって設定されている場合に、ラ
イン１５１上の第１電源制御信号ＰＣＳ１はハイレベル
の論理信号となる。その他の場合は、ライン１３１から
の電源検出信号ＰＤＳに基づいて決定される。

【００３２】図１を再び参照すると、第３のスリーステ
ートバッファ１４２は図３の第２のＤフリップフロップ
１５３からの第３バッファ制御信号ＢＣＳ３に応じて、
ライン１３１からの電源検出信号ＰＤＳを第２電源制御
信号発生器１６０に選択的に供給する。詳述すると、コ
ンピュータのパワーオフ状態の際、第３のスリーステー
トバッファ１４２は第２のＤフリップフロップ１５３か
らのローレベルの第３バッファ制御信号ＢＣＳ３に応じ
てイネーブルされる。よって、ライン１３１からの電源
検出信号ＰＤＳは第２電源制御信号発生器１６０に伝送
される。

【００３３】しかしながら、コンピュータが動作中の場
合は、第３のスリーステートバッファ１４２は第２のＤ
フリップフロップ１５３からの第３バッファ制御信号Ｂ
ＣＳ３に応じてイネーブルされるかディスエーブルされ
ることによって、電源検出信号ＰＤＳを第２電源制御信
号発生器１６０に選択的に供給することになる。前述し
たことから分かるように、そのような選択的伝送動作
は、電源オン／オフ意図確認機能がユーザによって設定
されているか否かに従って行われる。

【００３４】第２電源制御信号発生器１６０は、当技術
分野に於いて大幅に用いられている幾つかのレジスタ
（図示せず）から構成され、第３のスリーステートバッ
ファ１４２からの電源検出信号ＰＤＳ、バス１０１上の
第１アドレス信号ＡＤＤＳ１及びバス１０２上の第１デ
ータ信号ＤＡＴＡＳ１に基づいて第２電源制御信号ＰＣ
Ｓ２を発生する。前述したように、第２電源制御信号Ｐ
ＣＳ２のデフォールトレベルは＋５Ｖまたはハイレベル
の論理信号となる。

【００３５】もし、コンピュータのパワーオフ状態の
際、パワーオン／オフキーが動作されたかまたはリンギ
ング信号が検出されたことを表す、ローレベルの電源検
出信号ＰＤＳが第３のスリーステートバッファ１４２か
ら第２電源制御信号発生器１６０に供給されてコンピュ
ータ動作が初期化された場合、第２電源制御信号ＰＣＳ
２のデフォールトレベルは直ちにローレベルの論理信号
に変換される。

【００３６】ローレベルの第２電源制御信号ＰＣＳ２
は、ライン１６１を介して最終電源制御信号発生器１７
０及びリンギング信号選択ユニット（ＲＳＳＵ）１４０
に供給される。第２電源制御信号発生器１６０からの出
力がライン１６１を介して最終電源制御信号発生器１７
０に安定的に供給されるためには、抵抗値の大なる抵抗
１６２がライン１１１とライン１６１との間に設けられ
る。その後、第１電源制御信号発生器１５０からライン
１５１上のハイレベルの第１電源制御信号ＰＣＳ１と第
２電源制御信号発生器１６０からのライン１６１上のロ
ーレベルの第２電源制御信号ＰＣＳ２とは、最終電源制
御信号発生器１７０に各々入力される。

【００３７】最終電源制御信号発生器１７０（即ち、Ａ
ＮＤゲート）は入力された二つの入力からローレベルの
論理信号を発生すると共に、その信号をローレベルの最
終電源制御信号ＤＰＣＳとしてライン１７１を介して第
２電源供給装置２２０に供給する。このローレベルの最
終電源制御信号ＤＰＣＳに応じて、第２電源供給装置２
２０は、両パワーライン２０１及び２０２を通じて供給
されたＡＣ入力電源を用いて、複数のＤＣ電圧Ｖｓ（例
えば、Ｖ１〜Ｖ４）をコンピュータ内の必要素子に供給
する。好ましくは、公知の多くの電源供給装置の中の一
つのスイッチモード電源供給装置が第２電源供給装置２
２０として用いられ得る。

【００３８】ＤＣ電圧Ｖ１〜Ｖ４がコンピュータ内の必
要素子に供給されると、制御ユニット１８０に組み込ま
れた中央処理装置（ＣＰＵ）（図示せず）は、公知の幾
つかのブートアルゴリズムの中の一つを用いて、コンピ
ュータのブートプロセスを実行し始める。この場合、第
２電源制御信号発生器１６０に書き込まれたレジスタ状
態値はハイレベルの論理信号となる。ここで、レジスタ
状態値のビット長さは、コンピュータの必要機能に基づ
いて決定されることに注目されたい。ブートプロセスを
実行した後、制御ユニット１８０は第４アドレス信号Ａ
ＤＤＳ４をバス１０１を介して、第４データ信号ＤＡＴ
ＡＳ４をバス１０２を介して第２電源制御信号発生器１
６０に供給することによって、第２電源制御信号発生器
１６０に書き込まれたレジスタ状態値をローレベルの論
理信号にリセットする。

【００３９】制御ユニット１８０は、コンピュータの実
行の際、電話ライン１２２及び１２３上の電話、通信ラ
イン１２４上のファックシミリ及びコンピュータのよう
な遠隔地に位置した通信端子から伝送された音声メッセ
ージまたはデータを受信し得る。この制御ユニット１８
０は、ランダム・アクセス・メモリ（ＲＡＭ）、リード
・オンリ・メモリ（ＲＯＭ）、ＣＰＵ、トーン信号検出
機及びモデム（図示せず）から構成され得る。ここで、
好ましくは、ＣＰＵ、ＲＡＭ、ＲＯＭ及びモデム（図示
せず）が制御ユニット１８０に用いられ得ることに注目
されたい。

【００４０】音声メッセージまたはデータが受信された
場合、受信音声メッセージはＲＡＭの第１領域に、受信
データはＲＡＭの第２領域に各々格納される。ここで、
リンギング信号処理動作は通常のリンギング信号処理ア
ルゴリズムを用いて行われることによって、伝送された
音声メッセージまたはデータを効果的に受け取る。

【００４１】一方、図２を再び参照すると、図１の第２
電源制御信号発生器１６０からのライン１６１上のロー
レベルの第２電源制御信号ＰＣＳ２はインバータ１４５
によって逆転されて、逆転されたハイレベルの第２電源
制御信号ＰＣＳ２をハイレベルの第１バッファ制御信号
ＢＣＳ１として第１のスリーステートバッファ１４４の
ゲートに供給する。このハイレベルの第１バッファ制御
信号ＢＣＳ１に応じて、第１のスリーステートバッファ
１４４はディスエーブルされ、よって、ライン１２８か
らの検出された後続リンギング信号の各々を表すパルス
信号は第２のスリーステートバッファ１４６ｃに供給さ
れなく、第１電源供給装置２１０からのライン１１１上
の＋５ＶまたはハイレベルのＤＣ電圧Ｖｓだけが図１に
示した電源検出信号発生器１３０に抵抗１４７及びライ
ン１４１を通じて供給される。

【００４２】図１を再び参照すると、ライン１２０を介
して電源検出信号発生器（ＰＤＳＧ）１３０に入力され
た第１電源選択信号ＰＳＳ１が突然ローレベルの論理信
号となる場合（即ち、コンピュータ上のパワーオン／オ
フキーがユーザによって押されてコンピュータの実行中
にてその動作が停止した場合）、微小間隙を有するロー
レベルの論理信号がローレベルの電源検出信号ＰＤＳと
してライン１３１を介して第１電源制御信号発生器（Ｐ
ＣＳＧ）１５０及び第３のスリーステートバッファ１４
２に各々供給される。

【００４３】この場合、電源オン／オフ意図確認機能が
ユーザによって設定された場合、第３のスリーステート
バッファ１４２は図３に示した第２のＤフリップフロッ
プ１５３からの第３バッファ制御信号ＢＣＳ３に応じて
イネーブルされ、よって、ライン１３１からのローレベ
ルの電源検出信号ＰＤＳは第２電源制御信号発生器１６
０に供給される。ここで、第２電源制御信号発生器１６
０のレジスタ状態値はハイレベルの論理信号に変換され
る。本発明の好ましい実施例によれば、レジスタ状態値
は第２電源制御信号発生器１６０から両バス１０１及び
１０２を通じて、制御ユニット１８０によって予め決め
られた時間間隙でモニタされ得るように設定されてい
る。

【００４４】モニタされたレジスタ状態値がハイレベル
の論理信号である場合は、制御ユニット１８０は電源オ
ン／オフ意図確認機能に対するＲＯＭに格納された予め
決められたガイド情報を出力することによって、ガイド
情報をその表示のためにコンピュータのモニタ（図示せ
ず）に供給する。この場合、本発明の好ましい実施例に
よれば、例示的なガイド情報は「コンピュータ使用を停
止または持続するためには、コンピュータのキーボード
上の予め決められたキーを入力または押して下さい」の
ように読み取られ得る。

【００４５】本発明の他の好適実施例によれば、コンピ
ュータの動作停止のための信号がキーボードから制御ユ
ニット１８０に入力される場合、制御ユニット１８０は
第５アドレス信号ＡＤＤＳ５はバス１０１を、第５デー
タ信号ＤＡＴＡＳ５はバス１０２を各々介して第２電源
制御信号発生器１６０に供給する。これらの第５アドレ
ス信号ＡＤＤＳ５及び第５データ信号ＤＡＴＡＳ５に応
じて、第２電源制御信号発生器１６０は、書き込まれて
いるレジスタ状態値をリセットすると共に、ハイレベル
の第２電源制御信号ＰＣＳ２を発生する。

【００４６】その後、ハイレベルの第２電源制御信号Ｐ
ＣＳ２は、ライン１６１を介して最終電源制御信号発生
器１７０に供給される。また第１電源制御信号発生器１
５０から最終電源制御信号発生器１７０に供給された第
１電源制御信号ＰＣＳ１はハイレベルの論理信号とな
る。かくして、最終電源制御信号発生器１７０は入力さ
れた二つの入力信号に基づいて、ハイレベルの最終電源
制御信号ＤＰＣＳを第２電源供給装置２２０に供給す
る。このハイレベルの最終電源制御信号ＤＰＣＳに応じ
て、第２電源供給装置２２０はターンオフされ、よっ
て、電圧はコンピュータに供給されないことになる。そ
の結果、コンピュータの動作は停止する。

【００４７】一方、コンピュータの動作持続のための信
号がキーボードから制御ユニット１８０に入力された場
合、制御ユニット１８０は第６アドレス信号ＡＤＤＳ６
及び第６データ信号ＤＡＴＡＳ６を第２電源制御信号発
生器１６０に供給してＲＡＭに書き込まれているレジス
タ状態値をローレベルの論理信号にリセットする。しか
しながら、この場合、第２電源制御信号発生器１６０は
ローレベルの第２電源制御信号ＰＣＳ２を再び出力し、
よって、第２電源供給装置２２０はコンピュータに組み
込まれた各々素子が持続的に動作するように、該当素子
にＤＣ電圧Ｖ１〜Ｖ４を続いて供給する。

【００４８】本発明の他の好適実施例によれば、ある時
間間隙間ガイド情報に対する応答がない場合は、本発明
の電源制御システム１００は前述したような二つの方法
に基づいてプロセスすることができる。

【００４９】一方、コンピュータの実行の際、制御ユニ
ット１８０はＲＡＭに格納された音声メッセージまたは
データを予め決められた時間単位でモニタすることによ
って、音声メッセージまたはデータが規則的にＲＡＭに
受信され格納されたか否かを判断する。判断結果が否定
であれば、即ち、ある時間間隙間ＲＡＭに受信され格納
された音声メッセージまたはデータがない場合、制御ユ
ニット１８０は第７アドレス信号ＡＤＤＳ７はバス１０
１を、第７データ信号ＤＡＴＡＳ７はバス１０２を各々
介して第２電源制御信号発生器１６０に供給する。これ
らの第７アドレス信号ＡＤＤＳ７及び第７データ信号Ｄ
ＡＴＡＳ７に応じて、第２電源制御信号発生器１６０は
書き込まれているレジスタ状態値をローレベルの論理信
号にリセットすると共に、ハイレベルの第２電源制御信
号ＰＣＳ２をライン１６１を介して最終電源制御信号発
生器１７０に供給する。

【００５０】最終電源制御信号発生器１７０はハイレベ
ルの最終電源制御信号ＤＰＣＳをハイレベルの第２電源
制御信号ＰＣＳ２を用いて第２電源供給装置２２０に供
給する。ここで、第１電源制御信号ＰＣＳ１は依然にハ
イレベルの論理信号である。ハイレベルの最終電源制御
信号ＤＰＣＳに応じて、第２電源供給装置２２０はター
ンオフされ、よって、コンピュータに電圧が供給されな
いので、コンピュータはターンオフされる。

【００５１】コンピュータの実行際、遠隔地に位置した
他のコンピュータからライン１２４を通じて伝送され
た、ＣＬＯＳＥのような予め決められた命令信号に対応
するデータと、または遠隔地に位置した電話からライン
１２２及び１２３を通じて伝送された、音声信号に対応
するデータとがコンピュータの動作中断のためにＲＡＭ
に受信され格納された場合、制御ユニット１８０は第８
アドレス信号ＡＤＤＳ８及び第８データ信号ＤＡＴＡＳ
８を発生して第２電源制御信号発生器１６０に供給す
る。この場合、第２電源制御信号発生器１６０は書き込
まれているレジスタ状態値をローレベルの論理信号にリ
セットすると共に、ハイレベルの第２電源制御信号ＰＣ
Ｓ２をライン１６１を介して最終電源制御信号発生器１
７０に供給する。

【００５２】この最終電源制御信号発生器１７０はハイ
レベルの第１電源制御信号ＰＣＳ１からハイレベルの最
終電源制御信号ＤＰＣＳを発生して第２電源供給装置２
２０に供給する。ここで、第１電源制御信号ＰＣＳ１は
依然にハイレベルの論理信号である。ハイレベルの最終
電源制御信号ＤＰＣＳに応じて、第２電源供給装置２２
０はターンオフされ、よって、コンピュータに電圧が供
給されないので、コンピュータはターンオフされる。

【００５３】このように、本発明の制御システム組込み
型コンピュータは、電源供給装置の動作を制御するコン
ピュータであり、複数のＤＣ電圧をコンピュータ内の必
要素子に供給して前記コンピュータのオン／オフ動作を
制御する電源制御システムが組み込まれているコンピュ
ータであって、前記コンピュータ上のパワーオン／オフ
キーの作動によって前記コンピュータのオン／オフ動作
が制御される際、発生されたパワー選択信号を検出する
ことによって、検出パワー選択信号をパワー検出信号と
して出力するパワー選択信号検出手段と、前記コンピュ
ータのユーザからの予め決められた命令信号に応じて、
該当命令信号に対応する第１、第２及び第３モード制御
信号を各々発生するモード制御信号発生手段と、前記第
１モード制御信号に応じて、前記パワー検出信号を用い
て第１電源制御信号ＰＣＳ１及び選択制御信号ＢＣＳ３
を発生する第１制御信号発生手段ＰＣＳＧ１５０と、前
記選択制御信号ＢＣＳ３、前記第２及び第３モード制御
信号に応じて、前記パワー検出信号ＰＤＳを用いて第２
電源制御信号ＰＣＳ２を発生する第２制御信号発生手段
ＰＣＳＧ１６０と、前記第１電源制御信号ＰＣＳ１と前
記第２電源制御信号ＰＣＳ２とを論理的に組み合わせ
て、最終電源制御信号ＤＰＣＳを発生して前記電源供給
装置２００に供給することによって、前記複数のＤＣ電
圧を前記コンピュータ内の必要素子に選択的に供給する
ことによって、前記コンピュータのオン／オフ動作を制
御する組み合わせ手段ＤＰＣＳＧ１７０とを含むことを
特徴とする。

【００５４】又、前記第２制御信号発生手段ＰＣＳＧ１
６０が、ターンオフの際、前記コンピュータの動作を初
期化するために、前記パワー検出信号が前記パワーオン
／オフキーが作動されたことを表す第１論理状態にある
か否かを判断して、前記パワー検出信号が前記第１論理
状態である場合は、前記第１論理状態の第２電源制御信
号を発生する第１信号判断手段と、前記コンピュータの
動作際に前記コンピュータの動作を停止するために、前
記パワーオン／オフキーが作動されたことを表す第２論
理状態にあるか否かを判断して、前記パワー検出信号が
前記第２論理状態である場合は、前記選択制御信号、前
記第２及び第３モード制御信号に応じて、前記第１論理
状態または前記第２論理状態の第２電源制御信号を選択
的に発生する第２信号判断手段と、ターンオフの際、前
記選択制御信号に応じて前記パワー検出信号と前記第１
信号判断手段とを、ターンオンの際には、前記パワー検
出信号と前記第２信号判断手段とを選択的にカップリン
グするカップリング手段とを有することを特徴とする。

【００５５】又、前記第２信号判断手段が、前記パワー
検出信号が前記第２論理状態である場合、前記コンピュ
ータのメモリから予め決められたガイド情報を取り出し
て、取り出した予め決められたガイド情報を表示する取
り出し手段と、前記予め決められたガイド情報の表示後
供給された前記第２モード制御信号に応じて、前記第１
論理状態の第２電源制御信号ＰＣＳ２を発生して前記コ
ンピュータの動作を停止せしめる動作停止手段と、前記
予め決められたガイド情報の表示後供給された前記第３
モード制御信号に応じて、前記第２論理状態の第２電源
制御信号を発生して前記コンピュータの動作を持続せし
める動作持続手段とを有することを特徴とする。

【００５６】又、前記第１、第２及び第３モード制御信
号が、アドレス信号及びデータ信号を各々有することを
特徴とする。

【００５７】又、前記第１制御信号発生手段ＰＣＳＧ１
５０が、前記第１モード制御信号の前記アドレス信号に
応じて、前記データ信号をラッチして前記選択制御信号
を発生するラッチ手段１５３と、前記選択制御信号に応
じて、前記パワー検出信号ＰＤＳを用いて前記第１また
は第２論理状態の第１電源制御信号ＰＣＳ１を選択的に
発生する制御信号発生手段とを有することを特徴とす
る。

【００５８】又、前記組み合わせ手段が、論理積ゲート
（ＡＮＤゲート）から成ることを特徴とする。

【００５９】又、前記ラッチ手段が、Ｄフリップフロッ
プから成ることを特徴とする。

【００６０】又、前記第１制御信号発生手段が、前記ア
ドレス信号を用いてクロック信号を発生すると共に、前
記Ｄフリップフロップのクロック入力端子に供給するク
ロック信号発生手段を、更に有することを特徴とする。

【００６１】又、前記クロック信号発生手段が、プログ
ラム可能なロジックアレー（ＰＬＡ）を用いて動作され
ることを特徴とする。

【００６２】又、前記パワー選択信号ＰＳＳ１が、前記
コンピュータのオン／オフ動作を制御するために前記コ
ンピュータの遠隔制御器上のパワーオン／オフキーが作
動される際発生されることを特徴とする。

【００６３】又、電源供給装置の動作を制御するコンピ
ュータであり、複数のＤＣ電圧をコンピュータ内の必要
素子に供給して前記コンピュータのオン／オフ動作を制
御する電源制御電源システムが組み込まれているコンピ
ュータであって、前記電源制御システムが、前記コンピ
ュータのパワーオン／オフ動作を制御するために、前記
コンピュータのパワーオン／オフキーの作動によって前
記コンピュータのオン／オフ動作が制御される際発生さ
れた第１パワー選択信号ＰＳＳ１を検出することによっ
て、第１検出パワー選択信号を出力する第１信号検出手
段と、遠隔地に位置した通信端子のユーザの中のいずれ
か一つが前記コンピュータの動作を初期化するために前
記コンピュータに接続された受信通信端子をコールする
際発生された、リンギング信号を検出して検出リンギン
グ信号を出力する第２信号検出手段と、前記コンピュー
タのユーザから予め決められた命令信号に応じて、該当
命令信号に対応する第１、第２、第３及び第４モード制
御信号を各々発生するモード制御信号発生手段と、前記
第１モード制御信号に応じて、前記検出リンギング信号
を用いて第２電源選択信号ＰＳＳ２を発生する第１選択
信号発生手段ＲＳＳＵ１４０と、前記第１検出パワー選
択信号ＰＳＳ１と前記第２電源選択信号ＰＳＳ２とを論
理的に組み合わせて、電源検出信号ＰＤＳを発生する第
１組み合わせ手段ＰＤＳＧ１３０と、前記第２モード制
御信号に応じて、前記電源検出信号ＰＤＳを用いて第１
電源制御信号ＰＣＳ１及び選択制御信号ＢＣＳ３を発生
する第２選択信号発生手段ＰＣＳＧ１５０と、前記選択
制御信号ＢＣＳ３、前記第３及び第４モード制御信号に
応じて、前記電源検出信号ＰＤＳを用いて第２電源制御
信号ＰＣＳ２を発生する第３選択信号発生手段ＰＣＳＧ
１６０と、前記第１電源制御信号ＰＣＳ１と前記第２電
源制御信号ＰＣＳ２とを論理的に組み合わせて、最終電
源制御信号ＤＰＣＳを発生して前記電源供給装置に供給
することによって、前記複数のＤＣ電圧を前記コンピュ
ータ内の必要素子に選択的に供給して前記コンピュータ
のオン／オフ動作を制御する第２組み合わせ手段ＤＰＣ
ＳＧ１７０とを含むことを特徴とする。

【００６４】又、前記第１制御信号発生手段ＲＳＳＵ１
４０が、前記コンピュータのターンオフの際、第１番目
のリンギング信号が検出された場合、前記第１モード制
御信号に応じて第１論理状態の第３電源制御信号を発生
する第１電源制御信号発生手段と、前記コンピュータの
ターンオンの際、前記第１番目後のリンギング信号が検
出された場合、前記第２モード制御信号に応じて第２論
理状態の第３電源制御信号を発生する第２電源制御信号
発生手段とを有することを特徴とする。

【００６５】又、前記第３選択信号発生手段ＰＣＳＧ１
６０が、前記コンピュータのターンオフの際、前記パワ
ー検出信号が前記コンピュータの動作を初期化するため
に、前記パワーオン／オフキーが作動されたかまたは前
記リンギング信号が検出されたかを表す第１論理状態に
あるか否かを判断して、前記パワー検出信号ＰＤＳが前
記第１論理状態である場合は、前記第１論理状態の第２
電源制御信号ＰＣＳ２を発生する第１信号判断手段と、
前記コンピュータの動作際に、前記パワー検出信号が前
記コンピュータの動作を停止するために前記パワーオン
／オフキーが作動されたことを表す第２論理状態にある
か否かを判断して、前記パワー検出信号が前記第２論理
状態である場合は、前記選択制御信号、前記第３及び第
４モード制御信号に応じて、前記第１論理状態及び前記
第２論理状態の第２電源制御信号ＰＣＳ２を選択的に発
生する第２信号判断手段と、ターンオフの際は、前記選
択制御信号に応じて前記パワー検出信号と第１信号判断
手段とを、ターンオンの際には、前記パワー検出信号と
前記第２信号判断手段とを選択的にカップリングするカ
ップリング手段とを有することを特徴とする。

【００６６】又、前記第２信号判断手段が、前記パワー
検出信号が前記第２論理状態である場合、前記コンピュ
ータのメモリから予め決められたガイド情報を取り出し
て、取り出した予め決められたガイド情報を表示する取
り出し手段と、前記予め決められたガイド情報の表示後
供給された前記第３モード制御信号に応じて、前記第１
論理状態の前記第２電源制御信号を発生して前記コンピ
ュータの動作を停止せしめる動作停止手段と、前記予め
決められたガイド情報の表示後供給された前記第４モー
ド制御信号に応じて、前記第２論理状態の前記第２電源
制御信号を発生して前記コンピュータの動作を持続せし
める動作持続手段とを有することを特徴とする。

【００６７】又、前記第２信号判断手段が、前記コンピ
ュータのターンオンの際、音声メッセージ及びデータが
遠隔地に位置した通信端子の中のいずれか一つから入力
された場合、前記第１論理状態の第２電源制御信号ＰＣ
Ｓ２を発生して前記コンピュータの動作を持続せしめる
動作持続手段と、予め決められた時間間隙の間、遠隔地
に位置した通信端子の中のいずれか一つからも情報が入
力されない場合は、前記第２論理状態の第２電源制御信
号ＰＣＳ２を発生して前記コンピュータの動作を停止せ
しめる動作停止手段とを有することを特徴とする。

【００６８】又、前記第１、第２、第３及び第４モード
制御信号が、アドレス信号及びデータ信号を各々有する
ことを特徴とする。

【００６９】又、前記第２制御信号発生手段が、前記第
２モード制御信号の前記アドレス信号に応じて、前記デ
ータ信号をラッチして前記選択制御信号ＢＣＳ３を発生
するラッチ手段と、前記選択制御信号に応じて、前記パ
ワー検出信号ＰＤＳを用いて前記第１電源制御信号ＰＣ
Ｓ１を発生する制御信号発生手段ＰＣＳＧＣ１５７とを
有することを特徴とする。

【００７０】又、前記ラッチ手段が、Ｄフリップフロッ
プから成ることを特徴とする。

【００７１】又、前記第２制御信号発生手段が、前記ア
ドレス信号を用いてクロック信号を発生すると共に、前
記Ｄフリップフロップのクロック入力端子に供給するク
ロック信号発生手段を、更に有することを特徴とする。

【００７２】又、前記クロック信号発生手段が、プログ
ラム可能なロジックアレー（ＰＬＡ）を用いて動作され
ることを特徴とする。

【００７３】又、前記第２信号検出手段が、フォトカプ
ラーを用いて動作されることを特徴とする。

【００７４】又、前記第１組み合わせ手段ＰＤＳＧ１３
０が、論理積ゲート（ＡＮＤゲート）から成ることを特
徴とする。

【００７５】又、前記第２組み合わせ手段ＰＤＳＧ１７
０が、論理積ゲートから成ることを特徴とする。

【００７６】又、前記第１パワー選択信号ＰＳＳ１が、
前記コンピュータのオン／オフ動作を制御するために前
記コンピュータの遠隔制御器上のパワーオン／オフキー
が作動される際発生されることを特徴とする。上記にお
いて、本発明の好適な実施例について説明したが、本発
明の特許請求の範囲を逸脱することなく、種々の変更を
加え得ることは勿論である。

【００７７】

【発明の効果】従って、本発明によれば、本発明の新規
な電源制御方法を用いて、コンピュータの電源供給を効
果的にスイッチングすることによって、コンピュータの
動作を制御することができる。

【図面の簡単な説明】

【図１】本発明の新規な電源制御システムの概略的なブ
ロック図である。

【図２】図１に示したリンギング信号選択回路の詳細な
ブロック図である。

【図３】図１に示した第１電源制御信号発生器の詳細な
ブロック図である。

【符号の説明】

１００ 電源制御システム １２６ フォトカプラー １２７，１４７，１５４，１５５ 抵抗 １５６，１５７ｃ，１５７ｅ，１６２ 抵抗 １３０ 電源検出信号発生器（ＰＤＳＧ） １４０ リンギング信号選択ユニット（ＲＳＳＵ） １４４ 第１のスリーステートバッファ １４５，１５７ａ，１５７ｄ インバータ １４６ リンギング信号選択回路（ＲＳＳＣ） １４６ａ 第１プログラム可能なロジックアレー（ＰＡ
Ｌ） １４６ｂ 第１のＤフリップフロップ（Ｄ Ｆ／Ｆ） １４６ｃ 第２のスリーステートバッファ １４２ 第３のスリーステートバッファ １５０ 第１電源制御信号発生器（ＰＣＳＧ） １５２ 第２プログラム可能なロジックアレー（ＰＡ
Ｌ） １５３ 第２のＤフリップフロップ（Ｄ Ｆ／Ｆ） １５７ 電源制御信号発生回路（ＰＣＳＧＣ） １５７ｂ 第４のスリーステートバッファ １６０ 第２電源制御信号発生器（ＰＣＳＧ） １７０ 最終電源制御信号発生器（ＤＰＣＳＧ） １８０ 制御ユニット ２００ 電源供給装置 ２１０ 第１電源供給装置 ２２０ 第２電源供給装置

Claims (24)

【特許請求の範囲】
1. 【請求項１】 電源供給装置の動作を制御するコンピュ
   ータであり、複数のＤＣ電圧をコンピュータ内の必要素
   子に供給して前記コンピュータのオン／オフ動作を制御
   する電源制御システムが組み込まれているコンピュータ
   であって、 前記コンピュータ上のパワーオン／オフキーの作動によ
   って前記コンピュータのオン／オフ動作が制御される
   際、発生されたパワー選択信号を検出することによっ
   て、検出パワー選択信号をパワー検出信号として出力す
   るパワー選択信号検出手段と、 前記コンピュータのユーザからの予め決められた命令信
   号に応じて、該当命令信号に対応する第１、第２及び第
   ３モード制御信号を各々発生するモード制御信号発生手
   段と、 前記第１モード制御信号に応じて、前記パワー検出信号
   を用いて第１電源制御信号及び選択制御信号を発生する
   第１制御信号発生手段と、 前記選択制御信号、前記第２及び第３モード制御信号に
   応じて、前記パワー検出信号を用いて第２電源制御信号
   を発生する第２制御信号発生手段と、 前記第１電源制御信号と前記第２電源制御信号とを論理
   的に組み合わせて、最終電源制御信号を発生して前記電
   源供給装置に供給することによって、前記複数のＤＣ電
   圧を前記コンピュータ内の必要素子に選択的に供給する
   ことによって、前記コンピュータのオン／オフ動作を制
   御する組み合わせ手段とを含むことを特徴とする電源制
   御システム組み込み型コンピュータ。
2. 【請求項２】 前記第２制御信号発生手段が、 ターンオフの際、前記コンピュータの動作を初期化する
   ために、前記パワー検出信号が前記パワーオン／オフキ
   ーが作動されたことを表す第１論理状態にあるか否かを
   判断して、前記パワー検出信号が前記第１論理状態であ
   る場合は、前記第１論理状態の第２電源制御信号を発生
   する第１信号判断手段と、 前記コンピュータの動作際に前記コンピュータの動作を
   停止するために、前記パワーオン／オフキーが作動され
   たことを表す第２論理状態にあるか否かを判断して、前
   記パワー検出信号が前記第２論理状態である場合は、前
   記選択制御信号、前記第２及び第３モード制御信号に応
   じて、前記第１論理状態または前記第２論理状態の第２
   電源制御信号を選択的に発生する第２信号判断手段と、 ターンオフの際、前記選択制御信号に応じて前記パワー
   検出信号と前記第１信号判断手段とを、ターンオンの際
   には、前記パワー検出信号と前記第２信号判断手段とを
   選択的にカップリングするカップリング手段とを有する
   ことを特徴とする請求項１に記載の電源制御システム組
   み込み型コンピュータ。
3. 【請求項３】 前記第２信号判断手段が、 前記パワー検出信号が前記第２論理状態である場合、前
   記コンピュータのメモリから予め決められたガイド情報
   を取り出して、取り出した予め決められたガイド情報を
   表示する取り出し手段と、 前記予め決められたガイド情報の表示後供給された前記
   第２モード制御信号に応じて、前記第１論理状態の第２
   電源制御信号を発生して前記コンピュータの動作を停止
   せしめる動作停止手段と、 前記予め決められたガイド情報の表示後供給された前記
   第３モード制御信号に応じて、前記第２論理状態の第２
   電源制御信号を発生して前記コンピュータの動作を持続
   せしめる動作持続手段とを有することを特徴とする請求
   項２に記載の電源制御システム組み込み型コンピュー
   タ。
4. 【請求項４】 前記第１、第２及び第３モード制御信号
   が、アドレス信号及びデータ信号を各々有することを特
   徴とする請求項２に記載の電源制御システム組み込み型
   コンピュータ。
5. 【請求項５】 前記第１制御信号発生手段が、 前記第１モード制御信号の前記アドレス信号に応じて、
   前記データ信号をラッチして前記選択制御信号を発生す
   るラッチ手段と、 前記選択制御信号に応じて、前記パワー検出信号を用い
   て前記第１または第２論理状態の第１電源制御信号を選
   択的に発生する制御信号発生手段とを有することを特徴
   とする請求項３に記載の電源制御システム組み込み型コ
   ンピュータ。
6. 【請求項６】 前記組み合わせ手段が、論理積ゲート
   （ＡＮＤゲート）から成ることを特徴とする請求項２に
   記載の電源制御システム組み込み型コンピュータ。
7. 【請求項７】 前記ラッチ手段が、Ｄフリップフロップ
   から成ることを特徴とする請求項５に記載の電源制御シ
   ステム組み込み型コンピュータ。
8. 【請求項８】 前記第１制御信号発生手段が、前記アド
   レス信号を用いてクロック信号を発生すると共に、前記
   Ｄフリップフロップのクロック入力端子に供給するクロ
   ック信号発生手段を、更に有することを特徴とする請求
   項７に記載の電源制御システム組み込み型コンピュー
   タ。
9. 【請求項９】 前記クロック信号発生手段が、プログラ
   ム可能なロジックアレー（ＰＬＡ）を用いて動作される
   ことを特徴とする請求項８に記載の電源制御システム組
   み込み型コンピュータ。
10. 【請求項１０】 前記パワー選択信号が、前記コンピュ
    ータのオン／オフ動作を制御するために前記コンピュー
    タの遠隔制御器上のパワーオン／オフキーが作動される
    際発生されることを特徴とする請求項１に記載の電源制
    御システム組み込み型コンピュータ。
11. 【請求項１１】 電源供給装置の動作を制御するコンピ
    ュータであり、複数のＤＣ電圧をコンピュータ内の必要
    素子に供給して前記コンピュータのオン／オフ動作を制
    御する電源制御電源システムが組み込まれているコンピ
    ュータであって、 前記電源制御システムが、 前記コンピュータのパワーオン／オフ動作を制御するた
    めに、前記コンピュータのパワーオン／オフキーの作動
    によって前記コンピュータのオン／オフ動作が制御され
    る際発生された第１パワー選択信号を検出することによ
    って、第１検出パワー選択信号を出力する第１信号検出
    手段と、 遠隔地に位置した通信端子のユーザの中のいずれか一つ
    が前記コンピュータの動作を初期化するために前記コン
    ピュータに接続された受信通信端子をコールする際発生
    された、リンギング信号を検出して検出リンギング信号
    を出力する第２信号検出手段と、 前記コンピュータのユーザから予め決められた命令信号
    に応じて、該当命令信号に対応する第１、第２、第３及
    び第４モード制御信号を各々発生するモード制御信号発
    生手段と、 前記第１モード制御信号に応じて、前記検出リンギング
    信号を用いて第２電源選択信号を発生する第１選択信号
    発生手段と、 前記第１検出パワー選択信号と前記第２電源選択信号と
    を論理的に組み合わせて、電源検出信号を発生する第１
    組み合わせ手段と、 前記第２モード制御信号に応じて、前記電源検出信号を
    用いて第１電源制御信号及び選択制御信号を発生する第
    ２選択信号発生手段と、 前記選択制御信号、前記第３及び第４モード制御信号に
    応じて、前記電源検出信号を用いて第２電源制御信号を
    発生する第３選択信号発生手段と、 前記第１電源制御信号と前記第２電源制御信号とを論理
    的に組み合わせて、最終電源制御信号を発生して前記電
    源供給装置に供給することによって、前記複数のＤＣ電
    圧を前記コンピュータ内の必要素子に選択的に供給して
    前記コンピュータのオン／オフ動作を制御する第２組み
    合わせ手段とを含むことを特徴とする電源制御システム
    組み込み型コンピュータ。
12. 【請求項１２】 前記第１選択信号発生手段が、 前記コンピュータのターンオフの際、第１番目のリンギ
    ング信号が検出された場合、前記第１モード制御信号に
    応じて第１論理状態の第３電源制御信号を発生する第１
    電源制御信号発生手段と、 前記コンピュータのターンオンの際、前記第１番目後の
    リンギング信号が検出された場合、前記第２モード制御
    信号に応じて第２論理状態の第３電源制御信号を発生す
    る第２電源制御信号発生手段とを有することを特徴とす
    る請求項１１に記載の電源制御システム組み込み型コン
    ピュータ。
13. 【請求項１３】 前記第３選択信号発生手段が、 前記コンピュータのターンオフの際、前記パワー検出信
    号が前記コンピュータの動作を初期化するために、前記
    パワーオン／オフキーが作動されたかまたは前記リンギ
    ング信号が検出されたかを表す第１論理状態にあるか否
    かを判断して、前記パワー検出信号が前記第１論理状態
    である場合は、前記第１論理状態の第２電源制御信号を
    発生する第１信号判断手段と、 前記コンピュータの動作際に、前記パワー検出信号が前
    記コンピュータの動作を停止するために前記パワーオン
    ／オフキーが作動されたことを表す第２論理状態にある
    か否かを判断して、前記パワー検出信号が前記第２論理
    状態である場合は、前記選択制御信号、前記第３及び第
    ４モード制御信号に応じて、前記第１論理状態及び前記
    第２論理状態の第２電源制御信号を選択的に発生する第
    ２信号判断手段と、 ターンオフの際は、前記選択制御信号に応じて前記パワ
    ー検出信号と第１信号判断手段とを、ターンオンの際に
    は、前記パワー検出信号と前記第２信号判断手段とを選
    択的にカップリングするカップリング手段とを有するこ
    とを特徴とする請求項１２に記載の電源制御システム組
    み込み型コンピュータ。
14. 【請求項１４】 前記第２信号判断手段が、 前記パワー検出信号が前記第２論理状態である場合、前
    記コンピュータのメモリから予め決められたガイド情報
    を取り出して、取り出した予め決められたガイド情報を
    表示する取り出し手段と、 前記予め決められたガイド情報の表示後供給された前記
    第３モード制御信号に応じて、前記第１論理状態の前記
    第２電源制御信号を発生して前記コンピュータの動作を
    停止せしめる動作停止手段と、 前記予め決められたガイド情報の表示後供給された前記
    第４モード制御信号に応じて、前記第２論理状態の前記
    第２電源制御信号を発生して前記コンピュータの動作を
    持続せしめる動作持続手段とを有することを特徴とする
    請求項１３に記載の電源制御システム組み込み型コンピ
    ュータ。
15. 【請求項１５】 前記第２信号判断手段が、 前記コンピュータのターンオンの際、音声メッセージ及
    びデータが遠隔地に位置した通信端子の中のいずれか一
    つから入力された場合、前記第１論理状態の第２電源制
    御信号を発生して前記コンピュータの動作を持続せしめ
    る動作持続手段と、 予め決められた時間間隙の間、遠隔地に位置した通信端
    子の中のいずれか一つからも情報が入力されない場合
    は、前記第２論理状態の第２電源制御信号を発生して前
    記コンピュータの動作を停止せしめる動作停止手段とを
    有することを特徴とする請求項１４に記載の電源制御シ
    ステム組み込み型コンピュータ。
16. 【請求項１６】 前記第１、第２、第３及び第４モード
    制御信号が、アドレス信号及びデータ信号を各々有する
    ことを特徴とする請求項１２に記載の電源制御システム
    組み込み型コンピュータ。
17. 【請求項１７】 前記第２制御信号発生手段が、 前記第２モード制御信号の前記アドレス信号に応じて、
    前記データ信号をラッチして前記選択制御信号を発生す
    るラッチ手段と、 前記選択制御信号に応じて、前記パワー検出信号を用い
    て前記第１電源制御信号を発生する制御信号発生手段と
    を有することを特徴とする請求項１６に記載の電源制御
    システム組み込み型コンピュータ。
18. 【請求項１８】 前記ラッチ手段が、Ｄフリップフロッ
    プから成ることを特徴とする請求項１７に記載の電源制
    御システム組み込み型コンピュータ。
19. 【請求項１９】 前記第２制御信号発生手段が、前記ア
    ドレス信号を用いてクロック信号を発生すると共に、前
    記Ｄフリップフロップのクロック入力端子に供給するク
    ロック信号発生手段を、更に有することを特徴とする請
    求項１７に記載の電源制御システム組み込み型コンピュ
    ータ。
20. 【請求項２０】 前記クロック信号発生手段が、プログ
    ラム可能なロジックアレー（ＰＬＡ）を用いて動作され
    ることを特徴とする請求項１９に記載の電源制御システ
    ム組み込み型コンピュータ。
21. 【請求項２１】 前記第２信号検出手段が、フォトカプ
    ラーを用いて動作されることを特徴とする請求項１２に
    記載の電源制御システム組み込み型コンピュータ。
22. 【請求項２２】 前記第１組み合わせ手段が、論理積ゲ
    ート（ＡＮＤゲート）から成ることを特徴とする請求項
    １２に記載の電源制御システム組み込み型コンピュー
    タ。
23. 【請求項２３】 前記第２組み合わせ手段が、論理積ゲ
    ートから成ることを特徴とする請求項１２に記載の電源
    制御システム組み込み型コンピュータ。
24. 【請求項２４】 前記第１パワー選択信号が、前記コン
    ピュータのオン／オフ動作を制御するために前記コンピ
    ュータの遠隔制御器上のパワーオン／オフキーが作動さ
    れる際発生されることを特徴とする請求項１１に記載の
    電源制御システム組み込み型コンピュータ