JP3805913B2 - コンピュータシステムを待機モードからウェークアップさせる方法およびウェークアップ制御回路 - Google Patents

コンピュータシステムを待機モードからウェークアップさせる方法およびウェークアップ制御回路 Download PDF

Info

Publication number
JP3805913B2
JP3805913B2 JP34387798A JP34387798A JP3805913B2 JP 3805913 B2 JP3805913 B2 JP 3805913B2 JP 34387798 A JP34387798 A JP 34387798A JP 34387798 A JP34387798 A JP 34387798A JP 3805913 B2 JP3805913 B2 JP 3805913B2
Authority
JP
Japan
Prior art keywords
peripheral device
wake
input
computer system
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP34387798A
Other languages
English (en)
Other versions
JP2000066773A (ja
Inventor
政 治 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of JP2000066773A publication Critical patent/JP2000066773A/ja
Application granted granted Critical
Publication of JP3805913B2 publication Critical patent/JP3805913B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215Monitoring of peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Hardware Redundancy (AREA)
  • Safety Devices In Control Systems (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、一般にはコンピュータシステムの電力管理および制御回路に関し、より詳細には、マイクロプロセッサが待機モードであるときにパーソナルコンピュータまたはワークステーションをウェークさせるのに用いるウェークアップ(WAKING UP)制御回路に関する。本発明は、さらに詳細には、パネルスイッチではなく周辺機器を用いることによってコンピュータをウェークアップさせるウェークアップ制御回路に関する。
【0002】
【従来の技術】
米国カリフォルニア州Cupertinoのアップル・コンピュータ社が製造するマッキントッシュのパーソナルコンピュータは、キーボード上の特定のキーを用いて、コンピュータをオンまたはオフする。この方法は非常に便利である。
他方、米国カリフォルニア州サンタクララ市のインテル社は、ATX仕様と呼ばれるパーソナルコンピュータ用の仕様を定めている。ATX仕様において、電力はもはや機械的なスイッチによって制御されるものではない。ATX仕様は、コンピュータシステム全体の電力を、コンピュータ内の制御チップセットで管理し制御する。これは、ソフト電力制御の概念であり、様々な方法を用いてコンピュータをオンまたはオフし、機械的に電力のスイッチをオンにしたりオフにすることに限定されない。
【0003】
ATX仕様のバージョン2.01の一例として、待機電力5VSBはDC5Vであり、これによって、電力がオフの状態のコンピュータシステムの基本電力管理回路を駆動するための0.7Aの最大出力電流が供給される。管理回路は、様々な便利な機能を処理するように設定することができる。例えば、システムを前もって設定しておいて、システムが夜間の所定の時間に起動できるようにすることができる。
【0004】
インテル、マイクロソフト、および東芝は、コンピュータシステムの動作と電力オフとの間に異なる待機モードをいくつか規定しており、構成と電力の間の高度インタフェース(advanced configuration and power interface:ACPI)の仕様を定めている。コンピュータは、自らが有するタスクの量に従って、省力化に適当な待機モードを決定する。少量から大量まで省力化の量に従って、次の4つの待機モードがある。すなわち、S1:CPUのクロックを停止、S2:RAMに一時停止(suspend to)、S3:ディスクに一時停止、およびS4:ソフトのオフである。コンピュータが、RAMに一時停止するモード、S2モードである場合には、リアルタイムのクロック以外のメインボード上のクロックパルスはすべて、一時停止する。従って、CPUその他の回路にクロック入力がないために、すべてのタスクが停止する。ユーザがコンピュータをウェークアップしようとしても、周辺機器がすべて一時停止しているので、キーボード制御装置または赤外線制御装置(またはシリアルポート)によってコンピュータシステムをウェークアップさせることはできない。こういった状況のもとで、ユーザはボタンを押してコンピュータに動作を再開することを知らせねばならない。従って、従来のコンピュータシステムは、周辺機器によってウェークアップさせることができない。
【0005】
【発明が解決しようとする課題】
前述の説明に従って、本発明の目的は、現在のACPI仕様をベースにした、コンピュータシステムを待機モードからウェークアップさせる解決法を提供することである。
本発明の他の目的は、コンピュータシステムを待機モードからウェークアップさせる、ウェークアップ制御回路を提供することである。ウェークアップ制御回路は、元の周辺機器回路の入力/出力バッファを分離せねばならない。これによって、コンピュータシステムが動作モードに復帰するときに異常信号を受け取ってしまうことが防止される。さらに、ウェークアップ制御回路の出力信号は、パネル上のボタンの出力信号と接続して、ワイヤドAND(Wire‐And)を形成せねばならない(チップセットの入力信号は能動−Lレベル(Active‐Low)と仮定する)。
【0006】
【課題を解決するための手段】
上述の目的に従って、コンピュータシステムを待機モードからウェークアップさせるのに周辺機器が用いる、ウェークアップ制御回路が提供される。この制御回路は、コンピュータのメインボード上のチップセットと、少なくとも1つの周辺機器制御装置と、外部周辺機器との間を接続し、コンピュータに内蔵されている。制御回路は、少なくとも入力/出力バッファ、復号器、制御レジスタ、データレジスタ、比較器およびAND論理ゲートを含む。入力/出力バッファは、出力信号を緩衝するために、周辺機器と周辺機器制御装置との間に接続されている。入力/出力バッファがイネーブルされると、周辺機器と周辺機器制御装置は分離され、入力/出力バッファがディセーブルされると、周辺機器は周辺機器制御装置と互いに情報のやりとりをすることができる。周辺機器と接続された復号器がイネーブルされると、復号器は周辺機器からの出力信号を受け取り復号する。メインボードに接続されてコンピュータシステムの制御データを一時記憶する制御レジスタは、制御データに従って、入力/出力バッファおよび復号器を制御する。復号器およびデータレジスタに接続された比較器は、復号器の出力データを所定のウェークアップモードと比較するのに用いられ、その後比較結果信号を出力する。AND論理ゲートは、比較結果信号および、コンピュータシステムのパネルスイッチからの出力信号を受け取り、メインボード上のチップセットに入力される信号を発生する。
【0007】
従って、本発明によれば、コンピュータシステムは、パネルスイッチによってではなく周辺機器によって、ウェークアップし正常な動作モードに復帰することができる。本発明は、ユーザにとってより便利でフレンドリーな方法を提供する。
上述の目的に従って、コンピュータシステムを待機モードからウェークアップさせるのに周辺機器が用いる、ウェークアップの方法が提供される。コンピュータシステムは、少なくとも周辺機器、周辺機器制御装置、ウェークアップ制御回路およびチップセットを含む。方法は、以下の各段階を含む。システムが待機モードになる前に、コンピュータシステムをウェークアップさせるユーザの所定の動作モードを記憶する。システムが待機モードになった後に、周辺機器と周辺機器制御装置とを分離して、周辺機器の出力信号が周辺機器制御装置によってではなくウェークアップ制御回路によって受け取られるようにする。周辺機器の出力信号が、システムをウェークアップさせるユーザの所定の動作モードと一致する場合には、ウェークアップ制御回路がコンピュータをウェークアップさせ、その後システムを正常な動作モードに戻す。そうすると、周辺機器は、周辺機器制御装置と再び情報のやりとりをすることができるようになる。
【0008】
【発明の実施の形態】
特許請求の範囲では、発明とみなされる主題を特に指し示しそれについてはっきりと特許を請求しているが、本発明の目的および特徴、およびそのさらなる目的、特徴および利点は、添付の図面に関して行う以下の説明からよりよく理解されよう。
【0009】
図1は、従来のコンピュータシステムの周辺機器11および周辺機器制御装置12を示す概略図である。コンピュータシステムがRAMに一時停止するモードである場合には、周辺機器制御装置12(キーボード制御装置、赤外線制御装置またはシリアルポート等)がタスクを停止し、ユーザは周辺機器によってコンピュータシステムをウェークアップさせることはできない。また、ユーザがコンピュータシステムをウェークアップしようとする場合には、ユーザはパネル上のボタンを押して信号PANEL_SW*(なお、記号*はPANEL_SW全体に上側にバーが付されていることを意味する。以下の各信号でも同じ。)を発生し、それをメインボード10上のチップセット13に送り、コンピュータシステムに動作モードに復帰するように命令せねばならない。従来、コンピュータシステムが待機モードである場合にコンピュータシステムをウェークアップさせる唯一の方法は、パネル上のボタンを押すことである。
【0010】
従って、パーソナルコンピュータのシステムを待機モードからウェークアップさせるのに用いられる方法および制御回路が提供される。
図2は、本発明の好適な実施形態によるウェークアップ制御回路の概略図を示す。このウェークアップ制御回路は、典型的なコンピュータシステムに内蔵されている。図2はまた、周辺機器制御装置、チップセットおよび外部周辺機器のレイアウトを描いている。外部周辺機器21とメインボード20上の周辺機器制御装置22との間に接続されたウェークアップ制御回路24は、出力信号PANEL_SW*を受け取り、チップセット23によってコンピュータシステムを待機モードからウェークアップさせるために、チップセット23に接続する。コンピュータシステムが正常に動作している場合には、ウェークアップ制御回路はディセーブルモードであり、外部周辺機器21が周辺機器制御装置22と情報のやりとりをすることができるようになっている。ウェークアップ制御回路24は、システムが待機モードに入る前にイネーブルされ、そうすると、周辺機器21と周辺機器制御装置22とを分離することができる。一方で、ウェークアップ制御回路24は、周辺機器から信号を受け取り、それをユーザが規定する所定の値と比較し、その後チップセット23の入力へ制御信号PANEL_SW_OUT*を発生することができる。周辺機器から受け取った信号がユーザが規定する所定の値と一致する場合には、ウェークアップ制御回路25が制御信号PANEL_SW_OUT*を発生し、それをチップセット23の入力に送る。同時に、制御信号PANEL_SW_OUT*は、制御回路25にシステムをウェークアップさせるように命令するために、オープンドレイン(open‐drain)で能動−Lレベルである。この命令によって、システムは正常な動作モードに戻る。ウェークアップ制御回路24が制御信号PANEL_SW_OUT*をチップセット23の入力に送った後、ウェークアップ制御回路24は自動的にディセーブルモードに復帰し、周辺機器21は、周辺機器制御装置22と再び情報のやりとりをすることができるようになる。更に、ウェークアップ制御回路24のクロックは、32.768KHzのリアルタイムのクロックと同じであってもよく、ウェークアップ制御回路24自体が発生する低周波クロックであってもよい。
【0011】
図3は、本発明の好適な実施形態によるウェークアップ制御回路24のブロック図を示す。ウェークアップ制御回路24は、復号器31、制御レジスタ32、データレジスタ33、比較器34、入力/出力バッファ35およびAND制御ゲート36を含む。入力/出力バッファ35は、システムが正常の動作モードに復帰するときに異常信号を受け取ってしまうことを防止するため、外部周辺機器21と周辺機器制御装置22とを分離するよう機能する。ホストシステムは、制御レジスタ32をイネーブルし、ユーザの所定の値をデータレジスタ33内に記憶する。一方、復号器31はイネーブルされて周辺機器21から信号を受け取る。コンピュータシステムが待機モードに入った後、復号器31は周辺機器21からの信号を復号し、その信号を比較器34に送る。比較器34は、復号器31が発生した復号された信号を、データレジスタ33内に記憶されているデータと比較し、その後比較結果信号WAKE_UP*を出力する。ANDゲート36は、比較器34からの出力信号WAKE_UP*およびパネル上のボタンによって発生した出力信号PANEL_SW*を受け取り、その後、ANDゲート36は、メインボード上のチップセット23(図2)の入力へ出力信号PANEL_SW_OUTを発生する。
【0012】
復号器31からの復号された信号と、データレジスタ33内に記憶されているユーザの所定の値が一致する場合には、比較器34の出力信号WAKE_UP*によって、ANDゲート36の出力信号PANEL_SW_OUT*が、論理「0」の0.5−1秒のパルスになり、これによって、チップセット23によってコンピュータシステムをウェークアップさせることができる。更に、ユーザがパネル上のボタンを押すと、それによって出力信号PANEL_SW*もまた論理「0」の0.5−1秒のパルスとなるが、これによって、チップセット23がシステムをウェークアップさせ、正常の動作モードに戻す。
【0013】
前述の説明によれば、コンピュータシステムが待機モードに入った後、コンピュータシステムは、本発明の方法および制御回路に従って、外部周辺機器によってまたはパネル上のボタンを押すことによって、ウェークアップさせることができる。更に、ユーザは、周辺機器の入力信号を特定の値または特定の値の組み合わせになるように予め定めることができ、それによってコンピュータシステムがウェークアップする。
【0014】
図4は、本発明の好適な実施形態による詳細な概略図である。ウェークアップ制御回路は、復号器41、制御レジスタ42、データレジスタ43、比較器44、キーボードおよびマウスの入力/出力バッファ45a、赤外線の入力/出力バッファ45b、およびAND論理ゲートを含む。キーボードおよびマウスの入力/出力バッファ45aは、キーボードとキーボード制御装置との間、およびマウスとキーボード制御装置との間を接続する。
【0015】
コンピュータシステムが待機モードに入る前に、ホストシステムは制御レジスタ42をイネーブルし、ユーザの所定の値をデータレジスタ43内に入れる。一方、制御レジスタは、キーボードおよびマウスの入力/出力バッファ45aがイネーブルされるときにイネーブルされるので、キーボードとキーボード制御装置とは分離され、マウスとキーボード制御装置とは分離されている。また、赤外線の入力/出力バッファ45bはイネーブルされて、赤外線受信器と赤外線制御装置とを分離する。制御レジスタ42は、周辺機器から信号を受け取るために、復号器41をイネーブルする。例えば、制御レジスタ42は、復号器41をイネーブルして、それぞれKBEN、MSENおよびIRENの信号ラインを通じて、外部キーボードの信号KCLKおよびKDAT、外部マウスの信号MCLKおよびMDAT、および赤外線受信器の信号IRRXを受け取る。
【0016】
コンピュータシステムが待機モードになった後、復号器41は、キーボード、マウスおよび赤外線受信器等の周辺機器からの信号を復号し、その後、復号された信号は比較器44に送られる。比較器44は、復号器41からの復号された信号を、データレジスタ43内に記憶されているデータと比較し、比較結果信号WAKE_UP*を発生する。ANDゲート46は、比較器44からの出力信号WAKE_UP*および、パネル上のボタンを押すことによる出力信号PANEL_SW*を受け取り、出力信号PANEL_SW_OUT*を発生して、メインボード上のチップセットの入力に送る。
【0017】
復号器41からの復号された信号が、データレジスタ43内に記憶されているデータと一致する場合には、比較器44の出力信号WAKE_UP*は、論理「0」の0.5〜1秒のパルスである。従って、復号器41からの復号された信号が、データレジスタ43内に記憶されているデータと一致する場合には、比較器44の出力信号WAKE_UP*によって、ANDゲート46の出力信号PANEL_SW_OUT*が、論理「0」の0.5〜1秒のパルスになる。チップセットが信号PANEL_SW_OUT*を受け取ると、システムのウェークアップ手続きが行われる。更に、ユーザはまた、パネル上のボタンを押して、論理「0」の0.5〜1秒のパルスを発生することもできるが、これによって、チップセットがシステムをウェークアップさせ、システムが正常の動作モードに戻るようになる。
【0018】
従って、ユーザは、外部周辺機器によってシステムをウェークアップさせる制御モードを前もって設定しておき、その制御モード情報をデータレジスタ内に記憶させておくことができる。外部周辺機器によって入力された信号が、ユーザが規定する所定の値と一致する場合には、ウェークアップ制御回路が、チップセットを制御して、システムのウェークアップ手続きを行う。例えば、ユーザは、いくつかの特別なキーを同時に押す、マウスのボタンのすべてを同時にクリックする、あるいは、赤外線受信器によって特定のデータを受け取る、等の方法を、コンピュータシステムをウェークアップさせる命令の役割をするように規定することができる。
【0019】
本発明の好適な実施形態が提供するウェークアップ制御回路によれば、コンピュータシステムを待機モードからウェークアップさせる方法は、以下の各段階を含む。
【0020】
段階1:ユーザは、システムが待機モードになる前に、システムをウェークアップさせる動作モードを予め定める。例えば、システムが待機モードになる前に、システムをウェークアップさせるユーザの所定の動作モードが、ウェークアップ制御回路のデータレジスタ内に記憶される。
【0021】
段階2:コンピュータシステムが待機モードになった後に、ウェークアップ制御回路が周辺機器と周辺機器制御装置を分離して、周辺機器の出力信号が周辺機器制御装置に送られることを防止し、次いで、周辺機器からの出力信号を受け取る。例えば、コンピュータシステムが待機モードになった後に、ウェークアップ制御回路の制御レジスタが起動して、入力/出力バッファをイネーブルし、それによって、周辺機器と周辺機器制御装置とが分離され、周辺機器からの出力信号が、周辺機器制御装置ではなくウェークアップ制御回路の復号器に受け取られる。
【0022】
段階3:周辺機器からの出力信号が、システムをウェークアップさせるユーザの所定の動作モードと一致する場合には、ウェークアップ制御回路がシステムをウェークアップさせ、システムを正常な動作モードに戻す。一方、周辺機器と周辺機器制御装置とは再び互いに情報のやりとりをすることができる。例えば、ウェークアップ制御回路の比較器は、復号器の出力信号を、データレジスタ内に記憶されているデータと比較する。比較結果が一致する場合には、システムはチップセットによってウェークアップされる。システムは制御レジスタをクリアし、復号器が周辺機器からの出力信号を受け取らないようにし、入力/出力バッファをディセーブルして、周辺機器と周辺機器制御装置との間の接続を回復する。
【0023】
【発明の効果】
従って、本発明によれば、パネルスイッチによってではなく周辺機器によって、コンピュータシステムをウェークアップさせ正常な動作モードに復帰させることができる。本発明は、ユーザにとってより便利でフレンドリーな方法を提供する。
本発明を好適な実施形態と共に説明してきたが、この説明は本発明を限定するように意図されたものではない。当業者には、実施形態の様々な変形が明白であろう。従って、添付の特許請求の範囲は、本発明の真の範囲内にあるいかなる変形および実施形態もカバーするものである、ということが意図されている。
【図面の簡単な説明】
【図1】 慣用のコンピュータシステムの周辺機器および周辺機器制御装置の概略図である。
【図2】 本発明の好適な実施形態によるウェークアップ制御回路の概略図であり、周辺機器制御装置、典型的なコンピュータのメインボード上のチップセットおよび外部周辺機器のレイアウトを示す。
【図3】 本発明の好適な実施形態によるウェークアップ制御回路のブロック図である。
【図4】 本発明の好適な実施形態によるウェークアップ制御回路の詳細回路図である。
【符号の説明】
21 周辺機器、 22 周辺機器制御装置、 24 ウェークアップ制御回路、 31 復号器、 32 制御レジスタ、 33 データレジスタ、 34 比較器、 35 入力/出力バッファ。

Claims (11)

  1. 周辺機器と周辺機器制御装置との間に接続され、前記周辺機器からの出力信号を緩衝する入力/出力バッファを備え、前記周辺機器と前記周辺機器制御装置は、前記入力/出力バッファがイネーブルされると分離され、該入力/出力バッファがディセーブルされると互いに情報のやりとりをする、コンピュータシステムのホストシステムに設置されたウェークアップ制御回路であって、
    前記周辺機器と接続され、イネーブルされると前記周辺機器からの出力信号を受け取り復号する復号器と、
    前記ホストシステム、前記復号器および前記入力/出力バッファに接続され、前記コンピュータシステムの制御データを一時記憶し、該制御データに応答して前記入力/出力バッファおよび前記復号器を制御する制御レジスタと、
    前記ホストシステムに接続され、ウェークアップモードデータを一時記憶するデータレジスタと、
    前記復号器および前記データレジスタに接続され、前記ウェークアップモードデータを前記復号器からの出力信号と比較し、比較結果信号を出力する比較器と、
    前記比較結果信号および前記コンピュータシステムのパネルスイッチからの出力信号を受け取り、一致を示す前記比較結果信号およびウェークアップを指示するパネルスイッチからの前記出力信号の少なくとも一方があると前記制御レジスタへ信号を発生する論理ゲート
    を備えたウェークアップ制御回路。
  2. 前記入力/出力バッファは、キーボードおよびマウスの入力/出力バッファを含む請求項1に記載のウェークアップ制御回路。
  3. 前記入力/出力バッファは、赤外線受信器の入力/出力バッファを含む請求項1に記載のウェークアップ制御回路。
  4. 前記入力/出力バッファは、キーボードおよびマウスの入力/出力バッファおよび赤外線受信器の入力/出力バッファを含む請求項1に記載のウェークアップ制御回路。
  5. コンピュータシステムに内蔵され、該コンピュータシステムのホストシステム上で前記ホストシステム上のチップセット周辺機器制御装置と、外部の周辺機器との間に接続されたウェークアップ制御回路において、
    前記周辺機器と前記周辺機器制御装置との間に接続されイネーブルされると分離しディセーブルされると互いに情報のやりとりが行えるようにし、さらに該周辺機器からの出力信号を緩衝する入力/出力バッファと、
    前記周辺機器と接続され、イネーブルされると該周辺機器からの出力信号を受け取り復号する復号器と、
    前記ホストシステム、前記復号器および前記入力/出力バッファに接続され、前記コンピュータシステムの制御データを一時記憶し該制御データに応答して前記入力/出力バッファおよび前記復号器を制御する制御レジスタと、
    前記ホストシステムに接続され、ウェークアップモードデータを一時記憶するデータレジスタと、
    前記復号器および前記データレジスタに接続され、前記ウェークアップモードデータを前記復号器からの出力信号と比較し、比較結果信号を出力する比較器と、
    前記比較結果信号および前記コンピュータシステムのパネルスイッチからの出力信号を受け取り、一致を示す前記比較結果信号およびウェークアップを指示するパネルスイッチからの前記出力信号の少なくとも一方があると前記制御レジスタおよび前記チップセットへ信号を発生する論理ゲート
    を備えたウェークアップ制御回路。
  6. 前記入力/出力バッファはキーボードおよびマウスの入力/出力バッファを含む、請求項5に記載のウェークアップ制御回路。
  7. 前記入力/出力バッファは、赤外線受信器の入力/出力バッファを含む請求項5に記載のウェークアップ制御回路。
  8. 前記入力/出力バッファは、キーボードおよびマウスの入力/出力バッファおよび赤外線受信器の入力/出力バッファを含む請求項5に記載のウェークアップ制御回路。
  9. コンピュータシステムを待機モードからウェークアップさせる方法であって、該コンピュータシステムは、少なくとも周辺機器、周辺機器制御装置、ウェークアップ制御回路およびチップセットを含み、
    前記コンピュータシステムが待機モードになる前に、該コンピュータシステムをウェークアップさせるユーザの所定の動作モードを記憶する段階と、
    前記コンピュータシステムが待機モードになった後に、前記周辺機器と前記周辺機器制御装置とを分離して、前記周辺機器の出力信号が前記周辺機器制御装置によってではなく前記ウェークアップ制御回路によって受け取られるようにする段階と、
    前記周辺機器の出力信号を前記コンピュータシステムをウェークアップさせる前記ユーザの所定の動作モードと比較して、前記出力信号と前記所定の動作モードが一致する場合には、前記ウェークアップ制御回路が前記コンピュータシステムをウェークアップさせ、その後、前記コンピュータシステムを正常な動作モードに戻すようにする段階と
    を含むコンピュータシステムを待機モードからウェークアップさせる方法。
  10. 入力/出力バッファを使用し、前記入力/出力バッファがイネーブルされると、該入力/出力バッファによって前記周辺機器と前記周辺機器制御装置とが分離される請求項9に記載の方法。
  11. コンピュータシステムを待機モードからウェークアップさせる方法であって、該コンピュータシステムは、少なくとも周辺機器、周辺機器制御装置、ウェークアップ制御回路およびチップセットを含み、該ウェークアップ制御回路は、少なくとも復号器、制御レジスタ、データレジスタ、比較器および入力/出力バッファを含み、
    前記コンピュータシステムが待機モードになる前に、該コンピュータシステムをウェークアップさせるユーザの所定の動作モードを、前記ウェークアップ制御回路の前記データレジスタ内に記憶する段階と、
    ウェークアップ制御データを前記ウェークアップ制御回路の前記制御レジスタ内に記憶する段階と、
    前記コンピュータシステムが待機モードになった後に、前記周辺機器と前記周辺機器制御装置とを分離して、前記周辺機器の出力信号が前記周辺機器制御装置によってではなく前記ウェークアップ制御回路の前記復号器によって受け取られるようにする段階と、
    前記周辺機器からの出力信号を前記復号器によって復号する段階と、
    前記ウェークアップ制御回路の前記比較器によって前記周辺機器の出力信号を前記コンピュータシステムをウェークアップさせる前記ユーザの所定の動作モードと比較して、前記出力信号と前記所定の動作モードが一致する場合には、前記チップセットを通じて前記ウェークアップ制御回路が前記コンピュータシステムをウェークアップさせるようにする段階と、
    該制御レジスタをクリアして、該復号器が該周辺機器からの出力信号を受け取らないようにする段階と、
    前記周辺機器と前記周辺機器制御装置との間の情報のやりとりを再確立するために、前記入力/出力バッファをディセーブルする段階と
    を含むコンピュータシステムを待機モードからウェークアップさせる方法。
JP34387798A 1998-08-12 1998-12-03 コンピュータシステムを待機モードからウェークアップさせる方法およびウェークアップ制御回路 Expired - Lifetime JP3805913B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW087113260A TW374871B (en) 1998-08-12 1998-08-12 Control circuit and waking method by a peripheral equipment when the computer enters into the standby status
TW87113260 1998-08-12

Publications (2)

Publication Number Publication Date
JP2000066773A JP2000066773A (ja) 2000-03-03
JP3805913B2 true JP3805913B2 (ja) 2006-08-09

Family

ID=21630977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34387798A Expired - Lifetime JP3805913B2 (ja) 1998-08-12 1998-12-03 コンピュータシステムを待機モードからウェークアップさせる方法およびウェークアップ制御回路

Country Status (3)

Country Link
US (1) US6272645B1 (ja)
JP (1) JP3805913B2 (ja)
TW (1) TW374871B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100316647B1 (ko) * 1998-07-30 2002-01-15 윤종용 웨이크 온 랜신호를 이용한 컴퓨터 시스템에서의 파워 제어방법및 그 장치
TW425506B (en) * 1999-06-11 2001-03-11 Via Tech Inc Voltage switching device for suspending to RAM mode
US6487521B1 (en) * 1999-07-07 2002-11-26 International Business Machines Corporation Method, system, and program for monitoring a device to determine a power failure at the device
US6571341B1 (en) * 1999-07-23 2003-05-27 Intel Corporation Using a hardware-driven event to wake a computer from a sleeping state
US6571181B1 (en) * 1999-08-11 2003-05-27 Broadcom Corporation System and method for detecting a device requiring power
US6564330B1 (en) * 1999-12-23 2003-05-13 Intel Corporation Wakeup circuit for computer system that enables codec controller to generate system interrupt in response to detection of a wake event by a codec
US6799278B2 (en) * 2000-12-21 2004-09-28 Dell Products, L.P. System and method for processing power management signals in a peer bus architecture
US6981161B2 (en) * 2001-09-12 2005-12-27 Apple Computer, Inc. Method and apparatus for changing a digital processing system power consumption state by sensing peripheral power consumption
US8286018B2 (en) 2004-06-29 2012-10-09 Seagate Technology Llc Power management in data storage device determining utilization of a control circuit by its rate of command processing
KR100702750B1 (ko) 2005-05-03 2007-04-03 엘지전자 주식회사 저전력 기능 지원 기기와 비지원 기기의 네트워크상의혼재에 의한 액션오류를 방지하는 방법 및 장치
CN1983220B (zh) * 2005-12-17 2010-05-05 鸿富锦精密工业(深圳)有限公司 多信号源共用信号输入电路
US7673161B2 (en) * 2006-03-28 2010-03-02 Lenovo (Singapore) Pte. Ltd. Apparatus, system, and method for selecting a waking process
CN101488047B (zh) * 2008-01-16 2013-02-13 鸿富锦精密工业(深圳)有限公司 带开关机功能的键盘
US8269212B2 (en) * 2009-04-29 2012-09-18 Honeywell International Inc. OLED display with a common anode and method for forming the same
US20100332877A1 (en) * 2009-06-30 2010-12-30 Yarch Mark A Method and apparatus for reducing power consumption
CN102231087B (zh) * 2009-11-17 2013-04-24 鸿富锦精密工业(深圳)有限公司 键盘
KR101423409B1 (ko) * 2009-12-22 2014-07-24 노키아 코포레이션 서브 시스템을 통해 에너지 관리를 수행하는 방법 및 장치
JP5616649B2 (ja) * 2010-02-10 2014-10-29 セイコーインスツル株式会社 マウス装置
US9645630B2 (en) * 2013-01-18 2017-05-09 Apple Inc. Selectively permitting an apparatus to be awakened depending on a programmable setting

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5214785A (en) * 1989-09-27 1993-05-25 Third Point Systems, Inc. Controller with keyboard emulation capability for control of host computer operation
US5752050A (en) * 1994-10-04 1998-05-12 Intel Corporation Method and apparatus for managing power consumption of external devices for personal computers using a power management coordinator
US5574920A (en) * 1994-10-25 1996-11-12 Microsoft Corporation Method for controlling power down of a hard disk drive in a computer
US5799196A (en) * 1996-07-02 1998-08-25 Gateway 2000, Inc. Method and apparatus of providing power management using a self-powered universal serial bus (USB) device
US5887131A (en) * 1996-12-31 1999-03-23 Compaq Computer Corporation Method for controlling access to a computer system by utilizing an external device containing a hash value representation of a user password
TW320697B (en) * 1997-05-30 1997-11-21 Winbond Electronics Corp Security control circuit for computer system power switch
US5878264A (en) * 1997-07-17 1999-03-02 Sun Microsystems, Inc. Power sequence controller with wakeup logic for enabling a wakeup interrupt handler procedure
US5962930A (en) * 1997-11-26 1999-10-05 Intel Corporation Method and apparatus for detecting supply power loss
US6052793A (en) * 1998-06-10 2000-04-18 Dell Usa, L.P. Wakeup event restoration after power loss

Also Published As

Publication number Publication date
JP2000066773A (ja) 2000-03-03
US6272645B1 (en) 2001-08-07
TW374871B (en) 1999-11-21

Similar Documents

Publication Publication Date Title
JP3805913B2 (ja) コンピュータシステムを待機モードからウェークアップさせる方法およびウェークアップ制御回路
US5664203A (en) Peripheral device input-initiated resume system for combined hibernation system and back-up power supply for computer
KR100603926B1 (ko) 여러 전원 관리 상태를 갖는 컴퓨터 시스템을 위한 전원 공급 제어 회로 및 그의 제어 방법
US6065124A (en) Computer system having power saving and management function and method of controlling the same
JP3272298B2 (ja) 放電回路を備えたスイッチ回路および電子機器
JP3789792B2 (ja) 携帯型コンピュータシステム及びその制御方法
JPH08314587A (ja) 省電力電源回路
CN1206868A (zh) 控制处于电源管理模式的监视器的屏幕显示的计算机系统
EP1218882A1 (en) Launch key, low power cd-rom player for portable computers
US6691238B1 (en) System for disabling remote wake events on a remote wake line that is coupled to a front panel switch wake line
KR950001418B1 (ko) 세트업 기능 및 폽업 기능을 구비한 휴대용 컴퓨터의 폽업 제어 시스템
US6275947B1 (en) Control circuit and method to wake up or turn on computer via peripheral device
US7020785B2 (en) Method for automatically verifying security code of computer system operated by remote controller
US6272630B1 (en) Method and device for reserving wake-up functions of computer system after power loss
US20050235169A1 (en) Power reduction for unintentional activation of a wireless input device
JPH10333790A (ja) パワーセーブ機能を備えた情報処理装置及び当該情報処理装置のパワーセーブ解除方法
US6282664B1 (en) Method and apparatus for switching an electronic system between an operating mode and stand-by mode
JP3575355B2 (ja) Rgb信号入力切替装置および消費電力低減方法
JPH0883133A (ja) コンピュータシステム及びそのクロック制御方法
KR0150752B1 (ko) 시스템의 전력소모를 줄이기 위한 전력 운영 방법
KR100471080B1 (ko) 컴퓨터시스템의 전원제어회로
KR0167697B1 (ko) 다단계 절전형 컴퓨터
JPH075959A (ja) 周辺装置をパワーアップまたはパワーダウンする方法及び装置
KR100300029B1 (ko) 자바엠씨유의파워관리장치
JP3018373B2 (ja) 情報処理装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050802

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20051102

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20051109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060511

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110519

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110519

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120519

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130519

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140519

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term