JP2000066773A - コンピュータシステムを待機モードからウェークアップさせる方法およびウェークアップ制御回路 - Google Patents
コンピュータシステムを待機モードからウェークアップさせる方法およびウェークアップ制御回路Info
- Publication number
- JP2000066773A JP2000066773A JP10343877A JP34387798A JP2000066773A JP 2000066773 A JP2000066773 A JP 2000066773A JP 10343877 A JP10343877 A JP 10343877A JP 34387798 A JP34387798 A JP 34387798A JP 2000066773 A JP2000066773 A JP 2000066773A
- Authority
- JP
- Japan
- Prior art keywords
- peripheral device
- wake
- input
- control circuit
- computer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
Abstract
(57)【要約】
【課題】 現在のＡＣＰＩの仕様をベースにした、コン
ピュータシステムを待機モードからウェークアップさせ
る、方法および制御回路を提供する。 【解決手段】 システムが待機モードになる前に、ユー
ザが予め定めたシステムをウェークアップさせる動作モ
ードが記憶される。システムが待機モードになった後
に、周辺機器２１と周辺機器制御装置２２が分離され、
周辺機器制御装置２２が周辺機器２１からの出力信号を
受け取ることが防止される。その後、ウェークアップ制
御回路２４が周辺機器２１からの出力信号を受け取る。
待機モードにおいて、周辺機器２１からの出力信号がユ
ーザの所定の動作モードと一致する場合には、システム
は、ウェークアップ制御回路２４によってウェークアッ
プし、正常な動作モードに戻る。
ピュータシステムを待機モードからウェークアップさせ
る、方法および制御回路を提供する。 【解決手段】 システムが待機モードになる前に、ユー
ザが予め定めたシステムをウェークアップさせる動作モ
ードが記憶される。システムが待機モードになった後
に、周辺機器２１と周辺機器制御装置２２が分離され、
周辺機器制御装置２２が周辺機器２１からの出力信号を
受け取ることが防止される。その後、ウェークアップ制
御回路２４が周辺機器２１からの出力信号を受け取る。
待機モードにおいて、周辺機器２１からの出力信号がユ
ーザの所定の動作モードと一致する場合には、システム
は、ウェークアップ制御回路２４によってウェークアッ
プし、正常な動作モードに戻る。
Description
【０００１】
【発明の属する技術分野】本発明は、一般にはコンピュ
ータシステムの電力管理および制御回路に関し、より詳
細には、マイクロプロセッサが待機モードであるときに
パーソナルコンピュータまたはワークステーションをウ
ェークさせるのに用いるウェークアップ(WAKING UP)制
御回路に関する。本発明は、さらに詳細には、パネルス
イッチではなく周辺機器を用いることによってコンピュ
ータをウェークアップさせるウェークアップ制御回路に
関する。
ータシステムの電力管理および制御回路に関し、より詳
細には、マイクロプロセッサが待機モードであるときに
パーソナルコンピュータまたはワークステーションをウ
ェークさせるのに用いるウェークアップ(WAKING UP)制
御回路に関する。本発明は、さらに詳細には、パネルス
イッチではなく周辺機器を用いることによってコンピュ
ータをウェークアップさせるウェークアップ制御回路に
関する。
【０００２】
【従来の技術】米国カリフォルニア州Cupertinoのアッ
プル・コンピュータ社が製造するマッキントッシュのパ
ーソナルコンピュータは、キーボード上の特定のキーを
用いて、コンピュータをオンまたはオフする。この方法
は非常に便利である。他方、米国カリフォルニア州サン
タクララ市のインテル社は、ＡＴＸ仕様と呼ばれるパー
ソナルコンピュータ用の仕様を定めている。ＡＴＸ仕様
において、電力はもはや機械的なスイッチによって制御
されるものではない。ＡＴＸ仕様は、コンピュータシス
テム全体の電力を、コンピュータ内の制御チップセット
で管理し制御する。これは、ソフト電力制御の概念であ
り、様々な方法を用いてコンピュータをオンまたはオフ
し、機械的に電力のスイッチをオンにしたりオフにする
ことに限定されない。
プル・コンピュータ社が製造するマッキントッシュのパ
ーソナルコンピュータは、キーボード上の特定のキーを
用いて、コンピュータをオンまたはオフする。この方法
は非常に便利である。他方、米国カリフォルニア州サン
タクララ市のインテル社は、ＡＴＸ仕様と呼ばれるパー
ソナルコンピュータ用の仕様を定めている。ＡＴＸ仕様
において、電力はもはや機械的なスイッチによって制御
されるものではない。ＡＴＸ仕様は、コンピュータシス
テム全体の電力を、コンピュータ内の制御チップセット
で管理し制御する。これは、ソフト電力制御の概念であ
り、様々な方法を用いてコンピュータをオンまたはオフ
し、機械的に電力のスイッチをオンにしたりオフにする
ことに限定されない。
【０００３】ＡＴＸ仕様のバージョン２．０１の一例と
して、待機電力５ＶＳＢはＤＣ５Ｖであり、これによっ
て、電力がオフの状態のコンピュータシステムの基本電
力管理回路を駆動するための０．７Ａの最大出力電流が
供給される。管理回路は、様々な便利な機能を処理する
ように設定することができる。例えば、システムを前も
って設定しておいて、システムが夜間の所定の時間に起
動できるようにすることができる。
して、待機電力５ＶＳＢはＤＣ５Ｖであり、これによっ
て、電力がオフの状態のコンピュータシステムの基本電
力管理回路を駆動するための０．７Ａの最大出力電流が
供給される。管理回路は、様々な便利な機能を処理する
ように設定することができる。例えば、システムを前も
って設定しておいて、システムが夜間の所定の時間に起
動できるようにすることができる。
【０００４】インテル、マイクロソフト、および東芝
は、コンピュータシステムの動作と電力オフとの間に異
なる待機モードをいくつか規定しており、構成と電力の
間の高度インタフェース（ａｄｖａｎｃｅｄ ｃｏｎｆ
ｉｇｕｒａｔｉｏｎ ａｎｄｐｏｗｅｒ ｉｎｔｅｒｆ
ａｃｅ：ＡＣＰＩ）の仕様を定めている。コンピュータ
は、自らが有するタスクの量に従って、省力化に適当な
待機モードを決定する。少量から大量まで省力化の量に
従って、次の４つの待機モードがある。すなわち、Ｓ
１：ＣＰＵのクロックを停止、Ｓ２：ＲＡＭに一時停止
(suspend to)、Ｓ３：ディスクに一時停止、およびＳ
４：ソフトのオフである。コンピュータが、ＲＡＭに一
時停止するモード、Ｓ２モードである場合には、リアル
タイムのクロック以外のメインボード上のクロックパル
スはすべて、一時停止する。従って、ＣＰＵその他の回
路にクロック入力がないために、すべてのタスクが停止
する。ユーザがコンピュータをウェークアップしようと
しても、周辺機器がすべて一時停止しているので、キー
ボード制御装置または赤外線制御装置（またはシリアル
ポート）によってコンピュータシステムをウェークアッ
プさせることはできない。こういった状況のもとで、ユ
ーザはボタンを押してコンピュータに動作を再開するこ
とを知らせねばならない。従って、従来のコンピュータ
システムは、周辺機器によってウェークアップさせるこ
とができない。
は、コンピュータシステムの動作と電力オフとの間に異
なる待機モードをいくつか規定しており、構成と電力の
間の高度インタフェース（ａｄｖａｎｃｅｄ ｃｏｎｆ
ｉｇｕｒａｔｉｏｎ ａｎｄｐｏｗｅｒ ｉｎｔｅｒｆ
ａｃｅ：ＡＣＰＩ）の仕様を定めている。コンピュータ
は、自らが有するタスクの量に従って、省力化に適当な
待機モードを決定する。少量から大量まで省力化の量に
従って、次の４つの待機モードがある。すなわち、Ｓ
１：ＣＰＵのクロックを停止、Ｓ２：ＲＡＭに一時停止
(suspend to)、Ｓ３：ディスクに一時停止、およびＳ
４：ソフトのオフである。コンピュータが、ＲＡＭに一
時停止するモード、Ｓ２モードである場合には、リアル
タイムのクロック以外のメインボード上のクロックパル
スはすべて、一時停止する。従って、ＣＰＵその他の回
路にクロック入力がないために、すべてのタスクが停止
する。ユーザがコンピュータをウェークアップしようと
しても、周辺機器がすべて一時停止しているので、キー
ボード制御装置または赤外線制御装置（またはシリアル
ポート）によってコンピュータシステムをウェークアッ
プさせることはできない。こういった状況のもとで、ユ
ーザはボタンを押してコンピュータに動作を再開するこ
とを知らせねばならない。従って、従来のコンピュータ
システムは、周辺機器によってウェークアップさせるこ
とができない。
【０００５】
【発明が解決しようとする課題】前述の説明に従って、
本発明の目的は、現在のＡＣＰＩ仕様をベースにした、
コンピュータシステムを待機モードからウェークアップ
させる解決法を提供することである。本発明の他の目的
は、コンピュータシステムを待機モードからウェークア
ップさせる、ウェークアップ制御回路を提供することで
ある。ウェークアップ制御回路は、元の周辺機器回路の
入力／出力バッファを分離せねばならない。これによっ
て、コンピュータシステムが動作モードに復帰するとき
に異常信号を受け取ってしまうことが防止される。さら
に、ウェークアップ制御回路の出力信号は、パネル上の
ボタンの出力信号と接続して、ワイヤドＡＮＤ（Wire-A
nd）を形成せねばならない（チップセットの入力信号は
能動−Ｌレベル(Active-Low)と仮定する）。
本発明の目的は、現在のＡＣＰＩ仕様をベースにした、
コンピュータシステムを待機モードからウェークアップ
させる解決法を提供することである。本発明の他の目的
は、コンピュータシステムを待機モードからウェークア
ップさせる、ウェークアップ制御回路を提供することで
ある。ウェークアップ制御回路は、元の周辺機器回路の
入力／出力バッファを分離せねばならない。これによっ
て、コンピュータシステムが動作モードに復帰するとき
に異常信号を受け取ってしまうことが防止される。さら
に、ウェークアップ制御回路の出力信号は、パネル上の
ボタンの出力信号と接続して、ワイヤドＡＮＤ（Wire-A
nd）を形成せねばならない（チップセットの入力信号は
能動−Ｌレベル(Active-Low)と仮定する）。
【０００６】
【課題を解決するための手段】上述の目的に従って、コ
ンピュータシステムを待機モードからウェークアップさ
せるのに周辺機器が用いる、ウェークアップ制御回路が
提供される。この制御回路は、コンピュータのメインボ
ード上のチップセットと、少なくとも１つの周辺機器制
御装置と、外部周辺機器との間を接続し、コンピュータ
に内蔵されている。制御回路は、少なくとも入力／出力
バッファ、復号器、制御レジスタ、データレジスタ、比
較器およびＡＮＤ論理ゲートを含む。入力／出力バッフ
ァは、出力信号を緩衝するために、周辺機器と周辺機器
制御装置との間に接続されている。入力／出力バッファ
がイネーブルされると、周辺機器と周辺機器制御装置は
分離され、入力／出力バッファがディセーブルされる
と、周辺機器は周辺機器制御装置と互いに情報のやりと
りをすることができる。周辺機器と接続された復号器が
イネーブルされると、復号器は周辺機器からの出力信号
を受け取り復号する。メインボードに接続されてコンピ
ュータシステムの制御データを一時記憶する制御レジス
タは、制御データに従って、入力／出力バッファおよび
復号器を制御する。復号器およびデータレジスタに接続
された比較器は、復号器の出力データを所定のウェーク
アップモードと比較するのに用いられ、その後比較結果
信号を出力する。ＡＮＤ論理ゲートは、比較結果信号お
よび、コンピュータシステムのパネルスイッチからの出
力信号を受け取り、メインボード上のチップセットに入
力される信号を発生する。
ンピュータシステムを待機モードからウェークアップさ
せるのに周辺機器が用いる、ウェークアップ制御回路が
提供される。この制御回路は、コンピュータのメインボ
ード上のチップセットと、少なくとも１つの周辺機器制
御装置と、外部周辺機器との間を接続し、コンピュータ
に内蔵されている。制御回路は、少なくとも入力／出力
バッファ、復号器、制御レジスタ、データレジスタ、比
較器およびＡＮＤ論理ゲートを含む。入力／出力バッフ
ァは、出力信号を緩衝するために、周辺機器と周辺機器
制御装置との間に接続されている。入力／出力バッファ
がイネーブルされると、周辺機器と周辺機器制御装置は
分離され、入力／出力バッファがディセーブルされる
と、周辺機器は周辺機器制御装置と互いに情報のやりと
りをすることができる。周辺機器と接続された復号器が
イネーブルされると、復号器は周辺機器からの出力信号
を受け取り復号する。メインボードに接続されてコンピ
ュータシステムの制御データを一時記憶する制御レジス
タは、制御データに従って、入力／出力バッファおよび
復号器を制御する。復号器およびデータレジスタに接続
された比較器は、復号器の出力データを所定のウェーク
アップモードと比較するのに用いられ、その後比較結果
信号を出力する。ＡＮＤ論理ゲートは、比較結果信号お
よび、コンピュータシステムのパネルスイッチからの出
力信号を受け取り、メインボード上のチップセットに入
力される信号を発生する。
【０００７】従って、本発明によれば、コンピュータシ
ステムは、パネルスイッチによってではなく周辺機器に
よって、ウェークアップし正常な動作モードに復帰する
ことができる。本発明は、ユーザにとってより便利でフ
レンドリーな方法を提供する。上述の目的に従って、コ
ンピュータシステムを待機モードからウェークアップさ
せるのに周辺機器が用いる、ウェークアップの方法が提
供される。コンピュータシステムは、少なくとも周辺機
器、周辺機器制御装置、ウェークアップ制御回路および
チップセットを含む。方法は、以下の各段階を含む。シ
ステムが待機モードになる前に、コンピュータシステム
をウェークアップさせるユーザの所定の動作モードを記
憶する。システムが待機モードになった後に、周辺機器
と周辺機器制御装置とを分離して、周辺機器の出力信号
が周辺機器制御装置によってではなくウェークアップ制
御回路によって受け取られるようにする。周辺機器の出
力信号が、システムをウェークアップさせるユーザの所
定の動作モードと一致する場合には、ウェークアップ制
御回路がコンピュータをウェークアップさせ、その後シ
ステムを正常な動作モードに戻す。そうすると、周辺機
器は、周辺機器制御装置と再び情報のやりとりをするこ
とができるようになる。
ステムは、パネルスイッチによってではなく周辺機器に
よって、ウェークアップし正常な動作モードに復帰する
ことができる。本発明は、ユーザにとってより便利でフ
レンドリーな方法を提供する。上述の目的に従って、コ
ンピュータシステムを待機モードからウェークアップさ
せるのに周辺機器が用いる、ウェークアップの方法が提
供される。コンピュータシステムは、少なくとも周辺機
器、周辺機器制御装置、ウェークアップ制御回路および
チップセットを含む。方法は、以下の各段階を含む。シ
ステムが待機モードになる前に、コンピュータシステム
をウェークアップさせるユーザの所定の動作モードを記
憶する。システムが待機モードになった後に、周辺機器
と周辺機器制御装置とを分離して、周辺機器の出力信号
が周辺機器制御装置によってではなくウェークアップ制
御回路によって受け取られるようにする。周辺機器の出
力信号が、システムをウェークアップさせるユーザの所
定の動作モードと一致する場合には、ウェークアップ制
御回路がコンピュータをウェークアップさせ、その後シ
ステムを正常な動作モードに戻す。そうすると、周辺機
器は、周辺機器制御装置と再び情報のやりとりをするこ
とができるようになる。
【０００８】
【発明の実施の形態】特許請求の範囲では、発明とみな
される主題を特に指し示しそれについてはっきりと特許
を請求しているが、本発明の目的および特徴、およびそ
のさらなる目的、特徴および利点は、添付の図面に関し
て行う以下の説明からよりよく理解されよう。
される主題を特に指し示しそれについてはっきりと特許
を請求しているが、本発明の目的および特徴、およびそ
のさらなる目的、特徴および利点は、添付の図面に関し
て行う以下の説明からよりよく理解されよう。
【０００９】図１は、従来のコンピュータシステムの周
辺機器１１および周辺機器制御装置１２を示す概略図で
ある。コンピュータシステムがＲＡＭに一時停止するモ
ードである場合には、周辺機器制御装置１２（キーボー
ド制御装置、赤外線制御装置またはシリアルポート等）
がタスクを停止し、ユーザは周辺機器によってコンピュ
ータシステムをウェークアップさせることはできない。
また、ユーザがコンピュータシステムをウェークアップ
しようとする場合には、ユーザはパネル上のボタンを押
して信号ＰＡＮＥＬ＿ＳＷ*（なお、記号*はＰＡＮＥＬ
＿ＳＷ全体に上側にバーが付されていることを意味す
る。以下の各信号でも同じ。）を発生し、それをメイン
ボード１０上のチップセット１３に送り、コンピュータ
システムに動作モードに復帰するように命令せねばなら
ない。従来、コンピュータシステムが待機モードである
場合にコンピュータシステムをウェークアップさせる唯
一の方法は、パネル上のボタンを押すことである。
辺機器１１および周辺機器制御装置１２を示す概略図で
ある。コンピュータシステムがＲＡＭに一時停止するモ
ードである場合には、周辺機器制御装置１２（キーボー
ド制御装置、赤外線制御装置またはシリアルポート等）
がタスクを停止し、ユーザは周辺機器によってコンピュ
ータシステムをウェークアップさせることはできない。
また、ユーザがコンピュータシステムをウェークアップ
しようとする場合には、ユーザはパネル上のボタンを押
して信号ＰＡＮＥＬ＿ＳＷ*（なお、記号*はＰＡＮＥＬ
＿ＳＷ全体に上側にバーが付されていることを意味す
る。以下の各信号でも同じ。）を発生し、それをメイン
ボード１０上のチップセット１３に送り、コンピュータ
システムに動作モードに復帰するように命令せねばなら
ない。従来、コンピュータシステムが待機モードである
場合にコンピュータシステムをウェークアップさせる唯
一の方法は、パネル上のボタンを押すことである。
【００１０】従って、パーソナルコンピュータのシステ
ムを待機モードからウェークアップさせるのに用いられ
る方法および制御回路が提供される。図２は、本発明の
好適な実施形態によるウェークアップ制御回路の概略図
を示す。このウェークアップ制御回路は、典型的なコン
ピュータシステムに内蔵されている。図２はまた、周辺
機器制御装置、チップセットおよび外部周辺機器のレイ
アウトを描いている。外部周辺機器２１とメインボード
２０上の周辺機器制御装置２２との間に接続されたウェ
ークアップ制御回路２４は、出力信号ＰＡＮＥＬ＿ＳＷ
*を受け取り、チップセット２３によってコンピュータ
システムを待機モードからウェークアップさせるため
に、チップセット２３に接続する。コンピュータシステ
ムが正常に動作している場合には、ウェークアップ制御
回路はディセーブルモードであり、外部周辺機器２１が
周辺機器制御装置２２と情報のやりとりをすることがで
きるようになっている。ウェークアップ制御回路２４
は、システムが待機モードに入る前にイネーブルされ、
そうすると、周辺機器２１と周辺機器制御装置２２とを
分離することができる。一方で、ウェークアップ制御回
路２４は、周辺機器から信号を受け取り、それをユーザ
が規定する所定の値と比較し、その後チップセット２３
の入力へ制御信号ＰＡＮＥＬ＿ＳＷ＿ＯＵＴ*を発生す
ることができる。周辺機器から受け取った信号がユーザ
が規定する所定の値と一致する場合には、ウェークアッ
プ制御回路２５が制御信号ＰＡＮＥＬ＿ＳＷ＿ＯＵＴ*
を発生し、それをチップセット２３の入力に送る。同時
に、制御信号ＰＡＮＥＬ＿ＳＷ＿ＯＵＴ*は、制御回路
２５にシステムをウェークアップさせるように命令する
ために、オープンドレイン(open-drain)で能動−Ｌレベ
ルである。この命令によって、システムは正常な動作モ
ードに戻る。ウェークアップ制御回路２４が制御信号Ｐ
ＡＮＥＬ＿ＳＷ＿ＯＵＴ*をチップセット２３の入力に
送った後、ウェークアップ制御回路２４は自動的にディ
セーブルモードに復帰し、周辺機器２１は、周辺機器制
御装置２２と再び情報のやりとりをすることができるよ
うになる。更に、ウェークアップ制御回路２４のクロッ
クは、３２．７６８ＫＨｚのリアルタイムのクロックと
同じであってもよく、ウェークアップ制御回路２４自体
が発生する低周波クロックであってもよい。
ムを待機モードからウェークアップさせるのに用いられ
る方法および制御回路が提供される。図２は、本発明の
好適な実施形態によるウェークアップ制御回路の概略図
を示す。このウェークアップ制御回路は、典型的なコン
ピュータシステムに内蔵されている。図２はまた、周辺
機器制御装置、チップセットおよび外部周辺機器のレイ
アウトを描いている。外部周辺機器２１とメインボード
２０上の周辺機器制御装置２２との間に接続されたウェ
ークアップ制御回路２４は、出力信号ＰＡＮＥＬ＿ＳＷ
*を受け取り、チップセット２３によってコンピュータ
システムを待機モードからウェークアップさせるため
に、チップセット２３に接続する。コンピュータシステ
ムが正常に動作している場合には、ウェークアップ制御
回路はディセーブルモードであり、外部周辺機器２１が
周辺機器制御装置２２と情報のやりとりをすることがで
きるようになっている。ウェークアップ制御回路２４
は、システムが待機モードに入る前にイネーブルされ、
そうすると、周辺機器２１と周辺機器制御装置２２とを
分離することができる。一方で、ウェークアップ制御回
路２４は、周辺機器から信号を受け取り、それをユーザ
が規定する所定の値と比較し、その後チップセット２３
の入力へ制御信号ＰＡＮＥＬ＿ＳＷ＿ＯＵＴ*を発生す
ることができる。周辺機器から受け取った信号がユーザ
が規定する所定の値と一致する場合には、ウェークアッ
プ制御回路２５が制御信号ＰＡＮＥＬ＿ＳＷ＿ＯＵＴ*
を発生し、それをチップセット２３の入力に送る。同時
に、制御信号ＰＡＮＥＬ＿ＳＷ＿ＯＵＴ*は、制御回路
２５にシステムをウェークアップさせるように命令する
ために、オープンドレイン(open-drain)で能動−Ｌレベ
ルである。この命令によって、システムは正常な動作モ
ードに戻る。ウェークアップ制御回路２４が制御信号Ｐ
ＡＮＥＬ＿ＳＷ＿ＯＵＴ*をチップセット２３の入力に
送った後、ウェークアップ制御回路２４は自動的にディ
セーブルモードに復帰し、周辺機器２１は、周辺機器制
御装置２２と再び情報のやりとりをすることができるよ
うになる。更に、ウェークアップ制御回路２４のクロッ
クは、３２．７６８ＫＨｚのリアルタイムのクロックと
同じであってもよく、ウェークアップ制御回路２４自体
が発生する低周波クロックであってもよい。
【００１１】図３は、本発明の好適な実施形態によるウ
ェークアップ制御回路２４のブロック図を示す。ウェー
クアップ制御回路２４は、復号器３１、制御レジスタ３
２、データレジスタ３３、比較器３４、入力／出力バッ
ファ３５およびＡＮＤ制御ゲート３６を含む。入力／出
力バッファ３５は、システムが正常の動作モードに復帰
するときに異常信号を受け取ってしまうことを防止する
ため、外部周辺機器２１と周辺機器制御装置２２とを分
離するよう機能する。ホストシステムは、制御レジスタ
３２をイネーブルし、ユーザの所定の値をデータレジス
タ３３内に記憶する。一方、復号器３１はイネーブルさ
れて周辺機器２１から信号を受け取る。コンピュータシ
ステムが待機モードに入った後、復号器３１は周辺機器
２１からの信号を復号し、その信号を比較器３４に送
る。比較器３４は、復号器３１が発生した復号された信
号を、データレジスタ３３内に記憶されているデータと
比較し、その後比較結果信号ＷＡＫＥ＿ＵＰ*を出力す
る。ＡＮＤゲート３６は、比較器３４からの出力信号Ｗ
ＡＫＥ＿ＵＰ*およびパネル上のボタンによって発生し
た出力信号ＰＡＮＥＬ＿ＳＷ*を受け取り、その後、Ａ
ＮＤゲート３６は、メインボード上のチップセット２３
（図２）の入力へ出力信号ＰＡＮＥＬ＿ＳＷ＿ＯＵＴを
発生する。
ェークアップ制御回路２４のブロック図を示す。ウェー
クアップ制御回路２４は、復号器３１、制御レジスタ３
２、データレジスタ３３、比較器３４、入力／出力バッ
ファ３５およびＡＮＤ制御ゲート３６を含む。入力／出
力バッファ３５は、システムが正常の動作モードに復帰
するときに異常信号を受け取ってしまうことを防止する
ため、外部周辺機器２１と周辺機器制御装置２２とを分
離するよう機能する。ホストシステムは、制御レジスタ
３２をイネーブルし、ユーザの所定の値をデータレジス
タ３３内に記憶する。一方、復号器３１はイネーブルさ
れて周辺機器２１から信号を受け取る。コンピュータシ
ステムが待機モードに入った後、復号器３１は周辺機器
２１からの信号を復号し、その信号を比較器３４に送
る。比較器３４は、復号器３１が発生した復号された信
号を、データレジスタ３３内に記憶されているデータと
比較し、その後比較結果信号ＷＡＫＥ＿ＵＰ*を出力す
る。ＡＮＤゲート３６は、比較器３４からの出力信号Ｗ
ＡＫＥ＿ＵＰ*およびパネル上のボタンによって発生し
た出力信号ＰＡＮＥＬ＿ＳＷ*を受け取り、その後、Ａ
ＮＤゲート３６は、メインボード上のチップセット２３
（図２）の入力へ出力信号ＰＡＮＥＬ＿ＳＷ＿ＯＵＴを
発生する。
【００１２】復号器３１からの復号された信号と、デー
タレジスタ３３内に記憶されているユーザの所定の値が
一致する場合には、比較器３４の出力信号ＷＡＫＥ＿Ｕ
Ｐ*によって、ＡＮＤゲート３６の出力信号ＰＡＮＥＬ
＿ＳＷ＿ＯＵＴ*が、論理「０」の０．５−１秒のパル
スになり、これによって、チップセット２３によってコ
ンピュータシステムをウェークアップさせることができ
る。更に、ユーザがパネル上のボタンを押すと、それに
よって出力信号ＰＡＮＥＬ＿ＳＷ*もまた論理「０」の
０．５−１秒のパルスとなるが、これによって、チップ
セット２３がシステムをウェークアップさせ、正常の動
作モードに戻す。
タレジスタ３３内に記憶されているユーザの所定の値が
一致する場合には、比較器３４の出力信号ＷＡＫＥ＿Ｕ
Ｐ*によって、ＡＮＤゲート３６の出力信号ＰＡＮＥＬ
＿ＳＷ＿ＯＵＴ*が、論理「０」の０．５−１秒のパル
スになり、これによって、チップセット２３によってコ
ンピュータシステムをウェークアップさせることができ
る。更に、ユーザがパネル上のボタンを押すと、それに
よって出力信号ＰＡＮＥＬ＿ＳＷ*もまた論理「０」の
０．５−１秒のパルスとなるが、これによって、チップ
セット２３がシステムをウェークアップさせ、正常の動
作モードに戻す。
【００１３】前述の説明によれば、コンピュータシステ
ムが待機モードに入った後、コンピュータシステムは、
本発明の方法および制御回路に従って、外部周辺機器に
よってまたはパネル上のボタンを押すことによって、ウ
ェークアップさせることができる。更に、ユーザは、周
辺機器の入力信号を特定の値または特定の値の組み合わ
せになるように予め定めることができ、それによってコ
ンピュータシステムがウェークアップする。
ムが待機モードに入った後、コンピュータシステムは、
本発明の方法および制御回路に従って、外部周辺機器に
よってまたはパネル上のボタンを押すことによって、ウ
ェークアップさせることができる。更に、ユーザは、周
辺機器の入力信号を特定の値または特定の値の組み合わ
せになるように予め定めることができ、それによってコ
ンピュータシステムがウェークアップする。
【００１４】図４は、本発明の好適な実施形態による詳
細な概略図である。ウェークアップ制御回路は、復号器
４１、制御レジスタ４２、データレジスタ４３、比較器
４４、キーボードおよびマウスの入力／出力バッファ４
５ａ、赤外線の入力／出力バッファ４５ｂ、およびＡＮ
Ｄ論理ゲートを含む。キーボードおよびマウスの入力／
出力バッファ４５ａは、キーボードとキーボード制御装
置との間、およびマウスとキーボード制御装置との間を
接続する。
細な概略図である。ウェークアップ制御回路は、復号器
４１、制御レジスタ４２、データレジスタ４３、比較器
４４、キーボードおよびマウスの入力／出力バッファ４
５ａ、赤外線の入力／出力バッファ４５ｂ、およびＡＮ
Ｄ論理ゲートを含む。キーボードおよびマウスの入力／
出力バッファ４５ａは、キーボードとキーボード制御装
置との間、およびマウスとキーボード制御装置との間を
接続する。
【００１５】コンピュータシステムが待機モードに入る
前に、ホストシステムは制御レジスタ４２をイネーブル
し、ユーザの所定の値をデータレジスタ４３内に入れ
る。一方、制御レジスタは、キーボードおよびマウスの
入力／出力バッファ４５ａがイネーブルされるときにイ
ネーブルされるので、キーボードとキーボード制御装置
とは分離され、マウスとキーボード制御装置とは分離さ
れている。また、赤外線の入力／出力バッファ４５ｂは
イネーブルされて、赤外線受信器と赤外線制御装置とを
分離する。制御レジスタ４２は、周辺機器から信号を受
け取るために、復号器４１をイネーブルする。例えば、
制御レジスタ４２は、復号器４１をイネーブルして、そ
れぞれＫＢＥＮ、ＭＳＥＮおよびＩＲＥＮの信号ライン
を通じて、外部キーボードの信号ＫＣＬＫおよびＫＤＡ
Ｔ、外部マウスの信号ＭＣＬＫおよびＭＤＡＴ、および
赤外線受信器の信号ＩＲＲＸを受け取る。
前に、ホストシステムは制御レジスタ４２をイネーブル
し、ユーザの所定の値をデータレジスタ４３内に入れ
る。一方、制御レジスタは、キーボードおよびマウスの
入力／出力バッファ４５ａがイネーブルされるときにイ
ネーブルされるので、キーボードとキーボード制御装置
とは分離され、マウスとキーボード制御装置とは分離さ
れている。また、赤外線の入力／出力バッファ４５ｂは
イネーブルされて、赤外線受信器と赤外線制御装置とを
分離する。制御レジスタ４２は、周辺機器から信号を受
け取るために、復号器４１をイネーブルする。例えば、
制御レジスタ４２は、復号器４１をイネーブルして、そ
れぞれＫＢＥＮ、ＭＳＥＮおよびＩＲＥＮの信号ライン
を通じて、外部キーボードの信号ＫＣＬＫおよびＫＤＡ
Ｔ、外部マウスの信号ＭＣＬＫおよびＭＤＡＴ、および
赤外線受信器の信号ＩＲＲＸを受け取る。
【００１６】コンピュータシステムが待機モードになっ
た後、復号器４１は、キーボード、マウスおよび赤外線
受信器等の周辺機器からの信号を復号し、その後、復号
された信号は比較器４４に送られる。比較器４４は、復
号器４１からの復号された信号を、データレジスタ４３
内に記憶されているデータと比較し、比較結果信号ＷＡ
ＫＥ＿ＵＰ*を発生する。ＡＮＤゲート４６は、比較器
４４からの出力信号ＷＡＫＥ＿ＵＰ*および、パネル上
のボタンを押すことによる出力信号ＰＡＮＥＬ＿ＳＷ*
を受け取り、出力信号ＰＡＮＥＬ＿ＳＷ＿ＯＵＴ*を発
生して、メインボード上のチップセットの入力に送る。
た後、復号器４１は、キーボード、マウスおよび赤外線
受信器等の周辺機器からの信号を復号し、その後、復号
された信号は比較器４４に送られる。比較器４４は、復
号器４１からの復号された信号を、データレジスタ４３
内に記憶されているデータと比較し、比較結果信号ＷＡ
ＫＥ＿ＵＰ*を発生する。ＡＮＤゲート４６は、比較器
４４からの出力信号ＷＡＫＥ＿ＵＰ*および、パネル上
のボタンを押すことによる出力信号ＰＡＮＥＬ＿ＳＷ*
を受け取り、出力信号ＰＡＮＥＬ＿ＳＷ＿ＯＵＴ*を発
生して、メインボード上のチップセットの入力に送る。
【００１７】復号器４１からの復号された信号が、デー
タレジスタ４３内に記憶されているデータと一致する場
合には、比較器４４の出力信号ＷＡＫＥ＿ＵＰ*は、論
理「０」の０．５〜１秒のパルスである。従って、復号
器４１からの復号された信号が、データレジスタ４３内
に記憶されているデータと一致する場合には、比較器４
４の出力信号ＷＡＫＥ＿ＵＰ*によって、ＡＮＤゲート
４６の出力信号ＰＡＮＥＬ＿ＳＷ＿ＯＵＴ*が、論理
「０」の０．５〜１秒のパルスになる。チップセットが
信号ＰＡＮＥＬ＿ＳＷ＿ＯＵＴ*を受け取ると、システ
ムのウェークアップ手続きが行われる。更に、ユーザは
また、パネル上のボタンを押して、論理「０」の０．５
〜１秒のパルスを発生することもできるが、これによっ
て、チップセットがシステムをウェークアップさせ、シ
ステムが正常の動作モードに戻るようになる。
タレジスタ４３内に記憶されているデータと一致する場
合には、比較器４４の出力信号ＷＡＫＥ＿ＵＰ*は、論
理「０」の０．５〜１秒のパルスである。従って、復号
器４１からの復号された信号が、データレジスタ４３内
に記憶されているデータと一致する場合には、比較器４
４の出力信号ＷＡＫＥ＿ＵＰ*によって、ＡＮＤゲート
４６の出力信号ＰＡＮＥＬ＿ＳＷ＿ＯＵＴ*が、論理
「０」の０．５〜１秒のパルスになる。チップセットが
信号ＰＡＮＥＬ＿ＳＷ＿ＯＵＴ*を受け取ると、システ
ムのウェークアップ手続きが行われる。更に、ユーザは
また、パネル上のボタンを押して、論理「０」の０．５
〜１秒のパルスを発生することもできるが、これによっ
て、チップセットがシステムをウェークアップさせ、シ
ステムが正常の動作モードに戻るようになる。
【００１８】従って、ユーザは、外部周辺機器によって
システムをウェークアップさせる制御モードを前もって
設定しておき、その制御モード情報をデータレジスタ内
に記憶させておくことができる。外部周辺機器によって
入力された信号が、ユーザが規定する所定の値と一致す
る場合には、ウェークアップ制御回路が、チップセット
を制御して、システムのウェークアップ手続きを行う。
例えば、ユーザは、いくつかの特別なキーを同時に押
す、マウスのボタンのすべてを同時にクリックする、あ
るいは、赤外線受信器によって特定のデータを受け取
る、等の方法を、コンピュータシステムをウェークアッ
プさせる命令の役割をするように規定することができ
る。
システムをウェークアップさせる制御モードを前もって
設定しておき、その制御モード情報をデータレジスタ内
に記憶させておくことができる。外部周辺機器によって
入力された信号が、ユーザが規定する所定の値と一致す
る場合には、ウェークアップ制御回路が、チップセット
を制御して、システムのウェークアップ手続きを行う。
例えば、ユーザは、いくつかの特別なキーを同時に押
す、マウスのボタンのすべてを同時にクリックする、あ
るいは、赤外線受信器によって特定のデータを受け取
る、等の方法を、コンピュータシステムをウェークアッ
プさせる命令の役割をするように規定することができ
る。
【００１９】本発明の好適な実施形態が提供するウェー
クアップ制御回路によれば、コンピュータシステムを待
機モードからウェークアップさせる方法は、以下の各段
階を含む。
クアップ制御回路によれば、コンピュータシステムを待
機モードからウェークアップさせる方法は、以下の各段
階を含む。
【００２０】段階１：ユーザは、システムが待機モード
になる前に、システムをウェークアップさせる動作モー
ドを予め定める。例えば、システムが待機モードになる
前に、システムをウェークアップさせるユーザの所定の
動作モードが、ウェークアップ制御回路のデータレジス
タ内に記憶される。
になる前に、システムをウェークアップさせる動作モー
ドを予め定める。例えば、システムが待機モードになる
前に、システムをウェークアップさせるユーザの所定の
動作モードが、ウェークアップ制御回路のデータレジス
タ内に記憶される。
【００２１】段階２：コンピュータシステムが待機モー
ドになった後に、ウェークアップ制御回路が周辺機器と
周辺機器制御装置を分離して、周辺機器の出力信号が周
辺機器制御装置に送られることを防止し、次いで、周辺
機器からの出力信号を受け取る。例えば、コンピュータ
システムが待機モードになった後に、ウェークアップ制
御回路の制御レジスタが起動して、入力／出力バッファ
をイネーブルし、それによって、周辺機器と周辺機器制
御装置とが分離され、周辺機器からの出力信号が、周辺
機器制御装置ではなくウェークアップ制御回路の復号器
に受け取られる。
ドになった後に、ウェークアップ制御回路が周辺機器と
周辺機器制御装置を分離して、周辺機器の出力信号が周
辺機器制御装置に送られることを防止し、次いで、周辺
機器からの出力信号を受け取る。例えば、コンピュータ
システムが待機モードになった後に、ウェークアップ制
御回路の制御レジスタが起動して、入力／出力バッファ
をイネーブルし、それによって、周辺機器と周辺機器制
御装置とが分離され、周辺機器からの出力信号が、周辺
機器制御装置ではなくウェークアップ制御回路の復号器
に受け取られる。
【００２２】段階３：周辺機器からの出力信号が、シス
テムをウェークアップさせるユーザの所定の動作モード
と一致する場合には、ウェークアップ制御回路がシステ
ムをウェークアップさせ、システムを正常な動作モード
に戻す。一方、周辺機器と周辺機器制御装置とは再び互
いに情報のやりとりをすることができる。例えば、ウェ
ークアップ制御回路の比較器は、復号器の出力信号を、
データレジスタ内に記憶されているデータと比較する。
比較結果が一致する場合には、システムはチップセット
によってウェークアップされる。システムは制御レジス
タをクリアし、復号器が周辺機器からの出力信号を受け
取らないようにし、入力／出力バッファをディセーブル
して、周辺機器と周辺機器制御装置との間の接続を回復
する。
テムをウェークアップさせるユーザの所定の動作モード
と一致する場合には、ウェークアップ制御回路がシステ
ムをウェークアップさせ、システムを正常な動作モード
に戻す。一方、周辺機器と周辺機器制御装置とは再び互
いに情報のやりとりをすることができる。例えば、ウェ
ークアップ制御回路の比較器は、復号器の出力信号を、
データレジスタ内に記憶されているデータと比較する。
比較結果が一致する場合には、システムはチップセット
によってウェークアップされる。システムは制御レジス
タをクリアし、復号器が周辺機器からの出力信号を受け
取らないようにし、入力／出力バッファをディセーブル
して、周辺機器と周辺機器制御装置との間の接続を回復
する。
【００２３】
【発明の効果】従って、本発明によれば、パネルスイッ
チによってではなく周辺機器によって、コンピュータシ
ステムをウェークアップさせ正常な動作モードに復帰さ
せることができる。本発明は、ユーザにとってより便利
でフレンドリーな方法を提供する。本発明を好適な実施
形態と共に説明してきたが、この説明は本発明を限定す
るように意図されたものではない。当業者には、実施形
態の様々な変形が明白であろう。従って、添付の特許請
求の範囲は、本発明の真の範囲内にあるいかなる変形お
よび実施形態もカバーするものである、ということが意
図されている。
チによってではなく周辺機器によって、コンピュータシ
ステムをウェークアップさせ正常な動作モードに復帰さ
せることができる。本発明は、ユーザにとってより便利
でフレンドリーな方法を提供する。本発明を好適な実施
形態と共に説明してきたが、この説明は本発明を限定す
るように意図されたものではない。当業者には、実施形
態の様々な変形が明白であろう。従って、添付の特許請
求の範囲は、本発明の真の範囲内にあるいかなる変形お
よび実施形態もカバーするものである、ということが意
図されている。
【図１】 慣用のコンピュータシステムの周辺機器およ
び周辺機器制御装置の概略図である。
び周辺機器制御装置の概略図である。
【図２】 本発明の好適な実施形態によるウェークアッ
プ制御回路の概略図であり、周辺機器制御装置、典型的
なコンピュータのメインボード上のチップセットおよび
外部周辺機器のレイアウトを示す。
プ制御回路の概略図であり、周辺機器制御装置、典型的
なコンピュータのメインボード上のチップセットおよび
外部周辺機器のレイアウトを示す。
【図３】 本発明の好適な実施形態によるウェークアッ
プ制御回路のブロック図である。
プ制御回路のブロック図である。
【図４】 本発明の好適な実施形態によるウェークアッ
プ制御回路の詳細回路図である。
プ制御回路の詳細回路図である。
２１ 周辺機器、 ２２ 周辺機器制御装置、 ２
４ ウェークアップ制御回路、 ３１ 復号器、
３２ 制御レジスタ、 ３３ データレジスタ、
３４ 比較器、 ３５ 入力／出力バッファ。
４ ウェークアップ制御回路、 ３１ 復号器、
３２ 制御レジスタ、 ３３ データレジスタ、
３４ 比較器、 ３５ 入力／出力バッファ。
Claims (11)
- 【請求項１】 周辺機器と周辺機器制御装置との間に接
続され、前記周辺機器からの出力信号を緩衝する入力／
出力バッファを備え、前記周辺機器と前記周辺機器制御
装置は、前記入力／出力バッファがイネーブルされると
分離され、該入力／出力バッファがディセーブルされる
と互いに情報のやりとりをするウェークアップ制御回路
であって、 前記周辺機器と接続され、イネーブルされると前記周辺
機器からの出力信号を受け取り復号する復号器と、 ホストシステム、前記復号器および前記入力／出力バッ
ファに接続され、コンピュータシステムの制御データを
一時記憶し、該制御データに応答して前記入力／出力バ
ッファおよび前記復号器を制御する制御レジスタと、 前記ホストシステムに接続され、ウェークアップモード
データを一時記憶するデータレジスタと、 前記復号器および前記データレジスタに接続され、前記
ウェークアップモードデータを前記復号器からの出力信
号と比較し、比較結果信号を出力する比較器と、 前記比較結果信号および前記コンピュータシステムのパ
ネルスイッチからの出力信号を受け取り、前記制御レジ
スタへ信号を発生するＡＮＤゲートとを備えたウェーク
アップ制御回路。 - 【請求項２】 前記入力／出力バッファは、キーボード
およびマウスの入力／出力バッファを含む請求項１に記
載のウェークアップ制御回路。 - 【請求項３】 前記入力／出力バッファは、赤外線受信
器の入力／出力バッファを含む請求項１に記載のウェー
クアップ制御回路。 - 【請求項４】 前記入力／出力バッファは、キーボード
およびマウスの入力／出力バッファおよび赤外線受信器
の入力／出力バッファを含む請求項１に記載のウェーク
アップ制御回路。 - 【請求項５】 コンピュータシステムに内蔵され、該コ
ンピュータシステムのチップセットと、周辺機器制御装
置と、外部周辺機器との間に接続されたウェークアップ
制御回路において、 前記周辺機器と前記周辺機器制御装置との間に接続さ
れ、該周辺機器からの出力信号を緩衝する入力／出力バ
ッファと、 前記周辺機器と接続され、該周辺機器からの出力信号を
受け取り復号する復号器と、 ホストシステム、前記復号器および前記入力／出力バッ
ファに接続され、前記コンピュータシステムの制御デー
タを一時記憶し該制御データに応答して前記入力／出力
バッファおよび前記復号器を制御する制御レジスタと、 前記ホストシステムに接続され、ウェークアップモード
データを一時記憶するデータレジスタと、 前記復号器および前記データレジスタに接続され、前記
ウェークアップモードデータを前記復号器からの出力信
号と比較し、比較結果信号を出力する比較器と、 前記比較結果信号および前記コンピュータシステムのパ
ネルスイッチからの出力信号を受け取り、前記制御レジ
スタおよび前記コンピュータシステムの前記チップセッ
トへ信号を発生するＡＮＤゲートとを備えたウェークア
ップ制御回路。 - 【請求項６】 前記入力／出力バッファはキーボードお
よびマウスの入力／出力バッファを含む、請求項５に記
載のウェークアップ制御回路。 - 【請求項７】 前記入力／出力バッファは、赤外線受信
器の入力／出力バッファを含む請求項５に記載のウェー
クアップ制御回路。 - 【請求項８】 前記入力／出力バッファは、キーボード
およびマウスの入力／出力バッファおよび赤外線受信器
の入力／出力バッファを含む請求項５に記載のウェーク
アップ制御回路。 - 【請求項９】 コンピュータシステムを待機モードから
ウェークアップさせる方法であって、該コンピュータシ
ステムは、少なくとも周辺機器、周辺機器制御装置、ウ
ェークアップ制御回路およびチップセットを含み、 前記コンピュータシステムが待機モードになる前に、該
コンピュータシステムをウェークアップさせるユーザの
所定の動作モードを記憶する段階と、 前記コンピュータシステムが待機モードになった後に、
前記周辺機器と前記周辺機器制御装置とを分離して、前
記周辺機器の出力信号が前記周辺機器制御装置によって
ではなく前記ウェークアップ制御回路によって受け取ら
れるようにする段階と、 前記周辺機器の出力信号を前記コンピュータシステムを
ウェークアップさせる前記ユーザの所定の動作モードと
比較して、前記出力信号と前記所定の動作モードが一致
する場合には、前記ウェークアップ制御回路が前記コン
ピュータシステムをウェークアップさせ、その後、前記
コンピュータシステムを正常な動作モードに戻すように
する段階とを含むコンピュータシステムを待機モードか
らウェークアップさせる方法。 - 【請求項１０】 前記入力／出力バッファがイネーブル
されると、該入力／出力バッファによって前記周辺機器
と前記周辺機器制御装置とが分離される請求項９に記載
の方法。 - 【請求項１１】 コンピュータシステムを待機モードか
らウェークアップさせる方法であって、該コンピュータ
システムは、少なくとも周辺機器、周辺機器制御装置、
ウェークアップ制御回路およびチップセットを含み、該
ウェークアップ制御回路は、少なくとも復号器、制御レ
ジスタ、データレジスタ、比較器および入力／出力バッ
ファを含み、 前記コンピュータシステムが待機モードになる前に、該
コンピュータシステムをウェークアップさせるユーザの
所定の動作モードを、前記ウェークアップ制御回路の前
記データレジスタ内に記憶する段階と、 ウェークアップ制御データを前記ウェークアップ制御回
路の前記制御レジスタ内に記憶する段階と、 前記コンピュータシステムが待機モードになった後に、
前記周辺機器と前記周辺機器制御装置とを分離して、前
記周辺機器の出力信号が前記周辺機器制御装置によって
ではなく前記ウェークアップ制御回路の前記復号器によ
って受け取られるようにする段階と、 前記周辺機器からの出力信号を前記復号器によって復号
する段階と、 前記ウェークアップ制御回路の前記比較器によって前記
周辺機器の出力信号を前記コンピュータシステムをウェ
ークアップさせる前記ユーザの所定の動作モードと比較
して、前記出力信号と前記所定の動作モードが一致する
場合には、前記チップセットを通じて前記ウェークアッ
プ制御回路が前記コンピュータシステムをウェークアッ
プさせるようにする段階と、 該制御レジスタをクリアして、該復号器が該周辺機器か
らの出力信号を受け取らないようにする段階と、 前記周辺機器と前記周辺機器制御装置との間の情報のや
りとりを再確立するために、前記入力／出力バッファを
ディセーブルする段階とを含むコンピュータシステムを
待機モードからウェークアップさせる方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW087113260A TW374871B (en) | 1998-08-12 | 1998-08-12 | Control circuit and waking method by a peripheral equipment when the computer enters into the standby status |
| TW87113260 | 1998-08-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000066773A true JP2000066773A (ja) | 2000-03-03 |
| JP3805913B2 JP3805913B2 (ja) | 2006-08-09 |
Family
ID=21630977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34387798A Expired - Lifetime JP3805913B2 (ja) | 1998-08-12 | 1998-12-03 | コンピュータシステムを待機モードからウェークアップさせる方法およびウェークアップ制御回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6272645B1 (ja) |
| JP (1) | JP3805913B2 (ja) |
| TW (1) | TW374871B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100316647B1 (ko) * | 1998-07-30 | 2002-01-15 | 윤종용 | 웨이크 온 랜신호를 이용한 컴퓨터 시스템에서의 파워 제어방법및 그 장치 |
| TW425506B (en) * | 1999-06-11 | 2001-03-11 | Via Tech Inc | Voltage switching device for suspending to RAM mode |
| US6487521B1 (en) * | 1999-07-07 | 2002-11-26 | International Business Machines Corporation | Method, system, and program for monitoring a device to determine a power failure at the device |
| US6571341B1 (en) * | 1999-07-23 | 2003-05-27 | Intel Corporation | Using a hardware-driven event to wake a computer from a sleeping state |
| US6571181B1 (en) | 1999-08-11 | 2003-05-27 | Broadcom Corporation | System and method for detecting a device requiring power |
| US6564330B1 (en) * | 1999-12-23 | 2003-05-13 | Intel Corporation | Wakeup circuit for computer system that enables codec controller to generate system interrupt in response to detection of a wake event by a codec |
| US6799278B2 (en) * | 2000-12-21 | 2004-09-28 | Dell Products, L.P. | System and method for processing power management signals in a peer bus architecture |
| US6981161B2 (en) * | 2001-09-12 | 2005-12-27 | Apple Computer, Inc. | Method and apparatus for changing a digital processing system power consumption state by sensing peripheral power consumption |
| US8286018B2 (en) | 2004-06-29 | 2012-10-09 | Seagate Technology Llc | Power management in data storage device determining utilization of a control circuit by its rate of command processing |
| KR100702750B1 (ko) | 2005-05-03 | 2007-04-03 | 엘지전자 주식회사 | 저전력 기능 지원 기기와 비지원 기기의 네트워크상의혼재에 의한 액션오류를 방지하는 방법 및 장치 |
| CN1983220B (zh) * | 2005-12-17 | 2010-05-05 | 鸿富锦精密工业（深圳）有限公司 | 多信号源共用信号输入电路 |
| US7673161B2 (en) * | 2006-03-28 | 2010-03-02 | Lenovo (Singapore) Pte. Ltd. | Apparatus, system, and method for selecting a waking process |
| CN101488047B (zh) * | 2008-01-16 | 2013-02-13 | 鸿富锦精密工业（深圳）有限公司 | 带开关机功能的键盘 |
| US8269212B2 (en) * | 2009-04-29 | 2012-09-18 | Honeywell International Inc. | OLED display with a common anode and method for forming the same |
| US20100332877A1 (en) * | 2009-06-30 | 2010-12-30 | Yarch Mark A | Method and apparatus for reducing power consumption |
| CN102231087B (zh) * | 2009-11-17 | 2013-04-24 | 鸿富锦精密工业（深圳）有限公司 | 键盘 |
| EP2517086B1 (en) * | 2009-12-22 | 2015-04-01 | Nokia Technologies OY | Method and apparatus for performing energy management via sub-system |
| JP5616649B2 (ja) * | 2010-02-10 | 2014-10-29 | セイコーインスツル株式会社 | マウス装置 |
| US9645630B2 (en) | 2013-01-18 | 2017-05-09 | Apple Inc. | Selectively permitting an apparatus to be awakened depending on a programmable setting |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5214785A (en) * | 1989-09-27 | 1993-05-25 | Third Point Systems, Inc. | Controller with keyboard emulation capability for control of host computer operation |
| US5752050A (en) * | 1994-10-04 | 1998-05-12 | Intel Corporation | Method and apparatus for managing power consumption of external devices for personal computers using a power management coordinator |
| US5574920A (en) * | 1994-10-25 | 1996-11-12 | Microsoft Corporation | Method for controlling power down of a hard disk drive in a computer |
| US5799196A (en) * | 1996-07-02 | 1998-08-25 | Gateway 2000, Inc. | Method and apparatus of providing power management using a self-powered universal serial bus (USB) device |
| US5887131A (en) * | 1996-12-31 | 1999-03-23 | Compaq Computer Corporation | Method for controlling access to a computer system by utilizing an external device containing a hash value representation of a user password |
| TW320697B (en) * | 1997-05-30 | 1997-11-21 | Winbond Electronics Corp | Security control circuit for computer system power switch |
| US5878264A (en) * | 1997-07-17 | 1999-03-02 | Sun Microsystems, Inc. | Power sequence controller with wakeup logic for enabling a wakeup interrupt handler procedure |
| US5962930A (en) * | 1997-11-26 | 1999-10-05 | Intel Corporation | Method and apparatus for detecting supply power loss |
| US6052793A (en) * | 1998-06-10 | 2000-04-18 | Dell Usa, L.P. | Wakeup event restoration after power loss |
-
1998
- 1998-08-12 TW TW087113260A patent/TW374871B/zh not_active IP Right Cessation
- 1998-11-13 US US09/191,799 patent/US6272645B1/en not_active Expired - Lifetime
- 1998-12-03 JP JP34387798A patent/JP3805913B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6272645B1 (en) | 2001-08-07 |
| TW374871B (en) | 1999-11-21 |
| JP3805913B2 (ja) | 2006-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3805913B2 (ja) | コンピュータシステムを待機モードからウェークアップさせる方法およびウェークアップ制御回路 | |
| US5664203A (en) | Peripheral device input-initiated resume system for combined hibernation system and back-up power supply for computer | |
| US7219240B2 (en) | Monitor and method for controlling power-on and power-off of host computer | |
| US6920573B2 (en) | Energy-conserving apparatus and operating system having multiple operating functions stored in keep-alive memory | |
| US6349386B1 (en) | Launch key, low power CD-ROM player for portable computers | |
| KR100480415B1 (ko) | 씨디-롬(cd-rom) 드라이브의 동작상태 체크방법 | |
| US7472291B2 (en) | Method and apparatus for integrating ACPI functionality and power button functionality into a single power key | |
| JP3272298B2 (ja) | 放電回路を備えたスイッチ回路および電子機器 | |
| JP3789792B2 (ja) | 携帯型コンピュータシステム及びその制御方法 | |
| CN1206868A (zh) | 控制处于电源管理模式的监视器的屏幕显示的计算机系统 | |
| WO2000065428A1 (en) | A method and apparatus to power up an integrated device from a low power state | |
| US6691238B1 (en) | System for disabling remote wake events on a remote wake line that is coupled to a front panel switch wake line | |
| US6275947B1 (en) | Control circuit and method to wake up or turn on computer via peripheral device | |
| US7020785B2 (en) | Method for automatically verifying security code of computer system operated by remote controller | |
| US6523122B1 (en) | Computer system for displaying system state information including advanced configuration and power interface states on a second display | |
| US9122479B2 (en) | Network processor and energy saving method thereof | |
| US6282664B1 (en) | Method and apparatus for switching an electronic system between an operating mode and stand-by mode | |
| JP3575355B2 (ja) | Ｒｇｂ信号入力切替装置および消費電力低減方法 | |
| JPH10333790A (ja) | パワーセーブ機能を備えた情報処理装置及び当該情報処理装置のパワーセーブ解除方法 | |
| JPH0883133A (ja) | コンピュータシステム及びそのクロック制御方法 | |
| JP3058070B2 (ja) | 情報処理装置 | |
| KR20040027242A (ko) | 컴퓨터시스템 | |
| KR0167697B1 (ko) | 다단계 절전형 컴퓨터 | |
| JP3018373B2 (ja) | 情報処理装置 | |
| KR19980015399A (ko) | 퍼스널 컴퓨터의 저소음 모드 및 제어 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051102 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060411 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060511 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130519 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140519 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |