CN1983220B - 多信号源共用信号输入电路 - Google Patents
多信号源共用信号输入电路 Download PDFInfo
- Publication number
- CN1983220B CN1983220B CN200510120965A CN200510120965A CN1983220B CN 1983220 B CN1983220 B CN 1983220B CN 200510120965 A CN200510120965 A CN 200510120965A CN 200510120965 A CN200510120965 A CN 200510120965A CN 1983220 B CN1983220 B CN 1983220B
- Authority
- CN
- China
- Prior art keywords
- signal
- wake
- state buffer
- signal source
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
Abstract
一结构简单的多信号源共用信号输入电路,其利用一三态缓冲器根据多信号源输出的信号产生一中断信号,并利用该中断信号执行预定的操作,例如唤醒睡眠中的电脑系统等。该电路包括一处理单元与上述三态缓冲器,该处理单元的多个信号输入接口与该三态缓冲器的多个输入口共同连接至多个信号源,以在该多个信号源中任一信号源具有输出时,该三态缓冲器能根据该输出产生一中断信号至所述处理单元的中断输入接口,以执行相应的中断处理。
Description
【技术领域】
本发明涉及一种信号输入电路,特别是涉及一种多信号源共用的信号输入电路。
【背景技术】
电子产品中,往往出现要求多种输入产生相同效果的情况。此时,该多种输入由多个不同的信号源产生,并共同经由一信号输入电路连接至同一处理装置的同一中断信号输入接口。处理装置从该中断信号输入接口接收中断输入後即执行预定的处理程序。现有技术中,利用键盘鼠标等输入装置将电子产品(例如电脑)从睡眠模式唤醒即为一典型例子。
现有技术中,虽存在有利用多个门电路与开关电路来使多个信号源的输出产生同样中断效果的例子,但其电路结构较复杂。
【发明内容】
有鉴于此,提供一多信号源共用信号输入电路,其利用一三态缓冲器根据多信号源输出的信号产生一中断信号,并利用该中断信号执行预定的操作。
有鉴于此,还提供一种多信号源共用唤醒信号输入电路,其利用一三态缓冲器根据多信号源输出的信号产生一唤醒信号,并另用该唤醒信号唤醒处于睡眠状态中的电子部件。
一种多信号源共用信号输入电路,包括多个信号源,每一信号源具有至少一类输出信号;与一处理单元,具有多个信号输入接口与至少一个中断输入接口,所述多个信号输入接口中每一信号输入接口连接一个或多个信号源。其中,所述多信号源共用信号输入电路还包括一三态缓冲器,所述三态缓冲器具有一使能控制端、多个输入口及与多个输入口相对应的多个输出口;所述使能控制端接收一使能控制信号;所述多个输入口中每一输入口连接所述一个或多个信号源;及所述多个输出口共同连接至所述处理单元的中断输入接口。
在所述使能控制信号的控制下,所述信号源输出信号至三态缓冲器的输入口时,所述三态缓冲器的输出口输出一中断信号至所述处理单元的中断输入接口,所述处理单元根据所述唤醒信号执行中断处理。
一种多信号源共用唤醒信号输入电路,包括:多个信号源,每一信号源具有至少一类输出信号;与一处理单元,具有一唤醒模块、多个信号输入接口与至少一个唤醒信号输入接口,所述多个信号输入接口中每一信号输入接口连接一个或多个信号源,所述唤醒模块根据所述唤醒信号输入接口输入的唤醒信号执行唤醒操作。其中,所述多信号源共用唤醒信号输入电路还包括:一三态缓冲器,所述三态缓冲器具有一使能控制端、多个输入口及与多个输入口相对应的多个输出口;所述使能控制端接收一使能控制信号;所述多个输入口中每一输入口连接所述一个或多个信号源;及所述多个输出口共同连接至所述处理单元的唤醒信号输入接口。
所述信号源包括按键输入电路、鼠标输入电路。
在所述使能控制信号的控制下,所述信号源输出输出信号至三态缓冲器的输入口时,所述三态缓冲器的输出口输出一唤醒信号至所述处理单元的唤醒信号输入接口,所述处理单元的唤醒模块根据所述中断信号执行唤醒操作。
所提供的多信号源共用信号输入电路与多信号源共用唤醒信号输入电路具有简单清晰的电路结构。
【附图说明】
图1是多信号源共用信号输入电路一具体实施方式的电路框图。
图2是图1所示多信号源共用信号输入电路一具体应用图。
【具体实施方式】
请参阅图1,是多信号源共用信号输入电路一具体实施方式的电路框图。图1中,一信号源组20分别与一处理单元10(如CPU)及一三态缓冲器30连接,以发送信号至处理单元10与三态缓冲器30中。该信号源组20包括多个信号源(未图示),每一信号源具有至少一类信号输出。处理单元10具有多个信号输入接口(In)11与至少一个中断输入接口(Interpret)12。其中该多个信号输入接口11中每一信号输入接口分别与信号源组20中的一个或多个信号源相连,该中断输入接口12与三态缓冲器30的输出相连。该三态缓冲器30亦具有多个输入口(A1~An)31与多个输出口(Y1~Yn)32。该多个输入口31中每一输入口分别连接信号源组20中一个或多个信号源,多个输出口32分别经由一单向导通部件(如图1所示的二极管D1~Dn)连接至处理单元10的中断输入接口12。此外,三态缓冲器30输出口32经由单向导通部件后还经由一阻性元件(如图1所示的电阻R)连接至一电压源VDD。三态缓冲器30的使能控制端(G)33连接至一控制装置(未图示),以从该控制装置处接收低电平信号的控制,从而使该三态缓冲器30处于正常工作状态。在本实施方式中,当三态缓冲器30处于正常工作状态下时,若信号源组20处有信号输出,则三态缓冲器30接收该信号后与其后续电路(单向导通部件、电压源VDD以及阻性元件的组合)产生一中断信号输出至处理单元10的中断输入接口12。处理单元10根据该中断信号执行预定的操作。
请参阅图2,是图1所示多信号源共用信号输入电路一具体应用图。其中所述具体应用例举为根据按键信号唤醒处于睡眠模式中的电脑系统的情形。在该具体应用中,信号源组20具体化为一按键电路200(包括键盘电路与/或鼠标电路),处理单元10具体化为一CPU 100。其中CPU 100内包含有一唤醒模块130,在接收到从中断信号输入接口120输入的中断信号(此处根据其功能称呼为“唤醒信号”)后,CPU 100利用该唤醒模块130唤醒处于睡眠状态的自身与其他部件,以恢复至正常工作状态。在电脑系统进入睡眠状态后,用户需重新使用该电脑系统时,其可经由按键电路200发送按键信号,该按键信号一方面经由CPU 100上的信号输入接口(In)110输入至CPU 100,另一方面经由三态缓冲器30与其后续电路产生一唤醒信号输出至中断信号输入接口120。CPU 100读取该唤醒信号后即唤醒该电脑系统,使其进入正常使用状态。
Claims (5)
1.一种多信号源共用信号输入电路,包括
多个信号源,每一信号源具有至少一类输出信号;与
一处理单元,具有多个信号输入接口与至少一个中断输入接口,所述多个信号输入接口中每一信号输入接口连接所述信号源中的一个或多个;
其特征在于,所述多信号源共用信号输入电路还包括:
一三态缓冲器,所述三态缓冲器具有一使能控制端、多个输入口及与多个输入口相对应的多个输出口;所述使能控制端接收一使能控制信号;所述多个输入口中每一输入口连接所述一个或多个信号源;及所述多个输出口分别经由一单向导通部件共同连接至所述处理单元的中断输入接口,所述三态缓冲器的多个输出口分别经由所述单向导通部件后还经由一阻性元件共同连接至一电压源;所述单向导通部件、阻性元件以及电压源组成该三态缓冲器的后续电路。
2.如权利要求1所述的多信号源共用信号输入电路,其特征在于,在所述使能控制信号的控制下,所述信号源输出输出信号至三态缓冲器的输入口时,所述三态缓冲器与其后续电路输出一中断信号至所述处理单元的中断输入接口,所述处理单元根据所述中断信号执行中断处理。
3.一种多信号源共用唤醒信号输入电路,包括:
多个信号源,每一信号源具有至少一类输出信号;与
一处理单元,具有一唤醒模块、多个信号输入接口与至少一个唤醒信号输入接口,所述多个信号输入接口中每一信号输入接口连接所述信号源中的一个或多个,所述唤醒模块根据所述唤醒信号输入接口输入的唤醒信号执行唤醒操作;
其特征在于,所述多信号源共用唤醒信号输入电路还包括:
一三态缓冲器,所述三态缓冲器具有一使能控制端、多个输入口及与多个输入口相对应的多个输出口;所述使能控制端接收一使能控制信号;所述多个输入口中每一输入口连接所述一个或多个信号源;及所述多个输出口分别经由一单向导通部件共同连接至所述处理单元的唤醒信号输入接口,所述三态缓冲器的多个输出口分别经由所述单向导通部件后还经由一阻性元件共同连接至一电压源;所述单向导通部件、阻性元件以及该电压源组成该三态缓冲器的后续电路。
4.如权利要求3所述的多信号源共用唤醒信号输入电路,其特征在于,所述信号源包括按键输入电路、鼠标输入电路。
5.如权利要求3或4所述的多信号源共用唤醒信号输入电路,其特征在于,在所述使能控制信号的控制下,所述信号源输出输出信号至三态缓冲器的输入口时,所述三态缓冲器与其后续电路输出一唤醒信号至所述处理单元的唤醒信号输入接口,所述处理单元的唤醒模块根据所述唤醒信号执行唤醒操作。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200510120965A CN1983220B (zh) | 2005-12-17 | 2005-12-17 | 多信号源共用信号输入电路 |
US11/564,835 US7454534B2 (en) | 2005-12-17 | 2006-11-29 | Input circuit shared by multi signal sources |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200510120965A CN1983220B (zh) | 2005-12-17 | 2005-12-17 | 多信号源共用信号输入电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1983220A CN1983220A (zh) | 2007-06-20 |
CN1983220B true CN1983220B (zh) | 2010-05-05 |
Family
ID=38165772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200510120965A Expired - Fee Related CN1983220B (zh) | 2005-12-17 | 2005-12-17 | 多信号源共用信号输入电路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7454534B2 (zh) |
CN (1) | CN1983220B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102799548A (zh) * | 2011-05-27 | 2012-11-28 | 华硕电脑股份有限公司 | 控制器及其相关控制方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010015296A (ja) * | 2008-07-02 | 2010-01-21 | Seiko Epson Corp | マルチプロセッサシステム及びそれを搭載した流体吐出装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0167827A2 (en) * | 1984-07-11 | 1986-01-15 | International Business Machines Corporation | Interrupt level sharing circuit |
CN1125869A (zh) * | 1994-09-16 | 1996-07-03 | 联华电子股份有限公司 | 数据传送接口装置 |
US6256746B1 (en) * | 1998-07-31 | 2001-07-03 | Ubicom, Inc. | System and method for multi-input wake up in a microcontroller using a single clock |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6009495A (en) * | 1989-12-29 | 1999-12-28 | Packard Bell Nec | Protected address range in an electrically erasable programmable read only memory |
US5640571A (en) * | 1995-03-01 | 1997-06-17 | Intel Corporation | Interrupt steering for a computer system |
US5842028A (en) * | 1995-10-16 | 1998-11-24 | Texas Instruments Incorporated | Method for waking up an integrated circuit from low power mode |
JP2809187B2 (ja) * | 1996-04-15 | 1998-10-08 | 日本電気株式会社 | 割込み線共有回路および割込み線共有方法 |
FR2750547B1 (fr) * | 1996-06-28 | 1998-09-18 | Peugeot | Systeme de commutation entre des etats de veille et de reveil, d'une unite de traitement d'informations et d'un commutateur analogique |
TW374871B (en) * | 1998-08-12 | 1999-11-21 | Windbond Electronics Corp | Control circuit and waking method by a peripheral equipment when the computer enters into the standby status |
-
2005
- 2005-12-17 CN CN200510120965A patent/CN1983220B/zh not_active Expired - Fee Related
-
2006
- 2006-11-29 US US11/564,835 patent/US7454534B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0167827A2 (en) * | 1984-07-11 | 1986-01-15 | International Business Machines Corporation | Interrupt level sharing circuit |
CN1125869A (zh) * | 1994-09-16 | 1996-07-03 | 联华电子股份有限公司 | 数据传送接口装置 |
US6256746B1 (en) * | 1998-07-31 | 2001-07-03 | Ubicom, Inc. | System and method for multi-input wake up in a microcontroller using a single clock |
Non-Patent Citations (3)
Title |
---|
JP特开平8-116248A 1996.05.07 |
杨隐积等.一种多处理机系统"存储器式"通信接口设计.现代电子技术 No.9.2005,(No.9),84-85. |
杨隐积等.一种多处理机系统"存储器式"通信接口设计.现代电子技术 No.9.2005,(No.9),84-85. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102799548A (zh) * | 2011-05-27 | 2012-11-28 | 华硕电脑股份有限公司 | 控制器及其相关控制方法 |
Also Published As
Publication number | Publication date |
---|---|
US20070233911A1 (en) | 2007-10-04 |
US7454534B2 (en) | 2008-11-18 |
CN1983220A (zh) | 2007-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2115605B1 (en) | Detecting connection to a usb host or hub without using an extra status input | |
US20070186023A1 (en) | Interruption control system | |
TW200707201A (en) | Computer system and control method of the same | |
GB2461841A (en) | System comprising a plurality of processing and methods of operating the same | |
US11809348B2 (en) | Digital bus activity monitor | |
CN105204600A (zh) | 一种i2c总线复用实现集成芯片复位方法、系统及电子设备 | |
CN108399136B (zh) | 一种串行接口的控制方法、装置及主机 | |
CN1983220B (zh) | 多信号源共用信号输入电路 | |
US20100231262A1 (en) | Address decoder and method for setting an address | |
CN100410911C (zh) | 中断控制器、中断信号预处理电路及其中断控制方法 | |
CN100495350C (zh) | 计算机看门狗装置及其工作方法 | |
CN100412754C (zh) | 电源电压产生电路 | |
US20050086407A1 (en) | Interruption control system and method | |
CN105468549A (zh) | 芯片装置及其电子系统 | |
CN203894745U (zh) | 接口控制电路以及相关输入系统 | |
CN108628793A (zh) | Spi通信电路及方法 | |
CN109213040B (zh) | 控制电路、电子设备及其控制方法 | |
US20100293394A1 (en) | Motherboard and power supply control circuit thereof | |
CN107402898B (zh) | 一种信息处理的方法及电子设备 | |
CN100389373C (zh) | 电源电压产生电路 | |
CN107346180A (zh) | 一种基于单片机技术的ps2计算机键盘接口设计 | |
TWI311283B (en) | Multi-signal source sharing signal inputting circuit | |
CN100397375C (zh) | 多中断处理单元的中断处理的装置和方法 | |
CN104656741B (zh) | 一种基于nios II的服务器系统不同分区的时序控制方法 | |
CN103901959A (zh) | 主机板及其电源管理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100505 Termination date: 20131217 |