JP2809187B2 - 割込み線共有回路および割込み線共有方法 - Google Patents

割込み線共有回路および割込み線共有方法

Info

Publication number
JP2809187B2
JP2809187B2 JP8092654A JP9265496A JP2809187B2 JP 2809187 B2 JP2809187 B2 JP 2809187B2 JP 8092654 A JP8092654 A JP 8092654A JP 9265496 A JP9265496 A JP 9265496A JP 2809187 B2 JP2809187 B2 JP 2809187B2
Authority
JP
Japan
Prior art keywords
interrupt
line
interrupt line
signal
personal computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8092654A
Other languages
English (en)
Other versions
JPH09282264A (ja
Inventor
佐藤　　忍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8092654A priority Critical patent/JP2809187B2/ja
Priority to US08/839,626 priority patent/US6192425B1/en
Publication of JPH09282264A publication Critical patent/JPH09282264A/ja
Application granted granted Critical
Publication of JP2809187B2 publication Critical patent/JP2809187B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/24—Interrupt
    • G06F2213/2422—Sharing of interrupt line among a plurality of interrupt sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の機器が一つ
の割込み線を共有するパーソナルコンピュータシステム
の割込み線共有回路および割込み線共有方法に関する。
【０００２】
【従来の技術】従来、この種の割込み線共有回路は、例
えば特開平３−１９１４１０号公報に示されるように、
エッジトリガ割込み線を有するパーソナルコンピュータ
システムに、複数の機器が一つの割込み線を共有するこ
とを目的として用いられている。
【０００３】図６は、従来の割込み共有線回路の一例を
示す回路図である。同図において、機器１０１ａは、抵
抗２００ａ、ハイトランジスタ２１３ａ、ダイオード２
１５ａ、ロートランジスタ２１１ａを直列に接続した構
成となっており、抵抗２００ａ側に電源ライン１０７ａ
が接続され、ロートランジスタ２１１ａ側にグランドラ
イン１０９ａが接続されている。ダイオード２１５ａの
出力ラインは分岐されて割込み線２１７ａとなってお
り、該割込み線２１７ａはダイオード２１９ａを介して
共有割込み線１０５に接続されている。
【０００４】上記機器１０１ａと同様に、機器１０１ｂ
も、電源供給ライン１０７ｂ側から抵抗２００ｂ、ハイ
トランジスタ２１３ｂ、ダイオード２１５ｂ、ロートラ
ンジスタ２１１ｂを直列に接続し、ロートランジスタ２
１１ａをグランドライン１０９ａに接続した構成となっ
ている。ダイオード２１５ｂの出力ラインは分岐されて
割込み線２１７ｂとなっており、該割込み線２１７ｂは
ダイオード２１９ｂを介して共有割込み線１０５に接続
されている。
【０００５】共有割込み線１０５は抵抗１０４でプルダ
ウンされ、シュミットトリガ２２１を通してパーソナル
コンピュータの割込み要求線１０２に接続されている。
【０００６】次に、この割込み線共有回路の動作につい
て説明する。
【０００７】共有割込み線１０５は抵抗１０４により通
常レベルとなっているため、割込み要求線１０２もロー
レベルである。機器１０１ａ，１０１ｂは、通常ロート
ランジスタ２１１ａ，２１１ｂをオン、ハイトランジス
タ２１３ａ２１３ｂ，をオフにして割込み線２１７ａ，
２１７ｂをローレベルにしておく。
【０００８】機器１０１ａが割込み要求を行うときは、
ロートランジスタ２１１ａをオフ、ハイトランジスタ２
１３ａをオンにして割込み線２１７ａをハイレベルにす
る。共有割込み線１０５はダイオード２１９ａを通じて
ハイレベルとなり、割込み要求線１０２もシュミットと
りが２２１を通じてゆっくりハイレベルとなる。機器１
０１ｂが割込み要求をしていない時は、ロートランジス
タ２１１ｂはオンであるが、ハイトランジスタ２１３が
オンになってもダイオード２１９ｂがあるため、電源供
給ライン１０７ａとグランドライン１０９ｂが短絡する
ことはない。
【０００９】また、機器１０１ａが割込み要求中に機器
１０１ｂが割込み要求すると、割込み線２１７ａ，２１
７ｂは共にハイレベルとなり、機器１０１ａの割込み処
理が終了して割込み線２１７ａがローレベルになって
も、割込み線２１７ｂはまだハイレベルであるため、割
込み要求線１０２もハイレベルのままで、パーソナルコ
ンピュータは機器１０１ｂの割込み要求を受け付けるこ
とができる。
【００１０】
【発明が解決しようとする課題】しかしながら、割込み
線を共有できないパーソナルコンピュータシステムの多
くは割込み要求信号をエッジトリガで定義しており、こ
のようなパーソナルコンピュータシステムには上述のよ
うに割込み要求信号をレベルトリガとする従来の割込み
共有線回路は適用できない。
【００１１】本発明は、上記問題に鑑み、割込み要求信
号がエッジトリガで定義されたパーソナルコンピュータ
システムに適用可能な割込み線共有回路および割込み線
共有を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、本発明の割込み線共有回路は、複数の機器が一つの
割込み線を共有するパーソナルコンピュータシステムの
各機器に設けられる割込み線共有回路において、割込み
処理終了時にパーソナルコンピュータによる所定のＩ／
Ｏアクセスが行われるよう構成し、前記所定のＩ／Ｏア
クセスが行われたか否かを監視するＩ／Ｏ監視手段と、
前記割込み線を監視し、割込み線上に前記複数の機器の
いずれかから割込み要求が送出されると割込み処理の開
始と判断し、該割込み処理の終了を前記Ｉ／Ｏ監視手段
による所定のＩ／Ｏアクセスの検出により判断する割込
み線監視手段と、前記割込み線監視手段における割込み
処理の開始と終了を基に前記割込み線の使用状況を判断
し、機器内において発生した割込み要求を前記割込み線
上に送出する割込み線制御手段と、を有することを特徴
とする。
【００１３】また、本発明の割込み線共有方法は、複数
の機器が一つの割込み線を共有するパーソナルコンピュ
ータシステムの各機器において行われる割込み線共有方
法であって、割込み処理終了時にパーソナルコンピュー
タによる所定のＩ／Ｏアクセスが行われるようにし、前
記割込み線上に前記複数の機器のいずれかから割込み要
求が送出されると割込み処理の開始と判断し、該割込み
処理の終了を前記所定のＩ／Ｏアクセスを検出すること
により判断し、該割込み処理の開始と終了を基に前記割
込み線の使用状況を判断し、機器内において発生した割
込み要求を前記割込み線上に送出することを特徴とす
る。
【００１４】上記の通りの本発明によれば、割込み線上
に送出される各機器からの割込み要求、すなわちエッジ
トリガで定義される割込み信号を検出することにより割
込み処理の開始が判断され、その割込み処理の終了は所
定のＩ／Ｏアクセスを検出することにより判断される。
このように割込み処理の開始と終了が分かれば、割込み
線の使用状態を知ることができるので、機器内において
発生した割込み要求を割込み線が使用されていないとき
に割込み線上に送出することが可能となる。このことに
より、割込み線が使用中でなければ即座にパーソナルコ
ンピュータに割込み要求を伝達でき、割込み線が使用中
であればその割込み線の使用が終了してからパーソナル
コンピュータに割込み要求を伝達できる。
【００１５】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。
【００１６】図１は本発明の一実施例の割込み線共有回
路の概略構成を示すブロック図である。同図において、
機器１ａ，１ｂはそれぞれ、割込み線制御装置１１ａ，
１１ｂと、割込み線監視器１２ａ，１２ｂと、Ｉ／Ｏ監
視器１３ａ，１３ｂとを有している。また機器１ａ，１
ｂは、割込み線２２ａ，２２ｂを介してパーソナルコン
ピュータ（不図示）の共有割込み線２に接続されてい
る。割込み線２２ａ，２２ｂは割込み要求をしていない
ときはハイインピーダンス状態であるが、通常の割込み
要求信号をエッジトリガで定義しているパーソナルコン
ピュータでは、共有割込み線２は抵抗４によってプルア
ップされているためハイレベルとなる。また、ここで
は、パーソナルコンピュータは、各機器の割込み要求に
よる割込み処理が終了した際、必ず所定のＩ／Ｏアクセ
ス（割込み処理終了アクセス）を行うものとする。
【００１７】Ｉ／Ｏ監視器１３ａ，１３ｂは、パーソナ
ルコンピュータの拡張バス３に接続されており、割込み
処理終了アクセスがあったかどうかを監視し、アクセス
があった場合はその旨を信号線２４ａ，２４ｂを通じて
割込み線監視器１２ａ，１２ｂへ通知する（以下、割込
み処理終了アクセスがあった場合において信号線２４
ａ，２４ｂにはハイレベル信号が出力されるものとす
る）。ここでは、拡張バス３は、アドレス線、データ
線、Ｉ／Ｏライト信号、クロック信号などを有してい
る。
【００１８】割込み線監視器１２ａ，１２ｂは、それぞ
れ割込み線２２ａ，２２ｂと上記Ｉ／Ｏ監視器１３ａ，
１３ｂからの信号線２４ａ，２４ｂとを監視し、現在の
共有割込み線２の使用状況を信号線２３ａ，２３ｂを通
じて割込み線制御装置１１ａ，１１ｂへ通知する。具体
的には、共有割込み線２上に機器のいずれかから割込み
要求が送出されると割込み処理の開始と判断し、該割込
み処理の終了を上記Ｉ／Ｏ監視器１３ａ，１３ｂによる
所定のＩ／Ｏアクセスの検出により判断し、該割込み処
理の開始および終了を通知する。
【００１９】割込み線制御装置１１ａ，１１ｂは、それ
ぞれ機器１ａ，１ｂの割込み要求を信号線２１ａ，２１
ｂを通じて受け、共有割込み線２が現在どの機器にも使
用されていなければ割込み線２２ａ，２２ｂを通じて出
力される信号を１クロック分ローレベルにドライブす
る。もし、いずれかの機器が共有割込み線２を使用中で
あれば、その割込み処理が終了するのを待って、割込み
線２２ａ，２２ｂを通じて出力される信号を１クロック
分ローレベルにドライブする。
【００２０】次に、上述の割込み線制御装置（１１ａ，
１１ｂ）、割込み線監視器（１２ａ，１２ｂ）、Ｉ／Ｏ
監視器（１３ａ，１３ｂ）の具体的な回路構成について
説明する。
【００２１】割込み線制御装置１１ａ，１１ｂは、例え
ばフリップフロップとゲート回路の組み合せで実現でき
る。これらは同一構成であるため、ここでは割込み線制
御装置１１ａの構成について説明し、割込み線制御装置
１１ｂの構成については省略する。
【００２２】図２は割込み線制御装置１１ａの具体的な
回路構成を示す回路図である。同図において、割込み線
制御装置１１ａは、Ｄフリップフロップ３１と、Ｄフリ
ップフロップ３２と、アンドゲート３３と、バッファ３
４により構成されている。
【００２３】Ｄフリップフロップ３１は、Ｄ端子が接地
され、クロック端子には信号線２１ａが接続されてい
る。このＤフリップフロップ３１では、信号線２１ａを
通じて入力される割込み要求信号の立ち上がりにおいて
ローレベル信号が出力される。また、このＤフリップフ
ロップ３１は、プリセット端子にＤフリップフロップ３
２の出力ラインが接続されており、Ｄフリップフロップ
３２の出力がローレベルのとき、ハイレベル信号を出力
するようになっている。
【００２４】アンドゲート３３は、一方の入力にＤフリ
ップフロップ３１の出力ラインが接続され、他方の入力
に割込み線監視器１２ａからの信号線２３ａが接続され
ている。このアンドゲート３３では、Ｄフリップフロッ
プ３１からローレベル信号が出力され、かつ、割込み線
監視器１２ａからローレベル信号が出力されたときの
み、ローレベル信号が出力される。
【００２５】Ｄフリップフロップ３２は、Ｄ端子にアン
ドゲート３３の出力ラインが接続され、クロック端子に
は拡張バス３のクロック信号が入力されている。このＤ
フリップフロップ３２では、拡張バスのクロック信号に
従ってアンドゲート３３からの出力信号をサンプリング
した結果が出力される。このＤフリップフロップ３２の
出力は、バッファ３４のコントロール端子に入力される
とともに、上記Ｄフリップフロップ３１のプリセット端
子に入力されている。
【００２６】バッファ３４は、Ｄフリップフロップ３２
の出力がハイレベル信号のときはハイインピーダンス状
態とし、ローレベル信号のときにのみローレベルを出力
する。
【００２７】割込み線監視器１２ａ，１２ｂは、例えば
フリップフロップの組み合せで実現できる。これらは同
一構成であるため、ここでは割込み線監視器１２ａの構
成について説明し、割込み線監視器１２ｂの構成につい
ては省略する。
【００２８】図３は割込み線監視器１２ａの具体的な回
路構成を示す回路図である。同図において、割込み線監
視器１２ａは、Ｄフリップ・フロップ３５と、セット・
リセット・フリップ・フロップ３６により構成される。
【００２９】Ｄフリップフロップ３５は、Ｄ端子に割込
み線２２ａが接続され、クロック端子には拡張バス３の
クロック信号が入力されている。このＤフリップフロッ
プ３５では、割込み線２２ａを通じて出力される信号が
拡張バス３のクロック信号のタイミングでサンプリング
され、その否定値が出力される。
【００３０】セット・リセット・フリップ・フロップ３
６は、セット端子に信号線２４ａが接続され、リセット
端子に上記Ｄフリップフロップ３５の出力ラインが接続
され、出力が信号線２３ａに接続されている。
【００３１】Ｉ／Ｏ監視器１３ａ，１３ｂは、例えば比
較器とゲート回路の組み合せで実現できる。これらは同
一構成であるため、ここではＩ／Ｏ監視器１３ａの構成
について説明し、Ｉ／Ｏ監視器１３ｂの構成については
省略する。
【００３２】図４は、Ｉ／Ｏ監視器１３ａの具体的な回
路構成を示す回路図である。同図において、Ｉ／Ｏ監視
器１３ａは、比較器３７とアンドゲート３８により構成
される。
【００３３】比較器３７は、拡張バス３のドレス信号を
一方の入力、設定値（例えば、パーソナルコンピュータ
が使用していないＩ／Ｏアドレスの中から決定される）
を他方の入力とし、これらを比較し、アドレス信号と設
定値が一致するときのみローレベル信号を出力する。
【００３４】アンドゲート３８は、上記比較器３７の出
力を一方の入力、拡張バス３のＩ／Ｏライト信号を他方
の入力とし、これらが共にローレベルのときにのみロー
レベル信号を出力する。このアンドゲート３８の出力は
信号線２４ａに接続されている。
【００３５】次に、上述の図１に示した割込み線共有回
路の具体的な動作を図５を参照して説明する。
【００３６】通常、機器１ａ，１ｂとも割込み要求をし
ていない場合、割込み線２２ａ，２２ｂは共にハイイン
ピーダンス状態であるが、共有割込み線２は抵抗４でプ
ルアップされているため、ハイレベルとなる。また、割
込み線２２ａ，２２ｂがハイレベルであることから、信
号線２３ａ，２３ｂにはハイレベル信号が出力される。
【００３７】この状態で、機器１ａがＴ１において信号
線２１ａに割込み要求信号を立ち上げると、割込み線制
御装置１１ａはＴ２〜Ｔ３の間、割込み線２２ａをロー
レベルにドライブする。これにより、共有割込み線２で
はＴ３において立ち上がりエッジとなり、パーソナルコ
ンピュータに割込み要求が伝達される。割込み線監視器
１２ａ，１２ｂはこれをサンプリングしていずれかの機
器の割込み処理が始まったと判断して、信号線２３ａ，
２３ｂにおける出力信号をローレベルにする。これはそ
の割込み処理が終了する際に行われるパーソナルコンピ
ュータによる拡張バス３への割込み処理終了アクセスが
起こるＴ５まで続く。
【００３８】ここで、機器１ｂが機器１ａの割込み処理
期間（Ｔ３〜Ｔ５）中のＴ４において信号線２１ｂに割
込み要求信号を立ち上げると、割込み線制御装置１１ｂ
は信号線２３ｂにおける出力信号がローレベルの間（割
込み処理中の間）、割込み線２２ｂをハイインピーダン
ス状態のまま保持する。
【００３９】Ｔ５において機器１ａの割込み処理が終了
し、パーソナルコンピュータによる割込み処理終了アク
セスが行われたら、Ｉ／Ｏ監視器１３ａ，１３ｂはその
ことを割込み線監視器１２ａ，１２ｂに伝える。する
と、割込み線監視器１２ａ，１２ｂは割込み処理が終っ
たと判断して、信号線２３ａ，２３ｂにおける出力信号
をハイレベルにする。
【００４０】信号線２３ｂにおける出力信号がハイレベ
ルになると、機器１ｂはＴ４において起こった割込み要
求をパーソナルコンピュータに伝達するため、Ｔ６〜Ｔ
７の間、割込み線２２ｂをローレベルにドライブする。
これにより、共有割込み線２ではＴ７において立ち上が
りエッジとなり、パーソナルコンピュータに割込み要求
が伝達される。
【００４１】Ｔ６〜Ｔ７の間は割込み処理中であるた
め、信号線２３ａ，２３ｂにおける出力信号はローレベ
ルとなっている。Ｔ８において機器１ｂの割込み処理が
終了すれば、パーソナルコンピュータによる割込み処理
終了アクセスが行われ、Ｉ／Ｏ監視器１３ａ，１３ｂが
その旨を割込み線監視器１２ａ，１２ｂに伝え、割込み
線監視器１２ａ，１２ｂが割込み処理が終ったと判断し
て信号線２３ａ，２３ｂにおける出力信号をハイレベル
にする。
【００４２】なお、以上の動作では機器１ａ，１ｂが同
時に割込み要求を行った場合、割込み線２２ａ，２２ｂ
のローレベルのドライブが重なってしまう恐れがある。
この場合は、例えば、割込み線監視器１２ａの割込み線
２２ａに関するサンプリングを拡張バス３のクロック信
号の立ち上がりのタイミングで行い、割込み線監視器１
２ｂの割込み線２２ｂに関するサンプリングを拡張バス
３のクロック信号の立ち下がりのタイミングで行うよう
にし、割込み要求の衝突なく、２つの機器が共有割込み
線２を共有することができる。
【００４３】
【発明の効果】本発明は、以上説明したように、各機器
からの割込み要求としてエッジトリガで定義された割込
み要求信号が用いられることから、割込み要求信号がエ
ッジトリガで定義されたパーソナルコンピュータシステ
ムに適用することができるという効果がある。
【００４４】さらには、割込み要求としてエッジトリガ
で定義された割込み要求信号を用いているので、現存す
る機器に簡単な回路を付加するだけで適用できるという
効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例の割込み線共有回路の概略構
成を示すブロック図である。
【図２】割込み線制御装置１１ａの回路構成の一例を示
す回路図である。
【図３】割込み線監視器１２ａの回路構成の一例を示す
回路図である。
【図４】Ｉ／Ｏ監視器１３ａの回路構成の一例を示す回
路図である。
【図５】図１に示した割込み線共有回路の具体的な動作
を説明するためのタイミングチャートである。
【図６】従来の割込み共有線回路の一例を示す回路図で
ある。
【符号の説明】
１ａ，１ｂ 機器 ２ 共有割込み線 ３ 拡張バス ４ 抵抗 １１ａ，１１ｂ 割込み線制御装置 １２ａ，１２ｂ 割込み線監視器 １３ａ，１３ｂ Ｉ／Ｏ監視器 ２２ａ，２２ｂ 割込み線 ２１ａ，２１ｂ，２３ａ，２３ｂ，２４ａ，２４ｂ 信
号線 ３１，３２，３５ Ｄフリップ・フロップ ３３，３８ アンドゲート ３４ バッファ ３６ セット・リセット・フリップ・フロップ ３７ 比較器

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の機器が一つの割込み線を共有する
    パーソナルコンピュータシステムの各機器に設けられる
    割込み線共有回路において、 割込み処理終了時にパーソナルコンピュータによる所定
    のＩ／Ｏアクセスが行われるよう構成し、 前記所定のＩ／Ｏアクセスが行われたか否かを監視する
    Ｉ／Ｏ監視手段と、 前記割込み線を監視し、割込み線上に前記複数の機器の
    いずれかから割込み要求が送出されると割込み処理の開
    始と判断し、該割込み処理の終了を前記Ｉ／Ｏ監視手段
    による所定のＩ／Ｏアクセスの検出により判断する割込
    み線監視手段と、 前記割込み線監視手段における割込み処理の開始と終了
    を基に前記割込み線の使用状況を判断し、機器内におい
    て発生した割込み要求を前記割込み線上に送出する割込
    み線制御手段と、を有することを特徴とする割込み線共
    有回路。
  2. 【請求項２】 複数の機器が一つの割込み線を共有する
    パーソナルコンピュータシステムの各機器において行わ
    れる割込み線共有方法であって、 割込み処理終了時にパーソナルコンピュータによる所定
    のＩ／Ｏアクセスが行われるようにし、 前記割込み線上に前記複数の機器のいずれかから割込み
    要求が送出されると割込み処理の開始と判断し、該割込
    み処理の終了を前記所定のＩ／Ｏアクセスを検出するこ
    とにより判断し、該割込み処理の開始と終了を基に前記
    割込み線の使用状況を判断し、機器内において発生した
    割込み要求を前記割込み線上に送出することを特徴とす
    る割込み線共有方法。
JP8092654A 1996-04-15 1996-04-15 割込み線共有回路および割込み線共有方法 Expired - Fee Related JP2809187B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8092654A JP2809187B2 (ja) 1996-04-15 1996-04-15 割込み線共有回路および割込み線共有方法
US08/839,626 US6192425B1 (en) 1996-04-15 1997-04-15 Personal computer interrupt line sharing circuit with active interrupt line monitoring, and method for sharing a common interrupt line by active monitoring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8092654A JP2809187B2 (ja) 1996-04-15 1996-04-15 割込み線共有回路および割込み線共有方法

Publications (2)

Publication Number Publication Date
JPH09282264A JPH09282264A (ja) 1997-10-31
JP2809187B2 true JP2809187B2 (ja) 1998-10-08

Family

ID=14060467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8092654A Expired - Fee Related JP2809187B2 (ja) 1996-04-15 1996-04-15 割込み線共有回路および割込み線共有方法

Country Status (2)

Country Link
US (1) US6192425B1 (ja)
JP (1) JP2809187B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6920516B2 (en) * 2000-08-31 2005-07-19 Hewlett-Packard Development Company, L.P. Anti-starvation interrupt protocol
US6742060B2 (en) * 2000-12-29 2004-05-25 Intel Corporation Look-up table based circuitry for sharing an interrupt between disk drive interfaces
US6795884B2 (en) 2000-12-29 2004-09-21 Intel Corporation Read-only memory based circuitry for sharing an interrupt between disk drive interfaces
US6772258B2 (en) 2000-12-29 2004-08-03 Intel Corporation Method and apparatus for sharing an interrupt between disk drive interfaces
JP2004102324A (ja) * 2002-09-04 2004-04-02 Oki Electric Ind Co Ltd 割り込みプログラムモジュール、該モジュールを記録した記録媒体およびモニタのための割り込み処理が可能のコンピュータ
JP3810361B2 (ja) * 2002-11-01 2006-08-16 松下電器産業株式会社 半導体集積回路および半導体集積回路の割込み要求出力方法
US20050021894A1 (en) * 2003-07-24 2005-01-27 Renesas Technology America, Inc. Method and system for interrupt mapping
US7752371B2 (en) * 2003-12-29 2010-07-06 Broadcom Corporation System and method for interrupt abstraction
CN1983220B (zh) * 2005-12-17 2010-05-05 鸿富锦精密工业（深圳）有限公司 多信号源共用信号输入电路
US8286162B2 (en) * 2005-12-30 2012-10-09 Intel Corporation Delivering interrupts directly to a virtual processor
US8984194B2 (en) * 2011-01-21 2015-03-17 Numia Medical Technology Llc Multi-master bus arbitration and resource control
TWI817747B (zh) * 2022-09-29 2023-10-01 旺宏電子股份有限公司 記憶體裝置及其管理方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3233542A1 (de) * 1982-09-10 1984-03-15 Philips Kommunikations Industrie AG, 8500 Nürnberg Verfahren und schaltungsanordnung zur abgabe von unterbrechungs-anforderungssignalen
US4641266A (en) * 1983-11-28 1987-02-03 At&T Bell Laboratories Access-arbitration scheme
US4768149A (en) * 1985-08-29 1988-08-30 International Business Machines Corporation System for managing a plurality of shared interrupt handlers in a linked-list data structure
US4760516A (en) * 1986-11-25 1988-07-26 Dialogic Corporation Peripheral interrupt interface for multiple access to an interrupt level
US5187781A (en) 1989-12-19 1993-02-16 International Business Machines Corp. Shared hardware interrupt circuit for personal computers
JPH03191410A (ja) 1989-12-19 1991-08-21 Internatl Business Mach Corp <Ibm> 共用ハードウェア割込み回路
US5313621A (en) * 1990-05-18 1994-05-17 Zilog, Inc. Programmable wait states generator for a microprocessor and computer system utilizing it
US5446877A (en) * 1990-11-13 1995-08-29 Nakamichi Peripherals Corporation Method and apparatus for operation of a data archival apparatus allowing for coupling of the data archival device with an ide interface
US5590376A (en) * 1992-11-13 1996-12-31 Toshiba America Information Systems, Inc. Apparatus and method for detecting and updating status of removable storage system using shared interrupt and software flag
US5506997A (en) * 1994-01-28 1996-04-09 Compaq Computer Corp. Device for mapping a set of interrupt signals generated on a first type bus to a set of interrupt signals defined by a second type bus and combing the mapped interrupt signals with a set of interrupt signals of the second type bus
US5535420A (en) * 1994-12-14 1996-07-09 Intel Corporation Method and apparatus for interrupt signaling in a computer system

Also Published As

Publication number Publication date
JPH09282264A (ja) 1997-10-31
US6192425B1 (en) 2001-02-20

Similar Documents

Publication Publication Date Title
JP2809187B2 (ja) 割込み線共有回路および割込み線共有方法
US5452443A (en) Multi-processor system with fault detection
US4275440A (en) I/O Interrupt sequencing for real time and burst mode devices
US20150046746A1 (en) Method for ensuring remediation of hung multiplexer bus channels
EP0465221B1 (en) IEEE 488 Interface
US5808485A (en) Clock clamping circuit that prevents clock glitching and method therefor
JPH0522313A (ja) ローカルエリアネツトワークシステムの端末監視方式
JP3193155B2 (ja) Ｄｍａ制御方式
JP2551100B2 (ja) 通信制御装置
JPH03228160A (ja) 情報処理システムのバスロック解放方式
JPH05289987A (ja) バス権調停回路
JP2886674B2 (ja) 回線監視装置及びこれを用いた回線監視方式
JP2659994B2 (ja) モデム監視方式
JPH0667755A (ja) 回路基板挿抜検出方式
JPH04305758A (ja) 情報処理装置
JP2760801B2 (ja) 磁気ディスク装置
JP2533949B2 (ja) 磁気ディスク装置におけるスピンドル同期パルス制御方式
CN115623304A (zh) 视觉处理芯片、方法、装置、视觉系统及存储介质
JPH05298199A (ja) 入出力制御装置
JPS62205458A (ja) 入出力制御装置の状態監視方式
JPH02288744A (ja) 送信データ出力制御回路
JPS61131154A (ja) デ−タ転送制御方式
JPH03141455A (ja) データ転送方式
JPH0520266A (ja) データ転送装置
JPH01161942A (ja) データ伝送装置及び方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070731

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080731

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090731

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100731

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110731

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110731

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 14

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 14

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 14

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees