JPH05298199A - 入出力制御装置 - Google Patents
入出力制御装置Info
- Publication number
- JPH05298199A JPH05298199A JP4084322A JP8432292A JPH05298199A JP H05298199 A JPH05298199 A JP H05298199A JP 4084322 A JP4084322 A JP 4084322A JP 8432292 A JP8432292 A JP 8432292A JP H05298199 A JPH05298199 A JP H05298199A
- Authority
- JP
- Japan
- Prior art keywords
- internal storage
- signal
- storage unit
- host device
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】外部にモニタ装置を接続することなしに、障害
が発生した時点より前の状態も含めたインタフェース上
の信号遷移状態を知ることを可能にする入出力制御装置
を提供する。 【構成】入出力制御装置１において、ＳＣＳＩバスの異
常を検出した時に停止信号８０を出力する異常検出手段
９０と、内部記憶部４０と、命令実行時にＳＣＳＩバス
６の状態変化確定を検出するごとに内部記憶部４０へＳ
ＣＳＩバス６の制御信号を順次記憶させる制御を行い命
令終了または停止信号８０を受けたときに上述した制御
信号の記憶の制御を中止する内部メモリ制御回路６０と
を備えることにより、必要時に中央処理装置４が内部記
憶部４０の内容を読み出せる状態とする。
が発生した時点より前の状態も含めたインタフェース上
の信号遷移状態を知ることを可能にする入出力制御装置
を提供する。 【構成】入出力制御装置１において、ＳＣＳＩバスの異
常を検出した時に停止信号８０を出力する異常検出手段
９０と、内部記憶部４０と、命令実行時にＳＣＳＩバス
６の状態変化確定を検出するごとに内部記憶部４０へＳ
ＣＳＩバス６の制御信号を順次記憶させる制御を行い命
令終了または停止信号８０を受けたときに上述した制御
信号の記憶の制御を中止する内部メモリ制御回路６０と
を備えることにより、必要時に中央処理装置４が内部記
憶部４０の内容を読み出せる状態とする。
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置に使用され
る入出力制御装置に関する。
る入出力制御装置に関する。
【０００２】
【従来の技術】従来、周辺装置から主記憶装置へ、ある
いは主記憶装置から周辺装置へデータを転送する入出力
制御装置では、入出力命令に対するインタフェース上の
プロトコル異常が発生したとき、何らかのプロトコル規
定上の違反があったこと以外には判らず、また信号状態
が判ったとしても、異常を検出した時点の信号状態しか
判らなかった。
いは主記憶装置から周辺装置へデータを転送する入出力
制御装置では、入出力命令に対するインタフェース上の
プロトコル異常が発生したとき、何らかのプロトコル規
定上の違反があったこと以外には判らず、また信号状態
が判ったとしても、異常を検出した時点の信号状態しか
判らなかった。
【０００３】通常、このような障害の原因解析の為に
は、異常検出時点より前のインタフェース信号の状態遷
移情報が必要であり、インタフェース上にデバック用の
モニタ装置等を接続して障害を再現させて情報を採取す
る方法がとられる。
は、異常検出時点より前のインタフェース信号の状態遷
移情報が必要であり、インタフェース上にデバック用の
モニタ装置等を接続して障害を再現させて情報を採取す
る方法がとられる。
【０００４】
【発明が解決しようとする課題】しかしながら、再現性
の少ない障害が生じた場合、この障害の再現に時間がか
かり、長時間、外部にモニタ装置を接続しておく必要を
生じるが、このように長時間モニタ装置を接続すること
が不可能となる欠点がある。
の少ない障害が生じた場合、この障害の再現に時間がか
かり、長時間、外部にモニタ装置を接続しておく必要を
生じるが、このように長時間モニタ装置を接続すること
が不可能となる欠点がある。
【０００５】また、外部のデバック用モニタを使用する
場合、測定停止のトリガを得ることが困難であり、異常
検出後もインタフェース上の信号変化があれば、自動的
に記憶されてしまい障害発生領域の状態が消されてしま
う欠点を有している。
場合、測定停止のトリガを得ることが困難であり、異常
検出後もインタフェース上の信号変化があれば、自動的
に記憶されてしまい障害発生領域の状態が消されてしま
う欠点を有している。
【０００６】
【課題を解決するための手段】本発明の入出力制御装置
は、上位装置と前記上位装置に接続されている周辺装置
の間に介在し前記上位装置からの転送命令によりインタ
フェースプロトコルの規定に従って前記上位装置と周辺
装置間のデータの転送を制御する入出力装置において、
前記周辺装置と前記上位装置の間のインタフェース上を
往復する制御信号について前記プロトコルの規定に違反
しているか否かを監視し前記規定に違反したことを検出
したとき停止信号を出力する異常検出手段と、前記上位
装置が内容を読み出するこができる内部記憶部と、前記
上位装置と周辺装置間に授受される制御信号を取り込み
前記インタフェースの状態変化が確定したことを検出し
前記状態変化が確定するごとに前記インタフェース上の
制御信号を取り込み前記内部記憶部に順次記憶させ前記
転送命令の処理の終了または前記停止信号を受信したと
き前記内部記憶部への制御信号の記憶を停止する内部記
憶部制御手段とを備えて構成されている。
は、上位装置と前記上位装置に接続されている周辺装置
の間に介在し前記上位装置からの転送命令によりインタ
フェースプロトコルの規定に従って前記上位装置と周辺
装置間のデータの転送を制御する入出力装置において、
前記周辺装置と前記上位装置の間のインタフェース上を
往復する制御信号について前記プロトコルの規定に違反
しているか否かを監視し前記規定に違反したことを検出
したとき停止信号を出力する異常検出手段と、前記上位
装置が内容を読み出するこができる内部記憶部と、前記
上位装置と周辺装置間に授受される制御信号を取り込み
前記インタフェースの状態変化が確定したことを検出し
前記状態変化が確定するごとに前記インタフェース上の
制御信号を取り込み前記内部記憶部に順次記憶させ前記
転送命令の処理の終了または前記停止信号を受信したと
き前記内部記憶部への制御信号の記憶を停止する内部記
憶部制御手段とを備えて構成されている。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００８】図１は本発明の一実施例を示す構成図であ
る。図１において、本発明の入出力制御装置１は、上位
バス３に接続する上位バス制御回路１０と、上位バス制
御回路１０に接続するマイクロプロセッサ回路２０と、
上位バス制御回路１０と外部の周辺装置２０に接続され
たＳＣＳＩバス制御回路３０と、上位バス制御回路１０
に接続された内部記憶部４０と、ＳＣＳＩバス制御回路
３０と内部記憶部４０と後述するアドレスカウンタ５０
とに接続される内部記憶部制御回路６０と、内部記憶部
制御回路６０からのメモリ値を受信しその結果を内部記
憶部４０に出力するカウンタ５０と、上位バス制御回路
１０とマイクロプロセッサ回路２０とＳＣＳＩバス制御
回路３０とに接続されるＤＭＡ制御回路７０と、周辺装
置２と上位装置とのインタフェースであるＳＣＳＩバス
６上の制御信号を監視し、異常を検出したとき停止信号
８０を出力する異常検出手段９０とにより構成されてい
る。
る。図１において、本発明の入出力制御装置１は、上位
バス３に接続する上位バス制御回路１０と、上位バス制
御回路１０に接続するマイクロプロセッサ回路２０と、
上位バス制御回路１０と外部の周辺装置２０に接続され
たＳＣＳＩバス制御回路３０と、上位バス制御回路１０
に接続された内部記憶部４０と、ＳＣＳＩバス制御回路
３０と内部記憶部４０と後述するアドレスカウンタ５０
とに接続される内部記憶部制御回路６０と、内部記憶部
制御回路６０からのメモリ値を受信しその結果を内部記
憶部４０に出力するカウンタ５０と、上位バス制御回路
１０とマイクロプロセッサ回路２０とＳＣＳＩバス制御
回路３０とに接続されるＤＭＡ制御回路７０と、周辺装
置２と上位装置とのインタフェースであるＳＣＳＩバス
６上の制御信号を監視し、異常を検出したとき停止信号
８０を出力する異常検出手段９０とにより構成されてい
る。
【０００９】また、入出力制御装置１はＳＣＳＩ（スモ
ール・コンピュータ・システム・インタフェース）バス
６を介して周辺装置２に接続されるとともに、上位バス
３を介して、周辺装置の一部である中央処理装置４及び
主記憶装置５に接続されている。なお、前述した内部記
憶部制御回路６０とアドレスカウンタ５０で内部記憶部
制御手段６５を構成している。
ール・コンピュータ・システム・インタフェース）バス
６を介して周辺装置２に接続されるとともに、上位バス
３を介して、周辺装置の一部である中央処理装置４及び
主記憶装置５に接続されている。なお、前述した内部記
憶部制御回路６０とアドレスカウンタ５０で内部記憶部
制御手段６５を構成している。
【００１０】図１で示されている本発明の入出力制御装
置１の動作を、周辺装置２から主記憶装置５へのデータ
の転送を行うリード命令が中央処理装置４より出力され
た場合を例にとって説明する。まず、中央処理装置４は
入出力制御装置１へ上位バス３を介して周辺装置２内に
記憶されているデータを主記憶装置５内に書き込むこと
を指定したリード命令を発行する。このリード命令は上
位バス制御回路１０を介してマイクロプロセッサ回路２
０が受信する。マイクロプロセッサ回路２０は中央処理
装置４から受け付けた上述のリード命令を解析する。次
いで、マイクロプロセッサ回路２０はＳＣＳＩバス制御
回路３０を介して、周辺装置２に対し、データの読出し
指示を行った後、ＤＭＡ制御回路７０および、上位バス
制御回路１０に対し、ＤＭＡ（ダイレクトメモリアクセ
ス）転送指示を与える。
置１の動作を、周辺装置２から主記憶装置５へのデータ
の転送を行うリード命令が中央処理装置４より出力され
た場合を例にとって説明する。まず、中央処理装置４は
入出力制御装置１へ上位バス３を介して周辺装置２内に
記憶されているデータを主記憶装置５内に書き込むこと
を指定したリード命令を発行する。このリード命令は上
位バス制御回路１０を介してマイクロプロセッサ回路２
０が受信する。マイクロプロセッサ回路２０は中央処理
装置４から受け付けた上述のリード命令を解析する。次
いで、マイクロプロセッサ回路２０はＳＣＳＩバス制御
回路３０を介して、周辺装置２に対し、データの読出し
指示を行った後、ＤＭＡ制御回路７０および、上位バス
制御回路１０に対し、ＤＭＡ（ダイレクトメモリアクセ
ス）転送指示を与える。
【００１１】周辺装置２から読出されたデータはＳＣＳ
Ｉバス制御回路３０を介してＤＭＡ制御回路７０により
制御され、上位バス制御回路１０を介して主記憶装置５
に転送される。
Ｉバス制御回路３０を介してＤＭＡ制御回路７０により
制御され、上位バス制御回路１０を介して主記憶装置５
に転送される。
【００１２】これらの入出力制御装置１と周辺装置２と
の間の一連の動作のやりとりは、ＳＣＳＩバス６のプロ
トコル規定に従って、ＳＣＳＩバス制御回路３０によっ
て行われる。
の間の一連の動作のやりとりは、ＳＣＳＩバス６のプロ
トコル規定に従って、ＳＣＳＩバス制御回路３０によっ
て行われる。
【００１３】マイクロプロセッサ回路２０は、命令実行
時に、内部記憶部制御回路６０に対し、格納開始指示を
示す格納開始指示信号を出す。この信号を受信した内部
記憶部制御回路６０は、ＳＣＳＩバス６上の制御信号を
チェックし、ＳＣＳＩバス６上のインタフェースの状態
変化であるフェーズ確定を検出する。そして、フェーズ
が確定（ＳＣＳＩバスの場合、ＲＥＱ信号が出力された
状態）するごとに、インタフェースであるＳＣＳＩバス
６上の制御信号を取り込み順次、内部記憶部４０内のア
ドレスカウンタ５０から出力されるアドレスへ格納し、
格納するごとにアドレスカウンタ５０のアドレス値をイ
ンクリメントする。このとき、アドレスカウンタ５０の
出力するアドレス値がオーバフローして０に戻った場合
でも、内部記憶部４０のアドレス１より取り込んだ制御
信号の格納を継続する。
時に、内部記憶部制御回路６０に対し、格納開始指示を
示す格納開始指示信号を出す。この信号を受信した内部
記憶部制御回路６０は、ＳＣＳＩバス６上の制御信号を
チェックし、ＳＣＳＩバス６上のインタフェースの状態
変化であるフェーズ確定を検出する。そして、フェーズ
が確定（ＳＣＳＩバスの場合、ＲＥＱ信号が出力された
状態）するごとに、インタフェースであるＳＣＳＩバス
６上の制御信号を取り込み順次、内部記憶部４０内のア
ドレスカウンタ５０から出力されるアドレスへ格納し、
格納するごとにアドレスカウンタ５０のアドレス値をイ
ンクリメントする。このとき、アドレスカウンタ５０の
出力するアドレス値がオーバフローして０に戻った場合
でも、内部記憶部４０のアドレス１より取り込んだ制御
信号の格納を継続する。
【００１４】命令実行の途中でＳＣＳＩバス６上の異常
を異常検出手段９０が検出した場合、異常検出手段９０
は停止信号８０を内部記憶部制御回路６０と内部バス１
１に出力する。内部記憶部制御回路６０は停止信号８０
を受信するとただちに、内部記憶部４０への制御信号の
格納を停止する。
を異常検出手段９０が検出した場合、異常検出手段９０
は停止信号８０を内部記憶部制御回路６０と内部バス１
１に出力する。内部記憶部制御回路６０は停止信号８０
を受信するとただちに、内部記憶部４０への制御信号の
格納を停止する。
【００１５】上述の停止信号８０の出力の有無にかかわ
らず中央処理装置４からの命令で要求された周辺装置２
からのリードデータを主記憶装置５に転送が終了する
と、入出力制御装置１内のマイクロプロセッサ回路２０
がこれを検知して上位バス制御装置１０を介して中央処
理装置４と内部記憶部制御回路６０にリード処理の終了
を示す終了信号を出力する。内部記憶部制御回路６０は
前述の停止信号８０を受信しないで、この終了信号を受
信したときにも上述した停止信号を受信したときと同一
の動作を行う。
らず中央処理装置４からの命令で要求された周辺装置２
からのリードデータを主記憶装置５に転送が終了する
と、入出力制御装置１内のマイクロプロセッサ回路２０
がこれを検知して上位バス制御装置１０を介して中央処
理装置４と内部記憶部制御回路６０にリード処理の終了
を示す終了信号を出力する。内部記憶部制御回路６０は
前述の停止信号８０を受信しないで、この終了信号を受
信したときにも上述した停止信号を受信したときと同一
の動作を行う。
【００１６】以上、リード命令実行時を例にとって動作
を入出力制御装置１の動作を説明したが上述の命令以外
の命令においても同様にＳＣＳＩバス６の信号状態が内
部メモリ４０に記憶される。命令実行において、ＳＣＳ
Ｉバス６上に異常があった場合、中央処理装置４は、上
述の停止信号８０を上位バス制御装置を介して受信する
ことにより、識別し、アドレスカウンタ５０のアドレス
値をディクリメントしながら、内部記憶部４０の記憶内
容を読み出すことにより、異常を検出した時点からさか
のぼった前の制御信号の状態を知ることが出来る。
を入出力制御装置１の動作を説明したが上述の命令以外
の命令においても同様にＳＣＳＩバス６の信号状態が内
部メモリ４０に記憶される。命令実行において、ＳＣＳ
Ｉバス６上に異常があった場合、中央処理装置４は、上
述の停止信号８０を上位バス制御装置を介して受信する
ことにより、識別し、アドレスカウンタ５０のアドレス
値をディクリメントしながら、内部記憶部４０の記憶内
容を読み出すことにより、異常を検出した時点からさか
のぼった前の制御信号の状態を知ることが出来る。
【００１７】なお、図１の実施例においてはＳＣＳＩバ
ス制御回路３０を用いＳＣＳＩ制御信号により制御され
る周辺装置２を対称としているが、例えば周辺装置２が
ＧＰＩＢ制御信号により動作する装置の場合にはＳＣＳ
Ｉバス制御回路３０の代りに、ＧＰＩＢバスの制御を行
うＧＰＩＢバス制御回路を使用すればよい。
ス制御回路３０を用いＳＣＳＩ制御信号により制御され
る周辺装置２を対称としているが、例えば周辺装置２が
ＧＰＩＢ制御信号により動作する装置の場合にはＳＣＳ
Ｉバス制御回路３０の代りに、ＧＰＩＢバスの制御を行
うＧＰＩＢバス制御回路を使用すればよい。
【００１８】
【発明の効果】以上説明したように、内部記憶部を設け
た本発明の入出力制御装置により、外部にモニタ装置を
接続することなしに、障害が発生した時点より前の情報
も含めたインタフェース上の信号遷移状態を内部記憶部
内に記憶された内容を読み出すことによって知ることが
出来るという効果がある。
た本発明の入出力制御装置により、外部にモニタ装置を
接続することなしに、障害が発生した時点より前の情報
も含めたインタフェース上の信号遷移状態を内部記憶部
内に記憶された内容を読み出すことによって知ることが
出来るという効果がある。
【図１】本発明の一実施例を示す構成図である。
１ 入出力制御装置 ２ 周辺装置 ３ 上位バス ４ 中央処理装置 ５ 主記憶装置 ６ ＳＣＳＩバス １０ 上位バス制御回路 ２０ マイクロプロセッサ回路 ３０ ＳＣＳＩバス制御回路 ４０ 内部記憶部 ５０ アドレスカウンタ ６０ 内部記憶部制御回路 ６５ 内部記憶部制御手段 ７０ ＤＭＡ制御回路 ９０ 異常検出手段
Claims (1)
- 【請求項１】 上位装置と前記上位装置に接続されてい
る周辺装置の間に介在し前記上位装置からの転送命令に
よりインタフェースプロトコルの規定に従って前記上位
装置と周辺装置間のデータの転送を制御する入出力装置
において、前記周辺装置と前記上位装置の間のインタフ
ェース上を往復する制御信号について前記プロトコルの
規定に違反しているか否かを監視し前記規定に違反した
ことを検出したとき停止信号を出力する異常検出手段
と、前記上位装置が内容を読み出するこができる内部記
憶部と、前記上位装置と周辺装置間に授受される制御信
号を取り込み前記インタフェースの状態変化が確定した
ことを検出し前記状態変化が確定するごとに前記インタ
フェース上の制御信号を取り込み前記内部記憶部に順次
記憶させ前記転送命令の処理の終了または前記停止信号
を受信したとき前記内部記憶部への制御信号の記憶を停
止する内部記憶部制御手段とを備え、前記停止信号ある
いは前記終了信号が生成された後に前記上位装置により
前記内部記憶部の内容を読み出し前記インタフェースの
信号状態遷移状況を知ることができることを特徴とする
入出力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4084322A JPH05298199A (ja) | 1992-04-07 | 1992-04-07 | 入出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4084322A JPH05298199A (ja) | 1992-04-07 | 1992-04-07 | 入出力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05298199A true JPH05298199A (ja) | 1993-11-12 |
Family
ID=13827282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4084322A Withdrawn JPH05298199A (ja) | 1992-04-07 | 1992-04-07 | 入出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05298199A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH096651A (ja) * | 1995-06-16 | 1997-01-10 | Shikoku Nippon Denki Software Kk | Ｓｃｓｉトレーサ装置 |
-
1992
- 1992-04-07 JP JP4084322A patent/JPH05298199A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH096651A (ja) * | 1995-06-16 | 1997-01-10 | Shikoku Nippon Denki Software Kk | Ｓｃｓｉトレーサ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05298199A (ja) | 入出力制御装置 | |
| JPS6231447A (ja) | バスアナライザ | |
| JPS6146543A (ja) | 転送装置の障害処理方式 | |
| JPH11134261A (ja) | 入出力制御装置 | |
| JP2000187621A (ja) | Ｓｃｓｉ制御装置 | |
| JPS62221043A (ja) | 論理装置の監視回路 | |
| JPH11119992A (ja) | ファームウェアのトレース制御装置 | |
| JP2665173B2 (ja) | プロセッサトラップ回路 | |
| JPH0244436A (ja) | 情報処理監視システム | |
| JPS59111551A (ja) | 動作記録装置 | |
| JPH05158627A (ja) | ディスク装置 | |
| JPH05108588A (ja) | マルチプロセツサシステム | |
| JPH03108045A (ja) | データバス装置のエラー監視回路 | |
| JPS581251A (ja) | 遠隔制御される装置 | |
| JPH0215353A (ja) | 特定アドレス時異常設定方式 | |
| JPH0772909A (ja) | プログラマブルコントローラのサポート装置 | |
| JPH05324495A (ja) | 入出力監視システム | |
| JPH02176905A (ja) | プログラマブル・コントローラ | |
| JPH02144645A (ja) | バスモニター装置 | |
| JPS61136142A (ja) | 入出力デ−タの記憶方法 | |
| JPH0782447B2 (ja) | Ｄｍａデータ転送制御装置 | |
| JPH0272443A (ja) | データ処理装置 | |
| JPH0566799B2 (ja) | ||
| JPH0223446A (ja) | アクセス異常終了応答方式 | |
| JP2000267946A (ja) | 汎用コンピュータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |