JPS581251A - 遠隔制御される装置 - Google Patents
遠隔制御される装置Info
- Publication number
- JPS581251A JPS581251A JP56099206A JP9920681A JPS581251A JP S581251 A JPS581251 A JP S581251A JP 56099206 A JP56099206 A JP 56099206A JP 9920681 A JP9920681 A JP 9920681A JP S581251 A JPS581251 A JP S581251A
- Authority
- JP
- Japan
- Prior art keywords
- power
- test
- test program
- host
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電源オン、オフを遠方のホストから制御され
る遠隔制御装置のテストプログラム実行方式に関する。
る遠隔制御装置のテストプログラム実行方式に関する。
情報処理システムは第１図に示すように、多数の端末装
置Ｔが中央処理装置ＣＰ■つｔ９コンビ、−タムへ通信
制御装置Ｃ０Ｐ−Ａｔ介して接続され、この通信制御装
置ＣＣｐ−ムへは他Ｏ通信制御装置ｃｃｐが接続され〜
該ｃｃｐへ他のＣＰＵ−Ｂ。
置Ｔが中央処理装置ＣＰ■つｔ９コンビ、−タムへ通信
制御装置Ｃ０Ｐ−Ａｔ介して接続され、この通信制御装
置ＣＣｐ−ムへは他Ｏ通信制御装置ｃｃｐが接続され〜
該ｃｃｐへ他のＣＰＵ−Ｂ。
Ｃがｃｃｐ−Ｂ、Ｏｔ介しイ接続されるという構成をと
ることがある。これらの通信制御装置ＣＣＰは中央処理
装置ＣＰＵから離れているので、電源投入、遮断はＣＰ
Ｕからパワーオン、オフコマンドを送って遠隔制御式に
行なう。また通信制御装置は通信制御部ＣＣ１メモリＭ
ＥＭ、チャンネルアダプタＣム、チャンネルスキャナー
Ｃ８を備え、これらは常に正常動作する必要があるから
テストプログラムを内蔵し、パワーオン時に鋏テストグ
ログ２ムを走らせてＣＣ，ＭＩＭ、Ｃム、ＣＳ各部が正
常か否か會チェ、りする。例えばＭＮＭＫオール０、オ
ール１、特定パターンのデータなどを書込み、それを読
出して予定通りか否かをチェックしてメモリＭＩＭが正
常か否かを試験する。
ることがある。これらの通信制御装置ＣＣＰは中央処理
装置ＣＰＵから離れているので、電源投入、遮断はＣＰ
Ｕからパワーオン、オフコマンドを送って遠隔制御式に
行なう。また通信制御装置は通信制御部ＣＣ１メモリＭ
ＥＭ、チャンネルアダプタＣム、チャンネルスキャナー
Ｃ８を備え、これらは常に正常動作する必要があるから
テストプログラムを内蔵し、パワーオン時に鋏テストグ
ログ２ムを走らせてＣＣ，ＭＩＭ、Ｃム、ＣＳ各部が正
常か否か會チェ、りする。例えばＭＮＭＫオール０、オ
ール１、特定パターンのデータなどを書込み、それを読
出して予定通りか否かをチェックしてメモリＭＩＭが正
常か否かを試験する。
しかしながらパワーオン嬬業務開始時、通常拡開、Ｋ行
なうものであり、この時点で異常が発見されるとその修
復に必要な時間だけ業務開始が遅れてしまう。一方、遠
隔制御装置にはテストプログラムおよびそれを実行し、
結果を報告する機構が内蔵されているから、これをパワ
ーオン時にのみ作動させることは非効率的とも言える。
なうものであり、この時点で異常が発見されるとその修
復に必要な時間だけ業務開始が遅れてしまう。一方、遠
隔制御装置にはテストプログラムおよびそれを実行し、
結果を報告する機構が内蔵されているから、これをパワ
ーオン時にのみ作動させることは非効率的とも言える。
本発明はか＼る点に着目し友ものでありて、テストプロ
グ２ムを内蔵し、ホストよりパワーオンコマンドを受け
るとき自己の′電源を投入すると共に該プログ２ムを実
行して自己の諸機能のテストを行なう遠隔制御装置のテ
ストプログ２ム実行方式において、該遠隔制御装置がホ
ストよりパワーオフコマンドを受けるときも該テストプ
ログ２ムを実行し、然るのち電源をオフにすることを特
徴とするものである。このようにすると異常は若しそれ
があるなら業務終了時、通常は夕方に分るから、直ちに
修復作業に入る又はその準備をすることができ、翌朝の
業務開始に与える影響を零もしくは可及的に少とするこ
とができる。またその異常内容から、当日データ授受し
たものの中で信用のおけないものをその当日中に知り、
然るべき対策を直ちにとることができる。なおデータ伝
送に際してはパリティチェックを行なうから、このチェ
ックで検出される異常は直ちに検出され、敢えてテスト
プログ２ムの実行を俟っ必要はない。しかしパリティチ
ェックで検出できない異常もあり１パワ一オフ時のテス
トプログ２ム実行はか〜る異常の検出に有効である。次
に実施例を参照しながら本発明を更に説明する。
グ２ムを内蔵し、ホストよりパワーオンコマンドを受け
るとき自己の′電源を投入すると共に該プログ２ムを実
行して自己の諸機能のテストを行なう遠隔制御装置のテ
ストプログ２ム実行方式において、該遠隔制御装置がホ
ストよりパワーオフコマンドを受けるときも該テストプ
ログ２ムを実行し、然るのち電源をオフにすることを特
徴とするものである。このようにすると異常は若しそれ
があるなら業務終了時、通常は夕方に分るから、直ちに
修復作業に入る又はその準備をすることができ、翌朝の
業務開始に与える影響を零もしくは可及的に少とするこ
とができる。またその異常内容から、当日データ授受し
たものの中で信用のおけないものをその当日中に知り、
然るべき対策を直ちにとることができる。なおデータ伝
送に際してはパリティチェックを行なうから、このチェ
ックで検出される異常は直ちに検出され、敢えてテスト
プログ２ムの実行を俟っ必要はない。しかしパリティチ
ェックで検出できない異常もあり１パワ一オフ時のテス
トプログ２ム実行はか〜る異常の検出に有効である。次
に実施例を参照しながら本発明を更に説明する。
第２図は本発明のａＳを示す図で％１０はホストであり
、ｌ［１図の例ではＣＰＵ−Ａ’＊；ｔｒｉ、ｃｃｐ−
ムに他のＣＣＰが接続されるケースではＣＰＵ−ムとＣ
ＣＰ−ムである。１２．１４は複数の遠隔制御装置のう
ち本例では２つを示し、第１図では通過制御装置ＣＣＰ
、ＣＣＰ−Ａ、−Ｂ、−Ｃがこｉに和尚する。各遠隔制
御装置はテストプログラムを内蔵してｋ り ％またホ
スト１０よりパワーオンコマンド、パワーオフコマンド
を受けて自己の電源をオン、オフする。従来は第５図（
−に示すようにこのパワーオンコマンドを受けると、磁
気ディスク、７０．ビーディスクなどに格納されている
テストプロゲラＡｌ主記憶ヘロー！イングし、テストプ
ログラムを実行し、結果がＯＫか否かをチェ、りし、ノ
ーＮなら工２−処理し、イエスなら主記憶へ制御プログ
ラムをローディングし、稼動可状履に入る。
、ｌ［１図の例ではＣＰＵ−Ａ’＊；ｔｒｉ、ｃｃｐ−
ムに他のＣＣＰが接続されるケースではＣＰＵ−ムとＣ
ＣＰ−ムである。１２．１４は複数の遠隔制御装置のう
ち本例では２つを示し、第１図では通過制御装置ＣＣＰ
、ＣＣＰ−Ａ、−Ｂ、−Ｃがこｉに和尚する。各遠隔制
御装置はテストプログラムを内蔵してｋ り ％またホ
スト１０よりパワーオンコマンド、パワーオフコマンド
を受けて自己の電源をオン、オフする。従来は第５図（
−に示すようにこのパワーオンコマンドを受けると、磁
気ディスク、７０．ビーディスクなどに格納されている
テストプロゲラＡｌ主記憶ヘロー！イングし、テストプ
ログラムを実行し、結果がＯＫか否かをチェ、りし、ノ
ーＮなら工２−処理し、イエスなら主記憶へ制御プログ
ラムをローディングし、稼動可状履に入る。
勿論、図示しないが別の機構で装置の電源が投入される
。本発明ではこのパワーオン時のテストに加えて、パワ
ーオフ時にもテストを行なう。即ちパワーオフコマンド
を受けると、図示しないが閉局処理全行なって諸データ
の格納、ホストへの送出などを行なったのち、主記憶へ
テストプログ２人ｆａ−ディングし、パワーオン時と同
様にテストプログ２ムの実行、結果のチェ、りを行ない
、チェ、りがＯＫでなければエラー処理し、チェ。
。本発明ではこのパワーオン時のテストに加えて、パワ
ーオフ時にもテストを行なう。即ちパワーオフコマンド
を受けると、図示しないが閉局処理全行なって諸データ
の格納、ホストへの送出などを行なったのち、主記憶へ
テストプログ２人ｆａ−ディングし、パワーオン時と同
様にテストプログ２ムの実行、結果のチェ、りを行ない
、チェ、りがＯＫでなければエラー処理し、チェ。
りがＯＫならパワーオフとする。即ちテストの要領はパ
ワーオン時と全く同様であるが、テスト終了の次の動作
はパワーオン時は制御プログラムのローディング、パワ
ーオフ時は電源断となる。これらの切換は図示しないハ
ードウェアが、パワーオン時のテストかパワーオフ時の
テストか全区別することにより行なう。
ワーオン時と全く同様であるが、テスト終了の次の動作
はパワーオン時は制御プログラムのローディング、パワ
ーオフ時は電源断となる。これらの切換は図示しないハ
ードウェアが、パワーオン時のテストかパワーオフ時の
テストか全区別することにより行なう。
このようにパワーオフ時にもテストプログラムを実行す
ると、■パワーオフｔでに実行したプログツムの処理結
果が一層信頼性の高いものになる。
ると、■パワーオフｔでに実行したプログツムの処理結
果が一層信頼性の高いものになる。
■障害が発生していてもそれが分らずにパワーオフして
しまうと、該障害は次回のパワーオン時まで検出できな
い。また次回パワーオン時に障害が検出され、予備機な
どがある場合も、その切換に時間が必要でＩｈＩ、予備
がない場合は運用に入れないが、パワーオフ時にテスト
プログラムを実行すれば事前に障害調査ができ、非常に
有効である。
しまうと、該障害は次回のパワーオン時まで検出できな
い。また次回パワーオン時に障害が検出され、予備機な
どがある場合も、その切換に時間が必要でＩｈＩ、予備
がない場合は運用に入れないが、パワーオフ時にテスト
プログラムを実行すれば事前に障害調査ができ、非常に
有効である。
次にパワーオフ時のテストが有効である具体例を挙げる
。
。
第４図（ａ）に示す如き加算器ムＤＤにおいて、入力デ
ータＩＤｔ−オール１プラスオール１などとしてキャリ
ーＣＲＴが正しく上るか否かをパワーオン時のイニシャ
ルテストで試験し、結果はＯＫであったが運用中に障害
を起してキャリーが上らなくなってしまった例を考える
と、このような障害はパリティチェックにか＼らない。
ータＩＤｔ−オール１プラスオール１などとしてキャリ
ーＣＲＴが正しく上るか否かをパワーオン時のイニシャ
ルテストで試験し、結果はＯＫであったが運用中に障害
を起してキャリーが上らなくなってしまった例を考える
と、このような障害はパリティチェックにか＼らない。
従りて従来方式により運用終了でパワーオフしてしまう
と、障害は翌日のパワーオン時イニシャルテストテ初メ
て発見される。ま九翌日になって前日の処理結果が保証
できないことが分る。これに対し本発明方式によりパワ
ーオフ時に障ｉが発見され＼ば当日処理結果に対する何
らかの対策を早急にとることができ、また翌日の運用開
始までに障害調査、修復作業を行なうことができる。
と、障害は翌日のパワーオン時イニシャルテストテ初メ
て発見される。ま九翌日になって前日の処理結果が保証
できないことが分る。これに対し本発明方式によりパワ
ーオフ時に障ｉが発見され＼ば当日処理結果に対する何
らかの対策を早急にとることができ、また翌日の運用開
始までに障害調査、修復作業を行なうことができる。
また第４図（ｂ）に示す如きオア回路ＯＲを備えるエラ
ー検出回路において、オア回路の一部例えば工５−１ｅ
ｎに対するブランチが障害を起していると、エラーＩｎ
によるプログラムに対する割込みｘは起らず、エラーが
ないのと同じになってしまう。従来方式ではこの場合も
運用時のエラー処理が保障できないま＼翌日を迎え、翌
日のパワーオン時テスト（擬似的にメモリのパリティチ
ェ、りを発生させ、割込みが正しく起るかをテストする
）で初めてエラーが検出される。パワーオフ時にもチェ
ックを行なう本発明によれば、この場合も速かに障害が
検出され、対策を立てることができる。
ー検出回路において、オア回路の一部例えば工５−１ｅ
ｎに対するブランチが障害を起していると、エラーＩｎ
によるプログラムに対する割込みｘは起らず、エラーが
ないのと同じになってしまう。従来方式ではこの場合も
運用時のエラー処理が保障できないま＼翌日を迎え、翌
日のパワーオン時テスト（擬似的にメモリのパリティチ
ェ、りを発生させ、割込みが正しく起るかをテストする
）で初めてエラーが検出される。パワーオフ時にもチェ
ックを行なう本発明によれば、この場合も速かに障害が
検出され、対策を立てることができる。
以上説明したように本発明によれば既存のもの（テスト
プログツム等）を利用するだけで極めて好適な結果をも
たらすことができ、甚だ有効である０
プログツム等）を利用するだけで極めて好適な結果をも
たらすことができ、甚だ有効である０
第１図は情報処理システムの概ｌ！を示すブロック図、
第２図線本発明の概要を示すブロック図、８３図はフロ
ーチャー） 、ｊｉｌＪ図は本発明が有効である例を説
明するブロック図である。 図面で１２．１４は遠隔制御装置、１０はホストである
。 出願人 富士通株式会社 代理人弁理士 宵 柳 稔第１図 （（１） （１））第２図 第３図
第２図線本発明の概要を示すブロック図、８３図はフロ
ーチャー） 、ｊｉｌＪ図は本発明が有効である例を説
明するブロック図である。 図面で１２．１４は遠隔制御装置、１０はホストである
。 出願人 富士通株式会社 代理人弁理士 宵 柳 稔第１図 （（１） （１））第２図 第３図
Claims (1)
- テストプログラムを内蔵し、ホストよりパワーオンコマ
ンドを受けるとき自己の電源を投入すると共に該プログ
ツムを実行して自己の諸機能のテストを行なう遠隔制御
装置のテストプログラム実行方式において、骸遠隔制御
装置がホストよりパワーオンコマンドを受けるときも該
テストプログラムを実行し、然るのち電源をオフにする
ことを特徴とする遠隔制御される装置のテストプログラ
ム実行方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56099206A JPS581251A (ja) | 1981-06-26 | 1981-06-26 | 遠隔制御される装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56099206A JPS581251A (ja) | 1981-06-26 | 1981-06-26 | 遠隔制御される装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS581251A true JPS581251A (ja) | 1983-01-06 |
Family
ID=14241170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56099206A Pending JPS581251A (ja) | 1981-06-26 | 1981-06-26 | 遠隔制御される装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS581251A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6280736A (ja) * | 1985-10-02 | 1987-04-14 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 分散デ−タ処理システムのオペラビリテイをテストし表示するための装置 |
| JPS62209930A (ja) * | 1986-03-10 | 1987-09-16 | Fujitsu Ltd | 携帯無線端末機の誤動作防止方式 |
-
1981
- 1981-06-26 JP JP56099206A patent/JPS581251A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6280736A (ja) * | 1985-10-02 | 1987-04-14 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 分散デ−タ処理システムのオペラビリテイをテストし表示するための装置 |
| JPS62209930A (ja) * | 1986-03-10 | 1987-09-16 | Fujitsu Ltd | 携帯無線端末機の誤動作防止方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5851292B2 (ja) | 診断／デバツク計算システム | |
| JPH04649A (ja) | リモートチャネル装置の障害情報転送方式 | |
| JPS581251A (ja) | 遠隔制御される装置 | |
| JPS6146543A (ja) | 転送装置の障害処理方式 | |
| JPH10240568A (ja) | エミュレータ装置およびエミュレーション方法 | |
| JPH0619810A (ja) | 二重化装置 | |
| SU798782A1 (ru) | Процессор ввода-вывода | |
| JPS59201110A (ja) | プログラマブルコントロ−ラ | |
| CA1316608C (en) | Arrangement for error recovery in a self-guarding data processing system | |
| JPH10187473A (ja) | ２重化情報処理装置 | |
| JPH06250733A (ja) | プラント制御装置 | |
| JPH05298199A (ja) | 入出力制御装置 | |
| JPH06175879A (ja) | 疑似障害設定方式 | |
| JPH02122335A (ja) | Ｒａｓ回路の試験方法 | |
| JPS59180776A (ja) | スタンバイ系制御装置強制ｉｐｌ方式 | |
| JPH02294740A (ja) | 計算機の検査方式 | |
| JPS63254501A (ja) | シ−ケンス制御装置 | |
| JPH11161434A (ja) | ライブラリ装置 | |
| JPS6368951A (ja) | チヤネルエラ−ロギング方式 | |
| JPH0682323B2 (ja) | デバッグ用マイクロプロセッサ | |
| JPH0535522A (ja) | エミユレータ及びその故障診断方法 | |
| JPS6230464B2 (ja) | ||
| JPS60165192A (ja) | 記憶装置異常書込み検出方式 | |
| JPH0756765A (ja) | 入出力処理装置のデバッグ装置 | |
| JPH05151021A (ja) | 常駐領域組み込み型デバツガによるデバツグ方式 |