SU798782A1 - Процессор ввода-вывода - Google Patents

Description

(54) ПРОЦЕССОР ВВОДА-ВЫВОДА

1

Изобретение относитс  к вычислительной технике и может быть использовано при создании вычислительных систем повышенной надежности.

Известен процессор ввода-вывода содержащий блок св зи с оперативной пам тью, блок микропрограммного управлени , арифметико-логическое устройство , соединеные между собой входами и выходами процессора, системой информационных, адресных и управл изедих шин 1 .. .

Недостатком устройства  вл етс  уменьшение производительности центрального процессора, так как при обслуживании операций ввода-вывода процессор не обрабатывает команд.

Наиболее близким по технической сущности к предлагаемому  вл етс  процессор ввода-вывода, содержащий блок управлени  приоритетом микропрограмм , запросный вход которого соединен с выходами канешоввводавывода , управл ющий вход - с первым управл ющим выходом регистра состо ни  процессора, первый и второй управл ющие выходы - /с первым входом блока формировани  адреса микропрограммы и входом блока формировани  адреса микропрограммы и информационным входом регистра состо ни  процессора соответственно, информационный выход регистра состо ни  процессора подключен к первому информационному входу процессора и информационным входам первого и второго блоков обработки информации, управл ющие входы которых соединены с первой группой управл ющих выходов блока микропрограммного управлени , а выходы подключены ко входу блока.св зи и первому информационному шлходу процессора, а также к первому информационному входу блока самоконтрол  соответственно, первый выход блока св зи подключен к информационным входам первого и второго блоков обработки информации и к первому информационнсму входу процессора , второй выход - ко второму информационному выходу процессора, третий выход - ко второму информационному входу блока саиноконтрол , третий информациоиный вход котЪрого соединен с выходом первого блока обработки информации., четвертьШ информационный вход - с первым выходом блока св зи, ;п тый информационный вход - с первым адресным выходом блока микропрограммного управлени , второй адресный выход которого соедине с адресными входами первого и второ го блоков обработки информации, информационные входы каналов вводавывода подключены к выходу первого блока обработки, второй информацион ный вход процессора соединен с запросным входом блока управлени  при оритетом микропрограмм, а выход бло ка формировани  адреса микропрограм мы св зан со входом блока микропрограммного управлени  2. Недостатком процессора  вл етс , снижение его надежности из-за ограниченного уровн  самопроверки. Цель изобретени  - повышение надежности процессора ввода-вывода. Указанна  цель достигаетс  тем, что процессор содержит регистр тестовых воздействий, регистр имитации ошибки, первый и второй элементы И, элемент ИЛИ и блок дешифрации результатов контрол , первый информационный вход которого соединен с вы ходом блока самоконтрол , второй и третий информационные входы - с пер вым управл ющим выходом блока микро программного управлени  и первыми управл ющими входами регистра тестовых воздействий и регистра имитации ошибки, первый управл ющий выход - с запросным входом блока управлени  приоритетом микропрограмм и вторым входом блока формировани  адреса микропрограммы, второй управл ющий выход - с управл ющими входами каналов ввода-вывода, второй информационный вход - с выходом регистра тестовых воздействий и выходом первого элемента И, а-через эле мент ИЛИ - с первым входом первого эле И, второй управл ющий выход реги ра состо ни  процессора через второй элемент И соединен со вторым входом первого элемента И и вторым управл ющим входом регистра имитаци ошибки, информационный вход которого подключен к первому информационному выходу процессора, а выход - к управл ющему входу блока самоконтро л . На чертеже представлена схема устройства. Процессор содержит блок 1 св зи, первый и второй блоки 2, 3 обработки информации, блок 4 микропрограммного управлени , блок 5 управлени  приоритетом микропрограмм, регистр 6 состо ни  процессора, регистр 7 тестовых воздействий, регистр 8 ими тации ошибки, первый 9 и второй 10 регистры адреса и регистр 11 микрокоманды , блок 12 формировани  адрес микропрограммы, блок 13 самоконтрол , каналы 14 ввода-вывода, первый 15 и второй 16 элементы И, элемент ИЛИ 17, блок 18 дешифрации результа тов контрол , блок 19 пам ти, блок 20 формировани  адреса микрокоманды первый 21 и второй 22 информационные входы процессора, шина 23 запроса, первый 24 и второй 25 информационные выходы процессора .входна  информационна  шина 26 процессора, первый управл ющий выход 27 блока микропропрограммного управлени , шина 28 задани  последовательности тестовых воздействий. Процессор ввода-вывода предназначен дл  подключени  к оперативной пам ти внешних устройств и управлени  передачей данных между ними. Операци  ввода-вывода в процессоре ввода-вывода осуществл етс  под управлением текущих управл ющих слов канала, которые составл ют канальную программу. Каждое управл ющее слово канала содержит всю необходимую информацию дл  операции ввода-вывода, а именно: код операции, адрес данных, счетчик количества передаваемых данных и т. д. Канальна  программа хранитс  в оперативной пам ти, текущее управл ющее слово хранитс  частично в блоках 2 и 3, частично непосредственно в канале 14. По мере необходимости процессор ввода-вывода извлекает очередное управл ющее слово канала и загружает его в блоки 2 и 3 и в канал 14. Первое управл ющее слово.канала извлекаетс  из оперативной пам ти по специальной команде, котора  поступает в процессор ввода-вывода через вход 21. Сигнал запроса на выполнение команды процессора поступает в блок 5 с шины 23, котора  соединена с входом 22. Блок 5 в каждом машинном такте ана лизирует запросы на приостановку и, если в данный момент выполн етс  менее приоритетна  микропрограмма, чем имеетс , запрос на шине 25 формирует сигнал приостановки, который через блок 12 поступает в блок 4. Выполнение текущей микропрогра1 Фол приостанавливаетс , адрес следующей микрокоманды (приостановленной микропрограммы ) заноситс  в регистр 10, а в регистр 9 заноситс  адрес начала микропрограммы обслуживани  команды центрального процессора. Микропрограмма обслуживани  команды процессора анализирует состо ние адресуемого канала, извлекает из оперативной пам ти управл ющее слово канала и загружает его в канал 14 в пам ть блока через вход 26 процессора ввода-вывода , блоки 2 и 3, выход 24. Адресуемое внешнее устройство (на рисунке не показано) подключаетс  к каналу и на нем-запускаетс  операци  ввода-вывода. После запуска операции ввода-вывода центральный процессор отключаетс  от процессора ввода-вывода- и, начина  с этого момента , операци  ввода-вывода и работа центрального процессора осуществл етс  параллельно.

В последней микрокоманде микропрограммы обслуживани  команды центрального процессора производитс  переход к приостановленной микропрограмме процессора ввода-вывода, дл  чего содержимое регистра 10 заноситс  в регистр 9.

При необходимости каналу 14 прин ть (передать) данные, он устанавливает сигнал запроса, который через шину 23 поступает в блок 5 и, если в данный момент времени не выполн етс  более приоритетной микропрограммы и нет более приоритетного запроса , производитс  переключение на микропрограмму обслуживани  запроса аналогично тому, как описано выше.

При одновременном поступлении сигналов запросов на приостановку приоритет их выполнени  следующий: передача данных канала, обслуживание канала, обслуживание команды центрального процессора.

Если в данный момент времени нет запросов на приостановку, то процессор ввода-вывода находитс  в состойнии ожидани . Так как в процессе выполнени  одной приостановки может по витьс  более приоритетный запрос на приостановку и адрес ранее приостановленной микропрограммы может быть утер н, то в первой же микрокоманде микропрограммы, обслу-г живающей запрос, содержимое регистра 10 записываетс  в пам ть блоков 2, 3. В конце выполнени  микропрограммы приостановки содержимое регистра 10 восстанавливаетс  из этой пам ти.

При выполнении микропрограммы процессора ввода-вывода по содержимому регистра 9 адреса из блока 29 считываетс  микрокоманда в регистр 11. Микрокоманда содержит два типа полей - операционные пол  и адресные пол . Операционные пол  управл ют работой операционных блоков процессора ввода-вывода. Адресные пол  служат дл  формировани  адреса следующей микрокоманды.

В процессе выполнени  операции ввода-вывода процессор ввода-вывода осуществл ет сквозной контроль работы всех блоков. Дл  этой цели служит блок 13. Причем, осуществл етс  контроль работы микропрограммного устройства, блока 2, трактов передачи и оперативной пам ти.

Однако в случае отказа схемы кон ,трол  может оказатьс , что процессор ввода-вывода не обнаружит ошибки или зафиксирует ложный отказ. Поэтому процессор ввода-вывода содержит элементы 15, 17 и регистры 7, 8 дл  задани  тестовых воздействий и блок 18, которые работают в режиме ожидани . Если процессор ввода-вывода находитс  в ожидании (т. е. не выполн ютс  микропрограммные приост1ановки ), то триггер и регистр 6 сбрасываютс  и элемент И 16 формирует сигнал ожидани , поступающий в регистр 7. Последний формирует сигналы запроса (шина 23) на выполнение теста, поступающего в блоки 5 и 12, а затем в блок 4. Запускаетс  микропрограмма проверки работоспособности схем контрол , блока 4 и блоков 2 и 3, т. е. тех блоков, которые в данный момент не учавствуют в операции

ввода-вывода. Если в процессе тестировани  оборудовани  пришел запрос на приостановку от каналов 14 или от центрального процессора, то выполнение микропрограммы приостанавливаетс  и выполн етс  микропрограмма обслужив .ани  причины приостановки. Если же при тестировании обнаружены неисправности в работе схем контрол  или оборудовани  центрального

0 процессора, то по сигналу с выхода 27 или с выхода регистра 8 сообщаетс  блоку 18. В дальнейшем вид неисправности указываетс  каналом вводавывода на выходе блока 18.

Элементы 15, 17 и регистры 7 и 8

служат дл  задани  тестовых воздействи , которое осуществл етс  следующим образом.

.В момент включени  питани  процессора или при загрузке операционной

0 системы блок 4 вырабатывает сигнал гашени , который через выход 27 устанавливает в исходное состо ние все блоки процессора ввода-вывода. По этому сигналу происходит установка регистра 7 и сброс регистра 8. Когда процессор ввода-вывода войдет в режим ожидани  по сигналу элемента 16, выход регистра 7 через элементы 17 и 15 поступит на шины 23,

0 28 и в блок 18. Таким образом, производитс  переход из ожидани  к микропрограмме проверки микропрограммного блока 4. При выполнении этой микропрограммы последовательно читаетс  управл юща  пам ть, начина 

с нулевого адреса, и блок 13 провер ет содержимое управл ющей пам ти.

В случае успешна  проверки по окончании микропрограммы устанавливаетс  регистр 7. При выполнении

0 этого теста производитс  проверка работоспособности блоков 2 и 3.

При неуспешной проверке блока 4 или ёлоков 2 и 3 блок 18 формирует сигнал, поступающий в каналы 14. В

5 дальнейшем при выполнении прерывани  по ввод-выводу сообщаетс  операционной системе о наличии предупреждающей ошибки.

Микропрограмма проверки схем контрол  выполн етс  при установленном регистре 7, который служит дл  имитации ошибки.

После обслуживани  запросов каналов или центрального процессора производитс  возврат к прерванной микропрограмме проверки процессора вводавывода .

Такое конструктивное выполнение устройства позволит увеличить надежность процессора ввода-вывода за счет расширени  самоконтрол .

Claims (2)

1.Авторское свидетельство СССР № 525956, кл. G Об F 3/04, 1977.

2.Патент США № 3453600, кл. 340172 .5, опублик. 1975 (прототип).