KR900018829A - 데이타 처리 시스템과 데이타 처리 시스템에 시스템 특성을 추가로 제공하는 방법 및 그 기구 - Google Patents

데이타 처리 시스템과 데이타 처리 시스템에 시스템 특성을 추가로 제공하는 방법 및 그 기구 Download PDF

Info

Publication number
KR900018829A
KR900018829A KR1019900006905A KR900006905A KR900018829A KR 900018829 A KR900018829 A KR 900018829A KR 1019900006905 A KR1019900006905 A KR 1019900006905A KR 900006905 A KR900006905 A KR 900006905A KR 900018829 A KR900018829 A KR 900018829A
Authority
KR
South Korea
Prior art keywords
processor
pair
processing element
operating system
pairs
Prior art date
Application number
KR1019900006905A
Other languages
English (en)
Other versions
KR920008439B1 (ko
Inventor
다이사트 베이커 어니스트
몬로 딘위디 2세 죤
에드워드 그리스 로니
모리스 조이스 제임스
마리오 로프레도 죤
러쎌 샌더슨 케니드
아만도 슈레즈 구스타보
Original Assignee
하워드 지. 피거로아
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US07/353,116 external-priority patent/US5325517A/en
Priority claimed from US07/353,111 external-priority patent/US5283868A/en
Application filed by 하워드 지. 피거로아, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 하워드 지. 피거로아
Publication of KR900018829A publication Critical patent/KR900018829A/ko
Application granted granted Critical
Publication of KR920008439B1 publication Critical patent/KR920008439B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0284—Multiple user address space allocation, e.g. using different base addresses

Abstract

내용 없음

Description

데이타 처리 시스템과 데이타 처리 시스템에 시스템 특성을 추가로 제공하는 방법 및 그 기구
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제21도는 본 발명에 의한 다수의 상호연결된 S/370-S/88 처리기를 가진 모듈용의 기존 S/88인타럽트 구조의 변경을 개념적으로 도시한 도면, 제51 및 52도는 본 발명의 개량된 선택적인 실시예를 도시한 도면.

Claims (11)

  1. 상기 특성들이 결여되어 있는 제1처리 소자와 그 연관 제1운영 시스템용으로 선택된 특성을 가지는 환경을 조성하는 방법으로서, 상기 특성을 가지고, 연관 제2운영 시스템에 의하여 주소지정 가능하고, 운영 시스템에 대한 요구를 경유하여 프로그래머에 의하여 간접적으로 그소 지정 가능한 I/O장치 및 연결 설비들을 가진 시스템 환경의 일부를 형성하는 제2처리 소자에 제1처리소자를 직접 결합시키고, I/O명령 및 데이타를 제1처리 소자로부터 제2운영 시스템에 식별할 수 없는 직접 결합을 경유하여 제2처리소자에 전송하고, I/O명령과 데이타를 제2처리소자와 그 제2운영 시스템에 의하여 수행할 수 있는 명령과 이용할 수 있는 데이타로 전환시키는 단계들로 구성되어 있고, 제1처리소자와 그 제1운영 시스템의 I/O기능이 상기 선택외 특성을 가진 시스템 환경내에서 제2운영시스템의 제어하에 제2처리소자에 의하여 처리하는데 이용할 수 있는 방법.
  2. 제1항에 있어서, I/O명령 및 데이타를 제2운영 시스템의 제어하에 시스템 환경내에서 처리하는 단계가 더 포함되어 있는 방법.
  3. 제2항에 있어서, 상기 전송단계에, 인타럽트 요구를 제1처리소자로부터 제2처리소자로 송신하고, 인타럽트 요구를 처리할 수 잇는 응용 프로그램 루틴에 접근하며, 제2처리소자를 그 시스템 환경으로부터 분리시키고, 제2처리소자가 분리되어 있는 동안에, I/O명령과 데이타를 제2처리소자에 전술하는 단계가 포함되어 있는 방법.
  4. 제1처리소자와 그 연관 운영 시스템에, 연관 제2운영 시스템에 의하여 주소지정 가능하고, 제2운영 시스템에 대한 요구를 경유하여 프로그래머에 의하여 간접적으로 주소지정 가능한 I/O장치와 연결 설비를 포함하는 제2처리 소자의 특성중 적어도 일부를 제공하는 기구로서, 제1처리 소자를 제2처리 소자에 직접 결합시키는 수단, I/O명령과 데이타를 제1처리소자로부터 직접 결합 수단을 경유하여 제2운영 시스템에 식별할 수 없도록 제2처리소자에 전송하는 수단, I/O명령과 데이타를 제2처리소자와 그 운영 시스템에 의하여 수행할 수 있는 명령과 사용할 수 있는 데이타로 전환시키는 수단이 포함되어 있고, 제1처리소자와 그 운영 시스템의 I/O기능을 제2처리소자가 그 운영 시스템의 제어하에 처리를 이용할 수 있는 기구.
  5. 제4항에 있어서, 제1처리소자가 시스템/370 처리소자이고, 제2처리소자가 시스템/88 처리소자이며, 제2운영 시스템이 시스템/88 운영 시스템인 기구.
  6. 제5항에 있어서, 전환된 I/O명령과 데이타를 시스템/88 운영 시스템의 제어하에 처리하는 수단이 더 포함되어 있는 기구.
  7. 제6항에 있잇어서, 상기 전송수단에, 시스템/370 처리소자내에 들어 있고, 시스템/88 처리소자에 대한 인터럽터 요구를 개시하는 수단, 시스템/88 응용프로그램 루틴이 포함되어 있고, 인터럽터 요구를 처리하는 수단, 시스템/88 응용 프로그램이 포함되어 있고, 선택적으로 시스템/88 처리소자를 그 연관 I/O장치와 연결 설비로부터 분리시키는 수단, 시스템/88 처리소자가 분리되어 있는 동안에, 시스템/370 I/O명령 및 데이타를 직접 결합 수단을 경유하여 시스템/88 처리 소자에 전송하는 수단이 더 포함되어 있는 기구.
  8. 제5항에 있어서, 상기 시스템/88 처리소자와 I/O장치 및 연결설비에 결합되어 있는 다수의 추가 시스템/88 처리소자가 더 포함되어 있고, 시스템/88 운영 시스템이 I/O적재 디스크를 시스템/88 처리소자 사이에 공유하게 되도록 유효하게 되고, 시스템/88 I/O기능이 시스템/88처리소자중 하나상에서 처리될 수 있는 기구.
  9. 하나의 구조를 가진 제1고장 허용단계 처리기쌍이 제1운영 시스템의 제어하에 동일한 연산을 동시에 수행하고, 하나의 구조를 가진 제2파트너 고장 허용한계 처리쌍에 제1운영 시스템의 제어하에 제1쌍과 동시에 동일한 연산을 수행하고, 처리기 쌍들이 동일한 중복 시스템 버스와 고장 허용한계 I/O장치쌍 및 고장 허용한계 주기억 장치쌍에 버스를 경유하며 결합되어, 운영 시스템의 제어하에 처리기쌍, I/O장치쌍 및 주기억 장치쌍 사이에 동일한 데이타를 전송하고, 각 처리기쌍에 의하여 시스템 버스에 전송되는 신호가 주기적으로 오류탐지를 위하여 비교되고, 오류참지에 응답하는 수단이 오류를 서비스로부터 제거함으로써 처리기쌍이 나머지 처리기쌍으로 시스템을 계속하여 작동할 수 있게 하는 고장 허용한계 데이타 처리 시스템으로서 서로다른 구조를 가지고, 시스템 버스에 결합되어 있고, 제2운영 시스템의 제어하에 서로 동시에 동일한 연산을 수행하며, 오류를 탐지하기 위하여 각 추가 처리기쌍에 의하여 시스템 버스에 전송되는 신호들을 주기적으로 비교하는 추가 제1처리기쌍 및 추가처리기 파트너쌍, 제1쌍 및 제2파트너쌍내의 처리기가 포함되어 있고, I/O명령과 데이타를 추가 제1쌍 및 추가 파트너쌍내의 처리기로부터 제1쌍 및 제2파트너쌍내의 해당 처리기로 제1운영 시스템에 대하여 식별할 수 없는 방법으로 통과시키는 수단, 상기 명령과 데이타를 제1쌍과 제2파트너쌍의 처리기에 의하여 수행할 수 있는 명령과 사용 할 수 있는 데이타로 전환시킴으로써 제1처리기쌍과 제2파트너 처리기쌍으로 하여금 추가 제1처리기쌍과 추가 파트너 처리기쌍용의 I/O제어기로서 행동할 수 있게 하는 수단, 제1쌍 및 제2파트너쌍과 연관되어 있고, 제1쌍 또는 제2파트너쌍내의 추가 처리가 쌍 또는 그 해당처리기쌍에 의하여 시스템 버스에 순서대로 전송된 신호내에서 어떤 오류가 탐지된 때에, 제1쌍 또는 제2파트너내의 추가 처리기 쌍과 그 해당처리기 중 하나를 선택적으로 서비스로부터 제거하고, 다른 쌍들의 작동을 속행시킴으로써 추가 처리기 쌍을 고장 허용한계가 되게 하는 수단 등과 결합되어 있는 고장 허용한계 데이타 처리 시스템.
  10. 제1처리기 쌍이 제1운영 시스템의 제어하에 동일한 연산을 수행하고, 처리기쌍이 서로 동일한 중복 시스템버스를 경유하여 고장 허용한계 I/O장치쌍과 고장 허용한계 주기억장치에 결합되어 있어서, 동일한 데이타를 I/O 장치쌍, 주기억장치쌍 및 처리기쌍 사이에 전송하고, 선택된 처리기 조건들을 주기적으로 서로와 비교하여 처리기와 버스사이에 전송되는 신호속에서 　류를 탐지하고, 어는 처리기내의 오류 탐지에 응답하는 수단이 처리기쌍을 서비스로부터 제거하는 고장 허용한계 처리시스템으로서, 제1운영 시스템과 다른 제2운영 시스템의 제어하에 작동하고, 프로그램 제어하에 서로 동시에 동일한 연산을 수행하는 추가처리기쌍, 추가 쌍내의 선택된 처리기 조건들을 주기적으로 비교하여 오류를 탐지하는 수단, I/O명령과 데이타를 추가쌍내의 처리기로부터 제1쌍내의 처리기로 제1운영 시스템에 의하여 식별할 수 없는 방법으로 통과시킴으로써 제1처리기쌍으로 하여금 추가 처리기쌍용 I/O제어기로서 행동할 수 있게하는 수단, 제1처리기쌍과 연관되어 있고, 주기적 비교에 응답하여 어느 처리기쌍내의 오류를 탐지한 때에 선택적으로 2개의 처리기쌍을 서비스로부터 제거하는 제거수단과 결합되어 있는 고장 허용한계 데이타 처리시스템.
  11. 제1 S/88처리기싸이 프로그램 제어하에 동일한 연산을 동시에 수행하고, S/88처리기의 제2파트너 쌍이 프로그램 제어하에 제1쌍과 동시에 동일한 연산을 수행하며, S/88처리기쌍이 중복 시스템 버스를 경유하여 S/88고장 허용한계 I/O장치쌍과 S/88고장 허용한계 주기억 장치쌍이 포함되어 있는 하드웨어에 결합됨으로써 동일한 데이타를 S/88운영 시스템의 제어하에 쌍으로된 처리기, I/O장치 및 주기억장치 사이에 전송하고, 각 쌍의 처리기 상태가 오류 탐지를 위하여 주기적으로 비교되고, 오류 탐지에 응답하는 수단이 오류를 생기게 하는 처리기쌍을 서비스로부터 제거하고, 다른 처리기쌍을 가지고 시스템의 연산을 속행하는 시스템/88(S/88)고장 허용한계 데이타 처리 시스템으로서, 상기 시스템 버스에 결합되어 있고, S/370 운영시스템의 제어하에 서로 동시에 동일한 연산을 수행하는 제1쌍의 시스템/370(S/370)처리기 및 추가 파트너쌍의 S/370처리기, S/88처리기상에서 실행되는 S/88응용프로그램이 포함되어 있고, S/88처리기를 하드웨어로부터 분리시키는 수단, S/88처리기가 분리되어 있는 동안 S/88처리기와 응용 프로그램에 의하여 제어되고, S/370 I/O명령과 데이타를 각 S/370처리기로부터 해당 S/88처리기로 S/88운영 시스템에 대하여 식별할 수 없는 방법으로 통과시키는 수단, S/88처리기와 S/88응용 프로그램에 의하여 제어되고, S/370 I/O명령을 S/88명령으로 전환시킴으로써 S/88처리기로 하여금 S/370처리기용 I/O제어기로서 행동할 수 있게 하는 수단, S/370처리기쌍내의 처리기 상태를 주기적으로 비교하여 오류를 탐지하는 수단, S/88 처리기에 연관되어 있고, 주기적 비교의 응답하여, 처리기쌍내에서 오류가 탐지된 경우에는 한쌍의 S/370처리기와 그 S/88처리기쌍을 선택적으로 서비스로부터 제거하고, 다른 S/370 및 S/88처리기쌍을 가지고 시스템 연산을 속행하는 수단등과 결합되어 있고 시스템/88 고장 허용한계 데이타 처리 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900006905A 1989-05-17 1990-05-15 데이타 처리 시스템과 데이타 처리 시스템에 시스템 특성을 추가로 제공하는 방법 및 그 기구 KR920008439B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US07/353,116 US5325517A (en) 1989-05-17 1989-05-17 Fault tolerant data processing system
US07/353,111 US5283868A (en) 1989-05-17 1989-05-17 Providing additional system characteristics to a data processing system through operations of an application program, transparently to the operating system
US353111 1989-05-17
US353116 1989-05-17

Publications (2)

Publication Number Publication Date
KR900018829A true KR900018829A (ko) 1990-12-22
KR920008439B1 KR920008439B1 (ko) 1992-09-29

Family

ID=26997789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900006905A KR920008439B1 (ko) 1989-05-17 1990-05-15 데이타 처리 시스템과 데이타 처리 시스템에 시스템 특성을 추가로 제공하는 방법 및 그 기구

Country Status (3)

Country Link
KR (1) KR920008439B1 (ko)
CN (2) CN1168004C (ko)
AU (1) AU629336B2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764894B1 (ko) * 1991-07-08 2007-10-09 세이코 엡슨 가부시키가이샤 고성능 알아이에스씨 마이크로프로세서 구조

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69330981T2 (de) * 1992-04-20 2002-06-27 3Com Corp Vorrichtung zur Netzmittelerweiterung auf entfernte Netzwerke
US7197663B2 (en) * 2003-11-20 2007-03-27 International Business Machines Corporation Concurrent PPRC/FCP and host access to secondary PPRC/FCP device through independent error management
JP5141381B2 (ja) * 2008-06-02 2013-02-13 富士通株式会社 情報処理装置、エラー通知プログラム、エラー通知方法
CN103136060B (zh) * 2011-11-23 2016-10-05 联想(北京)有限公司 运行控制方法和运行控制装置
US8819485B2 (en) 2012-03-12 2014-08-26 Infineon Technologies Ag Method and system for fault containment
JP6047349B2 (ja) * 2012-09-12 2016-12-21 株式会社日立製作所 論理回路及び該論理回路を用いた制御装置
CN104750510B (zh) * 2013-12-30 2019-04-02 深圳市中兴微电子技术有限公司 一种芯片启动方法及多核处理器芯片
CN107567616A (zh) * 2015-06-26 2018-01-09 惠普发展公司，有限责任合伙企业 操作系统管理
GB2543554B (en) * 2015-10-22 2019-01-23 Advanced Risc Mach Ltd Handling exceptional conditions for vector arithmetic instruction
CN106844234B (zh) * 2015-12-04 2020-01-03 成都华为技术有限公司 数据写入方法及装置、双活系统
US10037150B2 (en) * 2016-07-15 2018-07-31 Advanced Micro Devices, Inc. Memory controller with virtual controller mode
CN110297747A (zh) * 2018-03-22 2019-10-01 福建天泉教育科技有限公司 一种测试统计功能的方法及终端
KR102606009B1 (ko) * 2018-08-16 2023-11-27 에스케이하이닉스 주식회사 캐시 버퍼 및 이를 포함하는 반도체 메모리 장치
US11237970B2 (en) * 2018-11-07 2022-02-01 Micron Technology, Inc. Reduce data traffic between cache and memory via data access of variable sizes
JP2020198044A (ja) * 2019-06-05 2020-12-10 富士通株式会社 並列処理装置
CN110850787B (zh) * 2019-12-04 2021-06-29 中国石油化工股份有限公司 一种并行控制系统及方法
CN111400210B (zh) * 2020-03-10 2022-05-06 苏州盛科通信股份有限公司 一种集中式MACsec包处理芯片的中断处理方法及装置
CN111475359B (zh) * 2020-04-13 2023-05-30 腾讯音乐娱乐科技（深圳）有限公司 多消息交互场景下的系统测试方法、装置和存储介质
CN111722142B (zh) * 2020-05-24 2022-05-10 苏州浪潮智能科技有限公司 一种服务器电源信号传输质量检测装置及方法
CN111679792B (zh) * 2020-06-04 2023-04-07 四川九州电子科技股份有限公司 一种嵌入式设备NandFlash I/O数据监测系统及方法
CN112582009B (zh) * 2020-12-11 2022-06-21 武汉新芯集成电路制造有限公司 单调计数器及其计数方法
CN116189896B (zh) * 2023-04-24 2023-08-08 北京快舒尔医疗技术有限公司 一种基于云端的糖尿病健康数据预警方法及系统
CN116612804B (zh) * 2023-07-19 2023-10-10 芯天下技术股份有限公司 一种芯片崩边检测电路及存储芯片

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4004277A (en) * 1974-05-29 1977-01-18 Gavril Bruce D Switching system for non-symmetrical sharing of computer peripheral equipment

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764894B1 (ko) * 1991-07-08 2007-10-09 세이코 엡슨 가부시키가이샤 고성능 알아이에스씨 마이크로프로세서 구조
KR100764895B1 (ko) * 1991-07-08 2007-10-09 세이코 엡슨 가부시키가이샤 고성능 알아이에스씨 마이크로프로세서 구조
KR100886000B1 (ko) * 1991-07-08 2009-03-03 세이코 엡슨 가부시키가이샤 고성능 알아이에스씨 마이크로프로세서 구조

Also Published As

Publication number Publication date
CN1168004C (zh) 2004-09-22
CN1040803C (zh) 1998-11-18
CN1206147A (zh) 1999-01-27
AU629336B2 (en) 1992-10-01
AU5487190A (en) 1990-11-22
CN1047407A (zh) 1990-11-28
KR920008439B1 (ko) 1992-09-29

Similar Documents

Publication Publication Date Title
KR900018829A (ko) 데이타 처리 시스템과 데이타 처리 시스템에 시스템 특성을 추가로 제공하는 방법 및 그 기구
EP0479230A3 (en) Recovery method and apparatus for a pipelined processing unit of a multiprocessor system
KR910005325B1 (ko) 다중 프로세서 컴퓨터 시스템
US5438675A (en) Initialization system for input/output processing units
US3964055A (en) Data processing system employing one of a plurality of identical processors as a controller
JPS62293441A (ja) デ−タ出力方式
JPS6112580B2 (ko)
JPS6113627B2 (ko)
JPH05204692A (ja) 情報処理装置の故障検出・切離方式
JPH0273451A (ja) 制御装置
JP2645021B2 (ja) バス異常検査システム
JP3019336B2 (ja) マイクロプロセッサ開発支援装置
JPS63168757A (ja) バスエラ−検出方式
JP2599971B2 (ja) 通信プロセッサのバス異常検出処理方式
JPS6356755A (ja) スレ−ブプロセツサの異常監視方式
KR920000701Y1 (ko) 자기고장 진단기능을 구비한 인터페이스장치
JPS56143072A (en) Hung up release and processing system in multiprocessor processing system
JPH10124338A (ja) 並列処理装置
JP2778691B2 (ja) バス監視回路
JPH04367964A (ja) マルチプロセッサシステム
JPS60120463A (ja) マルチプロセツサシステム
JPS5833747A (ja) 自動通信回路切替制御装置
JPS6074062A (ja) 入出力装置診断方式
JPH0536501U (ja) 電子機器の制御装置
JPH02297650A (ja) 受信装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030711

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee