JPS5833747A - 自動通信回路切替制御装置 - Google Patents
自動通信回路切替制御装置Info
- Publication number
- JPS5833747A JPS5833747A JP56131369A JP13136981A JPS5833747A JP S5833747 A JPS5833747 A JP S5833747A JP 56131369 A JP56131369 A JP 56131369A JP 13136981 A JP13136981 A JP 13136981A JP S5833747 A JPS5833747 A JP S5833747A
- Authority
- JP
- Japan
- Prior art keywords
- line switching
- communication line
- switching control
- computer
- watchdog timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Hardware Redundancy (AREA)
- Computer And Data Communications (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、通信回線を使用する多重構成のコンピュータ
オンライン装置に適する自動通信回線切替制御装置に関
する。特に、コンビエータからのウオッチドツク・タイ
マ情報を受信することによりコンピュータを監視する機
能と、コンピュータからの通信回線切替情報を転送する
通信機能とを備えた装置に関するものである。
オンライン装置に適する自動通信回線切替制御装置に関
する。特に、コンビエータからのウオッチドツク・タイ
マ情報を受信することによりコンピュータを監視する機
能と、コンピュータからの通信回線切替情報を転送する
通信機能とを備えた装置に関するものである。
従来の通信回線を使用する自動通信回線切替制御装置で
は、コンピュータがモデムインターフェイスを介して通
信回線切替装置の切替制御を行うために、次のような欠
点があった。
は、コンピュータがモデムインターフェイスを介して通
信回線切替装置の切替制御を行うために、次のような欠
点があった。
■ コンピュータ異常時の通信回線切替制御か、異常と
なったコンピュータに管理されると、コンピュータ異常
時の通信回線切替がmしく行われないことがある。
なったコンピュータに管理されると、コンピュータ異常
時の通信回線切替がmしく行われないことがある。
■ 多重構成のコンピュータシステムの通信回線切替情
報を自動通信回線切替制御装置に対して送信するタイミ
ングが必ずしも正しくないことがある。
報を自動通信回線切替制御装置に対して送信するタイミ
ングが必ずしも正しくないことがある。
本発明はこれらの欠点を解決する自動通信回線切替装置
を提供することを目的とする。
を提供することを目的とする。
本発明は、コンピュータからのウオッチドツク・タイマ
情報を受信することによりコンピュータを監視し、一つ
のコンピュータでウオッチドツク・タイマから信号が発
生したときには、他のコンピュータへこの情報を通知し
て自動的に通信回線切替を実行させる機能を備え、コン
ピュータから通信回線切替情報を送信するタイミング判
断を適切にするために多重化されたコンピュータ相互間
に通信機能を備え、コンピュータから通信回線切替を正
しく遠隔制御できるように構成された装置を提供する。
情報を受信することによりコンピュータを監視し、一つ
のコンピュータでウオッチドツク・タイマから信号が発
生したときには、他のコンピュータへこの情報を通知し
て自動的に通信回線切替を実行させる機能を備え、コン
ピュータから通信回線切替情報を送信するタイミング判
断を適切にするために多重化されたコンピュータ相互間
に通信機能を備え、コンピュータから通信回線切替を正
しく遠隔制御できるように構成された装置を提供する。
次に、本発明の一実施例について図面を参照して詳しく
説明する。
説明する。
第1図は本発明実施例装置の構成図である。この例は2
台のコンピュータ(CPU)により多重構成された系の
CPUの切替制御に、本発明を実施した例である。2台
のCPtJ 1および2は通信回線切替装置3を介して
通信回線りに接続される。本発明はこの通信回線切替装
置3の制御に係わるものであって、第1図に一点鎖線で
示すハードウェアを備えることを特徴とする。
台のコンピュータ(CPU)により多重構成された系の
CPUの切替制御に、本発明を実施した例である。2台
のCPtJ 1および2は通信回線切替装置3を介して
通信回線りに接続される。本発明はこの通信回線切替装
置3の制御に係わるものであって、第1図に一点鎖線で
示すハードウェアを備えることを特徴とする。
すなわち、回線切替制御回路部4は信号線L1により第
一のCPU 1と接続され、回線切替制御回路部5は信
号線L1により第二のCPU 2と接続され、これらの
回線切替制御回路部4.5は、前記通信回線切替装置3
と結合された共通回路部6と接続される。また、この2
つの回線切替制御回路部は相互に直接に情報を交換する
信号線L3を備える。
一のCPU 1と接続され、回線切替制御回路部5は信
号線L1により第二のCPU 2と接続され、これらの
回線切替制御回路部4.5は、前記通信回線切替装置3
と結合された共通回路部6と接続される。また、この2
つの回線切替制御回路部は相互に直接に情報を交換する
信号線L3を備える。
回線切替制御回路部4または5は、CPU1または2か
らの通信回線切替情報を解読し111通信回線切替装置
3に通信回線切替を指示する機能と、自系のCPUIま
たは2から発せられるウオッチドックタイマ情報を監視
して、自系のCPUのダウンを検出し、他系のCPUへ
これを通知する機能と、自系のCPUと他系のCPUと
の通信回線切替に関する情報のやりとりを中縦する機能
とを備える。
らの通信回線切替情報を解読し111通信回線切替装置
3に通信回線切替を指示する機能と、自系のCPUIま
たは2から発せられるウオッチドックタイマ情報を監視
して、自系のCPUのダウンを検出し、他系のCPUへ
これを通知する機能と、自系のCPUと他系のCPUと
の通信回線切替に関する情報のやりとりを中縦する機能
とを備える。
第2図はこの回線切替制御回路部4の詳細回路構成図で
ある。CPUIとの間の信号!iL1は、ドライバレシ
ーバ41を介してレジスタ回路42と接続される。この
ドライバレシーバ41とレジスタ回路42は、制御部4
3により制御される。また、共通回路部6との間の信号
および回線切替制御回路部5との間の信号は、ドライバ
レシーバ44を介してレジスタ回路45と接続される。
ある。CPUIとの間の信号!iL1は、ドライバレシ
ーバ41を介してレジスタ回路42と接続される。この
ドライバレシーバ41とレジスタ回路42は、制御部4
3により制御される。また、共通回路部6との間の信号
および回線切替制御回路部5との間の信号は、ドライバ
レシーバ44を介してレジスタ回路45と接続される。
このドライバレシーバ44およびレジスタ回路45は、
制御部46により制御される。この二つのレジスタ回路
42と45との間には相互にデータが交換できるように
結合される。
制御部46により制御される。この二つのレジスタ回路
42と45との間には相互にデータが交換できるように
結合される。
回線切替制御部5についても同様の構成である。
第3図は共通回路部6の詳細回路構成図である。
回線切替制御回路部4または5から発せられる信号は、
ドライバレシーバ61または62す介して、オア回路6
3に送られ、その出力かさらにト°ライI(レシーバ6
4を介して、通信回線切替装置3に送られる。
ドライバレシーバ61または62す介して、オア回路6
3に送られ、その出力かさらにト°ライI(レシーバ6
4を介して、通信回線切替装置3に送られる。
また、通信回線切替装置3から発せられる傷°号を1、
ドライバレン−266g介して、分岐回路67に送られ
、その各分岐出力がそれぞれドライノ(レシーノ(61
または621に経由して、各回線切替制御回路部4また
は5に送られる。
ドライバレン−266g介して、分岐回路67に送られ
、その各分岐出力がそれぞれドライノ(レシーノ(61
または621に経由して、各回線切替制御回路部4また
は5に送られる。
このように構成された装置の動作を説明すると、その動
作の第一の例は通信回線の切替であって、CPUIから
信号が回線切替制御回路部4に送られ、一旦レジスタ回
路部42に蓄積される。これ力玉制御部43により解読
されて、通信回線の切替指示であることがわかると、そ
の指示信号はレジスタ回路部45を経て、さらに共通回
路[116を経由して、通信回線切替装置3に与えられ
る。これにより装置3のスイッチが指示された動作を行
う。
作の第一の例は通信回線の切替であって、CPUIから
信号が回線切替制御回路部4に送られ、一旦レジスタ回
路部42に蓄積される。これ力玉制御部43により解読
されて、通信回線の切替指示であることがわかると、そ
の指示信号はレジスタ回路部45を経て、さらに共通回
路[116を経由して、通信回線切替装置3に与えられ
る。これにより装置3のスイッチが指示された動作を行
う。
この動作は、はじめにCPU2かも信号が発せられる場
合も同様である。
合も同様である。
この動作の第二の例は通信回線の状JI1m!込であつ
て、通信回線切替装置3からの信号を共通回路部6を経
由して、回線切替制御回路部4のレジスタ回路部45に
蓄積し、さらに制御部46により制御されてレジスタ回
路部42に転送され、制御部43により制御されて信号
#LtからCPUIおよび2に与えセれる。
て、通信回線切替装置3からの信号を共通回路部6を経
由して、回線切替制御回路部4のレジスタ回路部45に
蓄積し、さらに制御部46により制御されてレジスタ回
路部42に転送され、制御部43により制御されて信号
#LtからCPUIおよび2に与えセれる。
動作の第三の例は、本発明の顕著な特徴のある動作であ
って、CPUのウオッチドックタイマを検出した場合で
ある。すなわち、回線切替制御部4はイざ号IHL t
’を介してCPUIのウオッチドックタイマを監視して
いる。これは回鍼切替制御部40制御部43および46
で実行され、ウオッチドックタイマが検出されると、信
号線り、を介してこれを他系の回線切替制御部5に転送
し、これを通じて他系のCPU2に通知する。CPU2
がウオッチドックタイマを発した場合も同様である。
って、CPUのウオッチドックタイマを検出した場合で
ある。すなわち、回線切替制御部4はイざ号IHL t
’を介してCPUIのウオッチドックタイマを監視して
いる。これは回鍼切替制御部40制御部43および46
で実行され、ウオッチドックタイマが検出されると、信
号線り、を介してこれを他系の回線切替制御部5に転送
し、これを通じて他系のCPU2に通知する。CPU2
がウオッチドックタイマを発した場合も同様である。
これにより、CPUは他系のCPUがウオッチドックタ
イマを送出したことを知ることができ、正常なCPUか
ら制御を行って回線切替を行うことができる。
イマを送出したことを知ることができ、正常なCPUか
ら制御を行って回線切替を行うことができる。
動作の第四の例はCPU相互間の通信である。すなわち
回線切替制御部4は、CPUIからCPU相互間の通信
指示を解読すると、信号線り、を介して回線切替制御部
5に信号を送り、信号線L1の信号を信号線り、から信
号線L3に相互に結合する。これにより両CPU lお
よび2は相互に通信が可能になる。
回線切替制御部4は、CPUIからCPU相互間の通信
指示を解読すると、信号線り、を介して回線切替制御部
5に信号を送り、信号線L1の信号を信号線り、から信
号線L3に相互に結合する。これにより両CPU lお
よび2は相互に通信が可能になる。
これは回線切替のタイミング同期をとるために特に有効
である。CPU2から相互間の通信指示が出された場合
も同様である。
である。CPU2から相互間の通信指示が出された場合
も同様である。
以上説明したようK、本発明によれば、■ 1つの系の
コンピュータに異常が発生したときに、他系の正常なコ
ンピュータの制御により回線切替を実行できるので、正
しい制御を行うことができる、 ■ 多重構成のコンピュータが相互に通信な行うことが
できるので、回線切替のタイミングを正しく制御するこ
とができる、 ■ 多ingによるシステム会パーフォーマンスを有効
に向上させることができる 等の優れた効果がある。
コンピュータに異常が発生したときに、他系の正常なコ
ンピュータの制御により回線切替を実行できるので、正
しい制御を行うことができる、 ■ 多重構成のコンピュータが相互に通信な行うことが
できるので、回線切替のタイミングを正しく制御するこ
とができる、 ■ 多ingによるシステム会パーフォーマンスを有効
に向上させることができる 等の優れた効果がある。
第1図は本発明実施例装置の回路構成図。
第2図は回線切替制御回路部の回路構成図。
第3図は共通囲路部の回路構成図。
1.2・・・コンピュータ(CPU)、3・・・通信回
線切替装置、4.5・・・回線切替制御回路部、6・・
°共通回路部。 特許出願人 日本電気株式会社 代理人 弁理士弁 出 直 亨 第1図
線切替装置、4.5・・・回線切替制御回路部、6・・
°共通回路部。 特許出願人 日本電気株式会社 代理人 弁理士弁 出 直 亨 第1図
Claims (1)
- (r) 多重構成された複数のコンピュータの通信回
−を自動切替制御するように構成されたコンピュータオ
ンライン装置の自動通信回線切替制御装置において、上
記複数のコンビエータのそれぞれに対応して設けられそ
のコンピュータと接続されそのコンピュータが送出する
回線切替制御に関する指示を解読することができそのコ
ンピュータが送出するウオッチドックタイマを検出する
ことができるよ5に構成された通信(ロ)線切替!li
j御回路部と、この通信回線切替制御回路部と上記各コ
ンピュータの通信回線の切替を行う通信回線切替装置と
の嫉&tv行う共通回路部と、上記通信回線切替制御回
路部を相互に接続する信号線とを設け、上記通信回線切
替制御部は、ウオッチドックタイマが検出されたときに
は他の通信回線切替制御部を介して各コンピュータに自
動的にウオッチドックタイマの検出情報を与え、かつ上
記コンピュータから他のコンピュータとの通信指示があ
るときは上記信号線を介してコンピュータの相互通信が
可能な通信回線を設定するように制御するように構成さ
れたことを特徴とする自動通信回線切替制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56131369A JPS5833747A (ja) | 1981-08-21 | 1981-08-21 | 自動通信回路切替制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56131369A JPS5833747A (ja) | 1981-08-21 | 1981-08-21 | 自動通信回路切替制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5833747A true JPS5833747A (ja) | 1983-02-28 |
Family
ID=15056316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56131369A Pending JPS5833747A (ja) | 1981-08-21 | 1981-08-21 | 自動通信回路切替制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5833747A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11041448B2 (en) | 2017-09-29 | 2021-06-22 | Yanmar Power Technology Co., Ltd. | Fuel injection device for engines |
-
1981
- 1981-08-21 JP JP56131369A patent/JPS5833747A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11041448B2 (en) | 2017-09-29 | 2021-06-22 | Yanmar Power Technology Co., Ltd. | Fuel injection device for engines |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900018829A (ko) | 데이타 처리 시스템과 데이타 처리 시스템에 시스템 특성을 추가로 제공하는 방법 및 그 기구 | |
JPS5833747A (ja) | 自動通信回路切替制御装置 | |
JP4572138B2 (ja) | サーバ装置、サーバシステム、及びサーバシステムでの系切り換え方法 | |
JP2006172050A (ja) | ホットスタンバイ式2重化システム | |
JPH0644093A (ja) | 二重化装置切替方式 | |
JP2004013723A (ja) | 共有メモリを使ったクラスタ構成を採用した情報処理システムの障害処理装置と方法 | |
JPS60194647A (ja) | デ−タ伝送システム | |
JPH03219333A (ja) | 待機二重系装置 | |
JPS6356755A (ja) | スレ−ブプロセツサの異常監視方式 | |
JPH0630467B2 (ja) | 光ル−プ監視装置 | |
JPS5952861B2 (ja) | 非同期処理系の転送装置切替え方式 | |
JPH056816B2 (ja) | ||
KR930007469B1 (ko) | 프로세서 정합 운용시 장애진단 및 복구방법 | |
KR100229426B1 (ko) | 프로세서간 통신 노드보드의 이중화제어장치 | |
KR930010292B1 (ko) | 통신제어보드의 장애 진단 및 복구 방법 | |
JPH11143846A (ja) | 情報処理装置の接続方式 | |
JPH0250737A (ja) | 二重化システム | |
JPH07311718A (ja) | 2重化システム | |
JPH06152570A (ja) | 二重化データ処理装置における系切替え処理方式 | |
JPS6113627B2 (ja) | ||
KR20000066429A (ko) | 공간 스위치 보드 상태 점검 방법 | |
JPS63285041A (ja) | マスタ/スレ−ブ切替方式 | |
JPS62105243A (ja) | システム障害の復旧装置 | |
JPS62190536A (ja) | 冗長構成制御方式 | |
JP3139160B2 (ja) | 二重化制御システムの制御切替方法 |