KR930007469B1 - 프로세서 정합 운용시 장애진단 및 복구방법 - Google Patents
프로세서 정합 운용시 장애진단 및 복구방법 Download PDFInfo
- Publication number
- KR930007469B1 KR930007469B1 KR1019900022883A KR900022883A KR930007469B1 KR 930007469 B1 KR930007469 B1 KR 930007469B1 KR 1019900022883 A KR1019900022883 A KR 1019900022883A KR 900022883 A KR900022883 A KR 900022883A KR 930007469 B1 KR930007469 B1 KR 930007469B1
- Authority
- KR
- South Korea
- Prior art keywords
- control board
- main board
- communication control
- board
- communication
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Debugging And Monitoring (AREA)
- Hardware Redundancy (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명이 적용되는 하드웨어 구성도.
제2도는 본 발명의 개략적 흐름도.
제3도는 메인보드의 이상을 탐지하는 흐름도.
제4도는 노드 경보 탐지를 위한 흐름도.
* 도면의 주요부분에 대한 부호의 설명
1 : 메인보드(MPMA) 2 : 통신제어보드(PCCA)
3 : 통신노드 4 : 공유 메모리
5 : 인터럽트 레지스터 6 : 다기능 제어칩(MFP)
7 : 제어 레지스터
본 발명은 전전자 교환기의 보드들이 정합되어 동작하는 동안 발생하는 장애 감지 및 복구 방법에 관한 것이다.
전전자 교환기 기능의 대부분은 프로세서간 메시지 통신을 통해 수행된다. 특히 프로세서간 통신은 네트워크를 통해 수행되므로 강력한 에러 복구 기능을 갖춘 프로토콜 처리 기법, 프로세서간 동기화 기법등이 구현된다. 그러나 상기한 기법들은 네트워크를 형성하는 각 보드(메인보드, 통신제어보드, 노드, 네트워크)들이 정상적일때 통용되는 기법이며 만일 메인보드의 불량이나 메시지 송수신을 담당하는 노드들이 비정상적일 경우 그에 대한 대응책을 제시할 수 없으며 프로세서간 통신은 차단될 수 밖에 없다.
따라서, 본 발명의 목적은 전전자 교환기의 메인보드와 통신제어보드간의 정합, 통신제어보드와 노드간 정합시 프로세서간 통신에서 하드웨어적으로 발생하는 장애 감지 및 복구 방법을 제공하는데 있다.
상기 목적을 달성하기 위해 본 발명은 메인보드(MPMA)와 상기 메인보드에 연결되고 공유 메모리와 제어 레지스터와 인터럽트 레지스터와, 다기능 제어칩을 구비한 통신제어보드와, 상기 통신제어보드와 연결된 통신노드가 이중화로 구성되어 프로세서간 정합 운용시 장애를 차단하고 복구하는 장치에 있어서, 메인보드와 통신제어보드의 정합시 통신제어보드가 메인보드의 정상임을 검사하고 탐지 카운터를 초기화하는 제1단계, 검사시 비정상으로 메인보드가 탐지될때 하드웨어 시그널을 송출하고 통신제어보드는 모니터에서 대기하도록 하는 제2단계, 통신제어보드와 통신노드간의 정합시 리얼타임 이벤트 클럭마다 경보 시그널이 통신 노두로 부터 입력되었는지를 조사하는 제3단계, 경보 시그널이 입력되었을 경우 일정치 이상이면 이중화 절체를 요구하는 제4단계로 구성하였다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
본 발명의 실시예는 이하 첨부된 도면을 참조하여 설명하기로 한다.
제1도는 본 발명이 적용되는 하드웨어 구조도로서, 즉, 메인보드(1), 통신제어보드(2), 통신노드(3)로 구성되는 이중화된 하드웨어 구성을 보여준다. 전전자 교환기에서 모든 제어계 프로세서들은 동작중(ACTIVE) 혹은 대기중(STANDBY)로 구성되어 있다고 가정한다. 따라서 동작중인 상태의 메인보드의 역할을 담당하도록 제어를 넘겨주며 이를 이중화에 의한 프로세서 절체라고 정의하기로 한다.
메인보드와 통신제어보드의 정합을 위해 공유 메모리(DPRAM : 4)와 인터럽트 레지스터(5)가 있으며 이를 통한 쌍방간의 정보 교환이 이루어진다. 프로세서 통신제어보드(2)내에는 프로세서간 메시지 송수신을 담당하는 각종 칩들과, 노드 경보 입력 및 리얼타임클럭을 산출하기 위한 다기능 제어칩(MFP : Multi Function Peripheral)(6), 제어 레지스터(7)등이 존재한다. 미설명된 A는 동작측 통신제어보드, B는 대기측 통신제어보드를 각각 나타낸다.
제2도는 본 발명의 개략적 흐름도로서, 메인보드(1)와 통신제어보드(2) 정합시 쌍방간의 감시 기능(30)과 통신제어보드(2)와 통신노드(3) 사이의 감시 기능(31)으로 대변될 수 있다.
메인보드(1)와 통신제어보드(2)가 정합되면 공유 메모리(4)를 통한 쌍방간의 메시지 교환이 수행되는바 동작중 쌍방간의 이상 유무를 탐지하는 방법은 제3도의 흐름도를 통해 설명한다.
메인보드(1)의 리얼타임클럭과 통신제어보드(2)의 리얼타임클럭을 연동시킨 이벤트 구동에 의한 주기적인 트리거 기법에 기본을 둔다. 즉, 메인보드(1)가 정상 동작중이면 리얼타임클럭 이벤트(10)마다 통신제어보드가 공유 메모리의 특정영역에 설정해 놓은 값을 지우고 메인보드가 정상임을 응답하는 값을 설정한 후(11) 다시 이벤트 대기 상태로 간다(10-1). 통신제어보드(2)는 리얼타임클럭마다 메인보드(1)가 정상 동작 중 인가를 묻는 값을 공유 메모리(4)에 쓴다. 이 기법에 의한 이상 유무는 카운터 값이 일정치를 초과(메인보드의 무응답)하면 탐지된다.
통신제어보드에서 메인보드의 이상을 검출해내는 흐름을 보면 리얼타임클럭 이벤트가 발생(12)이면 이벤트 플래그를 초기화(13)시킨 후 통신제어보드(2)는 공유 메모리(4)의 특정 영역을 읽어들인 후 메인보드(1)가 정상 동작중이 아닌가를 검사(14)한다. 만일, 아니면 메인보드(1)는 정상 동작중이므로 통신제어보드(2)는 자신이 정상임을 알리는 값을 공유 메모리에 쓰고(15) 리얼타임클럭 이벤트 대기 상태로 간다(12). 맞으면 현재 통신제어보드(2)의 리얼타임클럭 이벤트시 메인보드(1)의 무응답이므로 카운터가 일정치를 초과했는지를 조사한다(16).
카운터가 일정치를 초과하지 않았을 경우 카운터를 증가(17)시킨 후 리얼타임클럭 이벤트 대기 상태로 간다(12). 상기 과정은 매 리얼타임 이벤트마다 무한 반복된다. 만일 카운터가 일정치를 초과하면 통신제어보드(2)는 제어 레지스터(7)를 통해 이중화 절체 요구를 위한 하드웨어 시그널을 송출하게 된다(18). 현재 동작중인 통신제어보드(2)는 그 자체로써 의미가 없기 때문에 모니터로 제어가 넘겨지며 이 상태에서 메인보드(1)에 의해 깨어나길 기다리는 대기 상태에 있게 된다(19).
전전자 교환기의 네트워크를 형성하는 기본 요소는 통신노드(3)에서 출발한다. 통신제어보드(2)는 전송 클럭이 나가는 한 메시지들을 통신노드(3)로 송수신할 수 있다. 만일 통신노드(3)에 경보 시그널이 발생하면 메시지 송수신은 차단된다. 통신노드(3)에서 경보 시그널이 통신제어보드(2)로 입력되는 경우는 링크 케이블 탈장, 노드 내부 버퍼 범람, 노드 탈장과 같은 상황을 가정할 수 있다. 노드 버퍼 범람은 버퍼를 잠시 지우며 이때 발생하는 메시지 유실은 프로토콜에 의해 복구된다. 그러나 케이블, 노드 탈장은 자체로 복구 불능이며 이런 경우 이중화에 의한 프로세서 절체가 이루어진다.
제4도는 케이블 및 노드 탈장 상황을 탐지하고 복구하는 과정을 나타낸 흐름도이다.
먼저, 리얼타임클럭 이벤트가 발생할 때(20)마다 이벤트 플래그를 초기화(21)시킨 후 경보 채널에 경보가 입력되어 있는가를 조사한다(22). 경보가 입력되지 않았다면 탐지 카운터를 초기화(23)시킨 후 상기 과정을 반복한다(20). 만일 경보가 입력되었으면 탐지 카운터를 증가(24)시킨 후 그 값이 일정치를 초과했는지를 조사한다(25). 일정치 이상 초과하지 않았다면, 상기 과정은 반복(20)되며 초과하였으면 이중화 절체 요구를 위한 인터럽트를 인터럽트 레지스터(5)를 통해 메인보드(1)에 보고한다(26).
상기와 같은 처리절차로 이루어진 본 발명은 메인보드(1) 탈장이나 통신노드(3) 탈장, 혹은 링크 케이블 탈장시 통신제어보드(2)가 그 상황을 인지하여 이중화에 의한 절체를 시켜줌으로서 프로세서간 통신이 중단되는 일이 없도록 보장할 수 있는 적용 효과가 있다.
Claims (1)
- 메인보드(1)(MPMA)와 ; 상기 메인보드(1)에 연결되고 공유 메모리(4)와 제어 레지스터(7)와 인터럽트 레지스터(5)와, 다기능 제어칩(6)을 구비한 통신제어보드(2)와 ; 상기 통신제어보드(2)와 연결된 통신노드(3)가 이중화로 구성되어 프로세서간 정합 운용시 장애를 차단하고 복구하는 장치에 있어서, 메인보드(1)와 통신제어보드(2)의 정합시 통신제어보드(2)가 메인보드(1)의 정상임을 검사하고 탐지 카운터를 초기화하는 제1단계 ; 검사시 비정상으로 메인보드(1)가 탐지될때 하드웨어 시그널을 송출하고 통신제어보드(2)는 모니터에서 대기하도록 하는 제2단계 ; 통신제어보드(2)와 통신노드(3)간의 정합시 리얼타임 이벤트 클럭마다 경보 시그널이 통신노드(3) 로부터 입력되었는지를 조사하는 제3단계 ; 경보 시그널이 입력되었을 경우 일정치 이상이면 이중화 절체를 요구하는 제4단계로 구성된 것을 특징으로 하는 프로세서 정합 운용시 장애 진단 및 복구 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900022883A KR930007469B1 (ko) | 1990-12-31 | 1990-12-31 | 프로세서 정합 운용시 장애진단 및 복구방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900022883A KR930007469B1 (ko) | 1990-12-31 | 1990-12-31 | 프로세서 정합 운용시 장애진단 및 복구방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920014083A KR920014083A (ko) | 1992-07-30 |
| KR930007469B1 true KR930007469B1 (ko) | 1993-08-11 |
Family
ID=19309298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900022883A KR930007469B1 (ko) | 1990-12-31 | 1990-12-31 | 프로세서 정합 운용시 장애진단 및 복구방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930007469B1 (ko) |
-
1990
- 1990-12-31 KR KR1019900022883A patent/KR930007469B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920014083A (ko) | 1992-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930007469B1 (ko) | 프로세서 정합 운용시 장애진단 및 복구방법 | |
| US7243257B2 (en) | Computer system for preventing inter-node fault propagation | |
| KR930010292B1 (ko) | 통신제어보드의 장애 진단 및 복구 방법 | |
| KR930010291B1 (ko) | 이중화된 프로세서의 동작/대기 결정 방법 | |
| JPS6314542B2 (ko) | ||
| KR19980061833A (ko) | 전전자 교환기의 스탠바이 프로세서의 자기진단 방법 | |
| JP3107104B2 (ja) | 待機冗長方式 | |
| JPH02281368A (ja) | 制御装置の故障検出機構 | |
| JPS6356755A (ja) | スレ−ブプロセツサの異常監視方式 | |
| KR20000032681A (ko) | 프로세서간 통신 메시지를 이용한 상태관리방법 | |
| JP3263932B2 (ja) | データ伝送装置 | |
| JP3084383B2 (ja) | リング通信路障害処理方式 | |
| KR20000066429A (ko) | 공간 스위치 보드 상태 점검 방법 | |
| KR930010950B1 (ko) | 에러위치 및 상태 확인장치 | |
| JPH06103251A (ja) | 情報処理装置の監視制御方式 | |
| JPS5833747A (ja) | 自動通信回路切替制御装置 | |
| JPS6224354A (ja) | デユプレツクス計算機システム | |
| JPH11143846A (ja) | 情報処理装置の接続方式 | |
| JP2004234183A (ja) | 計算機制御装置のバスチェック方法およびシステム | |
| JPH03250239A (ja) | プロセッサ間データ通信方式 | |
| JPS62190536A (ja) | 冗長構成制御方式 | |
| JP2001075935A (ja) | プロセッサ間通信方法 | |
| JPH1020968A (ja) | 選択的ハードウェア・リセット回路 | |
| JPH07200326A (ja) | システム運用情報を復旧できるシステム運用情報管理機構 | |
| JP2000222293A (ja) | 障害発生特定システム及びその特定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070730 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |