JPS62190536A - 冗長構成制御方式 - Google Patents
冗長構成制御方式Info
- Publication number
- JPS62190536A JPS62190536A JP61032519A JP3251986A JPS62190536A JP S62190536 A JPS62190536 A JP S62190536A JP 61032519 A JP61032519 A JP 61032519A JP 3251986 A JP3251986 A JP 3251986A JP S62190536 A JPS62190536 A JP S62190536A
- Authority
- JP
- Japan
- Prior art keywords
- current system
- circuit
- processor
- address
- stand
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims description 21
- 238000001514 detection method Methods 0.000 claims description 12
- 238000012544 monitoring process Methods 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000012790 confirmation Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 4
- 240000002853 Nelumbo nucifera Species 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 2
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は分散制御を行なうために複数の処理装置を直列
伝送方式のバスに接続し、且つ２手化の冗長構成を取る
場合の制御方式に関づる。
伝送方式のバスに接続し、且つ２手化の冗長構成を取る
場合の制御方式に関づる。
［従来の技術］
従来、この種の冗長構成制御方式はバスに接続される処
理装置のうち特定の処理装置が主管理装置として全体を
管理するとともにバスに接続される伯の処理装置に障害
が発生した場合、冗長構成を取る処理装置のうち障害装
置を運用系から切離し、かつ予備装置を運用系へ組込む
というような冗長構成制御を行なっていた。
理装置のうち特定の処理装置が主管理装置として全体を
管理するとともにバスに接続される伯の処理装置に障害
が発生した場合、冗長構成を取る処理装置のうち障害装
置を運用系から切離し、かつ予備装置を運用系へ組込む
というような冗長構成制御を行なっていた。
［発明が解決しようとする問題点］
上述した従来の冗長構成制御方式では、主管理装置がバ
スに接続される処理装置全体の運用状態の監視、冗長構
成の管理、制御を行なうために、主管理装置と他処理装
置との間に監視、及び制御のための通信を行なう必要が
あるとともに制御技術が複雑になるという欠点があった
。
スに接続される処理装置全体の運用状態の監視、冗長構
成の管理、制御を行なうために、主管理装置と他処理装
置との間に監視、及び制御のための通信を行なう必要が
あるとともに制御技術が複雑になるという欠点があった
。
本発明の目的はシステムの系構成制御を単純化する制御
方式を提供することにある。
方式を提供することにある。
［問題点を解決するための手段］
本発明は直列伝送バスに接続する２台の同一装置で１対
の冗長構成とする処理装置のパスインターフエース回路
を少なくとも、バスから情報を受信する際に自装置宛の
データを確認するアドレス検出回路と、該アドレス検出
回路へ任意のアドレス値設定及び解除を行なう回路と、
冗長構成の相手側装置のアドレス検出回路ｌ＼アドレス
値設定又は解除を指示する信号を出力し相手側装置の正
常動作を監視する監視回路とから構成したことを特徴と
する冗長構成制御方式である。
の冗長構成とする処理装置のパスインターフエース回路
を少なくとも、バスから情報を受信する際に自装置宛の
データを確認するアドレス検出回路と、該アドレス検出
回路へ任意のアドレス値設定及び解除を行なう回路と、
冗長構成の相手側装置のアドレス検出回路ｌ＼アドレス
値設定又は解除を指示する信号を出力し相手側装置の正
常動作を監視する監視回路とから構成したことを特徴と
する冗長構成制御方式である。
［実施例コ
次に図面を参照し、本発明の一実施例について説明する
。第１図は本発明の実施例を示Ｊ−ブロック図である。
。第１図は本発明の実施例を示Ｊ−ブロック図である。
第１図において、２台で１ ；Ｉ’ｉＪの冗長構成を取
る処理装置２は直列伝送方式のバス１に接続される。次
に１対の処理装＠２の正常動作監視回路３の各々は互い
に正常動作確認信号線３１により接続され、且つ監視回
路３の各々は相手装置のアドレス設定回路４にアドレス
設定／解除指示信号線３２により接続される。各処理装
置２のアドレス設定回路４の各々はアドレスデータ線４
１によりアドレス検出回路５のアドレスレジスタ５１に
互いに接続される。このように１対の冗長構成を取る処
理装置が複数同一ハスに接続され、１つのシステム構成
を取る。６はハス受信回路、７はハス送信回路、８は制
御回路である。
る処理装置２は直列伝送方式のバス１に接続される。次
に１対の処理装＠２の正常動作監視回路３の各々は互い
に正常動作確認信号線３１により接続され、且つ監視回
路３の各々は相手装置のアドレス設定回路４にアドレス
設定／解除指示信号線３２により接続される。各処理装
置２のアドレス設定回路４の各々はアドレスデータ線４
１によりアドレス検出回路５のアドレスレジスタ５１に
互いに接続される。このように１対の冗長構成を取る処
理装置が複数同一ハスに接続され、１つのシステム構成
を取る。６はハス受信回路、７はハス送信回路、８は制
御回路である。
つぎにその動作について説明する。
システムの動作を開始する場合、１対の冗長構成を取る
処理装置のうち優先権を持つ側の処理装置を運用系、も
う一方を予備系として動作を開始させる。
処理装置のうち優先権を持つ側の処理装置を運用系、も
う一方を予備系として動作を開始させる。
この場合、運用系装置は、システム構成上１対の冗長構
成の装置に与えられているアドレス値をアドレス設定回
路４からアドレス検出回路５１＼設定し動作を開始する
。一方、予備系は自装置のアドレス設定回路４からアド
レス検出回路５ヘアドレス値解除を行ない、バスへのア
クセスを禁止するとともに、自装置の監視回路３にす）
■用系の監視回路３へ信号線３１を通して、周期的に運
用系処理装置の正常動作確認をくり返す。予備系装置が
運用系装置からの正常動作Ｍ認応答を受信できなくなっ
た場合、運用系装置の障害として予備系からの信号線３
２により運用系アドレス設定回路４に指示を与え、アド
レス検出回路５のアドレス値を解除させ、バスへのアク
セスを禁止させるとともに予備系自身は自装置のアドレ
ス設定回路４を通してアドレス検出回路５へ、その時点
まで運用系装置が設定していたアドレス値と同一値を設
定し、新たな運用系として動作を開始する。また回連用
系側の装置は障害復旧後、新たな予備系として動作を開
始する。
成の装置に与えられているアドレス値をアドレス設定回
路４からアドレス検出回路５１＼設定し動作を開始する
。一方、予備系は自装置のアドレス設定回路４からアド
レス検出回路５ヘアドレス値解除を行ない、バスへのア
クセスを禁止するとともに、自装置の監視回路３にす）
■用系の監視回路３へ信号線３１を通して、周期的に運
用系処理装置の正常動作確認をくり返す。予備系装置が
運用系装置からの正常動作Ｍ認応答を受信できなくなっ
た場合、運用系装置の障害として予備系からの信号線３
２により運用系アドレス設定回路４に指示を与え、アド
レス検出回路５のアドレス値を解除させ、バスへのアク
セスを禁止させるとともに予備系自身は自装置のアドレ
ス設定回路４を通してアドレス検出回路５へ、その時点
まで運用系装置が設定していたアドレス値と同一値を設
定し、新たな運用系として動作を開始する。また回連用
系側の装置は障害復旧後、新たな予備系として動作を開
始する。
［発明の効果コ
以上説明したように本発明は１つのバスに接続される複
数の処理装置に対し全体を管理するための主管理装置が
不要となり、１対の冗長構成された２台の処理装置が自
律的に障害検出及び系の再構成を行なうために、構成制
御のために他の処理装置間との制御を必要とせず、シス
テムの系構成制御を単純化できる効果がある。
数の処理装置に対し全体を管理するための主管理装置が
不要となり、１対の冗長構成された２台の処理装置が自
律的に障害検出及び系の再構成を行なうために、構成制
御のために他の処理装置間との制御を必要とせず、シス
テムの系構成制御を単純化できる効果がある。
第１図は本発明による冗長構成制御のブロック図である
。 １・・・直列伝送バス ２・・・処理装置 ３・・・正常動作監視回路 ３１・・・正常動作確認信号線 ３２・・・アドレス設定／解除指示信号線４・・・アド
レス設定回路 ４１・・・アドレスデータ線 ５・・・アドレス検出回路 ５１・・・アドレスレジスタ ６・・・バス受信回路 ７・・・バス送信回路
。 １・・・直列伝送バス ２・・・処理装置 ３・・・正常動作監視回路 ３１・・・正常動作確認信号線 ３２・・・アドレス設定／解除指示信号線４・・・アド
レス設定回路 ４１・・・アドレスデータ線 ５・・・アドレス検出回路 ５１・・・アドレスレジスタ ６・・・バス受信回路 ７・・・バス送信回路
Claims (1)
- （１）直列伝送バスに接続する２台の同一装置で１対の
冗長構成とする処理装置のバスインターフェース回路を
少なくとも、バスから情報を受信する際に自装置宛のデ
ータを確認するアドレス検出回路と、該アドレス検出回
路へ任意のアドレス値設定及び解除を行なう回路と、冗
長構成の相手側装置のアドレス検出回路へアドレス値設
定又は解除を指示する信号を出力し相手側装置の正常動
作を監視する監視回路とから構成したことを特徴とする
冗長構成制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61032519A JPS62190536A (ja) | 1986-02-17 | 1986-02-17 | 冗長構成制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61032519A JPS62190536A (ja) | 1986-02-17 | 1986-02-17 | 冗長構成制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62190536A true JPS62190536A (ja) | 1987-08-20 |
Family
ID=12361210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61032519A Pending JPS62190536A (ja) | 1986-02-17 | 1986-02-17 | 冗長構成制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62190536A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01151338A (ja) * | 1987-12-08 | 1989-06-14 | Nec Corp | ディジタル回線終端制御装置の系切替方式 |
| JP2002186530A (ja) * | 2000-12-21 | 2002-07-02 | Cleanup Corp | シンクキャビネットの幕板取付構造 |
-
1986
- 1986-02-17 JP JP61032519A patent/JPS62190536A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01151338A (ja) * | 1987-12-08 | 1989-06-14 | Nec Corp | ディジタル回線終端制御装置の系切替方式 |
| JP2002186530A (ja) * | 2000-12-21 | 2002-07-02 | Cleanup Corp | シンクキャビネットの幕板取付構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2752914B2 (ja) | 二重化監視制御システム | |
| JPS62190536A (ja) | 冗長構成制御方式 | |
| JPS62150948A (ja) | バス故障箇所検出方式 | |
| JPH01217666A (ja) | マルチプロセッサシステムの障害検出方式 | |
| JP2606107B2 (ja) | プロセッサ冗長化方式 | |
| JP2004013723A (ja) | 共有メモリを使ったクラスタ構成を採用した情報処理システムの障害処理装置と方法 | |
| JP3107104B2 (ja) | 待機冗長方式 | |
| JPH0427239A (ja) | Ｌａｎ接続装置の制御方法 | |
| JPH10303966A (ja) | インターネットワーク装置の冗長構成システムの障害検出方式 | |
| JPS63279646A (ja) | 網管理装置の自動再開処理方式 | |
| JPS62174838A (ja) | マルチプロセサ・システムに於けるプロセサ障害検出方法 | |
| JP3552149B2 (ja) | 通信制御装置及び通信制御方法 | |
| JP3084383B2 (ja) | リング通信路障害処理方式 | |
| JP3528825B2 (ja) | 冗長回線切替装置及び冗長回線切替システム | |
| JP2630100B2 (ja) | プロセッサ間通信用バスの障害処理方式 | |
| JPS5947605A (ja) | バツク・アツプ制御装置 | |
| JP2000349900A (ja) | 交換装置の障害処理方式 | |
| JPS62105243A (ja) | システム障害の復旧装置 | |
| JPS62264796A (ja) | 情報監視システム | |
| JPH0756762A (ja) | データ伝送装置 | |
| JPH10275090A (ja) | 基本処理装置の二重化方式 | |
| JP2000068968A (ja) | 多重化装置 | |
| JPH01234966A (ja) | 多重化コンピュータシステムにおける障害検出方式 | |
| JP2002259154A (ja) | フォールト・トレラント・コンピュータシステム | |
| JPS6355662A (ja) | 分散処理システム |