JPS62174838A - マルチプロセサ・システムに於けるプロセサ障害検出方法 - Google Patents

マルチプロセサ・システムに於けるプロセサ障害検出方法

Info

Publication number
JPS62174838A
JPS62174838A JP61017120A JP1712086A JPS62174838A JP S62174838 A JPS62174838 A JP S62174838A JP 61017120 A JP61017120 A JP 61017120A JP 1712086 A JP1712086 A JP 1712086A JP S62174838 A JPS62174838 A JP S62174838A
Authority
JP
Japan
Prior art keywords
processor
processors
slave
response signal
operation response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61017120A
Other languages
English (en)
Inventor
Shinichi Nakamura
信一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61017120A priority Critical patent/JPS62174838A/ja
Publication of JPS62174838A publication Critical patent/JPS62174838A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)
  • Retry When Errors Occur (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ処理装置に関し、特に複数のマイクロ・
プロセサ間をプロセサ・バスにより接Hしたマルチプロ
セサ・システムに於けるプロセサ障害検出方法に関する
0 〔従来の技術〕 従来、この種のプロセサ障害検出は、障害発生プロセサ
からの障害通知信号の受信又は−膜処理信号送受信時の
確認信号のタイミング監視によりプロセサ障害を検出し
ていた。
〔発明が解決しようとする問題点〕
上述した従来のプロセサ障害検出は、障害発生プロセサ
からの障害通知信号の受信又は−膜処理信号送受信時の
確認信号のタイミング監視によりプロセサ障害を検出す
る様になっているので、メモリ・リソース軽鎖やプロセ
サ・バスII害により障害通知信号が紛失したり、無負
荷状態中は障害検出が出来ないという問題点がある。
〔問題点を解決するための手段〕
本発明によるプロセサ障害検出方法は、複数のプロセサ
間をプロセサ・バスにより接続したマルチプロセサ・シ
ステムに於いて、マスタ・プロセサが他のスレーブ・プ
ロセサへ周期的に動作確認信号を送信し、該スレーブ・
プロセサは該動作確認信号を受信すると該マスタ・プロ
セサへ動作応答信号を送信し、該マスタ・プロセサは該
スレーブ・プロセサからの該動作応答信号の受信タイミ
ングを監視し、該動作応答信号を受信すれば該スレーブ
・プロセサを正常動作中と見做し、受信タイミングを越
えれば再試行を行ない再試行でも失敗すれば該スレーブ
・プロセサを障害と見做し、複数階層構成のマルチプロ
セサ゛・シスチムニ於イては、各上位プロセサが各直積
下位の子プロセサへ周期的に動作確認信号を送信し、核
子プロセサは該動作確認信号を受信すると該上位プロセ
サへ動作応答信号を送信し、該上位プロセサは核子プロ
セサからの該動作応答信号の受信タイミングを監視し、
該動作応答信号を受信すれば核子プロセサを正常動作中
と見做し、受信タイミングを越えれば再試行を行ない再
試行でも失敗すれば核子プロセサを障害と見做し、各上
位プロセサは該プロセサの上位プロセサ又はマスタ拳プ
ロセサへの動作応答信号で配下のプロセサ障害を順次知
らせる事によシ、マスタ・プロセサで7ステム全体のプ
ロセサ障害を把握する事を特徴とする。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明によるプロセサ障害検出方法の一実施例
を示した図である。マスタ・プロセサ1゜スレーブ・プ
ロセサ2.3及びスレーブ・プロセサ2.3の子プロセ
サ4,5,6.7が有シ、マスク東グロセサ1とスレー
ブ・プロセサ2.3はプロセサ拳バス11で接続され、
スレーブ・プロセサ2と子プロセサ4.5もプロセサー
バスで接続され、同様にスレーブ会プロセサ3と子プロ
セサ6.7もプロセサ・バスで接続されている。
マスタ・プロセサ1はスレーブ・プロセサ2゜3へ周期
的に動作確認信号20.22を送信し、スレーブ[有]
プロセサ2゜3は動作確認信号20゜22を受信すると
マスタ・プロセサ1へ動作応答信号21.23を送信し
、マスタ・プロセサ1はスレーブ−プロセサ2.3から
の動作応答信4+21゜23の受信タイミングを監視し
、動作応答信号I。
23を受信すればスレーブ・プロセサ2,3を正常動作
中と見做し、受信タイミングを越えれば再試行を行ない
再試行でも失敗すればスレーブ・プロセサ2.3を障害
と見做す。
各上位プロセサ(スレーブ・プロセサ)2.3が各直弯
下位子プロセサ4.5,6.7へ動作確認信号24,2
6,28.30を送信し、子プロセサ4,5,6.7は
動作確認信号24,26゜28.30を受信すると上位
プロセサ(スレーブ会プロセサ)2.3へ動作応答信号
25.27゜29.31を送信し、上位プロセサ(スレ
ーブ・プロセサ)2.3は子プロセサ4,5,6.7か
らの動作応答信号25.27,29.31の受信タイミ
ングを監視し、動作応答信号25.27゜29.31を
受信すれば子プロセサ4,5.6゜7を正常動作中と見
做し、受信タイミングを越えれば再試行を行ない再試行
でも失敗すれば子プロセサ4,5,6.7を障害と見做
す。
各上位プロセサ(スレーブ・プロセサ)2.3は該プロ
セサの上位プロセサ(本例では無し)又はマスタ拳プロ
セサ1への動作応答信号21.23で配下のプロセサ障
害を順次知らせる事により、マスタ・プロセサ1でシス
テム全体のプロセサ障害を把握する。
〔発明の効果〕
以上説明したように本発明は、マスタ・プロセサが他の
スレーブ−プロセサへ周期的に動作確認信号を送信し、
スレーブ・プロセサは動作確認信号を受信するとマスタ
・プロセサへ動作応答信号を送信し、マスタ・プロセサ
はスレーブ・プロセサからの動作応答信号の受信タイミ
ングを監視し、動作応答信号を受信すればスレーブQグ
ロセサを正常動作中に見做し、受信タイミングを越えれ
ば再試行を行ない再試行でも失敗すればスレーブ・プロ
セサを障害と見做し、複数階層構成のマルチプロセサ・
システムに於いては、各上位プロセサが各直属下位の子
プロセサへ周期的に動作確認信号を送信し、子プロセサ
は動作確認信号を受信すると上位プロセサへ動作応答信
号を送信し、上位プロセサは子プロセサからの動作応答
信号の受信タイミングを監視し、動作応答信号を受信す
れは子プロセサを正常動作中と見做し、受信タイミング
を越えれば再試行を行ない再試行でも失敗すれば子プロ
七すを障害と見做し、各上位プロセサは該プロセサの上
位プロセサ又はマスターズロセサヘの動作応答信号で配
下のプロセサ障害を順次知らせる事により、障害発生プ
ロセサからの障害通知信号が紛失したり、無負荷状態中
にもマスタ・プロセサでシステム全体のプロセサ障害を
把握する事が出来るという効果がある。
【図面の簡単な説明】
第1図は本発明によるプロセサ障害検出方法の一実施例
を示した図である。 1・・・・・・マスタ拳フロセサ、2.3・川・・スレ
ーブ。

Claims (1)

    【特許請求の範囲】
  1. 複数のプロセサ間をプロセサ・バスにより接続したマル
    チプロセサ・システムに於いて、マスタ・プロセサが他
    のスレーブ・プロセサへ周期的に動作確認信号を送信し
    、該スレーブ・プロセサは該動作確認信号を受信すると
    該マスタ・プロセサへ動作応答信号を送信し、該マスタ
    ・プロセサは該スレーブ・プロセサからの該動作応答信
    号の受信タイミングを監視し、該動作応答信号を受信す
    れば該スレーブ・プロセサを正常動作中と見做し、受信
    タイミングを越えれば再試行を行ない再試行でも失敗す
    れば該スレーブ・プロセサを障害と見做し、複数階層構
    成のマルチプロセサ・システムに於いては、各上位プロ
    セサが各直属下位の子プロセサへ周期的に動作確認信号
    を送信し、該子プロセサは該動作確認信号を受信すると
    該上位プロセサへ動作応答信号を送信し、該上位プロセ
    サは該子プロセサからの該動作応答信号の受信タイミン
    グを監視し、該動作応答信号を受信すれば該子プロセサ
    を正常動作中と見做し、受信タイミングを越えれば再試
    行を行ない再試行でも失敗すれば該子プロセサを障害と
    見做し、各上位プロセサは該プロセサの上位プロセサ又
    はマスタ・プロセサへの動作応答信号で配下のプロセサ
    障害を順次知らせる事により、マスタ・プロセサでシス
    テム全体のプロセサ障害を把握する事を特徴とするマル
    チプロセサ・システムに於けるプロセサ障害検出方法。
JP61017120A 1986-01-28 1986-01-28 マルチプロセサ・システムに於けるプロセサ障害検出方法 Pending JPS62174838A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61017120A JPS62174838A (ja) 1986-01-28 1986-01-28 マルチプロセサ・システムに於けるプロセサ障害検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61017120A JPS62174838A (ja) 1986-01-28 1986-01-28 マルチプロセサ・システムに於けるプロセサ障害検出方法

Publications (1)

Publication Number Publication Date
JPS62174838A true JPS62174838A (ja) 1987-07-31

Family

ID=11935173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61017120A Pending JPS62174838A (ja) 1986-01-28 1986-01-28 マルチプロセサ・システムに於けるプロセサ障害検出方法

Country Status (1)

Country Link
JP (1) JPS62174838A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05216855A (ja) * 1992-02-04 1993-08-27 Fujitsu Ltd マルチcpu制御方式
US7043561B2 (en) 2001-04-25 2006-05-09 Nec Corporation System and method for prioritizing requests for server services
JP2014146176A (ja) * 2013-01-29 2014-08-14 Nec Access Technica Ltd デバイスの状態監視方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05216855A (ja) * 1992-02-04 1993-08-27 Fujitsu Ltd マルチcpu制御方式
US7043561B2 (en) 2001-04-25 2006-05-09 Nec Corporation System and method for prioritizing requests for server services
JP2014146176A (ja) * 2013-01-29 2014-08-14 Nec Access Technica Ltd デバイスの状態監視方法

Similar Documents

Publication Publication Date Title
JPS62174838A (ja) マルチプロセサ・システムに於けるプロセサ障害検出方法
JPH01217666A (ja) マルチプロセッサシステムの障害検出方式
JPH04299429A (ja) マルチプロセッサシステムの障害監視方式
JP2633351B2 (ja) 制御装置の故障検出機構
JPS58123255A (ja) 一重ル−プ伝送システムの障害箇所検出方式
JPS62190536A (ja) 冗長構成制御方式
JPS59127447A (ja) バスル−プ系システムにおけるバス障害検出方式
JPH02144635A (ja) 装置障害診断方式
JPH08194628A (ja) バス障害処理方式
JPH04179687A (ja) エレベータの遠隔制御装置
JP2834062B2 (ja) 情報処理システム
JPH01113853A (ja) 障害通知方式
JP3263932B2 (ja) データ伝送装置
JP2747948B2 (ja) マルチプロセッサシステムのリモート監視方式
JP3528825B2 (ja) 冗長回線切替装置及び冗長回線切替システム
JPH02216577A (ja) マルチプロセッサシステムにおける障害検出方式
JPH06187314A (ja) 障害通知方式
JPS6122494B2 (ja)
JPH0341838A (ja) ループバス診断方式
JPH0588926A (ja) 監視制御系の自動切替回路
JPH08147255A (ja) 障害監視方式
JPH11331194A (ja) 監視装置および監視システム
JPH04336632A (ja) 共有記憶システムにおける障害検出方式
JPS62264796A (ja) 情報監視システム
JPH01234966A (ja) 多重化コンピュータシステムにおける障害検出方式