JPH06103251A - 情報処理装置の監視制御方式 - Google Patents

Abstract

(57)【要約】 【目的】 診断プロセッサの負荷を最小限とすると同時
に、システムバスに対して負荷とならないようにする。 【構成】 プロセッサＡ１〜プロセッサＺ３は、あらか
じめシステムバスのそれぞれのビットに割り振られてい
る。診断プロセッサ４は、そのシステムバスを介してブ
ロードステータスリード５を所定の時間毎に行い、各プ
ロセッサの正常，異常を知る。そして、診断プロセッサ
４は、プロセッサＢ２が異常であれば、このプロセッサ
からのログ（ステータス）情報１９（システムバス全ビ
ット使用）により、さらに詳細な情報を知る。 【効果】 診断プロセッサの負荷を最小限にすると同時
に、システムバスに対して負荷とならなくなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、情報処理装置に関
し、特に、診断プロセッサからの１回のシステムバスア
クセスで、各プロセッサの基本ログ（ステータス）を収
集できるとともに、１回のシステムバスアクセスで、各
プロセッサを制御できる情報処理装置の監視制御方式に
関するものである。

【０００２】

【従来の技術】図６は、例えば、特開平２−２１２９４
６号公報に記載された、従来の情報処理装置における監
視制御方式を示すシステムブロック図である。図６にお
いて、３２はシステムの状態を監視する診断プロセッ
サ、３３〜３５はこのシステムの制御を行うプロセッサ
Ａ、プロセッサＢ、プロセッサＺであり、３１は診断プ
ロセッサ３２、プロセッサＡ３３、プロセッサＢ３４、
プロセッサＺ３５を接続するシステムバスである。ま
た、図７は図６の動作を説明する従来の情報処理装置に
おける監視制御方式の説明フローチャートであり、プロ
セッサＢに障害が発生した場合のフローチャートを示し
ている。なお、図７の上のブロックの位置から下のブロ
ックの位置は時間的な推移を示している。図７におい
て、３６はプロセッサＢ３４に障害が発生したことを示
す障害発生を示し、３７はプロセッサＢ３４の障害発生
３６によるメッセージ割り込みを示し、３８はプロセッ
サＢ３４からのメッセージ割り込み３７による障害通知
を示し、３９は障害通知３８により発生するログ（ステ
ータス）情報リードを示し、４０はログ（ステータス）
情報リード３９によるログ情報採取を示している。

【０００３】次に、この従来例の動作について説明す
る。プロセッサＡ３３、プロセッサＢ３４、プロセッサ
Ｚ３５は各々情報処理を実行し、必要な場合、例えばプ
ロセッサＡ３３からプロセッサＢ３４でデータ通信を行
う場合システムバス３１を経由してデータ通信を行って
いる。ここで、図７に示すように、プロセッサＢ３４で
障害が発生した場合、障害発生３６の情報はメッセージ
通信３７で診断プロセッサ３２に障害通知３８を行う。
ここで、メッセージ通信とはシステムバス３１を使用し
たデータ通信により割り込みを発生させる通信である。
プロセッサＢ３４から障害通知３８を割り込みにより受
けた診断プロセッサ３２は、システムバス３１を介し
て、プロセッサＢ３４のログ（ステータス）情報リード
３９をして、ログ（ステータス）情報の収集４０を行
い、プロセッサＢ３４の障害を知る。

【０００４】

【発明が解決しようとする課題】従来の情報処理装置に
おける監視制御方式は、以上のように構成されているの
で、各プロセッサが障害を検出した場合、どのような場
合でも診断プロセッサに対してメッセージ割り込みを発
生させなければならず、例えば、クロック故障等の重大
障害が発生した場合、診断プロセッサに通知することは
困難であった。そのため、診断プロセッサは、障害発生
によるメッセージ割り込みの有無に係わらず、全てのプ
ロセッサのログ（ステータス）をポーリングしなければ
ならず、診断プロセッサの大きな負荷となると同時にシ
ステムバスに対して大きな負荷となっていた。また、別
の監視制御の方法として、各プロセッサが一定周期ごと
に、診断プロセッサに対して自己が正常であることを示
す、“Ｉ’ｍ ＡＬＩＶＥ”メッセージを通知し、この
通知が無くなった場合、診断プロセッサはその通知を送
出しなくなったプロセッサを異常と検出するか、あるい
は、“Ｉ’ｍ ＡＬＩＶＥ”メッセージの代わりに“異
常”メッセージを診断プロセッサに送出することによ
り、診断プロセッサはプロセッサのログ情報（ステータ
ス）を収集する方法もあるが、この方法を用いても診断
プロセッサの大きな負荷となると同時にシステムバスに
対して大きな負荷となる。

【０００５】この発明は、上記のような課題を解決する
ためになされたものであり、診断プロセッサの負荷を最
小限とすると同時に、システムバスに対して負荷となら
ない情報処理装置の監視制御方式を得ることを目的とす
る。また、各プロセッサへの制御速度を速くすることの
できる情報処理装置の監視制御方式を得ることを目的と
する。

【０００６】

【課題を解決するための手段】この第１の発明に係る情
報処理装置の監視制御方式は、図２，３で示すように、
診断プロセッサ４と複数のプロセッサ（プロセッサＡ１
等）とがシステムバス３により接続される情報処理装置
において、上記システムバスをビット単位又は複数のビ
ット単位で上記プロセッサの数に応じてそれぞれ割り振
り、上記診断プロセッサは、上記プロセッサからのステ
ータスリード時に、上記システムバスに対する１回のア
クセスで上記プロセッサのそれぞれのステータスを収集
し、異常があれば、その異常のあるプロセッサに対して
上記システムバスの全ビットを使用して更に詳細なステ
ータスを収集するようにした。

【０００７】この第２の発明に係る情報処理装置の監視
制御方式は、図４，５で示すように、診断プロセッサ４
と複数のプロセッサ（プロセッサＡ１等）とがシステム
バス３により接続される情報処理装置において、上記プ
ロセッサのそれぞれにデータを保持する保持回路（ラッ
チ回路２５等）を設けるとともに、上記診断プロセッサ
が上記プロセッサを制御する制御情報（制御データ２
０）を、ビット単位又は複数のビット単位で上記プロセ
ッサの数に応じて割り振り、上記診断プロセッサは、上
記システムバスへの１回のアクセスによって上記制御情
報をそれぞれの保持回路に格納し、上記プロセッサを同
時に制御するようにした。

【０００８】

【作用】この第１の発明における情報処理装置の監視制
御方式は、以下のように作用する。まず、あらかじめ、
システムバスをビット単位又は複数のビット単位で上記
プロセッサの数に応じて割り振っておく。そして、診断
プロセッサは所定の時間間隔で全プロセッサに対して、
システムバスへの１回のアクセスでステータスリードを
行う。もし、あるプロセッサに異常があれば、診断プロ
セッサは、その１回のステータスリードで知ることがで
きる。このため、診断プロセッサの負荷を最小限にで
き、また、システムバスに対しても負荷にならない。

【０００９】この第２の発明における情報処理装置の監
視制御方式は、以下のように作用する。まず、あらかじ
め、プロセッサのそれぞれにデータを保持する保持回路
を設けるとともに、診断プロセッサがプロセッサを制御
する制御情報を、ビット単位又は複数のビット単位でプ
ロセッサの数に応じて割り振る。上記診断プロセッサ
は、各プロセッサを制御する場合、制御するプロセッサ
と対応するビットに制御する情報を制御情報に格納し、
この制御情報を制御するプロセッサの保持回路に保持す
る。そして、診断プロセッサはシステムバスへの１回の
アクセスによって、所定のプロセッサを制御できる。こ
のため、診断プロセッサの負荷を最小限にでき、また、
システムバスに対しても負荷にならない。さらに、シス
テムバスへの１回のアクセスで制御可能なため、制御速
度が速くなる。

【００１０】

【実施例】以下、この発明の実施例を図にもとづいて説
明する。図１はこの第１の発明の一実施例（実施例１）
を示す情報処理装置の監視制御方式における動作の説明
をする説明フローチャート、図２はこの実施例１のシス
テムブロック図である。図２において、１はプロセッサ
Ａ、２はプロセッサＢ、３はプロセッサＺ、４は診断プ
ロセッサ、１１はプロセッサＡ１のステータス情報を示
すステータス、１２はプロセッサＢ２のステータス情報
を示すステータス、１３はプロセッサＺ３のステータス
情報を示すステータス、１４はプロセッサＡ１のステー
タス１１をシステムバス３１に出力するバッファ、１５
はプロセッサＢ２のステータス１２をシステムバス３１
に出力するバッファ、１６はプロセッサＺ３のステータ
ス１３をシステムバス３１に出力するバッファ、１７は
プロセッサＡ１、プロセッサＢ２、プロセッサＺ３の各
プロセッサからシステムバス３１に出力されたステータ
ス情報を取り込むためのバッファであり、１８はバッフ
ァ１７より取り込んだステータスを保持するためのラッ
チ回路である。また、システムバス３１はビット０〜ビ
ット３１の３２ビットのラインから構成され、プロセッ
サＡ１からのステータス出力はシステムバス３１のビッ
ト１に対応し、プロセッサＢ２からのステータス出力は
システムバス３１のビット２に対応し、プロセッサＺ３
からのステータス出力はシステムバス３１のビットｎに
対応している。

【００１１】次に、図１において、５は診断プロセッサ
４により、プロセッサＡ１、プロセッサＢ２、プロセッ
サＺ３に対して一定周期ｔごとに行われるブロードステ
ータスリード（すなわち、診断プロセッサにより１回の
システムバスアクセスで各プロセッサの基本ログ（ステ
ータス）を収集する機能）、６は各プロセッサから集め
られるログ情報（ステータス）を集める機能である。

【００１２】次に、動作について説明する。図１に示す
ように、診断プロセッサ４は一定周期ｔごとにプロセッ
サＡ１、プロセッサＢ２、プロセッサＺ３より、ブロー
ドステータスリード５の機能により、各プロセッサのロ
グ（ステータス）情報を収集する。この情報収集の仕組
みは、図２に示すように、プロセッサＡ１からのステー
タス１１の情報はシステムバス３１のビット１のみに出
力し、プロセッサＢ２からのステータス１２の情報はシ
ステムバス３１のビット２のみに出力し、プロセッサＺ
３からのステータス１３の情報はシステムバス３１のビ
ットｎのみに出力することにより行われる。このよう
に、システムバス３１には、プロセッサＡ１、プロセッ
サＢ２、プロセッサＺ３からのそれぞれのステータス情
報が重複することなく、１ビットずつ出力される。この
システムバス３１上のステータスの情報には、各ビット
ごとに各プロセッサのログ（ステータス）が表現されて
おり、その情報によって正常か異常かを表している。こ
のとき、例えば、システムバス上で‘Ｈ’ならば異常が
あることを表し、‘Ｌ’ならば正常であることを表して
いる。このため、もしプロセッサ内でログを出力できな
いような重故障が発生した場合には、システムバス上で
‘Ｈ’のままとなり、異常を表すこととなる。このよう
にして、ブロードステータスリード５の機能によりシス
テムバス３１に出力された各プロセッサのステータスの
情報は、診断プロセッサ４のバッファ１７を経由して、
ラッチ回路１８で保持され、ログ収集が行われる。

【００１３】診断プロセッサ４は一定周期ｔごとにこの
ログ情報収集６の機能を用い、例えばプロセッサＢ２に
異常が検出されたとき、診断プロセッサ４のブロードス
テータスリードにより、プロセッサＢ２のステータス１
２には異常を示す‘Ｈ’が書かれ、バッファ１５を経由
して、システムバス３１のビット２は‘Ｈ’の状態とな
る。そして、診断プロセッサ４はプロセッサＢ２を異常
と判断することができる。また、上述したように、プロ
セッサＢ２がステータスを出力できない程の重故障とな
ったときでも、システムバス３１のビット２は‘Ｈ’の
状態であるため、診断プロセッサ４はプロセッサＢ２を
異常と判断できる。プロセッサＢ２を異常と判断した診
断プロセッサ４は、システムバス３１の全ビットを使用
して、再度、プロセッサＢ２の詳細なログ（ステータ
ス）情報をリードすることで、プロセッサＢ２の詳細な
ログ（ステータス）情報を収集することができる。

【００１４】次に、図３は、上記実施例１の応用例を示
す回路ブロック図であり、図３において、５１はプロセ
ッサＡ１のステータス情報を示すステータス、５２はプ
ロセッサＢ２のステータス情報を示すステータス、５４
はプロセッサＡ１のステータス５１をシステムバス３１
に出力するバッファ、５５はプロセッサＢ２のステータ
ス５２をシステムバス３１に出力するバッファである。
また、システムバス３１は３２ビットのラインから構成
され、８枚のプロセッサカードがシステムバス３１に接
続されている。プロセッサＡ１からのステータス出力は
システムバス３１のビット０、ビット１、ビット２、ビ
ット３の複数ビットに対応し、プロセッサＢ２からのス
テータス出力はシステムバス３１のビット４、ビット
５、ビット６、ビット７の複数ビットに対応している。
次にこの応用例の動作について説明する。上記実施例１
では各カード１ビットごとにシステムバス３１をアサイ
ンしたが、この応用例では、システムバスに８枚のカー
ドが接続されている。したがって、システムバス３１を
各プロセッサカードに付き４ビットアサインしたこと以
外、この応用例は実施例１と同様のものとする。

【００１５】上記実施例１では、システムバス３１を使
用したブロードステータスリードの例について述べた
が、図３はこの方法を応用したブロードキャストであ
る。図４は、この第２の発明の一実施例（実施例２）を
示す情報処理装置の監視制御方式のシステムブロック図
であり、図４において、２０は制御情報としての制御デ
ータ、２１は診断プロセッサ４内の送信バッファ、２２
はプロセッサＡ１内の受信バッファ、２３はプロセッサ
Ｂ２内の受信バッファ、２４はプロセッサＺ３内の受信
バッファ、２５はプロセッサＡ１内の制御データの保持
回路としてのラッチ回路、２６はプロセッサＢ２内の制
御データのラッチ回路、２７はプロセッサＺ３内の制御
データのラッチ回路を示している。

【００１６】次に、この実施例２の動作について説明す
る。図４で示すように、診断プロセッサ４は、各プロセ
ッサに対し制御を行う必要がある場合（例えば、動作の
開始や停止、カードの切り離しのような単純な制御）、
制御データ２０にプロセッサＡ１、プロセッサＢ２、プ
ロセッサＺ３に対する制御データを書き込む。この書き
込みは、システムバス３１のプロセッサに対応するビッ
ト、例えば、プロセッサＡ１に対してはビット１、プロ
セッサＢ２に対してはビット２、プロセッサＺ３に対し
てはビットｎに対応するビットに対して行われる。そし
て、書き込まれた情報は、診断プロセッサ４の送信バッ
ファ２１、システムバス３１を経由して各プロセッサの
ラッチ回路に保持される。すなわち、プロセッサＡ１に
は、システムバス３１のビット１から受信バッファ２２
を経由してラッチ回路２５に保持される。プロセッサＢ
２には、システムバス３１のビット２から受信バッファ
２３を経由してラッチ回路２６に制御情報が保持され、
プロセッサＺ３にはシステムバス３１のビットｎから受
信バッファ２４を経由してラッチ回路２７で制御情報が
保持される。そして、この診断プロセッサ４により、同
時に各プロセッサを制御することができる。

【００１７】図５は、上記実施例２の応用例を示すシス
テムブロック図であり、図５において、６２はプロセッ
サＡ１内の受信バッファ、６３はプロセッサＢ２内の受
信バッファ、６５はプロセッサＡ１内の制御データのラ
ッチ回路、６６はプロセッサＢ２内の制御データのラッ
チ回路を示している。この応用例の動作について説明す
ると、実施例２では各カード１ビットごとにシステムバ
ス３１をアサインしたが、この応用例では、システムバ
スに８枚のカードが接続されている。したがって、シス
テムバス３１を各プロセッサカードに付き４ビットアサ
インしたこと以外、実施例２と同じ動作となる。

【００１８】

【発明の効果】以上のように、この第１の本発明によれ
ば、あらかじめシステムバスの各ビット単位にあるいは
複数ビット単位に、各プロセッサのステータスに割り振
り、ステータスリード時に、診断プロセッサからの１回
のシステムバスアクセスで各プロセッサの基本ログ（ス
テータス）を収集できるような構成としたため、診断プ
ロセッサへの負荷を最小限とするとともに、システムバ
スに対して負荷とならない効果がある。

【００１９】この第２の本発明によれば、制御情報をシ
ステムバスの各ビット単位にあるいは複数のビット単位
に割り振り、制御時には、診断プロセッサからの１回の
システムバスアクセスで各プロセッサを制御できるよう
な構成にしたので、上記第１の発明の効果に加えて、診
断プロセッサの制御速度を向上できる効果がある。

【図面の簡単な説明】

【図１】この第１の発明の一実施例を示す情報処理装置
の監視制御方式における説明フローチャートである。

【図２】この第１の発明の一実施例を示す情報処理装置
の監視制御方式における回路ブロック図である。

【図３】図２の応用例を示す回路ブロック図である。

【図４】この第２の発明の一実施例を示す情報処理装置
の監視制御方式における回路ブロック図である。

【図５】図４の応用例を示す回路ブロック図である。

【図６】従来の情報処理装置における監視制御方式を示
すシステムブロック図である。

【図７】図６の動作を説明する説明フローチャートであ
る。

【符号の説明】

１，３３ プロセッサＡ ２，３４ プロセッサＢ ３，３５ プロセッサＺ ４，３２ 診断プロセッサ ３１ システムバス １１〜１３，５１，５２ ステータス １４〜１７，５４，５５ バッファ ２０ 制御データ ２１ 送信バッファ ２５〜２７，６５，６６ ラッチ回路 ２２〜２４，６２，６３ 受信バッファ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年５月２４日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００９

【補正方法】変更

【補正内容】

【０００９】この第２の発明における情報処理装置の監
視制御方式は、以下のように作用する。まず、あらかじ
め、プロセッサのそれぞれにデータを保持する保持回路
を設けるとともに、診断プロセッサがプロセッサを制御
する制御情報を、ビット単位又は複数のビット単位でプ
ロセッサの数に応じて割り振る。上記診断プロセッサ
は、各プロセッサを制御する場合、制御するプロセッサ
と対応するビットに制御情報をシステムバスに送出しこ
の制御情報を制御するプロセッサの保持回路に入れる。
そして、診断プロセッサはシステムバスへの１回のアク
セスによって、所定のプロセッサを制御できる。このた
め、診断プロセッサの負荷を最小限にでき、また、シス
テムバスに対しても負荷にならない。さらに、システム
バスへの１回のアクセスで制御可能なため、制御速度が
速くなる。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 診断プロセッサと複数のプロセッサとが
   システムバスにより接続される情報処理装置において、
   上記システムバスをビット単位又は複数のビット単位で
   上記プロセッサの数に応じてそれぞれ割り振り、上記診
   断プロセッサは、上記プロセッサからのステータスリー
   ド時に、上記システムバスに対する１回のアクセスで上
   記プロセッサのそれぞれのステータスを収集し、異常が
   あれば、その異常のあるプロセッサに対して上記システ
   ムバスの全ビットを使用して更に詳細なステータスを収
   集するようにしたことを特徴とする情報処理装置の監視
   制御方式。
2. 【請求項２】 診断プロセッサと複数のプロセッサとが
   システムバスにより接続される情報処理装置において、
   上記プロセッサのそれぞれにデータを保持する保持回路
   を設けるとともに、上記診断プロセッサが上記プロセッ
   サを制御する制御情報を、ビット単位又は複数のビット
   単位で上記プロセッサの数に応じてそれぞれ割り振り、
   上記診断プロセッサは、上記システムバスへの１回のア
   クセスによって上記制御情報を上記プロセッサのそれぞ
   れの保持回路に格納し、上記プロセッサを同時に制御す
   るようにしたことを特徴とする情報処理装置の監視制御
   方式。
3. 【請求項３】 診断プロセッサと複数のプロセッサとが
   システムバスにより接続される情報処理装置において、
   上記診断プロセッサが上記プロセッサを制御する制御情
   報と、上記システムバスとを、ビット単位又は複数のビ
   ット単位で上記プロセッサの数に応じてそれぞれ割り振
   り、上記診断プロセッサは、上記プロセッサからのステ
   ータスリード時には、上記システムバスに対する１回の
   アクセスで上記プロセッサからステータスを収集して異
   常を監視し、上記プロセッサへの制御時には、上記シス
   テムバスに対する１回のアクセスで上記プロセッサを同
   時に制御するようにしたことを特徴とする情報処理装置
   の監視制御方式。