JP3138945B2

JP3138945B2 - デ−タ転送方法

Info

Publication number: JP3138945B2
Application number: JP04203454A
Authority: JP
Inventors: 鑑豊島; 博希山田
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1992-07-30
Filing date: 1992-07-30
Publication date: 2001-02-26
Anticipated expiration: 2016-02-26
Also published as: JPH0652000A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のプロセッサ相互
間でデ−タ転送を行う場合に、送信側プロセッサで暴走
等の異常動作が起ったときでも、受信側プロセッサでデ
−タ破壊や誤デ−タの受信を防止することができるデ−
タ転送方法に関する。

【０００２】

【従来の技術】従来、マルチプロセッサ等で複数のプロ
セッサが相互接続されている場合に、送信側プロセッサ
で暴走を始めとする異常動作が引き起されたときには、
受信側プロセッサは少し遅れてこれを検出し、転送動作
を停止する等の措置をとっていたので、停止するまでの
期間にデ−タ破壊や誤デ−タの受信等が発生するおそれ
があった。例えば、ＳＰ系（通話路系）とＣＰ系（制御
系）とを備えた交換装置において、通話路回路（ＩＦ）
からセルバッファを介して通話路回路（ＳＷ）に接続さ
れ、セルをスイッチングする装置内では、入力したセル
のヘッダを書き換える処理を行っている。この処理は、
ＳＰ系プロセッサが、入力したセルのヘッダを基に新ヘ
ッダデ−タをヘッダ変換用デ−タが記憶されているメモ
リテ−ブルを検索して行う。このヘッダ変換用デ−タ
は、時々変換される。その通知は、先ずＣＰ系プロセッ
サに通知され、次にＣＰ系プロセッサはこの通知をＳＰ
系プロセッサに通知して、テ−ブルを書き替えさせる。
ＣＰ系プロセッサは、多くの複雑なプログラムで動作し
ているので、暴走する危険性があり、ＳＰ系プロセッサ
に誤情報を通知すると、ＳＰ系のスイッチングが誤動作
を起す可能性がある。また、交換装置においては、ＳＰ
系とＣＰ系の間だけでなく、二重系プロセッサを具備す
る場合の０系と１系の系間デ−タ転送のときにも、上記
の問題が発生する。

【０００３】図３は、従来の複数プロセッサの接続構成
図である。図３において、１は送信側プロセッサ、２は
受信側プロセッサ、３は送信側プロセッサの正常動作監
視回路、４は受信側プロセッサの正常動作監視回路、５
は蓄積回路、１０１〜１０４は通信線、１０５，１０６
は正常動作通知信号、１０７，１０８はプロセッサ停止
信号である。送信側プロセッサ１は先ず蓄積回路５に対
して転送すべきデ−タを書き込み、書き込みが終了した
時点で、受信側プロセッサ２に通知することにより、受
信側プロセッサ２から蓄積回路５にアクセスして、書き
込まれたデ−タを読み出し、これを受信プロセッサ２内
に取り込む。従来においては、送信側プロセッサ１の異
常動作から受信側プロセッサ２のデ−タを保護する方法
として、送信側プロセッサ１の動作の正常性を確認する
正常動作監視回路３を設けて、この回路３により正常性
を確認していた。すなわち、正常動作監視回路３におい
ては、送信側プロセッサ１からの正常動作通知信号１０
５を受け取ることにより正常性を確認しており、正常性
が確認できなくなると、送信側プロセッサ１に対してプ
ロセッサ停止信号１０７を送出することにより、デ−タ
転送を停止させる等の処置を行っていた。これにより、
受信側プロセッサ２のデ−タは保護されていた。また、
プロセッサの動作の正常性を確認する他の方法として
は、例えばプロセッサ正常動作監視回路３内等のプロセ
ッサ外に設置したカウンタを、プロセッサが周期的にリ
セットするようにしておき、このプロセッサが正常に動
作していない場合には、殆んどの場合、カウンタを周期
時間内にリセットできないので、カウンタがある一定時
間を過ぎてリセットされない場合には、そのプロセッサ
が正常に動作していないと判断する方法がある。

【０００４】

【発明が解決しようとする課題】このように、プロセッ
サの動作正常性を確認する方法を用いることにより、送
信側プロセッサの異常を殆んど検出して、異常動作時の
デ−タ転送を停止させていた。しかしながら、送信側プ
ロセッサの異常発生からデ−タ転送を停止させるまでの
間に、異常検出時間および回路動作時間による若干の時
間が必要であるため、その間の送信側プロセッサ異常動
作により受信プロセッサ側でデ−タの破壊や誤デ−タの
受信が発生してしまい、これを防止することはできなか
った。本発明の目的は、このような従来の課題を解決
し、送信側プロセッサの異常を迅速に検出でき、受信プ
ロセッサ側のデ−タの破壊や誤デ−タの受信を確実に防
止できるデ−タ転送方法を提供することにある。

【０００５】

【課題を解決するための手段】上記目的を達成するた
め、本発明のデ−タ転送方法は、（イ）それぞれに正常
な動作を監視する回路を備えたプロセッサが複数台相互
接続され、送信側プロセッサと受信側プロセッサの間
に、送信側プロセッサから書き込み可能で、かつ受信側
プロセッサから読み出し可能なデ−タ蓄積回路が具備さ
れた複数プロセッサ間のデ−タ転送方法において、正常
動作監視回路からの正常動作確認信号をデ−タ蓄積回路
に入力されるように結線し、デ−タ蓄積回路は正常動作
確認信号が通知された場合にのみデ−タ蓄積回路内のデ
−タを受信側プロセッサにより読み出すことができるよ
うに、読み出し許可を与えることを特徴としている。ま
た、（ロ）正常動作監視回路からの正常動作確認信号
を、デ−タ蓄積回路の代りに受信側プロセッサに入力さ
れるように結線し、受信側プロセッサは正常動作確認信
号が通知された場合にのみデ−タ蓄積回路内のデ−タを
読み出すことも特徴としている。

【０００６】

【作用】本発明においては、送信側プロセッサの動作を
監視する正常動作監視回路の監視出力を用いて、蓄積回
路に向けてデ−タを送信した時点の送信側プロセッサ動
作の正常性が確認された後に、そのデ−タを受信側プロ
セッサに転送するようにしている。その場合、送信側プ
ロセッサの正常動作監視回路と蓄積回路間に正常動作確
認信号線を結線する方法と、送信側プロセッサの正常動
作監視回路と受信側プロセッサ間に正常動作確認信号線
を結線する方法の２つがある。前者の場合には、蓄積回
路は、送信側プロセッサからの転送デ−タを蓄積回路に
書き込んだ後、正常動作確認信号を受信した後に読み出
し許可を出し、従って受信側プロセッサはそれ以降に蓄
積回路から転送デ−タを読み出すことができる。また、
後者の場合には、受信側プロセッサは、送信側プロセッ
サからの転送デ−タが蓄積回路に書き込まれた後、正常
動作確認信号を受信した後に蓄積回路にアクセスして、
蓄積回路から転送デ−タを読み出す。もし、タイムアウ
ト時間内に正常動作確認信号を受信できなかったときに
は、蓄積回路に書き込まれた転送デ−タを消去する。こ
れにより、受信側プロセッサは、送信側プロセッサの異
常動作によるデ−タ破壊や誤デ−タの受信を確実に防止
することができる。

【０００７】

【実施例】以下、本発明の実施例を、図面により詳細に
説明する。図１は、本発明の一実施例を示す複数プロセ
ッサの接続構成図である。図１において、１は送信側プ
ロセッサ、２は受信側プロセッサ、３は送信側プロセッ
サの正常動作監視回路、４は受信側プロセッサの正常動
作監視回路、５は蓄積回路であり、これら各回路を接続
する信号線は図３と同じである。図３と異なる点は、送
信側および受信側プロセッサの各正常動作監視回路３，
４から蓄積回路５に対して送出する正常動作確認信号１
０９，１１０用の信号線が設けられたことである。送信
側プロセッサ１が受信側プロセッサ２に対してデ−タを
転送するには、送信側プロセッサ１は蓄積回路５をアク
セスして、転送デ−タを順次書き込む。正常動作監視回
路３は、送信側プロセッサ１の正常性を確認したとき、
正常動作確認信号１０９を蓄積回路５に出力する。正常
動作確認信号１０９は、例えば周期的に出力される。蓄
積回路５は、正常動作確認信号１０９を受信することに
より、正常に動作するプロセッサ１から転送デ−タが出
力されていることを確認して、その正常動作確認信号１
０９の入力以前に送信側プロセッサ１から転送されたデ
−タの読み出しを許可する。受信側プロセッサ２は、転
送デ−タを受信するために蓄積回路５にアクセスし、正
常動作確認信号１０９により読み出しが許可された転送
デ−タを読み出す。

【０００８】このような構成になっているため、もし、
送信側プロセッサ１に異常状態が発生し、誤ったデ−タ
を転送した場合でも、正常動作監視回路３は送信側プロ
セッサ１の異常を検出して正常動作確認信号１０９を出
力しないので、蓄積回路５はデ−タ読み出しを許可しな
い。そのため、受信側プロセッサ２が蓄積回路５にアク
セスしても、読み出すことができないので、デ−タ破壊
や誤りデ−タの転送を防止することができる。図４は、
図１における動作手順を示すシ−ケンスチャ−トであ
る。先ず、時刻ｔ_Wにおいて、蓄積回路５に送信側プロ
セッサ１から転送デ−タを書き込む。その後、時刻Ｔ₁
において、受信側プロセッサ２が蓄積回路５にデ−タ読
み出しのためにアクセスする。しかし、デ−タ書き込み
時刻ｔ_W以後に、正常動作確認信号１０９が蓄積回路５
に通知されていないので、蓄積回路５はリ−ドイネ−ブ
ル（読み出し許可）状態にならず、受信側プロセッサ２
はデ−タを読み出すことができない。時刻ｔ₁におい
て、正常動作監視回路３から正常動作確認信号１０９が
蓄積回路５に通知されると、蓄積回路５がリ−ドイネ−
ブル状態となるため、時刻Ｔ₂の受信側プロセッサ２の
アクセスにより転送デ−タを読み出すことができる。

【０００９】図５は、図１における蓄積回路の詳細ブロ
ック図である。ここでは、ダブルバッファを使用した例
を示しているが、その他のＦＩＦＯメモリやデュアルポ
−トメモリを使用しても実施可能である。３１，３２が
バッファ、３３はメモリ制御回路、１０１，１０３は送
信側プロセッサ１との間の通信線、１０２，１０４は受
信側プロセッサ２との間の通信線、１０９は正常動作監
視回路３からの確認信号通知信号線、１１０は正常動作
監視回路４からの確認信号通知信号線である。メモリ制
御回路３３は、通信線１０１を介して送信側プロセッサ
１からデ−タ転送要求が来ると、書き込みモ−ドに設定
されている一方のバッファ３１または３２にアドレス信
号２０３または２０４を送出し、通信線１０１を介して
転送されてきたデ−タをバッファ３１または３２に書き
込む。次に、正常動作監視回路３から正常動作確認信号
１０９が送られてくると、メモリ制御回路３３は、転送
デ−タの書き込み先を他方のバッファ３２または３１に
切り替える。次に、受信側プロセッサ２から読み出し要
求信号が通信線１０２を介して送られてくると、メモリ
制御回路３３はアドレス線２０５を介して書き込みを終
了した方のバッファ３１または３２にアドレス信号を送
出し、それまでに書き込まれた転送デ−タを読み出し、
通信線１０４を介して受信側プロセッサ２に転送する。
さらに、正常動作監視回路３から次の正常動作確認信号
１０９が送られてくると、メモリ制御回路３３は、転送
デ−タの書き込み先を他方のバッファ３１または３２に
切り替え、以下同じような動作を行う。

【００１０】もし、転送デ−タの書き込み中にバッファ
３１または３２が満杯になりそうな場合には、メモリ制
御回路３３がこれをアドレス番号から検出して、通信線
１０３を介して送信側プロセッサ１に通知する。送信側
プロセッサ１は、この通知を受けると、デ−タ転送を一
時中断する。また、受信側プロセッサ２が転送デ−タを
読み出し中に、正常動作確認信号１０９が送られてきた
場合には、読み出しが終了するまで書き込みバッファの
切り替えを延期し、従って送信側プロセッサ１からバッ
ファへのデ−タ転送も一時中断する。図２は、本発明の
他の実施例を示す複数プロセッサの接続構成図である。
図１においては、正常動作確認信号１０９を蓄積回路５
に通知しているのに対して、図２の本実施例では、確認
動作確認信号１１１を受信側プロセッサ２に通知するよ
うに通知信号線が設けられる。図２において、受信側プ
ロセッサ２は、正常動作監視回路３から送信側プロセッ
サ１の正常動作確認信号１１１を受信すると、これを契
機として蓄積回路５をアクセスして、転送デ−タを読み
出す。ところで、交換機の装置内で行われるプロセッサ
間のデ−タ転送は、大別して２通りが考えられる。その
１つは、系間転送であり、２重化された系の間で行われ
るデ−タ転送である。また他の１つは、制御系と通話路
系の間で行われるデ−タ転送である。以下、これらの２
つの対象に、図２に示すような正常動作確認信号が受信
側プロセッサに通知される方法を適用した場合を説明す
る。

【００１１】図６は、２重化された０系と１系の間のデ
−タ転送の場合の接続構成図である。１は０系プロセッ
サ、２は１系プロセッサ、３は０系プロセッサ１の正常
動作監視回路、４は１系プロセッサ２の正常動作監視回
路、７は０系プロセッサ１のメインメモリ、８は１系プ
ロセッサ２のメインメモリ、９は０系プロセッサ１の一
時蓄積メモリ、１０は１系プロセッサ２の一時蓄積メモ
リ、１１は０系のシステムバス、１２は１系のシステム
バスである。図６から明らかなように、図２に示す蓄積
回路５は、各系毎に一時蓄積メモリ９，１０として配置
されており、それぞれバス１１，１２に接続されてい
る。各正常動作監視回路３，４は、それぞれのプロセッ
サ１，２の正常動作通知１０５，１０６を受信すること
により、監視対象とするプロセッサ１，２の動作を監視
し、正常に動作していると判断する場合には正常動作確
認信号１１１，１１２を他系のプロセッサ２，１に通知
する。プロセッサ間デ−タ転送の要求等が通信線１１３
を介して送られてくると、各プロセッサ１，２は他系の
一時蓄積メモリ１０，９に対してデ−タ転送を行う。そ
の他のプロセッサ間通信も、通信線１１３を介して行わ
れる。このようにして、他系プロセッサからの転送デ−
タは、系間デ−タ転送線１１５，１１６を介してプロセ
ッサとは異なる系の一時蓄積メモリ９，１０に最初に収
容される。

【００１２】図７は、図６における各回路間の動作手順
を示すシ−ケンスチャ−トであり、図８および図９は、
それぞれ送信側プロセッサ、受信側プロセッサの処理動
作フロ−チャ−トである。以下、０系を送信側とし、１
系を受信側として、系間デ−タ転送を説明する。０系プ
ロセッサ１において、０系から１系に対して系間デ−タ
転送が必要になると、１系プロセッサ２に対して、プロ
セッサ間デ−タ転送のための一時蓄積メモリ１０の書き
込み領域の割り当てを要求する（ステップ１０１）。受
信側プロセッサ２は、正常動作確認信号１１１の通知を
受信することにより、この要求が正常なプロセッサから
行われたことを確認すると（ステップ２０２）、プロセ
ッサ間通信用信号線１１３を介して書き込み開始および
終了のアドレスを返送する（ステップ２０６）。０系プ
ロセッサ１は、これを受けると（ステップ１０２）、自
系のメインメモリ７をアクセスしてデ−タを読み出し、
１系プロセッサ２から通知されたアドレスに従って、１
系の一時蓄積メモリ１０にデ−タを順次書き込む（ステ
ップ１０３）。

【００１３】デ−タの書き込みが終了すると（ステップ
１０４）、０系プロセッサ１は、１系プロセッサ２に対
してデ−タ書き込み終了をプロセッサ間通信用信号線１
１３を介して通知する（ステップ２０８）。１系プロセ
ッサ２は、この終了通知以後に正常動作確認信号１１１
を受信すると（ステップ２０９）、デ−タ転送が正常に
行われたものと判断し、一時蓄積メモリ１０の内容を先
に０系プロセッサ１に通知した書き込み開始アドレスお
よび終了アドレスに従って読み出し、自系メインメモリ
８に転送して（ステップ２１４）、系間デ−タ転送を終
了する。これ以後、１系プロセッサ２は、自系メインメ
モリ８にアクセスすることにより、転送デ−タを読み出
すことができる。なお、正常動作確認信号待ち合わせ時
にタイムアウトになった場合には（ステップ２０３，２
０４，２１０，２１１）、０系プロセッサ１が異常動作
したものと判断し、１系プロセッサ２はプロセッサ間デ
−タ受信プロセスおよび一時蓄積メモリ１０内転送デ−
タを消去する（ステップ２０５，２１２）。また、１系
一時蓄積メモリ１０から１系メインメモリ８にデ−タを
転送する方法として、０系プロセッサ１から１系一時蓄
積メモリ１０にデ−タ転送途中であっても、１系プロセ
ッサ２が正常動作確認信号１１１を受信する毎に、１系
プロセッサ２が１系の一時蓄積メモリ１０からデ−タを
読み出す方法もある。

【００１４】図１０は、制御系と通話路系の間でデ−タ
転送が行われた場合の回路の実施例を示す図である。図
１０において、１は制御系プロセッサ、３は制御系プロ
セッサ１の正常動作監視回路、７は制御系プロセッサ１
のメインメモリ、９は制御系の一時蓄積メモリ、１１は
システムバス、１３はシステムバス１１と通話路系バス
１７とを結合するバスインタフェ−ス回路、１４はシス
テムバスアクセス回路、１５は制御系と通話路系との間
のデ−タ転送用一時蓄積メモリ、１６は通話路系バス制
御回路、１７は通話路系バス、１８は通話路系マイクロ
プロセッサ、１９は通話路系マイクロプロセッサ１８の
正常動作監視回路、２０は通話路系マイクロプロセッサ
１８内のメモリである。また、１１１，１１９は、それ
ぞれ監視回路３，１９から他系のプロセッサ１８，１に
送出される正常動作確認信号である。なお、図２におけ
る蓄積回路５は、図１０ではバスインタフェ−ス回路１
３内のデ−タ転送用一時蓄積メモリ１５として配置され
ている。このデ−タ転送用一時蓄積メモリ１５には、シ
ステムバス１１を介して制御系プロセッサ１から、また
通話路系バス１７を介して通話路系マイクロプロセッサ
１８から、アクセス可能である。この一時蓄積メモリ１
５を実現するためには、例えば、リ−ドポ−トとライト
ポ−トを少なくとも１対備えた２ポ−トＲＡＭを２つ用
いる方法、あるいはリ−ド／ライトポ−トを２つ備えた
２ポ−トリ−ド／ライトＲＡＭを用いる方法がある。

【００１５】図１０において、各正常動作監視回路３，
１９は、それぞれのプロセッサ１，１８の正常動作通知
１０５，１１７を受信することにより、監視対象とする
プロセッサ１，１８の動作を監視し、正常に動作してい
ると判断する場合には、正常動作確認信号１１１，１１
９により相互のプロセッサ１８，１に通知する。制御系
と通話路系間のデ−タ転送要求等でプロセッサ間通信が
必要な場合には、システムバス１１とバスインタフェ−
ス回路１３と通話路系バス１７を介して通信が行われ
る。制御系プロセッサ１からの転送デ−タおよび通話路
系マイクロプロセッサ１８からの転送デ−タは、ともに
バスインタフェ−ス回路１３内のデ−タ転送用一時蓄積
メモリ１５に最初に収容され、送信側プロセッサの正常
動作が確認されると、受信側プロセッサにより読み出さ
れる。

【００１６】図１１および図１２、図１３は、それぞれ
図１０における各回路間の動作手順を示すシ−ケンスチ
ャ−ト、および各プロセッサの処理動作フロ−チャ−ト
である。以下、制御系を送信側とし、通話路系を受信側
として、制御系から通話路系へのデ−タ転送の動作を説
明する。制御系プロセッサ１において、制御系プロセッ
サ１から通話路系マイクロプロセッサ１８にデ−タの転
送が必要になると、バスインタフェ−ス回路１３を介し
て、通話路系マイクロプロセッサ１８に対してプロセッ
サ間デ−タ転送のための一時蓄積メモリ１５の書き込み
領域の割り当てを要求する（ステップ３０１）。通話路
系マイクロプロセッサ１８は、正常動作確認信号１１１
の通知により、この要求が正常なプロセッサから行われ
たことを確認すると（ステップ４０２）、バスインタフ
ェ−ス回路１３を介して書き込み開始および終了のアド
レスを返送する（ステップ４０６）。制御系プロセッサ
１は、これを受けて（ステップ３０２）、メインメモリ
７をアクセスしてデ−タを読み出し、通話路系マイクロ
プロセッサ１８から通知されたアドレスに従って、バス
インタフェ−ス回路１３内の一時蓄積メモリ１５にデ−
タを順次書き込む（ステップ３０３）。デ−タ書き込み
が終了すると（ステップ３０４）、制御系プロセッサ１
は、バスインタフェ−ス回路１３を介して通話路系マイ
クロプロセッサ１８にデ−タ書き込みの終了を通知する
（ステップ４０８）。通話路系マイクロプロセッサ１８
は、この終了通知を受けた後に正常動作確認信号１１１
を受信すると、デ−タ転送が正常に行われたものと判断
し（ステップ４０９）、先に制御系プロセッサ１に通知
した書き込み開始アドレスおよび終了アドレスに従っ
て、一時蓄積メモリ１５の内容を読み出し、通話路系マ
イクロプロセッサ用メモリ２０に転送して、制御系から
通話路系へのデ−タ転送を終了する（ステップ４１
４）。

【００１７】これ以後、通話路系マイクロプロセッサ１
８は、通話路系マイクロプロセッサ用メモリ２０にアク
セスすることにより、転送デ−タを読み出すことができ
る。なお、正常動作確認信号１１１の待ち合わせ時にタ
イムアウトになった場合には（ステップ４０４，４１
１）、制御系プロセッサ１が異常動作したものと判断
し、通話路系マイクロプロセッサ１８はデ−タ受信プロ
セスおよびデ−タ転送用一時蓄積メモリ１５内転送デ−
タを消去する（ステップ４０５，４１２）。また、一時
蓄積メモリ１５から通話路系マイクロプロセッサ用メモ
リ２０にデ−タを読み出す方法としては、制御系プロセ
ッサ１から一時蓄積メモリ１５への転送デ−タ書き込み
を完了していなくても、通話路系マイクロプロセッサ１
８が正常動作確認信号１１１を受信する毎に、通話路系
マイクロプロセッサが一時蓄積メモリ１５からデ−タを
読み出す方法も可能である。なお、各実施例では、２重
化されたプロセッサ間のデ−タ転送の場合が示されてい
るが、２台のプロセッサだけに限らず、複数のプロセッ
サが設けられている場合にも勿論適用可能である。

【００１８】

【発明の効果】以上説明したように、本発明によれば、
複数プロセッサ相互間でデ−タ転送を行う場合、送信側
プロセッサの正常性を確認した後に初めて一時蓄積した
転送デ−タを受信側プロセッサが読み出せるようになっ
ているので、送信側プロセッサの異常を検出できれば、
送信側プロセッサの異常動作による受信プロセッサ側の
デ−タ破壊および誤デ−タの受信を確実に防止すること
ができる。

【００１９】

【図面の簡単な説明】

【図１】本発明の一実施例を示す複数プロセッサ相互間
デ−タ転送システムの構成図である。

【図２】本発明の他の実施例を示す複数プロセッサ相互
間デ−タ転送システムの構成図である。

【図３】従来の複数プロセッサ相互間デ−タ転送システ
ムの構成図である。

【図４】図１における各回路間の動作手順を示すシ−ケ
ンスチャ−トである。

【図５】図１における蓄積回路の詳細ブロック図であ
る。

【図６】図２における構成を交換装置の系間転送に適用
した場合の構成図である。

【図７】図６における各回路間の動作手順を示すシ−ケ
ンスチャ−トである。

【図８】図６における送信側プロセッサの処理動作フロ
−チャ−トである。

【図９】図６における受信側プロセッサの処理動作フロ
−チャ−トである。

【図１０】図２における構成を交換装置の制御系と通話
路系の間の転送に適用した場合の構成図である。

【図１１】図１０における各回路間の動作手順を示すシ
−ケンスチャ−トである。

【図１２】図１０における送信側プロセッサの処理動作
フロ−チャ−トである。

【図１３】図１０における受信側プロセッサの処理動作
フロ−チャ−トである。

【符号の説明】

１送信側プロセッサ、制御系プロセッサ、０系プロセ
ッサ２受信側プロセッサ、１系プロセッサ３送信側プロセッサの正常動作監視回路、４受信側プロセッサの正常動作監視回路５蓄積回路７，８メインメモリ９，１０一時蓄積メモリ１１，１２システムバス１３バスインタフェ−ス回路１４システムバスアクセス回路１５デ−タ転送用一時蓄積メモリ１６通話路系バス制御回路１７通話路系バス１８通話路系マイクロプロセッサ１９通話路系マイクロプロセッサの正常動作監視回路２０通話路系マイクロプロセッサ用メモリ３１，３２バッファメモリ３３メモリ制御回路１０１〜１０４通信線

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平２−112051（ＪＰ，Ａ) 特開昭55−108025（ＪＰ，Ａ) 特開平３−6741（ＪＰ，Ａ) 特開昭60−134954（ＪＰ，Ａ) 実開平２−23754（ＪＰ，Ｕ) 特公平１−20460（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 11/00 G06F 15/16 - 15/177 G06F 13/00 G06F 11/16 - 11/20 H04L 13/00

Claims

(57)【特許請求の範囲】

【請求項１】それぞれに正常な動作を監視する正常動
作監視回路を備えたプロセッサが複数台相互接続され、
送信側プロセッサと受信側プロセッサの間に、上記送信
側プロセッサから書き込み可能で、かつ上記受信側プロ
セッサから読み出し可能なデータ蓄積回路が具備された
複数プロセッサ間のデータ転送方法であって、上記送信側プロセッサに備えられた上記正常動作監視回
路が当該送信側プロセッサの正常性を確認した場合にの
み出力する正常動作確認信号を上記データ蓄積回路に入
力されるように結線し、該データ蓄積回路は、上記正常
動作確認信号が入力されると、該正常動作確認信号で正
常な動作が確認された上記送信側プロセッサから該正常
動作確認信号の入力以前に転送されてきたデータの上記
受信側プロセッサによる読み出しを許可することを特徴
とするデータ転送方法。
【請求項２】それぞれに正常な動作を監視する正常動
作監視回路を備えたプロセッサが複数台相互接続され、
送信側プロセッサと受信側プロセッサの間に、上記送信
側プロセッサから書き込み可能で、かつ上記受信側プロ
セッサから読み出し可能なデータ蓄積回路が具備された
複数プロセッサ間のデータ転送方法であって、上記送信側プロセッサに備えられた上記正常動作監視回
路が当該送信側プロセッサの正常性を確認した場合にの
み出力する正常動作確認信号を上記受信側プロセッサに
入力されるように結線し、該受信側プロセッサは、上記
正常動作確認信号が入力されると、該正常動作確認信号
で正常な動作が確認された上記送信側プロセッサから該
正常動作確認信号の入力以前に転送され上記データ蓄積
回路に蓄積されたデータを読み出すことを特徴とするデ
ータ転送方法。