JP3401160B2 - 分散共有メモリネットワーク装置 - Google Patents
分散共有メモリネットワーク装置Info
- Publication number
- JP3401160B2 JP3401160B2 JP07865397A JP7865397A JP3401160B2 JP 3401160 B2 JP3401160 B2 JP 3401160B2 JP 07865397 A JP07865397 A JP 07865397A JP 7865397 A JP7865397 A JP 7865397A JP 3401160 B2 JP3401160 B2 JP 3401160B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- unit
- control unit
- node
- received
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】この発明は、分散共有メモリ
ユニットのメモリボード間をネットワーク接続し、ある
ノードのメモリ値の書き換えをネットワークに送信し、
各ノードが受信内容から自ノードのメモリに反映させる
ことでデータの共有を図る分散共有メモリネットワーク
装置に関するものである。
ユニットのメモリボード間をネットワーク接続し、ある
ノードのメモリ値の書き換えをネットワークに送信し、
各ノードが受信内容から自ノードのメモリに反映させる
ことでデータの共有を図る分散共有メモリネットワーク
装置に関するものである。
【０００２】
【従来の技術】図１１は例えば特開平６−６８０４７号
公報に示された従来の分散共有メモリネットワーク装置
を示すブロック図、図１２はメモリ情報がデータ単位で
各ノード間を巡回する様子を示す説明図であり、図にお
いて、１はネットワーク、２〜５はノード、６〜９はネ
ットワーク１およびノード２〜５に接続されたネットワ
ークアクセス制御部である。ネットワークアクセス制御
部６〜９において、６ａ〜９ａは通信手段、６ｂ〜９ｂ
はデータ単位中継手段、６ｃ〜９ｃはメモリアクセス制
御手段である。
公報に示された従来の分散共有メモリネットワーク装置
を示すブロック図、図１２はメモリ情報がデータ単位で
各ノード間を巡回する様子を示す説明図であり、図にお
いて、１はネットワーク、２〜５はノード、６〜９はネ
ットワーク１およびノード２〜５に接続されたネットワ
ークアクセス制御部である。ネットワークアクセス制御
部６〜９において、６ａ〜９ａは通信手段、６ｂ〜９ｂ
はデータ単位中継手段、６ｃ〜９ｃはメモリアクセス制
御手段である。
【０００３】次に動作について説明する。通信手段６ａ
〜９ａは、ネットワーク１からデータを受信し、データ
単位中継手段６ｂ〜９ｂおよびメモリアクセス制御手段
６ｃ〜９ｃに引き渡す。データ単位中継手段６ｂ〜９ｂ
は、メモリアクセス制御手段６ｃ〜９ｃから中継依頼が
あるまでこのデータを保持する。メモリアクセス制御手
段６ｃ〜９ｃは、引き渡されたデータがメモリ情報かど
うか判定し、メモリ情報であればノード２〜５から読み
出し要求が発せられているかを確認する。ノード２〜５
から読み出し要求が発せられていれば、メモリアクセス
制御手段６ｃ〜９ｃは、そのメモリアドレスと受信デー
タのデータ単位内のメモリアドレスとを比較する。アド
レスが一致すれば、メモリアクセス制御手段６ｃ〜９ｃ
は、受信したデータ単位のデータ域の内容をノード２〜
５に転送する。
〜９ａは、ネットワーク１からデータを受信し、データ
単位中継手段６ｂ〜９ｂおよびメモリアクセス制御手段
６ｃ〜９ｃに引き渡す。データ単位中継手段６ｂ〜９ｂ
は、メモリアクセス制御手段６ｃ〜９ｃから中継依頼が
あるまでこのデータを保持する。メモリアクセス制御手
段６ｃ〜９ｃは、引き渡されたデータがメモリ情報かど
うか判定し、メモリ情報であればノード２〜５から読み
出し要求が発せられているかを確認する。ノード２〜５
から読み出し要求が発せられていれば、メモリアクセス
制御手段６ｃ〜９ｃは、そのメモリアドレスと受信デー
タのデータ単位内のメモリアドレスとを比較する。アド
レスが一致すれば、メモリアクセス制御手段６ｃ〜９ｃ
は、受信したデータ単位のデータ域の内容をノード２〜
５に転送する。
【０００４】その後、データ単位中継手段６ｂ〜９ｂに
中継を依頼する。ノード２〜５から書込み要求が発せら
れていれば、メモリアクセス制御手段６ｃ〜９ｃは、そ
のメモリアドレスと受信データのデータ単位内のメモリ
アドレスとを比較する。アドレスが一致すれば、メモリ
アクセス制御手段６ｃ〜９ｃは、受信データ単位のデー
タ域の内容を書込み要求データで置き換え、データ単位
中継手段６ｂ〜９ｂに中継を依頼する。メモリアクセス
制御手段６ｃ〜９ｃは保持しておいた受信データ単位を
そのまま、あるいは書き換えられたデータ単位を通信手
段６ａ〜９ａに引き渡し、そのデータ単位のネットワー
ク１への送信を依頼する。このように、メモリ情報をネ
ットワーク１内で周期的に転送し、且つ全データを参照
可能としたため、ノード２〜５間の共有記憶が低コスト
で容易に実現可能となる。
中継を依頼する。ノード２〜５から書込み要求が発せら
れていれば、メモリアクセス制御手段６ｃ〜９ｃは、そ
のメモリアドレスと受信データのデータ単位内のメモリ
アドレスとを比較する。アドレスが一致すれば、メモリ
アクセス制御手段６ｃ〜９ｃは、受信データ単位のデー
タ域の内容を書込み要求データで置き換え、データ単位
中継手段６ｂ〜９ｂに中継を依頼する。メモリアクセス
制御手段６ｃ〜９ｃは保持しておいた受信データ単位を
そのまま、あるいは書き換えられたデータ単位を通信手
段６ａ〜９ａに引き渡し、そのデータ単位のネットワー
ク１への送信を依頼する。このように、メモリ情報をネ
ットワーク１内で周期的に転送し、且つ全データを参照
可能としたため、ノード２〜５間の共有記憶が低コスト
で容易に実現可能となる。
【０００５】
【発明が解決しようとする課題】従来の分散共有メモリ
ネットワーク装置は以上のように構成されているので、
メモリおよび通信装置の状態監視とネットワーク状態を
制御する機能に欠けるため、あるノード故障によって通
信システムが破綻する怖れがあるなどの課題があった。
ネットワーク装置は以上のように構成されているので、
メモリおよび通信装置の状態監視とネットワーク状態を
制御する機能に欠けるため、あるノード故障によって通
信システムが破綻する怖れがあるなどの課題があった。
【０００６】この発明は上記のような課題を解決するた
めになされたもので、電源断を含む障害時にノードをネ
ットワークから離脱させることにより、ネットワークシ
ステムを維持することができる分散共有メモリネットワ
ーク装置を得ることを目的とする。
めになされたもので、電源断を含む障害時にノードをネ
ットワークから離脱させることにより、ネットワークシ
ステムを維持することができる分散共有メモリネットワ
ーク装置を得ることを目的とする。
【０００７】
【課題を解決するための手段】
請求項１記載の発明に係
る分散共有メモリネットワーク装置は、メモリ制御部
に、ＣＰＵのエンディアンタイプを設定したＣＰＵアク
セスタイプ設定部と、ＣＰＵからのロードまたはストア
命令をＣＰＵアクセスタイプ設定部に設定されたエンデ
ィアンタイプに変換してローカルメモリ部へのアクセス
を行うＣＰＵアクセス変換部とを備えたものである。
る分散共有メモリネットワーク装置は、メモリ制御部
に、ＣＰＵのエンディアンタイプを設定したＣＰＵアク
セスタイプ設定部と、ＣＰＵからのロードまたはストア
命令をＣＰＵアクセスタイプ設定部に設定されたエンデ
ィアンタイプに変換してローカルメモリ部へのアクセス
を行うＣＰＵアクセス変換部とを備えたものである。
【０００８】請求項２記載の発明に係る分散共有メモリ
ネットワーク装置は、メモリ制御部に、ＣＰＵからのス
トア命令におけるバースト転送またはＤＭＡ転送を受信
するブロック受信制御部と、そのブロック受信制御部に
より受信されたブロックデータをローカルメモリ部に書
き込むブロック書込み部とを備え、転送制御部に、ブロ
ック受信制御部により受信されたブロックデータを含む
ブロックパケットを生成すると共に、リンク制御部を介
して受信したブロックパケットをメモリ制御部に出力す
るブロックパケット送受信部を備えたものである。
ネットワーク装置は、メモリ制御部に、ＣＰＵからのス
トア命令におけるバースト転送またはＤＭＡ転送を受信
するブロック受信制御部と、そのブロック受信制御部に
より受信されたブロックデータをローカルメモリ部に書
き込むブロック書込み部とを備え、転送制御部に、ブロ
ック受信制御部により受信されたブロックデータを含む
ブロックパケットを生成すると共に、リンク制御部を介
して受信したブロックパケットをメモリ制御部に出力す
るブロックパケット送受信部を備えたものである。
【０００９】請求項３記載の発明に係る分散共有メモリ
ネットワーク装置は、転送制御部に、受信されたパケッ
トのノードＩＤの最高値を検出する最大ノードＩＤ検出
部と、その最大ノードＩＤ検出部により検出されたノー
ドＩＤの最高値を記録し、長寿パケット処理部に所定の
回数として設定する最大ノードＩＤ記録部とを備えたも
のである。
ネットワーク装置は、転送制御部に、受信されたパケッ
トのノードＩＤの最高値を検出する最大ノードＩＤ検出
部と、その最大ノードＩＤ検出部により検出されたノー
ドＩＤの最高値を記録し、長寿パケット処理部に所定の
回数として設定する最大ノードＩＤ記録部とを備えたも
のである。
【００１０】請求項４記載の発明に係る分散共有メモリ
ネットワーク装置は、転送制御部に、所定の時間を経過
した場合にＲＡＳ部に障害発生を出力する周回タイマ部
と、パケットの送信時に周回タイマ部をリセットする周
回タイマリセット部と、そのパケットの受信時に上記周
回タイマ部をクリアする周回タイマクリア部とを備えた
ものである。
ネットワーク装置は、転送制御部に、所定の時間を経過
した場合にＲＡＳ部に障害発生を出力する周回タイマ部
と、パケットの送信時に周回タイマ部をリセットする周
回タイマリセット部と、そのパケットの受信時に上記周
回タイマ部をクリアする周回タイマクリア部とを備えた
ものである。
【００１１】請求項５記載の発明に係る分散共有メモリ
ネットワーク装置は、転送制御部に、自ノードから送信
されるパケットを記録する送信バッファ部と、受信され
たパケットのノードＩＤと自ノードＩＤとの一致を検出
する周回パケット検出部と、その周回パケット検出部に
より一致が検出された場合に、送信バッファ部に記録さ
れたパケットと受信されたパケットとの内容を比較し、
パケットの周回による転送誤りを検出する周回パケット
エラー検出部と、その周回パケットエラー検出部により
転送誤りが検出された場合に、送信バッファ部に記録さ
れたパケットを再送信する再送制御部とを備えたもので
ある。
ネットワーク装置は、転送制御部に、自ノードから送信
されるパケットを記録する送信バッファ部と、受信され
たパケットのノードＩＤと自ノードＩＤとの一致を検出
する周回パケット検出部と、その周回パケット検出部に
より一致が検出された場合に、送信バッファ部に記録さ
れたパケットと受信されたパケットとの内容を比較し、
パケットの周回による転送誤りを検出する周回パケット
エラー検出部と、その周回パケットエラー検出部により
転送誤りが検出された場合に、送信バッファ部に記録さ
れたパケットを再送信する再送制御部とを備えたもので
ある。
【００１２】請求項６記載の発明に係る分散共有メモリ
ネットワーク装置は、転送制御部に、自ノードから送信
される複数のパケットを記録するＦＩＦＯバッファ部
と、周回パケット検出部により一致が検出された場合
に、ＦＩＦＯバッファ部に記録された先頭パケットと受
信されたパケットとの内容を比較し、パケットの周回に
よる転送誤りを検出する周回パケットエラー検出部と、
その周回パケットエラー検出部により転送誤りが検出さ
れなかった場合に、ＦＩＦＯバッファ部に記録された先
頭パケットを１つ繰り上げると共に、転送誤りが検出さ
れた場合に、そのＦＩＦＯバッファ部に記録された全て
のパケットに再送ビットを立てて再送信し、送信済の再
送ビットが立てられていないパケットを受信した場合に
そのパケットを棄却する再送制御部とを備えたものであ
る。
ネットワーク装置は、転送制御部に、自ノードから送信
される複数のパケットを記録するＦＩＦＯバッファ部
と、周回パケット検出部により一致が検出された場合
に、ＦＩＦＯバッファ部に記録された先頭パケットと受
信されたパケットとの内容を比較し、パケットの周回に
よる転送誤りを検出する周回パケットエラー検出部と、
その周回パケットエラー検出部により転送誤りが検出さ
れなかった場合に、ＦＩＦＯバッファ部に記録された先
頭パケットを１つ繰り上げると共に、転送誤りが検出さ
れた場合に、そのＦＩＦＯバッファ部に記録された全て
のパケットに再送ビットを立てて再送信し、送信済の再
送ビットが立てられていないパケットを受信した場合に
そのパケットを棄却する再送制御部とを備えたものであ
る。
【００１３】請求項７記載の発明に係る分散共有メモリ
ネットワーク装置は、受信したパケットを送信可能とな
るまで記録する中継ＦＩＦＯバッファ部と、ＦＩＦＯバ
ッファ部が一杯になった時に、中継ＦＩＦＯバッファ部
による中継処理よりもそのＦＩＦＯバッファ部の送信処
理を優先させる送信優先度制御部とを備えたものであ
る。
ネットワーク装置は、受信したパケットを送信可能とな
るまで記録する中継ＦＩＦＯバッファ部と、ＦＩＦＯバ
ッファ部が一杯になった時に、中継ＦＩＦＯバッファ部
による中継処理よりもそのＦＩＦＯバッファ部の送信処
理を優先させる送信優先度制御部とを備えたものであ
る。
【００１４】請求項８記載の発明に係る分散共有メモリ
ネットワーク装置は、メモリ制御部に、ＣＰＵからロー
カルメモリ部の書込み可能領域が設定され、そのＣＰＵ
からのストア命令がその書込み可能領域内であればメモ
リ書込み部によりそのデータをそのローカルメモリ部に
書込み、書込み可能領域外であれば書込みを行わない書
込み可能領域設定部を備えてノード間で書き込み領域を
分離できるものである。
ネットワーク装置は、メモリ制御部に、ＣＰＵからロー
カルメモリ部の書込み可能領域が設定され、そのＣＰＵ
からのストア命令がその書込み可能領域内であればメモ
リ書込み部によりそのデータをそのローカルメモリ部に
書込み、書込み可能領域外であれば書込みを行わない書
込み可能領域設定部を備えてノード間で書き込み領域を
分離できるものである。
【００１５】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１． 図１はこの発明の実施の形態１による分散共有メモリネ
ットワーク装置を示すブロック図であり、図において、
１１ａ〜１１ｃはＣＰＵ、１２ａ〜１２ｃはそれらＣＰ
Ｕ１１ａ〜１１ｃに各々接続された分散共有メモリユニ
ット（以下、ＲＭＵと言う）、１８はそれらＲＭＵ１２
ａ〜１２ｃにスロッテッドリング接続されるネットワー
クである。
説明する。 実施の形態１． 図１はこの発明の実施の形態１による分散共有メモリネ
ットワーク装置を示すブロック図であり、図において、
１１ａ〜１１ｃはＣＰＵ、１２ａ〜１２ｃはそれらＣＰ
Ｕ１１ａ〜１１ｃに各々接続された分散共有メモリユニ
ット（以下、ＲＭＵと言う）、１８はそれらＲＭＵ１２
ａ〜１２ｃにスロッテッドリング接続されるネットワー
クである。
【００１６】
また、各々のＲＭＵ１２ａ〜１２ｃにおい
て、１３ａ〜１３ｃはＣＰＵ１１ａ〜１１ｃからメモリ
アクセスされるローカルメモリ部、１５ａ〜１５ｃはＣ
ＰＵ１１ａ〜１１ｃからのロードまたはストア命令に応
じてローカルメモリ部１３ａ〜１３ｃへのアクセスを行
うと共に、受信したパケットに応じてそのローカルメモ
リ部１３ａ〜１３ｃへのアクセスを行うメモリ制御部で
ある。１６ａ〜１６ｃはＣＰＵ１１ａ〜１１ｃからのス
トア命令に応じてパケットを生成すると共に、受信した
パケットが有効なパケットである場合にメモリ制御部１
５ａ〜１５ｃにその受信したパケットを出力する転送制
御部、１７ａ〜１７ｃはその転送制御部１６ａ〜１６ｃ
により生成されたパケットをネットワーク１８に送信す
ると共に、そのネットワーク１８からパケットを受信
し、その受信したパケットが自ノードから送信したもの
であればその受信したパケットを棄却し、他ノードから
送信されたものであればその受信したパケットを転送制
御部１６ａ〜１６ｃに出力するリンク制御部である。さ
らに、１４ａ〜１４ｃはＲＭＵ１２ａ〜１２ｃの状態を
診断監視し、電源断を含む障害時にはリンク制御部１７
ａ〜１７ｃに受信されるパケットを直接他ノードにバイ
パスするＲＡＳ部である。
て、１３ａ〜１３ｃはＣＰＵ１１ａ〜１１ｃからメモリ
アクセスされるローカルメモリ部、１５ａ〜１５ｃはＣ
ＰＵ１１ａ〜１１ｃからのロードまたはストア命令に応
じてローカルメモリ部１３ａ〜１３ｃへのアクセスを行
うと共に、受信したパケットに応じてそのローカルメモ
リ部１３ａ〜１３ｃへのアクセスを行うメモリ制御部で
ある。１６ａ〜１６ｃはＣＰＵ１１ａ〜１１ｃからのス
トア命令に応じてパケットを生成すると共に、受信した
パケットが有効なパケットである場合にメモリ制御部１
５ａ〜１５ｃにその受信したパケットを出力する転送制
御部、１７ａ〜１７ｃはその転送制御部１６ａ〜１６ｃ
により生成されたパケットをネットワーク１８に送信す
ると共に、そのネットワーク１８からパケットを受信
し、その受信したパケットが自ノードから送信したもの
であればその受信したパケットを棄却し、他ノードから
送信されたものであればその受信したパケットを転送制
御部１６ａ〜１６ｃに出力するリンク制御部である。さ
らに、１４ａ〜１４ｃはＲＭＵ１２ａ〜１２ｃの状態を
診断監視し、電源断を含む障害時にはリンク制御部１７
ａ〜１７ｃに受信されるパケットを直接他ノードにバイ
パスするＲＡＳ部である。
【００１７】
次に動作について説明する。ここでは説明
を簡単にするためにａノードを中心に説明する。ＣＰＵ
１１ａは、ＲＭＵ１２ａのローカルメモリ部１３ａを拡
張メモリとしてロードまたはストア可能である。ＣＰＵ
１１ａからのロードまたはストア命令はバスを介してメ
モリ制御部１５ａに送られ、そのメモリ制御部１５ａで
は、ロード命令ならば指定アドレスに相当するローカル
メモリ部１３ａのアドレスのデータを読み出してＣＰＵ
１１ａに出力する。また、ストア命令ならば指定アドレ
スに相当するローカルメモリ部１３ａのアドレスにデー
タを書き込むと共に、そのストア命令のアドレスとデー
タとを転送制御部１６ａに出力する。転送制御部１６ａ
は、それらアドレスおよびデータに、予め制御レジスタ
に設定されたネットワーク１８において一意なノードＩ
Ｄと、パケットの属性情報とを付加して、図１５に示す
ようなパケットを生成し、送信キューに入れ出力する。
リンク制御部１７ａは、受信パケットがあればその受信
パケットの受信を優先し、その後、送信キューのパケッ
トをネットワーク１８に送信する。
を簡単にするためにａノードを中心に説明する。ＣＰＵ
１１ａは、ＲＭＵ１２ａのローカルメモリ部１３ａを拡
張メモリとしてロードまたはストア可能である。ＣＰＵ
１１ａからのロードまたはストア命令はバスを介してメ
モリ制御部１５ａに送られ、そのメモリ制御部１５ａで
は、ロード命令ならば指定アドレスに相当するローカル
メモリ部１３ａのアドレスのデータを読み出してＣＰＵ
１１ａに出力する。また、ストア命令ならば指定アドレ
スに相当するローカルメモリ部１３ａのアドレスにデー
タを書き込むと共に、そのストア命令のアドレスとデー
タとを転送制御部１６ａに出力する。転送制御部１６ａ
は、それらアドレスおよびデータに、予め制御レジスタ
に設定されたネットワーク１８において一意なノードＩ
Ｄと、パケットの属性情報とを付加して、図１５に示す
ようなパケットを生成し、送信キューに入れ出力する。
リンク制御部１７ａは、受信パケットがあればその受信
パケットの受信を優先し、その後、送信キューのパケッ
トをネットワーク１８に送信する。
【００１８】
ＲＭＵ１２ａから送信されたパケットは隣
接する例えばｂノードのＲＭＵ１２ｂが受信し、リンク
制御部１７ｂはその受信されたパケットのノードＩＤを
確認して、自ノードが送信したパケットならばそのパケ
ットを棄却し、また、他ノードが送信したパケットなら
ばそのパケットを転送制御部１６ｂに出力する。転送制
御部１６ｂでは、その受信したパケットに含まれる属性
情報から、割り込み指定およびエラーフラグ等を確認し
て、有効なパケットと判断されればそのパケットをメモ
リ制御部１５ｂに出力する。メモリ制御部１５ｂでは、
その受信したパケットに含まれるアドレスおよびデータ
に基づいて、ローカルメモリ部１３ｂの該当するアドレ
スにデータを書き込む。また、転送制御部１６ｂにおい
て、受信したパケットにエラーおよび割り込み指定があ
れば、ＲＭＵ１２ｂの制御レジスタに書き込んだり、Ｃ
ＰＵ１１ｂに割り込み通知する。こうして、ＣＰＵ１１
ａのストア命令がＲＭＵ１２ａのローカルメモリ部１３
ａおよびＲＭＵ１２ｂのローカルメモリ部１３ｂに反映
される。同様にして、リンク制御部１７ｂで受信された
パケットがｃノードのＲＭＵ１２ｃのローカルメモリ部
１３ｃにも反映され、順々に各ノードのＲＭＵにＣＰＵ
のストア命令が反映されていく。こうして、各ノードの
ＲＭＵの内容の一貫性が保たれる。
接する例えばｂノードのＲＭＵ１２ｂが受信し、リンク
制御部１７ｂはその受信されたパケットのノードＩＤを
確認して、自ノードが送信したパケットならばそのパケ
ットを棄却し、また、他ノードが送信したパケットなら
ばそのパケットを転送制御部１６ｂに出力する。転送制
御部１６ｂでは、その受信したパケットに含まれる属性
情報から、割り込み指定およびエラーフラグ等を確認し
て、有効なパケットと判断されればそのパケットをメモ
リ制御部１５ｂに出力する。メモリ制御部１５ｂでは、
その受信したパケットに含まれるアドレスおよびデータ
に基づいて、ローカルメモリ部１３ｂの該当するアドレ
スにデータを書き込む。また、転送制御部１６ｂにおい
て、受信したパケットにエラーおよび割り込み指定があ
れば、ＲＭＵ１２ｂの制御レジスタに書き込んだり、Ｃ
ＰＵ１１ｂに割り込み通知する。こうして、ＣＰＵ１１
ａのストア命令がＲＭＵ１２ａのローカルメモリ部１３
ａおよびＲＭＵ１２ｂのローカルメモリ部１３ｂに反映
される。同様にして、リンク制御部１７ｂで受信された
パケットがｃノードのＲＭＵ１２ｃのローカルメモリ部
１３ｃにも反映され、順々に各ノードのＲＭＵにＣＰＵ
のストア命令が反映されていく。こうして、各ノードの
ＲＭＵの内容の一貫性が保たれる。
【００１９】
また、ネットワーク１８は、ノード間を順
につないだスロッテッドリング型であり、パケットは隣
接するノードに次々と中継される。受信パケットのノー
ドＩＤが自ノードＩＤと一致していれば、受信パケット
は自分が送信したものが全ノードに到達して周回してき
たものであるから、リンク制御部１７では、全ノードに
反映完了したとしてパケットを棄却する。
につないだスロッテッドリング型であり、パケットは隣
接するノードに次々と中継される。受信パケットのノー
ドＩＤが自ノードＩＤと一致していれば、受信パケット
は自分が送信したものが全ノードに到達して周回してき
たものであるから、リンク制御部１７では、全ノードに
反映完了したとしてパケットを棄却する。
【００２０】
また、ＲＭＵ１２ａに致命的な障害が発生
したり電源を切ると、リンク制御部１７ａが動作しなく
なるので、ネットワーク１８のリングはリンク制御部１
７ａの内部で切断されることになる。そこで、ＲＡＳ１
４ａでは、ＲＭＵ１２ａの状態を診断監視し、電源断を
含む障害時には、ネットワーク１８と転送制御部１６ａ
との経路を遮断し、直接他ノードにバイパスすることに
より、ネットワークリングを維持し、他ノードの通信を
阻害しないようにする。
したり電源を切ると、リンク制御部１７ａが動作しなく
なるので、ネットワーク１８のリングはリンク制御部１
７ａの内部で切断されることになる。そこで、ＲＡＳ１
４ａでは、ＲＭＵ１２ａの状態を診断監視し、電源断を
含む障害時には、ネットワーク１８と転送制御部１６ａ
との経路を遮断し、直接他ノードにバイパスすることに
より、ネットワークリングを維持し、他ノードの通信を
阻害しないようにする。
【００２１】
図２は上記ＲＭＵ１２ａを示すブロック図
であり、図において、２１ａはメモリ制御部１５ａ内に
設けられ、ＣＰＵ１１ａのＣＰＵタイプを設定したＣＰ
Ｕアクセスタイプ設定部、２２ａはＣＰＵ１１ａからの
ロードまたはストア命令をＣＰＵアクセスタイプ設定部
２１ａに設定されたＣＰＵタイプに変換してローカルメ
モリ部１３ａへのアクセスを行うＣＰＵアクセス変換部
である。ｂノードおよびｃノードの構成はａノードと同
様であり、また、その他の構成は図１と同様なのでその
重複する説明を省略する。
であり、図において、２１ａはメモリ制御部１５ａ内に
設けられ、ＣＰＵ１１ａのＣＰＵタイプを設定したＣＰ
Ｕアクセスタイプ設定部、２２ａはＣＰＵ１１ａからの
ロードまたはストア命令をＣＰＵアクセスタイプ設定部
２１ａに設定されたＣＰＵタイプに変換してローカルメ
モリ部１３ａへのアクセスを行うＣＰＵアクセス変換部
である。ｂノードおよびｃノードの構成はａノードと同
様であり、また、その他の構成は図１と同様なのでその
重複する説明を省略する。
【００２２】
次に動作について説明する。一般にＣＰＵ
は、ＣＰＵレジスタをメモリにストアした時に、レジス
タビットをメモリ番地の上位下位のどちらから書き込む
かによって、ビッグエンディアンとリトルエンディアン
の２つに分類される。さらに、ショート型，イント型，
ロング型によるワード非境界アクセスの並び方も異な
る。しかし、ＲＭＵ１２ａでは、ローカルメモリ部１３
ａをＣＰＵ１１ａに依存しないでネットワークで一致さ
せる必要がある。そこで、予めＣＰＵ１１ａのエンディ
アンタイプとワード非境界アクセス時の変換パターンを
ＣＰＵタイプとして、例えば制御レジスタ等のＣＰＵア
クセスタイプ設定部２１ａに設定しておき、ＣＰＵアク
セス変換部２２ａによりＣＰＵ１１ａのロードまたはス
トア命令時に、そのＣＰＵアクセスタイプ設定部２１ａ
に設定されたＣＰＵタイプに従って、ＣＰＵ１１ａにと
って正当な値に変換してローカルメモリ部１３ａに書き
込んだり、ＣＰＵ１１ａに返したりする。
は、ＣＰＵレジスタをメモリにストアした時に、レジス
タビットをメモリ番地の上位下位のどちらから書き込む
かによって、ビッグエンディアンとリトルエンディアン
の２つに分類される。さらに、ショート型，イント型，
ロング型によるワード非境界アクセスの並び方も異な
る。しかし、ＲＭＵ１２ａでは、ローカルメモリ部１３
ａをＣＰＵ１１ａに依存しないでネットワークで一致さ
せる必要がある。そこで、予めＣＰＵ１１ａのエンディ
アンタイプとワード非境界アクセス時の変換パターンを
ＣＰＵタイプとして、例えば制御レジスタ等のＣＰＵア
クセスタイプ設定部２１ａに設定しておき、ＣＰＵアク
セス変換部２２ａによりＣＰＵ１１ａのロードまたはス
トア命令時に、そのＣＰＵアクセスタイプ設定部２１ａ
に設定されたＣＰＵタイプに従って、ＣＰＵ１１ａにと
って正当な値に変換してローカルメモリ部１３ａに書き
込んだり、ＣＰＵ１１ａに返したりする。
【００２３】
以上のように、この実施の形態１によれ
ば、メモリ制御部１５ａ内に、ＣＰＵ１１ａからのロー
ドまたはストア命令をＣＰＵアクセスタイプ設定部２１
ａに設定されたＣＰＵタイプに変換してローカルメモリ
部１３ａへのアクセスを行うＣＰＵアクセス変換部２２
ａを設けたので、異種のＣＰＵが混在する分散共有メモ
リネットワーク装置を構成できる。
ば、メモリ制御部１５ａ内に、ＣＰＵ１１ａからのロー
ドまたはストア命令をＣＰＵアクセスタイプ設定部２１
ａに設定されたＣＰＵタイプに変換してローカルメモリ
部１３ａへのアクセスを行うＣＰＵアクセス変換部２２
ａを設けたので、異種のＣＰＵが混在する分散共有メモ
リネットワーク装置を構成できる。
【００２４】
実施の形態２．
図３はこの発明の実施の形態２による分散共有メモリネ
ットワーク装置を示すブロック図であり、図において、
４１ａはメモリ制御部１５ａ内に設けられ、ＣＰＵ１１
ａからのストア命令におけるバースト転送またはＤＭＡ
転送を受信するブロック受信制御部、４２ａはそのブロ
ック受信制御部４１ａにより受信されたブロックデータ
をローカルメモリ部１３ａに書き込むブロック書込み
部、４３ａは転送制御部１６ａ内に設けられ、ブロック
受信制御部４１ａにより受信されたブロックデータを含
むブロックパケットを生成すると共に、リンク制御部１
７ａを介して受信したブロックパケットをメモリ制御部
１５ａに出力するブロックパケット送受信部である。ｂ
ノードおよびｃノードの構成はａノードと同様であり、
また、その他の構成は図１と同様なのでその重複する説
明を省略する。
ットワーク装置を示すブロック図であり、図において、
４１ａはメモリ制御部１５ａ内に設けられ、ＣＰＵ１１
ａからのストア命令におけるバースト転送またはＤＭＡ
転送を受信するブロック受信制御部、４２ａはそのブロ
ック受信制御部４１ａにより受信されたブロックデータ
をローカルメモリ部１３ａに書き込むブロック書込み
部、４３ａは転送制御部１６ａ内に設けられ、ブロック
受信制御部４１ａにより受信されたブロックデータを含
むブロックパケットを生成すると共に、リンク制御部１
７ａを介して受信したブロックパケットをメモリ制御部
１５ａに出力するブロックパケット送受信部である。ｂ
ノードおよびｃノードの構成はａノードと同様であり、
また、その他の構成は図１と同様なのでその重複する説
明を省略する。
【００２５】
次に動作について説明する。ＣＰＵ１１ａ
からＲＭＵ１２ａへのアクセスはロードまたはストア命
令だけでなく、バースト転送やＤＭＡ転送といったＣＰ
Ｕ語長よりもはるかに長いブロックデータの転送が可能
であることがほとんどである。この時、メモリ制御部１
５ａのブロック受信制御部４１ａがＣＰＵ１１ａからの
ブロックデータを受信し、ブロック書込み部４２ａがそ
のブロックデータをローカルメモリ部１３ａに書込む。
さらに、ブロックデータを送信するためにブロックデー
タを転送制御部１６ａのブロックパケット送受信部４３
ａに出力する。ブロックパケット送受信部４３ａでは、
ノードＩＤおよびブロックビットを設定してブロックパ
ケットを生成し、リンク制御部１７ａに出力する。一
方、リンク制御部１７ａを介して受信されたブロックパ
ケットはブロックパケット送受信部４３ａに出力され、
メモリ制御部１５ａにてブロックパケットの指定アドレ
スに応じたローカルメモリ部１３ａにブロックデータを
書込む。
からＲＭＵ１２ａへのアクセスはロードまたはストア命
令だけでなく、バースト転送やＤＭＡ転送といったＣＰ
Ｕ語長よりもはるかに長いブロックデータの転送が可能
であることがほとんどである。この時、メモリ制御部１
５ａのブロック受信制御部４１ａがＣＰＵ１１ａからの
ブロックデータを受信し、ブロック書込み部４２ａがそ
のブロックデータをローカルメモリ部１３ａに書込む。
さらに、ブロックデータを送信するためにブロックデー
タを転送制御部１６ａのブロックパケット送受信部４３
ａに出力する。ブロックパケット送受信部４３ａでは、
ノードＩＤおよびブロックビットを設定してブロックパ
ケットを生成し、リンク制御部１７ａに出力する。一
方、リンク制御部１７ａを介して受信されたブロックパ
ケットはブロックパケット送受信部４３ａに出力され、
メモリ制御部１５ａにてブロックパケットの指定アドレ
スに応じたローカルメモリ部１３ａにブロックデータを
書込む。
【００２６】
ブロックパケットは、図１０に示したワー
ドパケットと基本的に同じだが、データ部が複数ワード
のサイズになっている。従って、パケット当たりのデー
タ比率が増えるため、データ転送のスループットは向上
する。また、ワードパケットとブロックパケットが混在
するため、パケット処理や転送処理は複雑となるので、
ブロックパケットを固定長としている。パケット内部の
各項の並び順序は、多様な組み合わせが存在する。
ドパケットと基本的に同じだが、データ部が複数ワード
のサイズになっている。従って、パケット当たりのデー
タ比率が増えるため、データ転送のスループットは向上
する。また、ワードパケットとブロックパケットが混在
するため、パケット処理や転送処理は複雑となるので、
ブロックパケットを固定長としている。パケット内部の
各項の並び順序は、多様な組み合わせが存在する。
【００２７】
以上のように、この実施の形態２によれ
ば、ＣＰＵ１１ａからのストア命令におけるバースト転
送またはＤＭＡ転送を受信するブロック受信制御部４１
ａと、ブロック受信制御部４１ａにより受信されたブロ
ックデータを含むブロックパケットを生成すると共に、
リンク制御部１７ａを介して受信したブロックパケット
をメモリ制御部１５ａに出力するブロックパケット送受
信部４３ａとを設けたので、ＣＰＵ１１ａからのブロッ
ク転送をそのままローカルメモリ部１３ａ〜１３ｃに反
映させることができ、ＣＰＵ１１ａからローカルメモリ
部１３ａへの転送と、ＲＭＵ１２ａ〜１２ｃ間の転送が
高速になり、通信帯域も節約できる。
ば、ＣＰＵ１１ａからのストア命令におけるバースト転
送またはＤＭＡ転送を受信するブロック受信制御部４１
ａと、ブロック受信制御部４１ａにより受信されたブロ
ックデータを含むブロックパケットを生成すると共に、
リンク制御部１７ａを介して受信したブロックパケット
をメモリ制御部１５ａに出力するブロックパケット送受
信部４３ａとを設けたので、ＣＰＵ１１ａからのブロッ
ク転送をそのままローカルメモリ部１３ａ〜１３ｃに反
映させることができ、ＣＰＵ１１ａからローカルメモリ
部１３ａへの転送と、ＲＭＵ１２ａ〜１２ｃ間の転送が
高速になり、通信帯域も節約できる。
【００２８】
実施の形態３．
図４はこの発明の実施の形態３による分散共有メモリネ
ットワーク装置を示すブロック図であり、図において、
１０１ａは転送制御部１６ａ内に設けられ、受信された
パケットのノードＩＤの最高値を検出する最大ノードＩ
Ｄ検出部、１０２ａはその最大ノードＩＤ検出部１０１
ａにより検出されたノードＩＤの最高値を記録し、長寿
パケット処理部９２ａに所定の回数として設定する最大
ノードＩＤ記録部である。ｂノードおよびｃノードの構
成はａノードと同様であり、また、その他の構成は図１
と同様なのでその重複する説明を省略する。
ットワーク装置を示すブロック図であり、図において、
１０１ａは転送制御部１６ａ内に設けられ、受信された
パケットのノードＩＤの最高値を検出する最大ノードＩ
Ｄ検出部、１０２ａはその最大ノードＩＤ検出部１０１
ａにより検出されたノードＩＤの最高値を記録し、長寿
パケット処理部９２ａに所定の回数として設定する最大
ノードＩＤ記録部である。ｂノードおよびｃノードの構
成はａノードと同様であり、また、その他の構成は図１
と同様なのでその重複する説明を省略する。
【００２９】
次に動作について説明する。最大ノードＩ
Ｄ検出部１０１ａにおいて、受信されたパケットのノー
ドＩＤの最高値を検出する。また、最大ノードＩＤ記録
部１０２ａにより、その最大ノードＩＤ検出部１０１ａ
により検出されたノードＩＤの最高値を記録し、長寿パ
ケット処理部９２ａに所定の回数として設定する。長寿
パケット処理部９２ａでは、実施の形態１０で示したよ
うに、所定の回数とパケットに含まれる中継回数とを比
較し、その中継回数が所定の回数を上回っている場合
に、中継せずにそのパケットを棄却する。
Ｄ検出部１０１ａにおいて、受信されたパケットのノー
ドＩＤの最高値を検出する。また、最大ノードＩＤ記録
部１０２ａにより、その最大ノードＩＤ検出部１０１ａ
により検出されたノードＩＤの最高値を記録し、長寿パ
ケット処理部９２ａに所定の回数として設定する。長寿
パケット処理部９２ａでは、実施の形態１０で示したよ
うに、所定の回数とパケットに含まれる中継回数とを比
較し、その中継回数が所定の回数を上回っている場合
に、中継せずにそのパケットを棄却する。
【００３０】
以上のように、この実施の形態３によれ
ば、受信されたパケットのノードＩＤの最高値を検出す
る最大ノードＩＤ検出部１０１ａと、そのノードＩＤの
最高値を記録し、長寿パケット処理部９２ａに所定の回
数として設定する最大ノードＩＤ記録部１０２ａとを設
けたので、所定の回数を予め設定しなくても、自動的に
学習することができ、設定が簡単、且つ長寿パケットの
判定を早い段階で行うことができる。
ば、受信されたパケットのノードＩＤの最高値を検出す
る最大ノードＩＤ検出部１０１ａと、そのノードＩＤの
最高値を記録し、長寿パケット処理部９２ａに所定の回
数として設定する最大ノードＩＤ記録部１０２ａとを設
けたので、所定の回数を予め設定しなくても、自動的に
学習することができ、設定が簡単、且つ長寿パケットの
判定を早い段階で行うことができる。
【００３１】
実施の形態４．
図５はこの発明の実施の形態４による分散共有メモリネ
ットワーク装置を示すブロック図であり、図において、
１１０ａは転送制御部１６ａ内に設けられ、所定の時間
を経過した場合にＲＡＳ部１４ａに障害発生を出力する
周回タイマ部、１１１ａはパケットの送信時に周回タイ
マ部１１０ａをリセットする周回タイマリセット部、１
１２ａはそのパケットの受信時に周回タイマ部１１０ａ
をクリアする周回タイマクリア部である。ｂノードおよ
びｃノードの構成はａノードと同様であり、また、その
他の構成は図１と同様なのでその重複する説明を省略す
る。
ットワーク装置を示すブロック図であり、図において、
１１０ａは転送制御部１６ａ内に設けられ、所定の時間
を経過した場合にＲＡＳ部１４ａに障害発生を出力する
周回タイマ部、１１１ａはパケットの送信時に周回タイ
マ部１１０ａをリセットする周回タイマリセット部、１
１２ａはそのパケットの受信時に周回タイマ部１１０ａ
をクリアする周回タイマクリア部である。ｂノードおよ
びｃノードの構成はａノードと同様であり、また、その
他の構成は図１と同様なのでその重複する説明を省略す
る。
【００３２】
次に動作について説明する。パケットを送
信する際に、周回タイマリセット部１１１ａが周回タイ
マ部１１０ａをリセットし、周回したそのパケットを受
信した時点で周回タイマクリア部１１２ａが周回タイマ
部１１０ａをクリアする。周回タイマ部１１０ａがタイ
ムアウトを検出するとＲＡＳ部１４ａに出力し、ネット
ワーク１８または他ノードの中継機能に障害が発生した
とみなし、ＲＡＳ部１４ａが重故障としてリンク制御部
１７ａにバイパス指示を出す。なお、タイムアウト時間
の設定は、ＣＰＵ１１ａからのパラメータ設定により可
能である。
信する際に、周回タイマリセット部１１１ａが周回タイ
マ部１１０ａをリセットし、周回したそのパケットを受
信した時点で周回タイマクリア部１１２ａが周回タイマ
部１１０ａをクリアする。周回タイマ部１１０ａがタイ
ムアウトを検出するとＲＡＳ部１４ａに出力し、ネット
ワーク１８または他ノードの中継機能に障害が発生した
とみなし、ＲＡＳ部１４ａが重故障としてリンク制御部
１７ａにバイパス指示を出す。なお、タイムアウト時間
の設定は、ＣＰＵ１１ａからのパラメータ設定により可
能である。
【００３３】
以上のように、この実施の形態４によれ
ば、所定の時間を経過した場合にＲＡＳ部１４ａに障害
発生を出力する周回タイマ部１１０ａと、パケットの送
信時に周回タイマ１１０ａをリセットする周回タイマリ
セット部１１１ａと、そのパケットの受信時に周回タイ
マ部１１０ａをクリアする周回タイマクリア部１１２ａ
とを設けたので、ネットワーク障害等のパケットの周回
が阻止される障害を検知し、障害拡大を回避することが
できる。
ば、所定の時間を経過した場合にＲＡＳ部１４ａに障害
発生を出力する周回タイマ部１１０ａと、パケットの送
信時に周回タイマ１１０ａをリセットする周回タイマリ
セット部１１１ａと、そのパケットの受信時に周回タイ
マ部１１０ａをクリアする周回タイマクリア部１１２ａ
とを設けたので、ネットワーク障害等のパケットの周回
が阻止される障害を検知し、障害拡大を回避することが
できる。
【００３４】
実施の形態５．
図６はこの発明の実施の形態５による分散共有メモリネ
ットワーク装置を示すブロック図であり、図において、
１２１ａは転送制御部１６ａ内に設けられ、自ノードか
ら送信されるパケットを記録する送信バッファ部、１２
２ａは受信されたパケットのノードＩＤと自ノードＩＤ
との一致を検出する周回パケット検出部、１２３ａはそ
の周回パケット検出部１２２ａにより一致が検出された
場合に、送信バッファ部１２１ａに記録されたパケット
と受信されたパケットとの内容を比較し、パケットの周
回による転送誤りを検出する周回パケットエラー検出
部、１２４ａはその周回パケットエラー検出部１２３ａ
により転送誤りが検出された場合に、送信バッファ部１
２１ａに記録されたパケットを再送信する再送制御部で
ある。ｂノードおよびｃノードの構成はａノードと同様
であり、また、その他の構成は図１と同様なのでその重
複する説明を省略する。
ットワーク装置を示すブロック図であり、図において、
１２１ａは転送制御部１６ａ内に設けられ、自ノードか
ら送信されるパケットを記録する送信バッファ部、１２
２ａは受信されたパケットのノードＩＤと自ノードＩＤ
との一致を検出する周回パケット検出部、１２３ａはそ
の周回パケット検出部１２２ａにより一致が検出された
場合に、送信バッファ部１２１ａに記録されたパケット
と受信されたパケットとの内容を比較し、パケットの周
回による転送誤りを検出する周回パケットエラー検出
部、１２４ａはその周回パケットエラー検出部１２３ａ
により転送誤りが検出された場合に、送信バッファ部１
２１ａに記録されたパケットを再送信する再送制御部で
ある。ｂノードおよびｃノードの構成はａノードと同様
であり、また、その他の構成は図１と同様なのでその重
複する説明を省略する。
【００３５】
次に動作について説明する。自ノードから
送信されるパケットは、送信バッファ部１２１ａに記録
される。周回パケット検出部１２２ａは、受信されるパ
ケットのノードＩＤと自ノードＩＤとの一致を調べて、
自身が送信して周回してきたパケットを検出する。周回
パケットエラー検出部１２３ａは、自身が送信して周回
してきたパケットと送信バッファ部１２１ａに記録され
たパケットの内容を比較し、一致していれば正常周回と
してパケットを棄却する。一致していなければネットワ
ーク１８上で転送誤りがあったとみなして、再送制御部
１２４ａにより送信バッファ部１２１ａに記録されたパ
ケットを再送する。さらに、再送したパケットが周回し
てきて再度エラーとなると、カード故障としてＲＡＳ部
１４ａによりネットワーク離脱する。従って、送信した
パケットが周回してエラーチェックが終了するまで、メ
モリ制御部１５ａからの新規のパケットの送信を行うこ
とができない。
送信されるパケットは、送信バッファ部１２１ａに記録
される。周回パケット検出部１２２ａは、受信されるパ
ケットのノードＩＤと自ノードＩＤとの一致を調べて、
自身が送信して周回してきたパケットを検出する。周回
パケットエラー検出部１２３ａは、自身が送信して周回
してきたパケットと送信バッファ部１２１ａに記録され
たパケットの内容を比較し、一致していれば正常周回と
してパケットを棄却する。一致していなければネットワ
ーク１８上で転送誤りがあったとみなして、再送制御部
１２４ａにより送信バッファ部１２１ａに記録されたパ
ケットを再送する。さらに、再送したパケットが周回し
てきて再度エラーとなると、カード故障としてＲＡＳ部
１４ａによりネットワーク離脱する。従って、送信した
パケットが周回してエラーチェックが終了するまで、メ
モリ制御部１５ａからの新規のパケットの送信を行うこ
とができない。
【００３６】
以上のように、この実施の形態５によれ
ば、自ノードから送信されるパケットを記録する送信バ
ッファ部１２１ａと、受信されたパケットのノードＩＤ
と自ノードＩＤとの一致を検出する周回パケット検出部
１２２ａと、その周回パケット検出部１２２ａにより一
致が検出された場合に、送信バッファ部１２１ａに記録
されたパケットと受信されたパケットとの内容を比較
し、パケットの周回による転送誤りを検出する周回パケ
ットエラー検出部１２３ａと、その周回パケットエラー
検出部１２３ａにより転送誤りが検出された場合に、送
信バッファ部１２１ａに記録されたパケットを再送信す
る再送制御部１２４ａとを設けたので、ネットワーク中
継中の通信誤りを訂正することができ、分散共有メモリ
の信頼性を向上させることができる。
ば、自ノードから送信されるパケットを記録する送信バ
ッファ部１２１ａと、受信されたパケットのノードＩＤ
と自ノードＩＤとの一致を検出する周回パケット検出部
１２２ａと、その周回パケット検出部１２２ａにより一
致が検出された場合に、送信バッファ部１２１ａに記録
されたパケットと受信されたパケットとの内容を比較
し、パケットの周回による転送誤りを検出する周回パケ
ットエラー検出部１２３ａと、その周回パケットエラー
検出部１２３ａにより転送誤りが検出された場合に、送
信バッファ部１２１ａに記録されたパケットを再送信す
る再送制御部１２４ａとを設けたので、ネットワーク中
継中の通信誤りを訂正することができ、分散共有メモリ
の信頼性を向上させることができる。
【００３７】
実施の形態６．
図７はこの発明の実施の形態６による分散共有メモリネ
ットワーク装置を示すブロック図であり、図において、
１３１ａは転送制御部１６ａ内に設けられ、自ノードか
ら送信される複数のパケットを記録するＦＩＦＯバッフ
ァ部である。また、周回パケットエラー検出部１２３ａ
は、周回パケット検出部１２２ａにより一致が検出され
た場合に、ＦＩＦＯバッファ部１３１ａに記録された先
頭パケットと受信されたパケットとの内容を比較し、再
送制御部１２４ａは、その周回パケットエラー検出部１
２３ａにより転送誤りが検出されなかった場合に、上記
ＦＩＦＯバッファ部１３１ａに記録された先頭パケット
を１つ繰り上げると共に、転送誤りが検出された場合
に、そのＦＩＦＯバッファ部１３１ａに記録された全て
のパケットに再送ビットを立てて再送信し、送信済の再
送ビットが立てられていないパケットを受信した場合に
そのパケットを棄却する機能を備えたものである。ｂノ
ードおよびｃノードの構成はａノードと同様であり、ま
た、その他の構成は図１と同様なのでその重複する説明
を省略する。
ットワーク装置を示すブロック図であり、図において、
１３１ａは転送制御部１６ａ内に設けられ、自ノードか
ら送信される複数のパケットを記録するＦＩＦＯバッフ
ァ部である。また、周回パケットエラー検出部１２３ａ
は、周回パケット検出部１２２ａにより一致が検出され
た場合に、ＦＩＦＯバッファ部１３１ａに記録された先
頭パケットと受信されたパケットとの内容を比較し、再
送制御部１２４ａは、その周回パケットエラー検出部１
２３ａにより転送誤りが検出されなかった場合に、上記
ＦＩＦＯバッファ部１３１ａに記録された先頭パケット
を１つ繰り上げると共に、転送誤りが検出された場合
に、そのＦＩＦＯバッファ部１３１ａに記録された全て
のパケットに再送ビットを立てて再送信し、送信済の再
送ビットが立てられていないパケットを受信した場合に
そのパケットを棄却する機能を備えたものである。ｂノ
ードおよびｃノードの構成はａノードと同様であり、ま
た、その他の構成は図１と同様なのでその重複する説明
を省略する。
【００３８】
次に動作について説明する。図６と比較し
て、送信バッファ部１２１ａがＦＩＦＯバッファ部１３
１ａとなり、ＦＩＦＯキューが一杯になるまで続けてパ
ケットを送信できるようになっている。周回パケットエ
ラー検出部１２３ａは、周回パケット検出部１２２ａに
より一致が検出された場合に、周回され受信されたパケ
ットとＦＩＦＯバッファ部１３１ａに記録された先頭パ
ケットとを比較する。再送制御部１２４ａは、その比較
が一致していれば先頭パケットを１つ繰り上げる。ま
た、不一致であれば、現在ネットワーク１８上に周回し
ているパケット、即ち、ＦＩＦＯバッファ部１３１ａに
記録された全てのパケットに再送ビットを立てて再送す
る。再送が始まると、再送ビットが立ったパケットが周
回するまで、自ノードの周回し受信されたパケットを全
て棄却し、再送ビットが立てられたパケットのみをＦＩ
ＦＯバッファ部１３１ａに記録された先頭パケットと比
較する。全ての再送されたパケットがエラーフリーであ
れば、再送が成功したことになるので通常処理に戻る。
また、再送されたパケットにエラーが検出されれば、カ
ード故障としてＲＡＳ部１４ａによりノード離脱する。
て、送信バッファ部１２１ａがＦＩＦＯバッファ部１３
１ａとなり、ＦＩＦＯキューが一杯になるまで続けてパ
ケットを送信できるようになっている。周回パケットエ
ラー検出部１２３ａは、周回パケット検出部１２２ａに
より一致が検出された場合に、周回され受信されたパケ
ットとＦＩＦＯバッファ部１３１ａに記録された先頭パ
ケットとを比較する。再送制御部１２４ａは、その比較
が一致していれば先頭パケットを１つ繰り上げる。ま
た、不一致であれば、現在ネットワーク１８上に周回し
ているパケット、即ち、ＦＩＦＯバッファ部１３１ａに
記録された全てのパケットに再送ビットを立てて再送す
る。再送が始まると、再送ビットが立ったパケットが周
回するまで、自ノードの周回し受信されたパケットを全
て棄却し、再送ビットが立てられたパケットのみをＦＩ
ＦＯバッファ部１３１ａに記録された先頭パケットと比
較する。全ての再送されたパケットがエラーフリーであ
れば、再送が成功したことになるので通常処理に戻る。
また、再送されたパケットにエラーが検出されれば、カ
ード故障としてＲＡＳ部１４ａによりノード離脱する。
【００３９】
以上のように、この実施の形態６によれ
ば、自ノードから送信される複数のパケットを記録する
ＦＩＦＯバッファ部１３１ａを設け、再送制御部１２４
ａに、周回パケットエラー検出部１２３ａにより転送誤
りが検出された場合に、ＦＩＦＯバッファ部１３１ａに
記録された全てのパケットに再送ビットを立てて再送信
し、送信済の再送ビットが立てられていないパケットを
受信した場合にそのパケットを棄却する機能を備えたの
で、実施の形態１２では、パケットが周回するまで送信
できなかったのに対して、ＦＩＦＯバッファ部１３１ａ
があふれるまで連続して送信およびエラーチェックがで
きる。従って、ノードの送信効率が大幅に向上する。ま
た、ＦＩＦＯバッファ部１３１ａの深さをパケット周回
時間以上にすれば、実質的にＦＩＦＯバッファ部１３１
ａのあふれは発生しない。
ば、自ノードから送信される複数のパケットを記録する
ＦＩＦＯバッファ部１３１ａを設け、再送制御部１２４
ａに、周回パケットエラー検出部１２３ａにより転送誤
りが検出された場合に、ＦＩＦＯバッファ部１３１ａに
記録された全てのパケットに再送ビットを立てて再送信
し、送信済の再送ビットが立てられていないパケットを
受信した場合にそのパケットを棄却する機能を備えたの
で、実施の形態１２では、パケットが周回するまで送信
できなかったのに対して、ＦＩＦＯバッファ部１３１ａ
があふれるまで連続して送信およびエラーチェックがで
きる。従って、ノードの送信効率が大幅に向上する。ま
た、ＦＩＦＯバッファ部１３１ａの深さをパケット周回
時間以上にすれば、実質的にＦＩＦＯバッファ部１３１
ａのあふれは発生しない。
【００４０】
実施の形態７．
図８はこの発明の実施の形態７による分散共有メモリネ
ットワーク装置を示すブロック図であり、図において、
１４１ａは転送制御部１６ａ内に設けられ、受信したパ
ケットを送信可能となるまで記録する中継ＦＩＦＯバッ
ファ部、１４２ａはＦＩＦＯバッファ部１３１ａが一杯
になった時に、中継ＦＩＦＯバッファ部１４１ａによる
中継処理よりもそのＦＩＦＯバッファ部１３１ａの送信
処理を優先させる送信優先度制御部である。ｂノードお
よびｃノードの構成はａノードと同様であり、また、そ
の他の構成は図１と同様なのでその重複する説明を省略
する。
ットワーク装置を示すブロック図であり、図において、
１４１ａは転送制御部１６ａ内に設けられ、受信したパ
ケットを送信可能となるまで記録する中継ＦＩＦＯバッ
ファ部、１４２ａはＦＩＦＯバッファ部１３１ａが一杯
になった時に、中継ＦＩＦＯバッファ部１４１ａによる
中継処理よりもそのＦＩＦＯバッファ部１３１ａの送信
処理を優先させる送信優先度制御部である。ｂノードお
よびｃノードの構成はａノードと同様であり、また、そ
の他の構成は図１と同様なのでその重複する説明を省略
する。
【００４１】
次に動作について説明する。ＦＩＦＯバッ
ファ部１３１ａは、他のノードから受信されたパケット
の中継処理を優先するために、自ノードから送信するパ
ケットを一時記録するために設けたものであるが、エラ
ー再送のためにＦＩＦＯバッファ部１３１ａが一杯にな
った時、送信優先度制御部１４２ａは、ＦＩＦＯバッフ
ァ部１３１ａからのパケットの送信を中継ＦＩＦＯバッ
ファ部１４１ａによる中継処理よりも優先してリンク制
御部１７ａに送信要求を出力する。そして、ＦＩＦＯバ
ッファ部１３１ａが空になると、送信優先度制御部１４
２ａは、再び中継ＦＩＦＯバッファ部１４１ａによる中
継処理に戻す。即ち、ＦＩＦＯバッファ部１３１ａが一
杯となったノードを一時的に送信優先とすることで、ノ
ードのパケットの送信要求の遅延を改善する。
ファ部１３１ａは、他のノードから受信されたパケット
の中継処理を優先するために、自ノードから送信するパ
ケットを一時記録するために設けたものであるが、エラ
ー再送のためにＦＩＦＯバッファ部１３１ａが一杯にな
った時、送信優先度制御部１４２ａは、ＦＩＦＯバッフ
ァ部１３１ａからのパケットの送信を中継ＦＩＦＯバッ
ファ部１４１ａによる中継処理よりも優先してリンク制
御部１７ａに送信要求を出力する。そして、ＦＩＦＯバ
ッファ部１３１ａが空になると、送信優先度制御部１４
２ａは、再び中継ＦＩＦＯバッファ部１４１ａによる中
継処理に戻す。即ち、ＦＩＦＯバッファ部１３１ａが一
杯となったノードを一時的に送信優先とすることで、ノ
ードのパケットの送信要求の遅延を改善する。
【００４２】
以上のように、この実施の形態７によれ
ば、ＦＩＦＯバッファ部１３１ａが一杯になった時に、
中継ＦＩＦＯバッファ部１４１ａによる中継処理よりも
そのＦＩＦＯバッファ部１３１ａの送信処理を優先させ
る送信優先度制御部１４２ａを設けたので、特定ノード
のＲＭＵのＣＰＵアクセス負荷が高い状況において、特
定ノードの転送停止を緩和することができる。
ば、ＦＩＦＯバッファ部１３１ａが一杯になった時に、
中継ＦＩＦＯバッファ部１４１ａによる中継処理よりも
そのＦＩＦＯバッファ部１３１ａの送信処理を優先させ
る送信優先度制御部１４２ａを設けたので、特定ノード
のＲＭＵのＣＰＵアクセス負荷が高い状況において、特
定ノードの転送停止を緩和することができる。
【００４３】
実施の形態８．
図９はこの発明の実施の形態８による分散共有メモリネ
ットワーク装置を示すブロック図であり、図において、
１６１ａはメモリ制御部１５ａ内に設けられ、ＣＰＵ１
１ａからローカルメモリ部１３ａの書込み可能領域が設
定され、ＣＰＵ１１ａからのストア命令がその書込み可
能領域内であればメモリ書込み部１６２ａによりそのデ
ータを書込み、書込み可能領域外であれば書込みを行わ
ない書込み可能領域設定部である。ｂノードおよびｃノ
ードの構成はａノードと同様であり、また、その他の構
成は図１と同様なのでその重複する説明を省略する。
ットワーク装置を示すブロック図であり、図において、
１６１ａはメモリ制御部１５ａ内に設けられ、ＣＰＵ１
１ａからローカルメモリ部１３ａの書込み可能領域が設
定され、ＣＰＵ１１ａからのストア命令がその書込み可
能領域内であればメモリ書込み部１６２ａによりそのデ
ータを書込み、書込み可能領域外であれば書込みを行わ
ない書込み可能領域設定部である。ｂノードおよびｃノ
ードの構成はａノードと同様であり、また、その他の構
成は図１と同様なのでその重複する説明を省略する。
【００４４】
次に動作について説明する。書込み可能領
域設定部１６１ａは、ローカルメモリ部１３ａにおいて
自ノードのＣＰＵ１１ａが書込みできる領域を、そのＣ
ＰＵ１１ａから設定し、そのＣＰＵ１１ａからストア命
令があった際には、メモリ書込み部１６２ａによりアド
レスをチェックし、書込み可能領域内であればメモリ書
込み部１６２ａによりローカルメモリ部１３ａにデータ
を書込む。また、書込み可能領域外であればストア命令
を無視し、ローカルメモリ部１３ａへの書込みもパケッ
トの送信も行わない。
域設定部１６１ａは、ローカルメモリ部１３ａにおいて
自ノードのＣＰＵ１１ａが書込みできる領域を、そのＣ
ＰＵ１１ａから設定し、そのＣＰＵ１１ａからストア命
令があった際には、メモリ書込み部１６２ａによりアド
レスをチェックし、書込み可能領域内であればメモリ書
込み部１６２ａによりローカルメモリ部１３ａにデータ
を書込む。また、書込み可能領域外であればストア命令
を無視し、ローカルメモリ部１３ａへの書込みもパケッ
トの送信も行わない。
【００４５】
なお、ＣＰＵ１１ａからの書込み可能領域
の設定方法は、可能領域の開始と終了アドレスを指定す
る方法、あるいは開始アドレスとサイズを指定する方法
がある。また、複数アドレスセットを指定することも可
能である。書込み可能領域は、複数ノードから書込み可
能と設定することもできる。また、書込み可能領域外へ
のアクセスがあった場合、ＣＰＵ１１ａに書込み禁止違
反があった旨を割り込み通知する、あるいはＣＳＲによ
り通知することを行う方法もある。
の設定方法は、可能領域の開始と終了アドレスを指定す
る方法、あるいは開始アドレスとサイズを指定する方法
がある。また、複数アドレスセットを指定することも可
能である。書込み可能領域は、複数ノードから書込み可
能と設定することもできる。また、書込み可能領域外へ
のアクセスがあった場合、ＣＰＵ１１ａに書込み禁止違
反があった旨を割り込み通知する、あるいはＣＳＲによ
り通知することを行う方法もある。
【００４６】
以上のように、この実施の形態８によれ
ば、ＣＰＵ１１ａからローカルメモリ部１３ａの書込み
可能領域が設定され、ＣＰＵ１１ａからのストア命令が
その書込み可能領域内であればメモリ書込み部１６２ａ
によりそのデータを書込み、書込み可能領域外であれば
書込みを行わない書込み可能領域設定部１６１ａを設け
たので、書込み可能なローカルメモリ部１３ａの領域を
ノード毎に設定を変えることができるので、該当ノード
以外によるデータ変更を防ぐことができ、データ保護が
可能となる。
ば、ＣＰＵ１１ａからローカルメモリ部１３ａの書込み
可能領域が設定され、ＣＰＵ１１ａからのストア命令が
その書込み可能領域内であればメモリ書込み部１６２ａ
によりそのデータを書込み、書込み可能領域外であれば
書込みを行わない書込み可能領域設定部１６１ａを設け
たので、書込み可能なローカルメモリ部１３ａの領域を
ノード毎に設定を変えることができるので、該当ノード
以外によるデータ変更を防ぐことができ、データ保護が
可能となる。
【００４７】
【発明の効果】
以上のように、請求項１記載の発明によ
れば、メモリ制御部に、ＣＰＵのエンディアンタイプを
設定したＣＰＵアクセスタイプ設定部と、ＣＰＵからの
ロードまたはストア命令をＣＰＵアクセスタイプ設定部
に設定されたエンディアンタイプに変換してローカルメ
モリ部へのアクセスを行うＣＰＵアクセス変換部とを備
えるように構成したので、異種のＣＰＵが混在する分散
共有メモリユニットを構成できる効果がある。
れば、メモリ制御部に、ＣＰＵのエンディアンタイプを
設定したＣＰＵアクセスタイプ設定部と、ＣＰＵからの
ロードまたはストア命令をＣＰＵアクセスタイプ設定部
に設定されたエンディアンタイプに変換してローカルメ
モリ部へのアクセスを行うＣＰＵアクセス変換部とを備
えるように構成したので、異種のＣＰＵが混在する分散
共有メモリユニットを構成できる効果がある。
【００４８】
請求項２記載の発明によれば、メモリ制御
部に、ＣＰＵからのストア命令におけるバースト転送ま
たはＤＭＡ転送を受信するブロック受信制御部と、その
ブロック受信制御部により受信されたブロックデータを
ローカルメモリ部に書き込むブロック書込み部とを備
え、転送制御部に、ブロック受信制御部により受信され
たブロックデータを含むブロックパケットを生成すると
共に、リンク制御部を介して受信したブロックパケット
をメモリ制御部に出力するブロックパケット送受信部を
備えるように構成したので、ＣＰＵからのブロック転送
をそのまま分散共有メモリユニットに反映することがで
きるので、ＣＰＵからローカルメモリ部への転送と、分
散共有メモリユニット間の転送が高速になり、帯域も節
約できる効果がある。
部に、ＣＰＵからのストア命令におけるバースト転送ま
たはＤＭＡ転送を受信するブロック受信制御部と、その
ブロック受信制御部により受信されたブロックデータを
ローカルメモリ部に書き込むブロック書込み部とを備
え、転送制御部に、ブロック受信制御部により受信され
たブロックデータを含むブロックパケットを生成すると
共に、リンク制御部を介して受信したブロックパケット
をメモリ制御部に出力するブロックパケット送受信部を
備えるように構成したので、ＣＰＵからのブロック転送
をそのまま分散共有メモリユニットに反映することがで
きるので、ＣＰＵからローカルメモリ部への転送と、分
散共有メモリユニット間の転送が高速になり、帯域も節
約できる効果がある。
【００４９】
請求項３記載の発明によれば、転送制御部
に、受信されたパケットのノードＩＤの最高値を検出す
る最大ノードＩＤ検出部と、その最大ノードＩＤ検出部
により検出されたノードＩＤの最高値を記録し、長寿パ
ケット処理部に所定の回数として設定する最大ノードＩ
Ｄ記録部とを備えるように構成したので、除外するパケ
ットの寿命をネットワーク側で自動設定することができ
る効果がある。
に、受信されたパケットのノードＩＤの最高値を検出す
る最大ノードＩＤ検出部と、その最大ノードＩＤ検出部
により検出されたノードＩＤの最高値を記録し、長寿パ
ケット処理部に所定の回数として設定する最大ノードＩ
Ｄ記録部とを備えるように構成したので、除外するパケ
ットの寿命をネットワーク側で自動設定することができ
る効果がある。
【００５０】
請求項４記載の発明によれば、転送制御部
に、所定の時間を経過した場合にＲＡＳ部に障害発生を
出力する周回タイマ部と、パケットの送信時に周回タイ
マ部をリセットする周回タイマリセット部と、そのパケ
ットの受信時に上記周回タイマ部をクリアする周回タイ
マクリア部とを備えるように構成したので、ネットワー
クの断線などによるパケット喪失を検出することができ
る効果がある。
に、所定の時間を経過した場合にＲＡＳ部に障害発生を
出力する周回タイマ部と、パケットの送信時に周回タイ
マ部をリセットする周回タイマリセット部と、そのパケ
ットの受信時に上記周回タイマ部をクリアする周回タイ
マクリア部とを備えるように構成したので、ネットワー
クの断線などによるパケット喪失を検出することができ
る効果がある。
【００５１】
請求項５記載の発明によれば、転送制御部
に、自ノードから送信されるパケットを記録する送信バ
ッファ部と、受信されたパケットのノードＩＤと自ノー
ドＩＤとの一致を検出する周回パケット検出部と、その
周回パケット検出部により一致が検出された場合に、送
信バッファ部に記録されたパケットと受信されたパケッ
トとの内容を比較し、パケットの周回による転送誤りを
検出する周回パケットエラー検出部と、その周回パケッ
トエラー検出部により転送誤りが検出された場合に、送
信バッファ部に記録されたパケットを再送信する再送制
御部とを備えるように構成したので、パケットの周回に
よる転送誤りを検出し、転送誤りが検出された場合に、
パケットを再送信することで、通信の信頼性を向上でき
る効果がある。
に、自ノードから送信されるパケットを記録する送信バ
ッファ部と、受信されたパケットのノードＩＤと自ノー
ドＩＤとの一致を検出する周回パケット検出部と、その
周回パケット検出部により一致が検出された場合に、送
信バッファ部に記録されたパケットと受信されたパケッ
トとの内容を比較し、パケットの周回による転送誤りを
検出する周回パケットエラー検出部と、その周回パケッ
トエラー検出部により転送誤りが検出された場合に、送
信バッファ部に記録されたパケットを再送信する再送制
御部とを備えるように構成したので、パケットの周回に
よる転送誤りを検出し、転送誤りが検出された場合に、
パケットを再送信することで、通信の信頼性を向上でき
る効果がある。
【００５２】
請求項６記載の発明によれば、転送制御部
に、自ノードから送信される複数のパケットを記録する
ＦＩＦＯバッファ部と、周回パケット検出部により一致
が検出された場合に、ＦＩＦＯバッファ部に記録された
先頭パケットと受信されたパケットとの内容を比較し、
パケットの周回による転送誤りを検出する周回パケット
エラー検出部と、その周回パケットエラー検出部により
転送誤りが検出されなかった場合に、ＦＩＦＯバッファ
部に記録された先頭パケットを１つ繰り上げると共に、
転送誤りが検出された場合に、そのＦＩＦＯバッファ部
に記録された全てのパケットに再送ビットを立てて再送
信し、送信済の再送ビットが立てられていないパケット
を受信した場合にそのパケットを棄却する再送制御部と
を備えるように構成したので、高信頼性を保ちつつ、連
続パケット送信が可能となるため、通信スループットを
向上できる効果がある。
に、自ノードから送信される複数のパケットを記録する
ＦＩＦＯバッファ部と、周回パケット検出部により一致
が検出された場合に、ＦＩＦＯバッファ部に記録された
先頭パケットと受信されたパケットとの内容を比較し、
パケットの周回による転送誤りを検出する周回パケット
エラー検出部と、その周回パケットエラー検出部により
転送誤りが検出されなかった場合に、ＦＩＦＯバッファ
部に記録された先頭パケットを１つ繰り上げると共に、
転送誤りが検出された場合に、そのＦＩＦＯバッファ部
に記録された全てのパケットに再送ビットを立てて再送
信し、送信済の再送ビットが立てられていないパケット
を受信した場合にそのパケットを棄却する再送制御部と
を備えるように構成したので、高信頼性を保ちつつ、連
続パケット送信が可能となるため、通信スループットを
向上できる効果がある。
【００５３】
請求項７記載の発明によれば、受信したパ
ケットを送信可能となるまで記録する中継ＦＩＦＯバッ
ファ部と、ＦＩＦＯバッファ部が一杯になった時に、中
継ＦＩＦＯバッファ部による中継処理よりもそのＦＩＦ
Ｏバッファ部の送信処理を優先させる送信優先度制御部
とを備えるように構成したので、ＣＰＵからのアクセス
頻度が高い、または、再送が発生したノードを一時的に
送信優先とすることで、当ノードの送信パケットの溢れ
を抑制できる効果がある。
ケットを送信可能となるまで記録する中継ＦＩＦＯバッ
ファ部と、ＦＩＦＯバッファ部が一杯になった時に、中
継ＦＩＦＯバッファ部による中継処理よりもそのＦＩＦ
Ｏバッファ部の送信処理を優先させる送信優先度制御部
とを備えるように構成したので、ＣＰＵからのアクセス
頻度が高い、または、再送が発生したノードを一時的に
送信優先とすることで、当ノードの送信パケットの溢れ
を抑制できる効果がある。
【００５４】
請求項８記載の発明によれば、メモリ制御
部に、ＣＰＵからローカルメモリ部の書込み可能領域が
設定され、そのＣＰＵからのストア命令がその書込み可
能領域内であればメモリ書込み部によりそのデータをそ
のローカルメモリ部に書込み、書込み可能領域外であれ
ば書込みを行わない書込み可能領域設定部を備えるよう
に構成したので、プログラムミス等による不正なローカ
ルメモリ部への書込みを防ぐことができる効果がある。
部に、ＣＰＵからローカルメモリ部の書込み可能領域が
設定され、そのＣＰＵからのストア命令がその書込み可
能領域内であればメモリ書込み部によりそのデータをそ
のローカルメモリ部に書込み、書込み可能領域外であれ
ば書込みを行わない書込み可能領域設定部を備えるよう
に構成したので、プログラムミス等による不正なローカ
ルメモリ部への書込みを防ぐことができる効果がある。
【図１】 この発明の実施の形態１による分散共有メモ
リネットワーク装置を示すブロック図である。
リネットワーク装置を示すブロック図である。
【図２】 この発明の実施の形態１による分散共有ユニ
ットを示すブロック図である。
ットを示すブロック図である。
【図３】 この発明の実施の形態２による分散共有メモ
リネットワーク装置を示すブロック図である。
リネットワーク装置を示すブロック図である。
【図４】 この発明の実施の形態３による分散共有メモ
リネットワーク装置を示すブロック図である。
リネットワーク装置を示すブロック図である。
【図５】 この発明の実施の形態４による分散共有メモ
リネットワーク装置を示すブロック図である。
リネットワーク装置を示すブロック図である。
【図６】 この発明の実施の形態５による分散共有メモ
リネットワーク装置を示すブロック図である。
リネットワーク装置を示すブロック図である。
【図７】 この発明の実施の形態６による分散共有メモ
リネットワーク装置を示すブロック図である。
リネットワーク装置を示すブロック図である。
【図８】 この発明の実施の形態７による分散共有メモ
リネットワーク装置を示すブロック図である。
リネットワーク装置を示すブロック図である。
【図９】 この発明の実施の形態８による分散共有メモ
リネットワーク装置を示すブロック図である。
リネットワーク装置を示すブロック図である。
【図１０】 この発明の実施の形態１によるパケット構
造を示す説明図である。
造を示す説明図である。
【図１１】 従来の分散共有メモリネットワーク装置を
示すブロック図である。
示すブロック図である。
【図１２】 メモリ情報がデータ単位で各ノード間を巡
回する様子を示す説明図である。
回する様子を示す説明図である。
１１ａ〜１１ｃ ＣＰＵ、１２ａ〜１２ｃ 分散共有メ
モリユニット（ＲＭＵ）、１３ａ〜１３ｃ ローカルメ
モリ部、１４ａ〜１４ｃ ＲＡＳ部、１５ａ〜１５ｃ
メモリ制御部、１６ａ〜１６ｃ 転送制御部、１７ａ〜
１７ｃ リンク制御部、１８ ネットワーク、２１ａ
ＣＰＵアクセスタイプ設定部、２２ａＣＰＵアクセス変
換部、４１ａ ブロック受信制御部、４２ａ ブロック
書込み部、４３ａ ブロックパケット送受信部、１０１
ａ 最大ノードＩＤ検出部、１０２ａ 最大ノードＩＤ
記録部、１１０ａ 周回タイマ部、１１１ａ 周回タイ
マリセット部、１１２ａ 周回タイマクリア部、１２１
ａ 送信バッファ部、１２２ａ 周回パケット検出部、
１２３ａ 周回パケットエラー検出部、１２４ａ再送制
御部、１３１ａ ＦＩＦＯバッファ部、１４１ａ 中継
ＦＩＦＯバッファ部、１４２ａ 送信優先度制御部、１
６１ａ 書込み可能領域設定部、１６２ａ メモリ書込
み部、。
モリユニット（ＲＭＵ）、１３ａ〜１３ｃ ローカルメ
モリ部、１４ａ〜１４ｃ ＲＡＳ部、１５ａ〜１５ｃ
メモリ制御部、１６ａ〜１６ｃ 転送制御部、１７ａ〜
１７ｃ リンク制御部、１８ ネットワーク、２１ａ
ＣＰＵアクセスタイプ設定部、２２ａＣＰＵアクセス変
換部、４１ａ ブロック受信制御部、４２ａ ブロック
書込み部、４３ａ ブロックパケット送受信部、１０１
ａ 最大ノードＩＤ検出部、１０２ａ 最大ノードＩＤ
記録部、１１０ａ 周回タイマ部、１１１ａ 周回タイ
マリセット部、１１２ａ 周回タイマクリア部、１２１
ａ 送信バッファ部、１２２ａ 周回パケット検出部、
１２３ａ 周回パケットエラー検出部、１２４ａ再送制
御部、１３１ａ ＦＩＦＯバッファ部、１４１ａ 中継
ＦＩＦＯバッファ部、１４２ａ 送信優先度制御部、１
６１ａ 書込み可能領域設定部、１６２ａ メモリ書込
み部、。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平４−330836（ＪＰ，Ａ)
特開 平５−167592（ＪＰ，Ａ)
神余浩夫他，「協調分散リアルタイム
システムの運用管理方式」，電子情報通
信学会技術研究報告，社団法人電子情報
通信学会，1996年 ３月21日，第95巻,
第602号，第15−22頁，ＣＰＳＹ95−111
神余浩夫他，「分散共有メモリシステ
ムのＲＡＳ方式」，電子情報通信学会技
術研究報告，社団法人電子情報通信学
会，1995年 ３月24日，第94巻，第573
号，第17−24頁，ＣＰＳＹ94−118
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 12/24 - 12/28
H04L 12/42 - 12/437
H04L 12/56
G06F 13/00
G06F 15/173
Claims (8)
- 【請求項１】 複数のＣＰＵが各々の分散共有メモリユ
ニットを介してスロッテッドリング接続されるネットワ
ークを備え、上記各々の分散共有メモリユニットは、上
記ＣＰＵからメモリアクセスされるローカルメモリ部
と、上記ＣＰＵからのロードまたはストア命令に応じて
上記ローカルメモリ部へのアクセスを行うと共に、受信
したパケットに応じてそのローカルメモリ部へのアクセ
スを行うメモリ制御部と、上記ＣＰＵからのストア命令
に応じて、ノードＩＤ，属性，アドレスおよびデータを
含むパケットを生成すると共に、受信したパケットに含
まれる属性を解読して有効なパケットである場合に上記
メモリ制御部にその受信したパケットを出力する転送制
御部と、その転送制御部により生成されたパケットを上
記ネットワークに送信すると共に、そのネットワークか
らパケットを受信し、その受信したパケットに含まれる
ノードＩＤが自ノードであればその受信したパケットを
棄却し、他ノードであればその受信したパケットをその
転送制御部に出力するリンク制御部と、当該分散共有メ
モリユニットの状態を診断監視し、電源断を含む障害時
には上記リンク制御部に受信されるパケットを直接他ノ
ードにバイパスするＲＡＳ部とを有する分散共有メモリ
ネットワーク装置において、上記メモリ制御部は、ＣＰ
Ｕのエンディアンタイプを設定したＣＰＵアクセスタイ
プ設定部と、上記ＣＰＵからのロードまたはストア命令
を上記ＣＰＵアクセスタイプ設定部に設定されたエンデ
ィアンタイプに変換してローカルメモリ部へのアクセス
を行うＣＰＵアクセス変換部とを備えたことを特徴とす
る分散共有メモリネットワーク装置。 - 【請求項２】 複数のＣＰＵが各々の分散共有メモリユ
ニットを介してスロッテッドリング接続されるネットワ
ークを備え、上記各々の分散共有メモリユニットは、上
記ＣＰＵからメモリアクセスされるローカルメモリ部
と、上記ＣＰＵからのロードまたはストア命令に応じて
上記ローカルメモリ部へのアクセスを行うと共に、受信
したパケットに応じてそのローカルメモリ部へのアクセ
スを行うメモリ制御部と、上記ＣＰＵからのストア命令
に応じて、ノードＩＤ，属性，アドレスおよびデータを
含むパケットを生成すると共に、受信したパケットに含
まれる属性を解読して有効なパケットである場合に上記
メモリ制御部にその受信したパケットを出力する転送制
御部と、その転送制御部により生成されたパケットを上
記ネットワークに送信すると共に、そのネットワークか
らパケットを受信し、その受信したパケットに含まれる
ノードＩＤが自ノードであればその受信したパケットを
棄却し、他ノードであればその受信したパケットをその
転送制御部に出力するリンク制御部と、当該分散共有メ
モリユニットの状態を診断監視し、電源断を含む障害時
には上記リンク制御部に受信されるパケットを直接他ノ
ードにバイパスするＲＡＳ部とを有する分散共有メモリ
ネットワーク装置において、上記メモリ制御部は、ＣＰ
Ｕからのストア命令におけるバースト転送またはＤＭＡ
転送を受信するブロック受信制御部と、そのブロック受
信制御部により受信されたブロックデータをローカルメ
モリ部に書き込むブロック書込み部とを備え、転送制御
部は、上記ブロック受信制御部により受信されたブロッ
クデータを含むブロックパケットを生成すると共に、リ
ンク制御部を介して受信したブロックパケットを上記メ
モリ制御部に出力するブロックパケット送受信部を備え
たことを特徴とする分散共有メモリネットワーク装置。 - 【請求項３】 複数のＣＰＵが各々の分散共有メモリユ
ニットを介してスロッテッドリング接続されるネットワ
ークを備え、上記各々の分散共有メモリユニットは、上
記ＣＰＵからメモリアクセスされるローカルメモリ部
と、上記ＣＰＵからのロードまたはストア命令に応じて
上記ローカルメモリ部へのアクセスを行うと共に、受信
したパケットに応じてそのローカルメモリ部へのアクセ
スを行うメモリ制御部と、上記ＣＰＵからのストア命令
に応じて、ノードＩＤ，属性，アドレスおよびデータを
含むパケットを生成すると共に、受信したパケットに含
まれる属性を解読して有効なパケットである場合に上記
メモリ制御部にその受信したパケットを出力する転送制
御部と、その転送制御部により生成されたパケットを上
記ネットワークに送信すると共に、そのネットワークか
らパケットを受信し、その受信したパケットに含まれる
ノードＩＤが自ノードであればその受信したパケットを
棄却し、他ノードであればその受信したパケットをその
転送制御部に出力するリンク制御部と、当該分散共有メ
モリユニットの状態を診断監視し、電源断を含む障害時
には上記リンク制御部に受信されるパケットを直接他ノ
ードにバイパスするＲＡＳ部とを有する分散共有メモリ
ネットワーク装置において、上記転送制御部は、受信さ
れたパケットのノードＩＤの最高値を検出する最大ノー
ドＩＤ検出部と、その最大ノードＩＤ検出部により検出
されたノードＩＤの最高値を記録し、長寿パケット処理
部に所定の回数として設定する最大ノードＩＤ記録部と
を備えたことを特徴とする分散共有メモリネットワーク
装置。 - 【請求項４】 複数のＣＰＵが各々の分散共有メモリユ
ニットを介してスロッテッドリング接続されるネットワ
ークを備え、上記各々の分散共有メモリユニットは、上
記ＣＰＵからメモリアクセスされるローカルメモリ部
と、上記ＣＰＵからのロードまたはストア命令に応じて
上記ローカルメモリ部へのアクセスを行うと共に、受信
したパケットに応じてそのローカルメモリ部へのアクセ
スを行うメモリ制御部と、上記ＣＰＵからのストア命令
に応じて、ノードＩＤ，属性，アドレスおよびデータを
含むパケットを生成すると共に、受信したパケットに含
まれる属性を解読して有効なパケットである場合に上記
メモリ制御部にその受信したパケットを出力する転送制
御部と、その転送制御部により生成されたパケットを上
記ネットワークに送信すると共に、そのネットワークか
らパケットを受信し、その受信したパケットに含まれる
ノードＩＤが自ノードであればその受信したパケットを
棄却し、他ノードであればその受信したパケットをその
転送制御部に出力するリンク制御部と、当該分散共有メ
モリユニットの状態を診断監視し、電源断を含む障害時
には上記リンク制御部に受信されるパケットを直接他ノ
ードにバイパスするＲＡＳ部とを有する分散共有メモリ
ネットワーク装置において、上記転送制御部は、所定の
時間を経過した場合にＲＡＳ部に障害発生を出力する周
回タイマ部と、パケットの送信時に上記周回タイマ部を
リセットする周回タイマリセット部と、そのパケットの
受信時に上記周回タイマ部をクリアする周回タイマクリ
ア部とを備えたことを特徴とする分散共有メモリネット
ワーク装置。 - 【請求項５】 複数のＣＰＵが各々の分散共有メモリユ
ニットを介してスロッテッドリング接続されるネットワ
ークを備え、上記各々の分散共有メモリユニットは、上
記ＣＰＵからメモリアクセスされるローカルメモリ部
と、上記ＣＰＵからのロードまたはストア命令に応じて
上記ローカルメモリ部へのアクセスを行うと共に、受信
したパケットに応じてそのローカルメモリ部へのアクセ
スを行うメモリ制御部と、上記ＣＰＵからのストア命令
に応じて、ノードＩＤ，属性，アドレスおよびデータを
含むパケットを生成すると共に、受信したパケットに含
まれる属性を解読して有効なパケットである場合に上記
メモリ制御部にその受信したパケットを出力する転送制
御部と、その転送制御部により生成されたパケットを上
記ネットワークに送信すると共に、そのネットワークか
らパケットを受信し、その受信したパケットに含まれる
ノードＩＤが自ノードであればその受信したパケットを
棄却し、他ノードであればその受信したパケットをその
転送制御部に出力するリンク制御部と、当該分散共有メ
モリユニットの状態を診断監視し、電源断を含む障害時
には上記リンク制御部に受信されるパケットを直接他ノ
ードにバイパスするＲＡＳ部とを有する分散共有メモリ
ネットワーク装置において、上記転送制御部は、自ノー
ドから送信されるパケットを記録する送信バッファ部
と、受信されたパケットのノードＩＤと自ノードＩＤと
の一致を検出する周回パケット検出部と、その周回パケ
ット検出部により一致が検出された場合に、上記送信バ
ッファ部に記録されたパケットと受信されたパケットと
の内容を比較し、パケットの周回による転送誤りを検出
する周回パケットエラー検出部と、その周回パケットエ
ラー検出部により転送誤りが検出された場合に、上記送
信バッファ部に記録されたパケットを再送信する再送制
御部とを備えたことを特徴とする分散共有メモリネット
ワーク装置。 - 【請求項６】 転送制御部は、自ノードから送信される
複数のパケットを記録するＦＩＦＯバッファ部と、周回
パケット検出部により一致が検出された場合に、上記Ｆ
ＩＦＯバッファ部に記録された先頭パケットと受信され
たパケットとの内容を比較し、パケットの周回による転
送誤りを検出する周回パケットエラー検出部と、その周
回パケットエラー検出部により転送誤りが検出されなか
った場合に、上記ＦＩＦＯバッファ部に記録された先頭
パケットを１つ繰り上げると共に、転送誤りが検出され
た場合に、そのＦＩＦＯバッファ部に記録された全ての
パケットに再送ビットを立てて再送信し、送信済の再送
ビットが立てられていないパケットを受信した場合にそ
のパケットを棄却する再送制御部とを備えたことを特徴
とする請求項５記載の分散共有メモリネットワーク装
置。 - 【請求項７】 受信したパケットを送信可能となるまで
記録する中継ＦＩＦＯバッファ部と、このＦＩＦＯバッ
ファ部が一杯になった時に、上記中継ＦＩＦＯバッファ
部による中継処理よりもそのＦＩＦＯバッファ部の送信
処理を優先させる送信優先度制御部とを備えたことを特
徴とする請求項６記載の分散共有メモリネットワーク装
置。 - 【請求項８】 複数のＣＰＵが各々の分散共有メモリユ
ニットを介してスロッテッドリング接続されるネットワ
ークを備え、上記各々の分散共有メモリユニットは、上
記ＣＰＵからメモリアクセスされるローカルメモリ部
と、上記ＣＰＵからのロードまたはストア命令に応じて
上記ローカルメモリ部へのアクセスを行うと共に、受信
したパケットに応じてそのローカルメモリ部へのアクセ
スを行うメモリ制御部と、上記ＣＰＵからのストア命令
に応じて、ノードＩＤ，属性，アドレスおよびデータを
含むパケットを生成すると共に、受信したパケットに含
まれる属性を解読して有効なパケットである場合に上記
メモリ制御部にその受信したパケットを出力する転送制
御部と、その転送制御部により生成されたパケットを上
記ネットワークに送信すると共に、そのネットワークか
らパケットを受信し、その受信したパケットに含まれる
ノードＩＤが自ノードであればその受信したパケットを
棄却し、他ノードであればその受信したパケットをその
転送制御部に出力するリンク制御部と、当該分散共有メ
モリユニットの状態を診断監視し、電源断を含む障害時
には上記リンク制御部に受信されるパケットを直接他ノ
ードにバイパスするＲＡＳ部とを有する分散共有メモリ
ネットワーク装置において、上記メモリ制御部は、ＣＰ
Ｕからローカルメモリ部の書込み可能領域が設定され、
そのＣＰＵからのストア命令がその書込み可能領域内で
あればメモリ書込み部によりそのデータをそのローカル
メモリ部に書込み、書込み可能領域外であれば書込みを
行わない書込み可能領域設定部を備えてノード間で書き
込み領域を分離できることを特徴とする分散共有メモリ
ネットワーク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07865397A JP3401160B2 (ja) | 1997-03-28 | 1997-03-28 | 分散共有メモリネットワーク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07865397A JP3401160B2 (ja) | 1997-03-28 | 1997-03-28 | 分散共有メモリネットワーク装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10276198A JPH10276198A (ja) | 1998-10-13 |
| JP3401160B2 true JP3401160B2 (ja) | 2003-04-28 |
Family
ID=13667828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07865397A Expired - Fee Related JP3401160B2 (ja) | 1997-03-28 | 1997-03-28 | 分散共有メモリネットワーク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3401160B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3701148B2 (ja) * | 1999-07-28 | 2005-09-28 | 株式会社日立製作所 | コンテンツの配信方法 |
| JP4297056B2 (ja) | 2005-01-19 | 2009-07-15 | トヨタ自動車株式会社 | 故障診断データ記録システム及び故障診断データ記録方法 |
| US20080235493A1 (en) * | 2007-03-23 | 2008-09-25 | Qualcomm Incorporated | Instruction communication techniques for multi-processor system |
| JP2012027782A (ja) * | 2010-07-26 | 2012-02-09 | Nec Computertechno Ltd | コンピュータシステム、コンピュータ、及び制御方法 |
| JP6005533B2 (ja) | 2013-01-17 | 2016-10-12 | 株式会社東芝 | 記憶装置および記憶方法 |
| US20140280669A1 (en) * | 2013-03-15 | 2014-09-18 | Microsoft Corporation | Memory Sharing Over A Network |
| CN104360189B (zh) * | 2014-03-26 | 2017-05-31 | 国家电网公司 | 一种电网停电事件判断方法 |
| GB2563886B (en) * | 2017-06-28 | 2019-12-25 | Advanced Risc Mach Ltd | Realm management unit-private memory regions |
-
1997
- 1997-03-28 JP JP07865397A patent/JP3401160B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| 神余浩夫他，「分散共有メモリシステムのＲＡＳ方式」，電子情報通信学会技術研究報告，社団法人電子情報通信学会，１９９５年 ３月２４日，第９４巻，第５７３号，第１７−２４頁，ＣＰＳＹ９４−１１８ |
| 神余浩夫他，「協調分散リアルタイムシステムの運用管理方式」，電子情報通信学会技術研究報告，社団法人電子情報通信学会，１９９６年 ３月２１日，第９５巻，第６０２号，第１５−２２頁，ＣＰＳＹ９５−１１１ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10276198A (ja) | 1998-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5020020A (en) | Computer interconnect system with transmit-abort function | |
| US4845722A (en) | Computer interconnect coupler employing crossbar switching | |
| US4887076A (en) | Computer interconnect coupler for clusters of data processing devices | |
| US5187780A (en) | Dual-path computer interconnect system with zone manager for packet memory | |
| JP2944055B2 (ja) | インテリジェント通信網インタフェース回路 | |
| JP3401160B2 (ja) | 分散共有メモリネットワーク装置 | |
| EP0525736B1 (en) | Data storing system for a communication control circuit | |
| US8522075B2 (en) | Storage system having storage devices for storing data and control devices for controlling the storage devices | |
| JPH07262151A (ja) | 並列プロセッサシステムおよびそれに適したパケット廃棄方法 | |
| JPH0341522A (ja) | メッセージ紛失検出処理方式 | |
| US20060129714A1 (en) | Method and apparatus for transferring data | |
| JPS6072351A (ja) | パケツト通信システムの動作状態監視方法 | |
| JP3077610B2 (ja) | 装置内監視制御方式 | |
| JP3466860B2 (ja) | リング型ネットワークのノード並び順チェック方式 | |
| US5854792A (en) | Network connection apparatus | |
| US6907503B2 (en) | Dual port RAM communication protocol | |
| JP3663569B2 (ja) | 二重化システム | |
| JP3538069B2 (ja) | ブロードキャスト通信試験方式 | |
| JPS6412144B2 (ja) | ||
| JP2000165424A (ja) | ループ式データ伝送装置 | |
| JPH05233538A (ja) | シリアルデータ転送装置 | |
| JP3138945B2 (ja) | デ−タ転送方法 | |
| JPS6327741B2 (ja) | ||
| JPS626361A (ja) | 複数プロセツサ間デ−タ転送方式 | |
| JPH09181771A (ja) | Ｌａｎのスイッチング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |