JP3663569B2 - 二重化システム - Google Patents
二重化システム Download PDFInfo
- Publication number
- JP3663569B2 JP3663569B2 JP22971998A JP22971998A JP3663569B2 JP 3663569 B2 JP3663569 B2 JP 3663569B2 JP 22971998 A JP22971998 A JP 22971998A JP 22971998 A JP22971998 A JP 22971998A JP 3663569 B2 JP3663569 B2 JP 3663569B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- control unit
- signal
- register
- retry
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1443—Transmit or communication errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
- G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、二重化構成のバス中継装置を用いた二重化システムに関する。
各種の情報処理や制御を行うシステムは、信頼性向上の為に二重化構成が採用されている。その場合、一方のシステムバスと他方のシステムバスとの間を接続するバス中継装置が設けられている。このようなバス中継装置を介して円滑に情報の転送が可能となるように構成することが必要である。
【０００２】
【従来の技術】
図２５はシステム構成説明図であり、０系システムと１系システムとの二重化システムの要部を示し、２０１，２１１はプロセッサ（ＣＰＵ）、２０２，２０３，２１２，２１３は入出力制御装置（ＩＯＣ）、２０４，２１４はバス中継装置、２０５，２１５はシステムバス、２１０は交差バスを示す。なお、一方と他方とのシステムバス２０５，２１５には、図示を省略したメモリや各種のインタフェース等も接続されるものである。
【０００３】
二重化システムに於いては、０系と１系との何れか一方がアクト側、他方がスタンバイ側となり、プロセッサ２０１，２１１のプロセッサ制御によって各種の情報処理が行われ、例えば、交換機の通話路装置等が制御される。その場合、二重化システムの０系と１系とは同時に同一の処理を実行し、実行結果をアクト側から出力する構成が一般的である。従って、０系と１系との間は同一の処理結果が得られるように、相互に各種の情報を、バス中継装置２０４，２１４と交差バス２１０とを介して転送することになる。
【０００４】
図２６は従来例のバス中継装置の要部説明図であり、２２１，２２２はバス制御部、２２３，２２４はバッファ、２２５はレジスタである。例えば、一方のバス制御部２２１にシステムバス２０５又は２１５（図１参照）を接続し、他方のバス制御部２２２に交差バス２１０を接続する。例えば、０系システムから１系システムへデータを転送する場合、コマンドとアドレスとデータとを含む転送情報が、０系システム側のバス制御部２２１からバッファ２２３に書込まれる。バス制御部２２２は、このバッファ２２３から読出した転送情報を交差バスを介して１系システム側のバス中継装置へ転送する。
【０００５】
反対に、１系システムから０系システムへの転送データは、交差バスを介してバス制御部２２２からバッファ２２４に書込まれる。そして、バス制御部２２１は、このバッファ２２４から読出した転送情報をシステムバスに送出する。バッファ２２３，２２４はファースト・イン・ファースト・アウト（ＦＩＦＯ）形式のメモリにより構成されており、バッファ２２３は、読出した情報をバス制御部２２２側かレジスタ２２５側かの何れに送出するかを判定する機能を備え、又バッファ２２４は、読出した情報をバス制御部２２１側かレジスタ２２５側かの何れに送出するかを判定する機能を備えている。
【０００６】
このレジスタ２２５は、障害発生情報や復旧指示情報等を保持するものであり、バッファ２２３，２２４を介して障害発生情報等を書込み、又バッファ２２３，２２４を介して読出すことができる。即ち、システムバス側と交差バス側との両方から、バッファ２２３，２２４を介してレジスタ２２５をアクセスし、障害発生情報等の書込み及び読出しを可能としている。
【０００７】
図２７は従来例の障害処理のフローチャートであり、アクセス異常終了により障害処理を開始し（Ｃ１）、０系と１系との中のアクト（ＡＣＴ）側の全入出力装置（ＩＯ）へアクセスする（Ｃ２）。そして、全アクセスが異常終了か否かを判定し（Ｃ３）、異常終了の場合は、アクト側のシステムバス障害と判断する。又全アクセスが異常終了でない場合は、特定入出力装置の異常終了か否かを判定し（Ｃ４）、異常終了の場合は、その特定入出力装置の障害と判定する。
【０００８】
又特定入出力装置の異常終了でない場合、バス中継装置へアクセスし（Ｃ５）、異常終了か否かを判定し（Ｃ６）、異常終了の場合は交差バスの障害と判定し、又異常終了でない場合は、スタンバイ（ＳＢＹ）側の全入出力装置へアクセスする（Ｃ７）。そして、全アクセス入出力装置が異常終了か否かを判定し（Ｃ８）、全アクセス入出力装置の異常終了の場合は、スタンバイ側のシステムバスの障害と判定し、又全アクセス入出力装置の異常終了でない場合は、特定入出力装置の異常終了か否かを判定し（Ｃ９）、特定入出力装置の異常終了の場合は、その特定入出力装置の障害と判定し、それ以外の場合は、障害ではなく、単なる輻輳状態が発生したものとして、障害処理を終了する。
【０００９】
０系システムと１系システムとの何れか一方に於いて、前述のような障害処理により障害発生と判定すると、障害検出側のバス中継装置の前述のレジスタ２２５にその障害発生情報を書込み、他方のシステムからそのレジスタ２２５の内容を読出すことにより、相手側システムの障害状態を認識できることになる。又障害復旧処理後、この障害発生情報に対する復旧表示を行うことになる。
【００１０】
【発明が解決しようとする課題】
従来例の二重化システムに於けるバス中継装置２０４，２１４の障害発生情報等を保持するレジスタ２２５は、バッファ２２３，２２４を介してアクセスするものである。従って、図２６に於いて、例えば、バッファ２２３の空き容量がなくなった場合、レジスタ２２５に対するアクセス要求を書込むことができないので、レジスタ２２５に対してバス制御部２２１側からアクセスできないことになる。又レジスタ２２５に対するアクセス要求をバッファ２２３に書込んだ後、バッファ２２３からの転送情報の読出しが、例えば、交差バス側の障害により停止状態となった時も、レジスタ２２５に対してアクセスできないことになる。同様に、バッファ２２４に空き容量がなくなった場合、又はバッファ２２４から転送情報の読出しが停止状態となった場合に、バス制御部２２２側からレジスタ２２５に対するアクセスができないことになる。
【００１１】
前述のようにレジスタ２２５に対するアクセスができなくなると、障害発生情報の書込み及び読出しができなくなる。又障害復旧表示の情報の書込み及び読出しもできなくなる。従って、障害発生箇所の探索及び障害発生箇所対応のリセット等による動作の再開ができないことになる。その場合は、システム全体のリセットを行った後、立上げることになる。それによるサービスの中断が生じる問題があった。
本発明は、バッファによる影響を受けることなく、障害発生情報等を保持するレジスタに対するアクセスを可能とすることを目的とする。
【００１２】
【課題を解決するための手段】
本発明のバス中継装置は、（１）一方のシステムバスと、他方のシステムバスとの間を、交差バスを介して接続して転送情報を中継するバス中継装置であって、システムバス１０に接続した第１のバス制御部１と、交差バス１１に接続した第２のバス制御部２と、第１のバス制御部１と第２のバス制御部２との間に接続した伝送情報を中継する為のバッファ３，４と、障害発生情報等を書込むレジスタ５とを備え、このレジスタ５を、第１のバス制御部１及び第２のバス制御部２からそれぞれ直接的にアクセス可能に接続した構成を有する。
【００１３】
又（２）第１のバス制御部１と第２のバス制御部２は、バッファ３，４がフル状態でない時に転送情報を書込み、フル状態の時に転送情報の書込みを中止して、この転送情報の送信元にビジー信号を送出する受信制御部６，７と、バッファ３，４内の転送情報を読出して送信先に送出する送信制御部８，９とを備え、受信制御部６，７は、バッファ３，４がフル状態か否かに関係なく、レジスタ５に対するアクセス要求を受付けて、障害発生情報等の書込みを行う構成を有し、送信制御部８，９は、レジスタ５に対するアクセス要求を受付けて、障害発生情報等を読出して送出する構成を有するものである。
【００１４】
又（３）第１のバス制御部１と第２のバス制御部２との送信制御部８，９は、バッファ３，４から読出した転送情報を送信先に送出し、この送信先への転送が異常終了した時に、バッファ４，５からの読出しのリトライを行い、このリトライの回数をカウントするカウンタと、このカウンタによるリトライ回数が所定値を超えた時に、リトライオーバー信号をレジスタ５に書込む構成とを有するものである。
【００１５】
又（４）送信制御部８，９は、カウンタによるリトライ回数の所定値を設定するリトライ回数指定レジスタと、このリトライ回数指定レジスタの設定リトライ回数と、カウンタによるリトライ回数とを比較して一致した時に、リトライオーバー信号を出力する一致判定部とを有するものである。
【００１６】
又（５）送信制御部８，９は、アクセス元判定部と、このアクセス元判定部により判定したアクセス元対応にリトライ回数をカウントする複数のカウンタと、この複数のカウンタ対応に、アクセス元の種別に従ってリトライ回数を設定するリトライ回数指定レジスタと、このリトライ回数指定レジスタの設定リトライ回数と、このリトライ回数指定レジスタ対応のカウンタによるリトライ回数とをそれぞれ比較して一致した時にリトライオーバー信号を出力する一致判定部とを有するものである。
【００１７】
又（６）第１のバス制御部１と第２のバス制御部２との受信制御部６，７は、レジスタ５に対するアクセスか否かを判定する判定部と、レジスタ５に対するアクセスでなく、且つバッファ３，４がフル状態でない時に、バッファ３，４に転送情報を書込み、且つレジスタ５に対するアクセスの時に、バッファ３，４のフル状態の有無に関係なく、レジスタ５に情報を書込むデータ受信制御部を有するものである。
【００１８】
又本発明の二重化システムは、（７）プロセッサをそれぞれ接続した一方と他方とのシステムバス間を、交差バスを介してバス中継装置により接続した二重化システムであって、バス中継装置は、一方又は他方のシステムバスに接続した第１のバス制御部１と、交差バスに接続した第２のバス制御部２と、第１のバス制御部１と第２のバス制御部２との間に接続した伝送情報を中継する為のバッファ３，４と、障害発生情報等を書込むレジスタ５とを備え、このレジスタ５を、第１のバス制御部１及び第２のバス制御部２からそれぞれ直接的にアクセス可能に接続した構成を有し、一方のシステムバス側から他方のシステムバス側への転送要求時に、バス中継装置からの応答無し又はエラー応答の場合、転送要求元からレジスタ５を参照して、バス中継装置の接続先の障害か否かを判定する構成を有するものである。
【００１９】
又（８）二重化システムは、一方のシステムバス側から他方のシステムバス側への転送要求時に、バス中継装置からの応答無し又はエラー応答の場合、転送要求元からレジスタ５を参照して、リトライオーバー信号が書込まれているが、バス中継装置の接続先の障害でない時に、リトライを実行する構成を有するものである。
【００２０】
又（９）二重化システムは、一方のシステムバス側から他方のシステムバス側への転送要求時に、バス中継装置からの応答無し又はエラー応答の場合、転送要求元からレジスタ５を参照して、リトライオーバー信号が書込まれ、且つ転送先の障害発生情報が書込まれている時に、転送を中止する構成を有するものである。
【００２１】
又（１０）前述の二重化システムに於けるバス中継装置は、前述の何れかの構成を備えることができる。
【００２２】
【発明の実施の形態】
図１は本発明の実施の形態のバス中継装置の要部説明図であり、１，２は第１，第２のバス制御部、３，４はバッファ、５はレジスタ、６，７は受信制御部、８，９は送信制御部、１０はシステムバス、１１は交差バスを示す。バッファ３，４は、それぞれ従来例と同様に第１，第２のバス制御部１，２を介した転送情報を一時的に蓄積するＦＩＦＯ形式のメモリ構成を有するものである。又レジスタ５は、バス制御部１，２から直接的にアクセスが可能に接続する。又システムバス１０は、二重化システムを構成する一方と他方とのシステムバスの何れかを示し、一方と他方とのシステムバスを、それぞれバス中継装置と交差バスとを介して接続するものである。
【００２３】
即ち、第１，第２のバス制御部１，２の受信制御部６，７からレジスタ５にアクセスして、システムバス１０側又は交差バス１１側からの障害発生情報等を書込み、又送信制御部８，９からレジスタ５にアクセスして、障害発生情報等を読出して、システムバス１０側又は交差バス１１側へ送出する。従って、バッファ３，４がフル状態となってもレジスタ５に書込まれた障害発生情報等を書込み又は読出しを行うことができる。それにより、障害発生箇所の探索が容易となり、障害発生箇所のみのリセット処理で済むから、システム全体のリセットを行う必要がなくなり、サービス中断を生じることなく、障害復旧が可能となる。
【００２４】
図２は本発明の実施の形態のバス制御部の説明図であり、図１の第１のバス制御部１と、バッファ３，４と、レジスタ５とについて示し、受信制御部６は、データ受信制御部１３と、応答送信制御部１４とを備え、又送信制御部８は、データ送信制御部１５と、応答受信制御部１６とを備えている。又応答受信制御部１６は、第１〜第３の回路部１７〜１９から構成されている場合を示す。
【００２５】
又第２のバス制御部２（図１参照）と、バッファ３，４と、レジスタ５との関連構成は、第１のバス制御部１の受信制御部６と、バス制御部２の受信制御部７とが対応した構成を有し、又第１のバス制御部１の送信制御部８と、第２のバス制御部２の送信制御部９とが対応した構成を有するものであり、レジスタ５に対して、受信制御部７と送信制御部９からアクセスできる構成となる。
【００２６】
又（ａ）はコマンドセレクト信号Ｃｍｄｓ、（ｂ）はコマンド有効信号Ｃａｄｓ、（ｃ）は転送データＣＡＤ、（ｄ）は応答信号Ｒｅｓｐｏｎｓｅ、（ｅ）はビジー信号Ｂｕｓｙ、（ｆ）はコマンドセレクト信号Ｃｍｄｓ、（ｇ）はコマンド有効信号Ｃａｄｓ、（ｈ）は転送データＣＡＤ、（ｉ）は応答信号Ｒｅｓｐｏｎｓｅ、（ｊ）はビジー信号Ｂｕｓｙを示す。又受信制御部６に関連したＢｕｆｆｅｒ ｆｕｌｌはバッファ３の空き領域無しのフル状態信号、Ｂｕｆｅｒ ｗｅはバッファ３の書込イネーブル信号、Ｗ ｄａｔａは書込データ、即ち、転送データ、Ｒｅｇ ｗｅはレジスタ５に対する書込イネーブル信号、Ｊｏｕｔは判定出力信号を示す。
【００２７】
又送信制御部８に関連したＲｅｇ ｄはレジスタ５からの読出データ、Ｒｅｑは要求信号、Ｂｕｆｆｅｒ Ｒｅはバッファ４に対する読出イネーブル信号、Ｒ ｄａｔａはバッファ４からの読出データ、即ち、転送データ、Ｒｅｇ Ｒｅはレジスタ５に対する読出イネーブル信号、Ｃｏｍｐｌｅｔｅは終了信号、Ｒｅｔｒｙはリトライ信号を示す。従って、レジスタ５に対して、書込イネーブル信号Ｒｅｇ ｗｅと書込データＷ ｄａｔａとを加えることにより、障害発生情報等を書込むことができ、又読出イネーブル信号Ｒｅｇ Ｒｅを加えることにより、障害情報等のデータＲｅｇ ｄを読出すことができる。即ち、バッファ３，４を介することなく、バス制御部１からレジスタ５にアクセスすることができる。
【００２８】
図３はバス中継装置間の転送情報の説明図であり、二重化システムを構成する０系システム側のバス中継装置２０Ａから１系システム側のバス中継装置２０Ｂに転送情報を交差バスを介して転送する場合を示し、その交差バスにより、クロック信号ＣＬＫと、コマンドセレクト信号ＣＭＤＳと、コマンド有効信号ＣＡＤＳと、コマンドＣとアドレスＡとデータＤとを含む転送情報ＣＡＤと、応答信号Ｒｅｓｐと、ビジー信号Ｂｕとが転送される。
【００２９】
又バス中継装置２０Ａに於けるＣｌｋ ｏｕｔ、Ｃｍｄｓ ｏｕｔ、Ｃａｄｓ ｏｕｔ、ＣＡＤ（０：３１） ｏｕｔのそれぞれは、交差バスに送出するクロック信号、コマンドセレクト信号、コマンド有効信号及び転送情報を示し、又Ｒｅｓｐｏｎｓｅ ｉｎ、Ｂｕｓｙ ｉｎは、交差バスを介して受信した応答信号とビジー信号とを示す。又バス中継装置２０Ｂに於けるＣｌｋ ｉｎ、Ｃｍｄｓ ｉｎ、Ｃａｄｓ ｉｎ、ＣＡＤ（０：３１） ｉｎのそれぞれは、交差バスを介して入力されたクロック信号、コマンドセレクト信号、コマンド有効信号及び転送情報を示し、又Ｒｅｓｐｏｎｓｅ ｏｕｔ、Ｂｕｓｙ ｏｕｔは、交差バスを介して送信する応答信号とビジー信号とを示す。なお、ＣＡＤ（０：３１）は０〜３１ビット構成のコマンド，アドレス，データを表すものである。
【００３０】
図４及び図５は転送動作の説明図であり、図３と同一符号は同一の信号の一例を示す。図４に於いては、バス中継装置２０Ａから、クロック信号ＣＬＫに同期して、コマンドセレクト信号ＣＭＤＳと、コマンド有効信号ＣＡＤＳと、コマンドＣ，アドレスＡ，データＤからなる転送情報ＣＡＤが交差バスに送出される。この場合、転送情報ＣＡＤを送出中はコマンド有効信号ＣＡＤＳをアサートする。この転送情報ＣＡＤに対してバス中継装置２０Ｂからクロック信号ＣＬＫの１．５サイクル後に応答信号Ｒｅｓｐが送出された場合を示し、ビジー信号Ｂｕｓは“０”の場合を示す。即ち、バス中継装置２０Ｂに於いて転送情報を受信したことを示すことになる。
【００３１】
又図５に於いては、図４の場合と同様にクロック信号ＣＬＫと、コマンドセレクト信号ＣＭＤＳと、コマンド有効信号ＣＡＤＳと、転送情報ＣＡＤとが、バス中継装置２０Ａからバス中継装置２０Ｂに送出され、バス中継装置２０Ｂからクロック信号ＣＬＫの１．５サイクル後に応答信号Ｒｅｓｐと、バス中継装置２０Ｂのバッファに空き領域がない等の場合のビジー信号Ｂｕｓとが送出され、バス中継装置２０Ｂに於いて転送情報を受信できないことを示す。即ち、異常終了の場合を示す。
【００３２】
図６はＩＤ割付け及びＩＤ転送の説明図であり、（Ａ）に於いては、二重化システムの０系システムのプロセッサ２１はＩＤ＝００、入出力装置（ＩＯ）２２はＩＤ＝０１、バス中継装置２４はＩＤ＝０２とし、１系システムのプロセッサ３１はＩＤ＝１０、入出力装置（ＩＯ）はＩＤ＝１１、バス中継装置３４はＩＤ＝１２に割付けた場合を示す。同様にして、それぞれのシステム内の他の入出力装置やメモリ等に対してもＩＤを割付けることができる。なお、２３，３３はシステムバス、３０は交差バスを示す。
【００３３】
又（Ｂ）はコマンドフィールドのヘッダに相当する部分を示し、転送情報を、前述のように、コマンドＣとアドレスＡとデータＤとから構成し、例えば、パケット形式とすることができる。このヘッダのＳＩＤは送信元ＩＤフィールド、ＲＩＤは送信先ＩＤフィールド、ＲＳＶはリザーブ・フィールド、ｏａはオーダ転送時“１”、アンサ転送時“０”とするフィールドを示す。
【００３４】
従って、０系システムのプロセッサ２１から１系の入出力装置３２に対するコマンドを転送する場合、ＳＩＤ＝００、ＲＩＤ＝３２、ｏａ＝１として、オーダ転送を示す。これに対する入出力装置３２からのアンサ転送は、ＳＩＤ＝３２、ＲＩＤ＝００、ｏａ＝０とする。同様に、プロセッサ２１からバス中継装置３４に対するレジスタの読出し等のコマンドを転送する場合は、ＳＩＤ＝００、ＲＩＤ＝３４、ｏａ＝１として、オーダ転送を示す。これに対するバス中継装置３４からのアンサ転送は、ＳＩＤ＝３４、ＲＩＤ＝００、ｏａ＝０とする。
【００３５】
図７は本発明の実施の形態のデータ受信制御部の説明図であり、図２に於ける受信制御部６のデータ受信制御部１３の要部を示す。図７に於いて、４１〜４３，４７〜４９はフリップフロップ（ＦＦ）、４４はＩＤ判定部、４５，４６はゲート回路である。
【００３６】
このデータ受信制御部には、図２に於ける（ａ）のコマンドセレクト信号Ｃｍｄｓ ｉｎと、（ｂ）のコマンド有効信号Ｃａｄｓ ｉｎと、（ｃ）の転送データＣＡＤ（０：３１） ｉｎと、バッファ３からのフル状態信号Ｂｕｆｆｅｒ ｆｕｌｌとが入力される。又Ｃｍｓｄ ｆ，Ｃａｄｓ ｆ，ＣＡＤ ｆは、それぞれフリップフロップ４１，４２，４３の出力を示す。
【００３７】
ＩＤ判定部４４は、図６の（Ｂ）に示すヘッダのＲＩＤフィールドの送信先ＩＤがレジスタ５（図２参照）を示すか否かを判定する場合を示す。このＩＤ判定部４４からの判定信号Ｊｏｕｔを応答送信制御部１４（図２参照）に送出すると共に、ゲート回路４５，４６に入力する。この場合、ＲＩＤフィールドにレジスタ５のＩＤが付加されている場合、ＩＤ判定部４４からの判定信号Ｊｏｕｔは“１”となり、コマンド有効信号Ｃａｄｓ ｆが“１”であると、ゲート回路４５のアンド条件の出力信号が“１”となり、フリップフロップ４７を介してレジスタ５に対して書込イネーブル信号Ｒｅｇ ｗｅが出力され、その時のフリップフロップ４９の出力信号の障害発生情報等の書込データＷ ｄａｔａがレジスタ５に書込まれる。又この時、“１”の判定信号Ｊｏｕｔが禁止入力となるから、ゲート回路４６は閉じられた状態となる。
【００３８】
又判定信号Ｊｏｕｔが“０”の場合、即ち、レジスタ５に書込む障害発生情報等のデータでなく、交差バスを介して転送する情報の場合、フル状態信号Ｂｕｆｆｅｒ ｆｕｌｌが“０”でバッファ３がフル状態ではないことを示し、且つコマンド有効信号Ｃａｄｓ ｆが“１”の時に、禁止入力が“０”であるから、ゲート回路４６の出力信号が“１”となり、フリップフロップ４８を介して、バッファ３に対する書込イネーブル信号Ｂｕｆｆｅｒ ｗｅが出力され、その時のフリップフロップ４９からの書込データＷ ｄａｔａがバッファ３に書込まれる。即ち、転送データがバッファ３に書込まれる。又前述の条件以外の場合は、書込イネーブル信号Ｂｕｆｆｅｒ ｗｅが出力されないので、バッファ３への書込みは行われない。即ち、バッファとレジスタとを選択して指定し、情報の書込みを行うことができる。
【００３９】
図８は本発明の実施の形態のＩＤ判定部の説明図であり、図７に於けるＩＤ判定部４４の要部を示し、５１は一致判定部、５２はセレクタ（ＳＥＬ）、５３はＩＤレジスタ、５４はフリップフロップ（ＦＦ）である。ＩＤレジスタ５３には、前述のように、レジスタ５のＩＤが格納されている。そして、一致判定部５１に、このＩＤレジスタ５３からのＩＤと、図７に示すフリップフロップ４３からの転送データＣＡＤ ｆのヘッダ、即ち、図６の（Ｂ）に示すヘッダのＲＩＤフィールドの送信先ＩＤとが入力される。
【００４０】
ＩＤの比較一致の時は、出力信号ｃｍｐは“１”、比較不一致の時は、出力信号ｃｍｐは“０”となる。又セレクタ５２は、図７に示すフリップフロップ４１から端子Ｓに加えられるコマンドセレクタ信号Ｃｍｄｓ ｆによって端子Ａ，Ｂの信号を選択して出力するもので、コマンドセレクト信号Ｃｍｄｓ ｆ＝“１”の時、端子Ａを選択し、コマンドセレクト信号Ｃｍｄｓ ｆ＝“０”の時、端子Ｂを選択して、判定信号Ｊｏｕｔを出力し、且つフリップフロップ５４により保持して、端子Ｂに入力する。
【００４１】
図９は本発明の実施の形態の応答送信制御部の説明図であり、図２の応答送信制御部１４の要部を示し、５５はゲート回路、５６，５７はフリップフロップ（ＦＦ）である。この応答送信制御部には、データ受信制御部１３からのコマンド有効信号Ｃａｄｓ ｆと、ＩＤ判定部４４のセレクタ５２からの判定信号Ｊｏｕｔと、データ受信制御部１３からのフル状態信号Ｂｕｆｆｅｒ ｆｕｌｌとが入力され、フリップフロップ５６を介してコマンド有効信号Ｃａｄｓ ｆに対応した応答信号Ｒｅｓｐｏｎｓｅ ｏｕｔ（図２に於ける（ｄ）に示す信号）が出力される。
【００４２】
又Ｃａｄｓ ｆ＝“１”、Ｊｏｕｔ＝“０”、Ｂｕｆｆｅｒ ｆｕｌｌ＝“１”の時、ゲート回路５５の出力信号が“１”となり、フリップフロップ５７を介して“１”のビジー信号Ｂｕｓｙ ｏｕｔ（図２に於ける（ｅ）に示す信号）が出力される。しかし、Ｊｏｕｔ＝“１”、即ち、レジスタ５に対するアクセス時、或いは、Ｂｕｆｆｅｒ ｆｕｌｌ＝“０”、即ち、バッファに空き領域が存在する時は、ゲート回路５５の出力信号が“０”となるから、ビジー信号Ｂｕｓｙ
ｏｕｔは“０”となる。
【００４３】
図１０は本発明の実施の形態のデータ送信制御部の説明図であり、図２のデータ送信制御部１５の要部を示し、６１〜６３，６５，６６はフリップフロップ（ＦＦ）、６４はゲート回路である。バッファ４（図２参照）からの要求信号Ｒｅｐがフリップフロップ６１に、又バッファ４からの読出データＲ ｄａｔａがフリップフロップ６６にそれぞれ加えられる。
【００４４】
又フリップフロップ６１から読出イネーブル信号Ｂｕｆｆｅｒ Ｒｅがバッファ４に加えられ、又フリップフロップ６２，６３を介してコマンド有効信号Ｃａｄｓ ｏｕｔが、読出イネーブル信号Ｂｕｆｆｅｒ Ｒｅに対して２クロック分遅れて出力される。又フリップフロップ６２の出力信号の“１”の立上りによりゲート回路６４の出力信号が“１”となり、それによりフリップフロップ６５からコマンドセレクト信号Ｃｍｄｓ ｏｕｔが出力される。
【００４５】
又バッファ４からの読出データＲ ｄａｔａは、フリップフロップ６６を介して転送データＣＡＤ（０：３１） ｏｕｔとして出力される。なお、図２に於けるレジスタ５からの読出データＲｅｇ ｄについての構成は図示を省略しているが、セレクタ等を介して、バッファ４の読出データＲ ｄａｔａと同様に、フリップフロップ６６を介して出力する構成とすることができる。
【００４６】
図１１は本発明の実施の形態の応答受信制御部の第１の回路部の説明図であり、図２の応答受信制御部１６の第１の回路部１７の要部を示し、７１〜７４はフリップフロップ（ＦＦ）、７５〜７９はゲート回路、８０，８１はフリップフロップを示す。
【００４７】
データ送信制御部１５のフリップフロップ６３からのコマンド有効信号Ｃａｄｓ ｏｕｔと、システムバス又は交差バスを介した応答信号Ｒｅｓｐｏｎｓｅ ｉｎと、ビジー信号Ｂｕｓｙ ｉｎとがそれぞれフリップフロップ７１，７３，７４に入力される。コマンド有効信号Ｃａｄｓ ｏｕｔは、転送データの長さに対応した期間、“１”を維持するから、フリップフロップ７１の出力信号を反転した信号と、フリップフロップ７２の出力信号とのアンド条件で、ゲート回路７５の出力信号のエンドサイクル信号ｅｎｄ ｃｙｃｌｅが“１”となり、フリップフロップ８０，８１はリセットされる。
【００４８】
又フリップフロップ７２の出力信号が“１”の期間中に、応答信号Ｒｅｓｐｏｎｓｅ ｉｎによるフリップフロップ７３の出力信号が“１”となり、且つビジー信号Ｂｕｓｙ ｉｎによるフリップフロップ７４の出力信号が“１”となると、ゲート回路７７のアンド条件出力信号が“１”となり、この時、フリップフロップ８０からのエラー信号ｅｒｒｏｒが“０”であると、ゲート回路７９の出力信号が“１”となり、フリップフロップ８１がセットされて、“１”のビジー信号ｂｕｓｙが出力される。
【００４９】
又応答信号Ｒｅｓｐｏｎｓｅ ｉｎが“０”の場合、ゲート回路７６の出力信号は“１”となるから、ビジー信号ｂｕｓｙが“０”の時、ゲート回路７８の出力信号が“１”となってフリップフロップ８０がセットされ、エラー信号ｅｒｒｏｒが“１”となって、エラー発生を通知することになる。即ち、コマンド有効信号Ｃａｄｓ ｏｕｔの２サイクル後からエンドサイクル信号ｅｎｄ ｃｙｃｌｅが“１”となるまでの間に、応答信号Ｒｅｓｐｏｎｓｅ ｉｎが入力されない時に、エラー信号ｅｒｒｏｒが出力される。
【００５０】
図１２は本発明の実施の形態の応答受信制御部の第２及び第３の回路部の説明図であり、図２の応答受信制御部１６の第２の回路部１８と第３の回路部１９との要部を示し、８２〜８７はゲート回路、８８，８９はフリップフロップ（ＦＦ）、９０はカウンタである。このカウンタ９０により第３の回路部１９を構成し、他の部分で第２の回路部１８を構成した場合を示す。
【００５１】
図１１の第１の回路部のゲート回路７５からのエンドサイクル信号ｅｎｄ ｃｙｃｌｅと、フリップフロップ８１からのビジー信号ｂｕｓｙと、フリップフロップ８０からのエラー信号ｅｒｒｏｒと、第３の回路部を構成するカウンタ９０からのリトライ回数のカウントによるキャリーアウト信号ｒｅｔｒｙ ｃｏｕｎｔｅｒ ｃｏとが第２の回路部に入力される。
【００５２】
エンドサイクル信号ｅｎｄ ｃｙｃｌｅが“１”の時に、ビジー信号ｂｕｓｙ及びエラー信号ｅｒｒｏｒが“０”の場合、ゲート回路８４の出力信号が“１”となり、フリップフロップ８９を介して“１”の終了信号Ｃｏｍｐｌｅｔｅが送出される。この時、ゲート回路８５の出力信号は“０”であるから、リトライ信号Ｒｅｔｒｙは“０”となる。即ち、正常終了となる。
【００５３】
又エンドサイクル信号ｅｎｄ ｃｙｃｌｅが“１”の時に、ビジー信号ｂｕｓｙが“１”であると、ゲート回路８２の出力信号が“１”となり、キャリーアウト信号ｒｅｔｒｙ ｃｏｕｎｔｅｒ ｃｏが“０”の時に、ゲート回路８５の出力信号が“１”となり、フリップフロップ８８を介してリトライ信号Ｒｅｔｒｙが“１”となる。このリトライ信号Ｒｅｔｒｙは、バッファ４に加えられ、バッファ４からは要求信号Ｒｅｑがデータ送信制御部１５に出力されることになる。それによって、データ送信制御部１５は、バッファ４からの読出しのリトライを行うことになる。又第３の回路部１９を構成するカウンタ９０は、このリトライ信号Ｒｅｔｒｙを端子Ｅｎに入力してカウントアップする。
【００５４】
カウンタ９０は、リトライ信号Ｒｅｔｒｙのカウントによりリトライ回数を示し、正常の終了信号Ｃｏｍｐｌｅｔｅにより初期値をロード（又はクリア）し、カウント内容が所定数を超えると、キャリーアウト信号ｒｅｔｒｙ ｃｏｕｎｔｅｒ ｃｏを出力して、第２の回路部のゲート回路８５，８６に入力する。この場合の所定数は、例えば、８ビットカウンタ構成として２５５とすることができる。このキャリーアウト信号ｒｅｔｒｙ ｃｏｕｎｔｅｒ ｃｏにより、ゲート回路８５が閉じられるから、ビジー信号ｂｕｓｙが入力された場合でも、リトライ信号Ｒｅｔｒｙは送出されず、その代わり、終了信号Ｃｏｍｐｌｅｔｅが出力される。即ち、所定数のリトライを繰り返した場合は、再度リトライを行うことなく、異常終了とすることになる。
【００５５】
図１３は本発明の実施の形態のバッファ書込タイミングの説明図であり、クロック信号Ｃｌｋと、書込イネーブル信号Ｂｕｆｆｅｒ ｗｅと、書込データＷ ｄａｔａとの一例を示す。即ち、書込データＷ ｄａｔａは、コマンドＣとアドレスＡとデータＤとを含む転送情報の場合で、図２に於ける受信制御部６のデータ受信制御部１３とバッファ３との間のタイミングを示し、書込イネーブル信号Ｂｕｆｆｅｒ ｗｅと書込データＷ ｄａｔａとがバッファに入力されることにより、書込データＷ ｄａｔａが、クロック信号Ｃｌｋの立上りのタイミングでバッファに書込まれることを示している。なお、クロック信号Ｃｌｋは、書込データＷ ｄａｔａのビット構成に対応した個数及び速度のものであるが、簡略化して示している。
【００５６】
図１４は本発明の実施の形態のバッファ読出タイミングの説明図であり、クロック信号Ｃｌｋと、要求信号Ｒｅｑと、読出イネーブル信号Ｂｕｆｆｅｒ ｒｅと、読出データＲ ｄａｔａと、転送情報ＣＡＤ ｏｕｔと、終了信号Ｒｅｓｐｏｎｓｅ ｉｎと、ビジー信号Ｂｕｓｙと、終了信号Ｃｏｍｐｌｅｔｅとの一例を示し、例えば、図２に於ける送信制御部８のデータ送信制御部１５と応答受信制御部１６とバッファ４との間のタイミングを示す。
【００５７】
従って、要求信号Ｒｅｑは、図１０に示すフリップフロップ６１に入力されるから、クロック信号Ｃｌｋの１サイクル分遅れてバッファ４に対する読出イネーブル信号Ｂｕｆｆｅｒ ｒｅとなる。この読出イネーブル信号Ｂｕｆｆｅｒ ｒｅによってバッファ４からの読出データＲ ｄａｔａは、図１０に示すフリップフロップ６６に入力されるから、クロック信号Ｃｌｋの１サイクル分遅れて、データ送信制御部１５からの転送データＣＡＤ ｏｕｔとなる。そして、この転送データＣＡＤ ｏｕｔに対する応答信号Ｒｅｓｐｏｎｓｅ ｉｎが、応答受信制御部１６に入力されることにより、終了信号Ｃｏｍｐｌｅｔｅをバッファ４に送出する。この場合、ビジー信号Ｂｕｓｙが“０”の場合を示す。
【００５８】
図１５は本発明の実施の形態のバッファ読出タイミングの説明図であり、前述の図１４は正常終了であるが、この図１５は異常終了の場合を示す。即ち、応答受信制御部１６に“１”のビジー信号Ｂｕｓｙが、応答信号Ｒｅｓｐｏｎｓｅ ｉｎと共に入力された場合であり、従って、図１４に於ける終了信号Ｃｏｍｐｌｅｔｅの代わりに、図１２に示す応答受信制御部１６の第２の回路部１８のフリップフロップ８８から、バッファ４に、図示のようにリトライ信号Ｒｅｔｒｙが送出される。
【００５９】
図１６は本発明の他の実施の形態の送信制御部の説明図であり、１０８は送信制御部、１１５はデータ送信制御部、１１６は応答受信制御部、１１７〜１１９は第１〜第３の回路部、４はバッファ、５はレジスタを示す。図２に示すバス中継装置のバス制御部１の送信制御部８と、バッファ４と、レジスタ５との関連構成に対応し、この実施の形態は、リトライ回数が所定数を超え、且つビジー応答の場合に、リトライオーバー信号Ｒｅｔｒｙ ｏｖｆをレジスタ５に書込む場合を示している。又Ｒｅｑ等の符号の信号は、前述の各実施の形態に於ける同一符号の信号と同一である。
【００６０】
図１７は本発明の他の実施の形態の応答受信制御部の第２の回路部の説明図であり、図１６の応答受信制御部１１６の第２の回路部１１８の要部を示す。この図１７に於いて、１２２〜１２７はゲート回路、１２１，１２８，１２９はフリップフロップ（ＦＦ）を示す。この実施の形態は、図１２に示す第２の回路部の構成に、フリップフロップ１２１を追加した構成に相当する。又第１の回路部１１７と第３の回路部１１９とは、図１１及び図１２に示す構成を適用することができる。
【００６１】
前述のように、リトライ回数をカウントし、所定回数を超えた時のカウンタのキャリーアウト信号ｒｅｔｒｙ ｃｏｕｎｔｅｒ ｃｏと、エンドサイクル信号ｅｎｄ ｃｙｃｌｅと、ビジー信号ｂｕｓｙとが共に“１”の時に、アンド回路を構成しているゲート回路１２２，１２６の出力信号が“１”となり、オア回路を構成しているゲート回路１２７の出力信号が“１”となる。従って、フリップフロップ１２９を終了信号Ｃｏｍｐｌｅｔｅが出力されると共に、フリップフロップ１２１を介してリトライオーバー信号Ｒｅｔｒｙ ｏｖｆが出力されて、図１６に示すように、障害発生情報の一つとしてレジスタ５に入力される。
【００６２】
即ち、フリップフロップ１２９からの終了信号Ｃｏｍｐｌｅｔｅは、エンドサイクル信号ｅｎｄ ｃｙｃｌｅを契機にして出力されるもので、このエンドサイクル信号ｅｎｄ ｃｙｃｌｅが“１”の時に、ビジー信号ｂｕｓｙが“１”、又はエラー信号ｅｒｒｏｒが“１”、又はビジー信号ｂｕｓｙとエラー信号ｅｒｒｏｒとが共に“０”、或いは、キャリーアウト信号ｒｅｔｒｙ ｃｏｕｎｔｅｒ ｃｏと、エンドサイクル信号ｅｎｄ ｃｙｃｌｅと、ビジー信号ｂｕｓｙとが共に“１”の時に、出力される。
【００６３】
図１８は本発明の他の実施の形態の応答受信制御部の第３の回路部の説明図であり、図１６の応答受信制御部１１６の第３の回路部１１９の要部を示す。この図１８に於いて、１３０はカウンタ、１３１はリトライ回数指定レジスタ１３１、１３２は一致判定部である。この実施の形態は、図１２に示す第３の回路部の構成に、リトライ回数指定レジスタ１３１と一致判定部１３２とを付加した構成に相当する。
【００６４】
このリトライ回数指定レジスタ１３１にリトライ回数を設定し、カウンタ１３０によるリトライ信号Ｒｅｔｒｙのカウント内容と設定リトライ回数とを一致判定部１３２に於いて比較し、設定リトライ回数と同一のカウント内容となった時に、一致判定部１３２からキャリーアウト信号ｒｅｔｒｙ ｃｏｕｎｔｅｒ ｃｏを出力する。即ち、カウンタ１３０の構成を変更することなく、リトライ回数の所定値を任意に設定することが可能となる。なお、カウンタ１３０は、正常な終了信号Ｃｏｍｐｌｅｔｅにより初期値をロードする。又この第３の回路部１１９と、図１１，図１２及び図１７に示す第１の回路部及び第２の回路部とのそれぞれの組合せにより、応答受信制御部を構成することも可能である。
【００６５】
図１９は本発明の他の実施の形態のデータ受信制御部の説明図であり、１４０はアクセス元判定部、１４１〜１４３，１４７〜１４９はフリップフロップ（ＦＦ）、１４４はＩＤ判定部、１４５，１４６はゲート回路である。この実施の形態は、図７に示すデータ受信制御部の構成に、転送要求元を判定するアクセス元判定部１４０を追加した構成に相当する。即ち、フリップフロップやゲート回路を示す下位２桁の符号の同一部分は同一の機能を有するものであり、重複した説明は省略する。
【００６６】
この実施の形態に於けるアクセス元判定部１４０は、フリップフロップ１４１からのコマンドセレクト信号Ｃｍｓｄ ｆと、フリップフロップ１４３からの転送情報ＣＡＤ ｆとにより、図６のヘッダのＳＩＤフィールドの送信元ＩＤを抽出してアクセス元を判定して、判定信号Ｐｒｏｃｅｓｓｏｒ ａｃｃｅｓｓを出力する。
【００６７】
図２０は本発明の他の実施の形態のデータ受信制御部のアクセス元判定部の説明図であり、図１９のアクセス元判定部１４０の要部を示し、１５１，１５４はセレクタ（ＳＥＬ）、１５２はプロセッサＩＤレジスタ、１５２は一致判定部、１５５はフリップフロップ（ＦＦ）を示す。
【００６８】
この実施の形態は、プロセッサが転送要求のアクセス元であるか否かを判定する場合に相当し、プロセッサＩＤレジスタ１５２に、検出すべきプロセッサのＩＤを格納しておくものである。例えば、図６に於けるプロセッサ２１がアクセス元か否かを判定する場合に、ＩＤ＝００をプロセッサＩＤレジスタ１５２に設定する。
【００６９】
そして、図１９のフリップフロップ１４１からのコマンドセレクト信号Ｃｍｄｓ ｆがセレクタ１５１の端子Ｓに入力され、図１９のフリップフロップ１４３からの転送データＣＡＤ ｆ（０：７）（ヘッダの０〜７ビットによる送信元ＩＤ）がセレクタ１５１の端子Ａに、転送データＣＡＤ ｆ（８：１５）（ヘッダの８〜１５ビットによる送信先ＩＤ）がセレクタ１５１の端子Ｂに、それぞれ入力される。そして、オーダ転送の場合は、セレクタ１５１，１５４は端子Ａを選択し、アンサ転送の場合は、セレクタ１５１，１５３は端子Ｂを選択する。
【００７０】
従って、一致判定部１５３は、オーダ転送時の送信元ＩＤと、プロセッサＩＤレジスタ１５２に設定されたプロセッサＩＤとを比較し、比較一致信号をセレクタ１５４の端子Ａに入力する。又はアンサ転送時の送信先ＩＤと、プロセッサＩＤとを比較し、比較一致信号をセレクタ１５４の端子Ａに入力する。
【００７１】
このセレクタ１５４は、オーダ転送時の比較一致信号（“１”）を、プロセッサアクセスの判定信号Ｐｒｏｃｅｓｓｏｒ ａｃｃｅｓｓとして出力し、フリップフロップ１５５により保持する。このフリップフロップ１５５の出力信号（“１”）がセレクタ１５４の端子Ｂに入力されるから、それ以降のアンサ転送時も“１”のプロセッサアクセスの判定信号Ｐｒｏｃｅｓｓｏｒ ａｃｃｅｓｓが出力されることになり、次のオーダ転送時のアクセス元がプロセッサＩＤレジスタ１５２に設定されたプロセッサＩＤと一致しない場合は、プロセッサアクセスの判定信号Ｐｒｏｃｅｓｓｏｒ ａｃｃｅｓｓが出力されないので、フリップフロップ１５５はクリアされた状態となる。なお、プロセッサＩＤレジスタ１５２に、所望の回路部のＩＤを設定すれば、その回路部によるアクセスを検出することができる。
【００７２】
図２１は本発明の更に他の実施の形態の応答受信制御部の第３の回路部の説明図であり、図２の応答受信制御部１６の第３の回路部１９又は図６の応答受信制御部１１６の第３の回路部１１９に相当し、１６０，１６１はカウンタ、１６２，１６３はリトライ回数指定レジスタ、１６４，１６５はゲート回路、１６６，１６７は一致判定部、１６８はゲート回路を示す。
【００７３】
前述のプロセッサアクセスの判定信号Ｐｒｏｃｅｓｓｏｒ ａｃｃｅｓｓと、リトライ信号Ｒｅｔｒｙと、終了信号Ｃｏｍｐｌｅｔｅとが入力され、プロセッサがアクセス元であることを示す判定信号Ｐｒｏｃｅｓｓｏｒ ａｃｃｅｓｓ（“１”）の場合、リトライ信号Ｒｅｔｒｙをゲート回路１６４を介してカウンタ１６０の端子Ｅｎに加えてカウントアップし、プロセッサ以外がアクセス元の場合のリトライ信号Ｒｅｔｒｙをゲート回路１６５を介してカウンタ１６１の端子Ｅｎに加えてカウントアップする。
【００７４】
従って、リトライ回数指定レジスタ１６２に、プロセッサアクセスの場合のリトライ回数の所定数を設定し、リトライ回数指定レジスタ１６３に、プロセッサアクセス以外の場合のリトライ回数の所定数を設定する。そして、カウンタ１６０のカウント内容とリトライ回数指定レジスタ１６２の設定リトライ回数とを一致判定部１６６に於いて比較し、比較一致によりプロセッサアクセス時のキャリーアウト信号ｒｅｔｒｙ ｃｏｕｎｔｅｒ ｃｏ１（“１”）を出力し、又カウンタ１６１のカウント内容トリトライ回数指定レジスタ１６３の設定リトライ回数とを一致判定部１６７に於いて比較し、比較一致によりプロセッサアクセス時以外のキャリーアウト信号ｒｅｔｒｙ ｃｏｕｎｔｅｒ ｃｏ２（“１”）を出力する。又何れの場合もゲート回路１６８を介してキャリーアウト信号ｒｅｔｒｙ ｃｏｕｎｔｅｒ ｃｏを出力する。
【００７５】
従って、プロセッサアクセスの場合とそれ以外の場合とのリライト回数を任意に設定し、その設定リトライ回数を超えた時に、異常終了とすることができる。又異常終了時の情報をレジスタ５に書込むこともできる。又更にアクセス元の種類を増加して、それぞれのアクセス元種類対応に、リトライ回数をカウントするカウンタと、リトライ回数指定レジスタと、一致判定部とを設けることも可能である。
【００７６】
図２２は本発明の更に他の実施の形態の送信制御部の説明図であり、１７０は送信制御部、１７５はデータ送信制御部、１７６は応答受信制御部、１７７〜１７９は第１〜第３の回路部、４はバッファ、５はレジスタを示す。この実施の形態は、応答受信制御部１７６の第３の回路部１７９に、図２１に示す構成を適用した場合を示し、プロセッサアクセス時のキャリーアウト信号ｒｅｔｒｙ ｃｏｕｎｔｅｒ ｃｏ１と、それ以外のアクセス時のキャリーアウト信号ｒｅｔｒｙ ｃｏｕｎｔｅｒ ｃｏ２とを、レジスタ５に障害発生情報の一つとして書込無場合を示す。又応答受信制御部１７６の第１，第２の回路部１７７，１７８は、それぞれ前述の各実施の形態の構成の組合せによって実現することができる。又図２及び図１６と同一の信号については、各部に於いて同様に動作するものであり、従って、重複する説明は省略する。
【００７７】
図２３は本発明の実施の形態の障害処理のフローチャートであり、アクセス異常終了（Ａ１）により障害処理を開始し、アクト（ＡＣＴ）側の全部の入出力装置（ＩＯ）に対してアクセスする（Ａ２）。そして、全部異常終了か否かを判定し（Ａ３）、全部異常終了の場合は、アクト側のシステムバス障害と判定し、バス中継装置のレジスタ５にアクト側システムバスの障害発生情報を書込む。従って、スタンバイ側からこのレジスタ５の内容を読取ることにより、アクト側の障害を認識することができる。又全部は異常終了でない場合、特定入出力装置（ＩＯ）異常終了か否かを判定し（Ａ４）、特定入出力装置の異常終了の場合は、アクト側の特定入出力装置の障害と判定する。
【００７８】
又特定の入出力装置の異常終了でもない場合は、バス中継装置へアクセスし（Ａ５）、異常終了か否かを判定し（Ａ６）、異常終了の場合は交差バスの障害と判定する。又異常終了でない場合は、バス中継装置の障害表示レジスタの読出しを行う（Ａ７）。即ち、レジスタ５に障害発生情報等が書込まれているか否かを調べる為に、例えば、図２の応答受信制御部１６から読出イネーブル信号Ｒｅｇ
Ｒｅをレジスタ５に加える。
【００７９】
その時の読出データＲｅｇ ｄに、スタンバイ（ＳＢＹ）側システムバス障害表示が有るか否かを判定し（Ａ８）、障害表示があれば、スタンバイ（ＳＢＹ）側のシステムバスに障害があって、交差バス及びバス中継装置を介して転送情報をアクト側からスタンバイ側へ転送できないことが判る。又スタンバイ側システムバス障害表示が無い場合、スタンバイ側の全部の入出力装置（ＩＯ）に対してアクセスし（Ａ９）、特定入出力装置の異常終了か否かを判定し（Ａ１０）、異常終了があれば、そのスタンバイ側入出力装置（ＳＢＹ−ＩＯ）の障害と判定し、又異常終了でない場合は、バッファのフル状態等による一時的なものと判定して異常無しとする。
【００８０】
図２４は本発明の実施の形態の再送信処理のフローチャートであり、スタンバイ側入出力装置（ＳＢＹ−ＩＯ）へアクセスし（Ｂ１）、異常終了か否かを判定し（Ｂ２）、異常終了でなければ正常終了と判定し、再送信処理は終了する。又異常終了の場合は、バス中継装置の障害表示レジスタの読出しを行う（Ｂ３）。例えば、図２の応答受信制御部１６から読出イネーブル信号Ｒｅｇ Ｒｅをレジスタ５に加えて、障害発生情報等を読出す。そして、スタンバイ側システムバスの障害表示の有無を判定し（Ｂ４）、障害表示があれば、スタンバイ側システムバスの障害と判定し、再送信処理を行うことができないから、この場合の処理を終了する。
【００８１】
又スタンバイ側システムバスの障害表示がない場合は、バス中継装置のリトライオーバーフロー発生表示レジスタ読出しを行う（Ｂ５）。例えば、図１６のリトライオーバー信号Ｒｅｔｒｙ ｏｖｆがレジスタ５に書込まれているか否か、或いは、図２２の判定信号Ｒｅｔｒｙ ｃｏｕｎｔｅｒ ｃｏ１，Ｒｅｔｒｙ ｃｏｕｎｔｅｒ ｃｏ２がレジスタ５に書込まれているか否かを判定する（Ｂ６）。このようなリトライオーバーの表示があれば、スタンバイ側入出力装置（ＳＢＹ−ＩＯ）の障害と判定し、再送信処理は行わない。又リトライオーバーの表示がなければ、再送信を行う。
【００８２】
本発明は、前述の各実施の形態のみに限定されるものではなく、種々付加変更することが可能であり、又各実施の形態の組合せも可能である。又バス中継装置のバッファ３，４は、既に知られている各種のＦＩＦＯ制御形式のメモリを適用できるものである。又各実施の形態の論理回路は、プロセッサの演算機能等によってそれぞれの機能を実現することも可能である。
【００８３】
【発明の効果】
以上説明したように、本発明は、バス中継装置及びこのバス中継装置と交差バスとを介して一方と他方とのシステムバスを接続した二重化システムであって、バス中継装置は、システムバスに接続した第１のバス制御部１と、交差バスに接続した第２のバス制御部２と、第１，第２のバス制御部１，２間に接続し、伝送情報を中継する為のバッファ３，４と、第１，第２のバス制御部１，２から直接的にアクセスできるように接続して障害発生情報等を書込むレジスタ５とを備えており、バッファ３，４がフル状態であっても、システムバス側又は交差バス側からレジスタ５にアクセスして、障害発生情報の書込み又は読出しが可能となるから、障害発生箇所の探索が容易となり、従って、システム全体のリセットを行うことなく、障害発生箇所の部分的なリセットのみで対処できることになる。従って、二重化システムとしてのサービスの中断をすることなく、障害復旧を行うことができる利点がある。
【００８４】
又第１，第２のバス制御部１，２の受信制御部６，７及び送信制御部８，９に於いてバッファ３，４に対するアクセスかレジスタ５に対するアクセスかを判定して、バッファ３，４がフル状態でもレジスタ５に対するアクセスを可能としたもので、一方のシステムの障害発生情報等を他方のシステム側から、バッファ３，４の動作状態に影響を受けることなく読出すことができる。それによって、障害発生箇所の探索が容易となる利点がある。
【００８５】
又バッファ３，４から読出した転送情報を送信先に送出した時に異常終了し、リトライを行った時、そのリトライ回数が所定数を超えた時のリトライオーバー信号をレジスタ５に書込むことができる。従って、レジスタ５に書込まれたリトライオーバー信号を読出すことにより、バッファ３，４に対するリトライを継続すべきか否かを容易に判定することができる。
【００８６】
この場合のリトライ回数を、プロセッサや入出力装置等のアクセス元対応にカウントすると共に、所定数を設定することができる。この所定値の設定をレジスタ等を用いて行うことにより、アクセス元の特性等を考慮して最適なリトライの継続回数を設定することができる利点がある。又このようなリトライ回数が所定値を超えたことをレジスタ５に書込むことにより、レジスタ５に障害発生情報が書込まれているか否かを対応して、次のリトライを継続するか否かを判定することも可能となり、一時的な輻輳によるリトライオーバーか否かを容易に判定して、一方のシステムから他方のシステムへの情報の転送制御を行うことができる利点がある。
【図面の簡単な説明】
【図１】本発明の実施の形態のバス中継装置の要部説明図である。
【図２】本発明の実施の形態のバス制御部の説明図である。
【図３】バス中継装置の転送情報の説明図である。
【図４】転送動作の説明図である。
【図５】転送動作の説明図である。
【図６】ＩＤ割付け及びＩＤ転送の説明図である。
【図７】本発明の実施の形態のデータ受信制御部の説明図である。
【図８】本発明の実施の形態のＩＤ判定部の説明図である。
【図９】本発明の実施の形態の応答送信制御部の説明図である。
【図１０】本発明の実施の形態のデータ送信制御部の説明図である。
【図１１】本発明の実施の形態の応答受信制御部の第１の回路部の説明図である。
【図１２】本発明の実施の形態の応答受信制御部の第２及び第３の回路部の説明図である。
【図１３】本発明の実施の形態のバッファ書込タイミングの説明図である。
【図１４】本発明の実施の形態のバッファ読出タイミングの説明図である。
【図１５】本発明の実施の形態のバッファ読出タイミングの説明図である。
【図１６】本発明の他の実施の形態の送信制御部の説明図である。
【図１７】本発明の他の実施の形態の応答受信制御部の第２の回路部の説明図である。
【図１８】本発明の他の実施の形態の応答受信制御部の第３の回路部の説明図である。
【図１９】本発明の他の実施の形態のデータ受信制御部の説明図である。
【図２０】本発明の他の実施の形態のデータ受信制御部のアクセス元判定部の説明図である。
【図２１】本発明の更に他の実施の形態の応答受信制御部の第３の回路部の説明図である。
【図２２】本発明の更に他の実施の形態の送信制御部の説明図である。
【図２３】本発明の実施の形態の障害処理のフローチャートである。
【図２４】本発明の実施の形態の再送信処理のフローチャートである。
【図２５】システム構成説明図である。
【図２６】従来例のバス中継装置の要部説明図である。
【図２７】従来例の障害処理のフローチャートである。
【符号の説明】
１，２ バス制御部
３，４ バッファ
５ レジスタ
６，７ 受信制御部
８，９ 送信制御部
１０ システムバス
１１ 交差バス
【発明の属する技術分野】
本発明は、二重化構成のバス中継装置を用いた二重化システムに関する。
各種の情報処理や制御を行うシステムは、信頼性向上の為に二重化構成が採用されている。その場合、一方のシステムバスと他方のシステムバスとの間を接続するバス中継装置が設けられている。このようなバス中継装置を介して円滑に情報の転送が可能となるように構成することが必要である。
【０００２】
【従来の技術】
図２５はシステム構成説明図であり、０系システムと１系システムとの二重化システムの要部を示し、２０１，２１１はプロセッサ（ＣＰＵ）、２０２，２０３，２１２，２１３は入出力制御装置（ＩＯＣ）、２０４，２１４はバス中継装置、２０５，２１５はシステムバス、２１０は交差バスを示す。なお、一方と他方とのシステムバス２０５，２１５には、図示を省略したメモリや各種のインタフェース等も接続されるものである。
【０００３】
二重化システムに於いては、０系と１系との何れか一方がアクト側、他方がスタンバイ側となり、プロセッサ２０１，２１１のプロセッサ制御によって各種の情報処理が行われ、例えば、交換機の通話路装置等が制御される。その場合、二重化システムの０系と１系とは同時に同一の処理を実行し、実行結果をアクト側から出力する構成が一般的である。従って、０系と１系との間は同一の処理結果が得られるように、相互に各種の情報を、バス中継装置２０４，２１４と交差バス２１０とを介して転送することになる。
【０００４】
図２６は従来例のバス中継装置の要部説明図であり、２２１，２２２はバス制御部、２２３，２２４はバッファ、２２５はレジスタである。例えば、一方のバス制御部２２１にシステムバス２０５又は２１５（図１参照）を接続し、他方のバス制御部２２２に交差バス２１０を接続する。例えば、０系システムから１系システムへデータを転送する場合、コマンドとアドレスとデータとを含む転送情報が、０系システム側のバス制御部２２１からバッファ２２３に書込まれる。バス制御部２２２は、このバッファ２２３から読出した転送情報を交差バスを介して１系システム側のバス中継装置へ転送する。
【０００５】
反対に、１系システムから０系システムへの転送データは、交差バスを介してバス制御部２２２からバッファ２２４に書込まれる。そして、バス制御部２２１は、このバッファ２２４から読出した転送情報をシステムバスに送出する。バッファ２２３，２２４はファースト・イン・ファースト・アウト（ＦＩＦＯ）形式のメモリにより構成されており、バッファ２２３は、読出した情報をバス制御部２２２側かレジスタ２２５側かの何れに送出するかを判定する機能を備え、又バッファ２２４は、読出した情報をバス制御部２２１側かレジスタ２２５側かの何れに送出するかを判定する機能を備えている。
【０００６】
このレジスタ２２５は、障害発生情報や復旧指示情報等を保持するものであり、バッファ２２３，２２４を介して障害発生情報等を書込み、又バッファ２２３，２２４を介して読出すことができる。即ち、システムバス側と交差バス側との両方から、バッファ２２３，２２４を介してレジスタ２２５をアクセスし、障害発生情報等の書込み及び読出しを可能としている。
【０００７】
図２７は従来例の障害処理のフローチャートであり、アクセス異常終了により障害処理を開始し（Ｃ１）、０系と１系との中のアクト（ＡＣＴ）側の全入出力装置（ＩＯ）へアクセスする（Ｃ２）。そして、全アクセスが異常終了か否かを判定し（Ｃ３）、異常終了の場合は、アクト側のシステムバス障害と判断する。又全アクセスが異常終了でない場合は、特定入出力装置の異常終了か否かを判定し（Ｃ４）、異常終了の場合は、その特定入出力装置の障害と判定する。
【０００８】
又特定入出力装置の異常終了でない場合、バス中継装置へアクセスし（Ｃ５）、異常終了か否かを判定し（Ｃ６）、異常終了の場合は交差バスの障害と判定し、又異常終了でない場合は、スタンバイ（ＳＢＹ）側の全入出力装置へアクセスする（Ｃ７）。そして、全アクセス入出力装置が異常終了か否かを判定し（Ｃ８）、全アクセス入出力装置の異常終了の場合は、スタンバイ側のシステムバスの障害と判定し、又全アクセス入出力装置の異常終了でない場合は、特定入出力装置の異常終了か否かを判定し（Ｃ９）、特定入出力装置の異常終了の場合は、その特定入出力装置の障害と判定し、それ以外の場合は、障害ではなく、単なる輻輳状態が発生したものとして、障害処理を終了する。
【０００９】
０系システムと１系システムとの何れか一方に於いて、前述のような障害処理により障害発生と判定すると、障害検出側のバス中継装置の前述のレジスタ２２５にその障害発生情報を書込み、他方のシステムからそのレジスタ２２５の内容を読出すことにより、相手側システムの障害状態を認識できることになる。又障害復旧処理後、この障害発生情報に対する復旧表示を行うことになる。
【００１０】
【発明が解決しようとする課題】
従来例の二重化システムに於けるバス中継装置２０４，２１４の障害発生情報等を保持するレジスタ２２５は、バッファ２２３，２２４を介してアクセスするものである。従って、図２６に於いて、例えば、バッファ２２３の空き容量がなくなった場合、レジスタ２２５に対するアクセス要求を書込むことができないので、レジスタ２２５に対してバス制御部２２１側からアクセスできないことになる。又レジスタ２２５に対するアクセス要求をバッファ２２３に書込んだ後、バッファ２２３からの転送情報の読出しが、例えば、交差バス側の障害により停止状態となった時も、レジスタ２２５に対してアクセスできないことになる。同様に、バッファ２２４に空き容量がなくなった場合、又はバッファ２２４から転送情報の読出しが停止状態となった場合に、バス制御部２２２側からレジスタ２２５に対するアクセスができないことになる。
【００１１】
前述のようにレジスタ２２５に対するアクセスができなくなると、障害発生情報の書込み及び読出しができなくなる。又障害復旧表示の情報の書込み及び読出しもできなくなる。従って、障害発生箇所の探索及び障害発生箇所対応のリセット等による動作の再開ができないことになる。その場合は、システム全体のリセットを行った後、立上げることになる。それによるサービスの中断が生じる問題があった。
本発明は、バッファによる影響を受けることなく、障害発生情報等を保持するレジスタに対するアクセスを可能とすることを目的とする。
【００１２】
【課題を解決するための手段】
本発明のバス中継装置は、（１）一方のシステムバスと、他方のシステムバスとの間を、交差バスを介して接続して転送情報を中継するバス中継装置であって、システムバス１０に接続した第１のバス制御部１と、交差バス１１に接続した第２のバス制御部２と、第１のバス制御部１と第２のバス制御部２との間に接続した伝送情報を中継する為のバッファ３，４と、障害発生情報等を書込むレジスタ５とを備え、このレジスタ５を、第１のバス制御部１及び第２のバス制御部２からそれぞれ直接的にアクセス可能に接続した構成を有する。
【００１３】
又（２）第１のバス制御部１と第２のバス制御部２は、バッファ３，４がフル状態でない時に転送情報を書込み、フル状態の時に転送情報の書込みを中止して、この転送情報の送信元にビジー信号を送出する受信制御部６，７と、バッファ３，４内の転送情報を読出して送信先に送出する送信制御部８，９とを備え、受信制御部６，７は、バッファ３，４がフル状態か否かに関係なく、レジスタ５に対するアクセス要求を受付けて、障害発生情報等の書込みを行う構成を有し、送信制御部８，９は、レジスタ５に対するアクセス要求を受付けて、障害発生情報等を読出して送出する構成を有するものである。
【００１４】
又（３）第１のバス制御部１と第２のバス制御部２との送信制御部８，９は、バッファ３，４から読出した転送情報を送信先に送出し、この送信先への転送が異常終了した時に、バッファ４，５からの読出しのリトライを行い、このリトライの回数をカウントするカウンタと、このカウンタによるリトライ回数が所定値を超えた時に、リトライオーバー信号をレジスタ５に書込む構成とを有するものである。
【００１５】
又（４）送信制御部８，９は、カウンタによるリトライ回数の所定値を設定するリトライ回数指定レジスタと、このリトライ回数指定レジスタの設定リトライ回数と、カウンタによるリトライ回数とを比較して一致した時に、リトライオーバー信号を出力する一致判定部とを有するものである。
【００１６】
又（５）送信制御部８，９は、アクセス元判定部と、このアクセス元判定部により判定したアクセス元対応にリトライ回数をカウントする複数のカウンタと、この複数のカウンタ対応に、アクセス元の種別に従ってリトライ回数を設定するリトライ回数指定レジスタと、このリトライ回数指定レジスタの設定リトライ回数と、このリトライ回数指定レジスタ対応のカウンタによるリトライ回数とをそれぞれ比較して一致した時にリトライオーバー信号を出力する一致判定部とを有するものである。
【００１７】
又（６）第１のバス制御部１と第２のバス制御部２との受信制御部６，７は、レジスタ５に対するアクセスか否かを判定する判定部と、レジスタ５に対するアクセスでなく、且つバッファ３，４がフル状態でない時に、バッファ３，４に転送情報を書込み、且つレジスタ５に対するアクセスの時に、バッファ３，４のフル状態の有無に関係なく、レジスタ５に情報を書込むデータ受信制御部を有するものである。
【００１８】
又本発明の二重化システムは、（７）プロセッサをそれぞれ接続した一方と他方とのシステムバス間を、交差バスを介してバス中継装置により接続した二重化システムであって、バス中継装置は、一方又は他方のシステムバスに接続した第１のバス制御部１と、交差バスに接続した第２のバス制御部２と、第１のバス制御部１と第２のバス制御部２との間に接続した伝送情報を中継する為のバッファ３，４と、障害発生情報等を書込むレジスタ５とを備え、このレジスタ５を、第１のバス制御部１及び第２のバス制御部２からそれぞれ直接的にアクセス可能に接続した構成を有し、一方のシステムバス側から他方のシステムバス側への転送要求時に、バス中継装置からの応答無し又はエラー応答の場合、転送要求元からレジスタ５を参照して、バス中継装置の接続先の障害か否かを判定する構成を有するものである。
【００１９】
又（８）二重化システムは、一方のシステムバス側から他方のシステムバス側への転送要求時に、バス中継装置からの応答無し又はエラー応答の場合、転送要求元からレジスタ５を参照して、リトライオーバー信号が書込まれているが、バス中継装置の接続先の障害でない時に、リトライを実行する構成を有するものである。
【００２０】
又（９）二重化システムは、一方のシステムバス側から他方のシステムバス側への転送要求時に、バス中継装置からの応答無し又はエラー応答の場合、転送要求元からレジスタ５を参照して、リトライオーバー信号が書込まれ、且つ転送先の障害発生情報が書込まれている時に、転送を中止する構成を有するものである。
【００２１】
又（１０）前述の二重化システムに於けるバス中継装置は、前述の何れかの構成を備えることができる。
【００２２】
【発明の実施の形態】
図１は本発明の実施の形態のバス中継装置の要部説明図であり、１，２は第１，第２のバス制御部、３，４はバッファ、５はレジスタ、６，７は受信制御部、８，９は送信制御部、１０はシステムバス、１１は交差バスを示す。バッファ３，４は、それぞれ従来例と同様に第１，第２のバス制御部１，２を介した転送情報を一時的に蓄積するＦＩＦＯ形式のメモリ構成を有するものである。又レジスタ５は、バス制御部１，２から直接的にアクセスが可能に接続する。又システムバス１０は、二重化システムを構成する一方と他方とのシステムバスの何れかを示し、一方と他方とのシステムバスを、それぞれバス中継装置と交差バスとを介して接続するものである。
【００２３】
即ち、第１，第２のバス制御部１，２の受信制御部６，７からレジスタ５にアクセスして、システムバス１０側又は交差バス１１側からの障害発生情報等を書込み、又送信制御部８，９からレジスタ５にアクセスして、障害発生情報等を読出して、システムバス１０側又は交差バス１１側へ送出する。従って、バッファ３，４がフル状態となってもレジスタ５に書込まれた障害発生情報等を書込み又は読出しを行うことができる。それにより、障害発生箇所の探索が容易となり、障害発生箇所のみのリセット処理で済むから、システム全体のリセットを行う必要がなくなり、サービス中断を生じることなく、障害復旧が可能となる。
【００２４】
図２は本発明の実施の形態のバス制御部の説明図であり、図１の第１のバス制御部１と、バッファ３，４と、レジスタ５とについて示し、受信制御部６は、データ受信制御部１３と、応答送信制御部１４とを備え、又送信制御部８は、データ送信制御部１５と、応答受信制御部１６とを備えている。又応答受信制御部１６は、第１〜第３の回路部１７〜１９から構成されている場合を示す。
【００２５】
又第２のバス制御部２（図１参照）と、バッファ３，４と、レジスタ５との関連構成は、第１のバス制御部１の受信制御部６と、バス制御部２の受信制御部７とが対応した構成を有し、又第１のバス制御部１の送信制御部８と、第２のバス制御部２の送信制御部９とが対応した構成を有するものであり、レジスタ５に対して、受信制御部７と送信制御部９からアクセスできる構成となる。
【００２６】
又（ａ）はコマンドセレクト信号Ｃｍｄｓ、（ｂ）はコマンド有効信号Ｃａｄｓ、（ｃ）は転送データＣＡＤ、（ｄ）は応答信号Ｒｅｓｐｏｎｓｅ、（ｅ）はビジー信号Ｂｕｓｙ、（ｆ）はコマンドセレクト信号Ｃｍｄｓ、（ｇ）はコマンド有効信号Ｃａｄｓ、（ｈ）は転送データＣＡＤ、（ｉ）は応答信号Ｒｅｓｐｏｎｓｅ、（ｊ）はビジー信号Ｂｕｓｙを示す。又受信制御部６に関連したＢｕｆｆｅｒ ｆｕｌｌはバッファ３の空き領域無しのフル状態信号、Ｂｕｆｅｒ ｗｅはバッファ３の書込イネーブル信号、Ｗ ｄａｔａは書込データ、即ち、転送データ、Ｒｅｇ ｗｅはレジスタ５に対する書込イネーブル信号、Ｊｏｕｔは判定出力信号を示す。
【００２７】
又送信制御部８に関連したＲｅｇ ｄはレジスタ５からの読出データ、Ｒｅｑは要求信号、Ｂｕｆｆｅｒ Ｒｅはバッファ４に対する読出イネーブル信号、Ｒ ｄａｔａはバッファ４からの読出データ、即ち、転送データ、Ｒｅｇ Ｒｅはレジスタ５に対する読出イネーブル信号、Ｃｏｍｐｌｅｔｅは終了信号、Ｒｅｔｒｙはリトライ信号を示す。従って、レジスタ５に対して、書込イネーブル信号Ｒｅｇ ｗｅと書込データＷ ｄａｔａとを加えることにより、障害発生情報等を書込むことができ、又読出イネーブル信号Ｒｅｇ Ｒｅを加えることにより、障害情報等のデータＲｅｇ ｄを読出すことができる。即ち、バッファ３，４を介することなく、バス制御部１からレジスタ５にアクセスすることができる。
【００２８】
図３はバス中継装置間の転送情報の説明図であり、二重化システムを構成する０系システム側のバス中継装置２０Ａから１系システム側のバス中継装置２０Ｂに転送情報を交差バスを介して転送する場合を示し、その交差バスにより、クロック信号ＣＬＫと、コマンドセレクト信号ＣＭＤＳと、コマンド有効信号ＣＡＤＳと、コマンドＣとアドレスＡとデータＤとを含む転送情報ＣＡＤと、応答信号Ｒｅｓｐと、ビジー信号Ｂｕとが転送される。
【００２９】
又バス中継装置２０Ａに於けるＣｌｋ ｏｕｔ、Ｃｍｄｓ ｏｕｔ、Ｃａｄｓ ｏｕｔ、ＣＡＤ（０：３１） ｏｕｔのそれぞれは、交差バスに送出するクロック信号、コマンドセレクト信号、コマンド有効信号及び転送情報を示し、又Ｒｅｓｐｏｎｓｅ ｉｎ、Ｂｕｓｙ ｉｎは、交差バスを介して受信した応答信号とビジー信号とを示す。又バス中継装置２０Ｂに於けるＣｌｋ ｉｎ、Ｃｍｄｓ ｉｎ、Ｃａｄｓ ｉｎ、ＣＡＤ（０：３１） ｉｎのそれぞれは、交差バスを介して入力されたクロック信号、コマンドセレクト信号、コマンド有効信号及び転送情報を示し、又Ｒｅｓｐｏｎｓｅ ｏｕｔ、Ｂｕｓｙ ｏｕｔは、交差バスを介して送信する応答信号とビジー信号とを示す。なお、ＣＡＤ（０：３１）は０〜３１ビット構成のコマンド，アドレス，データを表すものである。
【００３０】
図４及び図５は転送動作の説明図であり、図３と同一符号は同一の信号の一例を示す。図４に於いては、バス中継装置２０Ａから、クロック信号ＣＬＫに同期して、コマンドセレクト信号ＣＭＤＳと、コマンド有効信号ＣＡＤＳと、コマンドＣ，アドレスＡ，データＤからなる転送情報ＣＡＤが交差バスに送出される。この場合、転送情報ＣＡＤを送出中はコマンド有効信号ＣＡＤＳをアサートする。この転送情報ＣＡＤに対してバス中継装置２０Ｂからクロック信号ＣＬＫの１．５サイクル後に応答信号Ｒｅｓｐが送出された場合を示し、ビジー信号Ｂｕｓは“０”の場合を示す。即ち、バス中継装置２０Ｂに於いて転送情報を受信したことを示すことになる。
【００３１】
又図５に於いては、図４の場合と同様にクロック信号ＣＬＫと、コマンドセレクト信号ＣＭＤＳと、コマンド有効信号ＣＡＤＳと、転送情報ＣＡＤとが、バス中継装置２０Ａからバス中継装置２０Ｂに送出され、バス中継装置２０Ｂからクロック信号ＣＬＫの１．５サイクル後に応答信号Ｒｅｓｐと、バス中継装置２０Ｂのバッファに空き領域がない等の場合のビジー信号Ｂｕｓとが送出され、バス中継装置２０Ｂに於いて転送情報を受信できないことを示す。即ち、異常終了の場合を示す。
【００３２】
図６はＩＤ割付け及びＩＤ転送の説明図であり、（Ａ）に於いては、二重化システムの０系システムのプロセッサ２１はＩＤ＝００、入出力装置（ＩＯ）２２はＩＤ＝０１、バス中継装置２４はＩＤ＝０２とし、１系システムのプロセッサ３１はＩＤ＝１０、入出力装置（ＩＯ）はＩＤ＝１１、バス中継装置３４はＩＤ＝１２に割付けた場合を示す。同様にして、それぞれのシステム内の他の入出力装置やメモリ等に対してもＩＤを割付けることができる。なお、２３，３３はシステムバス、３０は交差バスを示す。
【００３３】
又（Ｂ）はコマンドフィールドのヘッダに相当する部分を示し、転送情報を、前述のように、コマンドＣとアドレスＡとデータＤとから構成し、例えば、パケット形式とすることができる。このヘッダのＳＩＤは送信元ＩＤフィールド、ＲＩＤは送信先ＩＤフィールド、ＲＳＶはリザーブ・フィールド、ｏａはオーダ転送時“１”、アンサ転送時“０”とするフィールドを示す。
【００３４】
従って、０系システムのプロセッサ２１から１系の入出力装置３２に対するコマンドを転送する場合、ＳＩＤ＝００、ＲＩＤ＝３２、ｏａ＝１として、オーダ転送を示す。これに対する入出力装置３２からのアンサ転送は、ＳＩＤ＝３２、ＲＩＤ＝００、ｏａ＝０とする。同様に、プロセッサ２１からバス中継装置３４に対するレジスタの読出し等のコマンドを転送する場合は、ＳＩＤ＝００、ＲＩＤ＝３４、ｏａ＝１として、オーダ転送を示す。これに対するバス中継装置３４からのアンサ転送は、ＳＩＤ＝３４、ＲＩＤ＝００、ｏａ＝０とする。
【００３５】
図７は本発明の実施の形態のデータ受信制御部の説明図であり、図２に於ける受信制御部６のデータ受信制御部１３の要部を示す。図７に於いて、４１〜４３，４７〜４９はフリップフロップ（ＦＦ）、４４はＩＤ判定部、４５，４６はゲート回路である。
【００３６】
このデータ受信制御部には、図２に於ける（ａ）のコマンドセレクト信号Ｃｍｄｓ ｉｎと、（ｂ）のコマンド有効信号Ｃａｄｓ ｉｎと、（ｃ）の転送データＣＡＤ（０：３１） ｉｎと、バッファ３からのフル状態信号Ｂｕｆｆｅｒ ｆｕｌｌとが入力される。又Ｃｍｓｄ ｆ，Ｃａｄｓ ｆ，ＣＡＤ ｆは、それぞれフリップフロップ４１，４２，４３の出力を示す。
【００３７】
ＩＤ判定部４４は、図６の（Ｂ）に示すヘッダのＲＩＤフィールドの送信先ＩＤがレジスタ５（図２参照）を示すか否かを判定する場合を示す。このＩＤ判定部４４からの判定信号Ｊｏｕｔを応答送信制御部１４（図２参照）に送出すると共に、ゲート回路４５，４６に入力する。この場合、ＲＩＤフィールドにレジスタ５のＩＤが付加されている場合、ＩＤ判定部４４からの判定信号Ｊｏｕｔは“１”となり、コマンド有効信号Ｃａｄｓ ｆが“１”であると、ゲート回路４５のアンド条件の出力信号が“１”となり、フリップフロップ４７を介してレジスタ５に対して書込イネーブル信号Ｒｅｇ ｗｅが出力され、その時のフリップフロップ４９の出力信号の障害発生情報等の書込データＷ ｄａｔａがレジスタ５に書込まれる。又この時、“１”の判定信号Ｊｏｕｔが禁止入力となるから、ゲート回路４６は閉じられた状態となる。
【００３８】
又判定信号Ｊｏｕｔが“０”の場合、即ち、レジスタ５に書込む障害発生情報等のデータでなく、交差バスを介して転送する情報の場合、フル状態信号Ｂｕｆｆｅｒ ｆｕｌｌが“０”でバッファ３がフル状態ではないことを示し、且つコマンド有効信号Ｃａｄｓ ｆが“１”の時に、禁止入力が“０”であるから、ゲート回路４６の出力信号が“１”となり、フリップフロップ４８を介して、バッファ３に対する書込イネーブル信号Ｂｕｆｆｅｒ ｗｅが出力され、その時のフリップフロップ４９からの書込データＷ ｄａｔａがバッファ３に書込まれる。即ち、転送データがバッファ３に書込まれる。又前述の条件以外の場合は、書込イネーブル信号Ｂｕｆｆｅｒ ｗｅが出力されないので、バッファ３への書込みは行われない。即ち、バッファとレジスタとを選択して指定し、情報の書込みを行うことができる。
【００３９】
図８は本発明の実施の形態のＩＤ判定部の説明図であり、図７に於けるＩＤ判定部４４の要部を示し、５１は一致判定部、５２はセレクタ（ＳＥＬ）、５３はＩＤレジスタ、５４はフリップフロップ（ＦＦ）である。ＩＤレジスタ５３には、前述のように、レジスタ５のＩＤが格納されている。そして、一致判定部５１に、このＩＤレジスタ５３からのＩＤと、図７に示すフリップフロップ４３からの転送データＣＡＤ ｆのヘッダ、即ち、図６の（Ｂ）に示すヘッダのＲＩＤフィールドの送信先ＩＤとが入力される。
【００４０】
ＩＤの比較一致の時は、出力信号ｃｍｐは“１”、比較不一致の時は、出力信号ｃｍｐは“０”となる。又セレクタ５２は、図７に示すフリップフロップ４１から端子Ｓに加えられるコマンドセレクタ信号Ｃｍｄｓ ｆによって端子Ａ，Ｂの信号を選択して出力するもので、コマンドセレクト信号Ｃｍｄｓ ｆ＝“１”の時、端子Ａを選択し、コマンドセレクト信号Ｃｍｄｓ ｆ＝“０”の時、端子Ｂを選択して、判定信号Ｊｏｕｔを出力し、且つフリップフロップ５４により保持して、端子Ｂに入力する。
【００４１】
図９は本発明の実施の形態の応答送信制御部の説明図であり、図２の応答送信制御部１４の要部を示し、５５はゲート回路、５６，５７はフリップフロップ（ＦＦ）である。この応答送信制御部には、データ受信制御部１３からのコマンド有効信号Ｃａｄｓ ｆと、ＩＤ判定部４４のセレクタ５２からの判定信号Ｊｏｕｔと、データ受信制御部１３からのフル状態信号Ｂｕｆｆｅｒ ｆｕｌｌとが入力され、フリップフロップ５６を介してコマンド有効信号Ｃａｄｓ ｆに対応した応答信号Ｒｅｓｐｏｎｓｅ ｏｕｔ（図２に於ける（ｄ）に示す信号）が出力される。
【００４２】
又Ｃａｄｓ ｆ＝“１”、Ｊｏｕｔ＝“０”、Ｂｕｆｆｅｒ ｆｕｌｌ＝“１”の時、ゲート回路５５の出力信号が“１”となり、フリップフロップ５７を介して“１”のビジー信号Ｂｕｓｙ ｏｕｔ（図２に於ける（ｅ）に示す信号）が出力される。しかし、Ｊｏｕｔ＝“１”、即ち、レジスタ５に対するアクセス時、或いは、Ｂｕｆｆｅｒ ｆｕｌｌ＝“０”、即ち、バッファに空き領域が存在する時は、ゲート回路５５の出力信号が“０”となるから、ビジー信号Ｂｕｓｙ
ｏｕｔは“０”となる。
【００４３】
図１０は本発明の実施の形態のデータ送信制御部の説明図であり、図２のデータ送信制御部１５の要部を示し、６１〜６３，６５，６６はフリップフロップ（ＦＦ）、６４はゲート回路である。バッファ４（図２参照）からの要求信号Ｒｅｐがフリップフロップ６１に、又バッファ４からの読出データＲ ｄａｔａがフリップフロップ６６にそれぞれ加えられる。
【００４４】
又フリップフロップ６１から読出イネーブル信号Ｂｕｆｆｅｒ Ｒｅがバッファ４に加えられ、又フリップフロップ６２，６３を介してコマンド有効信号Ｃａｄｓ ｏｕｔが、読出イネーブル信号Ｂｕｆｆｅｒ Ｒｅに対して２クロック分遅れて出力される。又フリップフロップ６２の出力信号の“１”の立上りによりゲート回路６４の出力信号が“１”となり、それによりフリップフロップ６５からコマンドセレクト信号Ｃｍｄｓ ｏｕｔが出力される。
【００４５】
又バッファ４からの読出データＲ ｄａｔａは、フリップフロップ６６を介して転送データＣＡＤ（０：３１） ｏｕｔとして出力される。なお、図２に於けるレジスタ５からの読出データＲｅｇ ｄについての構成は図示を省略しているが、セレクタ等を介して、バッファ４の読出データＲ ｄａｔａと同様に、フリップフロップ６６を介して出力する構成とすることができる。
【００４６】
図１１は本発明の実施の形態の応答受信制御部の第１の回路部の説明図であり、図２の応答受信制御部１６の第１の回路部１７の要部を示し、７１〜７４はフリップフロップ（ＦＦ）、７５〜７９はゲート回路、８０，８１はフリップフロップを示す。
【００４７】
データ送信制御部１５のフリップフロップ６３からのコマンド有効信号Ｃａｄｓ ｏｕｔと、システムバス又は交差バスを介した応答信号Ｒｅｓｐｏｎｓｅ ｉｎと、ビジー信号Ｂｕｓｙ ｉｎとがそれぞれフリップフロップ７１，７３，７４に入力される。コマンド有効信号Ｃａｄｓ ｏｕｔは、転送データの長さに対応した期間、“１”を維持するから、フリップフロップ７１の出力信号を反転した信号と、フリップフロップ７２の出力信号とのアンド条件で、ゲート回路７５の出力信号のエンドサイクル信号ｅｎｄ ｃｙｃｌｅが“１”となり、フリップフロップ８０，８１はリセットされる。
【００４８】
又フリップフロップ７２の出力信号が“１”の期間中に、応答信号Ｒｅｓｐｏｎｓｅ ｉｎによるフリップフロップ７３の出力信号が“１”となり、且つビジー信号Ｂｕｓｙ ｉｎによるフリップフロップ７４の出力信号が“１”となると、ゲート回路７７のアンド条件出力信号が“１”となり、この時、フリップフロップ８０からのエラー信号ｅｒｒｏｒが“０”であると、ゲート回路７９の出力信号が“１”となり、フリップフロップ８１がセットされて、“１”のビジー信号ｂｕｓｙが出力される。
【００４９】
又応答信号Ｒｅｓｐｏｎｓｅ ｉｎが“０”の場合、ゲート回路７６の出力信号は“１”となるから、ビジー信号ｂｕｓｙが“０”の時、ゲート回路７８の出力信号が“１”となってフリップフロップ８０がセットされ、エラー信号ｅｒｒｏｒが“１”となって、エラー発生を通知することになる。即ち、コマンド有効信号Ｃａｄｓ ｏｕｔの２サイクル後からエンドサイクル信号ｅｎｄ ｃｙｃｌｅが“１”となるまでの間に、応答信号Ｒｅｓｐｏｎｓｅ ｉｎが入力されない時に、エラー信号ｅｒｒｏｒが出力される。
【００５０】
図１２は本発明の実施の形態の応答受信制御部の第２及び第３の回路部の説明図であり、図２の応答受信制御部１６の第２の回路部１８と第３の回路部１９との要部を示し、８２〜８７はゲート回路、８８，８９はフリップフロップ（ＦＦ）、９０はカウンタである。このカウンタ９０により第３の回路部１９を構成し、他の部分で第２の回路部１８を構成した場合を示す。
【００５１】
図１１の第１の回路部のゲート回路７５からのエンドサイクル信号ｅｎｄ ｃｙｃｌｅと、フリップフロップ８１からのビジー信号ｂｕｓｙと、フリップフロップ８０からのエラー信号ｅｒｒｏｒと、第３の回路部を構成するカウンタ９０からのリトライ回数のカウントによるキャリーアウト信号ｒｅｔｒｙ ｃｏｕｎｔｅｒ ｃｏとが第２の回路部に入力される。
【００５２】
エンドサイクル信号ｅｎｄ ｃｙｃｌｅが“１”の時に、ビジー信号ｂｕｓｙ及びエラー信号ｅｒｒｏｒが“０”の場合、ゲート回路８４の出力信号が“１”となり、フリップフロップ８９を介して“１”の終了信号Ｃｏｍｐｌｅｔｅが送出される。この時、ゲート回路８５の出力信号は“０”であるから、リトライ信号Ｒｅｔｒｙは“０”となる。即ち、正常終了となる。
【００５３】
又エンドサイクル信号ｅｎｄ ｃｙｃｌｅが“１”の時に、ビジー信号ｂｕｓｙが“１”であると、ゲート回路８２の出力信号が“１”となり、キャリーアウト信号ｒｅｔｒｙ ｃｏｕｎｔｅｒ ｃｏが“０”の時に、ゲート回路８５の出力信号が“１”となり、フリップフロップ８８を介してリトライ信号Ｒｅｔｒｙが“１”となる。このリトライ信号Ｒｅｔｒｙは、バッファ４に加えられ、バッファ４からは要求信号Ｒｅｑがデータ送信制御部１５に出力されることになる。それによって、データ送信制御部１５は、バッファ４からの読出しのリトライを行うことになる。又第３の回路部１９を構成するカウンタ９０は、このリトライ信号Ｒｅｔｒｙを端子Ｅｎに入力してカウントアップする。
【００５４】
カウンタ９０は、リトライ信号Ｒｅｔｒｙのカウントによりリトライ回数を示し、正常の終了信号Ｃｏｍｐｌｅｔｅにより初期値をロード（又はクリア）し、カウント内容が所定数を超えると、キャリーアウト信号ｒｅｔｒｙ ｃｏｕｎｔｅｒ ｃｏを出力して、第２の回路部のゲート回路８５，８６に入力する。この場合の所定数は、例えば、８ビットカウンタ構成として２５５とすることができる。このキャリーアウト信号ｒｅｔｒｙ ｃｏｕｎｔｅｒ ｃｏにより、ゲート回路８５が閉じられるから、ビジー信号ｂｕｓｙが入力された場合でも、リトライ信号Ｒｅｔｒｙは送出されず、その代わり、終了信号Ｃｏｍｐｌｅｔｅが出力される。即ち、所定数のリトライを繰り返した場合は、再度リトライを行うことなく、異常終了とすることになる。
【００５５】
図１３は本発明の実施の形態のバッファ書込タイミングの説明図であり、クロック信号Ｃｌｋと、書込イネーブル信号Ｂｕｆｆｅｒ ｗｅと、書込データＷ ｄａｔａとの一例を示す。即ち、書込データＷ ｄａｔａは、コマンドＣとアドレスＡとデータＤとを含む転送情報の場合で、図２に於ける受信制御部６のデータ受信制御部１３とバッファ３との間のタイミングを示し、書込イネーブル信号Ｂｕｆｆｅｒ ｗｅと書込データＷ ｄａｔａとがバッファに入力されることにより、書込データＷ ｄａｔａが、クロック信号Ｃｌｋの立上りのタイミングでバッファに書込まれることを示している。なお、クロック信号Ｃｌｋは、書込データＷ ｄａｔａのビット構成に対応した個数及び速度のものであるが、簡略化して示している。
【００５６】
図１４は本発明の実施の形態のバッファ読出タイミングの説明図であり、クロック信号Ｃｌｋと、要求信号Ｒｅｑと、読出イネーブル信号Ｂｕｆｆｅｒ ｒｅと、読出データＲ ｄａｔａと、転送情報ＣＡＤ ｏｕｔと、終了信号Ｒｅｓｐｏｎｓｅ ｉｎと、ビジー信号Ｂｕｓｙと、終了信号Ｃｏｍｐｌｅｔｅとの一例を示し、例えば、図２に於ける送信制御部８のデータ送信制御部１５と応答受信制御部１６とバッファ４との間のタイミングを示す。
【００５７】
従って、要求信号Ｒｅｑは、図１０に示すフリップフロップ６１に入力されるから、クロック信号Ｃｌｋの１サイクル分遅れてバッファ４に対する読出イネーブル信号Ｂｕｆｆｅｒ ｒｅとなる。この読出イネーブル信号Ｂｕｆｆｅｒ ｒｅによってバッファ４からの読出データＲ ｄａｔａは、図１０に示すフリップフロップ６６に入力されるから、クロック信号Ｃｌｋの１サイクル分遅れて、データ送信制御部１５からの転送データＣＡＤ ｏｕｔとなる。そして、この転送データＣＡＤ ｏｕｔに対する応答信号Ｒｅｓｐｏｎｓｅ ｉｎが、応答受信制御部１６に入力されることにより、終了信号Ｃｏｍｐｌｅｔｅをバッファ４に送出する。この場合、ビジー信号Ｂｕｓｙが“０”の場合を示す。
【００５８】
図１５は本発明の実施の形態のバッファ読出タイミングの説明図であり、前述の図１４は正常終了であるが、この図１５は異常終了の場合を示す。即ち、応答受信制御部１６に“１”のビジー信号Ｂｕｓｙが、応答信号Ｒｅｓｐｏｎｓｅ ｉｎと共に入力された場合であり、従って、図１４に於ける終了信号Ｃｏｍｐｌｅｔｅの代わりに、図１２に示す応答受信制御部１６の第２の回路部１８のフリップフロップ８８から、バッファ４に、図示のようにリトライ信号Ｒｅｔｒｙが送出される。
【００５９】
図１６は本発明の他の実施の形態の送信制御部の説明図であり、１０８は送信制御部、１１５はデータ送信制御部、１１６は応答受信制御部、１１７〜１１９は第１〜第３の回路部、４はバッファ、５はレジスタを示す。図２に示すバス中継装置のバス制御部１の送信制御部８と、バッファ４と、レジスタ５との関連構成に対応し、この実施の形態は、リトライ回数が所定数を超え、且つビジー応答の場合に、リトライオーバー信号Ｒｅｔｒｙ ｏｖｆをレジスタ５に書込む場合を示している。又Ｒｅｑ等の符号の信号は、前述の各実施の形態に於ける同一符号の信号と同一である。
【００６０】
図１７は本発明の他の実施の形態の応答受信制御部の第２の回路部の説明図であり、図１６の応答受信制御部１１６の第２の回路部１１８の要部を示す。この図１７に於いて、１２２〜１２７はゲート回路、１２１，１２８，１２９はフリップフロップ（ＦＦ）を示す。この実施の形態は、図１２に示す第２の回路部の構成に、フリップフロップ１２１を追加した構成に相当する。又第１の回路部１１７と第３の回路部１１９とは、図１１及び図１２に示す構成を適用することができる。
【００６１】
前述のように、リトライ回数をカウントし、所定回数を超えた時のカウンタのキャリーアウト信号ｒｅｔｒｙ ｃｏｕｎｔｅｒ ｃｏと、エンドサイクル信号ｅｎｄ ｃｙｃｌｅと、ビジー信号ｂｕｓｙとが共に“１”の時に、アンド回路を構成しているゲート回路１２２，１２６の出力信号が“１”となり、オア回路を構成しているゲート回路１２７の出力信号が“１”となる。従って、フリップフロップ１２９を終了信号Ｃｏｍｐｌｅｔｅが出力されると共に、フリップフロップ１２１を介してリトライオーバー信号Ｒｅｔｒｙ ｏｖｆが出力されて、図１６に示すように、障害発生情報の一つとしてレジスタ５に入力される。
【００６２】
即ち、フリップフロップ１２９からの終了信号Ｃｏｍｐｌｅｔｅは、エンドサイクル信号ｅｎｄ ｃｙｃｌｅを契機にして出力されるもので、このエンドサイクル信号ｅｎｄ ｃｙｃｌｅが“１”の時に、ビジー信号ｂｕｓｙが“１”、又はエラー信号ｅｒｒｏｒが“１”、又はビジー信号ｂｕｓｙとエラー信号ｅｒｒｏｒとが共に“０”、或いは、キャリーアウト信号ｒｅｔｒｙ ｃｏｕｎｔｅｒ ｃｏと、エンドサイクル信号ｅｎｄ ｃｙｃｌｅと、ビジー信号ｂｕｓｙとが共に“１”の時に、出力される。
【００６３】
図１８は本発明の他の実施の形態の応答受信制御部の第３の回路部の説明図であり、図１６の応答受信制御部１１６の第３の回路部１１９の要部を示す。この図１８に於いて、１３０はカウンタ、１３１はリトライ回数指定レジスタ１３１、１３２は一致判定部である。この実施の形態は、図１２に示す第３の回路部の構成に、リトライ回数指定レジスタ１３１と一致判定部１３２とを付加した構成に相当する。
【００６４】
このリトライ回数指定レジスタ１３１にリトライ回数を設定し、カウンタ１３０によるリトライ信号Ｒｅｔｒｙのカウント内容と設定リトライ回数とを一致判定部１３２に於いて比較し、設定リトライ回数と同一のカウント内容となった時に、一致判定部１３２からキャリーアウト信号ｒｅｔｒｙ ｃｏｕｎｔｅｒ ｃｏを出力する。即ち、カウンタ１３０の構成を変更することなく、リトライ回数の所定値を任意に設定することが可能となる。なお、カウンタ１３０は、正常な終了信号Ｃｏｍｐｌｅｔｅにより初期値をロードする。又この第３の回路部１１９と、図１１，図１２及び図１７に示す第１の回路部及び第２の回路部とのそれぞれの組合せにより、応答受信制御部を構成することも可能である。
【００６５】
図１９は本発明の他の実施の形態のデータ受信制御部の説明図であり、１４０はアクセス元判定部、１４１〜１４３，１４７〜１４９はフリップフロップ（ＦＦ）、１４４はＩＤ判定部、１４５，１４６はゲート回路である。この実施の形態は、図７に示すデータ受信制御部の構成に、転送要求元を判定するアクセス元判定部１４０を追加した構成に相当する。即ち、フリップフロップやゲート回路を示す下位２桁の符号の同一部分は同一の機能を有するものであり、重複した説明は省略する。
【００６６】
この実施の形態に於けるアクセス元判定部１４０は、フリップフロップ１４１からのコマンドセレクト信号Ｃｍｓｄ ｆと、フリップフロップ１４３からの転送情報ＣＡＤ ｆとにより、図６のヘッダのＳＩＤフィールドの送信元ＩＤを抽出してアクセス元を判定して、判定信号Ｐｒｏｃｅｓｓｏｒ ａｃｃｅｓｓを出力する。
【００６７】
図２０は本発明の他の実施の形態のデータ受信制御部のアクセス元判定部の説明図であり、図１９のアクセス元判定部１４０の要部を示し、１５１，１５４はセレクタ（ＳＥＬ）、１５２はプロセッサＩＤレジスタ、１５２は一致判定部、１５５はフリップフロップ（ＦＦ）を示す。
【００６８】
この実施の形態は、プロセッサが転送要求のアクセス元であるか否かを判定する場合に相当し、プロセッサＩＤレジスタ１５２に、検出すべきプロセッサのＩＤを格納しておくものである。例えば、図６に於けるプロセッサ２１がアクセス元か否かを判定する場合に、ＩＤ＝００をプロセッサＩＤレジスタ１５２に設定する。
【００６９】
そして、図１９のフリップフロップ１４１からのコマンドセレクト信号Ｃｍｄｓ ｆがセレクタ１５１の端子Ｓに入力され、図１９のフリップフロップ１４３からの転送データＣＡＤ ｆ（０：７）（ヘッダの０〜７ビットによる送信元ＩＤ）がセレクタ１５１の端子Ａに、転送データＣＡＤ ｆ（８：１５）（ヘッダの８〜１５ビットによる送信先ＩＤ）がセレクタ１５１の端子Ｂに、それぞれ入力される。そして、オーダ転送の場合は、セレクタ１５１，１５４は端子Ａを選択し、アンサ転送の場合は、セレクタ１５１，１５３は端子Ｂを選択する。
【００７０】
従って、一致判定部１５３は、オーダ転送時の送信元ＩＤと、プロセッサＩＤレジスタ１５２に設定されたプロセッサＩＤとを比較し、比較一致信号をセレクタ１５４の端子Ａに入力する。又はアンサ転送時の送信先ＩＤと、プロセッサＩＤとを比較し、比較一致信号をセレクタ１５４の端子Ａに入力する。
【００７１】
このセレクタ１５４は、オーダ転送時の比較一致信号（“１”）を、プロセッサアクセスの判定信号Ｐｒｏｃｅｓｓｏｒ ａｃｃｅｓｓとして出力し、フリップフロップ１５５により保持する。このフリップフロップ１５５の出力信号（“１”）がセレクタ１５４の端子Ｂに入力されるから、それ以降のアンサ転送時も“１”のプロセッサアクセスの判定信号Ｐｒｏｃｅｓｓｏｒ ａｃｃｅｓｓが出力されることになり、次のオーダ転送時のアクセス元がプロセッサＩＤレジスタ１５２に設定されたプロセッサＩＤと一致しない場合は、プロセッサアクセスの判定信号Ｐｒｏｃｅｓｓｏｒ ａｃｃｅｓｓが出力されないので、フリップフロップ１５５はクリアされた状態となる。なお、プロセッサＩＤレジスタ１５２に、所望の回路部のＩＤを設定すれば、その回路部によるアクセスを検出することができる。
【００７２】
図２１は本発明の更に他の実施の形態の応答受信制御部の第３の回路部の説明図であり、図２の応答受信制御部１６の第３の回路部１９又は図６の応答受信制御部１１６の第３の回路部１１９に相当し、１６０，１６１はカウンタ、１６２，１６３はリトライ回数指定レジスタ、１６４，１６５はゲート回路、１６６，１６７は一致判定部、１６８はゲート回路を示す。
【００７３】
前述のプロセッサアクセスの判定信号Ｐｒｏｃｅｓｓｏｒ ａｃｃｅｓｓと、リトライ信号Ｒｅｔｒｙと、終了信号Ｃｏｍｐｌｅｔｅとが入力され、プロセッサがアクセス元であることを示す判定信号Ｐｒｏｃｅｓｓｏｒ ａｃｃｅｓｓ（“１”）の場合、リトライ信号Ｒｅｔｒｙをゲート回路１６４を介してカウンタ１６０の端子Ｅｎに加えてカウントアップし、プロセッサ以外がアクセス元の場合のリトライ信号Ｒｅｔｒｙをゲート回路１６５を介してカウンタ１６１の端子Ｅｎに加えてカウントアップする。
【００７４】
従って、リトライ回数指定レジスタ１６２に、プロセッサアクセスの場合のリトライ回数の所定数を設定し、リトライ回数指定レジスタ１６３に、プロセッサアクセス以外の場合のリトライ回数の所定数を設定する。そして、カウンタ１６０のカウント内容とリトライ回数指定レジスタ１６２の設定リトライ回数とを一致判定部１６６に於いて比較し、比較一致によりプロセッサアクセス時のキャリーアウト信号ｒｅｔｒｙ ｃｏｕｎｔｅｒ ｃｏ１（“１”）を出力し、又カウンタ１６１のカウント内容トリトライ回数指定レジスタ１６３の設定リトライ回数とを一致判定部１６７に於いて比較し、比較一致によりプロセッサアクセス時以外のキャリーアウト信号ｒｅｔｒｙ ｃｏｕｎｔｅｒ ｃｏ２（“１”）を出力する。又何れの場合もゲート回路１６８を介してキャリーアウト信号ｒｅｔｒｙ ｃｏｕｎｔｅｒ ｃｏを出力する。
【００７５】
従って、プロセッサアクセスの場合とそれ以外の場合とのリライト回数を任意に設定し、その設定リトライ回数を超えた時に、異常終了とすることができる。又異常終了時の情報をレジスタ５に書込むこともできる。又更にアクセス元の種類を増加して、それぞれのアクセス元種類対応に、リトライ回数をカウントするカウンタと、リトライ回数指定レジスタと、一致判定部とを設けることも可能である。
【００７６】
図２２は本発明の更に他の実施の形態の送信制御部の説明図であり、１７０は送信制御部、１７５はデータ送信制御部、１７６は応答受信制御部、１７７〜１７９は第１〜第３の回路部、４はバッファ、５はレジスタを示す。この実施の形態は、応答受信制御部１７６の第３の回路部１７９に、図２１に示す構成を適用した場合を示し、プロセッサアクセス時のキャリーアウト信号ｒｅｔｒｙ ｃｏｕｎｔｅｒ ｃｏ１と、それ以外のアクセス時のキャリーアウト信号ｒｅｔｒｙ ｃｏｕｎｔｅｒ ｃｏ２とを、レジスタ５に障害発生情報の一つとして書込無場合を示す。又応答受信制御部１７６の第１，第２の回路部１７７，１７８は、それぞれ前述の各実施の形態の構成の組合せによって実現することができる。又図２及び図１６と同一の信号については、各部に於いて同様に動作するものであり、従って、重複する説明は省略する。
【００７７】
図２３は本発明の実施の形態の障害処理のフローチャートであり、アクセス異常終了（Ａ１）により障害処理を開始し、アクト（ＡＣＴ）側の全部の入出力装置（ＩＯ）に対してアクセスする（Ａ２）。そして、全部異常終了か否かを判定し（Ａ３）、全部異常終了の場合は、アクト側のシステムバス障害と判定し、バス中継装置のレジスタ５にアクト側システムバスの障害発生情報を書込む。従って、スタンバイ側からこのレジスタ５の内容を読取ることにより、アクト側の障害を認識することができる。又全部は異常終了でない場合、特定入出力装置（ＩＯ）異常終了か否かを判定し（Ａ４）、特定入出力装置の異常終了の場合は、アクト側の特定入出力装置の障害と判定する。
【００７８】
又特定の入出力装置の異常終了でもない場合は、バス中継装置へアクセスし（Ａ５）、異常終了か否かを判定し（Ａ６）、異常終了の場合は交差バスの障害と判定する。又異常終了でない場合は、バス中継装置の障害表示レジスタの読出しを行う（Ａ７）。即ち、レジスタ５に障害発生情報等が書込まれているか否かを調べる為に、例えば、図２の応答受信制御部１６から読出イネーブル信号Ｒｅｇ
Ｒｅをレジスタ５に加える。
【００７９】
その時の読出データＲｅｇ ｄに、スタンバイ（ＳＢＹ）側システムバス障害表示が有るか否かを判定し（Ａ８）、障害表示があれば、スタンバイ（ＳＢＹ）側のシステムバスに障害があって、交差バス及びバス中継装置を介して転送情報をアクト側からスタンバイ側へ転送できないことが判る。又スタンバイ側システムバス障害表示が無い場合、スタンバイ側の全部の入出力装置（ＩＯ）に対してアクセスし（Ａ９）、特定入出力装置の異常終了か否かを判定し（Ａ１０）、異常終了があれば、そのスタンバイ側入出力装置（ＳＢＹ−ＩＯ）の障害と判定し、又異常終了でない場合は、バッファのフル状態等による一時的なものと判定して異常無しとする。
【００８０】
図２４は本発明の実施の形態の再送信処理のフローチャートであり、スタンバイ側入出力装置（ＳＢＹ−ＩＯ）へアクセスし（Ｂ１）、異常終了か否かを判定し（Ｂ２）、異常終了でなければ正常終了と判定し、再送信処理は終了する。又異常終了の場合は、バス中継装置の障害表示レジスタの読出しを行う（Ｂ３）。例えば、図２の応答受信制御部１６から読出イネーブル信号Ｒｅｇ Ｒｅをレジスタ５に加えて、障害発生情報等を読出す。そして、スタンバイ側システムバスの障害表示の有無を判定し（Ｂ４）、障害表示があれば、スタンバイ側システムバスの障害と判定し、再送信処理を行うことができないから、この場合の処理を終了する。
【００８１】
又スタンバイ側システムバスの障害表示がない場合は、バス中継装置のリトライオーバーフロー発生表示レジスタ読出しを行う（Ｂ５）。例えば、図１６のリトライオーバー信号Ｒｅｔｒｙ ｏｖｆがレジスタ５に書込まれているか否か、或いは、図２２の判定信号Ｒｅｔｒｙ ｃｏｕｎｔｅｒ ｃｏ１，Ｒｅｔｒｙ ｃｏｕｎｔｅｒ ｃｏ２がレジスタ５に書込まれているか否かを判定する（Ｂ６）。このようなリトライオーバーの表示があれば、スタンバイ側入出力装置（ＳＢＹ−ＩＯ）の障害と判定し、再送信処理は行わない。又リトライオーバーの表示がなければ、再送信を行う。
【００８２】
本発明は、前述の各実施の形態のみに限定されるものではなく、種々付加変更することが可能であり、又各実施の形態の組合せも可能である。又バス中継装置のバッファ３，４は、既に知られている各種のＦＩＦＯ制御形式のメモリを適用できるものである。又各実施の形態の論理回路は、プロセッサの演算機能等によってそれぞれの機能を実現することも可能である。
【００８３】
【発明の効果】
以上説明したように、本発明は、バス中継装置及びこのバス中継装置と交差バスとを介して一方と他方とのシステムバスを接続した二重化システムであって、バス中継装置は、システムバスに接続した第１のバス制御部１と、交差バスに接続した第２のバス制御部２と、第１，第２のバス制御部１，２間に接続し、伝送情報を中継する為のバッファ３，４と、第１，第２のバス制御部１，２から直接的にアクセスできるように接続して障害発生情報等を書込むレジスタ５とを備えており、バッファ３，４がフル状態であっても、システムバス側又は交差バス側からレジスタ５にアクセスして、障害発生情報の書込み又は読出しが可能となるから、障害発生箇所の探索が容易となり、従って、システム全体のリセットを行うことなく、障害発生箇所の部分的なリセットのみで対処できることになる。従って、二重化システムとしてのサービスの中断をすることなく、障害復旧を行うことができる利点がある。
【００８４】
又第１，第２のバス制御部１，２の受信制御部６，７及び送信制御部８，９に於いてバッファ３，４に対するアクセスかレジスタ５に対するアクセスかを判定して、バッファ３，４がフル状態でもレジスタ５に対するアクセスを可能としたもので、一方のシステムの障害発生情報等を他方のシステム側から、バッファ３，４の動作状態に影響を受けることなく読出すことができる。それによって、障害発生箇所の探索が容易となる利点がある。
【００８５】
又バッファ３，４から読出した転送情報を送信先に送出した時に異常終了し、リトライを行った時、そのリトライ回数が所定数を超えた時のリトライオーバー信号をレジスタ５に書込むことができる。従って、レジスタ５に書込まれたリトライオーバー信号を読出すことにより、バッファ３，４に対するリトライを継続すべきか否かを容易に判定することができる。
【００８６】
この場合のリトライ回数を、プロセッサや入出力装置等のアクセス元対応にカウントすると共に、所定数を設定することができる。この所定値の設定をレジスタ等を用いて行うことにより、アクセス元の特性等を考慮して最適なリトライの継続回数を設定することができる利点がある。又このようなリトライ回数が所定値を超えたことをレジスタ５に書込むことにより、レジスタ５に障害発生情報が書込まれているか否かを対応して、次のリトライを継続するか否かを判定することも可能となり、一時的な輻輳によるリトライオーバーか否かを容易に判定して、一方のシステムから他方のシステムへの情報の転送制御を行うことができる利点がある。
【図面の簡単な説明】
【図１】本発明の実施の形態のバス中継装置の要部説明図である。
【図２】本発明の実施の形態のバス制御部の説明図である。
【図３】バス中継装置の転送情報の説明図である。
【図４】転送動作の説明図である。
【図５】転送動作の説明図である。
【図６】ＩＤ割付け及びＩＤ転送の説明図である。
【図７】本発明の実施の形態のデータ受信制御部の説明図である。
【図８】本発明の実施の形態のＩＤ判定部の説明図である。
【図９】本発明の実施の形態の応答送信制御部の説明図である。
【図１０】本発明の実施の形態のデータ送信制御部の説明図である。
【図１１】本発明の実施の形態の応答受信制御部の第１の回路部の説明図である。
【図１２】本発明の実施の形態の応答受信制御部の第２及び第３の回路部の説明図である。
【図１３】本発明の実施の形態のバッファ書込タイミングの説明図である。
【図１４】本発明の実施の形態のバッファ読出タイミングの説明図である。
【図１５】本発明の実施の形態のバッファ読出タイミングの説明図である。
【図１６】本発明の他の実施の形態の送信制御部の説明図である。
【図１７】本発明の他の実施の形態の応答受信制御部の第２の回路部の説明図である。
【図１８】本発明の他の実施の形態の応答受信制御部の第３の回路部の説明図である。
【図１９】本発明の他の実施の形態のデータ受信制御部の説明図である。
【図２０】本発明の他の実施の形態のデータ受信制御部のアクセス元判定部の説明図である。
【図２１】本発明の更に他の実施の形態の応答受信制御部の第３の回路部の説明図である。
【図２２】本発明の更に他の実施の形態の送信制御部の説明図である。
【図２３】本発明の実施の形態の障害処理のフローチャートである。
【図２４】本発明の実施の形態の再送信処理のフローチャートである。
【図２５】システム構成説明図である。
【図２６】従来例のバス中継装置の要部説明図である。
【図２７】従来例の障害処理のフローチャートである。
【符号の説明】
１，２ バス制御部
３，４ バッファ
５ レジスタ
６，７ 受信制御部
８，９ 送信制御部
１０ システムバス
１１ 交差バス
Claims (6)
- プロセッサをそれぞれ接続した一方と他方とのシステムバス間を、交差バスを介して一方と他方とのバス中継装置により接続した二重化システムに於いて、
前記バス中継装置は、前記一方又は他方のシステムバスに接続した第１のバス制御部と、前記交差バスに接続した第２のバス制御部と、前記第１のバス制御部と前記第２のバス制御部との間に接続した伝送情報を中継する為のバッファと、障害発生情報等を書込むレジスタとを備え、該レジスタを、前記第１のバス制御部及び前記第２のバス制御部からそれぞれ直接的にアクセス可能に接続した構成を有し、
前記一方のシステムバス側から前記一方のバス中継装置と前記交差バスと前記他方のバス中継装置とを介した前記他方のシステムバス側への転送要求時に、前記他方のバス中継装置からの応答無し又はエラー応答の場合、転送要求元の前記一方のバス中継装置の前記レジスタを参照して、前記他方のバス中継装置の接続先の障害か否かを判定する構成を有する
ことを特徴とする二重化システム。 - 前記交差バスを介して接続した前記一方と他方とのバス中継装置は、前記一方のシステムバス側から前記他方のシステムバス側への転送要求時に、前記他方のバス中継装置からの応答無し又はエラー応答の場合、前記一方のバス中継装置は、前記レジスタを参照して、リトライの繰り返しの回数を示すリトライ回数が所定値を超えたことを示すリトライオーバー信号が書込まれているが、該一方のバス中継装置の接続先の障害でない時に、リトライを実行する構成を有することを特徴とする請求項１記載の二重化システム。
- 前記交差バスを介して接続した前記一方と他方とのバス中継装置は、前記一方のシステムバス側から前記他方のシステムバス側への転送要求時に、前記他方のバス中継装置からの応答無し又はエラー応答の場合、前記一方のバス中継装置は前記レジスタを参照して、リトライの繰り返しの回数を示すリトライ回数が所定値を超えたことを示すリトライオーバー信号が書込まれ、且つ転送先の障害発生情報が書込まれている時に、前記転送要求に対する転送を中止する構成を有することを特徴とする請求項１記載の二重化システム。
- 前記交差バスを介して接続した前記一方と他方とのバス中継装置の前記第１のバス制御部と前記第２のバス制御部との前記送信制御部は、前記バッファから読出した転送情報を送信先に送出し、該送信先への転送が異常終了した時に、前記バッファからの読出しのリトライを行い、該リトライの回数をカウントするカウンタと、該カウンタによるリトライ回数が所定値を超えた時に、リトライオーバー信号を前記レジスタに書込む構成とを有することを特徴とする請求項１又は２又は３記載の二重化システム。
- 前記交差バスを介して接続した前記一方と他方とのバス中継装置の前記第１のバス制御部と前記第２のバス制御部との前記送信制御部は、前記カウンタによるリトライ回数の所定値を設定するリトライ回数指定レジスタと、該リトライ回数指定レジスタの設定リトライ回数と前記カウンタによるリトライ回数とを比較して一致した時に前記リトライオーバー信号を出力する一致判定部とを有することを特徴とする請求項４記載の二重化システム。
- 前記交差バスを介して接続した前記一方と他方とのバス中継装置の前記第１のバス制御部と前記第２のバス制御部との前記送信制御部は、転送要求のアクセス元を判定するアクセス元判定部と、該アクセス元判定部により判定したアクセス元対応にリトライ回数をカウントする複数のカウンタと、該複数のカウンタ対応に前記アクセス元の種別に従ってリトライ回数を設定するリトライ回数指定レジスタと、該リトライ回数指定レジスタの設定リトライ回数と該リトライ回数指定レジスタ対応の前記カウンタによるリトライ回数とをそれぞれ比較して一致した時にリトライオーバー信号を出力する一致判定部とを有することを特徴とする請求項４記載の二重化システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22971998A JP3663569B2 (ja) | 1998-08-14 | 1998-08-14 | 二重化システム |
| US09/243,386 US6345332B1 (en) | 1998-08-14 | 1999-02-01 | Bus interchange apparatus and dual system for accessing a fault information register without regard to buffer conditions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22971998A JP3663569B2 (ja) | 1998-08-14 | 1998-08-14 | 二重化システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000057110A JP2000057110A (ja) | 2000-02-25 |
| JP3663569B2 true JP3663569B2 (ja) | 2005-06-22 |
Family
ID=16896639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22971998A Expired - Fee Related JP3663569B2 (ja) | 1998-08-14 | 1998-08-14 | 二重化システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6345332B1 (ja) |
| JP (1) | JP3663569B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6907480B2 (en) * | 2001-07-11 | 2005-06-14 | Seiko Epson Corporation | Data processing apparatus and data input/output apparatus and data input/output method |
| KR100448709B1 (ko) * | 2001-11-29 | 2004-09-13 | 삼성전자주식회사 | 데이터 버스 시스템 및 그 제어방법 |
| GB0214669D0 (en) * | 2002-06-26 | 2002-08-07 | Ibm | Method for maintaining data access during failure of a controller |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5652990A (en) | 1979-10-05 | 1981-05-12 | Oki Electric Ind Co Ltd | Stand-by change-over system |
| JPS6386054A (ja) | 1986-09-30 | 1988-04-16 | Ricoh Co Ltd | メモリ方式 |
| JP2776390B2 (ja) * | 1989-11-30 | 1998-07-16 | 富士通株式会社 | 送信系及び受信系バスインタフェース |
| EP0860780A3 (en) * | 1990-03-02 | 1999-06-30 | Fujitsu Limited | Bus control system in a multi-processor system |
| US5933613A (en) * | 1995-07-06 | 1999-08-03 | Hitachi, Ltd. | Computer system and inter-bus control circuit |
| JP3531368B2 (ja) | 1995-07-06 | 2004-05-31 | 株式会社日立製作所 | コンピュータシステム及びバス間制御回路 |
-
1998
- 1998-08-14 JP JP22971998A patent/JP3663569B2/ja not_active Expired - Fee Related
-
1999
- 1999-02-01 US US09/243,386 patent/US6345332B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6345332B1 (en) | 2002-02-05 |
| JP2000057110A (ja) | 2000-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5020020A (en) | Computer interconnect system with transmit-abort function | |
| US5941964A (en) | Bridge buffer management by bridge interception of synchronization events | |
| US5193149A (en) | Dual-path computer interconnect system with four-ported packet memory control | |
| US5187780A (en) | Dual-path computer interconnect system with zone manager for packet memory | |
| KR100962769B1 (ko) | 수퍼차지 메시지 교환기 | |
| JP2654369B2 (ja) | プロセッサ・チャネル及び交換機構の間に設けられたアダプタ装置 | |
| JP2802043B2 (ja) | クロック故障検出回路 | |
| US5519883A (en) | Interbus interface module | |
| JP3807250B2 (ja) | クラスタシステム、コンピュータ及びプログラム | |
| US6715055B1 (en) | Apparatus and method for allocating buffer space | |
| JPH07281976A (ja) | パケットｆｉｆｏを管理する方法 | |
| US7143226B2 (en) | Method and apparatus for multiplexing commands in a symmetric multiprocessing system interchip link | |
| US5293377A (en) | Network control information without reserved bandwidth | |
| US6256699B1 (en) | Reliable interrupt reception over buffered bus | |
| US20080215926A1 (en) | Dubug by a Communication Device | |
| JPH0793273A (ja) | 障害監視機構を具備したマルチｃｐｕシステム | |
| US6263393B1 (en) | Bus switch for realizing bus transactions across two or more buses | |
| US10938622B2 (en) | Interconnection network for integrated circuit with fault detection circuitry provided locally to an upstream location | |
| US7162545B2 (en) | Duplexed processor system | |
| JP3663569B2 (ja) | 二重化システム | |
| JPH07262151A (ja) | 並列プロセッサシステムおよびそれに適したパケット廃棄方法 | |
| US6209054B1 (en) | Reliable interrupt reception over buffered bus | |
| CN116414758A (zh) | 面向高速可扩展互联裸芯与PCIe主设备的并行式转换接口 | |
| US4639860A (en) | Wrap-around logic for interprocessor communications | |
| JPH08339354A (ja) | ネットワーク分散処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040709 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050317 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |