JPH0793273A - 障害監視機構を具備したマルチｃｐｕシステム - Google Patents
障害監視機構を具備したマルチｃｐｕシステムInfo
- Publication number
- JPH0793273A JPH0793273A JP5233662A JP23366293A JPH0793273A JP H0793273 A JPH0793273 A JP H0793273A JP 5233662 A JP5233662 A JP 5233662A JP 23366293 A JP23366293 A JP 23366293A JP H0793273 A JPH0793273 A JP H0793273A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- fault
- information
- cpu
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0796—Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
- G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 障害監視機構を具備したマルチＣＰＵシステ
ムに関し、障害からの迅速な救済を可能とし、また、障
害箇所からの先の機能ユニットにも障害の発生を通知可
能とすることを目的とする。 【構成】 複数のＣＰＵ１１がシステムバス１３を介し
て相互に接続すると共に、そのバス１３に介挿される複
数のバスインタフェースユニット１２を通してＣＰＵ相
互間のデータの送受信を行うように構成されたマルチＣ
ＰＵシステムに対し、バス１３と並行に布線され、か
つ、全てのユニット１２によって共通にアクセスされる
障害監視バス２１を付加し、障害を検出したユニット１
２はそのバス２１を使用して他のユニット１２に一斉に
障害情報を通報し、データの送信元および受信先となる
他のユニット１２はその障害情報を受信し、どこでどの
ような障害が発生したかを知るように構成する。
ムに関し、障害からの迅速な救済を可能とし、また、障
害箇所からの先の機能ユニットにも障害の発生を通知可
能とすることを目的とする。 【構成】 複数のＣＰＵ１１がシステムバス１３を介し
て相互に接続すると共に、そのバス１３に介挿される複
数のバスインタフェースユニット１２を通してＣＰＵ相
互間のデータの送受信を行うように構成されたマルチＣ
ＰＵシステムに対し、バス１３と並行に布線され、か
つ、全てのユニット１２によって共通にアクセスされる
障害監視バス２１を付加し、障害を検出したユニット１
２はそのバス２１を使用して他のユニット１２に一斉に
障害情報を通報し、データの送信元および受信先となる
他のユニット１２はその障害情報を受信し、どこでどの
ような障害が発生したかを知るように構成する。
Description
【０００１】
【産業上の利用分野】本発明はマルチＣＰＵ(Central P
rocessing Unit) システム、特にシステム内での障害を
監視する障害監視機構を具備したマルチＣＰＵシステム
に関する。ただし本発明が適用されるマルチＣＰＵシス
テムは、複数のＣＰＵが、システムバスを介して相互に
バス接続すると共に、該システムバスに介挿される複数
のバスインタフェースユニットを通して該ＣＰＵ相互間
でのデータの送受信を行うように構成されたシステムで
ある。
rocessing Unit) システム、特にシステム内での障害を
監視する障害監視機構を具備したマルチＣＰＵシステム
に関する。ただし本発明が適用されるマルチＣＰＵシス
テムは、複数のＣＰＵが、システムバスを介して相互に
バス接続すると共に、該システムバスに介挿される複数
のバスインタフェースユニットを通して該ＣＰＵ相互間
でのデータの送受信を行うように構成されたシステムで
ある。
【０００２】上記のマルチＣＰＵシステムを構成するシ
ステムバスは、“ＴＯＸ−ＢＵＳ”と称され、きわめて
高速かつ効率の良いバス転送を実現することができ、例
えばＤＵＰＬＥＸ構成を採る電子交換機内の基幹系とし
て有効である。このような電子交換機は特に高信頼性が
要求されており、したがってその基幹系をなすマルチＣ
ＰＵシステムに対しては何らかの障害監視機構を設ける
ことが要求される。
ステムバスは、“ＴＯＸ−ＢＵＳ”と称され、きわめて
高速かつ効率の良いバス転送を実現することができ、例
えばＤＵＰＬＥＸ構成を採る電子交換機内の基幹系とし
て有効である。このような電子交換機は特に高信頼性が
要求されており、したがってその基幹系をなすマルチＣ
ＰＵシステムに対しては何らかの障害監視機構を設ける
ことが要求される。
【０００３】
【従来の技術】図１５は本発明が適用される一般的なマ
ルチＣＰＵシステムの一例を示す図である。本図におい
て、複数のＣＰＵ１１（単純化のため、図中の左右に２
台のみ示す）は、システムバス１３を介して相互にバス
接続する。このシステムバス１３には、複数のバスイン
タフェースユニット（ＢＩＵ：Bus Interface Unit) １
２が介挿され、これらＢＩＵを通してＣＰＵ相互間での
データの送受信が行われる。なお、本図中の左側と右側
にそれぞれ図中上下方向に伸びる点線を描いているが、
これらの点線は、その上方に示した、ＣＰＵ１１−シス
テムバス１３−ＢＩＵ１２−システムバス１３とほぼ同
一構成のセットが複数セット、同様に配置される場合が
あることを表している。なお、システムバス１３は複数
のＢＩＵ１２によって共用されるものであり、各ＢＩＵ
はデータの送信に際してはまずデータの送信権、すなわ
ちシステムバス１３の使用権を獲得する必要がある。こ
のためにバス調停部（バスアービタ）１４が設けられ
る。
ルチＣＰＵシステムの一例を示す図である。本図におい
て、複数のＣＰＵ１１（単純化のため、図中の左右に２
台のみ示す）は、システムバス１３を介して相互にバス
接続する。このシステムバス１３には、複数のバスイン
タフェースユニット（ＢＩＵ：Bus Interface Unit) １
２が介挿され、これらＢＩＵを通してＣＰＵ相互間での
データの送受信が行われる。なお、本図中の左側と右側
にそれぞれ図中上下方向に伸びる点線を描いているが、
これらの点線は、その上方に示した、ＣＰＵ１１−シス
テムバス１３−ＢＩＵ１２−システムバス１３とほぼ同
一構成のセットが複数セット、同様に配置される場合が
あることを表している。なお、システムバス１３は複数
のＢＩＵ１２によって共用されるものであり、各ＢＩＵ
はデータの送信に際してはまずデータの送信権、すなわ
ちシステムバス１３の使用権を獲得する必要がある。こ
のためにバス調停部（バスアービタ）１４が設けられ
る。
【０００４】また図中、添字として００や０Ｘを付した
ユニット（ＣＰＵ，ＢＩＵ）は、ＤＵＰＬＥＸ構成を採
るシステム内の０系グループであることを示し、添字と
して１０や１Ｘを付したユニット（ＣＰＵ，ＢＩＵ）
は、そのシステム内の１系グループであることを示して
いる。添字の０Ｘや１Ｘにおける“Ｘ”はＸ＝１，２，
３…を表す。つまり、これら添字はＩＤ (Identificati
on) 番号と等価である。
ユニット（ＣＰＵ，ＢＩＵ）は、ＤＵＰＬＥＸ構成を採
るシステム内の０系グループであることを示し、添字と
して１０や１Ｘを付したユニット（ＣＰＵ，ＢＩＵ）
は、そのシステム内の１系グループであることを示して
いる。添字の０Ｘや１Ｘにおける“Ｘ”はＸ＝１，２，
３…を表す。つまり、これら添字はＩＤ (Identificati
on) 番号と等価である。
【０００５】ところで、ＣＰＵ間のデータの送受信は、
隣接するＣＰＵおよびバスインタフェースユニット（Ｂ
ＩＵ）間と、隣接するバスインタフェースユニット（Ｂ
ＩＵ）間とにおいてそれぞれ独立のバス通信プロトコル
終端（“プロトコル終端１”…“プロトコル終端４”）
により実行される。この場合、送信側のＢＩＵ１２はシ
ステムバス１３に対し、いわゆるデータのバースト転送
を行い、大量のデータを一気に流すので、バス転送サイ
クルは最小となり、システムバス１３のバス転送能力は
向上して、高速かつ効率の良いシステムが構築される。
隣接するＣＰＵおよびバスインタフェースユニット（Ｂ
ＩＵ）間と、隣接するバスインタフェースユニット（Ｂ
ＩＵ）間とにおいてそれぞれ独立のバス通信プロトコル
終端（“プロトコル終端１”…“プロトコル終端４”）
により実行される。この場合、送信側のＢＩＵ１２はシ
ステムバス１３に対し、いわゆるデータのバースト転送
を行い、大量のデータを一気に流すので、バス転送サイ
クルは最小となり、システムバス１３のバス転送能力は
向上して、高速かつ効率の良いシステムが構築される。
【０００６】ここで仮に図中の×印のところ（Ａポイン
ト）で障害が発生したとすると、ＣＰＵ10へデータ送信
しようとしていたＣＰＵ00はデータ受信応答がＣＰＵ10
から返らないので、どこかで障害が発生したことを知
る。そこでＣＰＵ00はその障害箇所を特定し、その障害
内容を知るための障害探索シーケンスに入る。この障害
探索シーケンスは、ＣＰＵ00がＣＰＵ10に向って、シス
テムバス１３を介し、バス通信プロトコルの終端点であ
るＢＩＵ１２を手前から順番にアクセスし、各ＢＩＵ１
２からエラーステータスを順番に読み出す、という手順
で行われる。
ト）で障害が発生したとすると、ＣＰＵ10へデータ送信
しようとしていたＣＰＵ00はデータ受信応答がＣＰＵ10
から返らないので、どこかで障害が発生したことを知
る。そこでＣＰＵ00はその障害箇所を特定し、その障害
内容を知るための障害探索シーケンスに入る。この障害
探索シーケンスは、ＣＰＵ00がＣＰＵ10に向って、シス
テムバス１３を介し、バス通信プロトコルの終端点であ
るＢＩＵ１２を手前から順番にアクセスし、各ＢＩＵ１
２からエラーステータスを順番に読み出す、という手順
で行われる。
【０００７】
【発明が解決しようとする課題】上述した従来の障害探
索シーケンスによると、ＣＰＵ00は第１のＢＩＵにアク
セスしてそのエラーステータスを読み出して分析し、第
２のＢＩＵにアクセスしてそのエラーステータスを読み
出して分析する、という動作を繰り返しながら障害箇所
に至るため、障害探索に多大な時間を要しシステム救済
が大幅に遅れる、という第１の問題がある。
索シーケンスによると、ＣＰＵ00は第１のＢＩＵにアク
セスしてそのエラーステータスを読み出して分析し、第
２のＢＩＵにアクセスしてそのエラーステータスを読み
出して分析する、という動作を繰り返しながら障害箇所
に至るため、障害探索に多大な時間を要しシステム救済
が大幅に遅れる、という第１の問題がある。
【０００８】また、障害箇所（×印）から先（下流側）
へのアクセスは不可能であるため、その先にあるＢＩＵ
やＣＰＵ（ＢＩＵ00やＣＰＵ10）等の機能ユニットに障
害発生の通知ができない、という第２の問題がある。も
し、ＣＰＵ10にも障害発生の通知ができたとすれば、Ｃ
ＰＵ10は、当該マルチＣＰＵシステム内における障害状
況に対処した動作を行わせることができる。
へのアクセスは不可能であるため、その先にあるＢＩＵ
やＣＰＵ（ＢＩＵ00やＣＰＵ10）等の機能ユニットに障
害発生の通知ができない、という第２の問題がある。も
し、ＣＰＵ10にも障害発生の通知ができたとすれば、Ｃ
ＰＵ10は、当該マルチＣＰＵシステム内における障害状
況に対処した動作を行わせることができる。
【０００９】したがって本発明は上記問題点に鑑み、
障害からの迅速な救済を可能とし、また、障害箇所よ
り先にある機能ユニットにも障害発生を迅速に通知する
ことができる、障害監視機構を具備したマルチＣＰＵシ
ステムを提供することを目的とするものである。
障害からの迅速な救済を可能とし、また、障害箇所よ
り先にある機能ユニットにも障害発生を迅速に通知する
ことができる、障害監視機構を具備したマルチＣＰＵシ
ステムを提供することを目的とするものである。
【００１０】
【課題を解決するための手段】図１は本発明に係るマル
チＣＰＵシステムの原理構成を示す図である。なお、全
図を通じて同様の構成要素には同一の参照番号または記
号を付して示す。図１５と比較して基本的に相違するの
は、障害監視バス２１が設けられた点である。すなわ
ち、複数のＣＰＵ１１が、システムバス１３を介して相
互にバス接続すると共に、システムバス１３に介挿され
る複数のバスインタフェースユニット１２を通してＣＰ
Ｕ１１相互間でのデータの送受信を行い、かつ、隣接す
るＣＰＵ１１およびバスインタフェースユニット１２間
と、隣接するバスインタフェースユニット１２間とにお
いてはそれぞれ独立のバス通信プロトコル終端によりデ
ータの送受信を実行する一般的なマルチＣＰＵシステム
に対し、バスインタフェースユニット１２の各々によっ
て共通にアクセスされる上記の障害監視バス２１を、シ
ステムバス１３と並行して設ける。
チＣＰＵシステムの原理構成を示す図である。なお、全
図を通じて同様の構成要素には同一の参照番号または記
号を付して示す。図１５と比較して基本的に相違するの
は、障害監視バス２１が設けられた点である。すなわ
ち、複数のＣＰＵ１１が、システムバス１３を介して相
互にバス接続すると共に、システムバス１３に介挿され
る複数のバスインタフェースユニット１２を通してＣＰ
Ｕ１１相互間でのデータの送受信を行い、かつ、隣接す
るＣＰＵ１１およびバスインタフェースユニット１２間
と、隣接するバスインタフェースユニット１２間とにお
いてはそれぞれ独立のバス通信プロトコル終端によりデ
ータの送受信を実行する一般的なマルチＣＰＵシステム
に対し、バスインタフェースユニット１２の各々によっ
て共通にアクセスされる上記の障害監視バス２１を、シ
ステムバス１３と並行して設ける。
【００１１】障害発生時には、当該障害を検出した１の
バスインタフェースユニット１２がマスタとなって該障
害監視バス２１上に当該障害情報を送出すると共に、他
のバスインタフェースユニット１２はスレーブとして障
害監視バス２１上の当該障害情報を受信する状態に移行
する。
バスインタフェースユニット１２がマスタとなって該障
害監視バス２１上に当該障害情報を送出すると共に、他
のバスインタフェースユニット１２はスレーブとして障
害監視バス２１上の当該障害情報を受信する状態に移行
する。
【００１２】
【作用】障害が発生したときは、全てのバスインタフェ
ースユニット（ＢＩＵ）１２に共用される障害監視バス
２１に移行して障害探索シーケンスを実行するので、従
来のように、プロトコル終端１、プロトコル終端２…を
経ることなく即座にシステム全体の障害探索が行える。
また、図中×印のところでシステムバス１３に障害が発
生したとしても、その先のＢＩＵ10に障害発生の通知が
行える。したがってＣＰＵ10はその障害の発生を知るこ
とができる。
ースユニット（ＢＩＵ）１２に共用される障害監視バス
２１に移行して障害探索シーケンスを実行するので、従
来のように、プロトコル終端１、プロトコル終端２…を
経ることなく即座にシステム全体の障害探索が行える。
また、図中×印のところでシステムバス１３に障害が発
生したとしても、その先のＢＩＵ10に障害発生の通知が
行える。したがってＣＰＵ10はその障害の発生を知るこ
とができる。
【００１３】
【実施例】図２および図３は本発明に係るマルチＣＰＵ
システムの一実施例を示す図である。これらの図は、本
発明に係るマルチＣＰＵシステム内の一部を取り出し拡
大して示す図である。特にこれらの図では、バスインタ
フェース１２の内部構成と、複数のバスインタフェース
ユニット１２間にまたがる各種バスやラインの構成が詳
しく描れている。
システムの一実施例を示す図である。これらの図は、本
発明に係るマルチＣＰＵシステム内の一部を取り出し拡
大して示す図である。特にこれらの図では、バスインタ
フェース１２の内部構成と、複数のバスインタフェース
ユニット１２間にまたがる各種バスやラインの構成が詳
しく描れている。
【００１４】各バスインタフェースユニット１２は、自
内において検出される障害の発生を監視し、障害が発生
したときは障害情報を作成して障害監視バス２１上に送
出する障害監視・制御部２３を備えている。障害監視・
制御部２３により作成される障害情報は情報フレームＥ
Ｆとして作成され、情報フレームＥＦ内には、データの
送信元を特定する送信元ＩＤ情報ＳＩＤと、データの受
信先を特定する受信先ＩＤ情報ＤＩＤを含む領域を有す
る。
内において検出される障害の発生を監視し、障害が発生
したときは障害情報を作成して障害監視バス２１上に送
出する障害監視・制御部２３を備えている。障害監視・
制御部２３により作成される障害情報は情報フレームＥ
Ｆとして作成され、情報フレームＥＦ内には、データの
送信元を特定する送信元ＩＤ情報ＳＩＤと、データの受
信先を特定する受信先ＩＤ情報ＤＩＤを含む領域を有す
る。
【００１５】また各バスインタフェースユニット１２内
には、データを受信するまでに何段のバスインタフェー
スユニット１２を中継してきたかを管理するレイヤ制御
部２４を備え、障害発生時において、その中継段数を障
害レイヤ情報Ｌとして、障害監視・制御部２３を介し、
情報フレームＥＦに書き込む。さらにまた、隣接するバ
スインタフェースユニット１２内のレイヤ制御部２４相
互間を接続するレイヤカウント線３１を布線すると共
に、各レイヤ制御部２４内には、データを中継する毎に
レイヤカウント線３１を通して通知される中継段数を加
算し、上記の障害レイヤ情報Ｌとするカウンタ手段２５
を備える。
には、データを受信するまでに何段のバスインタフェー
スユニット１２を中継してきたかを管理するレイヤ制御
部２４を備え、障害発生時において、その中継段数を障
害レイヤ情報Ｌとして、障害監視・制御部２３を介し、
情報フレームＥＦに書き込む。さらにまた、隣接するバ
スインタフェースユニット１２内のレイヤ制御部２４相
互間を接続するレイヤカウント線３１を布線すると共
に、各レイヤ制御部２４内には、データを中継する毎に
レイヤカウント線３１を通して通知される中継段数を加
算し、上記の障害レイヤ情報Ｌとするカウンタ手段２５
を備える。
【００１６】障害監視・制御部２３により作成される前
記情報フレームＥＦ内にはさらに、検出された前記障害
の障害コードおよびその障害の詳細を示す付加情報を書
き込む領域を有する。障害監視・制御部２３には、障害
発生時に、送信元ＩＤ情報ＳＩＤと、受信先ＩＤ情報Ｄ
ＩＤと、カウンタ手段２５からの前記中継段数（障害レ
イヤ情報Ｌ）とを退避させるレジスタ手段（ＲＥＧ）２
９を備える。
記情報フレームＥＦ内にはさらに、検出された前記障害
の障害コードおよびその障害の詳細を示す付加情報を書
き込む領域を有する。障害監視・制御部２３には、障害
発生時に、送信元ＩＤ情報ＳＩＤと、受信先ＩＤ情報Ｄ
ＩＤと、カウンタ手段２５からの前記中継段数（障害レ
イヤ情報Ｌ）とを退避させるレジスタ手段（ＲＥＧ）２
９を備える。
【００１７】障害が発生して、障害を検出したバスイン
タフェースユニット１２がマスタとなり、障害監視バス
２１をアクティブにする。そうすると、スレーブとなっ
た各バスインタフェースユニット１２は、受信した送信
元ＩＤ情報ＳＩＤが自己のＩＤと一致したとき、送信し
たデータに送信エラーが発生したことを認識し、情報フ
レームＥＦに示す障害情報を、自己に接続するＣＰＵ１
１に通知する。このＳＩＤに相当するバスインタフェー
スユニット１２が、図１に示すＢＩＵ00であったとすれ
ば、そのＣＰＵ１１としては図１のＣＰＵ00に通知す
る。
タフェースユニット１２がマスタとなり、障害監視バス
２１をアクティブにする。そうすると、スレーブとなっ
た各バスインタフェースユニット１２は、受信した送信
元ＩＤ情報ＳＩＤが自己のＩＤと一致したとき、送信し
たデータに送信エラーが発生したことを認識し、情報フ
レームＥＦに示す障害情報を、自己に接続するＣＰＵ１
１に通知する。このＳＩＤに相当するバスインタフェー
スユニット１２が、図１に示すＢＩＵ00であったとすれ
ば、そのＣＰＵ１１としては図１のＣＰＵ00に通知す
る。
【００１８】一方、受信先ＩＤ情報ＤＩＤが自己のＩＤ
と一致したとき、すなわち、スレーブとなった各バスイ
ンタフェースユニット１２は、受信した受信先ＩＤ情報
ＤＩＤが自己のＩＤと一致したとき、受信する予定であ
った前記のデータに受信エラーが発生したことを認識
し、情報フレームＥＦに示す障害情報を、自己に接続す
るＣＰＵ１１に通知する。このＤＩＤに相当するバスイ
ンタフェースユニット１２が、図１に示すＢＩＵ10であ
ったとすれば、そのＣＰＵ１１としては図１のＣＰＵ10
に通知する。
と一致したとき、すなわち、スレーブとなった各バスイ
ンタフェースユニット１２は、受信した受信先ＩＤ情報
ＤＩＤが自己のＩＤと一致したとき、受信する予定であ
った前記のデータに受信エラーが発生したことを認識
し、情報フレームＥＦに示す障害情報を、自己に接続す
るＣＰＵ１１に通知する。このＤＩＤに相当するバスイ
ンタフェースユニット１２が、図１に示すＢＩＵ10であ
ったとすれば、そのＣＰＵ１１としては図１のＣＰＵ10
に通知する。
【００１９】障害監視バス２１を使用するに当ってはシ
ステムバス１３の使用時と同様、障害監視バス制御信号
（Ｅ−ＣＮＴ）がやりとりされる。したがって、障害監
視・制御部２３は、障害発生時に、障害監視バス２１に
対してバスアクセス要求（Ｅ−ＲＥＱ）を送出し、これ
に対するバスアクセス許可（Ｅ−ＡＣＫ）を受け取る
と、マスタとして、データの送受信を開始する。
ステムバス１３の使用時と同様、障害監視バス制御信号
（Ｅ−ＣＮＴ）がやりとりされる。したがって、障害監
視・制御部２３は、障害発生時に、障害監視バス２１に
対してバスアクセス要求（Ｅ−ＲＥＱ）を送出し、これ
に対するバスアクセス許可（Ｅ−ＡＣＫ）を受け取る
と、マスタとして、データの送受信を開始する。
【００２０】この場合、図１に示すバス調停部２２は、
バスアクセス要求（Ｅ−ＲＥＱ）を受けてバスアクセス
許可Ｅ−ＡＣＫを発行するか否かの判定を行う。図４は
図１に表されなかったシステム構成部分を示す図であ
る。この部分は図１の左側に上下方向に点線で示す省略
部分を具体的に表す図である。ただし図４では左右方向
に向きを変えて表す。
バスアクセス要求（Ｅ−ＲＥＱ）を受けてバスアクセス
許可Ｅ−ＡＣＫを発行するか否かの判定を行う。図４は
図１に表されなかったシステム構成部分を示す図であ
る。この部分は図１の左側に上下方向に点線で示す省略
部分を具体的に表す図である。ただし図４では左右方向
に向きを変えて表す。
【００２１】ＣＰＵ01，ＣＰＵ02，ＣＰＵ03を含む部分
は、例えば既述の電子交換機であれば、それぞれ単独の
ボード（カード）からなる複数の通信制御装置であり、
また、外部記憶装置である。図４において、各ＢＩＵ１
２内のＬ−Ｉ／Ｏは、図２および図３内に示すレイヤ−
ＩＮ／ＯＵＴであり、同様にＬ−Ｏ／Ｉはレイヤ−ＯＵ
Ｔ／ＩＮであり、Ｓ−ＩＦはバスアクセス制御部２６と
バス受信制御部２７とバス送信制御部２８であり、Ｅ−
ＩＦは障害監視・制御部２３とレイヤ制御部２４であ
る。
は、例えば既述の電子交換機であれば、それぞれ単独の
ボード（カード）からなる複数の通信制御装置であり、
また、外部記憶装置である。図４において、各ＢＩＵ１
２内のＬ−Ｉ／Ｏは、図２および図３内に示すレイヤ−
ＩＮ／ＯＵＴであり、同様にＬ−Ｏ／Ｉはレイヤ−ＯＵ
Ｔ／ＩＮであり、Ｓ−ＩＦはバスアクセス制御部２６と
バス受信制御部２７とバス送信制御部２８であり、Ｅ−
ＩＦは障害監視・制御部２３とレイヤ制御部２４であ
る。
【００２２】図５および図６は本発明に係る動作例を示
すタイムチャートであり、主として図２および図３に示
す構成のもとでの動作を示す。図５および図６は、主要
な各種の信号やデータを（１）〜（１２）の欄に区分し
て示す。 （１）バスＣＬＫクロックであり、いずれのバス（シス
テムバス（Ｓ−ＢＵＳ）１３と障害監視バス（Ｅ−ＢＵ
Ｓ）２１）も、このバスクロックに同期して動作する。
すタイムチャートであり、主として図２および図３に示
す構成のもとでの動作を示す。図５および図６は、主要
な各種の信号やデータを（１）〜（１２）の欄に区分し
て示す。 （１）バスＣＬＫクロックであり、いずれのバス（シス
テムバス（Ｓ−ＢＵＳ）１３と障害監視バス（Ｅ−ＢＵ
Ｓ）２１）も、このバスクロックに同期して動作する。
【００２３】（２）レイヤカウント線３１上を転送され
るレイヤカウント信号（Ｌ−ＣＯＵＮＴ）であり、これ
をもとにしてカウンタ手段２５が動き、既述の障害レイ
ヤ情報Ｌ（どこで障害が起きたか）が生成される。図５
のＬ−ＣＯＵＮＴ＝“Ｌ”で、今、一区切り（例えばブ
ロック）のデータを中継したことを表す。ただし、この
Ｌ−ＣＯＵＮＴ＝“Ｌ”が出力される前に、この“Ｌ”
を出力するＢＩＵ１２によって、システムバス１３が捕
捉されていることを要する。
るレイヤカウント信号（Ｌ−ＣＯＵＮＴ）であり、これ
をもとにしてカウンタ手段２５が動き、既述の障害レイ
ヤ情報Ｌ（どこで障害が起きたか）が生成される。図５
のＬ−ＣＯＵＮＴ＝“Ｌ”で、今、一区切り（例えばブ
ロック）のデータを中継したことを表す。ただし、この
Ｌ−ＣＯＵＮＴ＝“Ｌ”が出力される前に、この“Ｌ”
を出力するＢＩＵ１２によって、システムバス１３が捕
捉されていることを要する。
【００２４】（３）バスアクセス要求信号ＲＥＱ
（“Ｌ”）が、図３に示す送受信制御信号Ｓ−ＣＮＴの
１つとして出力される。 （４）そのバスアクセス要求信号ＲＥＱに対するアクノ
リッジ信号ＡＣＫ（“Ｌ”）が返ると、システムバス１
３を専有することができる。 （５）引き続いてバススタート信号ＢＳ（“Ｌ”）が出
力されると、本来の通信（データ送信）が開始する。
（“Ｌ”）が、図３に示す送受信制御信号Ｓ−ＣＮＴの
１つとして出力される。 （４）そのバスアクセス要求信号ＲＥＱに対するアクノ
リッジ信号ＡＣＫ（“Ｌ”）が返ると、システムバス１
３を専有することができる。 （５）引き続いてバススタート信号ＢＳ（“Ｌ”）が出
力されると、本来の通信（データ送信）が開始する。
【００２５】（６）通常は、一度に多数ワード分のブロ
ック転送を行うので、これを相手方に表示するためのブ
ロック転送通知信号ＢＫ（“Ｌ”）をシステムバス１３
に送出する。 （７）かくして本来のデータを、図２および図３に示す
Ｓ−ＢＵＳとしてシステムバス１３上に転送する。シス
テムバス情報フレームＳＦをなすこのＳ−ＢＵＳの内容
は、既述のＳＩＤ／ＤＩＤ、制御コード（例えばメモリ
のリードかライトか等）、そのときのアドレス情報、そ
して例えばメモリのライトならば、そのライトデータ
（データ０、データ１…）である。
ック転送を行うので、これを相手方に表示するためのブ
ロック転送通知信号ＢＫ（“Ｌ”）をシステムバス１３
に送出する。 （７）かくして本来のデータを、図２および図３に示す
Ｓ−ＢＵＳとしてシステムバス１３上に転送する。シス
テムバス情報フレームＳＦをなすこのＳ−ＢＵＳの内容
は、既述のＳＩＤ／ＤＩＤ、制御コード（例えばメモリ
のリードかライトか等）、そのときのアドレス情報、そ
して例えばメモリのライトならば、そのライトデータ
（データ０、データ１…）である。
【００２６】図３に示すＳ−ＢＵＳの中で、特に本発明
の障害監視のために導入されたのは、レイヤ情報（Ｌ）
である。このレイヤ情報は、各段のバスインタフェース
ユニット（ＢＩＵ）を中継した中継段数を表すものであ
り、図２のＢＩＵで受信したフレームＳＦ内に示される
中継段数がＮであるとすると、レイヤカウント線３１か
らのＬ−ＣＯＵＮＴ信号を受けた図３のＢＩＵは、カウ
ンタ手段２５にてその中継段数（Ｎ）に＋１して再び該
ＳＦを送り出す。
の障害監視のために導入されたのは、レイヤ情報（Ｌ）
である。このレイヤ情報は、各段のバスインタフェース
ユニット（ＢＩＵ）を中継した中継段数を表すものであ
り、図２のＢＩＵで受信したフレームＳＦ内に示される
中継段数がＮであるとすると、レイヤカウント線３１か
らのＬ−ＣＯＵＮＴ信号を受けた図３のＢＩＵは、カウ
ンタ手段２５にてその中継段数（Ｎ）に＋１して再び該
ＳＦを送り出す。
【００２７】ここで仮に、図２のバスインタフェースユ
ニット（ＢＩＵ）１２内で、ある障害が発生したことが
検出されたものとする。この障害は、バス受信制御部２
７内で受信アラームＡＬr として検出されることもある
し、バス送信制御部２８内で送信アラームＡＬs として
検出されることもあるし、バスアクセス制御部２６にて
バスアクセスアラームＡＬa として検出されることもあ
る。
ニット（ＢＩＵ）１２内で、ある障害が発生したことが
検出されたものとする。この障害は、バス受信制御部２
７内で受信アラームＡＬr として検出されることもある
し、バス送信制御部２８内で送信アラームＡＬs として
検出されることもあるし、バスアクセス制御部２６にて
バスアクセスアラームＡＬa として検出されることもあ
る。
【００２８】（８）上記アラーム（ＡＬ）のいずれかが
障害監視・制御部２３の監視部分で検出されると、その
制御部分は、まず、バスアクセス要求ＥＲＥＱ(Emergen
cy Request) を障害監視バス２１上に送出する。 （９）上記信号ＥＲＥＱ（“Ｌ”）を受信したバス調停
部２２は、バス２１が空きであればアクノリッジ信号Ｅ
ＡＣＫ（“Ｌ”）を返す。
障害監視・制御部２３の監視部分で検出されると、その
制御部分は、まず、バスアクセス要求ＥＲＥＱ(Emergen
cy Request) を障害監視バス２１上に送出する。 （９）上記信号ＥＲＥＱ（“Ｌ”）を受信したバス調停
部２２は、バス２１が空きであればアクノリッジ信号Ｅ
ＡＣＫ（“Ｌ”）を返す。
【００２９】（１０）さらに、上記（５）と同様、バス
スタート信号ＥＢＳを出力し、 （１１）さらにまた、上記（６）と同様のブロック転送
通知信号ＥＢＫを出力する。 （１２）その後、情報フレームＥＦの形式で障害情報Ｅ
−ＢＵＳを障害監視バス２１上に送出する。その障害情
報の内容については既に述べたとおりであるが、図５お
よび図６にも示す。
スタート信号ＥＢＳを出力し、 （１１）さらにまた、上記（６）と同様のブロック転送
通知信号ＥＢＫを出力する。 （１２）その後、情報フレームＥＦの形式で障害情報Ｅ
−ＢＵＳを障害監視バス２１上に送出する。その障害情
報の内容については既に述べたとおりであるが、図５お
よび図６にも示す。
【００３０】図７および図８は各ＢＩＵのシステムバス
に対する送信制御フローを示す図である。前段の機能ユ
ニット（ＣＰＵやＢＩＵ）から“送信要求”が発生する
と、次段の機能ユニットは第１ステップＳ１にて自己Ｉ
Ｄを、情報フレームＳＦ内にＳＩＤ（送信元ＩＤ情報）
としてセットする。なお、第１ステップＳ１以後のステ
ップは、ＢＩＵ00のみならず次のＢＩＵについても同様
である。
に対する送信制御フローを示す図である。前段の機能ユ
ニット（ＣＰＵやＢＩＵ）から“送信要求”が発生する
と、次段の機能ユニットは第１ステップＳ１にて自己Ｉ
Ｄを、情報フレームＳＦ内にＳＩＤ（送信元ＩＤ情報）
としてセットする。なお、第１ステップＳ１以後のステ
ップは、ＢＩＵ00のみならず次のＢＩＵについても同様
である。
【００３１】引き続き、受信先の機能ユニットのＩＤ情
報をその情報フレームＳＦ内にＤＩＤとしてセットし
（Ｓ２）、さらに制御コード、データ、レイヤ情報をＳ
Ｆ内にセットして（Ｓ３）、送信する。２段目以降のＢ
ＩＵについては、そのバス受信制御部２７でＳＦが正常
に受信したものとする。この正常受信したＢＩＵは、そ
のバスアクセス制御部２６で送信制御を開始し、信号Ｒ
ＥＱを送出する（Ｓ４）。その応答である信号ＡＣＫを
受けると送信に起動がかかる（Ｓ５）。引き続いて本来
の情報フレームＳＦの送信が開始される（Ｓ６）。
報をその情報フレームＳＦ内にＤＩＤとしてセットし
（Ｓ２）、さらに制御コード、データ、レイヤ情報をＳ
Ｆ内にセットして（Ｓ３）、送信する。２段目以降のＢ
ＩＵについては、そのバス受信制御部２７でＳＦが正常
に受信したものとする。この正常受信したＢＩＵは、そ
のバスアクセス制御部２６で送信制御を開始し、信号Ｒ
ＥＱを送出する（Ｓ４）。その応答である信号ＡＣＫを
受けると送信に起動がかかる（Ｓ５）。引き続いて本来
の情報フレームＳＦの送信が開始される（Ｓ６）。
【００３２】図８を参照すると、今、送信データを正常
に受信し中継して再送信したので、カウンタ手段２５に
より中継段数を＋１する（Ｓ７）。障害が発生しないこ
とを確認しながら（Ｓ８）、一連のデータ（データ０、
データ１…）を最後まで送信する（Ｓ９）。このとき、
ステップＳ８で障害の発生を検出したとすると、図１の
ＢＩＵ00やＢＩＵ10については、自己に接続するＣＰＵ
00やＣＰＵ10に障害割込みやエラーステータス等の通知
を行い、また、単なる中継ユニット（ＢＩＵ）において
は、その障害監視・制御部２３を起動する（Ｓ１０）。
その後の処理は後述する。
に受信し中継して再送信したので、カウンタ手段２５に
より中継段数を＋１する（Ｓ７）。障害が発生しないこ
とを確認しながら（Ｓ８）、一連のデータ（データ０、
データ１…）を最後まで送信する（Ｓ９）。このとき、
ステップＳ８で障害の発生を検出したとすると、図１の
ＢＩＵ00やＢＩＵ10については、自己に接続するＣＰＵ
00やＣＰＵ10に障害割込みやエラーステータス等の通知
を行い、また、単なる中継ユニット（ＢＩＵ）において
は、その障害監視・制御部２３を起動する（Ｓ１０）。
その後の処理は後述する。
【００３３】図９および図１０は各ＢＩＵのシステムバ
スに対する受信制御フローを示す図である。前段の機能
ユニットから既述の信号ＢＳ，Ｌ−ＣＯＵＮＴ，ＢＫ等
を受信すると、これを受信したＢＩＵは、そのバス受信
制御部２７を起動する（Ｓ１）。その受信情報フレーム
ＳＦ内に書かれたＤＩＤが自己ＩＤと一致しなければ
（Ｓ２）、さらにレイヤカウンタ信号Ｌ−ＣＯＵＮＴの
有無を調べ（Ｓ４）、Ｌ−ＣＯＵＮＴがあればカウンタ
手段２５により中継段数の更新（＋１）を行う（Ｓ
５）。
スに対する受信制御フローを示す図である。前段の機能
ユニットから既述の信号ＢＳ，Ｌ−ＣＯＵＮＴ，ＢＫ等
を受信すると、これを受信したＢＩＵは、そのバス受信
制御部２７を起動する（Ｓ１）。その受信情報フレーム
ＳＦ内に書かれたＤＩＤが自己ＩＤと一致しなければ
（Ｓ２）、さらにレイヤカウンタ信号Ｌ−ＣＯＵＮＴの
有無を調べ（Ｓ４）、Ｌ−ＣＯＵＮＴがあればカウンタ
手段２５により中継段数の更新（＋１）を行う（Ｓ
５）。
【００３４】なお、ステップＳ２で、ＤＩＤが自己ＩＤ
と一致したときは、受信処理をして（Ｓ３）、終了す
る。図１０において、障害の発生を検出しなければ（Ｓ
６）、情報フレームＳＦの全てを受信したことを確認し
て（Ｓ７）、終了する（Ｓ８）。しかし、ステップＳ６
で障害の発生を検出すると、自己に接続するＣＰＵがあ
ればこれに障害割込みやエラーステータス等の通知を行
い、また、自己が単なる中継ＢＩＵであれば、自内の障
害監視・制御部２３を起動する（Ｓ９）。その後の処理
は後述する。
と一致したときは、受信処理をして（Ｓ３）、終了す
る。図１０において、障害の発生を検出しなければ（Ｓ
６）、情報フレームＳＦの全てを受信したことを確認し
て（Ｓ７）、終了する（Ｓ８）。しかし、ステップＳ６
で障害の発生を検出すると、自己に接続するＣＰＵがあ
ればこれに障害割込みやエラーステータス等の通知を行
い、また、自己が単なる中継ＢＩＵであれば、自内の障
害監視・制御部２３を起動する（Ｓ９）。その後の処理
は後述する。
【００３５】図１１および図１２は各ＢＩＵの障害監視
バスに対する送信制御フローを示す図である。ＢＩＵ内
で障害の発生が検出されると、障害監視・制御部２３が
起動される（Ｓ１）。このとき、今受信した情報フレー
ムＳＦ内より、送信元ＩＤ情報ＳＩＤおよび受信先ＩＤ
情報ＤＩＤを抽出して、レジスタ手段２９に待避する
（Ｓ２）。また同様に、カウンタ手段２５による中継段
数の情報もそのレジスタ手段２９に待避する（Ｓ３）。
バスに対する送信制御フローを示す図である。ＢＩＵ内
で障害の発生が検出されると、障害監視・制御部２３が
起動される（Ｓ１）。このとき、今受信した情報フレー
ムＳＦ内より、送信元ＩＤ情報ＳＩＤおよび受信先ＩＤ
情報ＤＩＤを抽出して、レジスタ手段２９に待避する
（Ｓ２）。また同様に、カウンタ手段２５による中継段
数の情報もそのレジスタ手段２９に待避する（Ｓ３）。
【００３６】そして発生した障害の種別を表す情報を予
め定めたコードの形式で作成する（Ｓ４）。その後、図
５および図６の（８), (９), (１０）および（１１）で
説明した一連のプロトコルを、図１１のステップＳ５，
Ｓ６および図１２のＳ７で実行する。これにより障害監
視バス２１上を障害情報が走ることになる。
め定めたコードの形式で作成する（Ｓ４）。その後、図
５および図６の（８), (９), (１０）および（１１）で
説明した一連のプロトコルを、図１１のステップＳ５，
Ｓ６および図１２のＳ７で実行する。これにより障害監
視バス２１上を障害情報が走ることになる。
【００３７】このとき障害情報に送信障害がなければ
（Ｓ８）、その全てを送信し終えて（Ｓ９）終了する。
上記ステップＳ８で仮に送信障害が発生したとすれば、
従来の障害探索シーケンスを、システムバス１３を使っ
て開始する。これでも送信障害が解消できない事態であ
ればシステムダウンである。
（Ｓ８）、その全てを送信し終えて（Ｓ９）終了する。
上記ステップＳ８で仮に送信障害が発生したとすれば、
従来の障害探索シーケンスを、システムバス１３を使っ
て開始する。これでも送信障害が解消できない事態であ
ればシステムダウンである。
【００３８】図１３および図１４は各ＢＩＵの障害監視
バスに対する受信制御フローを示す図である。障害を検
出したＢＩＵ（マスタ）により、障害監視バス２１がア
クセスされ、既述の信号ＢＳやＢＫが出力されると、そ
の他の全てのＢＩＵ（スレーブ）は、各々の障害監視・
制御部２３において受信制御の動作を起動する（Ｓ
１）。
バスに対する受信制御フローを示す図である。障害を検
出したＢＩＵ（マスタ）により、障害監視バス２１がア
クセスされ、既述の信号ＢＳやＢＫが出力されると、そ
の他の全てのＢＩＵ（スレーブ）は、各々の障害監視・
制御部２３において受信制御の動作を起動する（Ｓ
１）。
【００３９】そして各スレーブ側ＢＩＵは、今受信中の
情報フレームＥＦよりＳＩＤおよびＤＩＤを読み取っ
て、これらが自己ＩＤと一致するか否か検出し（Ｓ
２）、一致しなければ当該障害は自己（ＢＩＵ）に関係
ないものとして無視する。一方、そのＳＩＤおよびＤＩ
Ｄのいずれかに一致したときは、この一致を検出したＢ
ＩＵに関連して何らかの障害が発生したことを知ること
ができる。
情報フレームＥＦよりＳＩＤおよびＤＩＤを読み取っ
て、これらが自己ＩＤと一致するか否か検出し（Ｓ
２）、一致しなければ当該障害は自己（ＢＩＵ）に関係
ないものとして無視する。一方、そのＳＩＤおよびＤＩ
Ｄのいずれかに一致したときは、この一致を検出したＢ
ＩＵに関連して何らかの障害が発生したことを知ること
ができる。
【００４０】この場合、障害監視バス２１からの障害情
報の受信に障害があるときは（Ｓ３）、従来の探索シー
ケンスをシステムバス１３を使って開始することができ
る。このような障害がなければ、一連の障害情報（Ｅ
Ｆ）を最後まで受信する（Ｓ４）。ここで図１４に移る
と、上記の受信したＳＩＤおよびＤＩＤのうち、自己Ｉ
ＤがＳＩＤの方と一致したときは（Ｓ５）、自己がデー
タ送信元ＢＩＵとなっている場合であり、まずステップ
Ｓ６で、受信先ＢＩＵのＩＤ（ＤＩＤ）や、障害コード
（どんな障害か）や、レイヤ情報（どこでの障害か）を
情報フレームＥＦより収集すると共に（Ｓ６）、送信エ
ラーを発生する。このＢＩＵに、これに接続するＣＰＵ
があるのならば、このＣＰＵに障害割込みやエラーステ
ータス等で障害発生を通知する。
報の受信に障害があるときは（Ｓ３）、従来の探索シー
ケンスをシステムバス１３を使って開始することができ
る。このような障害がなければ、一連の障害情報（Ｅ
Ｆ）を最後まで受信する（Ｓ４）。ここで図１４に移る
と、上記の受信したＳＩＤおよびＤＩＤのうち、自己Ｉ
ＤがＳＩＤの方と一致したときは（Ｓ５）、自己がデー
タ送信元ＢＩＵとなっている場合であり、まずステップ
Ｓ６で、受信先ＢＩＵのＩＤ（ＤＩＤ）や、障害コード
（どんな障害か）や、レイヤ情報（どこでの障害か）を
情報フレームＥＦより収集すると共に（Ｓ６）、送信エ
ラーを発生する。このＢＩＵに、これに接続するＣＰＵ
があるのならば、このＣＰＵに障害割込みやエラーステ
ータス等で障害発生を通知する。
【００４１】一方、ステップＳ５において、自己ＩＤが
ＤＩＤの方と一致したときは、自己ＩＤが受信先ＢＩＵ
となっている場合であり、まずステップＳ８で、送信元
ＢＩＵのＩＤ（ＳＩＤ）や、障害コード（どんな障害
か）や、レイヤ情報（どこでの障害か）を情報フレーム
ＥＦより収集すると共に、受信エラーを発生する（Ｓ
９）。このＢＩＵに、これに接続するＣＰＵがあるのな
らば、このＣＰＵに障害割込みやエラーステータス等で
障害発生を通知する。この場合、上記のＢＩＵに相当す
るＢＩＵが、図１のＢＩＵ10であったとすると、システ
ムバス１３上の×印における障害については、従来、Ｂ
ＩＵ10は勿論、これに接続するＣＰＵ10も知ることがで
きなかったが、本発明によれば、図１４のステップＳ５
→Ｓ８→Ｓ９により、ＢＩＵ10は勿論、ＣＰＵ10も知る
ことができるようになる。これにより、ＣＰＵ10は当該
障害に対する何らかのアクションを起こすことができ
る。そのアクションの内容、例えばＣＰＵ10の自己診断
や、ＢＩＵ10に対する診断の開始等、についてはユーザ
が定めることができる。
ＤＩＤの方と一致したときは、自己ＩＤが受信先ＢＩＵ
となっている場合であり、まずステップＳ８で、送信元
ＢＩＵのＩＤ（ＳＩＤ）や、障害コード（どんな障害
か）や、レイヤ情報（どこでの障害か）を情報フレーム
ＥＦより収集すると共に、受信エラーを発生する（Ｓ
９）。このＢＩＵに、これに接続するＣＰＵがあるのな
らば、このＣＰＵに障害割込みやエラーステータス等で
障害発生を通知する。この場合、上記のＢＩＵに相当す
るＢＩＵが、図１のＢＩＵ10であったとすると、システ
ムバス１３上の×印における障害については、従来、Ｂ
ＩＵ10は勿論、これに接続するＣＰＵ10も知ることがで
きなかったが、本発明によれば、図１４のステップＳ５
→Ｓ８→Ｓ９により、ＢＩＵ10は勿論、ＣＰＵ10も知る
ことができるようになる。これにより、ＣＰＵ10は当該
障害に対する何らかのアクションを起こすことができ
る。そのアクションの内容、例えばＣＰＵ10の自己診断
や、ＢＩＵ10に対する診断の開始等、についてはユーザ
が定めることができる。
【００４２】
【発明の効果】以上説明したように本発明によれば、マ
ルチＣＰＵシステムを障害から迅速に救済できると共
に、障害箇所より下流側の機能ユニット（ＢＩＵやＣＰ
Ｕ）においても障害の発生を知ることが可能になる。
ルチＣＰＵシステムを障害から迅速に救済できると共
に、障害箇所より下流側の機能ユニット（ＢＩＵやＣＰ
Ｕ）においても障害の発生を知ることが可能になる。
【図１】本発明に係るマルチＣＰＵシステムの原理構成
を示す図である。
を示す図である。
【図２】本発明に係るマルチＣＰＵシステムの一実施例
を示す図（その１）である。
を示す図（その１）である。
【図３】本発明に係るマルチＣＰＵシステムの一実施例
を示す図（その２）である。
を示す図（その２）である。
【図４】図１に表されなかったシステム構成部分を示す
図である。
図である。
【図５】本発明に係る動作例を示すタイムチャート（そ
の１）である。
の１）である。
【図６】本発明に係る動作例を示すタイムチャート（そ
の２）である。
の２）である。
【図７】各ＢＩＵのシステムバスに対する送信制御フロ
ー（その１）を示す図である。
ー（その１）を示す図である。
【図８】各ＢＩＵのシステムバスに対する送信制御フロ
ー（その２）を示す図である。
ー（その２）を示す図である。
【図９】各ＢＩＵのシステムバスに対する受信制御フロ
ー（その１）を示す図である。
ー（その１）を示す図である。
【図１０】各ＢＩＵのシステムバスに対する受信制御フ
ロー（その２）を示す図である。
ロー（その２）を示す図である。
【図１１】各ＢＩＵの障害監視バスに対する送信制御フ
ロー（その１）を示す図である。
ロー（その１）を示す図である。
【図１２】各ＢＩＵの障害監視バスに対する送信制御フ
ロー（その２）を示す図である。
ロー（その２）を示す図である。
【図１３】各ＢＩＵの障害監視バスに対する受信制御フ
ロー（その１）を示す図である。
ロー（その１）を示す図である。
【図１４】各ＢＩＵの障害監視バスに対する受信制御フ
ロー（その２）を示す図である。
ロー（その２）を示す図である。
【図１５】本発明が適用される一般的なマルチＣＰＵシ
ステムを示す図である。
ステムを示す図である。
１１…ＣＰＵ １２…バスインタフェースユニット（ＢＩＵ） １３…システムバス １４…バス調停部 ２１…障害監視バス ２２…バス調停部 ２３…障害監視・制御部 ２４…レイヤ制御部 ２５…カウンタ手段 ２６…バス・アクセス制御部 ２７…バス受信制御部 ２８…バス送信制御部 ２９…レジスタ手段 ３１…レイヤカウント線
Claims (11)
- 【請求項１】 複数のＣＰＵ（１１）が、システムバス
（１３）を介して相互にバス接続すると共に、該システ
ムバスに介挿される複数のバスインタフェースユニット
（１２）を通して該ＣＰＵ相互間でのデータの送受信を
行い、かつ、隣接する該ＣＰＵおよび該バスインタフェ
ースユニット間と、隣接する該バスインタフェースユニ
ット間とにおいてはそれぞれ独立のバス通信プロトコル
終端により前記のデータの送受信を実行するマルチＣＰ
Ｕシステムにおいて、 前記バスインタフェースユニットの各々によって共通に
アクセスされる障害監視バス（２１）を、前記システム
バスと並行して設け、障害発生時には、当該障害を検出
した１の前記バスインタフェースユニットがマスタとな
って該障害監視バス上に当該障害情報を送出すると共
に、他の前記バスインタフェースユニットはスレーブと
して該障害監視バス上の当該障害情報を受信する状態に
移行することを特徴とする障害監視機構を具備したマル
チＣＰＵシステム。 - 【請求項２】 各前記バスインタフェースユニット（１
２）は、自内において検出される前記障害の発生を監視
し、該障害が発生したときは前記障害情報を作成して前
記障害監視バス（２１）上に送出する障害監視・制御部
（２３）を備える請求項１に記載のマルチＣＰＵシステ
ム。 - 【請求項３】 前記障害監視・制御部（２３）により作
成される前記障害情報は情報フレーム（ＥＦ）として作
成され、該情報フレーム内には、前記データの送信元を
特定する送信元ＩＤ情報（ＳＩＤ）と、該データの受信
先を特定する受信先ＩＤ情報（ＤＩＤ）を含む領域を有
する請求項２に記載のマルチＣＰＵシステム。 - 【請求項４】 各前記バスインタフェースユニット（１
２）内には、前記データを受信するまでに何段の該バス
インタフェースユニットを中継してきたかを管理するレ
イヤ制御部（２４）を備え、前記障害発生時において、
その中継段数を障害レイヤ情報（Ｌ）として、前記障害
監視・制御部（２３）を介し、前記情報フレーム（Ｅ
Ｆ）に書き込む請求項３に記載のマルチＣＰＵシステ
ム。 - 【請求項５】 隣接する前記バスインタフェースユニッ
ト（１２）内の前記レイヤ制御部（２４）相互間を接続
するレイヤカウント線（３１）を布線すると共に、各該
レイヤ制御部内には、前記データを中継する毎に該レイ
ヤカウント線を通して通知される中継段数を加算し、前
記障害レイヤ情報（Ｌ）とするカウンタ手段（２５）を
備える請求項４に記載のマルチＣＰＵシステム。 - 【請求項６】 前記障害監視・制御部（２３）により作
成される前記情報フレーム（ＥＦ）内にはさらに、検出
された前記障害の障害コードおよびその障害の詳細を示
す付加情報を書き込む領域を有する請求項５に記載のマ
ルチＣＰＵシステム。 - 【請求項７】 前記障害監視・制御部（２３）には、前
記障害発生時に、前記送信元ＩＤ情報（ＳＩＤ）と、前
記受信先ＩＤ情報（ＤＩＤ）と、前記カウンタ手段（２
５）からの前記中継段数とを退避させるレジスタ手段
（２９）を備える請求項５に記載のマルチＣＰＵシステ
ム。 - 【請求項８】 前記スレーブとなった各前記バスインタ
フェースユニット（１２）は、受信した前記送信元ＩＤ
情報（ＳＩＤ）が自己のＩＤと一致したとき、送信した
前記データに送信エラーが発生したことを認識し、前記
情報フレーム（ＥＦ）に示す障害情報を、自己に接続す
る前記ＣＰＵ（１１）に通知する請求項６に記載のマル
チＣＰＵシステム。 - 【請求項９】 前記スレーブとなった各前記バスインタ
フェースユニット（１２）は、受信した前記受信先ＩＤ
情報（ＤＩＤ）が自己のＩＤと一致したとき、受信する
予定であった前記データに受信エラーが発生したことを
認識し、前記情報フレーム（ＥＦ）に示す障害情報を、
自己に接続する前記ＣＰＵ（１１）に通知する請求項６
に記載のマルチＣＰＵシステム。 - 【請求項１０】 前記障害監視・制御部（２３）は、前
記障害発生時に、前記障害監視バス（２１）に対してバ
スアクセス要求（Ｅ−ＲＥＱ）を送出し、これに対する
バスアクセス許可（Ｅ−ＡＣＫ）を受け取ると、前記マ
スタとして、データの送受信を開始する請求項１に記載
のマルチＣＰＵシステム。 - 【請求項１１】 前記バスアクセス要求（Ｅ−ＲＥＱ）
を受けて前記バスアクセス許可（Ｅ−ＡＣＫ）を発行す
るか否かの判定を行うバス調停部（２２）を備える請求
項１１に記載のマルチＣＰＵシステム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5233662A JPH0793273A (ja) | 1993-09-20 | 1993-09-20 | 障害監視機構を具備したマルチｃｐｕシステム |
| US08/216,141 US5537535A (en) | 1993-09-20 | 1994-03-21 | Multi-CPU system having fault monitoring facility |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5233662A JPH0793273A (ja) | 1993-09-20 | 1993-09-20 | 障害監視機構を具備したマルチｃｐｕシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0793273A true JPH0793273A (ja) | 1995-04-07 |
Family
ID=16958567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5233662A Withdrawn JPH0793273A (ja) | 1993-09-20 | 1993-09-20 | 障害監視機構を具備したマルチｃｐｕシステム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5537535A (ja) |
| JP (1) | JPH0793273A (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2886093B2 (ja) * | 1994-07-28 | 1999-04-26 | 株式会社日立製作所 | 障害処理方法および情報処理システム |
| US5838899A (en) * | 1994-09-20 | 1998-11-17 | Stratus Computer | Digital data processing methods and apparatus for fault isolation |
| KR100213187B1 (ko) | 1997-03-20 | 1999-08-02 | 윤종용 | 에러 마스터 검출장치 |
| US6691257B1 (en) | 2000-04-13 | 2004-02-10 | Stratus Technologies Bermuda Ltd. | Fault-tolerant maintenance bus protocol and method for using the same |
| US6633996B1 (en) | 2000-04-13 | 2003-10-14 | Stratus Technologies Bermuda Ltd. | Fault-tolerant maintenance bus architecture |
| US6820213B1 (en) | 2000-04-13 | 2004-11-16 | Stratus Technologies Bermuda, Ltd. | Fault-tolerant computer system with voter delay buffer |
| US6687851B1 (en) | 2000-04-13 | 2004-02-03 | Stratus Technologies Bermuda Ltd. | Method and system for upgrading fault-tolerant systems |
| US6708283B1 (en) | 2000-04-13 | 2004-03-16 | Stratus Technologies, Bermuda Ltd. | System and method for operating a system with redundant peripheral bus controllers |
| US6735715B1 (en) | 2000-04-13 | 2004-05-11 | Stratus Technologies Bermuda Ltd. | System and method for operating a SCSI bus with redundant SCSI adaptors |
| US6691225B1 (en) | 2000-04-14 | 2004-02-10 | Stratus Technologies Bermuda Ltd. | Method and apparatus for deterministically booting a computer system having redundant components |
| US6643802B1 (en) * | 2000-04-27 | 2003-11-04 | Ncr Corporation | Coordinated multinode dump collection in response to a fault |
| US6766479B2 (en) | 2001-02-28 | 2004-07-20 | Stratus Technologies Bermuda, Ltd. | Apparatus and methods for identifying bus protocol violations |
| US6928583B2 (en) * | 2001-04-11 | 2005-08-09 | Stratus Technologies Bermuda Ltd. | Apparatus and method for two computing elements in a fault-tolerant server to execute instructions in lockstep |
| US6996750B2 (en) * | 2001-05-31 | 2006-02-07 | Stratus Technologies Bermuda Ltd. | Methods and apparatus for computer bus error termination |
| US20060123444A1 (en) * | 2003-02-03 | 2006-06-08 | Thomson Licensing | Self-diagnostic test for apparatus having an emergency alert function |
| US7152186B2 (en) * | 2003-08-04 | 2006-12-19 | Arm Limited | Cross-triggering of processing devices |
| JP2014048782A (ja) * | 2012-08-30 | 2014-03-17 | Fujitsu Ltd | 情報処理装置、及び情報処理装置の障害処理方法 |
| CN106844082A (zh) * | 2017-01-18 | 2017-06-13 | 联想(北京)有限公司 | 处理器预测故障分析方法及装置 |
| US10802929B2 (en) * | 2018-01-03 | 2020-10-13 | Tesla, Inc. | Parallel processing system runtime state reload |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4412281A (en) * | 1980-07-11 | 1983-10-25 | Raytheon Company | Distributed signal processing system |
| US4480307A (en) * | 1982-01-04 | 1984-10-30 | Intel Corporation | Interface for use between a memory and components of a module switching apparatus |
| US4787033A (en) * | 1983-09-22 | 1988-11-22 | Digital Equipment Corporation | Arbitration mechanism for assigning control of a communications path in a digital computer system |
| US4967344A (en) * | 1985-03-26 | 1990-10-30 | Codex Corporation | Interconnection network for multiple processors |
| US4719621A (en) * | 1985-07-15 | 1988-01-12 | Raytheon Company | Packet fastbus |
| US4933846A (en) * | 1987-04-24 | 1990-06-12 | Network Systems Corporation | Network communications adapter with dual interleaved memory banks servicing multiple processors |
| US5195089A (en) * | 1990-12-31 | 1993-03-16 | Sun Microsystems, Inc. | Apparatus and method for a synchronous, high speed, packet-switched bus |
| US5396602A (en) * | 1993-05-28 | 1995-03-07 | International Business Machines Corp. | Arbitration logic for multiple bus computer system |
-
1993
- 1993-09-20 JP JP5233662A patent/JPH0793273A/ja not_active Withdrawn
-
1994
- 1994-03-21 US US08/216,141 patent/US5537535A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5537535A (en) | 1996-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0793273A (ja) | 障害監視機構を具備したマルチｃｐｕシステム | |
| JPS60140951A (ja) | ロ−カルエリアネツトワ−クシステム | |
| CN108234267B (zh) | 一种基于m-lvds实时多主高速总线的通信系统 | |
| JPH05308364A (ja) | 多重プロセッサ通信システムにおけるデータ衝突検出方法および装置 | |
| CN114615106B (zh) | 环形数据处理系统、方法以及网络设备 | |
| JP6134720B2 (ja) | 接続方法 | |
| JPS6072351A (ja) | パケツト通信システムの動作状態監視方法 | |
| JP3663569B2 (ja) | 二重化システム | |
| JPH04156655A (ja) | マルチプロセッサシステム | |
| JP2624265B2 (ja) | データ伝送装置 | |
| JP4864755B2 (ja) | データ処理システム及び診断方法 | |
| JP2007265108A (ja) | バスブリッジ | |
| JP3138945B2 (ja) | デ−タ転送方法 | |
| JP3603956B2 (ja) | 通信制御装置のバッファ管理方式 | |
| KR100290656B1 (ko) | Ｉｓｄｎ 교환기내 병렬 데이터 전송에 의한 프래쉬 메모리 데이터퓨징장치 및 그 제어방법 | |
| JP2573790B2 (ja) | 転送制御装置 | |
| KR100211960B1 (ko) | 패리티 방식을 이용한 프레임 구별방법 | |
| JPH06291774A (ja) | メディアアクセス方式 | |
| JP2002009872A (ja) | データ伝送システム | |
| JP2004234183A (ja) | 計算機制御装置のバスチェック方法およびシステム | |
| JP2002278917A (ja) | 画像データ転送システム | |
| JPH08307398A (ja) | 装置内制御方式 | |
| JPH0675796A (ja) | パリティエラー記録装置 | |
| JPS6286942A (ja) | デ−タ異常検出方法 | |
| JPS63181054A (ja) | システム拡張装置の状態監視装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001128 |