JP2886093B2 - 障害処理方法および情報処理システム - Google Patents

障害処理方法および情報処理システム

Info

Publication number
JP2886093B2
JP2886093B2 JP6176921A JP17692194A JP2886093B2 JP 2886093 B2 JP2886093 B2 JP 2886093B2 JP 6176921 A JP6176921 A JP 6176921A JP 17692194 A JP17692194 A JP 17692194A JP 2886093 B2 JP2886093 B2 JP 2886093B2
Authority
JP
Japan
Prior art keywords
data communication
processing device
information processing
failure
communication processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6176921A
Other languages
English (en)
Other versions
JPH0844579A (ja
Inventor
祐之 松下
敦 宇賀神
彰一 村瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6176921A priority Critical patent/JP2886093B2/ja
Priority to US08/476,945 priority patent/US5636341A/en
Publication of JPH0844579A publication Critical patent/JPH0844579A/ja
Application granted granted Critical
Publication of JP2886093B2 publication Critical patent/JP2886093B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1438—Restarting or rejuvenating

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Retry When Errors Occur (AREA)
  • Computer And Data Communications (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、複数の情報処理装置
と、該情報処理装置間のデータ通信を制御するデータ通
信処理装置とを接続して構成された情報処理システムに
関し、特にデータ通信処理装置に障害が発生したとき
に、情報処理装置からのリセット処理によって障害を回
復するようにした障害処理方法および情報処理システム
に関する。
【０００２】
【従来の技術】情報処理システムにおいては、高性能化
や高信頼化を実現するために、多数の情報処理装置をネ
ットワーク等のインタフェースにより接続し、相互にデ
ータ通信を行う方式が一般化している。
【０００３】このような従来の方式としては、例えば特
開昭６３−４４２４８号公報に記載された「二重化シス
テム間通信の自動切り替え方式」がある。この方式によ
ると、主系と従系からなる二重化システムにおいて、主
系システムと従系システムにそれぞれネットワークアダ
プタを設け、切り替えスイッチを介して、ネットワーク
と接続させる。そして、系切り替えを行う場合、二重化
システムの監視装置がこの切り替えスイッチを切り替え
ることにより、主系システムから従系システムへの切り
替えを行っていた。
【０００４】
【発明が解決しようとする課題】しかし、上記した従来
の方法では、切り替えスイッチに障害が発生した場合に
は、障害回復処理ができず、また、１台の主系情報処理
装置に対してこれをバックアップする１台の従系情報処
理装置が必要となり、さらに、３台以上の情報処理装置
への適用が困難であるという問題がある。
【０００５】ところで、複数の情報処理装置と、該情報
処理装置間のデータ通信を制御するデータ通信処理装置
からなる情報処理システムにおいては、データ通信処理
装置に障害が発生したとき、各情報処理装置と通信イン
タフェースを介して接続されるデータ通信処理装置内の
全てのインタフェース制御部が同時に障害になることは
極めて稀であり、しかも、障害が発生したデータ通信処
理装置をリセットすることによって、多くの場合、障害
が回復する。
【０００６】本発明は、上記した事情を考慮してなされ
たもので、本発明の目的は、情報処理装置間のデータ通
信を制御するデータ通信処理装置に障害が発生したと
き、障害が発生したことをデータ通信処理装置に接続さ
れる全ての情報処理装置に通知し、通知を受け取った情
報処理装置が自動的にデータ通信処理装置をリセットす
ることにより、障害の回復を図るようにした障害処理方
法および情報処理システムを提供することにある。
【０００７】
【課題を解決するための手段】前記目的を達成するため
に、請求項１記載の発明では、複数の情報処理装置と、
該複数の情報処理装置間のデータ通信を制御するデータ
通信処理装置とを備えた情報処理システムにおいて、情
報処理システムの稼働中に、前記データ通信処理装置で
障害が発生すると、該通信処理装置から前記各情報処理
装置に対してブロードキャストで障害の発生を通知し、
該障害通知を受け取った各情報処理装置 からそれぞれ前
記データ通信処理装置に対してリセットを指示し、該リ
セット指示に応答して、前記データ通信処理装置にて該
装置全体をリセットすることを特徴とする。
【０００８】また、請求項２記載の発明では、複数の情
報処理装置と、該複数の情報処理装置間のデータ通信を
制御するデータ通信処理装置とを備え、該データ通信処
理装置は、前記各情報処理装置と通信インタフェースを
介して接続される複数のインタフェース制御手段と、第
１の情報処理装置から第２の情報処理装置へデータ通信
を行うために、該当インタフェース制御手段間のデータ
通信路の設定を行うスイッチ手段と、前記各インタフェ
ース制御手段からデータ通信要求を受け取って、該デー
タ通信要求を調停し、前記スイッチ手段を制御する調停
制御手段を有する情報処理システムにおいて、 前記デー
タ通信処理装置は、前記インタフェース制御手段、スイ
ッチ手段、調停制御手段で発生した障害を検出する障害
検出手段と、前記障害検出を受け取り、前記各インタフ
ェース制御手段を介して各情報処理装置へブロードキャ
ストで障害の発生を通知する通知手段と、前記インタフ
ェース制御手段、スイッチ手段および調停制御手段をリ
セットするリセット手段を具備し、前記各情報処理装置
は、前記障害通知に応答して、前記データ通信処理装置
に対してリセット動作を指示するリセット指示手段を具
備し、前記データ通信処理装置では、前記リセット指示
に応答して、前記リセット手段にて、前記インタフェー
ス制御手段、スイッチ手段および調停制御手段をリセッ
トすることを特徴とする。
【０００９】さらに、請求項３記載の発明では、請求項
２記載の情報処理システムにおいて、データ通信処理装
置は同一構成の現用データ通信処理装置と予備データ通
信処理装置からなり、各情報処理装置は、現用データ通
信処理装置から障害通知を受け取ると、該現用データ通
信処理装置に対してリセット動作を指示するとともに、
予備データ通信処理装置の現用への切替えを行うことを
特徴とする。
【００１０】
【作用】複数の情報処理装置と、該情報処理装置間のデ
ータ通信を制御するデータ通信処理装置からなる情報処
理システムにおいて、データ通信処理装置内の各情報処
理装置対応のインタフェース制御部がすべて障害になる
ことはほとんどない。そこで、データ通信処理装置に障
害が発生したとき、該障害が発生したことを、各インタ
フェース制御部を介して、データ通信処理装置に接続さ
れる全ての情報処理装置にブロードキャストで通知す
る。この結果、一つでも正常なインタフェース制御部が
存在すれば、対応する情報処理装置はデータ通信処理装
置の障害を認識できる。そこで、障害通知を受け取った
情報処理装置は、データ通信処理装置に対してリセット
を指示する。これによりデータ通信処理装置は、障害か
らの復旧が可能となり、データ通信処理装置の障害によ
る影響範囲を極力小さく抑えることができる。
【００１１】
【実施例】以下、本発明の一実施例を図面を用いて具体
的に説明する。図１は、本発明の情報処理システムの構
成を示す図である。図１において、情報処理システム
は、複数台の情報処理装置（１００ａ〜１００ｃ）、デ
ータ通信処理装置１０１、各情報処理装置（１００ａ〜
１００ｃ）とデータ通信処理装置１０１とを接続するデ
ータ通信インタフェース（１０２ａ〜１０２ｃ）から構
成されている。
【００１２】各情報処理装置（１００ａ〜１００ｃ）
は、システム制御を行うプロセッサ（１０３ａ〜１０３
ｃ）、プログラム、データが格納されたメモリ（１０４
ａ〜１０４ｃ）、および入出力制御を行うＩ／Ｏプロセ
ッサ（１０５ａ〜１０５ｃ）から構成され、これらはシ
ステムバスを介して相互に接続される。Ｉ／Ｏプロセッ
サ（１０５ａ〜１０５ｃ）には、ハードディスク等の入
出力装置やデータ通信処理を行うデータ通信処理装置ア
ダプタ（１０６ａ〜１０６ｃ）などが接続される。
【００１３】データ通信処理装置１０１は、各情報処理
装置（１００ａ〜１００ｃ）とのインタフェース制御を
行うインタフェース制御部（１０７ａ〜１０７ｃ）、デ
ータの通信路を設定制御するクロスバスイッチ１０８、
および各インタフェース制御部（１０７ａ〜１０７ｃ）
からのデータ通信要求を調停／制御するアービトレーシ
ョン制御部１０９から構成されている。
【００１４】インタフェース制御部（１０７ａ〜１０７
ｃ）内には、データ処理制御部（１１０ａ〜１１０
ｃ）、およびデータ通信制御部（１１１ａ〜１１１ｃ）
が設けられている。データ処理制御部（１１０ａ〜１１
０ｃ）は、データ通信インタフェース（１１２ａ〜１１
２ｃ）を介して、クロスバスイッチ１０８内のデータ通
信インタフェース１１３に接続され、各情報処理装置
（１００ａ〜１００ｃ）間を接続するための、データ通
信処理装置１０１におけるデータ通信伝送路を形成す
る。
【００１５】データ通信制御部（１１１ａ〜１１１ｃ）
は、データ通信制御インタフェース（１１４ａ〜１１４
ｃ）を介して、アービトレーション制御部１０９内のク
ロスバスイッチ制御部１１５に接続され、データ処理制
御部（１１０ａ〜１１０ｃ）で受信したデータに付加さ
れるデータの宛先を認識し、クロスバスイッチ１０８の
切替えを指示する。
【００１６】クロスバスイッチ制御部１１５は、クロス
バスイッチ制御インタフェース１１６を介して、クロス
バスイッチ１０８内のデータ通信インタフェース１１３
と接続され、データ通信制御部（１１１ａ〜１１１ｃ）
からスイッチ切替え指示を受け取ると、クロスバスイッ
チ制御インタフェース１１６を介した切替え指示に基づ
いて、クロスバスイッチ１０８内のデータ通信インタフ
ェース１１３を制御する。
【００１７】各情報処理装置（１００ａ〜１００ｃ）と
データ通信処理装置１０１とは、データ通信処理装置ア
ダプタ（１０６ａ〜１０６ｃ）内のデータ処理制御部
（１１７ａ〜１１７ｃ）とデータ通信処理装置１０１の
インタフェース制御部（１０７ａ〜１０７ｃ）内のデー
タ処理制御部（１１０ａ〜１１０ｃ）との間をデータ通
信インタフェース（１０２ａ〜１０２ｃ）（例えば、通
信ケーブル）を介して接続することにより、データ通信
が可能となる。
【００１８】上記したように構成される情報処理システ
ムにおけるデータ通信時の動作について、例えば、情報
処理装置１００ａから情報処理装置１００ｂにデータ通
信を行う場合を例にして説明する。
【００１９】図２は、システム内の送信データのフォー
マットを示す。図中、１はデータの送信アドレスなどを
格納するヘッダ（情報処理装置内のメモリ１０４ａに格
納される）、２は送信データ（情報処理装置内のメモリ
１０４ａに格納される）、３はチェックコードである。
このチェックコードは、送信データの整合性をチェック
するコードであり、インタフェース制御部１０７ａ内の
データ処理制御部１１０ａで送信データ２の内容からビ
ット演算によって生成され、送信データ２に付加され
る。
【００２０】（１）情報処理装置１００ａ内でのデータ
の送信処理は、データ通信処理装置アダプタ１０６ａ内
のデータ処理制御部１１７ａを介して行われる。すなわ
ち、データ通信処理装置アダプタ１０６ａ内のデータ処
理制御部１１７ａは、プロセッサ１０３ａからのデータ
送信要求を受けると、メモリ１０４ａ内に格納されるヘ
ッダ１および送信データ２を取り込む。
【００２１】（２）ヘッダ１および送信データ２は、デ
ータ通信インタフェース１０２ａを介してインタフェー
ス制御部１０７ａ内のデータ処理制御部１１０ａに送信
される。ここで、前述したようにしてチェックコード３
が付加される。
【００２２】（３）データ通信制御部１１１ａは、送信
データ２の宛先アドレス（この例では情報処理装置１０
０ｂ）をヘッダ１から読み取り、データ通信制御インタ
フェース１１４ａを介して、アービトレーション制御部
１０９内のクロスバスイッチ制御部１１５に対し、スイ
ッチングコマンドを発行する。このスイッチングコマン
ドは、この例では、データ通信インタフェース１１２ａ
と１１２ｂとのクロスポイントを「オン」にするコマン
ドである。なお、クロスバスイッチのスイッチング要求
が競合した場合のスイッチング処理の優先順位付けは、
クロスバスイッチ制御部１１５で行われる。
【００２３】（４）該コマンドを受け取ったクロスバス
イッチ制御部１１５は、クロスバスイッチ制御インタフ
ェース１１６を介して、クロスバスイッチ１０８のスイ
ッチングを行う。つまり、データ通信インタフェース１
１２ａと１１２ｂとのクロスポイントを「オン」にす
る。
【００２４】（５）スイッチングが完了すると、クロス
バスイッチ制御部１１５は、コマンド発行元のデータ通
信制御部１１１ａに対し、スイッチングが完了したこと
を通知する。
【００２５】（６）スイッチング完了の通知を受ける
と、データ処理制御部１１０ａは、送信データ１〜３を
データ通信インタフェース１１２ａ、１１２ｂを介し
て、インタフェース制御部１０７ｂ内のデータ処理制御
部１１０ｂに送信する。
【００２６】（７）データ通信インタフェース１１２
ａ，１１２ｂは、ハードウェア的に結線されていて、デ
ータ処理制御部１１０ｂは、データ通信インタフェース
１１２ａ，１１２ｂを介してデータが送信されてきたこ
とを認識し、つまり、情報処理装置１００ａから情報処
理装置１００ｂにデータが送信されてきたことを認識し
て、データ通信処理装置アダプタ１１７ｂに送信データ
とともに、割り込みを発行する。
【００２７】（８）データ通信処理装置アダプタ１１７
ｂは、データ通信インタフェース１１２ａ，１１２ｂよ
り発行された割り込みを受けると、送信データをメモリ
１０４ｂに送信し、プロセッサ１０３ｂに対してデータ
が送信されてきたことを割り込みにより通知する。
【００２８】図３は、データ通信処理装置の構成を示
す。本実施例のデータ通信処理装置は、上記した情報処
理システムの稼働中に、データ通信処理装置に障害が発
生した場合に、その障害を検出し、障害処理を行うよう
に構成されている。
【００２９】図３において、データ通信処理装置１０１
は、インタフェース制御部（１０７ａ〜１０７ｃ）、ア
ービトレーション制御部１０９、およびクロスバスイッ
チ１０８から構成されている。インタフェース制御部
（１０７ａ〜１０７ｃ）内には、障害検知回路（２０１
ａ〜２０１ｃ）と障害処理制御部（２０５ａ〜２０５
ｃ）が設けられ、障害検知回路（２０１ａ〜２０１ｃ）
で障害を検出すると、障害検出信号（２０２ａ〜２０２
ｃ）を「オン」にすることでアービトレーション制御部
１０９内の障害処理制御部２０３に障害の発生を通知す
る。
【００３０】また、アービトレーション制御部１０９内
には障害検出回路２０１ｄが設けられ、アービトレーシ
ョン制御部１０９内で障害を検出すると、障害検出信号
２０２ｄを「オン」にすることで障害処理制御部２０３
に障害発生を通知する。さらに、クロスバスイッチ１０
８内には障害検出回路２０１ｅが設けられ、クロスバス
イッチ１０８内で障害を検出すると、障害検出信号２０
２ｅを「オン」にすることでアービトレーション制御部
１０９内の障害処理制御部２０３に障害を通知する。
【００３１】一方、障害処理制御部２０３は、インタフ
ェース制御部（１０７ａ〜１０７ｃ）、アービトレーシ
ョン制御部１０９、およびクロスバスイッチ１０８から
の障害検出信号（２０２ａ〜２０２ｅ）を監視してお
り、障害検出信号（２０２ａ〜２０２ｅ）のいずれかの
信号を検出すると、データ通信処理装置内で障害が発生
していることを認識して、障害ブロードキャスト信号２
０４を「オン」にし、データ通信処理装置１０１におけ
る各インタフェース制御部（１０７ａ〜１０７ｃ）内の
障害処理制御部（２０５ａ〜２０５ｃ）に対して、デー
タ通信処理装置内で障害が発生していることを通知す
る。
【００３２】本実施例における障害は、比較的軽度な障
害であり、しかも、本発明のデータ通信処理装置は、マ
イクロプログラム等の制御プログラムを用いずに、簡単
なハードウェア論理回路によって構成されているので、
電源の切断／投入によるリセット処理によって、復旧が
可能となる。このような復旧可能な障害の例としては、
以下のものが挙げられる。
【００３３】（ａ）情報処理装置間のデータ通信の際に
発生する送信データのビットフォーマットの異常；イン
タフェース制御部内の障害検出回路２０１ａ〜２０１ｃ
は、送信データに付加されるチェックコードによって、
その障害を検出する。
【００３４】（ｂ）スイッチングコマンドが正しく実行
されないなどのスイッチングコマンドの異常処理；この
障害はインタフェース制御部内の障害検出回路２０１ａ
〜２０１ｃおよびアービトレーション制御部内の障害検
出回路２０１ｄで検出される。
【００３５】（ｃ）情報処理装置が接続されていないパ
スへのスイッチング処理などの異常スイッチング処理；
この障害はクロスバスイッチ内の障害検出回路２０１ｅ
で検出される。
【００３６】図４は、アービトレーション制御部１０９
内に設けられた障害処理制御部２０３の構成を示す。図
４において、障害処理制御部２０３内には障害検出回路
３０１、および障害の発生部位をロギングする障害ログ
レジスタ３０２が設けられている。
【００３７】障害検出回路３０１は、インタフェース制
御部（１０７ａ〜１０７ｃ）からの障害検出信号（２０
２ａ〜２０２ｃ）、アービトレーション制御部１０９か
らの障害検出信号２０２ｄ、およびクロスバスイッチ１
０８からの障害検出信号２０２ｅを監視している。
【００３８】本実施例においては、障害検出回路３０１
は、各障害検出信号（２０２ａ〜２０２ｅ）のオア論理
をとることにより実現される。すなわち、障害検出信号
（２０２ａ〜２０２ｅ）のいずれかの信号が「オン」に
なった時点でこれを有効とし、障害が発生していること
を認識するものである。
【００３９】また、障害ログレジスタ３０２は、インタ
フェース制御部（１０７ａ〜１０７ｃ）で障害が発生し
たことを示すビット（３０３ａ〜３０３ｃ）、アービト
レーション制御部１０９で障害が発生したことを示すビ
ット３０３ｄ、およびクロスバスイッチ１０８で障害が
発生したことを示すビット３０３ｅから構成されてい
て、該レジスタ中の、障害検出信号（２０２ａ〜２０２
ｅ）の発信元を示すビットに「１」が立てられる。
【００４０】例えば、インタフェース制御部１０７ｂで
障害が発生し、障害検出信号２０５ｂが「オン」になる
と、障害検出回路３０１がその障害を検出し、障害ログ
レジスタ３０２内のビット３０３ｂを「１」に設定す
る。
【００４１】障害検出回路３０１は、障害検出信号（２
０２ａ〜２０２ｅ）のいずれかの信号を検出すると、検
出された信号を認識し、障害ログレジスタ３０２の障害
発生部位を示すビットに「１」を立てる。次いで、障害
ブロードキャスト信号２０４を「オン」にし、各インタ
フェース制御部（１０７ａ〜１０７ｃ）に対し、障害ロ
グレジスタ３０２の内容と共に、データ通信処理装置１
０１内に障害が発生していることを通知する。
【００４２】図５は、データ通信処理装置内のインタフ
ェース制御部の構成を示す。インタフェース制御部（１
０７ａ〜１０７ｃ）内の障害処理制御部（２０５ａ〜２
０５ｃ）は、アービトレーション制御部１０９内の障害
検出回路３０１（図４）からの障害ブロードキャスト信
号（２０４ａ〜２０４ｃ）を受けて、情報処理装置（１
００ａ〜１００ｃ）内のデータ通信処理装置アダプタ
（１０６ａ〜１０６ｃ）に対し、障害割込み信号（４０
１ａ〜４０１ｃ）を発生させる障害割込みレジスタ（４
０２ａ〜４０２ｃ）、データ通信処理装置アダプタ（１
０６ａ〜１０６ｃ）からのリセット指示信号（４０３ａ
〜４０３ｃ）を受けて、アービトレーション制御部１０
９にリセット要求信号（４０４ａ〜４０４ｃ）を発信す
るリセット処理レジスタ（４０５ａ〜４０５ｃ）、障害
ブロードキャスト信号（２０４ａ〜２０４ｃ）とともに
送信される障害ログレジスタ３０２の内容を格納する障
害ログレジスタ（４０６ａ〜４０６ｃ）から構成され
る。
【００４３】障害割込みレジスタ（４０２ａ〜４０２
ｃ）は、アービトレーション制御部１０９内の障害検出
回路３０１からの障害ブロードキャスト信号（２０４ａ
〜２０４ｃ）が送られて来ると、ビット「１」をたて、
データ通信処理装置アダプタ（１０６ａ〜１０６ｃ）に
対し、障害割込み信号（４０１ａ〜４０１ｃ）を発生さ
せ、さらに障害ログレジスタ（４０６ａ〜４０６ｃ）に
障害ログレジスタ３０２の内容を格納する。
【００４４】障害割込み信号（４０１ａ〜４０１ｃ）を
受信した情報処理装置（１００ａ〜１００ｃ）内のデー
タ通信処理装置アダプタ（１０６ａ〜１０６ｃ）におけ
る障害処理例をデータ通信処理装置アダプタ１０６を用
いて説明する。
【００４５】図６は、データ通信処理装置アダプタ１０
６の構成を示す。データ通信処理装置アダプタ１０６
は、アダプタを制御するアダプタ制御プログラム５０
１、データ通信処理装置１０１内のインタフェース制御
部（１０７ａ〜１０７ｂ）からの障害割込み信号４０１
を受信し、ビット「１」を立てることにより、アダプタ
制御プログラム５０１に障害割込みを発生させる障害割
込みレジスタ５０２、アダプタ制御プログラム５０１か
らのリセット指示を受け、ビット「１」を立てることに
より、データ通信処理装置１０１に対しリセット指示信
号４０３を出力するリセット処理レジスタ５０３、およ
び障害ログを管理する障害要因管理レジスタ５０４から
構成されている。
【００４６】障害割込みレジスタ５０２は、障害割込み
信号４０１を受信すると、障害割込み信号４０１の発信
元を認識し、発信元に障害が発生していることを障害要
因管理レジスタ５０４にロギングする。障害要因管理レ
ジスタ５０４には、情報処理システムを構成する各モジ
ュールの障害発生情報が格納されており、データ通信処
理装置１０１の障害情報を管理するレジスタＨＵＢ＿Ｓ
ＴＡＴＵＳ５０６やデータ通信処理装置アダプタ１０６
の障害情報を管理するレジスタＨＵＢ＿ＡＤＰ＿ＳＴＡ
ＴＵＳ５０７などがある。
【００４７】本実施例では、データ通信処理装置１０１
に障害が発生していて、インタフェース制御部１０７ａ
から障害割込み信号４０１によって障害通知があると、
障害割込みレジスタ５０２は、レジスタＨＵＢ＿ＳＴＡ
ＴＵＳ５０６内のデータ通信処理装置エラーを示すビッ
トＨＵＢ＿ＥＲＲ５０８に「１」をたて、さらにアダプ
タ制御プログラム５０１に対して、障害割込みを上げ
る。
【００４８】図７は、アダプタ制御プログラム５０１の
障害処理フローチャートである。図７を参照して、障害
割込みレジスタ５０２から障害割込みにより割り込まれ
たアダプタ制御プログラム５０１における障害処理を説
明する。
【００４９】ステップ６００では、アダプタ制御プログ
ラム５０１は障害割込みの監視を行う。障害割込みを検
出すると、ステップ６０１へ進む。ステップ６０１で
は、障害処理を起動し、ステップ６０２へ進む。ステッ
プ６０２で、障害発生部位を特定するため、アダプタ制
御プログラム５０１は障害要因管理レジスタ５０４の状
態を読み出す。ステップ６０３で、ＨＵＢ＿ＳＴＡＴＵ
Ｓ５０６内のビットＨＵＢ＿ＥＲＲ５０８に「１」が立
っているか否かを判断する。
【００５０】本実施例では、データ通信処理装置１０１
に障害が発生しており、レジスタＨＵＢ＿ＳＴＡＴＵＳ
５０６内のＨＵＢ＿ＥＲＲ５０８にビット「１」が立っ
ているので、データ通信処理装置１０１に障害が発生し
ていることを認識する。ステップ６０４では、アダプタ
制御プログラム５０１はデータ通信処理装置１０１をリ
セットするため、データ通信処理装置アダプタ１０６内
のリセット処理レジスタ５０３にビット「１」を立て、
リセット指示信号４０３をデータ通信処理装置１０１に
対して発信し、障害処理を終了する。
【００５１】また、ステップ６０３で、ＨＵＢ＿ＥＲＲ
５０８にビット「１」が立っていなければ、ステップ６
０５に進み、レジスタ５０６中の他のモジュールのエラ
ービットを参照して、それに対する障害回復処理を起動
し、障害処理を終了する。
【００５２】図５に戻り、データ通信処理装置アダプタ
１０６からリセット指示を受け取ったデータ通信処理装
置１０１内の動作を説明する。データ通信処理装置アダ
プタ１０６から発信されたリセット指示信号４０３ａ
は、インタフェース制御部１０７ａにおける障害処理制
御部２０８ａ内のリセット処理レジスタ４０５ａで受信
される。リセット処理レジスタ４０５ａは、リセット指
示信号４０３ａを受信すると、リセット要求信号４０４
ａをアービトレーション制御部１０９に対して発信す
る。
【００５３】リセット指示信号４０３ａを受信したアー
ビトレーション制御部１０９の障害処理を図８を参照し
て説明する。図８は、リセット指示信号を受信して障害
処理を行うときの、データ通信処理装置１０１の構成を
示す。
【００５４】アービトレーション制御部１０９内にはリ
セット処理制御部７０１が設けられ、インタフェース制
御部１０７ａ〜１０７ｃからのリセット要求信号（４０
４ａ〜４０４ｃ）を受信する。リセット処理制御部７０
１は、リセット要求信号（４０４ａ〜４０４ｃ）のいず
れかの信号を受信すると、データ通信処理装置１０１内
の各制御部、すなわちインタフェース制御部（１０７ａ
〜１０７ｃ）内のリセット回路（７０３ａ〜７０３
ｃ）、アービトレーション制御部１０９内のリセット回
路（７０３ｄ）、およびクロスバスイッチ１０８内のリ
セット回路（７０３ｅ）にリセット信号７０２を発信す
ることにより、リセット処理を行う。リセット信号７０
２を受け取ったリセット回路（７０３ａ〜７０３ｅ）
は、各制御部をリセットする。
【００５５】図９は、アービトレーション制御部１０９
内のリセット処理制御部７０１の構成を示す。リセット
処理制御部７０１内には、リセット信号検出回路８００
があり、インタフェース制御部（１０７ａ〜１０７ｃ）
内からのリセット要求信号（４０４ａ〜４０４ｃ）、お
よびデータ通信処理装置１０１の装置パワーオフ／オン
リセット要求信号８０１とのオア論理をとることによ
り、リセット信号７０２を発信している。すなわち、リ
セット要求信号（４０４ａ〜４０４ｃ）、およびデータ
通信処理装置１０１の装置パワーオフ／オンリセット要
求信号８０１のいずれかが「オン」となった時点でこれ
を有効とし、リセット信号７０２をインタフェース制御
部（１０７ａ〜１０７ｃ）、アービトレーション制御部
１０９、およびクロスバスイッチ１０８に発信する。こ
のように、データ通信処理装置１０１内の各モジュール
をリセットすることにより、データ通信処理装置１０１
をリセットすることができる。
【００５６】上記したように、情報処理システムにおけ
るデータ通信処理装置の障害処理を説明したが、本発明
は、データ通信処理装置内の全てのモジュールが同時に
障害となる可能性が極めて小さいということを考慮して
なされたものである。すなわち、例えば、図３におい
て、データ通信処理装置１０１に接続される情報処理装
置（１００ａ〜１００ｃ）に通知するパスであるインタ
フェース制御部（１０７ａ〜１０７ｃ）が全て同時に障
害となるような、データ通信処理装置１０１での障害の
発生がごく稀であることから、データ通信処理装置の障
害発生時に、障害の発生を全ての情報処理装置に通知
し、情報処理装置からのリセット指示によってデータ通
信処理装置をリセットすることにより、データ通信処理
装置の障害を回復することができる。また、障害の回復
がリセット処理によって行われるので、復旧時間が短縮
される。
【００５７】〈実施例２〉 図１０は、冗長系の情報処理システムの構成図であり、
データ通信処理装置およびデータ通信処理装置アダプタ
を二重化することによりシステムとしての信頼性と可用
性を向上させた実施例である。
【００５８】以下、図１０を参照して、本発明の他の実
施例を説明すると、冗長系の情報処理システムは、複数
の情報処理装置（９００ａ〜９００ｃ）と、２台のデー
タ通信処理装置、すなわち現用のデータ通信処理装置９
０１と予備のデータ通信処理装置９０２とを接続して構
成される。
【００５９】各情報処理装置（９００ａ〜９００ｃ）内
には、Ｉ／Ｏプロセッサ（９０６ａ〜９０６ｃ）に接続
された２台のデータ通信処理装置アダプタ、すなわち、
現用データ通信処理装置アダプタ（９０３ａ〜９０３
ｃ）、および予備データ通信処理装置アダプタ（９０４
ａ〜９０４ｃ）が設けられている。システムバス（９０
５ａ〜９０５ｃ）には、Ｉ／Ｏプロセッサ（９０６ａ〜
９０６ｃ）、プロセッサ（９１０ａ〜９１０ｃ）、およ
びメモリ（９１１ａ〜９１１ｃ）が接続されている。
【００６０】各情報処理装置（９００ａ〜９００ｃ）内
の現用のデータ通信処理装置アダプタ（９０３ａ〜９０
３ｃ）は、データ通信インタフェース（９０９ａ〜９０
９ｃ）により現用のデータ通信処理装置９０１内のイン
タフェース制御部（９０７ａ〜９０７ｃ）に接続され、
また予備のデータ通信処理装置アダプタ（９０４ａ〜９
０４ｃ）は、データ通信インタフェース（９０９ｄ〜９
０９ｆ）により予備データの通信処理装置９０２内のイ
ンタフェース制御部（９０８ａ〜９０８ｃ）に接続され
ている。
【００６１】各情報処理装置（９００ａ〜９００ｃ）内
のメモリ（９０８ａ〜９０８ｃ）には、現用のデータ通
信処理装置９０１から予備のデータ通信処理装置９０２
への切替え、および現用のデータ通信処理装置アダプタ
（９０３ａ〜９０３ｃ）から予備のデータ通信処理装置
アダプタ（９０４ａ〜９０４ｃ）への切替え動作を制御
／監視するシステム監視プログラム（９１２ａ〜９１２
ｃ）が格納されている。
【００６２】上記したように構成された情報処理システ
ムは、通常、現用のデータ通信処理装置９０１、および
現用のデータ通信処理装置アダプタ（９０３ａ〜９０３
ｃ）により、各情報処理装置（９００ａ〜９００ｃ）間
のデータ通信を行う。そして、現用のデータ通信処理装
置９０１に障害が発生すると、予備のデータ通信処理装
置９０２、および予備のデータ通信処理装置アダプタ
（９０４ａ〜９０４ｃ）に切替えて、データ通信を続行
する。
【００６３】すなわち、現用のデータ通信処理装置９０
１に障害が発生したとき、本発明に係る障害通知方式を
適用して、障害が発生したことを各情報処理装置（９０
０ａ〜９００ｃ）に通知する。Ｉ／Ｏプロセッサ（９０
６ａ〜９０６ｃ）の割込みにより障害通知を受け取った
システム監視プログラム（９１２ａ〜９１２ｃ）は、現
用のデータ通信処理装置９０１の動作を停止させ（例え
ば、図７のステップ６０４でのデータ通信処理装置アダ
プタ制御プログラム５０１の「データ通信処理装置リセ
ット指示」を「現用のデータ通信処理装置リセット指
示、および予備のデータ通信処理装置への切替え指示」
に変更することで可能となる）、現用のデータ通信処理
装置９０１から予備データ通信処理装置９０２への切替
え、および現用データ通信処理装置アダプタ（９０３ａ
〜９０３ｃ）から予備のデータ通信処理装置アダプタ
（９０４ａ〜９０４ｃ）への切替えを行い、予備のデー
タ通信処理装置９０２、および予備のデータ通信処理装
置アダプタ（９０４ａ〜９０４ｃ）によって、引き続き
各情報処理装置（９００ａ〜９００ｃ）間のデータ通信
を行う。
【００６４】上記した冗長系の情報処理システム構成に
本発明を適用することにより、現用のデータ通信処理装
置９０１の障害を検知して、予備のデータ通信処理装置
９０２に切替えることで、現用のデータ通信処理装置９
０１の障害による影響範囲を最小限に抑え、また障害発
生によるダウンタイムを短縮することが可能となり、シ
ステムサービスの続行が可能となる。
【００６５】
【発明の効果】以上、説明したように、本発明によれ
ば、複数の情報処理装置と、該複数の情報処理装置間の
データ通信を制御するデータ通信処理装置とを備えた情
報処理システムにおいて、データ通信処理装置に障害が
発生したとき、データ通信処理装置の障害を、データ通
信処理装置に接続される全ての情報処理装置にブロード
キャストで通知し、障害通知を受け取った情報処理装置
がデータ通信処理装置にリセットを指示するので、デー
タ通信処理装置に障害が発生していても、短時間に障害
の復旧を図ることができる。また、データ通信処理装置
は単純なハードウェア回路により構成されているので、
リセット回路を用いてリセットすることにより、障害処
理が可能となるとともに、データ通信処理装置を低コス
トで構成することができる。さらに、データ通信処理装
置の二重化によりシステムを冗長化した場合、現用デー
タ通信処理装置の障害時、該現用装置をリセットすると
ともに、予備データ通信処理装置に切替えることによ
り、現用データ通信処理装置の障害による波及効果を最
小限に留め、システムサービスを続行することが可能と
なり、また、障害発生によるダウンタイムを短縮するこ
とが可能となる。
【図面の簡単な説明】
【図１】本発明の情報処理システムの構成を示す図であ
る。
【図２】システム内の送信データのフォーマットを示
す。
【図３】データ通信処理装置の構成を示す。
【図４】アービトレーション制御部内に設けられた障害
処理制御部の構成を示す。
【図５】データ通信処理装置内のインタフェース制御部
の構成を示す。
【図６】データ通信処理装置アダプタの構成を示す。
【図７】アダプタ制御プログラムの障害処理フローチャ
ートである。
【図８】リセット指示信号を受信して障害処理を行うと
きの、データ通信処理装置の構成を示す。
【図９】アービトレーション制御部内のリセット処理制
御部の構成を示す。
【図１０】本発明の他の実施例の構成を示す。
【符号の説明】
１００ａ〜１００ｃ 情報処理装置 １０１ データ通信処理装置 １０２ａ〜１０２ａ データ通信インタフェース １０３ａ〜１０３ｃ プロセッサ １０４ａ〜１０４ｃ メモリ １０５ａ〜１０５ｃ Ｉ／Ｏプロセッサ １０６ａ〜１０６ｃ データ通信処理装置アダプタ １０７ａ〜１０７ｃ インタフェース制御部 １０８ クロスバスイッチ １０９ アービトレーション制御部 １１０ａ〜１１０ｃ データ処理制御部 １１１ａ〜１１１ｃ データ通信制御部 １１２ａ〜１１２ｃ データ通信インタフェース １１３ クロスバスイッチ内のデータ通信インタフェー
ス １１４ａ〜１１４ｃ データ通信制御インタフェース １１５ クロスバスイッチ制御部 １１６ クロスバスイッチ制御インタフェース １１７ａ〜１１７ｃ アダプタ内のデータ処理部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−52944（ＪＰ，Ａ) 特開 昭60−75951（ＪＰ，Ａ) 特開 平２−122353（ＪＰ，Ａ) 特開 平４−98443（ＪＰ，Ａ) 実開 平２−41589（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 11/14 310 G06F 13/00 351

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の情報処理装置と、該複数の情報処
    理装置間のデータ通信を制御するデータ通信処理装置と
    を備えた情報処理システムにおける障害処理方法であっ
    て、 情報処理システムの稼働中に、前記データ通信処理装置
    で障害が発生すると、該データ通信処理装置から前記各
    情報処理装置に対してブロードキャストで障害の発生を
    通知し、 前記障害通知を受け取った各情報処理装置からそれぞれ
    前記データ通信処理装置に対してリセットを指示し、 前記リセット指示に応答して、前記データ通信処理装置
    にて該装置全体をリセットする、 ことを特徴とする障害処理方法。
  2. 【請求項２】 複数の情報処理装置と、該複数の情報処
    理装置間のデータ通信を制御するデータ通信処理装置と
    を備え、該データ通信処理装置は、前記各情報処理装置
    と通信インタフェースを介して接続される複数のインタ
    フェース制御手段と、第１の情報処理装置から第２の情
    報処理装置へデータ通信を行うために、該当インタフェ
    ース制御手段間のデータ通信路の設定を行うスイッチ手
    段と、前記各インタフェース制御手段からデータ通信要
    求を受け取って、該データ通信要求を調停し、前記スイ
    ッチ手段を制御する調停制御手段を有する情報処理シス
    テムにおいて、 前記データ通信処理装置は、前記インタフェース制御手
    段、スイッチ手段、調停制御手段で発生した障害を検出
    する障害検出手段と、前記障害検出を受け取り、前記各
    インタフェース制御手段を介して各情報処理装置へブロ
    ードキャストで障害の発生を通知する通知手段と、前記
    インタフェース制御手段、スイッチ手段および調停制御
    手段をリセットするリセット手段を具備し、 前記各情報処理装置は、前記障害通知に応答して、前記
    データ通信処理装置に対してリセット動作を指示するリ
    セット指示手段を具備し、 前記データ通信処理装置では、前記リセット指示に応答
    して、前記リセット手段にて、前記インタフェース制御
    手段、スイッチ手段および調停制御手段をリセットす
    る、 ことを特徴とする情報処理システム。
  3. 【請求項３】 請求項２記載の情報処理システムにおい
    て、 データ通信処理装置は同一構成の現用データ通信処理装
    置と予備データ通信処理装置からなり、 各情報処理装置は、現用データ通信処理装置から障害通
    知を受け取ると、該現用データ通信処理装置に対してリ
    セット動作を指示するとともに、予備データ通信処理装
    置の現用への切替えを行う、 ことを特徴とする情報処理システム。
JP6176921A 1994-07-28 1994-07-28 障害処理方法および情報処理システム Expired - Lifetime JP2886093B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6176921A JP2886093B2 (ja) 1994-07-28 1994-07-28 障害処理方法および情報処理システム
US08/476,945 US5636341A (en) 1994-07-28 1995-06-07 Fault processing method and information processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6176921A JP2886093B2 (ja) 1994-07-28 1994-07-28 障害処理方法および情報処理システム

Publications (2)

Publication Number Publication Date
JPH0844579A JPH0844579A (ja) 1996-02-16
JP2886093B2 true JP2886093B2 (ja) 1999-04-26

Family

ID=16022098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6176921A Expired - Lifetime JP2886093B2 (ja) 1994-07-28 1994-07-28 障害処理方法および情報処理システム

Country Status (2)

Country Link
US (1) US5636341A (ja)
JP (1) JP2886093B2 (ja)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0818007B1 (en) * 1995-03-31 2006-05-10 The Commonwealth Of Australia Method and means for interconnecting different security level networks
TW292365B (en) * 1995-05-31 1996-12-01 Hitachi Ltd Computer management system
JP3247043B2 (ja) 1996-01-12 2002-01-15 株式会社日立製作所 内部信号で障害検出を行う情報処理システムおよび論理ｌｓｉ
JPH09251443A (ja) * 1996-03-18 1997-09-22 Hitachi Ltd 情報処理システムのプロセッサ障害回復処理方法
US5883939A (en) * 1996-08-29 1999-03-16 Cornell Research Foundation, Inc. Distributed architecture for an intelligent networking coprocessor
US6393581B1 (en) 1996-08-29 2002-05-21 Cornell Research Foundation, Inc. Reliable time delay-constrained cluster computing
US6000040A (en) * 1996-10-29 1999-12-07 Compaq Computer Corporation Method and apparatus for diagnosing fault states in a computer system
US5933474A (en) * 1996-12-24 1999-08-03 Lucent Technologies Inc. Telecommunications call preservation in the presence of control failure and high processing load
US6005920A (en) * 1997-01-03 1999-12-21 Ncr Corporation Call center with fault resilient server-switch link
US6802062B1 (en) * 1997-04-01 2004-10-05 Hitachi, Ltd. System with virtual machine movable between virtual machine systems and control method
US6219734B1 (en) 1997-05-13 2001-04-17 Micron Electronics, Inc. Method for the hot add of a mass storage adapter on a system including a statically loaded adapter driver
US6145098A (en) 1997-05-13 2000-11-07 Micron Electronics, Inc. System for displaying system status
US6282673B1 (en) 1997-05-13 2001-08-28 Micron Technology, Inc. Method of recording information system events
US6292905B1 (en) 1997-05-13 2001-09-18 Micron Technology, Inc. Method for providing a fault tolerant network using distributed server processes to remap clustered network resources to other servers during server failure
US6170028B1 (en) * 1997-05-13 2001-01-02 Micron Electronics, Inc. Method for hot swapping a programmable network adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals
US6324608B1 (en) 1997-05-13 2001-11-27 Micron Electronics Method for hot swapping of network components
US5892928A (en) 1997-05-13 1999-04-06 Micron Electronics, Inc. Method for the hot add of a network adapter on a system including a dynamically loaded adapter driver
US6192434B1 (en) 1997-05-13 2001-02-20 Micron Electronics, Inc System for hot swapping a programmable adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals
US6163853A (en) 1997-05-13 2000-12-19 Micron Electronics, Inc. Method for communicating a software-generated pulse waveform between two servers in a network
US6253334B1 (en) 1997-05-13 2001-06-26 Micron Electronics, Inc. Three bus server architecture with a legacy PCI bus and mirrored I/O PCI buses
US6338150B1 (en) 1997-05-13 2002-01-08 Micron Technology, Inc. Diagnostic and managing distributed processor system
US6249885B1 (en) 1997-05-13 2001-06-19 Karl S. Johnson Method for managing environmental conditions of a distributed processor system
US6195717B1 (en) 1997-05-13 2001-02-27 Micron Electronics, Inc. Method of expanding bus loading capacity
US6418492B1 (en) 1997-05-13 2002-07-09 Micron Electronics Method for computer implemented hot-swap and hot-add
US6363497B1 (en) 1997-05-13 2002-03-26 Micron Technology, Inc. System for clustering software applications
US6202160B1 (en) 1997-05-13 2001-03-13 Micron Electronics, Inc. System for independent powering of a computer system
US6247080B1 (en) 1997-05-13 2001-06-12 Micron Electronics, Inc. Method for the hot add of devices
US6269412B1 (en) 1997-05-13 2001-07-31 Micron Technology, Inc. Apparatus for recording information system events
US6173346B1 (en) 1997-05-13 2001-01-09 Micron Electronics, Inc. Method for hot swapping a programmable storage adapter using a programmable processor for selectively enabling or disabling power to adapter slot in response to respective request signals
US6243773B1 (en) 1997-05-13 2001-06-05 Micron Electronics, Inc. Configuration management system for hot adding and hot replacing devices
US6266721B1 (en) 1997-05-13 2001-07-24 Micron Electronics, Inc. System architecture for remote access and control of environmental management
US6243838B1 (en) 1997-05-13 2001-06-05 Micron Electronics, Inc. Method for automatically reporting a system failure in a server
US6269417B1 (en) 1997-05-13 2001-07-31 Micron Technology, Inc. Method for determining and displaying the physical slot number of an expansion bus device
US6330690B1 (en) * 1997-05-13 2001-12-11 Micron Electronics, Inc. Method of resetting a server
US6249834B1 (en) 1997-05-13 2001-06-19 Micron Technology, Inc. System for expanding PCI bus loading capacity
US6499073B1 (en) 1997-05-13 2002-12-24 Micron Electronics, Inc. System using programmable processor for selectively enabling or disabling power to adapter in response to respective request signals
US6304929B1 (en) 1997-05-13 2001-10-16 Micron Electronics, Inc. Method for hot swapping a programmable adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals
US6179486B1 (en) 1997-05-13 2001-01-30 Micron Electronics, Inc. Method for hot add of a mass storage adapter on a system including a dynamically loaded adapter driver
US6202111B1 (en) 1997-05-13 2001-03-13 Micron Electronics, Inc. Method for the hot add of a network adapter on a system including a statically loaded adapter driver
US6249828B1 (en) 1997-05-13 2001-06-19 Micron Electronics, Inc. Method for the hot swap of a mass storage adapter on a system including a statically loaded adapter driver
US6212585B1 (en) 1997-10-01 2001-04-03 Micron Electronics, Inc. Method of automatically configuring a server after hot add of a device
US6263387B1 (en) 1997-10-01 2001-07-17 Micron Electronics, Inc. System for automatically configuring a server after hot add of a device
US6199173B1 (en) 1997-10-01 2001-03-06 Micron Electronics, Inc. Method for mapping environmental resources to memory for program access
US6175490B1 (en) 1997-10-01 2001-01-16 Micron Electronics, Inc. Fault tolerant computer system
US6633916B2 (en) 1998-06-10 2003-10-14 Hewlett-Packard Development Company, L.P. Method and apparatus for virtual resource handling in a multi-processor computer system
US6542926B2 (en) 1998-06-10 2003-04-01 Compaq Information Technologies Group, L.P. Software partitioned multi-processor system with flexible resource sharing levels
US6199179B1 (en) * 1998-06-10 2001-03-06 Compaq Computer Corporation Method and apparatus for failure recovery in a multi-processor computer system
US6332180B1 (en) 1998-06-10 2001-12-18 Compaq Information Technologies Group, L.P. Method and apparatus for communication in a multi-processor computer system
US6647508B2 (en) 1997-11-04 2003-11-11 Hewlett-Packard Development Company, L.P. Multiprocessor computer architecture with multiple operating system instances and software controlled resource allocation
US6260068B1 (en) 1998-06-10 2001-07-10 Compaq Computer Corporation Method and apparatus for migrating resources in a multi-processor computer system
US6381682B2 (en) 1998-06-10 2002-04-30 Compaq Information Technologies Group, L.P. Method and apparatus for dynamically sharing memory in a multiprocessor system
US6079033A (en) * 1997-12-11 2000-06-20 Intel Corporation Self-monitoring distributed hardware systems
JP3794151B2 (ja) * 1998-02-16 2006-07-05 株式会社日立製作所 クロスバースイッチを有する情報処理装置およびクロスバースイッチ制御方法
US6205503B1 (en) 1998-07-17 2001-03-20 Mallikarjunan Mahalingam Method for the hot swap and add of input/output platforms and devices
US6223234B1 (en) 1998-07-17 2001-04-24 Micron Electronics, Inc. Apparatus for the hot swap and add of input/output platforms and devices
FI105133B (fi) * 1998-08-06 2000-06-15 Ericsson Telefon Ab L M Vianhallinta ja palautus tietoliikennejärjestelmässä
US6085332A (en) * 1998-08-07 2000-07-04 Mylex Corporation Reset design for redundant raid controllers
CA2310538A1 (en) * 2000-06-09 2001-12-09 Christopher Kirchmann Data line interrupter switch
US6525926B1 (en) * 2000-07-11 2003-02-25 Racklogic Technologies, Inc. Multinode high density computing apparatus
US6785843B1 (en) * 2001-02-23 2004-08-31 Mcrae Andrew Data plane restart without state change in a control plane of an intermediate network node
JP4342804B2 (ja) * 2003-01-31 2009-10-14 株式会社日立製作所 ストレージシステムの制御方法、ストレージシステム、及びプログラム
JP2004234558A (ja) * 2003-01-31 2004-08-19 Hitachi Ltd 記憶デバイス制御装置、及びプログラム
JP2004234555A (ja) * 2003-01-31 2004-08-19 Hitachi Ltd ストレージシステムの制御方法、ストレージシステム、及びプログラム
US20040162992A1 (en) * 2003-02-19 2004-08-19 Sami Vikash Krishna Internet privacy protection device
CH696101A5 (de) * 2003-03-28 2006-12-15 Barix Ag Verfahren zur Überwachung von netzgebundenen Geräten und Vorrichtung zur Durchführung des Verfahrens.
US20040255202A1 (en) * 2003-06-13 2004-12-16 Alcatel Intelligent fault recovery in a line card with control plane and data plane separation
US7152186B2 (en) * 2003-08-04 2006-12-19 Arm Limited Cross-triggering of processing devices
DE102004047658B3 (de) * 2004-09-30 2005-08-25 Infineon Technologies Ag Verfahren zur Steuerung der Datenkommunikation zwischen einem ersten Prozessor und einem mit dem ersten Prozessor gekoppelten zweiten Prozessor sowie Zweiprozessoranordnung und mobiles Funkkommunikationsgerät
JP2006227856A (ja) * 2005-02-17 2006-08-31 Hitachi Ltd アクセス制御装置及びそれに搭載されるインターフェース
JP2007034479A (ja) * 2005-07-25 2007-02-08 Nec Corp 稼働系装置、待機系装置、稼働・待機システム、稼働系制御方法、待機系制御方法、および、稼働系・待機系制御方法
US7917812B2 (en) * 2006-09-30 2011-03-29 Codman Neuro Sciences Sárl Resetting of multiple processors in an electronic device
CN101131570B (zh) * 2007-09-18 2011-06-08 重庆川仪自动化股份有限公司 冗余切换控制方法及其控制电路
WO2015063864A1 (ja) * 2013-10-29 2015-05-07 株式会社安川電機 モータ制御プログラム転送システム、上位コントローラ、モータ制御装置及びモータ制御プログラム転送方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4498133A (en) * 1981-12-10 1985-02-05 Burroughs Corp. Selector switch for a concurrent network of processors
US4539564A (en) * 1982-08-04 1985-09-03 Smithson G Ronald Electronically controlled interconnection system
US4605928A (en) * 1983-10-24 1986-08-12 International Business Machines Corporation Fault-tolerant array of cross-point switching matrices
US4570261A (en) * 1983-12-09 1986-02-11 Motorola, Inc. Distributed fault isolation and recovery system and method
US4654821A (en) * 1984-09-26 1987-03-31 Q-Com, Inc, Automatic restart apparatus for a processing system
US4967344A (en) * 1985-03-26 1990-10-30 Codex Corporation Interconnection network for multiple processors
JPS6344248A (ja) * 1986-08-08 1988-02-25 Fujitsu Ltd 二重化システム間通信の自動切り替え方式
CA1297593C (en) * 1987-10-08 1992-03-17 Stephen C. Leuty Fault tolerant ancillary messaging and recovery system and method within adigital switch
US4929939A (en) * 1988-10-31 1990-05-29 International Business Machines Corporation High-speed switching system with flexible protocol capability
US5189665A (en) * 1989-03-30 1993-02-23 Texas Instruments Incorporated Programmable configurable digital crossbar switch
US5321830A (en) * 1990-04-13 1994-06-14 Fujitsu Limited Reset method when adaptor module is faulty and computer system executing same
US5157667A (en) * 1990-04-30 1992-10-20 International Business Machines Corporation Methods and apparatus for performing fault isolation and failure analysis in link-connected systems
US5343461A (en) * 1991-08-27 1994-08-30 Ameritech Services, Inc. Full duplex digital transmission facility loop-back test, diagnostics and maintenance system
US5345583A (en) * 1992-05-13 1994-09-06 Scientific-Atlanta, Inc. Method and apparatus for momentarily interrupting power to a microprocessor to clear a fault state
JPH0793273A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd 障害監視機構を具備したマルチｃｐｕシステム
US5528749A (en) * 1994-08-05 1996-06-18 Thomson Consumer Electronics, Inc. Automatic instrument turn off/on for error correction

Also Published As

Publication number Publication date
JPH0844579A (ja) 1996-02-16
US5636341A (en) 1997-06-03

Similar Documents

Publication Publication Date Title
JP2886093B2 (ja) 障害処理方法および情報処理システム
EP0216353B1 (en) Method and apparatus for backing up data transmission system
US7721155B2 (en) I2C failure detection, correction, and masking
EP0772127B1 (en) Controller failure recovery for an Input/Output device
JP2537054B2 (ja) 情報伝達方式
JP3211878B2 (ja) 通信処理制御手段及びそれを備えた情報処理装置
CA2409922A1 (en) Controller fail-over without device bring-up
JP3420919B2 (ja) 情報処理装置
JP2827713B2 (ja) 二重化装置
JP2004013723A (ja) 共有メモリを使ったクラスタ構成を採用した情報処理システムの障害処理装置と方法
JP2004070393A (ja) リモートシャットダウン方法
JP3363579B2 (ja) 監視装置及び監視システム
JP2706027B2 (ja) プログラマブルコントローラ
JPH0934852A (ja) クラスタシステム
JPH06175868A (ja) 二重化計算機故障監視方法
JP2001356881A (ja) 多重化記憶制御装置
JP2007026038A (ja) パス監視システム，パス監視方法，およびパス監視プログラム
JP2778691B2 (ja) バス監視回路
JPS60140438A (ja) 情報処理系の系切替制御方式
JP3107104B2 (ja) 待機冗長方式
JP2815730B2 (ja) アダプタ及びコンピュータシステム
JPS5850372B2 (ja) デ−タ集配信処理システム
JPS634210B2 (ja)
JPS62190536A (ja) 冗長構成制御方式
JPH02178701A (ja) 電力用制御装置