JPH09251443A - 情報処理システムのプロセッサ障害回復処理方法 - Google Patents

情報処理システムのプロセッサ障害回復処理方法

Info

Publication number
JPH09251443A
JPH09251443A JP8061313A JP6131396A JPH09251443A JP H09251443 A JPH09251443 A JP H09251443A JP 8061313 A JP8061313 A JP 8061313A JP 6131396 A JP6131396 A JP 6131396A JP H09251443 A JPH09251443 A JP H09251443A
Authority
JP
Japan
Prior art keywords
processor
processing
failure
instruction
system support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8061313A
Other languages
English (en)
Inventor
Tadashi Noda
正 能田
Hitoshi Ueno
仁 上野
Yuki Kashiyama
由紀 柏山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8061313A priority Critical patent/JPH09251443A/ja
Priority to US08/820,232 priority patent/US5983359A/en
Publication of JPH09251443A publication Critical patent/JPH09251443A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2035—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant without idle spare hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2028—Failover techniques eliminating a faulty processor or activating a spare
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • G06F11/201—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media between storage system components

Abstract

(57)【要約】 【課題】 システム支援プロセッサＳＳＰ障害時に、命
令プロセッサＩＰをシステム支援プロセッサに変更可能
とする。 【解決手段】 複数のプロセッサを備え、少なくとも１
個のプロセッサをシステム支援プロセッサＳＳＰとして
動作させ、その他のプロセッサを命令プロセッサＩＰと
して動作させる。ＳＳＰの障害発生時、少なくとも１個
のＩＰ上で動作しているＯＳに割り込みを発生し、前記
ＯＳが、前記ＩＰにおいて障害が発生したことを認識
し、前記ＩＰ上で前記割込み発生時に動作していたアプ
リケーションプログラムを異常終了させ、あるいは、前
記ＩＰをハードウェア障害状態として命令処理を停止さ
せ、あるいは、システム支援プロセッサ交代用命令プロ
セッサの切り離しコマンドを投入し、前記ＩＰがＳＳＰ
の機能を引き継ぐ。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マルチプロセッサ
構成の情報処理システムのプロセッサ障害回復処理方法
に係り、特に、プロセッサで固定障害が発生した場合
に、プロセッサ制御プログラム障害を回復させることに
よる情報処理システムのプロセッサ障害回復処理方法に
関する。
【０００２】
【従来の技術】近年、計算機システムの進歩により、様
々な分野に計算機システムが活用されており、その利用
形態も複雑になっている。このため、計算機システムの
ダウンによる社会へ与える影響が大きくなり、計算機シ
ステムは、高い信頼性が要求されている。
【０００３】計算機システムに要求される高い信頼性を
得るための技術として、単一のオペレーティングシステ
ムが動作する複数のプロセッサを持つマルチプロセッサ
構成の情報処理システムにおいて、リトライ等によるプ
ロセッサの間欠障害に対する回復技術、構成要素の冗長
性を利用したプロセッサの固定障害に対する処理の救済
技術等が知られている。
【０００４】そして、処理の実行制御方法に関する従来
技術として、例えば、特開平２−２６６４５７号公報等
に記載された技術がある。この従来技術は、マルチプロ
セッサ構成の情報処理システムにおいて、１つのプロセ
ッサに固定障害が発生した場合に、正常なプロセッサで
仮想プロセッサを作成し、障害となったプロセッサが実
行していた処理を仮想プロセッサで引継ぐことにより、
システムの停止及び処理の中断を救済するというもので
ある。
【０００５】また、疎結合マルチプロセッサ構成におけ
る計算機システムの処理継続方式に関する従来技術とし
て、例えば、特開昭６０−５４０５２号公報等に記載さ
れた技術が知られている。この従来技術は、１つのプロ
セッサがダウンしたとき、共有メモリを介して、他の正
常なプロセッサが管理情報を引き継ぐことにより、処理
を継続可能にするというものである。
【０００６】また、プロセッサの固定障害に対する処理
の救済に関する従来技術として、例えば、特開平５ー１
０８３９１号公報等に記載された技術が知られている、
この従来技術は、マルチプロセッサ構成の計算機システ
ムにおいて、固定障害が発生したプロセッサが実行して
いた命令を、組み込まれた訂正コードを使用することな
く、他の正常なプロセッサで実行することによって、障
害により中断した処理を救済するというものである。
【０００７】また、多重プロセッサを持つフォールトト
レラント計算機システムに関する従来技術として、例え
ば、特開平２−２０２６３６〜２０２６３８号公報等に
記載された技術が知られている。この従来技術は、多重
プロセッサ構成で、処理及びデータを多重化することに
より、フォールトトレラントシステムを構成するという
ものである。
【０００８】さらに、他の従来技術として、例えば、特
開平４−２１３７３６号公報等に記載された技術が知ら
れている。この従来技術は、活動プロセッサとバックア
ッププロセッサとにより構成され、活動プロセッサに障
害が発生した場合に、信頼できる最新のチェックポイン
トからバックアッププロセッサが処理を再開する２重プ
ロセッサ構成のデータ処理装置に関する技術である。
【０００９】前述したように、一般に、フォールトトレ
ラント計算機システムは、プロセッサまたはソフトウエ
アの冗長構成と、故障の相互診断とにより、障害発生時
またはプロセッサ交換時にバックアッププロセッサによ
る処理の継続を可能にするというものである。フォール
トトレラント計算機システムは、各プロセッサでオペレ
ーションシステムが走行し、同じプロセスを複数のプロ
セッサ上で実行し、信頼性を向上させている。しかし、
フォールトトレラント計算機システムは、冗長構成のた
めシステムの構成が非常に複雑となる。
【００１０】本発明は、システム制御用プロセッサを持
つマルチプロセッサ構成の計算機システムにおいて、１
つのプロセッサに固定障害が発生した場合のプロセッサ
障害回復技術に関するものであり、いか、この種の計算
機システムにおけるプロセッサの障害回復に関する従来
技術を図面により説明する。
【００１１】図２６は従来技術による制御用プロセッサ
を持つマルチプロセッサ構成の計算機システムの構成を
示すブロック図である。図２６において、２６００は計
算機内部動作を制御するシステム支援プロセッサＳＳ
Ｐ、２６０１、２６０２はＯＳが動作する命令プロセッ
サＩＰ０、ＩＰ１、２６０３は前記プロセッサが共有す
るハードウエア記憶領域（ＨＳＡ）及びユーザ領域を有
する主記憶装置ＭＳ、２６０４はサービスプロセッサ、
２６９０〜２６９２はプロセッサ２６００〜２６０２と
サービスプロセッサ２６０４とを接続する信号線であ
る。２６９３はプロセッサ２６００〜２６０２と主記憶
装置２６０３とを接続する内部バス、２６１０、２６２
０、２６３０はプロセッサ上で動作するμプログラム
（μＰ）、２６１１、２６２１はμＰの障害検出処理、
２６４０はＳＳＰで動作するシステム制御プログラム
（ＳＣＰ０）、２６５０、２６６０はＩＰ０、ＩＰ１で
動作するシステム制御プログラム（ＳＣＰ１、ＳＣＰ
２）、２６４１、２６５１、２６６１はＳＣＰ０〜ＳＣ
Ｐ２が使用するシステム制御テーブル、２６７０はＩＰ
０で動作するＯＳ退避情報領域、２６４２、２６５２、
２６６２はＳＣＰ０〜ＳＣＰ２のＰＵ情報、２６８０は
ＯＳ割り当て領域、２６８１はプロセッサ障害により中
断した処理の回復処理、２６８３はアプリケーション割
り当て領域、２６１２、２６２２、２６３２はプロセッ
サのプリフックスレジスタ、２６１３、２６２３、２６
３３はシステム制御テーブルアドレス保存レジスタ、２
６８４はＳＶＰ２６０４のシステム障害処理、２６８５
はＰＵ構成情報である。
【００１２】図２６に示す従来技術によるマルチプロセ
ッサは、ＯＳが動作する複数の命令プロセッサ２６０
１、２６０２と、システム支援プロセッサ２６００と、
サービスプロセッサ２６０４と、主記憶装置２６０３と
を備えて構成されている。そして、システム支援プロセ
ッサ２６００は、ＯＳを実行しないシステム制御専用プ
ロセッサであり、サービスプロセッサＳＶＰと命令プロ
セッサＩＰとの間の通信、Ｉ／Ｏ処理、ＥＳ非同期命令
等を実行する。システム制御プログラム（ＳＣＰ）は、
μＰ上で動作するプログラムコードであり、マクロコー
ドとも呼ばれる場合がある。
【００１３】図２７は命令プロセッサ（ＩＰ）に固定障
害が発生した時に動作していたＯＳ処理の状態を退避す
るＯＳ障害退避情報領域２６７０の構成を示す図であ
る。
【００１４】ＯＳ障害退避情報領域２６７０内には、保
存状態を示す有効フラグ２７１０、プログラム状態語
（ＰＳＷ）２７２０、ＣＰＵタイマ２７２１、クロック
コンパレータ２７２２、汎用レジスタ２７２３、制御レ
ジスタ２７２４、浮動小数点レジスタ２７２５、アクセ
スレジスタ２７２６等が退避される。
【００１５】図２８は前述のように構成されるマルチプ
ロセッサ計算機システムにおいて、命令プロセッサ１つ
に固定障害が発生したとき、そのプロセッサで走行して
いたＯＳ処理を救済する方法を説明するフローチャート
であり、以下、これについて説明する。この例は、命令
プロセッサＩＰ０、ＩＰ１でＯＳがマルチプロセッサ構
成で動作しているものとした場合の例である。
【００１６】（１）いま、命令プロセッサＩＰ０上でＯ
Ｓの処理Ａが動作しているときに、命令プロセッサＩＰ
０に固定障害が発生したとすると、命令プロセッサＩＰ
０での処理Ａが中断する（ステップ２８００〜２８０
２）。
【００１７】（２）命令プロセッサＩＰ０内の障害検出
処理２６２１は、中断した処理Ａの情報をＩＰ０用ＯＳ
退避情報領域２６７０へ退避し、命令プロセッサＩＰ１
へ誤動作警報を発行した後、チェックストップ状態とな
る（ステップ２８０３〜２８０５）。
【００１８】（３）命令プロセッサＩＰ１上で動作して
いたＯＳの処理Ｂが、ＩＰ０からの誤動作警報により中
断され、中断処理回復処理２６８１がＩＰ０の誤動作警
報を検出する（ステップ２８０６〜２８０８）。
【００１９】（４）中断処理回復処理２６８１は、命令
プロセッサＩＰ０をオフライン制御する。これにより、
ＩＰ０上のＯＳがオフライン状態となる（ステップ２８
０９、２８１０）。
【００２０】（５）その後、中断処理回復処理２６８１
は、中断処理Ａ情報をＩＰ０用ＯＳ退避情報領域２６７
０から採取し、処理Ａを再開させた後、処理Ｂを再開さ
せる（ステップ２８１１〜２８１３）。
【００２１】図２９はマルチプロセッサ計算機システム
において、システム制御プログラム動作中のプロセッサ
ＳＳＰに固定障害が発生した場合の動作を説明するフロ
ーチャートであり、以下、これについて説明する。
【００２２】（１）いま、ＳＳＰ２６００に固定障害が
発生したとすると、μＰの障害検出処理２６１１は、障
害プロセッサがシステム制御プログラム動作中であると
判断して、ＳＶＰ２６０４へＳＳＰ２６００の固定障害
を報告し、チェックストップ状態となる（ステップ２９
００〜２９０３）。
【００２３】（２）ＳＶＰ２６０４は、ＳＳＰ２６００
の固定障害を検出した後、システムチェックストップ要
因であると判断して、全ての命令プロセッサＩＰの動作
を停止させる。これにより、全ての命令プロセッサＩＰ
０、ＩＰ１が停止する（ステップ２９０４〜２９０
７）。
【００２４】
【発明が解決しようとする課題】前述した従来技術によ
るマルチプロセッサ構成の計算機システムは、命令プロ
セッサのＯＳ処理中に命令プロセッサで固定障害が発生
した場合、他の正常な命令プロセッサ上のＯＳが、障害
の発生した命令プロセッサで実行していた処理を一時的
に引き継ぐことによりシステムの停止を救済することが
できる。
【００２５】しかし、前述の従来技術は、システム制御
プログラムが、マルチプロセッサ構成で動作していない
システム支援プロセッサＳＳＰ内で動作しているため、
システム制御プログラム実行中に、そのプロセッサすな
わちＳＳＰに固定障害が発生した場合、中断したシステ
ム制御プログラムを回復することができないという問題
点を有している。
【００２６】すなわち、前述の従来技術は、システム制
御プログラムのみが動作するシステム支援プロセッサで
固定障害が発生した場合、これを引き継ぐプロセッサの
確保を行うことができないため、システムの動作を継続
することができなくなるという問題点を有している。
【００２７】本発明の目的は、マルチプロセッサ構成の
計算機システムにおいて、システム制御プログラム実行
中のプロセッサに固定障害が発生した場合にも、中断し
たシステム制御プログラムを回復させることができる情
報処理システムのプロセッサ障害回復処理方法を提供す
ることにある。
【００２８】すなわち、本発明の目的は、命令処理を実
行する命令プロセッサと、入出力処理、保守インターフ
ェース機能を持つシステム支援プロセッサにより構成さ
れる計算機システムにおいて、システム支援プロセッサ
の障害発生時に複数の命令プロセッサの内の１台の命令
プロセッサをシステム支援プロセッサに切り替えてシス
テムの動作を継続させることのできる情報処理システム
のプロセッサ障害回復処理方法を提供することにある。
【００２９】
【課題を解決するための手段】本発明によれば前記目的
は、システム支援プロセッサの障害発生時、少なくとも
１個の命令プロセッサ上で動作しているオペレーティン
グシステムに割り込みを発生し、前記オペレーティング
システムが、前記命令プロセッサにおいて障害が発生し
たことを認識し、前記命令プロセッサ上で前記割込み発
生時に動作していたアプリケーションプログラムを異常
終了させ、前記命令プロセッサをシステム支援プロセッ
サと交代させることにより達成される。
【００３０】また、前記目的は、前記システム支援プロ
セッサの障害発生時、少なくとも１個の命令プロセッサ
が実行中の命令処理を中断し、命令プロセッサで動作し
ていたプログラムの処理の継続に必要なプロセッサ資源
を主記憶装置に待避して、ハードウェア障害状態に入っ
て命令処理を停止し、前記命令プロセッサとは別の少な
くとも１個の命令プロセッサにハードウェア障害を報告
し、報告を受けた前記別の命令プロセッサはオペレーテ
ィングシステムに障害発生命令プロセッサの動作継続を
指示する割り込みを発生させ、前記命令プロセッサをシ
ステム支援プロセッサと交代させることにより達成され
る。
【００３１】さらに、前記目的は、前記システム支援プ
ロセッサの障害発生時、少なくとも１個の命令プロセッ
サに対して障害発生を報告し、前記命令プロセッサ上で
動作中のオペレーティングシステムに対してシステム支
援プロセッサの交代を意味する割り込みを発生し、前記
割り込みを受信したオペレーティングシステムは、割り
込みが発生したことを示すシステムメッセージを表示
し、システムメッセージを受信して予め登録されたメッ
セージに対する自動応答コマンドを投入するプログラム
により前記システムメッセージに対応するシステム支援
プロセッサ交代用命令プロセッサの切り離しコマンドを
投入し、前記命令プロセッサをシステム支援プロセッサ
と交代させることにより達成される。
【００３２】また、前記目的は、前記システム支援プロ
セッサの障害発生時、システム支援プロセッサで実行中
であったシステム制御プログラム処理の中断情報を退避
し、正常な命令プロセッサでシステム支援プロセッサの
障害発生を検出し、障害となったシステム支援プロセッ
サと正常な命令プロセッサとの構成情報を変更し、正常
な命令プロセッサが中断したシステム制御プログラムを
再開することにより達成される。
【００３３】
【発明の実施の形態】以下、本発明による情報処理シス
テムのプロセッサ障害回復処理方法の実施形態を図面に
より詳細に説明する。
【００３４】図１は本発明が適用される計算機システム
の構成例を示すブロック図である。図１において、１０
１は中央処理装置ＣＰＵ、１０２〜１０４は命令プロセ
ッサＩＰ０〜ＩＰ２、１０５はシステム支援プロセッサ
ＳＳＰ、１０７は主記憶装置ＭＳ、１０６は拡張記憶装
置ＥＳ、１０８、１０９はバスアダプタ、１１１は入出
力処理装置ＩＯＰ、１１９はサービスプロセッサＳＶ
Ｐ、１１２はシステムコンソールである。
【００３５】図示計算機システムにおいて、中央処理装
置ＣＰＵ１０１は、バスライン１１０に接続されている
命令プロセッサ（以下、ＩＰという）１０２〜１０４、
システム支援プロセッサ（以下、ＳＳＰという）１０
５、主記憶装置（以下、ＭＳという）１０７、拡張記憶
装置（以下、ＥＳという）１０６、バスアダプタ１０
８、１０９、バスアダプタ１０８に信号線１１７を介し
て接続された入出力処理装置（以下、ＩＯＰという）１
１１、バスアダプタ１０９に信号線１１８を介して接続
されたサービスプロセッサ（以下、ＳＶＰという）１１
９等により構成されている。
【００３６】前述において、ＩＰ１０２〜１０４とＳＳ
Ｐ１０５とは、全く同一の仕様を持つハードウェアによ
り構成されており、ＩＰとＳＳＰとの区別は、ＭＳ１０
７内に設けられている構成テーブル１５１の設定により
定められる。そして、ＩＰとは、オペレーティングシス
テム（以下、ＯＳという）、アプリケーションプログラ
ム等のソフトウェアの命令処理を実行するプロセッサを
意味し、ＳＳＰとは、ソフトウェアの命令処理を実行す
ることはなく、バスアダプタ１０８、１０９及びＥＳ１
０６などの制御を専門に行うプロセッサを意味する。バ
スアダプタ１０８、１０９には、ＳＳＰ構成記憶レジス
タ１５５、１５６が備えられており、これによりＩＯＰ
１１１、ＳＶＰ１１９等からの制御要求をＳＳＰ１０５
に正しく送出することができる。
【００３７】また、ＩＯＰ１１１は、多数の入出力チャ
ネル装置（以下、ＣＨという）１１２〜１１６を備え、
端末制御装置（ＴＣＥ）１２４を介して接続されたオペ
レータコンソール１２６、ディスク制御装置（ＤＫＣ）
１２９を介して接続されたディスク装置（ＤＫ）１３２
〜１３３、磁気テープ制御装置（ＭＴＣ）１３５を介し
て接続された磁気テープ装置（ＭＴ）１３７〜１３８、
通信制御装置（ＣＣＰ）１４０等にコマンドを送出する
ことによりデータの送受信を行う。また、ＳＶＰ１１９
は、ＣＰＵ１０１全体の初期化、障害時の回復処理、オ
ペレータへの状況表示、オペレータからの指示を受け付
けるシステムコンソール１２２との通信を行う。
【００３８】図２はＳＳＰ１０５が制御を行うために使
用する制御ブロックを示す図である。この図２におい
て、ＳＶＰ転送要求ブロック２１１、ＳＶＰ転送要求キ
ュー２３４、転送ステータスワード２２１、転送コマン
ド２３１、データ２３２、エンドデータ２３３は、ＳＳ
Ｐ１０５がＳＶＰ１１９に要求を発行し、ＳＶＰ１１９
からの要求を受信するために用いられる。そして、割り
込み制御ブロック２４１、ジャーナル制御領域２５１
は、ＳＳＰ１０５がＩＯＰ１１１からの要求を受信する
制御のために用いられ、ＥＳ転送要求キュー２７１は、
ＥＳ１０６とＭＳ１０７との間のデータ転送要求の実行
を制御するために用いられる。
【００３９】次に、前述の個々の制御ブロックの詳細に
ついて説明する。
【００４０】ＳＶＰ転送要求ブロック２１１は、バスア
ダプタ１０９に対する起動命令による受信処理起動後、
転送完了時に“０”から“１”にされる転送完了フラグ
２１２、バスアダプタ１０９に対する起動命令による送
信処理起動後、転送完了時に“０”から“１”にされる
転送完了フラグ２１４、送受信処理のデータ転送対象と
なるＭＳ１０７上の転送アドレス２１６及びデータの長
さを指示する転送バイト数２１７を格納するフィールド
と未使用のフィールド２１３、２１５を持つ。この要求
ブロック２１１は、ＳＳＰ１０５で動作するプログラム
がＳＶＰ１１９とのデータ送受信処理を行うときに用い
るバスアダプタ１０９起動命令の発行時に参照される。
【００４１】ＳＶＰ転送要求キュー２３４は、要求要素
２３９をキューに登録する際の排他制御を目的としたロ
ックバイト２３５、キューから要素を外してはあるが処
理実行中であり一旦処理を中断した後も再度この処理を
開始する必要があることを示すリジューム表示バイト２
３６、空きフィールド２３７、要求の種類を示すキュー
要素２３９のアドレスを示すキューポインタ２３８から
構成される。
【００４２】コマンド２３１、データ２３２、エンドデ
ータ２３３は、バスアダプタに対する１回の起動命令で
転送するデータブロックの単位となっており、ＳＳＰ１
０５は、それぞれの送受信のためにそれぞれのデータ毎
に１回のバスアダプタ起動命令を発行する必要がある。
【００４３】転送ステータスワード２２１は、コマンド
２３１を転送中であることを表示するコマンドビット２
２２、データ２３２の転送中であることを表示するデー
タビット２２３、エンドデータ２３３の転送中であるこ
とを表示するエンドデータビット２２４及び空きフィー
ルド２２５から構成されている。
【００４４】割り込み制御ブロック２４１は、この制御
ブロックの更新を排他制御するためのロックバイト２４
２、ＥＳ割り込みビット２４４、Ｉ／Ｏ割り込み情報２
４６及び空き領域２４３、２４５により構成される。
【００４５】ジャーナル領域２５１は、最も古い有効な
ジャーナルが入っているエントリを指す読み出しポイン
タ２５２、新しいジャーナルを書き込む書き込みポイン
タ２５３、ジャーナルレコード２５５、２５６から構成
され、ジャーナルレコードは、ジャーナルタイプ２５
７、２５９及びパラメータ２５８、２６０等から構成さ
れる。
【００４６】ＥＳ転送要求キュー２７１は、ロックバイ
ト２７２、要求要素２７５を指すキューポインタ２７４
及び空き領域２７３から構成されている。
【００４７】前述した各制御ブロックは、ハードウェア
システム領域（ＨＳＡ）２０２とユーザ領域２０３とに
分かれて構成されるＭＳ２０１上のＨＳＡ２０２上に配
置されている。
【００４８】図３はＳＳＰ１０５の通常の処理動作を説
明するフローチャートであり、以下、図３を参照して、
ＳＳＰ１０５の通常の処理動作を説明する。
【００４９】（１）ＳＳＰ１０５における以下に説明す
る処理は、図１に示す計算機システムの起動時に始ま
り、システムが終了するまで処理要求の有無を監視しな
がらループして待ち、システム終了時には終了する（ス
テップ３０１〜３０３）。
【００５０】（２）ステップ３０２における処理要求の
有無の監視の第１は、ＳＶＰ転送要求キュー２３４に要
求があるか、または、送信完了フラグ２１４＝“１”
で、かつ、リジューム要求バイト２３６が“１”かの検
査であり、この条件が成立すると、ＳＳＰ１０５は、Ｓ
ＶＰ１１９へのコマンド送出処理を実行する（ステップ
３１１、３１２）。
【００５１】（３）ステップ３０２における処理要求の
有無の監視の第２は、バスアダプタ１０８からのＩ／Ｏ
割り込み要求があるか否かの検査であり、もし、Ｉ／Ｏ
割り込み要求があれば、ＳＳＰ１０５はＩ／Ｏ割り込み
処理を実行する（ステップ３２１、３２２）。
【００５２】（４）ステップ３０２における処理要求の
有無の監視の第３は、ＥＳ転送要求キュー２７１にＩＰ
からの処理要求が来ているか否かの検査であり、もし、
ＩＰからの処理要求があれば、ＥＳ転送処理を実行する
（ステップ３３１、３３２）。
【００５３】（５）さらに、ステップ３０２において、
他の要求についても前述と同様に検査し、もし要求があ
れば、その要求に対応する処理を実行する（ステップ３
４１、３４２）。
【００５４】図４はＳＶＰへのコマンド送出処理（図３
のステップ３１２）の詳細な動作を説明するフローチャ
ートであり、次に、図４を参照して、ＳＳＰ１０５から
のＳＶＰ１１９へのコマンド送出処理の詳細について説
明する。
【００５５】（１）処理が開始されると、まず、キュー
ポインタ２３８に要求要素２３９が繋がれているか否か
を検査し、もし、繋がれていれば、要求要素２３９をデ
キューする（ステップ４０１〜４０３）。
【００５６】（２）そして、要求要素２３９の内容から
ＳＶＰ１１９へ送信すべき内容を、制御ブロックに書き
込む。すなわち、コマンドの内容をコマンド領域２３１
に書き込み、データの内容をデータ領域２３２に書き込
み、エンドデータの内容をエンドデータ領域２３３に書
き込む（ステップ４０４）。
【００５７】（３）次に、データ２３１のアドレスを転
送アドレス２１６にセットし、データのバイト数を転送
バイト数２１７に設定し、バスアダプタ１０９に対する
起動命令を発行する（ステップ４０６）。
【００５８】（４）バスアダプタ１０９を起動した後、
データ転送を完了するまでには長い時間を要するので、
ＳＳＰ１０５は、一旦送信処理を抜けて再度続きを実行
することを可能とするために、転送ステータスワード２
２１のコマンドビット２２２を“１”にセットし、リジ
ュームバイト２３６に“１”をセットする（ステップ４
０７、４０８）。
【００５９】（５）データ転送が完了して次のデータ転
送に入るときには、要求要素が無い状態で再度この図４
に示す処理に入ってくるので、ステップ４０２で、キュ
ーポインタ２３８に要求要素が繋がれていないことが判
れば、転送ステータスワード２２１の最初の３ビットの
パターンを検査する（ステップ４１１）。
【００６０】（６）ステップ４１１の検査で、ビットパ
ターンが“１００”であれば、コマンドの転送が完了し
たことを示すので、次に、データ部２３２に転送アドレ
ス２１６とバイト数２１７とを設定し、バスアダプタ１
０９に対する起動命令を発行して、転送ステータスワー
ド２２１のコマンドビット２２２を“０”に設定し、デ
ータビット２２３を“１”に設定する（ステップ４１２
〜４１４）。
【００６１】（７）ステップ４１１の検査で、ビットパ
ターンが“０１０”であれば、データ部分の転送が完了
したことを示すので、次に、エンドデータ部２３に転送
アドレス２１６とバイト数２１７とを設定し、バスアダ
プタ１０９に対して起動命令を発行して、転送ステータ
スワード２２１のデータビット２２３を“０”に、エン
ドデータビット２２４を“１”に設定する（ステップ４
１５〜４１７）。
【００６２】（８）ステップ４１１の検査で、ビットパ
ターンが“００１”であれば、エンドデータ部分の転送
が完了したことを意味するので、次に、転送ステータス
ワード２２１のエンドデータビット２２４を“０”にリ
セットし、リジュームバイト２３６を“０”にリセット
する（ステップ４１８、４１９）。
【００６３】図５はＳＳＰ１０５によるＩ／Ｏ割り込み
処理（図３のステップ３２２）を説明するフローチャー
トであり、次に、図５を参照して、ＳＳＰ１０５による
Ｉ／Ｏ割り込み処理を説明する。
【００６４】（１）バスアダプタ１０８からの要求でこ
の処理が起動されると、ジャーナルタイプが“１０”で
あるＩ／Ｏ割り込み処理開始ジャーナルをジャーナル領
域２５１に出力する（ステップ５０１、５０２）。
【００６５】（２）次に、Ｉ／Ｏ割り込み制御ブロック
２４１にロックをかけ、Ｉ／Ｏ割り込み情報２４６を読
み込み、ジャーナルタイプが“１１”であるジャーナル
を出力し、Ｉ／Ｏ割り込み情報２４６をクリアして、ジ
ャーナルタイプが“１２”であるジャーナルを出力する
（ステップ５０３〜５０７）。
【００６６】（３）その後、バスアダプタ１０８に表示
されている割り込み要因ビットをリセットし、ジャーナ
ルタイプが“１３”であるジャーナルを出力して、Ｉ／
Ｏ割り込み制御ブロック２４１のロックを解放する（ス
テップ５０８〜５１０）。
【００６７】（４）次に、ジャーナルタイプが“１４”
であるジャーナルを出力し、ＩＰ１０２〜１０４にＩ／
Ｏ割り込みを通知して、ジャーナルタイプが“１５”で
あるジャーナルを出力して処理を終了する（ステップ５
１１〜５１３、５２０）。
【００６８】図６はＳＳＰ１０５によるＥＳ転送処理
（図３のステップ３３２）を説明するフローチャートで
あり、次に、図６を参照して、ＳＳＰ１０５によるＥＳ
転送処理を説明する。
【００６９】（１）この処理が起動されると、ＥＳ転送
要求キュー２７１から要求要素２７５の内容を読み、要
求に従ってＥＳ１０６からＭＳ１０７へのデータ転送ま
たはＭＳ１０７からＥＳ１０６へのデータ転送を実行す
る（ステップ６０１〜６０３）。
【００７０】（２）次に、割り込み制御ブロック２４１
にロックをかけ、ＥＳ割り込みビット２４４を“１”に
セットする（ステップ６０４、６０５）。
【００７１】（３）そして、ＥＳ転送要求キュー２７１
から実行済みの要求要素２７５をデキューし、割り込み
制御ブロック２４１のロックを解除して処理を終了する
（ステップ６０６〜６０８）。
【００７２】前述ではＳＳＰ１０５が正常な場合の通常
の処理動作を説明したが、次に、ＳＳＰ１０５に障害が
発生した場合の動作を説明する。
【００７３】図７はＳＳＰに障害が発生した場合の交代
ＩＰの動作を説明するフローチャートであり、以下、こ
れについて説明する。
【００７４】（１）ＳＳＰ１０５で障害が発生すると、
ＳＳＰのハードウェアは、バス１１０を通してすべての
ＩＰ１０２〜１０４に障害の発生を通知し、各ＩＰの障
害処理を起動する（ステップ７０１）。
【００７５】（２）起動を受けた各ＩＰの障害処理マイ
クロプログラムは、発生した障害の情報を読み込み、障
害プロセッサがＳＳＰであり、かつ、自ＩＰがＳＳＰの
交代用のＩＰであるか否か検査する（ステップ７０２〜
７０４）。
【００７６】（３）ステップ７０３、７０４の検査で、
障害プロセッサがＳＳＰであり、かつ、自ＩＰがＳＳＰ
の交代用のＩＰであると判定された場合、そのＩＰは、
他の全てのＩＰに対してＳＳＰへの要求の発行を禁止す
るメッセージを送る（ステップ７０５）。
【００７７】（４）また、前記ＩＰは、ＳＳＰのプロセ
ッサをシステム構成から切離すために構成情報１５１を
更新し、自ＩＰ上でマシンチェック割り込みをＯＳに対
して報告する（ステップ７０６、７０７）。
【００７８】前述でマシンチェック割り込みを受けたＯ
Ｓは、障害内容を判定しこのＩＰでソフトウェアの実行
が不可能であると判断し、ＩＰのオフライン命令を発行
する。これにより切離されたＩＰのマイクロプログラム
は、自プロセッサをＩＰからＳＳＰに変更する動作を開
始する。
【００７９】図８はこの自プロセッサをＩＰからＳＳＰ
に変更する処理を説明するフローチャートであり、以
下、これについて説明する。
【００８０】（１）ＯＳによるＩＰのオフライン命令の
発行により、この処理が起動されると、このＩＰをオフ
ライン状態に変更し、自プロセッサがＳＳＰ交代用プロ
セッサか否かを検査する（ステップ８０１〜８０３）。
【００８１】（２）ステップ８０３の検査で自プロセッ
サが交代用プロセッサであれば、構成情報１５１に自プ
ロセッサをＳＳＰとして登録し、バスアダプタ１０８の
ＳＳＰ登録レジスタ１５５とバスアダプタ１０９のＳＳ
Ｐ登録レジスタ１５６に自プロセッサの番号を登録する
（ステップ８０４〜８０６）。
【００８２】（３）そして、ＳＶＰ１１９へのコマンド
送出処理の回復を実行し、Ｉ／Ｏ割り込み処理の回復を
実行し、ＥＳ転送処理の回復を実行し、さらに、その他
の処理の回復を実行する（ステップ８１１〜８１４）。
【００８３】（４）前述までのステップの処理が終わる
と、全てのＩＰにＳＳＰへの要求の発行を許可するメッ
セージを通知する（ステップ８１５）。
【００８４】図９はＳＶＰへのコマンド送出の回復処理
（図８のステップ８１１）の処理を説明するフローチャ
ートであり、以下、これについて説明する。
【００８５】（１）この処理が起動されると、転送ステ
ータスワード２２１を読み出して、転送ステータスワー
ドの最上位３ビットのパターンを検査し、パターンに対
応する回復処理を実行する処理に移る（ステップ９０１
〜９０３）。
【００８６】（２）ステップ９０３で検出されたビット
パターンが“０００”の場合、キュー２３４からデキュ
ーされたまま、バスアダプタ１０９を未起動の状態にあ
る要求要素が存在するか否かチェックする（ステップ９
１１）。
【００８７】（３）ステップ９１１のチェックで、バス
アダプタ１０９を未起動の状態にある要求要素が存在す
る場合、要求要素からコマンド２３１、データ２３２、
エンドデータ２３３を作成し、コマンド部２３１の転送
アドレス２１６と転送バイト数２１７を設定して、バス
アダプタ１０９に体する起動命令を発行する（ステップ
９１２〜９１４）。
【００８８】（４）次に、転送ステータスワード２２１
のコマンドビット２２２を“１”に設定し、リジューム
バイト２３６に“１”を設定する（ステップ９１６）。
【００８９】（５）ステップ９０３で検出されたビット
パターンが“１００”の場合、転送完了フラグ２１４が
“１”で、かつ、バスアダプタ１０９を起動済みである
ことを確認して、転送ステータスワード２２１のコマン
ドビット２２２を“０”に設定し、データビット２２３
を“１”に設定する（ステップ９２１〜９２３）。
【００９０】（６）ステップ９０３で検出されたビット
パターンが“０１０”の場合、転送完了フラグ２１４が
“１”か否かを検査し、“１”であればバスアダプタ１
０９が起動済みであるか否かを検査し、起動済みであれ
ば転送ステータスワード２２１のデータビット２２３を
“０”にリセットし、エンドデータビット２２４を
“１”にセットする（ステップ９３１〜９３３）。
【００９１】（７）ステップ９０３で検出されたビット
パターンが“００１”の場合、何もせずに処理を終了す
る（ステップ９５１）。
【００９２】図１０はＩ／Ｏ割り込み実行の回復処理
（図８のステップ８１２）を説明するフローチャートで
あり、以下、これについて説明する。
【００９３】（１）この処理が起動されると、まず、ジ
ャーナル２５１を書き込みポインタ２５３が指すレコー
ドから読み込みポインタ２５２が指すレコードの方向へ
逆順にサーチし、ジャーナルタイプが“１０”以上“１
４”以下のレコードを見つける（ステップ１００１〜１
００３）。
【００９４】（２）ステップ１００３で見つけられたジ
ャーナルタイプの最大値が“１４”であった場合、ＩＰ
１０２〜１０４にＩ／Ｏ割り込みを通知する（ステップ
１００４、１０１２）。
【００９５】（３）ステップ１００３で見つけられたジ
ャーナルタイプの最大値が“１３”であった場合、Ｉ／
Ｏ割り込み制御ブロックのロックを解放した後、ＩＰへ
の割り込み通知を行う（ステップ１００５、１０１１、
１０１２）。
【００９６】（４）ステップ１００３で見つけられたジ
ャーナルタイプの最大値が“１２”であった場合、バス
アダプタ１０８の割り込み要因をリセットした後、割り
込み制御ブロックのロックを解放し、ＩＰ１０２〜１０
４への割り込み通知を行う（ステップ１００６、１０１
０〜１０１２）。
【００９７】（５）ステップ１００３で見つけられたジ
ャーナルタイプの最大値が“１１”であった場合、Ｉ／
Ｏ割り込み情報２４６をクリアした後、バスアダプタ１
０８の割り込み要因をリセットし、さらに、割り込み制
御ブロックのロックを解放して、ＩＰ１０２〜１０４へ
の割り込み通知を行う（ステップ１００７、１００９〜
１０１２）。
【００９８】（６）ステップ１００３で見つけられたジ
ャーナルタイプの最大値が“１０”であった場合、Ｉ／
Ｏ割り込み制御ブロックをロックし、Ｉ／Ｏ割り込み情
報２４６をクリアした後、バスアダプタ１０８の割り込
み要因をリセットし、さらに、割り込み制御ブロックの
ロックを解放して、ＩＰ１０２〜１０４への割り込み通
知を行う（ステップ１００７、１００９〜１０１２）。
【００９９】図１１はＥＳ転送実行の回復処理（図８の
ステップ８１３の処理）を説明するフローチャートであ
り、以下、これについて説明する。
【０１００】（１）この処理が起動されると、まず、Ｅ
Ｓ転送要求キューから読み込み済みの要求要素があるか
否かを検査し、もしあれば、さらに割り込み制御ブロッ
クのロックを持っているか否かを検査する（ステップ１
１０１〜１１０３）。
【０１０１】（２）ステップ１１０３で、割り込み制御
ブロックのロックを持っていると検出された場合、ＥＳ
割り込みビット２４４を“１”にセットし、ＥＳ転送要
求キューから実行済みの要求要素２７５を外し、割り込
み制御ブロック２４１のロックを解放する（ステップ１
１０４〜１１０６）。
【０１０２】前述した本発明の実施形態による動作例
は、ＳＳＰの障害に対して交代するＩＰが、自ＩＰでの
それまでの処理を中止するものであったが、次に、プロ
セスを継続させることのできるＳＳＰの交代処理につい
て説明する。
【０１０３】図１２はＳＳＰに障害が発生した場合に交
代ＩＰのプロセスを継続させることができる交代ＩＰの
動作を説明するフローチャートであり、以下、これにつ
いて説明する。
【０１０４】（１）図７により説明した場合と同様に、
ＳＳＰから障害通知を受けたＩＰは、まず、プロセスサ
クセション用のパラメタとして、障害通知を受けた時点
で実行中であったプログラムのプログラムステータスワ
ード（ＰＳＷ）と汎用レジスタとをＰＳＷ退避領域及び
汎用レジスタ退避領域から読み込み、ＨＳＡ上のプロセ
スサクセション用のパラメータ領域に格納する。次に、
ＣＰＵタイマ、クロックコンパレータ、制御レジスタ、
浮動小数点レジスタ、アクセスレジスタ、プリフィック
スレジスタの値を直接読み出してパラメータ領域に格納
する。そして、これらのパラメタ格納動作が全て成功し
たなら、自ＩＰの番号であるＣＰＵアドレスとプロセス
サクセション有効フラグとをパラメタ領域に格納する
（ステップ１２０１）。
【０１０５】（２）次に、ＩＰは、発生した障害の情報
を読み込み、障害プロセッサがＳＳＰであり、かつ、自
ＩＰがＳＳＰに対する交代用のＩＰであるか否か検査す
る（ステップ１２０１〜１２０４）。
【０１０６】（３）ステップ１２０３、１２０４の検査
で、障害プロセッサがＳＳＰであり、かつ、自ＩＰがＳ
ＳＰの交代用のＩＰであると判定された場合、そのＩＰ
は、他の全てのＩＰに対してＳＳＰへの要求の発行を禁
止するメッセージを通知する（ステップ１２０５）。
【０１０７】（４）また、前記ＩＰは、ＳＳＰのプロセ
ッサをシステム構成から切離すために構成情報１５１を
非構成状態に更新する（ステップ１２０６）。
【０１０８】（５）次に、ＩＰは、汎用レジスタ、浮動
小数点レジスタ等の実行中であったソフトウェアのプロ
セスの継続（プロセスサクセション）に必要なアーキテ
クチャ上の資源を、プロセスサクセション用のパラメー
タとして格納し、自ＩＰをチェックストップ状態にし、
他のＩＰに対して自ＩＰの障害発生を報告する（ステッ
プ１２０７、１２０８）。
【０１０９】（６）ステップ１２０８によりＳＳＰ交代
ＩＰからの障害発生の報告を受けた他のＩＰは、まず、
障害情報を読み込み、障害プロセッサがＳＳＰでなく、
その障害プロセッサがプロセスサクセションに必要な情
報をパラメータとして格納済みであることを確認して、
自ＩＰで動作中のＯＳに対してプロセスサクセション割
り込みを発生する（ステップ１２２１〜１２２５）。
【０１１０】図１３はプロセスサクセション割り込みを
受けたＯＳの処理を説明するフローチャートであり、以
下、これについて説明する。
【０１１１】（１）前述したステップ１２２５によるプ
ロセスサクセション割り込みを受けたＯＳは、まず、プ
ロセスサクセション用のパラメータを読み込み、ＳＳＰ
交代用ＩＰで動作していたソフトウェアの継続動作を実
行する（ステップ１３０１〜１３０３）。
【０１１２】（２）次に、チェックストップしたＳＳＰ
交代用ＩＰに対してオフライン命令を発行する。これに
より、ＳＳＰ交代用ＩＰは、図８により説明した処理を
実行して、ＳＳＰとして動作することができるようにな
る（ステップ１３０４）。
【０１１３】図１４はＳＳＰ交代処理の他の処理れいと
して、ＯＳのメッセージ自動応答を利用したＳＳＰ障害
の回復処理を説明するフローチャートであり、以下、こ
れについて説明する。
【０１１４】（１）図７により説明した場合と同様に、
ＳＳＰから障害通知を受けたＩＰは、まず、発生した障
害の障害情報を読み込み、障害プロセッサがＳＳＰであ
り、かつ、自ＩＰがＳＳＰに対する交代用のＩＰである
か否か検査する（ステップ１４０１〜１４０４）。
【０１１５】（２）ステップ１４０３、１４０４の検査
で、障害プロセッサがＳＳＰであり、かつ、自ＩＰがＳ
ＳＰの交代用のＩＰであると判定された場合、そのＩＰ
は、他の全てのＩＰに対してＳＳＰへの要求の発行を禁
止するメッセージを通知する（ステップ１４０５）。
【０１１６】（３）次に、前記ＩＰは、ＳＳＰのプロセ
ッサをシステム構成から切離すために構成情報１５１を
非構成状態に更新し、自ＩＰのＯＳに対して、このプロ
セッサがＳＳＰ交代用ＩＰであることを通知する外部割
り込みを発生する（ステップ１４０６、１４０７）。
【０１１７】図１５は前述のステップ１４０７による外
部割り込みを受けたＯＳの処理を説明するフローチャー
トであり、以下、これについて説明する。
【０１１８】（１）前述したステップ１４０７によるＳ
ＳＰ交代を通知する外部割り込みを受けたＯＳは、ま
ず、割り込み処理ルーチンにより、ＳＳＰ交代通知割り
込みが発生したことを示すシステムメッセージをオペレ
ータコンソールに出力する（ステップ１５０１、１５０
２）。
【０１１９】（２）このシステムメッセージにより自動
運転ソフトウェアが起動され、システムメッセージの内
容がＳＳＰ交代メッセージか否か検査される（ステップ
１５２１、１５２２）。
【０１２０】（３）システムメッセージの内容がＳＳＰ
交代メッセージであれば、そのメッセージに対する自動
応答コマンドとして、そのメッセージを出力したＩＰを
切離すＣＰＵオフラインコマンドを発生する。これによ
り、ＳＳＰ交代用ＩＰは、図８により説明した処理を実
行して、ＳＳＰとして動作することができるようになる
（ステップ１５２３）。
【０１２１】前述した本発明の実施形態によれば、図２
に示すように、ＭＳのＨＳＡ内に制御ブロックを設けて
おくだけで、ＳＳＰ障害時に、ＩＰのうちの１台をＳＳ
Ｐに交代させることができる。また、このような交代方
法は、ＳＳＰの交代の他にも、メモリ共有型のマルチプ
ロセッサにおいてプロセッサ毎に機能が異なるソフトウ
ェアが動作している場合に、特定のプロセッサの障害を
回復するために利用することができる。
【０１２２】前述までに、システム支援プロセッサ交代
の方法を３種説明したが、本発明は、これらの方法を、
計算機システム内に設けたシステム支援プロセッサ交代
モード記憶領域内に予め登録しておき、システム支援プ
ロセッサ障害時に、前記記憶領域内に記憶されている交
代モードにより交代動作を開始させるようにすることが
できる。
【０１２３】前述で説明した本発明の実施形態は、ＳＳ
Ｐ自身のプロセスサクセション情報を保持することなく
ＳＳＰの交代を行うものであったが、次に、ＳＳＰ自身
にプロセスサクセション情報を保持させてＳＳＰの交代
を行うこととした本発明の他の実施形態を説明する。こ
の実施形態では、ＳＳＰ、ＩＰ、ＳＶＰに僅かのハード
ウエアの追加を必要とする。
【０１２４】図１６はＯＳが動作するＩＰの内部構成を
示すブロック図である。図１６において、１６０１はプ
ロセッサ上で動作するμＰ、１６０２は障害検出処理、
１６０３はプロセッサのプリフックスレジスタ、１６０
４はシステム制御テーブルアドレス保存レジスタであ
り、全てのＩＰ１０２〜１０４が、これらを備えて構成
されている。
【０１２５】図１７は計算機内部動作を制御するＳＳＰ
の内部構成を示すブロック図である。図１７において、
１７０１はプロセッサ上で動作するμＰ、１７０２は障
害検出処理、１７０３はプロセッサのプリフックスレジ
スタ、１７０４はシステム制御テーブルアドレス保存レ
ジスタであり、ＳＳＰ１０５はこれらを備えて構成され
ている。
【０１２６】図１８はＭＳの内部構成を説明する図であ
る。図１８において、１８１０、１８２０、１８３０、
１８４０はＳＳＰ、ＩＰ０〜ＩＰ２で動作するシステム
制御プログラム（ＳＣＰ０〜ＳＣＰ３）、１８２１は他
のプロセッサで固定障害が発生したとき実行される誤動
作警報処理、１８１１、１８２２、１８３１、１８４１
はＳＣＰ０〜ＳＣＰ３が使用するシステム制御テーブル
ＳＣＴ０〜ＳＣＴ３、１８５０はＳＳＰ用障害退避情報
領域、１８５１はＰＵ１用障害退避情報領域、１８１
２、１８２３、１８３２はＳＣＰ〜ＳＣＰ３のＰＵ情
報、１８５５はＰＵ交代処理、１８６０はＯＳ割り当て
領域、１８６１はプロセッサ障害により中断したＯＳ処
理の回復処理、１８７０はアプリケーション割り当て領
域である。
【０１２７】以下に説明する本発明の実施形態は、ＳＳ
Ｐ１０５のプロセッサの固定障害により中断したシステ
ム制御プログラムを回復するため、システム制御プログ
ラムにＰＵ交代処理１８５５を設け、マルチプロセッサ
構成の正常プロセッサ上で中断したシステム制御プログ
ラムを救済し、計算機システムを救済することができる
ようにしたものである。
【０１２８】図１９はＳＶＰ１１９の内部構成を示すブ
ロックである。図１９において、１９１０は、システム
障害を検出しシステムを停止させる処理、１９２０はＰ
Ｕ構成情報である。
【０１２９】図２０はＳＶＰ１１９に設定されているＰ
Ｕ構成情報１９２０の詳細を説明する図である。ＰＵ構
成情報１９２０内には、構成情報２０１０及びＳＳＰ、
ＩＰのＣＰＵアドレス２０２０が設定される。そして、
構成情報２０１０内には、実装ＰＵビット２０１１、Ｓ
ＳＰ動作ＰＵビット２０１２、ＩＰ動作ＰＵビット２０
１３が設定され、ＰＵのＣＰＵアドレス２０２０内に
は、ＳＳＰのＣＰＵアドレス２０２１、ＩＰ０のＣＰＵ
アドレス２０２２、ＩＰ１のＣＰＵアドレス２０２３、
ＩＰ２のＣＰＵアドレス２０２４が設定される。
【０１３０】図２１はＳＣＰ０が使用するシステム制御
テーブルＳＣＴ０のＰＵ情報１８１２の構成を説明する
図であり、ＳＣＰ１〜ＳＣＰ３に対応するＰＵ情報も同
一のフォーマットを有している。
【０１３１】そして、このＰＵ情報は、システムＰＵ構
成情報２１１０、ＰＵ動作情報２１２０、ＳＣＰ用制御
情報２１３０により構成される。構成情報２１１０に
は、ＳＶＰ上にあるＰＵ構成情報がコピーされた内容で
あり、実装ＰＵビット２１１１、ＳＳＰ動作ＰＵビット
２１１２、ＩＰ動作ＰＵビット２１１３が設定される。
また、動作情報２１２０には、ＳＣＰが動作しているＰ
Ｕ番号２１２１、ＰＵシリアル番号（Ｓ／Ｎ番号）２１
２２、ＣＰＵアドレス２１２３が設定される。
【０１３２】図２２はＳＳＰに固定障害が発生したとき
に動作していたＳＣＰ処理及びＯＳ処理の状態を退避す
るＳＳＰ用障害退避情報領域１８５０の構成を説明する
図であり、ＩＰ０用障害退避情報領域１８５１も、ＳＳ
Ｐ用障害退避情報領域１８５０と同一のフォーマットに
より構成される。
【０１３３】図２２に示すように、ＳＳＰ用障害退避情
報領域１８５０内には、保存状態を示す有効フラグ２２
１０、固定障害が発生したとき実行していた処理がＳＣ
ＰであるかＯＳであるかを示す動作状態フラグ２２１
１、ＳＣＴアドレス２２１２、ＣＰＵアドレス２２１
３、プリフィックスレジスタ２２１４、プログラム状態
後（ＰＳＷ）２２１５、ＣＰＵタイマ２２１６、クロッ
クコンパレータ２２１７、汎用レジスタ２２１８、制御
レジスタ２２１９、浮動小数点レジスタ２２２０、アク
セスレジスタ２２２１が退避される。
【０１３４】次に、前述したように構成される本発明の
他の実施形態において、システム制御プログラムのみが
動作するシステム支援プロセッサＳＳＰに固定障害が発
生した場合のＳＳＰ回復方法を説明する。説明の前提と
して、ＩＰ０上でＯＳの処理Ａが動作状態にあり、ＩＰ
１上でＯＳの処理Ｂが動作状態であるものとする。この
状態でＳＳＰのＳＣＰ０動作中にＳＳＰに固定障害が発
生すると、ＳＣＰ０はその動作を中断し、μＰ１７０１
内の障害検出処理１７０２が実行される。
【０１３５】図２３はμＰ内の障害検出処理動作を説明
するフローチャートであり、以下、これについて説明す
る。
【０１３６】（１）μＰ内の障害検出処理１７０２は、
ＳＳＰの固定障害を検出し、ＳＳＰの内部状態をＳＳＰ
退避情報領域１８５０のＳＣＰ退避情報領域に退避させ
る（ステップ２３００、２３０１）。
【０１３７】（２）他のＩＰに対してＳＳＰの固定障害
を報告した後、ＳＳＰは、チェックストップ状態とな
る。従来の障害検出処理では、ＯＳ処理の中断回復情報
のみを退避していたが、本発明によるこの処理では、シ
ステム制御プログラムの中断を回復するため、システム
制御テーブルのアドレス、ＣＰＵアドレスを退避させ。
また、プロセッサの固定障害により中断した処理が、Ｏ
Ｓ処理であるかシステム制御プログラムであるかを示す
フラグを退避させる（ステップ２３０２、２３０３）。
【０１３８】図２４はＳＳＰの固定障害を検出したＩＰ
０のＳＣＰ１による誤動作警報処理を説明するフローチ
ャートであり、以下、これについて説明する。
【０１３９】（１）ＳＳＰからの固定障害の報告を受
け、これを検出したＩＰ０のＳＣＰ１は、誤動作警報処
理開始し、ＳＳＰの固定障害を検出して、ＩＰ０で動作
していた処理ＡをＩ−ＳＴＯＰ状態にし、ＯＳの動作状
態をＩＰ０退避情報領域１８５１に退避する（ステップ
２４００〜２４０２）。
【０１４０】（２）ステップ２４０２の処理で状態退避
完了後、ＳＳＰの退避情報をＳＳＰ退避情報領域から採
取し、障害発生時のＳＳＰの動作状態を判断する（ステ
ップ２４０３、２４０４）。
【０１４１】（３）ステップ２４０４でプロセッサの固
定障害により中断した処理がＯＳ処理であると判定され
た場合、ＩＰ０のＯＳへ誤動作警報を報告し、ＩＰ０の
ＯＳをＩ−ＳＴＡＲＴさせる（ステップ２４０５、２４
０６）。
【０１４２】（４）ステップ２４０４でプロセッサの固
定障害により中断した処理がシステム制御プログラム
（ＳＣＰ）処理であると判定された場合、全ＩＰをＩ−
ＳＴＯＰ状態にする。これにより、ＩＰ１での処理Ｂは
Ｉ−ＳＴＯＰ状態となる。そして、ＳＳＰ、ＩＰ０交代
のためＰＵ交代処理１７５を起動する（ステップ２４０
７、２４０８）。
【０１４３】前述の処理において、プロセッサの固定障
害によりＯＳ処理が中断した場合、従来のＯＳの中断処
理回復処理により中断処理が救済される。
【０１４４】図２５はステップ２４０８で起動されるＰ
Ｕ交代処理を説明するフローチャートであり、以下、こ
れについて説明する。
【０１４５】（１）障害プロセッサであるＳＳＰの退避
情報をＳＳＰ退避情報領域から採取して、ＳＣＴ０、Ｓ
ＣＴ１内のＰＵ番号及びＰＵシリアル番号を入れ換える
ように再設定する（ステップ２５００、２５０１）。
【０１４６】（２）ＳＶＰ内のＰＵ構成情報１８５とＳ
ＣＴ０、ＳＣＴ１内のＣＰＵアドレスとを再設定し、Ｓ
ＶＰ内のＰＵ構成情報１８５とＳＣＴ０、ＳＣＴ１、Ｓ
ＣＴ２内のＰＵ構成情報を再設定する（ステップ２５０
２、２５０３）。
【０１４７】（３）ＳＳＰ退避情報領域１８５０とＩＰ
０退避情報領域１８５１間で、ＳＳＰ、ＩＰ０の退避情
報を交換する。これまでの処理でのＰＵ構成情報、退避
情報の入れ替えにより、ＩＰ０で動作していたＯＳ、Ｓ
ＣＰはＳＳＰで動作していたように、ＳＳＰで動作して
いたＳＣＰはＩＰ０で動作していたように他のＰＵから
見える。すなわち、ＳＳＰとＩＰ０とが交代したことに
なる（ステップ２５０４）。
【０１４８】（４）その後、ＩＰ０内のシステム制御テ
ーブルアドレス保存レジスタに、ＳＣＰ０用のＳＣＴ０
のアドレスを再設定し、ＩＰ０内のプリフィックスレジ
スタに、ＳＳＰのプリフィックスレジスタの内容を再設
定する（ステップ２５０５、２５０６）。
【０１４９】（５）ステップ２５００の処理において、
ＳＳＰの退避情報から採取した内容をＩＰ０の内部に設
定し、ＳＳＰの固定障害状態を発行して、全ＩＰをＩ−
ＳＴＡＲＴ状態にする。さらに、ＳＣＰ０をリスタート
させる。これにより、ＳＣＰ０がＩＰ０上で動作を継続
することができる。すなわち、これ以後、いままでのＩ
Ｐ０がＳＳＰとして動作することになる（ステップ２５
０７〜２５１０）。
【０１５０】前述において、ＩＰ１は、交代処理からの
Ｉ−ＳＴＡＲＴ要求によりＯＳをＩ−ＳＴＡＲＴさせた
後、動作を再開したＯＳがステップ２５０８で発行され
たＳＳＰの固定障害状態による誤動作警報を検出し、中
断処理回復処理を実行する。この中断処理回復処理は、
従来の中断したＯＳを再開する処理であり、ＳＳＰをオ
フライン制御した後、中断処理Ａの情報をＳＳＰ用退避
情報領域から採取し、処理Ａを再開する。
【０１５１】前述したように、本発明の他の実施形態に
よれば、マルチプロセッサ構成の計算機システムにおい
て、システム制御プログラムのみが動作するシステム支
援プロセッサで固定障害が発生したとき、正常なプロセ
ッサをシステム支援プロセッサに変更し、システムを継
続することができる。
【０１５２】
【発明の効果】本発明によれば、ＳＳＰ交代時に交代用
ＩＰで動作中だったソフトウェアの継続実行が可能とな
り、また、ＳＳＰにおいて実行中であった処理も確実に
交代ＳＳＰにおいて継続実行可能となり、信頼性が向上
する。
【０１５３】本発明によれば、マルチプロセッサ計算機
システム、プロセッサの固定障害発生時に実行中であっ
たシステム制御プログラム処理の中断情報を退避し、正
常プロセッサでプロセッサの固定障害発生を検出し、障
害となったプロセッサと正常なプロセッサの構成情報を
変更しすることにより、正常プロセッサ上で中断したシ
ステム制御プログラムを再開することが可能となる。
【０１５４】マルチプロセッサ計算機システムにおい
て、プロセッサの固定障害発生時に、プロセッサが共有
するハードウエアの記憶領域に退避領域を確保し、シス
テム制御プログラムが動作するための制御テーブルアド
レスおよび動作状態フラグと、ＯＳを制御するためのＣ
ＰＵアドレスを退避し、実行中であったシステム制御プ
ログラム処理の中断情報を退避できる。
【０１５５】マルチプロセッサ構成の計算機システムに
おいて、他のプロセッサの固定障害発生時に、退避され
ている情報を採取し、中断した処理がプロセッサ制御プ
ログラムであるかＯＳ処理であるかを判断し、障害プロ
セッサと正常プロセッサを交代する処理を起動できる。
【０１５６】マルチプロセッサ構成の計算機システムに
おいて、正常プロセッサ上で動作していた処理情報を退
避し、障害プロセッサと正常プロセッサの交代後、他の
正常プロセッサで再開することが可能となる。
【図面の簡単な説明】
【図１】本発明が適用される計算機システムの構成例を
示すブロック図である。
【図２】ＳＳＰが制御を行うために使用する制御ブロッ
クを示す図である。
【図３】ＳＳＰの通常の処理動作を説明するフローチャ
ートである。
【図４】ＳＶＰへのコマンド送出処理（図３のステップ
３１２）の詳細な動作を説明するフローチャートであ
る。
【図５】ＳＳＰ１０５によるＩ／Ｏ割り込み処理（図３
のステップ３２２）を説明するフローチャートである。
【図６】ＳＳＰによるＥＳ転送処理（図３のステップ３
３２）を説明するフローチャートである。
【図７】ＳＳＰに障害が発生した場合の交代ＩＰの動作
を説明するフローチャートである。
【図８】自プロセッサをＩＰからＳＳＰに変更する処理
を説明するフローチャートである。
【図９】ＳＶＰへのコマンド送出の回復処理（図８のス
テップ８１１）の処理を説明するフローチャートであ
る。
【図１０】Ｉ／Ｏ割り込み実行の回復処理（図８のステ
ップ８１２）を説明するフローチャートである。
【図１１】ＥＳ転送実行の回復処理（図８のステップ８
１３の処理）を説明するフローチャートである。
【図１２】ＳＳＰに障害が発生した場合に交代ＩＰのプ
ロセスを継続させることができる交代ＩＰの動作を説明
するフローチャートである。
【図１３】プロセスサクセション割り込みを受けたＯＳ
の処理を説明するフローチャートである。
【図１４】ＳＳＰ交代処理の他の処理れいとして、ＯＳ
のメッセージ自動応答を利用したＳＳＰ障害の回復処理
を説明するフローチャートである。
【図１５】図１４のステップ１４０７による外部割り込
みを受けたＯＳの処理を説明するフローチャートであ
る。
【図１６】ＯＳが動作するＩＰの内部構成を示すブロッ
ク図である。
【図１７】計算機内部動作を制御するＳＳＰの内部構成
を示すブロック図である。
【図１８】ＭＳの内部構成を説明する図である。
【図１９】ＳＶＰの内部構成を示すブロックである。
【図２０】ＳＶＰに設定されているＰＵ構成情報の詳細
を説明する図である。
【図２１】ＳＣＰが使用するシステム制御テーブルＳＣ
ＴのＰＵ情報の構成を説明する図である。
【図２２】ＳＳＰに固定障害が発生したときに動作して
いたＳＣＰ処理及びＯＳ処理の状態を退避するＳＳＰ用
障害退避情報領域の構成を説明する図である。
【図２３】μＰ内の障害検出処理動作を説明するフロー
チャートである。
【図２４】ＳＳＰの固定障害を検出したＩＰのＳＣＰに
よる誤動作警報処理を説明するフローチャートである。
【図２５】ステップ２４０８で起動されるＰＵ交代処理
を説明するフローチャートである。
【図２６】従来技術による制御用プロセッサを持つマル
チプロセッサ構成の計算機システムの構成を示すブロッ
ク図である。
【図２７】ＩＰに固定障害が発生した時に動作していた
ＯＳ処理の状態を退避するＯＳ障害退避情報領域の構成
を示す図である。
【図２８】マルチプロセッサ計算機システムにおいて、
命令プロセッサ１つに固定障害が発生したとき、そのプ
ロセッサで走行していたＯＳ処理を救済する方法を説明
するフローチャートである。
【図２９】マルチプロセッサ計算機システムにおいて、
システム制御プログラム動作中のプロセッサＳＳＰに固
定障害が発生した場合の動作を説明するフローチャート
である。
【符号の説明】
１０１ ＣＰＵ １０２〜１０４ 命令プロセッサ（ＩＰ） １０５ システム支援プロセッサ（ＳＳＰ） １０６ 拡張記憶装置（ＥＳ） １０７ 主記憶装置（ＭＳ） １０８、１０９ バスアダプタ １１０ バスライン １１１ 入出力制御装置（ＩＯＰ） １１９ サービスプロセッサ（ＳＶＰ）

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 複数のプロセッサを備え、少なくとも１
    個のプロセッサをシステム支援プロセッサとして動作さ
    せ、その他のプロセッサを命令プロセッサとして動作さ
    せるマルチプロセッサ構成の計算機システムでプロセッ
    サに固定障害が発生したときのプロセッサの障害回復処
    理方法において、前記システム支援プロセッサの障害発
    生時、少なくとも１個の命令プロセッサ上で動作してい
    るオペレーティングシステムに割り込みを発生し、前記
    オペレーティングシステムが、前記命令プロセッサにお
    いて障害が発生したことを認識し、前記命令プロセッサ
    上で前記割込み発生時に動作していたアプリケーション
    プログラムを異常終了させ、前記命令プロセッサをシス
    テム支援プロセッサと交代させることを特徴とする情報
    処理システムのプロセッサ障害回復処理方法。
  2. 【請求項２】 複数のプロセッサを備え、少なくとも１
    個のプロセッサをシステム支援プロセッサとして動作さ
    せ、その他のプロセッサを命令プロセッサとして動作さ
    せるマルチプロセッサ構成の計算機システムでプロセッ
    サに固定障害が発生したときのプロセッサの障害回復処
    理方法において、前記システム支援プロセッサの障害発
    生時、少なくとも１個の命令プロセッサが実行中の命令
    処理を中断し、命令プロセッサで動作していたプログラ
    ムの処理の継続に必要なプロセッサ資源を主記憶装置に
    待避して、ハードウェア障害状態に入って命令処理を停
    止し、前記命令プロセッサとは別の少なくとも１個の命
    令プロセッサにハードウェア障害を報告し、報告を受け
    た前記別の命令プロセッサはオペレーティングシステム
    に障害発生命令プロセッサの動作継続を指示する割り込
    みを発生させ、前記命令プロセッサをシステム支援プロ
    セッサと交代させることを特徴とする情報処理システム
    のプロセッサ障害回復処理方法。
  3. 【請求項３】 複数のプロセッサを備え、少なくとも１
    個のプロセッサをシステム支援プロセッサとして動作さ
    せ、その他のプロセッサを命令プロセッサとして動作さ
    せるマルチプロセッサ構成の計算機システムでプロセッ
    サに固定障害が発生したときのプロセッサの障害回復処
    理方法において、前記システム支援プロセッサの障害発
    生時、少なくとも１個の命令プロセッサに対して障害発
    生を報告し、前記命令プロセッサ上で動作中のオペレー
    ティングシステムに対してシステム支援プロセッサの交
    代を意味する割り込みを発生し、前記割り込みを受信し
    たオペレーティングシステムは、割り込みが発生したこ
    とを示すシステムメッセージを表示し、システムメッセ
    ージを受信して予め登録されたメッセージに対する自動
    応答コマンドを投入するプログラムにより前記システム
    メッセージに対応するシステム支援プロセッサ交代用命
    令プロセッサの切り離しコマンドを投入し、前記命令プ
    ロセッサをシステム支援プロセッサと交代させることを
    特徴とする情報処理システムのプロセッサ障害回復処理
    方法。
  4. 【請求項４】 前記システム支援プロセッサで障害が発
    生したとき、前記システム支援プロセッサに対する交代
    用の命令プロセッサは、１個以上の構成情報記憶領域に
    自命令プロセッサがシステム支援プロセッサであること
    を登録し、前記システム支援プロセッサの障害発生時点
    で実行中であったために中断されている処理の有無を検
    査し、中断している前記システム支援プロセッサの処理
    を継続して実行することを特徴とする請求項１、２また
    は３記載の情報処理システムのプロセッサ障害回復処理
    方法。
  5. 【請求項５】 前記交代用の命令プロセッサは、システ
    ム支援プロセッサの処理を実行するプログラムを備え、
    このプログラムは、前記システム支援プロセッサで処理
    中の状態を主記憶装置上の状態記憶領域に格納し、処理
    状態を検査してその処理状態に対応した継続処理を実行
    することにより前記システム支援プロセッサの障害発生
    後の回復処理の実行を行うことを特徴とする請求項４記
    載の情報処理システムのプロセッサ障害回復処理方法。
  6. 【請求項６】 前記交代用の命令プロセッサは、システ
    ム支援プロセッサの処理を実行するプログラムを備え、
    このプログラムは、前記システム支援プロセッサの障害
    発生以前に、前記システム支援プロセッサが主記憶装置
    に対して実行中の処理の予め定めた処理単位の終了毎に
    格納した進行状況の記録を検査し、前記進行状況の記録
    が残っていれば記録内容を検査し、未完了の処理を実行
    することにより前記システム支援プロセッサの障害発生
    後の回復処理の実行を行うことを特徴とする請求項４記
    載の情報処理システムのプロセッサ障害回復処理方法。
  7. 【請求項７】 前記交代用の命令プロセッサは、システ
    ム支援プロセッサの処理を実行するプログラムを備え、
    このプログラムは、前記システム支援プロセッサの障害
    発生以前に、前記プログラムの起動契機情報として起動
    要求が設定されると処理を開始し、処理を終了すると前
    記プログラムが起動要求を消去し、前記システム支援プ
    ロセッサの障害発生時、前記プログラムの起動契機とな
    る情報により前記プログラムが実行中であったか否かを
    検査し、前記起動契機情報が起動要求が存在することを
    意味しているとき、前記プログラムの実行を最初から起
    動することにより、前記システム支援プロセッサの障害
    発生後の回復処理の実行を行うことを特徴とする請求項
    ４記載の情報処理システムのプロセッサ障害回復処理方
    法。
  8. 【請求項８】 複数のプロセッサを備え、少なくとも１
    個のプロセッサをシステム支援プロセッサとして動作さ
    せ、その他のプロセッサを命令プロセッサとして動作さ
    せるマルチプロセッサ構成の計算機システムでプロセッ
    サに固定障害が発生したときのプロセッサの障害回復処
    理方法において、前記システム支援プロセッサの障害発
    生時、システム支援プロセッサで実行中であったシステ
    ム制御プログラム処理の中断情報を退避し、正常な命令
    プロセッサでシステム支援プロセッサの障害発生を検出
    し、障害となったシステム支援プロセッサと正常な命令
    プロセッサとの構成情報を変更し、正常な命令プロセッ
    サが中断したシステム制御プログラムを再開することを
    特徴とする情報処理システムのプロセッサ障害回復処理
    方法。
  9. 【請求項９】 前記システム支援プロセッサの障害発生
    時、複数のプロセッサが共有する主記憶のハードウエア
    領域に退避領域を確保し、システム制御プログラムが動
    作するための制御テーブルアドレス及び動作状態フラグ
    と、オペレーティングシステムを制御するためのＣＰＵ
    アドレスとを退避し、実行中であったシステム制御プロ
    グラム処理の中断情報を退避することを特徴とする請求
    項８記載の情報処理システムのプロセッサ障害回復処理
    方法。
  10. 【請求項１０】 前記退避されている情報を採取し、中
    断した処理がシステム制御プログラムであるかオペレー
    ティングシステム処理であるかを判断し、障害となった
    システム支援プロセッサと正常な命令プロセッサとを交
    代する処理を起動することを特徴とする請求項９記載の
    情報処理システムのプロセッサ障害回復処理方法。
  11. 【請求項１１】 前記システム支援プロセッサの障害発
    生時、前記システム制御プログラムを再開する正常な命
    令プロセッサ上で動作していた処理情報を退避し、前記
    障害となったシステム支援プロセッサと正常な命令プロ
    セッサとの交代の後、前記正常な命令プロセッサ上で動
    作していた処理を他の正常な命令プロセッサで再開させ
    ることを特徴とする請求項８記載の情報処理システムの
    プロセッサ障害回復処理方法。
JP8061313A 1996-03-18 1996-03-18 情報処理システムのプロセッサ障害回復処理方法 Pending JPH09251443A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8061313A JPH09251443A (ja) 1996-03-18 1996-03-18 情報処理システムのプロセッサ障害回復処理方法
US08/820,232 US5983359A (en) 1996-03-18 1997-03-18 Processor fault recovering method for information processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8061313A JPH09251443A (ja) 1996-03-18 1996-03-18 情報処理システムのプロセッサ障害回復処理方法

Publications (1)

Publication Number Publication Date
JPH09251443A true JPH09251443A (ja) 1997-09-22

Family

ID=13167557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8061313A Pending JPH09251443A (ja) 1996-03-18 1996-03-18 情報処理システムのプロセッサ障害回復処理方法

Country Status (2)

Country Link
US (1) US5983359A (ja)
JP (1) JPH09251443A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7441150B2 (en) 2004-12-21 2008-10-21 Nec Corporation Fault tolerant computer system and interrupt control method for the same
WO2011061828A1 (ja) * 2009-11-19 2011-05-26 富士通株式会社 情報処理装置、情報処理装置の制御方法及び制御プログラム
JP2012059098A (ja) * 2010-09-10 2012-03-22 Nec Commun Syst Ltd 情報処理システム、および、情報処理方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6418540B1 (en) * 1999-08-27 2002-07-09 Lucent Technologies Inc. State transfer with throw-away thread
US6574748B1 (en) * 2000-06-16 2003-06-03 Bull Hn Information Systems Inc. Fast relief swapping of processors in a data processing system
US6691250B1 (en) * 2000-06-29 2004-02-10 Cisco Technology, Inc. Fault handling process for enabling recovery, diagnosis, and self-testing of computer systems
JP4394298B2 (ja) * 2001-02-20 2010-01-06 日本電気株式会社 マルチプロセッサシステムとその共有メモリ制御方法、及び共有メモリ制御プログラム
US6859866B2 (en) * 2001-10-01 2005-02-22 International Business Machines Corporation Synchronizing processing of commands invoked against duplexed coupling facility structures
WO2005041539A2 (en) * 2003-10-09 2005-05-06 Telecom Italia S.P.A. Method and system for fault protection in a communication network
JP4831599B2 (ja) 2005-06-28 2011-12-07 ルネサスエレクトロニクス株式会社 処理装置
US7502957B2 (en) * 2005-09-09 2009-03-10 International Business Machines Corporation Method and system to execute recovery in non-homogeneous multi processor environments
US20070124522A1 (en) * 2005-11-30 2007-05-31 Ellison Brandon J Node detach in multi-node system
JP2012027544A (ja) * 2010-07-20 2012-02-09 Toshiba Corp ライトバックキャッシュを備える情報処理装置、及びその主メモリ診断方法
JP5983746B2 (ja) * 2012-07-05 2016-09-06 富士通株式会社 処理装置、処理システム、及びプログラム
JP2019160253A (ja) * 2018-03-16 2019-09-19 株式会社リコー 情報処理システム、情報処理システムの制御方法、及び情報処理システムの制御プログラム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0228559A1 (de) * 1985-12-17 1987-07-15 BBC Brown Boveri AG Fehlertolerante Mehrrechneranordnung
CA2003338A1 (en) * 1987-11-09 1990-06-09 Richard W. Cutts, Jr. Synchronization of fault-tolerant computer system having multiple processors
US4965717A (en) * 1988-12-09 1990-10-23 Tandem Computers Incorporated Multiple processor system having shared memory with private-write capability
JP2823230B2 (ja) * 1989-04-06 1998-11-11 株式会社日立製作所 処理の継続実行方法
DE69021712T2 (de) * 1990-02-08 1996-04-18 Ibm Wiederanlaufkennzeichnungsmechanismus für fehlertolerierende Systeme.
US5214652A (en) * 1991-03-26 1993-05-25 International Business Machines Corporation Alternate processor continuation of task of failed processor
US5815651A (en) * 1991-10-17 1998-09-29 Digital Equipment Corporation Method and apparatus for CPU failure recovery in symmetric multi-processing systems
JPH0654052A (ja) * 1992-07-31 1994-02-25 Nec Corp Ｉｓｄｎ回線起動方式
JP2886093B2 (ja) * 1994-07-28 1999-04-26 株式会社日立製作所 障害処理方法および情報処理システム
US5799323A (en) * 1995-01-24 1998-08-25 Tandem Computers, Inc. Remote duplicate databased facility with triple contingency protection

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7441150B2 (en) 2004-12-21 2008-10-21 Nec Corporation Fault tolerant computer system and interrupt control method for the same
WO2011061828A1 (ja) * 2009-11-19 2011-05-26 富士通株式会社 情報処理装置、情報処理装置の制御方法及び制御プログラム
JP2012059098A (ja) * 2010-09-10 2012-03-22 Nec Commun Syst Ltd 情報処理システム、および、情報処理方法

Also Published As

Publication number Publication date
US5983359A (en) 1999-11-09

Similar Documents

Publication Publication Date Title
US7716520B2 (en) Multi-CPU computer and method of restarting system
EP0505706B1 (en) Alternate processor continuation of the task of a failed processor
JP2505928B2 (ja) フォ―ルト・トレラント・システムのためのチェックポイント機構
EP0433979A2 (en) Fault-tolerant computer system with/config filesystem
JPH09251443A (ja) 情報処理システムのプロセッサ障害回復処理方法
KR20000011834A (ko) 고장-허용오차를계산하는컴퓨터시스템및이를동작시키는방법,고장-관리컴퓨터장치,및고장-허용오차계산장치
JPH08263454A (ja) 障害回復処理方法
WO2018095107A1 (zh) 一种bios程序的异常处理方法及装置
KR20040047209A (ko) 네트워크 상의 컴퓨터 시스템의 자동 복구 방법 및 이를구현하기 위한 컴퓨터 시스템의 자동 복구 시스템
JP3301992B2 (ja) 電源故障対策を備えたコンピュータシステム及びその動作方法
JPH0950424A (ja) ダンプ採取装置およびダンプ採取方法
JPH10154085A (ja) 二重化された監視／制御プロセッサによるシステム監視・制御方法および二重化監視／制御プロセッサ・システム
WO2008004330A1 (fr) Système à processeurs multiples
JPH02294739A (ja) 障害検出方式
JPH11120154A (ja) コンピュータシステムにおけるアクセス制御装置および方法
JP2814988B2 (ja) 障害処理方式
JP2001175545A (ja) サーバシステムおよび障害診断方法ならびに記録媒体
JPS6128141B2 (ja)
JP2922981B2 (ja) タスクの実行継続方法
JP2002244885A (ja) コンピュータシステム監視システム
JP2815730B2 (ja) アダプタ及びコンピュータシステム
JPH0395634A (ja) 計算機システム再起動制御方式
JPS6077252A (ja) 入出力制御装置
JP2000194677A (ja) 交代プロセッサを備えた情報処理装置
JPH04252316A (ja) 停電通知方式